CN108475676A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108475676A
CN108475676A CN201680073975.4A CN201680073975A CN108475676A CN 108475676 A CN108475676 A CN 108475676A CN 201680073975 A CN201680073975 A CN 201680073975A CN 108475676 A CN108475676 A CN 108475676A
Authority
CN
China
Prior art keywords
semiconductor device
sensed
surface electrode
electrode
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680073975.4A
Other languages
English (en)
Other versions
CN108475676B (zh
Inventor
长尾胜久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202211309403.5A priority Critical patent/CN115498042A/zh
Priority to CN202211308613.2A priority patent/CN115458605A/zh
Publication of CN108475676A publication Critical patent/CN108475676A/zh
Application granted granted Critical
Publication of CN108475676B publication Critical patent/CN108475676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种能够通过抑制从电流感测部向与感测侧表面电极接合的布线材料的热的逸出来提高电流感测部的主电流的电流值的检测精度的SiC半导体装置。提供半导体装置1，所述半导体装置1包含：SiC半导体基板、包含主电流侧单位单元34的源极部27、包含感测侧单位单元40的电流感测部26、配置在源极部27的上方的源极侧表面电极5、以及配置在电源感测部26的上方且具有接合有感测侧线的感测侧焊盘15的感测侧表面电极6，感测侧单位单元40被配置于避开了感测侧焊盘15的正下部的位置。

Description

半导体装置
技术领域
本发明涉及具有电流感测部的SiC半导体装置。
背景技术
以往，已知有具备用于对器件的主电流的电流值进行检测的电流感测部的半导体装置，例如，提出了专利文献1和2所记载的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开平8-46193号公报；
专利文献2：日本特开平11-74370号公报。
发明内容
发明要解决的课题
电流感测部通常由比主电流流动的源极部小面积形成。电流感测部与源极部的面积比定义对主电流进行检测时的感测比。然后，通过对在电流感测部中实际上流动的电流值乘以该感测比来计算主电流的电流值。
如果面积以外的条件完全相同，则只要考虑感测比就也许能够高精度地检测主电流的电流值。可是，实际上，关于放置电流感测部和源极部的条件存在不同的点，该不同的点对检测精度造成影响。
例如，源极部的焊盘比较大而针对该焊盘的接合线的占有面积小，另一方面，电流感测部的焊盘比较小，因此，针对该焊盘的接合线的占有面积变大。由此，在通过接合线的热的逸出量产生差，因此，存在在源极部与电流感测部之间的导通电阻产生的误差变大的可能性。该导通电阻的误差对主电流的电流值的检测精度造成影响。
本发明的目的在于提供一种能够通过抑制从电流感测部向与感测侧表面电极接合的布线材料的热的逸出来提高电流感测部的主电流的电流值的检测精度的SiC半导体装置。
用于解决课题的方案
本发明的一个实施方式的半导体装置包含：半导体层，由SiC构成；源极部，形成在所述半导体层，包含主电流侧的第一单位单元；电流感测部，形成在所述半导体层，包含电流检测侧的第二单位单元；源极侧表面电极，配置在所述源极部的上方；以及感测侧表面电极，配置为在至少一部分中包含所述电流感测部的上方，所述第二单位单元被配置于所述感测侧表面电极的下方且避开了布线材料的接合部分的正下部的位置。
根据该结构，电流检测侧的第二单位单元被配置于避开了布线材料的接合部分的正下部的位置。由此，能够在第二单位单元与该布线材料之间保持固定的距离，因此，能够抑制由第二单位单元产生的热优先传递到布线材料而逸出。因此，能够使在源极部的第一单位单元与电流感测部的第二单位单元之间的导通电阻产生的误差小。此外，第二单位单元不在布线材料的接合部分的正下部，因此，能够防止将布线材料与感测侧表面电极接合时的冲击直接传递到第二单位单元，也能够抑制第二单位单元的破坏。它们的结果是，能够提高电流感测部的主电流的电流值的检测精度。
而且，像这样将第二单位单元配置于避开了布线材料的接合部分的正下部的位置能够通过使用由SiC构成的半导体层达成。也就是说，在Si半导体器件中，由于按每单位面积能够流动的电流量小，所以，相对于流动大电流的面积较大的源极部，需要某种程度大的感测部的单元面积，以便为检测精度高的适当的感测比（1000~2000左右），因此，难以形成于避开了正下部的位置。相对于此，在SiC半导体器件中，由于按每单位面积能够流动的电流量大，所以，相对于源极部，即使为较小的单元面积的感测部也能够确保适当的感测比，因此，能够形成于避开了正下部的位置。
所述半导体装置包含：层间绝缘膜，配置在所述电流感测部与所述感测侧表面电极之间；以及栅极绝缘膜，形成在所述层间绝缘膜的下方，所述层间绝缘膜形成得比所述栅极绝缘膜厚也可。
根据该结构，能够减轻在将布线材料与感测侧表面电极接合时传递到第二单位单元的冲击。其结果是，能够确保主电流的电流值的检测精度的可靠性。
在所述半导体装置中，所述电流感测部被形成于由所述源极部包围的区域也可。
根据该结构，能够使电流感测部的发热量接近源极部，因此，能够使由于发热量的不同而产生的导通电阻的误差变小。
所述半导体装置也可以包含钝化膜，所述钝化膜有选择地覆盖所述感测侧表面电极的所述第二单位单元的正上部，并且具有使所述感测侧表面电极的一部分作为感测侧焊盘露出的开口。
根据该结构，从半导体装置的外侧来看明确地区分第二单位单元的正上部和感测侧焊盘，因此，能够防止将布线材料错误地与第二单位单元的正上部接合。因此，能够在第二单位单元与该布线材料之间可靠地保持固定的距离。
在所述半导体装置中，所述第一单位单元和所述第二单位单元具有彼此相同的单元构造也可。
根据该结构，能够使用第一单位单元与第二单位单元的单元比来估计计算主电流的电流值时的感测比，因此，能够容易地进行电流检测。
在所述半导体装置中，在所述半导体层的面内方向上仅在一处形成所述电流感测部也可。
根据该结构，能够谋求半导体层的表面部的省空间化。
在所述半导体装置中，所述层间绝缘膜具有1μm以上的厚度也可。
根据该结构，能够向层间绝缘膜提供充分的耐冲击性（例如，引线键合耐性）。
所述半导体装置包含栅极侧表面电极，所述栅极侧表面电极被配置在所述半导体层上，具有接合有布线材料的栅极侧接合区域，所述层间绝缘膜也被配置于所述栅极侧接合区域的正下部也可。
根据该结构，能够使用同一工序形成覆盖源极部和栅极部的层间绝缘膜，因此，能过缩短制造工序。
在所述半导体装置中，所述层间绝缘膜包含SiO2膜也可，所述SiO2膜含有P（磷）或B（硼）也可。
SiO2膜的制作容易，此外，只要该SiO2膜含有P（磷）或B（硼），则也能够在成膜后进行回流。利用回流能够容易地将层间绝缘膜（SiO2膜）平坦化，因此，能够容易地将能够对电流感测部的散热性造成影响的布线材料如设计那样接合。
在所述半导体装置中，所述感测侧表面电极也可以包含电极，所述电极由从下侧按照Ti、TiN和AlCu的顺序层叠的层叠构造构成。
根据该结构，使感测侧表面电极的最外侧表面为AlCu，由此，能够向该电极提供充分的耐冲击性（例如，引线键合耐性）。
所述半导体装置包含：栅极侧表面电极，配置在所述半导体层上；以及钝化膜，具有使所述感测侧表面电极的一部分作为感测侧焊盘露出的开口和使所述栅极侧表面电极的一部分作为栅极侧焊盘露出的开口，所述感测侧焊盘和所述栅极侧焊盘被形成为沿彼此相同的方向长尺寸的形状也可。
根据该结构，能够相对于感测侧焊盘和栅极侧焊盘将布线材料从相同的方向延伸而接合，因此，能够在装配封装时容易地进行布线。
附图说明
图1是本发明的一个实施方式的半导体装置的示意性的平面图。
图2是由图1的虚线II包围的区域的放大图。
图3是由图2的虚线III包围的区域的放大图。
图4是图3的IV-IV切断面处的剖面图。
图5是图1的栅极侧焊盘周边的放大图。
图6是图5的VI-VI切断面处的剖面图。
图7是图5的VII-VII切断面处的剖面图。
图8是图5的VIII-VIII切断面处的剖面图。
图9是用于说明前述半导体装置中的电流检测的电路图。
图10是示出前述半导体装置的制造工序的流程图。
图11是示出前述半导体装置的栅极构造的变形例的图。
图12是示出前述半导体装置的感测（sense）侧焊盘（pad）的变形例的图。
具体实施方式
在以下，参照附图来详细地说明本发明的实施方式。
图1是本发明的一个实施方式的半导体装置1的示意性的平面图。
半导体装置1包含作为平面视四边形状的本发明的半导体层的一个例子的半导体基板2。半导体基板2在平面视中具有四边3A、3B、3C、3D。
在半导体基板2上以彼此分离的方式形成多个表面电极膜4。多个表面电极膜4包含源极侧表面电极5、感测侧表面电极6和栅极侧表面电极7。源极侧表面电极5被形成于半导体基板2上的区域的大部分（图1的影线（hatching）区域和后述的源极侧焊盘14A、14B、14B的区域），除去该源极侧表面电极5的一部分后的区域8、9为感测侧表面电极6和栅极侧表面电极7的形成区域。该除去区域8、9都被源极侧表面电极5包围来形成。
在半导体基板2上形成有总括覆盖多个表面电极膜4的钝化膜10。钝化膜10具有多个焊盘开口11、12、13。源极侧表面电极5、感测侧表面电极6和栅极侧表面电极7分别从焊盘开口11、12、13作为源极侧焊盘14A、14B、感测侧焊盘15和栅极侧焊盘16露出。
以彼此分离的方式配置多个源极侧焊盘14A、14B。在图1中，在半导体基板2上设置有3个源极侧焊盘14A、14B、14B。一个源极侧焊盘14A被配置于在半导体基板2的沿着一边3A的方向的中央部中靠该一边3A，在该源极侧焊盘14A的两侧各一个地配置剩余的源极侧焊盘14B、14B。两侧的源极侧焊盘14B、14B相对于中央的源极侧焊盘14A而具有向一边3A的对边3C侧延伸的延伸部17、17。该延伸部17彼此空开间隔相对，在与中央的源极侧焊盘14A相邻的部分划分出配置栅极侧焊盘16的区域18。再有，多个源极侧焊盘14A、14B在外观上彼此分离，但是，在钝化膜10的下方经由图1的影线区域彼此相连来作为整体的源极侧表面电极5。
感测侧焊盘15仅被配置于四边形状的半导体基板2的一个角部。由此，能够谋求半导体基板2上的省空间化。该感测侧焊盘15被形成为沿着半导体基板2的边3B、3D长尺寸的形状，被两侧的源极侧焊盘14B、14B的一个包围。关于感测侧焊盘15，如图1所示那样，其周围的一部分被源极侧焊盘14B包围也可，其周围的整个周界被源极侧焊盘14B包围也可（未图示）。
栅极侧焊盘16被配置于彼此相向的源极侧焊盘14B、14B之间的区域18。栅极侧焊盘16与感测侧焊盘15同样地被形成为沿着半导体基板2的边3B、3D长尺寸的形状。
栅极侧表面电极7还包含从栅极侧焊盘16延伸的栅极指状物（gate finger）19。栅极指状物19被钝化膜10覆盖。栅极指状物19包含：沿从半导体基板2的一边3C朝向其对边3A的方向以贯穿源极侧表面电极5的中央的方式延伸的中央部20、以及沿着半导体基板2的周缘（在图1中为边3B、3C、3D）延伸且将源极侧表面电极5包围的周边部21。
在源极侧焊盘14A、14B、感测侧焊盘15和栅极侧焊盘16分别连接有源极侧线22、感测侧线23和栅极侧线24。作为线22~24，例如使用铝线。铝线通常由细长的楔焊（wedgebonding）接合而不是由球焊（ball bonding）接合。因此，如图1所示那样，只要使感测侧焊盘15和栅极侧焊盘16为沿彼此相同的方向长尺寸的形状，则能够相对于感测侧焊盘15和栅极侧焊盘16将线23、24从相同的方向延伸而接合。其结果是，能够在装配封装时容易地进行布线。
此外，作为线22~24的直径，例如，源极侧线22的直径为300μm~500μm，感测侧线23和栅极侧线24的直径为100μm~200μm也可。
再有，作为将源极侧焊盘14A、14B、感测侧焊盘15和栅极侧焊盘16与外部连接的布线材料，例如也可以为接合板（bonding plate）或接合带（bonding ribbon）等其他的布线材料而不需要为接合线（bonding wire）。
图2是由图1的虚线II包围的区域的放大图。
如图2所示那样，感测侧表面电极6被形成为平面视长方形状，但是，在外观上，一部分（在图2中为一个角部）以被钝化膜10覆盖的状态作为平面视大致长方形状的感测侧焊盘15露出。感测侧焊盘15的长边的长度L1和短边的长度L2分别优选为1.2mm以下和0.6mm以下。由此，能够将感测侧焊盘15的尺寸限于0.72mm2以下，因此，能够抑制感测侧单位单元40（后述）的导通电阻的增加。此外，使长边的长度L1相对于短边的长度L2而为2倍左右来做成细长的感测侧焊盘15，由此，能够容易利用楔焊将接合线（感测侧线23）接合。
由钝化膜10覆盖的区域25被形成为平面视长方形状，一个短边和长边分别构成感测侧焊盘15的短边和长边的延长部。再有，该包覆区域25不需要为平面视长方形，也可以为其他的形状（例如，正方形、圆形、三角形等）。当然，其位置也不需要为感测侧表面电极6的角部，例如也可以为感测侧表面电极6的边的中途。
在包覆区域25的正下部形成有作为许多感测侧单位单元40（后述）的集合体的电流感测部26。另一方面，在感测侧焊盘15的正下部不形成电流感测部26。也就是说，在该实施方式中，电流感测部26的整体被形成于避开了感测侧焊盘15的正下部的位置。
另一方面，在感测侧表面电极6的周围形成有作为许多主电流侧单位单元34（后述）的集合体的源极部27。源极部27被形成于源极侧表面电极5的正下部，被形成为在平面视中包围感测侧表面电极6。再有，虽然未图示，但是，以遍及图1所示的源极侧表面电极5的整体的方式在其正下部形成源极部27也可。
图3是由图2的虚线III包围的区域的放大图。图4是图3的IV-IV切断面处的剖面图。图5是图1的栅极侧焊盘16周边的放大图。图6是图5的VI-VI切断面处的剖面图。图7是图5的VII-VII切断面处的剖面图。图8是图5的VIII-VIII切断面处的剖面图。再有，在图4中，省略一部分图3的横向的重复部分来示出。
如图4和图6~图8所示那样，半导体基板2也可以为包含基底基板28和基底基板28上的外延层29的SiC外延基板。在该实施方式中，半导体基板2包含：由n+型SiC构成的基底基板28（例如，浓度为1×1017cm-3~1×1019cm-3）、以及由n-型SiC构成的外延层29（例如，浓度为1×1014cm-3~1×1017cm-3）。
在n-型外延层29的表面部形成有p-型阱（well）30（例如，浓度为1×1014cm-3~1×1019cm-3）。p-型阱30包含：主电流侧p-型体阱（body well）31、感测侧p-型体阱32和栅极侧p-型阱33。如图4所示那样以彼此分离的方式形成主电流侧p-型体阱31和感测侧p-型体阱32。栅极侧p-型阱33如图6所示那样与主电流侧p-型体阱31彼此相连。
主电流侧p-型体阱31包含：构成作为本发明的第一单位单元的一个例子的主电流侧单位单元34的单元形成部35、以及比较广的区域的场（field）形成部36。也就是说，各单元形成部35定义了作为主电流流动的最小单位的主电流侧单位单元34。
如图3和图5所示那样，将许多单元形成部35排列成矩阵状，由此，构成源极部27。
场形成部36被形成为包围许多单元形成部35，横跨通过源极部27的外周部相邻的单元形成部35来将它们连接。
主电流侧p-型体阱31还包含连接部37，所述连接部37被形成于由矩阵状的单元形成部35划分出的格子区域的交叉部。该连接部37将在源极部27的内部相邻的单元形成部35彼此连接。
像这样，利用场形成部36和连接部37在源极部27的外周部和内部将单元形成部35电连接。由此，许多单元形成部35彼此被保持为相同电位。
在单元形成部35的内部区域形成有n+型源极区域38，在该n+型源极区域38（例如，浓度为1×1017cm-3~1×1021cm-3）的内部区域形成有p+型体接触区域39（例如，浓度为1×1017cm-3~1×1021cm-3）。
感测侧p-型体阱32包含：构成作为本发明的第二单位单元的一个例子的感测侧单位单元40的单元形成部41、以及比较广的区域的场形成部42。也就是说，各单元形成部41定义了作为主电流流动的最小单位的感测侧单位单元40。
如图3所示那样，在避开了感测侧焊盘15的正下部的位置呈矩阵状地排列许多单元形成部41，由此，构成电流感测部26。单元形成部41具有与主电流侧的单元形成部35相同的单元构造（尺寸和间距）。
场形成部42被形成为包围许多单元形成部41，横跨通过电流感测部26的外周部相邻的单元形成部41来将它们连接。
感测侧p-型体阱32还包含连接部43，所述连接部43被形成于由矩阵状的单元形成部41划分出的格子区域的交叉部。该连接部43将在电流感测部26的内部相邻的单元形成部41彼此连接。
像这样，利用场形成部42和连接部43在电流感测部26的外周部和内部将单元形成部41电连接。由此，许多单元形成部41彼此被保持为相同电位。
在单元形成部41的内部区域形成有n+型源极区域44（例如，浓度为1×1017cm-3~1×1021cm-3），在该n+型源极区域44的内部区域形成有p+型体接触区域45（例如，浓度为1×1017cm-3~1×1021cm-3）。
此外，场形成部42被形成为从单元形成部41的外周部延伸到感测侧焊盘15的正下部。在该实施方式中，场形成部42遍及感测侧焊盘15的正下部整体扩展。也就是说，在图2中，遍及除了包覆区域25之外的平面视大致长方形状的感测侧表面电极6的正下部整体形成。
此外，在感测侧焊盘15的正下部在场形成部42的表面部形成有p+型区域46（例如，浓度为1×1017cm-3~1×1021cm-3）。p+型区域46与感测侧表面电极6直接连接。通过形成该p+型区域46，从而能够使感测侧焊盘15的正下部的电位稳定为相同的电位。
如图6所示那样，栅极侧p-型阱33被形成于栅极侧焊盘16的正下部。在栅极侧p-型阱33的表面部形成有p+型区域47（例如，浓度为1×1017cm-3~1×1021cm-3）。
在半导体基板2上形成有栅极绝缘膜48，在该栅极绝缘膜48上形成有栅极电极49。栅极绝缘膜48由例如氧化硅（SiO2）构成，栅极电极49由例如多晶硅构成。
在电流感测部26和源极部27中沿着由矩阵状的单位单元34、40划分出的格子区域形成栅极电极49，栅极电极49包含横跨相邻的单位单元34、40的功能部52。由此，栅极电极49经由栅极绝缘膜48与各单位单元34、40的沟道区域50、51相对。该沟道区域50、51为p-型体阱31、32的单元形成部35、41中的、n+型源极区域38、44的外部区域。
栅极电极49如图4所示那样除了与各单位单元34、40的沟道区域50、51相对的功能部52之外还包含连接部53。连接部53在表面电极膜4的下方横穿过源极侧表面电极5与感测侧表面电极6之间的除去区域8来横跨电流感测部26和源极部27。利用该连接部53确保电流感测部26和源极部27的功能部52彼此的电连接。也就是说，栅极电极49成为在电流感测部26和源极部27之间共同的电极。
另一方面，栅极电极49如图7和图8所示那样在半导体装置1的栅极指状物19中连接于栅极侧表面电极7。即，栅极电极49被形成为从源极部27向栅极指状物19的下方延伸，在栅极指状物19的正下部具有接触部62。由此，将向栅极侧焊盘16提供的栅极电压经由接触部62（图7）和连接部53（图4）也向电流感测部26的栅极电极49施加。
栅极绝缘膜48被配置在栅极电极49的下方以便确保栅极电极49与半导体基板2的绝缘，但是，在该实施方式中进而也被形成于感测侧焊盘15和栅极侧焊盘16的正下部。该栅极绝缘膜48如图4和图7所示那样由栅极电极49的功能部52的正下部的栅极绝缘膜48所涉及的延长部构成。
在半导体基板2上以覆盖栅极电极49的方式形成层间绝缘膜54。层间绝缘膜54由例如氧化硅（SiO2）构成，优选含有P（磷）或B（硼）。也就是说，层间绝缘膜54也可以为BPSG（Boron Phosphorus Silicon Grass，硼磷硅玻璃）或PSG（Phosphorus Silicon Grass，磷硅玻璃）。SiO2膜的制作容易，此外，只要该SiO2膜含有P（磷）或B（硼），则也能够在成膜后进行回流。利用回流能够容易地将层间绝缘膜54（SiO2膜）平坦化，因此，能够容易地将能够对电流感测部26的散热性造成影响的感测侧线23如设计那样接合。
层间绝缘膜54整体地包含：在电流感测部26和源极部27中覆盖栅极电极49的第一部分55、在感测侧焊盘15的正下部配置的第二部分56、以及在栅极侧焊盘16的正下部配置的第三部分57。通过使感测侧焊盘15和栅极侧焊盘16的各正下部的层间绝缘膜54厚，从而能够向层间绝缘膜54提供充分的耐冲击性（例如，引线键合（Wire bonding）耐性）。
在层间绝缘膜54上形成有表面电极膜4（源极侧表面电极5、感测侧表面电极6和栅极侧表面电极7）。源极侧表面电极5贯通层间绝缘膜54和栅极绝缘膜48连接于n+型源极区域38和p+型体接触区域39。感测侧表面电极6贯通层间绝缘膜54和栅极绝缘膜48连接于n+型源极区域44和p+型体接触区域45。栅极侧表面电极7（栅极指状物19）贯通层间绝缘膜54连接于栅极电极49。
此外，表面电极膜4例如也可以为电极膜，所述电极膜由从下侧（半导体基板2侧）按照Ti、TiN和AlCu的顺序层叠的层叠构造构成。使表面电极膜4的最外侧表面为AlCu，由此，与使用Al的情况相比，能够向该电极膜4提供充分的耐冲击性（例如，引线键合耐性）。
在表面电极膜4上形成有钝化膜10。钝化膜10由例如氮化硅（SiN）构成也可。在钝化膜10如前述那样形成有焊盘开口11~13。
在半导体基板2的背面形成有漏极电极58。漏极电极58也可以为电极膜，所述电极膜由从半导体基板2侧按照Ti、Ni、Au和Ag的顺序层叠的层叠构造构成。此外，漏极电极58为在电流感测部26和源极部27之间共同的电极。
接着，参照图9作为一个例子说明半导体装置1中的电流检测的方法。图9是用于说明半导体装置1中的电流检测的电路图。
如图9所示那样，半导体装置1在一个芯片内具备主电流侧的源极部27和电流检测侧的电流感测部26。检测电阻59连接于电流感测部26的源极S。检测电阻59在例如将半导体装置1组入到模块中时与该模块一起组入也可，组入到半导体装置1的内部也可。如前述那样，栅极G和漏极D为在电流感测部26和源极部27中共同的电极。
在向各源极S-漏极D间施加电压的状态下向栅极G施加阈值以上的电压，由此，在源极S-漏极D间流动电流，半导体装置1成为导通状态。由此，在电流感测部26中流动检测电流ISENSE，另一方面，在源极部27中流动主电流IMAIN。
通过监视检测电阻59的电压VSENSE是否超过固定的阈值来判别主电流IMAIN是否为短路电流。检测电阻59的电阻RSENSE为固定，因此，电压VSENSE伴随着检测电流ISENSE的增加而增加。因此，电压VSENSE超过阈值这样的情况意味着过剩的检测电流ISENSE流动，进而，表示了基于电流感测部26与源极部27之间的感测比而计算的主电流的电流值IMAIN也成为过剩。
在上述那样的检测方法中，只要实际上流动的主电流IMAIN与通过对检测电流ISENSE乘以感测比而计算的主电流IMAIN一致，则能够高精度地进行该短路检测，能够在适当的定时切断栅极电压。
可是，如图1所示那样，源极侧焊盘14A、14B比较大而针对该焊盘14A、14B的源极侧线22的占有面积小，另一方面，感测型焊盘15比较小，因此，针对该焊盘15的感测侧线23的占有面积变大。由此，在通过线22、23的热的逸出量产生差，因此，存在在源极部27与电流感测部26之间的导通电阻产生的误差变大的可能性。其结果是，实际上主电流IMAIN未成为短路电流，却存在在电流检测侧流动过剩的检测电流ISENSE的情况。在该情况下，短路检测始终基于电流检测侧的检测电阻59的电压VSENSE，因此，即使不需要也判别为短路，存在切断栅极电压的可能性。
因此，根据该半导体装置1，如图2所示那样，电流感测部26被配置于避开了感测侧焊盘15的正下部的位置。由此，在感测侧线23（图1）与感测侧焊盘15接合的情况下，能够在电流感测部26与感测侧线23之间保持固定的距离，因此，能够抑制由电流感测部26产生的热优先传递到感测侧线23而逸出。因此，能够使在源极部27的主电流侧单位单元34与电流感测部26的感测侧单位单元40之间的导通电阻产生的误差小。此外，电流感测部26不在感测侧焊盘15的正下部，因此，能够防止将感测侧线23与感测侧焊盘15接合时的冲击直接传递到电流感测部26，也能够抑制电流感测部26的破坏。它们的结果是，能够提高电流感测部26的主电流的电流值的检测精度。
而且，像这样将电流感测部26配置于避开了感测侧焊盘15的正下部的位置能够通过使用由SiC构成的半导体基板2达成。也就是说，在Si半导体器件中，由于按每单位面积能够流动的电流量小，所以，相对于流动大电流的面积较大的源极部，需要某种程度大的感测部的单元面积，以便为检测精度高的适当的感测比（1000~2000左右），因此，难以形成于避开的位置。相对于此，在SiC半导体器件中，由于按每单位面积能够流动的电流量大，所以，相对于源极部，即使为较小的单元面积的感测部也能够确保适当的感测比，因此，能够形成于避开的位置。
此外，在该实施方式中，如图3所示那样，电流感测部26被源极部27包围，因此，能够使电流感测部26的发热量接近源极部27。因此，能够使由于发热量的不同而产生的导通电阻的误差变小。
此外，在该实施方式中，如图2所示那样，电流感测部26的整体被钝化膜10的包覆区域25覆盖，从半导体装置1的外侧来看明确地区分电流感测部26的正上部和感测侧焊盘15。因此，能够防止将感测侧线23错误地与电流感测部26的正上部接合。能够在电流感测部26与感测侧线23之间可靠地保持固定的距离。
此外，在该实施方式中，如图4和图5所示那样，层间绝缘膜54在感测侧焊盘15的正下部具有比较厚的（例如，1μm以上）第二部分56。由此，能够减轻在将感测侧线23与感测侧焊盘15接合时传递到电流感测部26的冲击。其结果是，能够确保主电流的电流值的检测精度的可靠性。
接着，参照图10来对半导体装置1的制造方法进行说明。
例如，首先，利用外延生长在n+型基底基板28上形成n-型外延层29来形成半导体基板2（步骤S1）。
接着，向半导体基板2的表面部有选择地注入p型杂质离子，由此，形成p-型阱30（步骤S2）。
接着，向各单元形成部35、41有选择地注入n型杂质离子，由此，形成n+型源极区域38、44（步骤S3）。
接着，向p-型阱30有选择地注入p型杂质离子，由此，形成p+型体接触区域39、45和p+型区域46、47（步骤S4）。
接着，利用例如热氧化在半导体基板2的表面形成栅极绝缘膜48（步骤S5）。
接着，利用例如CVD法在半导体基板2上堆积多晶硅来进行图案化，由此，形成栅极电极49（步骤S6）。
接着，利用例如CVD法在半导体基板2上形成层间绝缘膜54（步骤S7）。
接着，在形成将层间绝缘膜54和栅极绝缘膜48贯通的接触孔之后，利用例如溅射法形成表面电极膜4（步骤S8、S9）。
接着，形成覆盖表面电极膜4的钝化膜10，之后，利用图案化形成焊盘开口11、12、13（步骤S10、S11）。
这样做，得到上述的半导体装置1。
以上，对本发明的实施方式进行了说明，但是，也能够以其他的方式实施本发明。
例如，半导体装置1的栅极构造并不限于图4所示的平面栅构造，也可以为图11所示那样的沟槽栅构造。在沟槽栅构造中，在半导体基板2形成栅极沟槽60，在其内部埋入栅极电极49。在该情况下，栅极电极49不会在半导体基板2上突出，因此，层间绝缘膜54的第一部分55和第二部分56为彼此相同的厚度也可。
此外，电流感测部26不需要为其整体被钝化膜10覆盖的图2的结构，如图12所示那样只有其一部分被钝化膜10覆盖也可。在该情况下，电流感测部26与感测侧焊盘15的正下部部分重叠，但是，只要将感测侧焊盘15中的感测侧线23的接合区域61假想地设定在避开了电流感测部26的位置即可。也就是说，本发明的感测侧接合区域未必与感测侧焊盘15一致也可。
此外，能够在权利要求书所记载的事项的范围内实施各种设计变更。
本申请对应于在2015年12月18日向日本专利局提出的日本特愿2015-247727号，将该申请的全部公开在此通过引用组入。
附图标记的说明
1 半导体装置
2 半导体基板
4 表面电极膜
5 源极侧表面电极
6 感测侧表面电极
7 栅极侧表面电极
10 钝化膜
12 焊盘开口
15 感测侧焊盘
23 感测侧线
26 电流感测部
27 源极部
34 主电流侧单位单元
40 感测侧单位单元
54 层间绝缘膜
55 第一部分
56 第二部分
57 第三部分
61 接合区域。

Claims (13)

1.一种半导体装置，其中，包含：
半导体层，由SiC构成；
源极部，形成在所述半导体层，包含主电流侧的第一单位单元；
电流感测部，形成在所述半导体层，包含电流检测侧的第二单位单元；
源极侧表面电极，配置在所述源极部的上方；以及
感测侧表面电极，配置为在至少一部分中包含所述电流感测部的上方，
所述第二单位单元被配置于所述感测侧表面电极的下方且避开了布线材料的接合部分的正下部的位置。
2.根据权利要求1所述的半导体装置，其中，包含：
层间绝缘膜，配置在所述电流感测部与所述感测侧表面电极之间；以及
栅极绝缘膜，形成在所述层间绝缘膜的下方，
所述层间绝缘膜形成得比所述栅极绝缘膜厚。
3.根据权利要求1或2所述的半导体装置，其中，所述电流感测部被形成于由所述源极部包围的区域。
4.根据权利要求1~3的任一项所述的半导体装置，其中，包含钝化膜，所述钝化膜有选择地覆盖所述感测侧表面电极的所述第二单位单元的正上部，并且具有使所述感测侧表面电极的一部分作为感测侧焊盘露出的开口。
5.根据权利要求1~4的任一项所述的半导体装置，其中，所述第一单位单元和所述第二单位单元具有彼此相同的单元构造。
6.根据权利要求1~5的任一项所述的半导体装置，其中，在所述半导体层的面内方向上仅在一处形成所述电流感测部。
7.根据权利要求2所述的半导体装置，其中，所述层间绝缘膜具有1μm以上的厚度。
8.根据权利要求2或7所述的半导体装置，其中，包含栅极侧表面电极，所述栅极侧表面电极被配置在所述半导体层上，具有接合有布线材料的栅极侧接合区域，
所述层间绝缘膜也被配置于所述栅极侧接合区域的正下部。
9.根据权利要求2、7或8所述的半导体装置，其中，所述层间绝缘膜包含SiO2膜。
10.根据权利要求9所述的半导体装置，其中，所述SiO2膜含有P（磷）。
11.根据权利要求9所述的半导体装置，其中，所述SiO2膜含有B（硼）。
12.根据权利要求1~11的任一项所述的半导体装置，其中，所述感测侧表面电极包含电极，所述电极由从下侧按照Ti、TiN和AlCu的顺序层叠的层叠构造构成。
13.根据权利要求1~3的任一项所述的半导体装置，其中，包含：
栅极侧表面电极，配置在所述半导体层上；以及
钝化膜，具有使所述感测侧表面电极的一部分作为感测侧焊盘露出的开口和使所述栅极侧表面电极的一部分作为栅极侧焊盘露出的开口，
所述感测侧焊盘和所述栅极侧焊盘被形成为沿彼此相同的方向长尺寸的形状。
CN201680073975.4A 2015-12-18 2016-12-07 半导体装置 Active CN108475676B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211309403.5A CN115498042A (zh) 2015-12-18 2016-12-07 半导体装置
CN202211308613.2A CN115458605A (zh) 2015-12-18 2016-12-07 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015247727 2015-12-18
JP2015-247727 2015-12-18
PCT/JP2016/086445 WO2017104516A1 (ja) 2015-12-18 2016-12-07 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211308613.2A Division CN115458605A (zh) 2015-12-18 2016-12-07 半导体装置
CN202211309403.5A Division CN115498042A (zh) 2015-12-18 2016-12-07 半导体装置

Publications (2)

Publication Number Publication Date
CN108475676A true CN108475676A (zh) 2018-08-31
CN108475676B CN108475676B (zh) 2022-11-04

Family

ID=59056449

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202211308613.2A Pending CN115458605A (zh) 2015-12-18 2016-12-07 半导体装置
CN201680073975.4A Active CN108475676B (zh) 2015-12-18 2016-12-07 半导体装置
CN202211309403.5A Pending CN115498042A (zh) 2015-12-18 2016-12-07 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211308613.2A Pending CN115458605A (zh) 2015-12-18 2016-12-07 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211309403.5A Pending CN115498042A (zh) 2015-12-18 2016-12-07 半导体装置

Country Status (5)

Country Link
US (4) US10705123B2 (zh)
JP (5) JP6896646B2 (zh)
CN (3) CN115458605A (zh)
DE (1) DE112016005768B4 (zh)
WO (1) WO2017104516A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6896646B2 (ja) 2015-12-18 2021-06-30 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055908A1 (de) * 2003-11-21 2005-07-28 Denso Corp., Kariya Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
US20110198587A1 (en) * 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus
US20120224288A1 (en) * 2011-03-04 2012-09-06 Mitsubishi Electric Corporation Power module
CN102947934A (zh) * 2010-06-24 2013-02-27 三菱电机株式会社 功率半导体器件
WO2015122411A1 (ja) * 2014-02-17 2015-08-20 株式会社新川 放電検査装置、ワイヤボンディング装置、および放電検査方法
JP2015167233A (ja) * 2015-04-13 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置
WO2015174531A1 (ja) * 2014-05-16 2015-11-19 ローム株式会社 半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136637A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置
JP2715399B2 (ja) * 1990-07-30 1998-02-18 株式会社デンソー 電力用半導体装置
JP3168763B2 (ja) * 1992-03-30 2001-05-21 株式会社デンソー 半導体装置及びその製造方法
JP3338185B2 (ja) 1994-08-02 2002-10-28 株式会社東芝 半導体装置
JP3383451B2 (ja) * 1995-01-30 2003-03-04 株式会社東芝 半導体装置
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) * 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
EP0892435A1 (en) 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrated semiconductor transistor with current sensing
JP3019822B2 (ja) * 1997-10-31 2000-03-13 日本電気株式会社 半導体集積回路及びその製造方法
JP3602024B2 (ja) 2000-01-21 2004-12-15 シャープ株式会社 半導体装置及びその製造方法
JP5014534B2 (ja) * 2001-04-13 2012-08-29 オンセミコンダクター・トレーディング・リミテッド Ｍｏｓｆｅｔ
JP4829480B2 (ja) 2004-05-10 2011-12-07 三菱電機株式会社 半導体装置
JP4807768B2 (ja) * 2004-06-23 2011-11-02 ルネサスエレクトロニクス株式会社 パワートランジスタ装置及びそれを用いたパワー制御システム
US7491582B2 (en) * 2004-08-31 2009-02-17 Seiko Epson Corporation Method for manufacturing semiconductor device and semiconductor device
JP4645398B2 (ja) 2005-10-04 2011-03-09 株式会社デンソー 半導体装置およびその製造方法
KR101007478B1 (ko) * 2006-02-07 2011-01-12 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US8207580B2 (en) * 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
JP4962665B2 (ja) * 2010-04-06 2012-06-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびにパワーモジュール
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US9711437B2 (en) * 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
JP5566540B2 (ja) * 2011-09-21 2014-08-06 三菱電機株式会社 電力用半導体装置
JP5742668B2 (ja) * 2011-10-31 2015-07-01 三菱電機株式会社 炭化珪素半導体装置
JP5984505B2 (ja) 2012-05-22 2016-09-06 株式会社日立製作所 半導体ガスセンサおよびその製造方法
US9076805B2 (en) * 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP5994604B2 (ja) * 2012-11-28 2016-09-21 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6218462B2 (ja) * 2013-07-04 2017-10-25 三菱電機株式会社 ワイドギャップ半導体装置
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
DE102014113254B4 (de) * 2014-09-15 2017-07-13 Infineon Technologies Austria Ag Halbleitervorrichtung mit Stromsensor
JP2016063107A (ja) * 2014-09-19 2016-04-25 トヨタ自動車株式会社 半導体装置
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6896646B2 (ja) * 2015-12-18 2021-06-30 ローム株式会社 半導体装置
US11158511B2 (en) * 2016-03-30 2021-10-26 Mitsubishi Electric Corporation Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
JP7467918B2 (ja) * 2020-01-09 2024-04-16 富士電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055908A1 (de) * 2003-11-21 2005-07-28 Denso Corp., Kariya Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
US20110198587A1 (en) * 2010-02-18 2011-08-18 C/O Fuji Electric Systems Co., Ltd Semiconductor apparatus
CN102947934A (zh) * 2010-06-24 2013-02-27 三菱电机株式会社 功率半导体器件
US20120224288A1 (en) * 2011-03-04 2012-09-06 Mitsubishi Electric Corporation Power module
WO2015122411A1 (ja) * 2014-02-17 2015-08-20 株式会社新川 放電検査装置、ワイヤボンディング装置、および放電検査方法
WO2015174531A1 (ja) * 2014-05-16 2015-11-19 ローム株式会社 半導体装置
JP2015167233A (ja) * 2015-04-13 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP7247289B2 (ja) 2023-03-28
JP6896646B2 (ja) 2021-06-30
US11215647B2 (en) 2022-01-04
DE112016005768B4 (de) 2023-03-16
US20200292590A1 (en) 2020-09-17
JP2021048417A (ja) 2021-03-25
US20190004096A1 (en) 2019-01-03
WO2017104516A1 (ja) 2017-06-22
JP2021193745A (ja) 2021-12-23
JP7336550B2 (ja) 2023-08-31
JP2022058899A (ja) 2022-04-12
US11674983B2 (en) 2023-06-13
US20220082593A1 (en) 2022-03-17
US10705123B2 (en) 2020-07-07
CN115458605A (zh) 2022-12-09
DE112016005768T5 (de) 2018-09-13
US20230273245A1 (en) 2023-08-31
JPWO2017104516A1 (ja) 2018-10-04
CN115498042A (zh) 2022-12-20
CN108475676B (zh) 2022-11-04
JP2023154103A (ja) 2023-10-18

Similar Documents

Publication Publication Date Title
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
KR101909948B1 (ko) 전력 금속 산화물 반도체 전계 효과 트랜지스터에 대한 멀티-레벨 옵션
JP4637914B2 (ja) 電気的構成部材
CN106415837B (zh) 半导体装置
US8759938B2 (en) Semiconductor device
JP7324603B2 (ja) 半導体装置
CN109494203A (zh) 半导体装置及其制造方法
JP2013108987A (ja) 半導体ガスセンサ
JP5733885B2 (ja) 半導体装置およびその製造方法
TWI659611B (zh) 半導體裝置
JP2023154103A (ja) 半導体装置
US11114351B2 (en) Dummy element and method of examining defect of resistive element
CN103325768B (zh) 有电流测量单元的集成功率晶体管电路装置及其制造方法
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP2023154103A5 (zh)
JP5708124B2 (ja) 半導体装置
US11004815B2 (en) Semiconductor device
JP2018152514A (ja) 半導体装置の製造方法および半導体装置
WO2022202089A1 (ja) 半導体装置および半導体装置の製造方法
CN112968052A (zh) 具有电流传感器的平面栅型功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant