CN108475620B - 通过氟处理进行的igzo钝化的氧空位 - Google Patents

通过氟处理进行的igzo钝化的氧空位 Download PDF

Info

Publication number
CN108475620B
CN108475620B CN201780006372.7A CN201780006372A CN108475620B CN 108475620 B CN108475620 B CN 108475620B CN 201780006372 A CN201780006372 A CN 201780006372A CN 108475620 B CN108475620 B CN 108475620B
Authority
CN
China
Prior art keywords
metal oxide
layer
fluorine
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780006372.7A
Other languages
English (en)
Other versions
CN108475620A (zh
Inventor
徐豪键
任东吉
元泰景
张雪娜
元镐成
罗德尼·顺隆·利马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108475620A publication Critical patent/CN108475620A/zh
Application granted granted Critical
Publication of CN108475620B publication Critical patent/CN108475620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开内容的实施方式一般地涉及用于形成具有金属氧化物层的TFT的方法。所述方法可以包括形成金属氧化物层并且用含氟的气体或等离子体处理金属氧化物层。对金属氧化物层的氟处理帮助填充金属氧化物沟道层中的氧空位，从而产生更稳定的TFT并且防止TFT中的负阈值电压。

Description

通过氟处理进行的IGZO钝化的氧空位
技术领域
本公开内容的实施方式总体涉及用于形成薄膜晶体管(thin film transistor,TFT)的方法，并且更特别地涉及用于形成具有金属氧化物层的TFT的方法。
背景技术
诸如氧化锌(ZnO)和铟镓锌氧化物(IGZO)的金属氧化物半导体因其高载流子迁移率、低处理温度和光学透明性而对于器件制造来说有吸引力。由金属氧化物半导体(MO-TFTs)制成的TFT在光学显示器的有源矩阵寻址方案中特别有用。金属氧化物半导体的低处理温度允许在诸如聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN))的廉价的塑料基板上形成显示器背板。氧化物半导体TFT的透明性产生经改进的像素孔径和更亮的显示器。
然而，诸如金属氧化物沟道层的金属氧化物层容易在该层中形成氧空位，并且氧空位的形成产生不稳定的TFT。另外，由于氧空位是金属氧化物材料中的供体，因此氧空位的形成也导致了负阈值电压。
因此，本领域中需要形成稳定的金属氧化物TFT。
发明内容
本公开内容的实施方式一般地涉及用于形成具有金属氧化物层的TFT的方法。所述方法可以包括形成金属氧化物层并且用含氟的气体或等离子体处理金属氧化物层。对金属氧化物层的氟处理填充金属氧化物沟道层中的氧空位，从而产生更稳定的TFT并且防止TFT中的负阈值电压。
在一个实施方式中，一种方法包括：在基板上方形成栅极电极；将栅极介电层沉积在栅极电极上方；将金属氧化物层沉积在栅极介电层上方；生成第一远程等离子体；用第一氟自由基来处理金属氧化物层；和将导电层沉积在金属氧化物层上方。
在另一实施方式中，一种方法包括：将金属氧化物层沉积在基板上方；用第一氟自由基或第一含氟气体来处理金属氧化物层；将栅极介电层沉积在金属氧化物层上；将层间介电层沉积在金属氧化物层上方；和将金属层沉积在层间介电层上。
在另一实施方式中，一种方法包括：在基板上方形成栅极电极；将栅极介电层沉积在栅极电极上方；将金属氧化物层沉积在栅极介电层上方；用含氟气体来处理金属氧化物层；和将导电层沉积在金属氧化物层上方。
附图说明
以上简要概述的本公开内容的上述详述特征能够被具体理解的方式、以及本公开内容的更特定描述，可以通过参照实施方式获得，实施方式中的一些示出在随附图式中。然而，应当注意，随附图式仅示出了本公开内容的典型实施方式，因而不应视为对本公开内容的范围的限制，因为本公开内容可允许其他等同有效实施方式。
图1是根据本文所公开的实施方式的物理气相沉积腔室的横截面示意图。
图2是根据本文所公开的实施方式的等离子体增强化学气相沉积腔室的横截面示意图。
图3A-3G是根据本文所公开的实施方式的在各种制造阶段的TFT的横截面示意图。
图4A-4F是根据本文所公开的实施方式的在各种制造阶段的TFT的横截面示意图。
图5A-5C是根据本文所公开的实施方式的示出了用于形成图3A-3G中所示的TFT的工艺的流程图。
为了便于理解，已尽可能使用相同的元附图标号标示各图中共通的相同元件。另外，一个实施方式中的元件可有利地调适以用于本文所述的其他实施方式。
具体实施方式
本公开内容的实施方式一般地涉及用于形成具有金属氧化物层的TFT的方法。所述方法可以包括形成金属氧化物层并且用含氟的气体或等离子体处理金属氧化物层。对金属氧化物层的氟处理帮助填充金属氧化物沟道层中的氧空位，从而产生更稳定的TFT并且防止TFT中的负阈值电压。
图1是根据本文所公开的实施方式的物理气相沉积(PVD)腔室100的横截面示意图。腔室100可以被真空泵114抽空。在腔室100内，基板102可以与靶材104相对地设置。基板102可以设置在腔室100内的基座106上。基座106可以通过致动器112如由箭头“A”所示被升高和降低。基座106可以被升高以使基板102上升到处理位置及被降低以使得基板102可以从腔室100中移除。当基座106处于基座降低位置时，升降杆108使基板102升高到在基座106上方。在处理期间，接地带110可以将基座106接地。可以使基座106在处理期间上升以有助于均匀沉积。
靶材104可以包括一个或多个靶材。在一个实施方式中，靶材104可以是大面积溅射靶材。在另一实施方式中，靶材104可以是多个靶片(tile)。在又一实施方式中，靶材104可以是多个靶材条带。在又一实施方式中，靶材104可以是一个或多个圆柱形的旋转靶材。靶材104可以通过粘结层(未示出)粘结到背板116。一个或多个磁控管118可以设置在背板116上方。磁控管118可以以线性运动或二维路径扫描通过背板116。腔室的壁可以由暗空间遮蔽件120和腔室遮蔽件122被遮蔽来防止沉积。
为了帮助在基板102上提供均匀的溅射沉积，可以将阳极124放置在靶材104与基板102之间。在一个实施方式中，阳极124可以是用电弧喷涂的铝涂覆的经喷丸处理的不锈钢。在一个实施方式中，阳极124的一端可以由支架130安装到腔室壁。阳极124提供与靶材104相反的电荷，使得带电离子将被吸引到阳极，而不被吸引到通常处于接地电位上的腔室壁。通过在靶材104与基板102之间提供阳极124，等离子体可以更为均匀，这可以有助于沉积。为了减少剥落，可以穿过一个或多个阳极124提供冷却流体。通过减少阳极124的膨胀和收缩的量，可以减少材料从阳极124的剥落。对于较小基板以及因此较小的处理腔室，横越工艺容积的阳极124可能并不是必需的，因为腔室壁可能足以提供通往接地的路径和均匀的等离子体分布。
对于反应性溅射，将反应性气体提供到腔室100中可能是有益的。一个或多个引气管126也可横越跨靶材104与基板102之间的腔室100的距离。对于较小基板以及因此较小的腔室，横越工艺容积的引气管126可能并不是必需的，因为通过常规的引气装置就能实现均匀气体分布。引气管126可以从气体面板132引入溅射气体。在一些实施方式中，远程等离子体源150可以耦接在气体面板132与引气管126之间，并且引气管126可以用于将由远程等离子体源150产生的远程等离子体引入腔室100中。引气管126可以通过一个或多个耦接器128与阳极124耦接。耦接器128可以由导热材料制成以允许引气管126被传导地冷却。另外，耦接器128也可以是导电的，使得引气管126接地并且用作阳极。
反应性溅射工艺可以包括在PVD腔室100中与基板相对地设置锌溅射靶材。锌溅射靶材可实质上包括锌或锌和掺杂元素。可使用的合适的掺杂剂包括Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、SixNy、AlxOy和SiC。在一个实施方式中，掺杂剂包括铝。另一方面，基板可以是塑料、纸、聚合物、玻璃、不锈钢和它们的组合。当基板是塑料时，反应性溅射可能在低于约180摄氏度的温度下进行。
在溅射工艺期间，可以将氩、含氮气体和含氧气体提供到腔室以用于对锌靶材进行反应溅射。附加的添加剂(例如B2H6、CO2、CO、CH4和它们的组合)也可在溅射期间被提供到腔室。在一个实施方式中，含氮气体包含N2。在另一实施方案中，含氮气体包含N2O、NH3或它们的组合。在一个实施方式中，含氧气体包含O2。在另一实施方案中，含氧气体包含N2O。含氮气体的氮和含氧气体的氧与来自溅射靶材的锌反应以在基板上形成包含锌、氧和氮的金属氧化物层。在一个实施方式中，金属氧化物层是IGZO层。
在形成金属氧化物层之后，可以用PVD腔室100中的含氟的气体或等离子体来处理金属氧化物层。可以由气体面板132将含氟气体引入PVD腔室100中。含氟气体可以包括任何合适的含氟气体，例如NF3、CF4或F2。含氟等离子体可以是由远程等离子体源150引入PVD腔室100中的远程等离子体。含氟气体(例如NF3、CF4、F2或任何合适的含氟气体)可以从气体面板132流入远程等离子体源150中，并且可以被激发以形成具有氟自由基的含氟等离子体。含氟等离子体可以用于经由引气管126处理金属氧化物层。
图2是根据本文所公开的实施方式的等离子体增强化学气相沉积(PECVD)腔室200的横截面示意图。PECVD腔室200一般包括限定工艺容积的以下各者：壁202、底部204和喷头206。基板支撑件218设置在工艺容积内。工艺容积通过狭缝阀开口208接取，使得基板220可被传送进出PECVD腔室200。基板支撑件218可耦接到致动器216以升高和降低基板支撑件218。升降杆222可移动地设置穿过基板支撑件218以将基板220移动到基板支撑件218的基板接收表面和从基板支撑件218的基板接收表面移动。基板支撑件218还可包括加热和/或冷却元件224以将基板支撑件218保持在预定温度下。基板支撑件218还可包括RF返回条带226以在基板支撑件218的外围提供RF返回路径。
喷头206是由紧固机构250连接到背板212。喷头206可以由一个或多个紧固机构250耦接到背板212以帮助防止下垂和/或控制喷头206的直度/曲率。
气源232耦接到背板212以穿过喷头206中的气体通道将气体提供到喷头206与基板220之间的处理区域。真空泵210耦接到PECVD腔室200以控制工艺容积在预定压力下。RF源228通过匹配网络290耦接到背板212和/或喷头206以将RF电流提供到喷头206。RF电流在喷头206与基板支撑件218之间产生电场，使得可以从喷头206和基板支撑件218之间的气体产生等离子体。在一个实施方式中，含氟气体由气源232提供到处理区域，并且含氟气体可以用于处理基板220上的金属氧化物层。在另一实施方式中，含氟气体可以由提供到喷头206的RF源228激发以在处理区域中形成含氟等离子体，并且氟自由基可以用于处理基板220上的金属氧化物层。
远程等离子体源230，诸如电感耦合的远程等离子体源230，也可耦接在气源232与背板212之间。在处理基板的过程中，清洁气体可提供到远程等离子体源230，使得产生远程等离子体。来自远程等离子体的自由基可提供到PECVD腔室200以清洁PECVD腔室200部件。清洁气体可进一步由提供到喷头206的RF源228激发。在一些实施方式中，远程等离子体源230可以用于激发含氟气体以形成含氟等离子体，并且远程形成的含氟等离子体可以经由喷头206进入处理区域。远程形成的含氟等离子体中的氟自由基可以用于处理基板220上的金属氧化物层。
喷头206可另外地由喷头悬架234来耦接到背板212。在一个实施方式中，喷头悬架234是柔性金属裙部(skirt)。喷头悬架234可以具有上面可安置喷头206的唇缘236。背板212可以安置在与壁202耦接的凸缘214的上表面上以密封PECVD腔室200。
图3A-3G是根据本文所公开的实施方式的在各种制造阶段上的TFT 300的横截面示意图。TFT 300可以包括基板302。在一个实施方式中，基板302可以是玻璃。在另一实施方式中，基板302可以是聚合物。在另一实施方式中，基板302可以是塑料。在又一实施方式中，基板302可以是金属，诸如不锈钢片材。
在基板上方，可以形成栅极电极304。热氧化物层可以在栅极电极304与基板302之间。栅极电极304可以是控制TFT 300内的电荷载流子的移动的导电层。栅极电极304可以由诸如铝、钼、钨、铬、钽或它们的组合制成。栅极电极304可以使用包括溅射、光刻和蚀刻在内的常规的沉积技术形成。栅极电极304可以通过将导电层覆盖式沉积在基板302上方来形成。导电层可通过溅射来沉积。之后，可以将光致抗蚀剂层沉积在导电层上方。可以将光致抗蚀剂层图案化以形成掩模。栅极电极304可通过蚀刻掉导电层的未被掩蔽的部分而形成以在基板302上方留下栅极电极304。
可以将栅极介电层306沉积在栅极电极304上方，如图3B所示。可以直接地将栅极介电层306沉积在栅极电极304上。栅极介电层306影响TFT 300的亚阈值摆动或斜率和阈值电压(Vth)。对于硅基TFT(即，具有硅基半导体层(诸如非晶硅)的TFT)，栅极介电层306不能包括氧化硅，因为Vth与导致TFT表现不良的零伏特的栅极电压差的很远。然而，对于金属氧化物TFT，已经发现，氧化硅可以用作有效栅极介电层306。氧化硅中的氧不会不利地更改金属氧化物层，并且因此TFT不会故障。在一个实施方式中，栅极介电层306可以包括氮化硅。在另一实施方式中，栅极介电层306可以包括氧化硅。在另一实施方式中，栅极介电层306可以包括氮氧化硅。在另一实施方式中，栅极介电层306可以包括Al2O3。可以通过包括PECVD的熟知的沉积技术来沉积栅极介电层306。在一个实施方式中，栅极介电层306可以通过PVD沉积。
如图3C所示，金属氧化物层310可以沉积在栅极介电层306上并且直接地与栅极介电层306接触。金属氧化物层310可以是最终TFT结构中的有源沟道。金属氧化物层310可以包括氧、氮和选自由以下组成的群组中的一种或多种元素：锌、镓、镉、铟、锡和它们的组合。在一个实施方式中，金属氧化物层310可以包括ZnO。在一个实施方式中，金属氧化物层310是IGZO。金属氧化物层310可以使用图1中所示的PVD腔室100通过溅射进行沉积。
在沉积金属氧化物层310之后，可以对金属氧化物层310执行退火工艺。退火工艺可以在进行金属氧化物层310沉积的腔室中执行。退火工艺可以包括在使空气流过基板表面的同时将上面设置有金属氧化物层310的基板的温度维持在约350摄氏度达约1小时。在退火工艺之前或之后，氧可以离开金属氧化物层310，从而形成氧空位。为了填充氧空位和/或防止氧离开金属氧化物层310，可以用含氟的气体或等离子体来处理金属氧化物层310。
对金属氧化物层310的处理可以包括将金属氧化物层310暴露于含氟的气体或等离子体308，如图3D所示。来自含氟气体的氟气分子或来自含氟等离子体的氟自由基可以填充氧空位并可以钝化金属氧化物层310以防止氧分子离开金属氧化物层310。金属氧化物层310的处理工艺不会在金属氧化物层310的表面上形成材料层。处理工艺可以包括将氟气体分子或氟自由基扩散到金属氧化物层310中。在一个实施方式中，可以将金属氧化物层310暴露于含氟气体，诸如NF3、CF4、F2或任何合适的含氟气体。含氟气体可以无氧或无硅。在另一实施方式中，可以将金属氧化物层310暴露于包括氟自由基的等离子体。含氟等离子体可以远程或原位形成。含氟等离子体可通过使含氟气体(诸如NF3、CF4、F2或任何合适的含氟气体)流入设置有金属氧化物层310的远程等离子体源或工艺腔室中来形成。然后，由RF功率激发含氟气体，并且在工艺腔室外部(即，远程)或工艺腔室内部(即，原位)形成含氟等离子体。含氟等离子体可以无氧或无硅。
由含氟的气体或等离子体对金属氧化物层310进行处理的处理时间，即，将金属氧化物层310暴露于含氟气体或含氟等离子体的时间，可在约10s至约100s，诸如从约20s至约60s。对金属氧化物层310的处理可以在进行金属氧化物层310沉积的腔室(诸如图1中所示的PVD腔室100)中执行。或者，对金属氧化物层310的处理可以在进行后续的层沉积的腔室(诸如图2中所示的PECVD腔室200)中执行。在一个实施方式中，使用远程等离子体在类似于PECVD腔室200的PECVD腔室中处理金属氧化物层310。在此实施方式中，使NF3和Ar气体流入远程等离子体源中，诸如远程等离子体源230中。NF3气体可以具有范围从约2000标准立方厘米/分钟(sccm)至约6000sccm的流速，并且Ar气体可以具有范围从约2000sccm至约6000sccm的流率。在一个实施方式中，NF3气体流率和Ar气体流量都是4000sccm。远程等离子体源可以具有范围从约0.2W/cm2至约0.6W/cm2的功率密度，诸如约0.4W/cm2。PECVD腔室内的压力可以在从约200mT至约900mT的范围内，例如从约500mT至约600mT的范围内。可以将设置有金属氧化物层310的基板加热到约150摄氏度至约350摄氏度的温度，例如约220摄氏度至约240摄氏度的温度。
接着，如图3E所示，可以将蚀刻停止层312沉积在氟处理的金属氧化物层310上，并且可以将蚀刻停止层312图案化以覆盖金属氧化物层310的一部分。蚀刻停止层312可以由介电材料(诸如氧化硅、氧化铝、氮化硅或其他合适的材料的)制成。可以在PVD腔室(诸如图1中所示的PVD腔室100)中沉积蚀刻停止层312，或PECVD腔室(诸如图2中所示的PECVD腔室200)中。可以将导电层314沉积在蚀刻停止层312和经处理的金属氧化物层310上，如图3E所示。导电层314可以由诸如铝、钨、钼、铬、钽和它们的组合的导电金属制成。导电层314可通过PVD来沉积。
如图3F所示，在沉积导电层314之后，可通过蚀刻掉导电层314的部分来限定源极电极316、漏极电极318和有源沟道319。氟处理的金属氧化物层310的部分也可通过蚀刻去除，从而暴露栅极介电层306的部分。蚀刻停止层312起到在蚀刻期间保护有源沟道319免于过度等离子体暴露的作用。
接着，如图3G所示，将钝化层320沉积在栅极介电层306的暴露部分上，并且源极电极316、漏极电极318和钝化层320也被沉积在有源沟道319中。钝化层320可以包括氧化硅、氮氧化硅、碳化硅、无定形碳或任何其他合适的材料。TFT 300可以是底栅TFT。含氟的气体或等离子体处理可以在任何合适的TFT中的金属氧化物层上执行。在一些实施方式中，含氟的气体或等离子体处理在顶栅TFT的金属氧化物层上进行。
图4A-4F是根据本文所公开的实施方式的在各种制造阶段上的TFT 400的横截面示意图。TFT 400可以是顶栅TFT，并且可以包括基板402。基板402可以由与基板302相同的材料制成。可以在基板402上形成热氧化物层404，并且热氧化物层404可以直接地与基板402接触。可以在热氧化物层404上形成氧化硅层406，并且氧化硅层406可以直接地与热氧化物层404接触。可以在基板402上沉积金属氧化物层408，诸如在氧化硅层406上并且直接地与氧化硅层406接触。金属氧化物层408可以是最终TFT结构中的有源沟道。金属氧化物层408可以由与金属氧化物层310相同的材料制成，并且可通过用于沉积金属氧化物层310的相同工艺来沉积。在沉积金属氧化物层408之后，为了填充氧空位和/或防止氧离开金属氧化物层408，可以用含氟的气体或等离子体来处理金属氧化物层408。金属氧化物层408的氟气或等离子体处理可以与金属氧化物层310的氟气或等离子体处理相同，诸如将金属氧化物层408暴露于含氟的气体或等离子体410，如图4B所示。含氟的气体或等离子体410可以与图3D中所示的含氟的气体或等离子体308相同。
接着，如图4C所示，可以将氟处理的金属氧化物层408图案化，诸如通过蚀刻来去除金属氧化物层408的部分以暴露氧化硅层406的部分。在蚀刻金属氧化物层408的部分之后，可以再次用含氟的气体或等离子体412来处理金属氧化物层408。含氟的气体或等离子体412可以与图3D中所示的含氟的气体或等离子体308相同。金属氧化物层408的处理工艺条件可以与金属氧化物层310的处理工艺条件相同。在第二含氟的气体或等离子体处理之前，可以在图案化的金属氧化物层408上形成退火工艺。
接着，如图4D所示，可以将栅极介电层414沉积在经处理的金属氧化物层408上。栅极介电层414可以由与栅极介电层306相同的材料制成。可以将栅极接触层416沉积在栅极介电层414上，并且栅极接触层416可以由与栅极电极304相同的材料制成。可以将栅极介电层414和栅极接触层416图案化以暴露金属氧化物层408的部分，诸如通过蚀刻来去除栅极介电层414和栅极接触层416的部分来图案化。可以将层间介电(ILD)层418沉积在暴露的氧化硅层406、暴露的金属氧化物层408和栅极接触层416上。ILD层418可以由任何合适的介电材料(诸如氧化硅)制成。
可以在ILD层418中形成多个接触孔419、421、423，如图4E所示。接触孔419、421、423可通过任何合适的方法来形成，例如通过蚀刻来形成。金属氧化物层408的部分因多个接触孔419、421的形成而可被暴露，并且栅极接触层416的部分因多个接触孔423的形成而可被暴露。接触孔419、421、423可分别地填充有金属以形成触点426、428、430，如图4E所示。多个触点426、428、430可以由与栅极电极304相同的材料制成。多个触点426、428可与金属氧化物层408直接接触，并且多个触点430与栅极接触层416直接接触。可以将金属层沉积在ILD层418上，并且可以将金属层图案化以限定源极电极420、漏极电极422和栅极电极424。源极电极420、漏极电极422和栅极电极424可以由与栅极电极304相同的材料制成。源极电极420可与多个触点426直接接触，漏极电极422可与多个触点428直接接触，并且栅极电极424可与多个触点430直接接触。由于栅极电极424形成在金属氧化物层408上方，因此TFT400可以是顶栅TFT。
图5A-5C是根据本文所公开的实施方式示出了用于形成图3A-3G中所示的TFT 300的工艺的流程图。如图5A所示，工艺500是从方框502开始，方框502是将栅极电极沉积在基板上方。栅极电极可以是栅极电极304并且基板可以是图3A中所示的基板302。接着，在方框504处，将栅极介电层沉积在栅极电极上方。栅极介电层可以是图3B中所示的栅极介电层306。如方框506所示，可以将金属氧化物层(诸如图3C中所示的金属氧化物层310)沉积在栅极介电层上。在沉积金属氧化物层之后，可以使金属氧化物层退火，如在方框508处所示。接着，如在方框510处所示，将金属氧化物层暴露于含氟的气体或等离子体，诸如如图3D所示的含氟的气体或等离子体308。最后，如在方框512处所示，可以将导电层(诸如导电层314)沉积在经处理的金属氧化物层上方。
如图5B所示，工艺514是从方框516开始，方框516是将栅电极沉积在基板上方。栅极电极可以是栅极电极304并且基板可以是图3A中所示的基板302。接着，在方框518处，将栅极介电层沉积在栅极电极上方。栅极介电层可以是图3B中所示的栅极介电层306。如方框520所示，可以将金属氧化物层(诸如图3C中所示的金属氧化物层310)沉积在栅极介电层上。在沉积金属氧化物层之后，如在方框522处所示，可以将金属氧化物层暴露于含氟的气体或等离子体，诸如如图3D所示的含氟的气体或等离子体308。接着，可以使经处理的金属氧化物层退火，如在方框524处所示。最后，如在方框526处所示，可以将导电层(诸如导电层314)沉积在经处理和退火的金属氧化物层上方。
如图5C所示，工艺528是从方框530开始，方框530是将栅电极沉积在基板上方。栅极电极可以是栅极电极304并且基板可以是图3A中所示的基板302。接着，在方框532处，将栅极介电层沉积在栅极电极上方。栅极介电层可以是图3B中所示的栅极介电层306。如方框534所示，可以将金属氧化物层(诸如图3C中所示的金属氧化物层310)沉积在栅极介电层上。在沉积金属氧化物层之后，如在方框536处所示，可以将金属氧化物层暴露于第一含氟的气体或等离子体，诸如如图3D所示的含氟的气体或等离子体308。接着，可以使经处理的金属氧化物层退火，如在方框538处所示。在使经处理的金属氧化物层退火之后，如在方框540处所示，可以将经退火的金属氧化物层再次暴露于第二含氟的气体或等离子体，诸如如图3D所示的含氟的气体或等离子体308。最后，如在方框542处所示，可以将导电层(诸如导电层314)沉积在经处理的金属氧化物层上方。
总之，一种用于形成TFT的方法包括用含氟的气体或等离子体来处理金属氧化物层。含氟的气体或等离子体处理可以在对金属氧化物层执行的退火工艺之前、之后或之前和之后皆执行。含氟的气体或等离子体处理帮助填充氧空位并且使金属氧化物层钝化以防止氧分子离开金属氧化物层。使氧空位还原防止负阈值电压并且产生更稳定的TFT。
尽管前述内容针对本公开内容的实施方式，但是在不背离本公开内容的基本范围的情况下可设计本公开内容的其它的和进一步的实施方式，且本公开内容的范围由随附的权利要求书来确定。

Claims (19)

1.一种用于形成薄膜晶体管的方法，包括：
在基板上方形成栅极电极；
将栅极介电层沉积在所述栅极电极上方；
将金属氧化物半导体层沉积在所述栅极介电层上方；接着
利用第一氟自由基来处理所述金属氧化物半导体层，以填充所述金属氧化物半导体层中的氧空位；
使所述金属氧化物半导体层退火；接着
用第二氟自由基来处理所述金属氧化物半导体层，以填充所述金属氧化物半导体层中的氧空位；和接着
将导电层沉积在所述金属氧化物半导体层上方。
2.如权利要求1所述的方法，其中在第一远程等离子体中产生所述第一氟自由基。
3.如权利要求1所述的方法，其中在设置有所述金属氧化物半导体层的腔室内点燃的第一等离子体中产生所述第一氟自由基。
4.如权利要求1所述的方法，其中在第二远程等离子体中产生所述第二氟自由基。
5.如权利要求1所述的方法，其中在设置有所述金属氧化物半导体层的腔室内点燃的第二等离子体中产生所述第二氟自由基。
6.如权利要求1所述的方法，其中用第一氟自由基来处理所述金属氧化物半导体层的步骤与用第二氟自由基来处理所述金属氧化物半导体层的步骤包括：
使含氟气体流入远程等离子体源，其中所述含氟气体具有范围从2000sccm至6000sccm的流速；
在所述远程等离子体源中形成无氧和硅的含氟等离子体，其中所述远程等离子体源具有范围从0.2W/cm2至0.6W/cm2的功率密度；和
使所述含氟等离子体流入处理区域，其中所述基板具有范围从150摄氏度至350摄氏度的温度。
7.如权利要求6所述的方法，其中用第一氟自由基来处理所述金属氧化物半导体层的步骤与用第二氟自由基来处理所述金属氧化物半导体层的步骤在等离子体增强化学气相沉积腔室中执行。
8.如权利要求7所述的方法，其中所述等离子体增强化学气相沉积腔室内的压力在从200mT至900mT的范围内。
9.如权利要求6所述的方法，其中所述金属氧化物半导体层包含氧和选自由以下元素组成的群组中的一或多种元素：锌、镓、镉、铟、锡和它们的组合。
10.如权利要求6所述的方法，其中所述栅极电极包括铝、钨、钼、铬、钽或它们的组合。
11.如权利要求6所述的方法，进一步包括在用第二氟自由基来处理所述金属氧化物半导体层之后在所述金属氧化物半导体层上形成蚀刻停止层，其中所述导电层设置在所述蚀刻停止层上。
12.如权利要求11所述的方法，其中所述蚀刻停止层包括氧化硅、氧化铝或氮化硅。
13.一种用于形成薄膜晶体管的方法，包括：
将金属氧化物层沉积在基板上方；
用第一氟自由基或第一含氟气体来处理所述金属氧化物层，以填充所述金属氧化物层中的氧空位；接着
蚀刻所述金属氧化物层；接着
用第二氟自由基或第二含氟气体来处理所述金属氧化物层，以填充所述金属氧化物层中的氧空位；接着
将栅极介电层沉积在所述金属氧化物层上；
将层间介电层沉积在所述金属氧化物层上方；和
将金属层沉积在所述层间介电层上。
14.如权利要求13所述的方法，其中在第一远程等离子体中产生所述第一氟自由基。
15.如权利要求13所述的方法，其中在设置有所述金属氧化物层的腔室内点燃的第一等离子体中产生所述第一氟自由基。
16.如权利要求13所述的方法，其中在第二远程等离子体中产生所述第二氟自由基。
17.如权利要求13所述的方法，其中在设置有所述金属氧化物层的腔室内点燃的第二等离子体中产生所述第二氟自由基。
18.一种用于形成薄膜晶体管的方法，包括：
在基板上方形成栅极电极；
将栅极介电层沉积在所述栅极电极上方；
将金属氧化物半导体层沉积在所述栅极介电层上方；接着
用第一含氟气体来处理所述金属氧化物半导体层，以填充所述金属氧化物半导体层中的氧空位；接着
使所述金属氧化物半导体层退火；接着
用第二含氟气体来处理所述金属氧化物半导体层，以填充所述金属氧化物半导体层中的氧空位；和接着
将导电层沉积在所述金属氧化物半导体层上方。
19.如权利要求18所述的方法，其中所述第一含氟气体和所述第二含氟气体包含NF3、CF4或F2。
CN201780006372.7A 2016-01-14 2017-01-10 通过氟处理进行的igzo钝化的氧空位 Active CN108475620B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662278955P 2016-01-14 2016-01-14
US62/278,955 2016-01-14
US15/359,325 2016-11-22
US15/359,325 US10134878B2 (en) 2016-01-14 2016-11-22 Oxygen vacancy of IGZO passivation by fluorine treatment
PCT/US2017/012872 WO2017123552A1 (en) 2016-01-14 2017-01-10 Oxygen vacancy of igzo passivation by fluorine treatment

Publications (2)

Publication Number Publication Date
CN108475620A CN108475620A (zh) 2018-08-31
CN108475620B true CN108475620B (zh) 2023-04-04

Family

ID=59311423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780006372.7A Active CN108475620B (zh) 2016-01-14 2017-01-10 通过氟处理进行的igzo钝化的氧空位

Country Status (5)

Country Link
US (1) US10134878B2 (zh)
JP (2) JP6916186B2 (zh)
KR (1) KR20180095115A (zh)
CN (1) CN108475620B (zh)
WO (1) WO2017123552A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
CN108281509B (zh) * 2018-01-30 2020-03-17 电子科技大学 氧化物半导体基光电探测器及提高其性能的方法
JP7153499B2 (ja) * 2018-08-08 2022-10-14 東京エレクトロン株式会社 酸素含有被処理体の処理方法及び処理装置
KR20200098750A (ko) 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
KR20210027678A (ko) 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시 장치
GB201913533D0 (en) 2019-09-19 2019-11-06 Univ Southampton Optical thin films and fabrication thereof
US11430898B2 (en) 2020-03-13 2022-08-30 Applied Materials, Inc. Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment
KR20210148548A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI750902B (zh) * 2020-11-18 2021-12-21 友達光電股份有限公司 薄膜電晶體及其形成方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法
CN114203556B (zh) * 2021-12-08 2023-05-23 中山大学 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆
CN114551608A (zh) * 2022-03-09 2022-05-27 浙江理工大学 一种等离子处理氧化镓基日盲紫外探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007093A (ja) * 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのためのエッチング後処理方法
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012083220A2 (en) * 2010-12-16 2012-06-21 The Regents Of The University Of California Generation of highly n-type, defect passivated transition metal oxides using plasma fluorine insertion

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650655A (en) 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US5874745A (en) 1997-08-05 1999-02-23 International Business Machines Corporation Thin film transistor with carbonaceous gate dielectric
US7902018B2 (en) 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR20140002616A (ko) 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
JP6004308B2 (ja) 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
TWI522490B (zh) 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
US8735305B2 (en) 2012-05-24 2014-05-27 Intermolecular, Inc. Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
US20140091379A1 (en) * 2012-10-01 2014-04-03 Applied Materials, Inc. Fluorocarbon coating having low refractive index
KR20150127122A (ko) 2013-03-01 2015-11-16 어플라이드 머티어리얼스, 인코포레이티드 금속 옥사이드 ｔｆｔ 안정성 개선
WO2014159033A1 (en) * 2013-03-13 2014-10-02 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface
US9871097B2 (en) 2014-06-20 2018-01-16 Joled Inc. Thin film transistor, method for manufacturing thin film transistor, and organic EL display device
WO2015198604A1 (ja) 2014-06-26 2015-12-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007093A (ja) * 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのためのエッチング後処理方法
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012083220A2 (en) * 2010-12-16 2012-06-21 The Regents Of The University Of California Generation of highly n-type, defect passivated transition metal oxides using plasma fluorine insertion

Also Published As

Publication number Publication date
JP2021182630A (ja) 2021-11-25
US10134878B2 (en) 2018-11-20
JP2019508883A (ja) 2019-03-28
WO2017123552A1 (en) 2017-07-20
KR20180095115A (ko) 2018-08-24
CN108475620A (zh) 2018-08-31
JP6916186B2 (ja) 2021-08-11
US20170207327A1 (en) 2017-07-20
JP7260599B2 (ja) 2023-04-18

Similar Documents

Publication Publication Date Title
CN108475620B (zh) 通过氟处理进行的igzo钝化的氧空位
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
KR100932815B1 (ko) 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체
TWI435943B (zh) 薄膜金屬氮氧化半導體
US20210025058A1 (en) Flowable film curing using h2 plasma
TW201701514A (zh) 用於ｏｌｅｄ應用之封裝膜堆疊
US20140357065A1 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
TW201431083A (zh) 薄膜半導體裝置
US8840763B2 (en) Methods for stable process in a reactive sputtering process using zinc or doped zinc target
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US11430898B2 (en) Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment
KR20230008774A (ko) 유도결합플라즈마에 의해 스퍼터링 성막을 수행하는 성막장치
TWI613820B (zh) 用於ｔｆｔ之金屬氧化物半導體之緩衝層
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
JP2022547125A (ja) 表示用高密度プラズマｃｖｄの封入適用例

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant