TWI750902B

TWI750902B - 薄膜電晶體及其形成方法

Info

Publication number: TWI750902B
Application number: TW109140389A
Authority: TW
Inventors: 許世華; 陳維翰; 孫碩陽; 陳敬文; 賴穎輝
Original assignee: 友達光電股份有限公司
Priority date: 2020-11-18
Filing date: 2020-11-18
Publication date: 2021-12-21
Also published as: TW202221932A

Abstract

一種薄膜電晶體，包括基板、源極與汲極、半導體層、第一閘極介電層、導電遮蔽層及閘極。源極與汲極位於基板上。半導體層位於源極與汲極上。第一閘極介電層位於半導體層上。導電遮蔽層位於第一閘極介電層上。閘極位於導電遮蔽層上且接觸導電遮蔽層。

Description

薄膜電晶體及其形成方法

本發明是有關於一種薄膜電晶體及其形成方法。

在目前的顯示器領域中，有機半導體材料及無機半導體材料所製作的元件皆受到了廣泛的應用，其中使用有機半導體材料的元件因為可在更低的溫度下以更低的成本製作大面積的元件，而受到矚目。

在製作半導體元件的主動元件時，會採用一系列的製程，例如利用光阻來定義所形成的圖案。然而，用來去除光阻的化學溶劑可能會傷害到底下的材料，像是可能會傷害到半導體層，對半導體元件的電性造成不良影響。因此，目前亟需一種能解決前述問題的方法。

本發明提供一種薄膜電晶體，其可提高開啟電流。

本發明提供一種薄膜電晶體的形成方法，其可提高開啟電流。

本發明提供一種薄膜電晶體，包括基板、源極與汲極、半導體層、第一閘極介電層、導電遮蔽層及閘極。源極與汲極位於基板上。半導體層位於源極與汲極上。第一閘極介電層位於半導體層上。導電遮蔽層位於第一閘極介電層上。閘極位於導電遮蔽層上且接觸導電遮蔽層。

本發明提供一種薄膜電晶體的形成方法，包括以下步驟。形成源極及汲極於基板上。形成半導體層於源極及汲極上。形成第一閘極介電層於半導體層上。形成導電遮蔽層於第一閘極介電層上。形成第二閘極介電層覆蓋導電遮蔽層。部分地移除第二閘極介電層，以露出一部分的導電遮蔽層。形成閘極於第二閘極介電層上。

基於上述，本發明一實施例的薄膜電晶體及其形成方法中，第一閘極介電層位於半導體層上。導電遮蔽層位於第一閘極介電層上。閘極位於導電遮蔽層上且接觸導電遮蔽層，如此一來，因閘極與導電遮蔽層接觸，因此閘極可僅透過第一閘極介電層吸引載子移動至半導體層的通道，進而可提高薄膜電晶體的開啟電流(I _on)。

第1A圖至第12C圖是依照本發明一實施例的薄膜電晶體T的形成方法的示意圖。

請參考第1A圖、第1B圖及第1C圖，首先，在基板100上形成第一導電層(未繪示)，並藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)將第一導電層圖案化而形成資料線DL、第一電極102及共用電極104。基板100可為剛性基板或可撓性基板。舉例而言，剛性基板的材質可為厚玻璃或其它可適用的材料，可撓性基板的材質可為薄玻璃、聚醯亞胺（Polyimide；PI）、聚萘二甲酸乙二醇酯（Polyethylene Naphthalate；PEN）、聚乙烯對苯二甲酸酯（polyethylene terephthalate；PET）、聚醚碸（Polyethersulfone；PES）、薄金屬、或其它可適用的材料，但本發明不以此為限。

為了方便說明，第1A圖中繪示了第一方向D1及第二方向D2，第一方向D1為圖中的縱向方向，第二方向D2為圖中的橫向方向，且第一方向D1與第二方向D2相交。舉例而言，第一方向D1垂直於第二方向D2。於本實施例中，資料線DL平行於第一方向D1。

資料線DL、第一電極102及共用電極104例如為金屬材料，舉例而言，為鉬鋁鉬(Mo/Al/Mo)所構成的三層結構。但本發明不限於此，在其他實施例中，資料線DL、第一電極102及共用電極104也可以使用其他導電材料(例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層）。在本實施例中，資料線DL、第一電極102及共用電極104的形成方法包括物理氣相沉積法（Physical Vapor Deposition，PVD）、化學氣相沉積法（Chemical Vapor Deposition，CVD）或原子層沉積法（Atomic Layer Deposition，ALD）或其他合適方法，本發明不以此為限。

請參考第2A圖、第2B圖及第2C圖，形成第二導電層(未繪示)於基板100上，並藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)將第二導電層圖案化而形成第二電極106。第二電極106的一部分位於第一電極102上，且第二電極106的另一部分位於資料線DL上。舉例而言，第二電極106部分重疊於第一電極102，且第二電極106部分重疊於資料線DL。第二電極106例如為抗氧化之導電材料，例如金屬氧化物材料(例如銦錫氧化物、銦鋅氧化物、摻氟之氧化銦)或金屬氮化物導電材料(例如氮化鈦或氮化鉬)或上述材料之組合，可減少第一電極102及資料線DL在後續的圖案化製程中受到損害。於本實施例中，第一電極102與第二電極106共同構成源極/汲極轉接電極108。

請參考第3A圖、第3B圖及第3C圖，形成緩衝層110於基板100上。為了方便說明，第3A圖中省略繪示緩衝層110。緩衝層110與源極/汲極轉接電極108至少部分重疊，緩衝層110與位於資料線DL上的第二電極106至少部分重疊，且緩衝層110的一部分接觸基板100。在本實施例中，緩衝層110的材料可以例如是含有矽氧烷、丙烯酸或其組合之有機材料，但不以此為限。

緩衝層110具有第一接觸孔TH1、第二接觸孔TH2及第一接觸洞H1、第二接觸洞H2。於一實施例中，緩衝層110之第一接觸孔TH1、第二接觸孔TH2及接觸洞H1例如是藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)所形成。第一接觸孔TH1露出資料線DL上的第二電極106，第二接觸孔TH2、第一接觸洞H1及第二接觸洞H2各露出源極/汲極轉接電極108的不同部分。

請參考第4A圖、第4B圖及第4C圖，形成源極S及汲極D於基板100上。舉例而言，源極S與汲極D分別填入第一接觸孔TH1及第二接觸孔TH2，使得源極S可經由第一接觸孔TH1電性連接第二電極106與資料線DL，並使得汲極D可經由第二接觸孔TH2電性連接源極/汲極轉接電極108。源極S與汲極D的材料可以例如是金屬，金屬例如為金、銀、銅、鉬、鈦、鋁、或其它合適的材料，或前述之合金，但不以此為限。

請參考第5圖，依序形成半導體材料112、第一閘極介電材料114、導電遮蔽材料(未示)及光阻材料(未示)於緩衝層110及源極S、汲極D上，然後將光阻材料圖案化為光阻PR，並藉由光阻PR將導電遮蔽材料圖案化，以形成導電遮蔽層116。於本實施例中，圖案化導電遮蔽材料的方法是以光阻PR作為罩幕對導電遮蔽材料進行蝕刻(etching)製程。於本實施例中，圖案化光阻材料的方法例如是利用光罩對光阻材料進行曝光顯影製程。在本實施例中，導電遮蔽層116的材料可包括（但不限於）：金屬、合金、前述材料的氮化物、前述材料的氧化物、前述材料的氮氧化物、其他非金屬但具導電特性的材料、或是其它合適的材料。

請參考第6圖，移除位於導電遮蔽層116上的光阻PR，使導電遮蔽層116的頂面露出。移除光阻PR的方法可以是透過去光阻液(stripper)來將其移除。於本實施例中，由於在移除光阻PR的步驟中去光阻液不會接觸到位於第一閘極介電材料114下方的半導體材料112，當使用現行商用之去光阻液時可避免其傷害到半導體材料112，換言之，毋須使用特殊的去光阻液來去除光阻PR，由於毋須變更現行商用之去光阻液，藉此節省了生產成本並可相容於現行製程程序。

請參考第7A圖、第7B圖及第7C圖，藉由導電遮蔽層116將第一閘極介電材料114及半導體材料112圖案化，以分別形成第一閘極介電層114a及半導體層112a，半導體層112a位於源極S與汲極D上，第一閘極介電層114a位於半導體層112a上，導電遮蔽層116位於第一閘極介電層114a上。於本實施例中，圖案化第一閘極介電材料114及半導體材料112的方法是以導電遮蔽層116作為罩幕對第一閘極介電材料114及半導體材料112進行乾式蝕刻(dry etching)。

於本實施例中，半導體層112a為有機半導體層。舉例而言，半導體層112a可為單層或多層結構，且其材料包含五苯(pentacene)、寡噻吩(oligothiophene)、酞菁(phtalocyanine)、碳六十或其衍生物、多芳胺(polyarylamine)、聚芴(polyfluorene)、聚噻吩(polythiophene)、或前述之衍生物、或其它合適的材料。第一閘極介電層114a之材料例如是有機材料，像是聚酸甲酯(polymethylmethacrylate，PMMA)、聚異丁烯(polyisobutylene，PIB)、聚乙烯(polyethylene，PE)、聚丙烯(polypropylene，PP)、聚苯乙烯(polystyrene，PS)、聚4-乙基苯酚(poly-4-vinylphenol，PVP)、聚乙烯醇(polyvinylalcohol，PVA)或其共聚物、或其它適當的有機材料、或其它適當的材料。

半導體層112a覆蓋源極S與汲極D。源極S與汲極D分別與半導體層112a的不同兩區電性連接，半導體層112a具有通道CH，通道CH設置在源極S與汲極D之間。

請參考第8A圖、第8B圖及第8C圖，形成第二閘極介電層118覆蓋導電遮蔽層116及緩衝層110，並形成第一開口OP1貫穿第二閘極介電層118，第一開口OP1連通緩衝層110的第一接觸洞H1，以暴露出源極/汲極轉接電極108。舉例而言，第二閘極介電層118覆蓋導電遮蔽層116的側壁及頂面，換言之，第二閘極介電層118自導電遮蔽層116的側壁延伸至導電遮蔽層116的頂面。第一開口OP1可藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)所形成。

請參考第9圖，部分地移除第二閘極介電層118，以露出一部分的導電遮蔽層116。第二閘極介電層118具有互相分開的第一部118a及第二部118b，第一部118a位於導電遮蔽層116上，而第二部118b位於緩衝層110上。第二閘極介電層118之第二部118b的高度低於導電遮蔽層116之高度。於本實施例中，部分地移除第二閘極介電層118的方法是採用乾式蝕刻製程。由於毋須使用額外的光罩即可部分地移除第二閘極介電層118，可節省生產成本。

請參考第10A圖、第10B圖及第10C圖，形成第三導電層(未示)於第二閘極介電層118上，並藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)將第三導電層圖案化而形成閘極G、第三電極120及掃描線SL，閘極G、第三電極120及掃描線SL位於第二閘極介電層118上。閘極G、第三電極120及掃描線SL的材料可以例如是金屬，金屬例如為金、銀、銅、鉬、鈦、鋁、或其它合適的材料，或前述之合金，但不以此為限。閘極G、通道層CH、汲極D與源極S共同構成薄膜電晶體T，其中閘極G電性連接掃描線SL。

閘極G位於導電遮蔽層116上，且接觸導電遮蔽層116。舉例而言，閘極G接觸導電遮蔽層116的頂面及側壁，而可電性連接導電遮蔽層116。如此一來，閘極G與導電遮蔽層116可共同吸引載子移動至半導體層112a的通道CH，提高薄膜電晶體T的開啟電流(I _on)。

導電遮蔽層116和半導體層112a之垂直距離t1為50微米至800微米，使得垂直距離t1足夠小而可確保達到提高開啟電流的效果。

於本實施例中，第二閘極介電層118之第一部118a實質上容納於閘極G與導電遮蔽層116之間所構成之腔室122。如此一來，閘極G與導電遮蔽層116可共同吸引載子移動至半導體層112a的通道CH，提高薄膜電晶體T的開啟電流(I _on)。

第二閘極介電層118之第二部118b位於腔室122之外，且由於第二閘極介電層118之第二部118b的高度低於導電遮蔽層116的高度，藉此可使閘極G與導電遮蔽層116的接觸面積增加，提升兩者電性連接的可靠度。

於本實施例中，掃描線SL平行於第二方向D2，且掃描線SL和資料線DL相交。於垂直於基板100的方向上，第三電極120重疊於共用電極104，且第三電極120和共用電極104之間夾有緩衝層110及第二閘極介電層118。第三電極120和共用電極104之間產生儲存電容(storage capacitor)。換言之，第三電極120、緩衝層110、第二閘極介電層118及共用電極104可形成儲存電容器的架構。

於本實施例中，毋須使用額外的光罩即可讓導電遮蔽層116電性連接閘極G，並使導電遮蔽層116及閘極G之間的界面完全環繞導電遮蔽層116及第二閘極介電層118的第一部118a之間的界面，進一步提高開啟電流，且又可節省生產成本。

請參考第11A圖、第11B圖及第11C圖，形成鈍化層124於閘極G、第二閘極介電層118與第三電極120上，並形成第二開口OP2貫穿鈍化層124，第二開口OP2連通第一開口OP1及第一接觸洞H1，以暴露出源極/汲極轉接電極108。鈍化層124的材料例如是有機材料。第二開口OP2可藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)所形成。

請參考第12A圖、第12B圖及第12C圖，形成第四導電層(未示)於鈍化層124上，並藉由光罩製程(其包括微影及蝕刻步驟，但不以此為限)將第四導電層圖案化而形成畫素電極126。畫素電極126透過源極/汲極轉接電極108電性連接汲極D，其中畫素電極126填入第一開口OP1、第二開口OP2及第一接觸洞H1而與源極/汲極轉接電極108電性連接。畫素電極126的材料例如透明導電膜(Transparent Conductive Film，TCF)，透明導電膜的材料可以是透明金屬氧化物(Transparent Conductive Oxide，TCO)，例如氧化鋅(ZnO)、銦錫氧化物(ITO)或銦鋅氧化物(IZO)，或是這些透明金屬氧化物的任意組合。畫素電極126及薄膜電晶體T共同構成畫素結構。

綜上所述，本發明一實施例的薄膜電晶體及其形成方法可透過閘極位於導電遮蔽層上且接觸導電遮蔽層，因閘極與導電遮蔽層接觸，因此閘極可僅透過第一閘極介電層吸引載子移動至半導體層的通道，進而可提高薄膜電晶體的開啟電流(I _on)。

100:基板 102:第一電極 104:共用電極 106:第二電極 108:源極/汲極轉接電極 110:緩衝層 112:半導體材料 112a:半導體層 114:第一閘極介電材料 114a:第一閘極介電層 116:導電遮蔽層 118:第二閘極介電層 118a:第一部 118b:第二部 120:第三電極 122:腔室 124:鈍化層 126:畫素電極 A-A’:剖線 B-B’:剖線 CH:通道 D:汲極 D1:第一方向 D2:第二方向 DL:資料線 G:閘極 H1:第一接觸洞 H2:第二接觸洞 OP1:第一開口 OP2:第二開口 PR:光阻 S:源極 SL:掃描線 T:薄膜電晶體 t1:垂直距離 TH1:第一接觸孔 TH2:第二接觸孔

閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個樣態。需留意的是，圖式中的多個特徵並未依照該業界領域之標準作法繪製實際比例。事實上，所述之特徵的尺寸可以任意的增加或減少以利於討論的清晰性。第1A圖、第2A圖、第3A圖、第4A圖是薄膜電晶體的形成方法的上視示意圖。第1B圖、第2B圖、第3B圖、第4B圖分別是第1A圖、第2A圖、第3A圖、第4A圖的剖線A-A’的剖面示意圖。第1C圖、第2C圖、第3C圖、第4C圖分別是第1A圖、第2A圖、第3A圖、第4A圖的剖線B-B’的剖面示意圖。第5圖是薄膜電晶體的形成方法的上視示意圖。第6圖是薄膜電晶體的形成方法的上視示意圖。第7A圖、第8A圖是薄膜電晶體的形成方法的上視示意圖。第7B圖、第8B圖分別是第7A圖、第8A圖的剖線A-A’的剖面示意圖。第7C圖、第8C圖分別是第7A圖、第8A圖的剖線B-B’的剖面示意圖。第9圖是薄膜電晶體的形成方法的上視示意圖。第10A圖、第11A圖、第12A圖是薄膜電晶體的形成方法的上視示意圖。第10B圖、第11B圖、第12B圖分別是第10A圖、第11A圖、第12A圖的剖線A-A’的剖面示意圖。第10C圖、第11C圖、第12C圖分別是第10A圖、第11A圖、第12A圖的剖線B-B’的剖面示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:基板

102:第一電極

106:第二電極

108:源極/汲極轉接電極

110:緩衝層

112a:半導體層

114a:第一閘極介電層

116:導電遮蔽層

118a:第一部

118b:第二部

122:腔室

124:鈍化層

126:畫素電極

A-A’:剖線

CH:通道

D:汲極

DL:資料線

G:閘極

H1:接觸洞

OP1:第一開口

OP2:第二開口

S:源極

Claims

一種薄膜電晶體，包括：一基板；一源極與一汲極，位於該基板上；一半導體層，位於該源極與該汲極上；一第一閘極介電層，位於該半導體層上；一導電遮蔽層，位於該第一閘極介電層上；及一閘極，位於該導電遮蔽層上，且接觸該導電遮蔽層，該閘極接觸該導電遮蔽層的頂面及側壁。
如請求項1所述之薄膜電晶體，其中該導電遮蔽層和該半導體層之垂直距離為50微米至800微米。
如請求項1所述之薄膜電晶體，其中該半導體層為有機半導體層。
如請求項1所述之薄膜電晶體，進一步包括：一第二閘極介電層，具有一第一部實質上容納於該閘極與該導電遮蔽層之間所構成之一腔室。
如請求項4所述之薄膜電晶體，其中該導電遮蔽層及該閘極之間的界面完全環繞該導電遮蔽層及該第二閘極介電層的該第一部之間的界面。
如請求項4所述之薄膜電晶體，其中該第二閘極介電層還具有一第二部位於該腔室之外。
如請求項6所述之薄膜電晶體，其中該第二閘極介電層之該第二部的高度低於該導電遮蔽層之高度。
一種薄膜電晶體的形成方法，包括：形成一源極及一汲極於一基板上；形成一半導體層於該源極及該汲極上；形成一第一閘極介電層於該半導體層上；形成一導電遮蔽層於該第一閘極介電層上；形成一第二閘極介電層覆蓋該導電遮蔽層；部分地移除該第二閘極介電層，以露出一部分的該導電遮蔽層；及形成一閘極於該第二閘極介電層上。
如請求項8所述之方法，其中部分地移除該第二閘極介電層是採用乾式蝕刻製程。