JP2019508883A - フッ素処理によるｉｇｚｏパッシベーションの酸素空孔 - Google Patents

フッ素処理によるｉｇｚｏパッシベーションの酸素空孔 Download PDF

Info

Publication number
JP2019508883A
JP2019508883A JP2018536291A JP2018536291A JP2019508883A JP 2019508883 A JP2019508883 A JP 2019508883A JP 2018536291 A JP2018536291 A JP 2018536291A JP 2018536291 A JP2018536291 A JP 2018536291A JP 2019508883 A JP2019508883 A JP 2019508883A
Authority
JP
Japan
Prior art keywords
metal oxide
oxide layer
layer
fluorine
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018536291A
Other languages
English (en)
Other versions
JP6916186B2 (ja
JP2019508883A5 (ja
Inventor
ハオ−チェン シュー，
ハオ−チェン シュー，
ドンギル イム，
ドンギル イム，
テギョン ウォン，
テギョン ウォン，
シュエナ チャン，
シュエナ チャン，
ウォンホ ソン，
ウォンホ ソン，
ロドニー シュンロン リム，
ロドニー シュンロン リム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019508883A publication Critical patent/JP2019508883A/ja
Publication of JP2019508883A5 publication Critical patent/JP2019508883A5/ja
Priority to JP2021117139A priority Critical patent/JP7260599B2/ja
Application granted granted Critical
Publication of JP6916186B2 publication Critical patent/JP6916186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本開示の実施形態は、概して、酸化金属層を有するＴＦＴを形成する方法に関する。当該方法は、金属酸化物層を形成することと、フッ素含有ガス又はプラズマを用いて金属酸化物層を処理することとを含み得る。金属酸化物層のフッ素処理は、金属酸化物チャネル層内の酸素空孔の充填に役立ち、それにより、ＴＦＴがより安定化し、ＴＦＴ内の負の閾値電圧が防止される。
【選択図】図５Ａ

Description

［０００１］本開示の実施形態は、概して、薄膜トランジスタ（ＴＦＴ）を形成する方法に関し、より具体的には、酸化金属層を有するＴＦＴを形成する方法に関する。
［０００２］酸化亜鉛（ＺｎＯ）及びインジウムガリウム酸化亜鉛（ＩＧＺＯ）などの金属酸化物半導体は、その高いキャリア移動度、低処理温度、及び光透過性により、デバイス製造において魅力的な物質である。金属酸化物半導体から作られたＴＦＴ（ＭＯ−ＴＦＴ）は、光学ディスプレイのためのスキームに対処するアクティブマトリックスにおいて特に有用である。金属酸化物半導体の低処理温度により、ポリエチレンテレフタレート（ＰＥＴ）及びポリエチレンナフタレート（ＰＥＮ）などの安価なプラスチック基板上でのディスプレイバックプレーンの形成が可能となる。酸化物半導体ＴＦＴの透明度により、画素開口が改善され、ディスプレイがより明るくなる。
［０００３］しかしながら、金属酸化物チャネル層などの金属酸化物層は、層内の酸素空孔の形成の影響を受けやすく、酸素空孔の形成により、ＴＦＴが不安定になる。さらに、酸素空孔は金属酸化物材料においてドナーであるため、酸素空孔の形成によって負の閾値電圧がさらに生じてしまう。
［０００４］したがって、当該技術分野では、安定した金属酸化物ＴＦＴを形成する必要がある。
［０００５］本開示の実施態様は、概して、酸化金属層を有するＴＦＴを形成する方法に関する。当該方法は、金属酸化物層を形成することと、フッ素含有ガス又はプラズマを用いて金属酸化物層を処理することとを含み得る。金属酸化物層のフッ素処理によって、金属酸化物チャネル層内の任意の酸素空孔が充填され、ＴＦＴがより安定化し、ＴＦＴ内の負の閾値電圧が防止される。
［０００６］一実装形態では、当該方法は、基板の上にゲート電極を形成することと、ゲート電極の上にゲート誘電体層を堆積することと、ゲート誘電体層の上に金属酸化物層を堆積することと、第１のフッ素ラジカルを用いて金属酸化物層を処理することと、金属酸化物層の上に導電層を堆積することとを含む。
［０００７］別の実施形態では、当該方法は、基板の上に金属酸化物層を堆積することと、第１のフッ素ラジカル又は第１のフッ素含有ガスを用いて金属酸化物層を処理することと、金属酸化物層にゲート誘電体層を堆積することと、金属酸化物層の上に層間誘電体層を堆積することと、層間誘電体層に金属層を堆積することとを含む。
［０００８］別の実装形態では、当該方法は、基板の上にゲート電極を形成することと、ゲート電極の上にゲート誘電体層を堆積することと、ゲート誘電体層の上に金属酸化物層を堆積することと、フッ素含有ガスを用いて金属酸化物層を処理することと、金属酸化物層の上に導電層を堆積することとを含む。
［０００９］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかしながら、本開示は他の等しく有効な実施形態も許容し得るため、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本発明の範囲を限定すると見なすべきではないことに留意されたい。
本明細書に開示された実施形態に係る、物理的気相堆積チャンバの概略断面図である。 本明細書に開示された実施形態に係る、プラズマ化学気相堆積チャンバの概略断面図である。 本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴの概略断面図である。 本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴの概略断面図である。 本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴの概略断面図である。 本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴの概略断面図である。 本明細書に開示された実施形態に係る、製造の一段階におけるＴＦＴの概略断面図である。 本明細書に開示された実施形態に係る、図３Ａから図３Ｇで示されたＴＦＴを形成するプロセスを示すフロー図である。 本明細書に開示された実施形態に係る、図３Ａから図３Ｇで示されたＴＦＴを形成するプロセスを示すフロー図である。 本明細書に開示された実施形態に係る、図３Ａから図３Ｇで示されたＴＦＴを形成するプロセスを示すフロー図である。
［００１５］理解を容易にするため、可能な場合、図に共通する同一の要素を指し示すために同一の参照番号が使用された。さらに、ある実施形態の要素を、本明細書に記載された他の実施形態で利用するために有利に適合させてもよい。
［００１６］本開示の実施態様は、概して、酸化金属層を有するＴＦＴを形成する方法に関する。当該方法は、金属酸化物層を形成することと、フッ素含有ガス又はプラズマを用いて金属酸化物層を処理することとを含み得る。金属酸化物層のフッ素処理は、金属酸化物チャネル層内の酸素空孔の充填に役立ち、それにより、ＴＦＴがより安定化し、ＴＦＴ内の負の閾値電圧が防止される。
［００１７］図１は、本明細書に開示された実施形態に係る、物理的気相堆積（ＰＶＤ）チャンバ１００の概略断面図である。チャンバ１００は、真空ポンプ１１４によって排気され得る。チャンバ１００の内部では、基板１０２は、ターゲット１０４に対向するように配置され得る。基板１０２は、チャンバ１００の内部でサセプタ１０６上に配置され得る。サセプタ１０６は、アクチュエータ１１２によって、矢印Ａで示すように、上昇且つ下降させられ得る。サセプタ１０６は、基板１０２を処理位置に引き上げるために上昇することができ、基板１０２をチャンバ１００から取り除くことができるように下降することができる。サセプタ１０６が下降位置にあるとき、リフトピン１０８が基板１０２をサセプタ１０６の上方に上昇させる。接地ストラップ１１０は、処理中にサセプタ１０６を接地させる。均一な堆積を支援するために、処理中にサセプタ１０６を引き上げてもよい。
［００１８］ターゲット１０４は、１つ又は複数のターゲットを含み得る。一実施形態では、ターゲット１０４は、大面積スパッタリングターゲットであり得る。別の実施形態では、ターゲット１０４は、複数のタイルであり得る。さらに別の実施形態では、ターゲット１０４は、複数のターゲットストリップであり得る。さらに別の実施形態では、ターゲット１０４は、１つ又は複数の円筒状の回転式ターゲットであり得る。ターゲット１０４は、ボンディング層（図示せず）によってバッキング板１１６に結合され得る。１つ又は複数のマグネトロン１１８が、バッキング板１１６の上に配置され得る。マグネトロン１１８は、直線移動で又は２次元経路でバッキング板１１６全体をスキャンすることができる。チャンバの壁は、暗部シールド１２０及びチャンバシールド１２２によって堆積から遮蔽され得る。
［００１９］基板１０２全体にわたって均一なスパッタリング堆積をもたらすことを助けるため、ターゲット１０４と基板１０２との間にアノード１２４が配置され得る。一実装形態では、アノード１２４は、アーク溶射されたアルミニウムでコーティングされた、ビーズブラスト処理が施されたステンレス鋼であり得る。一実装形態では、アノード１２４の一端は、ブラケット１３０によってチャンバ壁に取り付けられ得る。アノード１２４は、ターゲット１０４に対向して電荷を供給し、それにより、荷電イオンが、典型的に接地電位にあるチャンバ壁よりもターゲット１０４に引き付けられる。ターゲット１０４と基板１０２との間にアノード１２４を設けることにより、プラズマはより均一になり得、堆積を支援することができる。剥離を減らすために、１つ又は複数のアノード１２４を通して冷却流体が供給され得る。アノード１２４の膨張及び収縮の量を減らすことにより、アノード１２４からの材料の剥離を減らすことができる。より小さな基板、ひいてはより小さな処理チャンバでは、チャンバ壁が、接地する経路を設け、均一なプラズマ分配をもたらすのに十分であり得るので、処理空間にまたがるアノード１２４は必要ではない場合がある。
［００２０］反応性スパッタリングでは、反応性ガスをチャンバ１００内に供給することが有益であり得る。さらに、１つ又は複数のガス導入チューブ１２６が、ターゲット１０４と基板１０２との間の、チャンバ１００にわたる距離にまたがる場合がある。より小さな基板、ひいてはより小さなチャンバでは、従来のガス導入手段を通してガスの均一な分配が可能であり得るので、処理空間にまたがるガス導入チューブ１２６は必要でない場合がある。ガス導入チューブ１２６は、ガスパネル１３２からスパッタリングガスを導入することができる。幾つかの実施形態では、遠隔プラズマ源１５０は、ガスパネル１３２とガス導入チューブ１２６との間で連結され得る。ガス導入チューブ１２６は、遠隔プラズマ源１５０によって生成された遠隔プラズマをチャンバ１００の中に導入するために使用され得る。ガス導入チューブ１２６は、１つ又は複数のカップリング１２８によってアノード１２４に連結され得る。カップリング１２８は、ガス導入チューブ１２６の導電的冷却を許容するために熱伝導性材料から作られてもよい。さらに、ガス導入チューブ１２６が接地されて、アノードとして機能するように、カップリング１２８も同様に導電性であり得る。
［００２１］反応性スパッタリング処理は、ＰＶＤチャンバ１００内で基板の対向側に亜鉛スパッタリングターゲットを配置することを含み得る。亜鉛スパッタリングターゲットは、亜鉛、又は、亜鉛及びドーピング元素を実質的に含み得る。使用することができる適切なドーパントには、Ａｌ、Ｓｎ、Ｇａ、Ｃａ、Ｓｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｉｎ、Ｎｉ、Ｍｎ、Ｃｒ、Ｖ、Ｍｇ、ＳｉｘＮｙ、ＡｌｘＯｙ、及びＳｉＣが含まれる。一実装形態では、ドーパントは、アルミニウムを含む。一方で、基板は、プラスチック、紙、ポリマー、ガラス、ステンレス鋼、及びこれらの組み合わせであり得る。基板がプラスチックであるとき、反応性スパッタリングは、摂氏約１８０℃未満の温度で起こり得る。
［００２２］スパッタリング処理の間、亜鉛ターゲットを反応性スパッタリングするために、アルゴン、窒素含有ガス、及び酸素含有ガスがチャンバに供給され得る。Ｂ２Ｈ６、ＣＯ２、ＣＯ、ＣＨ４、及びこれらの組み合わせなどの追加の添加物が、さらにスパッタリングの間に供給され得る。一実施形態では、窒素含有ガスは、Ｎ２を含む。別の実施形態では、窒素含有ガスは、Ｎ２Ｏ、ＮＨ３、又はこれらの組み合わせを含む。一実施形態では、酸素含有ガスは、Ｏ２を含む。別の実施形態では、酸素含有ガスは、Ｎ２Ｏを含む。窒素含有ガスの窒素及び酸素含有ガスの酸素は、スパッタリングターゲットからの亜鉛と反応し、基板上に亜鉛、酸素、及び窒素を含む金属酸化物層が形成される。一実装形態では、金属酸化物層は、ＩＧＺＯ層である。
［００２３］金属酸化物層を形成した後、金属酸化物層は、ＰＶＤチャンバ１００内でフッ素含有ガス又はプラズマによって処理され得る。フッ素含有ガスは、ガスパネル１３２によって、ＰＶＤチャンバ１００に導入され得る。フッ素含有ガスは、ＮＦ３、ＣＦ４、又はＦ２などの任意の適切なフッ素含有ガスを含み得る。フッ素含有プラズマは、遠隔プラズマ源１５０によってＰＶＤチャンバ１００に導入される遠隔プラズマであり得る。ＮＦ３、ＣＦ４、又はＦ２などのフッ素含有ガス、又は、任意の適切なフッ素含有ガスは、ガスパネル１３２から遠隔プラズマ源１５０の中に流し込まれてもよく、フッ素ラジカルを有するフッ素含有プラズマを形成するように励起され得る。フッ素含有プラズマは、ガス導入チューブ１２６を介して金属酸化物層を処理するために使用され得る。
［００２４］図２は、本明細書に開示された実施形態に係る、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバ２００の概略断面図である。ＰＥＣＶＤチャンバ２００は、概して、処理領域を画定する、壁２０２、底部２０４、及びシャワーヘッド２０６を含む。基板支持体２１８が、処理容量内に配置される。処理領域は、スリットバルブ開口２０８を通してアクセスされ、それにより、基板２２０がＰＥＣＶＤチャンバ２００を出入りするよう移送することができる。基板支持体２１８を昇降させるために、基板支持体２１８をアクチュエータ２１６に連結することができる。基板２２０を基板支持体２１８の基板受容面へと及び基板受容面から動かすために、リフトピン２２２が、基板支持体２１８を貫通するように可動式に配置される。基板支持体２１８は、基板支持体２１８を所定温度に維持するための、加熱素子及び／又は冷却素子２２４をさらに含み得る。基板支持体２１８は、基板支持体２１８の周縁にＲＦリターンパスを設けるためのＲＦリターンストラップ２２６をさらに含み得る。
［００２５］シャワーヘッド２０６は、締着機構２５０によってバッキング板２１２に連結される。シャワーヘッド２０６は、１つ又は複数の締着機構２５０によってバッキング板２１２に連結され得、それにより、たわみ防止が促進され、且つ／又は、シャワーヘッド２０６の真直度／湾曲が制御される。
［００２６］ガス源２３２は、バッキング板２１２に連結され、シャワーヘッド２０６内のガス通路を通して、ガスをシャワーヘッド２０６と基板２２０との間の処理領域に供給する。処理領域を所定の圧力で制御するために、真空ポンプ２１０がＰＥＣＶＤチャンバ２００に連結される。ＲＦ源２２８が、整合ネットワーク２９０を通して、バッキング板２１２及び／又はシャワーヘッド２０６に連結され、ＲＦ電流がシャワーヘッド２０６に供給される。ＲＦ電流がシャワーヘッド２０６と基板支持体２１８との間に電界を生成し、それにより、プラズマがシャワーヘッド２０６と基板支持体２１８との間のガスから生成され得る。一実装形態では、ガス源２３２によってフッ素含有ガスが処理領域に供給され、フッ素含有ガスは、基板２２０上の金属酸化物層を処理するために使用され得る。別の実施形態では、フッ素含有ガスは、ＲＦ源２２８によって励起され得、シャワーヘッド２０６に供給され、処理領域内でフッ素含有プラズマが形成され、フッ素ラジカルは、基板２２０上の金属酸化物層を処理するために使用され得る。
［００２７］誘導結合遠隔プラズマ源２３０などの遠隔プラズマ源２３０もガス源２３２とバッキング板２１２との間で連結されてもよい。基板の処理と処理との間に、洗浄ガスが遠隔プラズマ源２３０に供給され、遠隔プラズマが生成され得る。ＰＥＣＶＤチャンバ２００の部品を洗浄するために、遠隔プラズマからのラジカルがＰＥＣＶＤチャンバ２００に供給され得る。洗浄ガスは、ＲＦ源２２８によってさらに励起され、シャワーヘッド２０６に供給され得る。幾つかの実施形態では、遠隔プラズマ源２３０は、フッ素含有ガスを励起して、フッ素含有プラズマを形成するために使用され得、遠隔で形成されたフッ素含有プラズマは、シャワーヘッド２０６を介して、処理領域に入ることができる。遠隔で形成されたフッ素含有プラズマ内のフッ素ラジカルは、基板２２０上の金属酸化物層を処理するために使用され得る。
［００２８］シャワーヘッド２０６は、さらにシャワーヘッドサスペンション２３４によって、バッキング板２１２に連結され得る。一実装形態では、シャワーヘッドサスペンション２３４は、可撓性の金属スカート（ｍｅｔａｌ ｓｋｉｒｔ）である。シャワーヘッドサスペンション２３４は、シャワーヘッド２０６が置くことができるリップ２３６を有し得る。ＰＥＣＶＤチャンバ２００を密封するために、バッキング板２１２は、壁２０２と連結したレッジ２１４の上面に置かれ得る。
［００２９］図３Ａから図３Ｇは、本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴ３００の概略断面図である。ＴＦＴ３００は、基板３０２を含み得る。一実施形態では、基板３０２は、ガラスであってもよい。別の実施形態では、基板３０２は、ポリマーであってもよい。別の実施形態では、基板３０２は、プラスチックであってもよい。さらに別の実施形態では、基板３０２は、ステンレス鋼板などの金属であってもよい。
［００３０］基板の上にゲート電極３０４が形成され得る。熱酸化物層が、ゲート電極３０４と基板３０２との間に存在し得る。ゲート電極３０４は、ＴＦＴ３００内の電荷担体の動きを制御する導電層であり得る。ゲート電極３０４は、アルミニウム、モリブデン、タングステン、クロム、タンタル、又はこれらの組み合わせなどの金属から作られ得る。ゲート電極３０４は、スパッタリング、リソグラフィ、及びエッチングを含む従来の堆積技法を用いて形成され得る。ゲート電極３０４は、基板３０２の上に導電層をブランケット堆積することによって形成され得る。導電層は、スパッタリングによって堆積され得る。その後、導電層の上にフォトレジスト層が堆積され得る。マスクを形成するために、フォトレジスト層がパターニングされ得る。ゲート電極３０４は、導電層のマスキングされていない部分をエッチング除去し、基板３０２の上のゲート電極３０４を残すことによって形成され得る。
［００３１］図３Ｂで示すように、ゲート電極３０４の上には、ゲート誘電体層３０６が堆積され得る。ゲート誘電体層３０６は、ゲート電極３０４に直接堆積され得る。ゲート誘電体層３０６は、ＴＦＴ３００の閾値下のスィング又はスロープ及び閾値電圧（Ｖｔｈ）に影響を与える。シリコンベースのＴＦＴ（すなわち、アモルファスシリコンなどのシリコンベースの半導体層を有するＴＦＴ）では、ゲート誘電体層３０６は、酸化シリコンを含むことはできない。なぜなら、Ｖｔｈはゲート電圧のゼロボルトから遠く離れており、これによりＴＦＴの性能が低くなるからである。しかしながら、金属酸化物ＴＦＴについては、酸化シリコンは、効果的なゲート誘電体層３０６として機能し得ることが発見された。酸化シリコン内の酸素は、金属酸化物層に有害な変化を与えないので、ＴＦＴが破損することはないであろう。一実施形態では、ゲート誘電体層３０６は、窒化シリコンを含んでもよい。別の実施形態では、ゲート誘電体層３０６は、酸化シリコンを含んでもよい。別の実施形態では、ゲート誘電体層３０６は、酸窒化シリコンを含んでもよい。別の実施形態では、ゲート誘電体層３０６は、Ａｌ２Ｏ３を含んでもよい。ゲート誘電体層３０６は、ＰＥＣＶＤを含む周知の堆積技法を用いて堆積され得る。一実施形態では、ゲート誘電体層３０６は、ＰＶＤによって堆積され得る。
［００３２］図３Ｃに示すように、金属酸化物層３１０が、ゲート誘電体層３０６上に、且つ、ゲート誘電体層３０６と直接接触するように堆積され得る。金属酸化物層３１０は、最終的なＴＦＴ構造におけるアクティブチャネルであり得る。金属酸化物層３１０は、酸素、窒素、並びに亜鉛、ガリウム、カドミウム、インジウム、スズ、及びこれらの組み合わせからなる群から選択された１つ又は複数の元素を含み得る。一実施形態では、金属酸化物層３１０は、ＺｎＯを含み得る。一実施形態では、金属酸化物層３１０は、ＩＧＺＯである。金属酸化物層３１０は、図１に示すＰＶＤチャンバ１００を用いて、スパッタリングによって堆積され得る。
［００３３］金属酸化物層３１０が堆積された後、金属酸化物層３１０に対してアニール処理が実行され得る。アニール処理は、金属酸化物層３１０が堆積されたチャンバ内で実行され得る。アニール処理は、基板表面の全面に空気を流しながら、金属酸化物層３１０が堆積された基板の温度を、約１時間にわたって摂氏約３５０度に維持することを含み得る。アニール処理の前か後のいずれかにおいて、酸素が金属酸化物層３１０から離れる場合があり、酸素空孔が形成される。酸素空孔を充填し、且つ／又は、酸素が金属酸化物層３１０から離れることを防止するために、金属酸化物層３１０をフッ素含有ガス又はプラズマで処理することができる。
［００３４］図３Ｄに示すように、金属酸化物層３１０の処理は、金属酸化物層３１０をフッ素含有ガス又はプラズマ３０８に曝露することを含み得る。フッ素含有ガスからのフッ素ガス分子又はフッ素含有プラズマからのフッ素ラジカルは、酸素空孔を充填することができ、且つ、酸素分子が金属酸化物層３１０から離れることを防止するために金属酸化物層３１０をパッシベーションすることができる。この金属酸化物層３１０の処理プロセスは、金属酸化物層３１０の表面に材料の層を形成しない。この処理プロセスは、フッ素ガス分子又はフッ素ラジカルを金属酸化物層３１０内に拡散させることを含み得る。一実施形態では、金属酸化物層３１０は、ＮＦ３、ＣＦ４、又はＦ２などのフッ素含有ガス、又は任意の適切なフッ素含有ガスに曝露され得る。フッ素含有ガスは、酸素非含有又はシリコン非含有であり得る。別の実施形態では、金属酸化物層３１０は、フッ素ラジカルを含むプラズマに曝露され得る。フッ素含有プラズマは、遠隔で又はインシトゥで形成され得る。フッ素含有プラズマは、ＮＦ３、ＣＦ４、又はＦ２などのフッ素含有ガス、又は任意の適切なフッ素含有ガスを、遠隔プラズマ源又は金属酸化物層３１０が堆積された処理チャンバの中に流すことによって形成することができる。次いで、フッ素含有ガスがＲＦ電力によって励起され、処理チャンバの外側（すなわち、遠隔）で又は処理チャンバの内側（すなわち、インシトゥ）でフッ素含有プラズマが形成される。フッ素含有プラズマは、酸素非含有又はシリコン非含有であり得る。
［００３５］フッ素含有ガス又はプラズマによる金属酸化物層３１０の処理時間、すなわち、金属酸化物層３１０がフッ素含有ガス又はフッ素含有プラズマに曝露される時間は、約１０秒から約１００秒（例えば、約２０秒から約６０秒）の範囲であり得る。金属酸化物層３１０の処理は、図１で示すＰＶＤチャンバ１００のような、金属酸化物層３１０が堆積されたチャンバ内で実行され得る。代替的に、金属酸化物層３１０の処理は、図２で示すＰＥＣＶＤチャンバ２００のような、後続の層が堆積されたチャンバ内で実行され得る。一実装形態では、金属酸化物層３１０は、遠隔プラズマを用いるＰＥＣＶＤチャンバ２００と類似するＰＥＣＶＤチャンバ内で処理される。この実施形態では、ＮＦ３及びＡｒガスは、遠隔プラズマ源２３０などの遠隔プラズマ源内に流し込まれる。ＮＦ３ガスは、約２０００立方センチメートル毎分（ｓｃｃｍ）から約６０００ｓｃｃｍの範囲内の流量を有し得、Ａｒガスは、約２０００ｓｃｃｍから約６０００ｓｃｃｍの範囲内の流量を有し得る。一実施形態では、ＮＦ３ガスの流量及びＡｒガスの流量は、両方とも４０００ｓｃｃｍである。遠隔プラズマ源は、約０．２Ｗ／ｃｍ２から約０．６Ｗ／ｃｍ２の範囲内（例えば、約０．４Ｗ／ｃｍ２）の電力密度を有し得る。ＰＥＣＶＤチャンバの内部の圧力は、約２００ｍＴから約９００ｍＴの範囲（例えば、約５００ｍＴから約６００ｍＴ）であり得る。金属酸化物層３１０が堆積された基板は、摂氏約１５０度から摂氏約３５０度（例えば、摂氏約２２０度から摂氏約２４０度）の範囲内の温度まで加熱され得る。
［００３６］次に、図３Ｅに示すように、エッチング停止層３１２が、フッ素で処理された金属酸化物層３１０に堆積され得る。エッチング停止層３１２は、金属酸化物層３１０の一部を覆うためにパターニングされ得る。エッチング停止層３１２は、酸化シリコン、酸化アルミニウム、窒化シリコン、又はその他の適切な材料などの誘電材料から作られてもよい。エッチング停止層３１２は、図１に示すＰＶＤチャンバ１００のようなＰＶＤチャンバ又は図２に示すＰＥＣＶＤチャンバ２００のようなＰＥＣＶＤチャンバの中で堆積され得る。図３Ｅに示すように、導電層３１４が、エッチング停止層３１２及び処理された金属酸化物層３１０に堆積され得る。導電層３１４は、アルミニウム、タングステン、モリブデン、クロム、タンタル、又はこれらの組み合わせなどの導電性金属から作られ得る。導電層３１４は、ＰＶＤによって堆積され得る。
［００３７］図３Ｆに示すように、導電層３１４が堆積された後、導電層３１４の一部をエッチング除去することにより、ソース電極３１６、ドレイン電極３１８、及びアクティブチャネル３１９が画定され得る。フッ素で処理された金属酸化物層３１０の一部をさらにエッチングによって取り除くことができ、ゲート誘電体層３０６の一部が露出される。エッチング停止層３１２は、エッチングの間の過度のプラズマ曝露からアクティブチャネル３１９を保護するように機能する。
［００３８］次に、図３Ｇに示すように、パッシベーション層３２０が、ゲート誘電体層３０６の露出部分に堆積され、ソース電極３１６、ドレイン電極３１８、及びパッシベーション層３２０もさらにアクティブチャネル３１９内で堆積される。パッシベーション層３２０は、酸化シリコン、酸窒化シリコン、炭化シリコン、アモルファスカーボン、又は他の任意の適切な材料を含み得る。ＴＦＴ３００は、ボトムゲートＴＦＴであってもよい。フッ素含有ガス又はプラズマによる処理は、任意の適切なＴＦＴで金属酸化物層に対して行われ得る。幾つかの実施形態では、フッ素含有ガス又はプラズマによる処理は、トップゲートＴＦＴの金属酸化物層に対して行われる。
［００３９］図４Ａから図４Ｆは、本明細書に開示された実施形態に係る、製造の諸段階におけるＴＦＴ４００の概略断面図である。ＴＦＴ４００は、トップゲートＴＦＴであってもよく、基板４０２を含み得る。基板４０２は、基板３０２と同じ材料で作られ得る。熱酸化物層４０４が、基板４０２上に形成され得る。熱酸化物層４０４は、基板４０２と直接接触し得る。酸化シリコン層４０６が、熱酸化物層４０４上に形成され得る。酸化シリコン層４０６は、熱酸化物層４０４と直接接触し得る。金属酸化物層４０８が、酸化シリコン層４０６の上に且つ酸化シリコン層４０６と直接接触するように、基板４０２に堆積され得る。金属酸化物層４０８は、最終的なＴＦＴ構造におけるアクティブチャネルであり得る。金属酸化物層４０８は、金属酸化物層３１０と同じ材料で作られてもよく、金属酸化物層３１０の堆積で用いられた処理と同じ処理によって堆積され得る。金属酸化物層４０８を堆積した後、酸素空孔を充填し、且つ／又は、酸素が金属酸化物層４０８から離れることを防止するために、金属酸化物層４０８をフッ素含有ガス又はプラズマで処理することができる。図４Ｂに示すように、金属酸化物層４０８をフッ素含有ガス又はプラズマ４１０に曝露するなどの、金属酸化物層４０８のフッ素ガス又はプラズマによる処理は、金属酸化物層３１０のフッ素ガス又はプラズマによる処理と同じであってもよい。フッ素含有ガス又はプラズマ４１０は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８と同じであってもよい。
［００４０］次に、図４Ｃに示すように、フッ素で処理された金属酸化物層４０８は、エッチングなどによってパターニングされてもよく、それにより、金属酸化物層４０８の一部が取り除かれ、酸化シリコン層４０６の一部が露出する。金属酸化物層４０８の一部をエッチングした後、金属酸化物層４０８は、フッ素含有ガス又はプラズマ４１２によって再度処理され得る。フッ素含有ガス又はプラズマ４１２は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８と同じであってもよい。金属酸化物層４０８の処理プロセス条件は、金属酸化物層３１０の処理プロセス条件と同じであってもよい。第２のフッ素含有ガス又はプラズマによる処理の前に、パターニングされた金属酸化物層４０８にアニール処理を行うことができる。
［００４１］次に、図４Ｄに示すように、ゲート誘電体層４１４が、処理された金属酸化物層４０８に堆積され得る。ゲート誘電体層４１４は、ゲート誘電体層３０６と同じ材料で作られ得る。ゲートコンタクト層４１６が、ゲート誘電体層４１４に堆積され得、ゲートコンタクト層４１６は、ゲート電極３０４と同じ材料で作られ得る。ゲート誘電体層４１４及びゲートコンタクト層４１６の一部を取り除くために、エッチングなどによって、ゲート誘電体層４１４及びゲートコンタクト層４１６がパターニングされてもよく、金属酸化物層４０８の一部が露出される。層間誘電体（ＩＬＤ）層４１８が、露出した酸化シリコン層４０６、露出した金属酸化物層４０８、及びゲートコンタクト層４１６に堆積され得る。ＩＬＤ層４１８は、酸化シリコンなどの任意の適切な誘電材料から作られてもよい。
［００４２］図４Ｅに示すように、複数のコンタクトホール４１９、４２１、４２３がＩＬＤ層４１８内に形成され得る。コンタクトホール４１９、４２１、４２３は、エッチングなどの任意の適切な方法によって形成され得る。金属酸化物層４０８の一部は、複数のコンタクトホール４１９、４２１の形成に起因して露出し得、ゲートコンタクト層４１６の一部は、複数のコンタクトホール４２３の形成によって露出し得る。図４Ｅに示すように、コンタクトホール４１９、４２１、４２３は、金属で充填されて、それぞれ、コンタクト４２６、４２８、４３０を形成することができる。複数のコンタクト４２６、４２８、４３０は、ゲート電極３０４と同じ材料で作られ得る。複数のコンタクト４２６、４２８は、金属酸化物層４０８と直接接触し得、複数のコンタクト４３０は、ゲートコンタクト層４１６と直接接触し得る。金属層がＩＬＤ層４１８に堆積され得る。金属層は、ソース電極４２０、ドレイン電極４２２、及びゲート電極４２４を画定するためにパターニングされ得る。ソース電極４２０、ドレイン電極４２２、及びゲート電極４２４は、ゲート電極３０４と同じ材料で作られ得る。ソース電極４２０は、複数のコンタクト４２６と直接接触し得、ドレイン電極４２２は、複数のコンタクト４２８と直接接触し得、ゲート電極４２４は、複数のコンタクト４３０と直接接触し得る。ゲート電極４２４が金属酸化物層４０８の上に形成され得るので、ＴＦＴ４００は、トップゲートＴＦＴであり得る。
［００４３］図５Ａから図５Ｃは、本明細書に開示された実施形態に係る、図３Ａから図３Ｇで示されたＴＦＴ３００を形成するプロセスを示すフロー図である。図５Ａに示すように、プロセス５００は、ブロック５０２で始まり、基板の上にゲート電極が堆積される。ゲート電極は、ゲート電極３０４であってもよく、基板は、図３Ａに示す基板３０２であってもよい。次に、ブロック５０４では、ゲート電極の上にゲート誘電体層が堆積される。ゲート誘電体層は、図３Ｂに示すゲート誘電体層３０６であってもよい。ブロック５０６に示すように、ゲート誘電体層の上に、図３Ｃに示す金属酸化物層３１０のような金属酸化物層が堆積され得る。ブロック５０８に示すように、金属酸化物層の堆積の後、金属酸化物層はアニールされ得る。次に、ブロック５１０に示すように、金属酸化物層は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８などのフッ素含有ガス又はプラズマに曝露される。最後に、ブロック５１２に示すように、処理された金属酸化物層の上に導電層３１４などの導電層が堆積され得る。
［００４４］図５Ｂに示すように、プロセス５１４は、ブロック５１６で始まり、基板の上にゲート電極が堆積される。ゲート電極は、ゲート電極３０４であってもよく、基板は、図３Ａに示す基板３０２であってもよい。次に、ブロック５１８では、ゲート電極の上にゲート誘電体層が堆積される。ゲート誘電体層は、図３Ｂに示すゲート誘電体層３０６であってもよい。ブロック５２０に示すように、ゲート誘電体層の上に、図３Ｃに示す金属酸化物層３１０のような金属酸化物層が堆積され得る。ブロック５２２に示すように、金属酸化物層の堆積の後、金属酸化物層は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８などのフッ素含有ガス又はプラズマに曝露され得る。次に、ブロック５２４に示すように、処理された金属酸化物層はアニールされ得る。最後に、ブロック５２６に示すように、処理且つアニールされた金属酸化物層の上に導電層３１４などの導電層が堆積され得る。
［００４５］図５Ｃに示すように、プロセス５２８は、ブロック５３０で始まり、基板の上にゲート電極が堆積される。ゲート電極は、ゲート電極３０４であってもよく、基板は、図３Ａに示す基板３０２であってもよい。次に、ブロック５３２では、ゲート電極の上にゲート誘電体層が堆積される。ゲート誘電体層は、図３Ｂに示すゲート誘電体層３０６であってもよい。ブロック５３４に示すように、ゲート誘電体層の上に、図３Ｃに示す金属酸化物層３１０のような金属酸化物層が堆積され得る。ブロック５３６に示すように、金属酸化物層の堆積の後、金属酸化物層は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８などの第１のフッ素含有ガス又はプラズマに曝露され得る。次に、ブロック５３８に示すように、処理された金属酸化物層はアニールされ得る。ブロック５４０に示すように、処理された金属酸化物層のアニールの後、アニールされた金属酸化物層は、図３Ｄに示すフッ素含有ガス又はプラズマ３０８などの第２のフッ素含有ガス又はプラズマに再度曝露され得る。最後に、ブロック５４２に示すように、処理された金属酸化物層の上に導電層３１４などの導電層が堆積され得る。
［００４６］要約すると、ＴＦＴを形成する方法は、フッ素含有ガス又はプラズマを用いて金属酸化物層を処理することを含む。フッ素含有ガス又はプラズマによる処理は、金属酸化物層に対して行われるアニール処理の前に、その後に、又はその前と後の両方の時点で実行されてもよい。フッ素含有ガス又はプラズマによる処理は、酸素分子が金属酸化物層から離れることを防止するために、酸素空孔を充填し、金属酸化物層をパッシベーションすることに役立つ。酸素空孔を減少させることにより、負の閾値電圧の発生が防止され、より安定したＴＦＴが生じる。
［００４７］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (15)

  1. 基板の上にゲート電極を形成することと、
    前記ゲート電極の上にゲート誘電体層を堆積することと、
    前記ゲート誘電体層の上に金属酸化物層を堆積することと、
    第１のフッ素ラジカルを用いて前記金属酸化物層を処理することと、
    前記金属酸化物層の上に導電層を堆積することと
    を含む方法。
  2. 前記第１のフッ素ラジカルが、第１の遠隔プラズマ内で生成される、請求項１に記載の方法。
  3. 前記第１のフッ素ラジカルが、前記金属酸化物層が配置されたチャンバの内部で点火された第１のプラズマ内で生成される、請求項１に記載の方法。
  4. 前記第１のフッ素ラジカルを用いて前記金属酸化物層を処理する前に、前記金属酸化物層をアニールすることをさらに含む、請求項１に記載の方法。
  5. 前記第１のフッ素ラジカルを用いて前記金属酸化物層を処理した後に、前記金属酸化物層をアニールすることをさらに含む、請求項１に記載の方法。
  6. 前記金属酸化物層をアニールした後に、第２のフッ素ラジカルを用いて前記金属酸化物層を処理することをさらに含み、前記第２のフッ素ラジカルが、第２の遠隔プラズマ内で生成される、請求項５に記載の方法。
  7. 前記金属酸化物層をアニールした後に、第２のフッ素ラジカルを用いて前記金属酸化物層を処理することをさらに含み、前記第２のフッ素ラジカルが、前記金属酸化物層が配置されたチャンバの内部で点火された第２のプラズマ内で生成される、請求項５に記載の方法。
  8. 基板の上に金属酸化物層を堆積することと、
    第１のフッ素ラジカル又は第１のフッ素含有ガスを用いて前記金属酸化物層を処理することと、
    前記金属酸化物層にゲート誘電体層を堆積することと、
    前記金属酸化物層の上に層間誘電体層を堆積することと、
    前記層間誘電体層に金属層を堆積することと
    を含む方法。
  9. 前記第１のフッ素ラジカルが、第１の遠隔プラズマ内で生成される、請求項８に記載の方法。
  10. 前記第１のフッ素ラジカルが、前記金属酸化物層が配置されたチャンバの内部で点火された第１のプラズマ内で生成される、請求項８に記載の方法。
  11. 前記第１のフッ素ラジカル又は前記第１のフッ素含有ガスを用いて前記金属酸化物層を処理した後に、前記金属酸化物層をエッチングすることをさらに含む、請求項８に記載の方法。
  12. 前記金属酸化物層をエッチングした後に、第２のフッ素ラジカル又は第２のフッ素含有ガスを用いて前記金属酸化物層を処理することをさらに含み、前記第２のフッ素ラジカルが、第２の遠隔プラズマ内で生成される、請求項１１に記載の方法。
  13. 前記金属酸化物層をエッチングした後に、第２のフッ素ラジカル又は第２のフッ素含有ガスを用いて前記金属酸化物層を処理することをさらに含み、前記第２のフッ素ラジカルが、前記金属酸化物層が配置されたチャンバの内部で点火された第２のプラズマ内で生成される、請求項１１に記載の方法。
  14. 基板の上にゲート電極を形成することと、
    前記ゲート電極の上にゲート誘電体層を堆積することと、
    前記ゲート誘電体層の上に金属酸化物層を堆積することと、
    フッ素含有ガスを用いて前記金属酸化物層を処理することと、
    前記金属酸化物層の上に導電層を堆積することと
    を含む方法。
  15. 前記金属酸化物層をアニールすることをさらに含む、請求項１４に記載の方法。
JP2018536291A 2016-01-14 2017-01-10 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔 Active JP6916186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021117139A JP7260599B2 (ja) 2016-01-14 2021-07-15 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662278955P 2016-01-14 2016-01-14
US62/278,955 2016-01-14
US15/359,325 US10134878B2 (en) 2016-01-14 2016-11-22 Oxygen vacancy of IGZO passivation by fluorine treatment
US15/359,325 2016-11-22
PCT/US2017/012872 WO2017123552A1 (en) 2016-01-14 2017-01-10 Oxygen vacancy of igzo passivation by fluorine treatment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021117139A Division JP7260599B2 (ja) 2016-01-14 2021-07-15 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔

Publications (3)

Publication Number Publication Date
JP2019508883A true JP2019508883A (ja) 2019-03-28
JP2019508883A5 JP2019508883A5 (ja) 2020-02-27
JP6916186B2 JP6916186B2 (ja) 2021-08-11

Family

ID=59311423

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018536291A Active JP6916186B2 (ja) 2016-01-14 2017-01-10 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔
JP2021117139A Active JP7260599B2 (ja) 2016-01-14 2021-07-15 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021117139A Active JP7260599B2 (ja) 2016-01-14 2021-07-15 フッ素処理によるｉｇｚｏパッシベーションの酸素空孔

Country Status (5)

Country Link
US (1) US10134878B2 (ja)
JP (2) JP6916186B2 (ja)
KR (1) KR102706325B1 (ja)
CN (1) CN108475620B (ja)
WO (1) WO2017123552A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
CN108281509B (zh) * 2018-01-30 2020-03-17 电子科技大学 氧化物半导体基光电探测器及提高其性能的方法
JP7153499B2 (ja) * 2018-08-08 2022-10-14 東京エレクトロン株式会社 酸素含有被処理体の処理方法及び処理装置
KR20200098750A (ko) 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치
KR20210027678A (ko) 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시 장치
GB201913533D0 (en) 2019-09-19 2019-11-06 Univ Southampton Optical thin films and fabrication thereof
US11430898B2 (en) 2020-03-13 2022-08-30 Applied Materials, Inc. Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment
KR20210148548A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI750902B (zh) * 2020-11-18 2021-12-21 友達光電股份有限公司 薄膜電晶體及其形成方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法
CN114203556B (zh) * 2021-12-08 2023-05-23 中山大学 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆
CN114551608A (zh) * 2022-03-09 2022-05-27 浙江理工大学 一种等离子处理氧化镓基日盲紫外探测器及其制备方法
WO2024167931A1 (en) * 2023-02-10 2024-08-15 Lam Research Corporation Control of flatband voltage in deposition of halogenated dielectric oxide

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007093A (ja) * 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのためのエッチング後処理方法
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650655A (en) 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US5874745A (en) 1997-08-05 1999-02-23 International Business Machines Corporation Thin film transistor with carbonaceous gate dielectric
TWI435376B (zh) 2006-09-26 2014-04-21 Applied Materials Inc 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR20140002616A (ko) 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
US9312342B2 (en) * 2010-12-16 2016-04-12 The Regents Of The University Of California Generation of highly N-type, defect passivated transition metal oxides using plasma fluorine insertion
JP6004308B2 (ja) 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
TWI522490B (zh) 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
US8735305B2 (en) 2012-05-24 2014-05-27 Intermolecular, Inc. Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
US20140091379A1 (en) * 2012-10-01 2014-04-03 Applied Materials, Inc. Fluorocarbon coating having low refractive index
WO2014133722A1 (en) 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
US20140273342A1 (en) * 2013-03-13 2014-09-18 Applied Materials, Inc. Vth control method of multiple active layer metal oxide semiconductor tft
US20150140836A1 (en) * 2013-11-18 2015-05-21 Intermolecular, Inc. Methods to Control SiO2 Etching During Fluorine Doping of Si/SiO2 Interface
US9871097B2 (en) 2014-06-20 2018-01-16 Joled Inc. Thin film transistor, method for manufacturing thin film transistor, and organic EL display device
US10008611B2 (en) 2014-06-26 2018-06-26 Joled Inc. Thin film transistor and organic EL display device
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
KR20160137843A (ko) * 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
CN105572990B (zh) * 2015-12-21 2019-07-12 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007093A (ja) * 1999-05-03 2001-01-12 Applied Materials Inc 誘電エッチングプロセスのためのエッチング後処理方法
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US10134878B2 (en) 2018-11-20
JP7260599B2 (ja) 2023-04-18
US20170207327A1 (en) 2017-07-20
JP2021182630A (ja) 2021-11-25
JP6916186B2 (ja) 2021-08-11
CN108475620A (zh) 2018-08-31
WO2017123552A1 (en) 2017-07-20
KR102706325B1 (ko) 2024-09-12
KR20180095115A (ko) 2018-08-24
CN108475620B (zh) 2023-04-04

Similar Documents

Publication Publication Date Title
JP7260599B2 (ja) フッ素処理によるｉｇｚｏパッシベーションの酸素空孔
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
US20060105114A1 (en) Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US10381454B2 (en) Interface engineering for high capacitance capacitor for liquid crystal display
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US8840763B2 (en) Methods for stable process in a reactive sputtering process using zinc or doped zinc target
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
US11430898B2 (en) Oxygen vacancy of amorphous indium gallium zinc oxide passivation by silicon ion treatment
US11380801B2 (en) Process to reduce plasma induced damage
KR102717556B1 (ko) 액정 디스플레이를 위한 높은 커패시턴스의 커패시터를 위한 계면 엔지니어링
JP2024102063A (ja) 表示用高密度プラズマｃｖｄの封入適用例

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210715

R150 Certificate of patent or registration of utility model

Ref document number: 6916186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150