CN108432142A - 具有可变分辨率的基于时间的延迟线模/数转换器 - Google Patents

具有可变分辨率的基于时间的延迟线模/数转换器 Download PDF

Info

Publication number
CN108432142A
CN108432142A CN201780005126.XA CN201780005126A CN108432142A CN 108432142 A CN108432142 A CN 108432142A CN 201780005126 A CN201780005126 A CN 201780005126A CN 108432142 A CN108432142 A CN 108432142A
Authority
CN
China
Prior art keywords
adc
delay line
differential digital
circuit
digital delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780005126.XA
Other languages
English (en)
Other versions
CN108432142B (zh
Inventor
布赖恩·克里斯
尼尔·多伊彻
托马斯·斯波赫拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN108432142A publication Critical patent/CN108432142A/zh
Application granted granted Critical
Publication of CN108432142B publication Critical patent/CN108432142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Power Conversion In General (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明的实施例包含一种差分数字延迟线模/数转换器ADC，其包括包含串联耦合的延迟单元的差分数字延迟线，其中第一延迟线的延迟时间由所述ADC的第一输入控制，且第二延迟线的延迟时间由所述ADC的第二输入控制。所述ADC包含：一对旁通多路复用器，其耦合于所述串联耦合的延迟单元中的预定义节点位置处；锁存器，其各自与所述串联耦合的延迟单元耦合；转换器电路，其与所述多个锁存器耦合且经配置以将来自所述锁存器的数据转换成所述ADC的输出值；及逻辑电路，其经配置以取决于所述差分数字延迟线模/数转换器的选定分辨率而选择从所述串联耦合的延迟单元到所述锁存器的数据。

Description

具有可变分辨率的基于时间的延迟线模/数转换器
优先权
本申请案要求各在2016年4月12日申请的美国临时申请案62/321,668、62/321,685、62/321,687及62/321,694的优先权，且这些美国临时申请案特此以全文并入。
技术领域
本发明涉及基于时间的延迟线模/数转换器(ADC)，特别是涉及具有具背景校准、范围调整及超出范围(out of range)估计且形成数字比较器的此类转换器的微控制器。
背景技术
存在许多不同种类的ADC且其用途通常取决于应用。ADC可根据位的大小而变化，其中模拟信号将被数字化成2n个不同的数字值，其中ADC是n位转换器，其使用n个位来表示模拟值的范围。此外，ADC可包含模拟信号的输入范围。ADC的最低数字化输出(例如，对于8位ADC来说是00000000)可对应于模拟信号输入的下限。ADC的最高数字化输出(例如，对于8位ADC来说是11111111)可对应于模拟信号输入的上限。此类实例值可指定正值或无符号值，但代替地可使用二的补码(two's complement)二进制枚举。ADC可具有经定义的带宽，所述带宽可对应于取样率或对模拟信号进行取样的频率。ADC可根据不同的线性度输出值。
发明内容
本发明的实施例包含一种差分数字延迟线ADC，其包含：差分数字延迟线；第一电路，其包括包含在所述差分数字延迟线中的一组延迟元件；及第二电路，其包括包含在所述差分数字延迟线中的另一组延迟元件。结合上述实施例中的任一实施例，所述第一电路经配置以生成表示输入的模/数转换的数据。结合上述实施例中的任一实施例，所述第二电路经配置以校准到所述差分数字延迟线的源。结合上述实施例中的任一实施例，所述第一电路经配置以测量输入电压与参考电压之间的差。结合上述实施例中的任一实施例，所述ADC包含经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路。结合上述实施例中的任一实施例，所述电流源电路经配置以将参考电流镜射到所述差分数字延迟线中的每一者，其中所述第二电路经配置以调整所述参考电流以最小化误差。结合上述实施例中的任一实施例，所述ADC包含经配置以将输入差分电压转换为差分电流的跨导器，其中所述第一电路经配置以测量所述差分电流及生成表示所述差分电压的数据。结合上述实施例中的任一实施例，所述ADC包含跨导器，所述跨导器经配置以将输入差分电压转换为差分电流及接受基于所述多个差分数字延迟线的输入以调整电压转电流范围。结合上述实施例中的任一实施例，每一差分数字延迟线包含一连串的电流限制缓冲器。结合上述实施例中的任一实施例，给定差分数字延迟线经配置以按根据施加到所述给定差分数字延迟线的差分电流的速度操作。结合上述实施例中的任一实施例，所述ADC进一步包含锁存器，所述锁存器经配置以在较快差分数字延迟线完成之后保存来自较慢差分数字延迟线的数据。结合上述实施例中的任一实施例，所述ADC包含第三电路，所述第三电路包括包含在所述差分数字延迟线中的又另一组延迟元件，其中第三电路经配置以产生用于指示到所述ADC的输入超出输入范围的程度的数据。
本发明的实施例包含一种差分数字延迟线ADC，其包含：差分数字延迟线；第一电路，其包括包含在所述差分数字延迟线中的一组延迟元件；及第二电路，其包括包含在所述差分数字延迟线中的另一组延迟元件。结合上述实施例中的任一实施例，所述第一电路经配置以生成表示输入的模/数转换的数据。结合上述实施例中的任一实施例，所述第二电路经配置以产生用于指示到所述ADC的输入超出输入范围的程度的数据。结合上述实施例中的任一实施例，所述第一电路经配置以测量输入电压与参考电压之间的差。结合上述实施例中的任一实施例，所述ADC包含经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路。结合上述实施例中的任一实施例，所述ADC包含经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路，其中所述第二电路经配置以调整所述参考电流以最小化误差。结合上述实施例中的任一实施例，所述ADC包含经配置以将输入差分电压转换为差分电流的跨导器，其中所述第一电路经配置以测量所述差分电流及生成表示所述差分电压的数据。结合上述实施例中的任一实施例，所述跨导器经配置以接受基于所述多个差分数字延迟线的输入以调整电压转电流范围。结合上述实施例中的任一实施例，每一差分数字延迟线包含一连串的电流限制缓冲器。结合上述实施例中的任一实施例，给定差分数字延迟线经配置以按根据施加到所述给定差分数字延迟线的差分电流的速度操作。结合上述实施例中的任一实施例，所述ADC进一步包括锁存器，所述锁存器经配置以在较快差分数字延迟线完成之后保存来自较慢差分数字延迟线的数据。结合上述实施例中的任一实施例，所述ADC进一步包含第三电路，所述第三电路包括包含在所述差分数字延迟线中的又另一组延迟元件，其中所述第三电路经配置以校准到所述差分数字延迟线的源。
本发明的实施例包含一种微控制器，所述微控制器具有处理器核心、存储器及包含上述实施例的ADC的任何者的外围装置以及数字比较器。结合上述实施例中的任一实施例，所述数字比较器与所述ADC的输出及相关联寄存器耦合。结合上述实施例中的任一实施例，所述数字比较器的至少一个输出经配置以直接控制所述多个外围装置中的另一外围装置。结合上述实施例中的任一实施例，所述数字比较器具有选自由大于、小于、等于、大于或等于、小于或等于组成的群组的多个输出。结合上述实施例中的任一实施例，所述微控制器包含多个数字比较器，每一数字比较器与所述ADC的输出及相关联寄存器耦合，其中每一数字比较器包括指示所述ADC的所述输出大于所述相关联寄存器的值的第一输出，及指示所述ADC的所述输出小于或等于所述相关联寄存器的所述值的第二输出。结合上述实施例中的任一实施例，所述微控制器包含与数字延迟线模/数转换器的所述输出及至少一个数字比较器的第一输入耦合的内部总线。结合上述实施例中的任一实施例，所述另一外围装置是脉冲宽度调制模块。结合上述实施例中的任一实施例，所述数字比较器的所述输出经配置以直接驱动所述脉冲宽度调制电路的电压调整而绕过软件控制。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以产生指示到所述ADC的输入超出输入范围的程度的数据的一组延迟元件。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件。结合上述实施例中的任一实施例，所述第一电路经配置以测量输入电压与参考电压之间的差。结合上述实施例中的任一实施例，所述微控制器包含经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件，且所述微控制器进一步包括经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路，其中所述第二电路经配置以调整所述参考电流以最小化误差。结合上述实施例中的任一实施例，所述微控制器进一步包含经配置以将输入差分电压转换为差分电流的跨导器，其中第一电路经配置以测量所述差分电流及生成表示所述差分电压的数据。结合上述实施例中的任一实施例，所述跨导器经配置以接受基于所述多个差分数字延迟线的输入以调整电压转电流范围。结合上述实施例中的任一实施例，每一差分数字延迟线包含一连串的电流限制缓冲器。结合上述实施例中的任一实施例，给定差分数字延迟线经配置以按根据施加到所述给定差分数字延迟线的差分电流的速度操作，所述ADC进一步包括锁存器，且所述锁存器经配置以在较快差分数字延迟线完成之后保存来自较慢差分数字延迟线的数据。结合上述实施例中的任一实施例，所述ADC包含第三电路，所述第三电路包括包含在所述差分数字延迟线中的又另一组延迟元件，其中所述第三电路经配置以校准到所述差分数字延迟线的源。
本发明的实施例包含一种差分数字延迟线ADC，其包含包括多个串联耦合的延迟单元的差分数字延迟线，其中第一延迟线的延迟时间由所述ADC的输入端处的第一电压控制，且第二延迟线的延迟时间由所述ADC的所述输入端处的第二电压控制。所述ADC包含：第一对旁通多路复用器，其耦合于所述串联耦合的延迟单元中的预定义节点位置处；多个锁存器，其各自与所述串联耦合的延迟单元耦合；转换器电路，其与所述多个锁存器耦合且经配置以将来自所述锁存器的数据转换成所述ADC的输出值；及逻辑电路，其经配置以取决于所述差分数字延迟线模/数转换器的选定分辨率而选择从所述串联耦合的延迟单元到所述锁存器的数据。所述ADC可使用上述ADC中的任何适合者以其它方式实施。结合上述实施例中的任一实施例，所述第一对旁通多路复用器放置在所述串联连接的延迟单元的50％点处。结合上述实施例中的任一实施例，所述ADC包含放置在所述第一对旁通多路复用器与延迟线末端之间的50％点处的第二对旁通多路复用器，其中所述第二对旁通多路复用器经配置以将所述ADC的分辨率减少一位。结合上述实施例中的任一实施例，所述第一对旁通多路复用器经配置以选择性地旁通所述差分数字延迟线中的一者以设置所述ADC的偏移。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以产生指示到所述ADC的输入超出输入范围的程度的数据的一组延迟元件。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件。结合上述实施例中的任一实施例，所述第一电路经配置以测量输入电压与参考电压之间的差。结合上述实施例中的任一实施例，所述ADC包含经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路。结合上述实施例中的任一实施例，所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件。结合上述实施例中的任一实施例，所述ADC通信地耦合到经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路，其中所述第二电路经配置以调整所述参考电流以最小化误差。结合上述实施例中的任一实施例，所述ADC进一步包含经配置以将输入差分电压转换为差分电流的跨导器，其中所述第一电路经配置以测量所述差分电流及生成表示所述差分电压的数据。结合上述实施例中的任一实施例，所述跨导器经配置以接受基于所述多个差分数字延迟线的输入以调整电压转电流范围。结合上述实施例中的任一实施例，每一差分数字延迟线包含一连串的电流限制缓冲器。结合上述实施例中的任一实施例，给定差分数字延迟线经配置以按根据施加到所述给定差分数字延迟线的差分电流的速度操作，所述ADC进一步包括锁存器，且所述锁存器经配置以在较快差分数字延迟线完成之后保存来自较慢差分数字延迟线的数据。结合上述实施例中的任一实施例，所述ADC进一步包含第三电路，所述第三电路包括包含在所述差分数字延迟线中的又另一组延迟元件，其中所述第三电路经配置以校准到所述差分数字延迟线的源。
本发明的实施例包含包含上述实施例中的ADC的任何者的处理器、微控制器、电子装置、裸片封装、半导体封装及半导体装置。
本发明的实施例包含由上述实施例中的ADC、处理器、微控制器、电子装置、裸片封装、半导体封装及半导体装置中的任何者执行的方法。
附图说明
图1说明根据本发明的实施例的实例超范围保护(over range protection)可变分辨率差分延迟线ADC；
图2说明根据本发明的实施例的输入电路的表示；
图3说明根据本发明的实施例的ADC的典型使用模型；
图4说明根据本发明的实施例的ADC的操作时序图；
图5说明根据本发明的实施例的实例前端；
图6说明根据本发明的实施例的实例延迟单元；
图7是根据本发明的实施例的ADC的更详细视图；
图8是根据本发明的实施例的经配置以并入ADC的实例系统、微控制器或其它装置的说明；
图9是根据本发明的实施例的具有ADC的微控制器的说明，所述ADC以用于控制PWM的数字比较器为特征；及
图10是根据本发明的实施例的ADC的另一更详细视图。
具体实施方式
图1说明根据本发明的实施例的实例超范围保护可变分辨率差分延迟线ADC 100。
ADC 100可用在例如切换模式电力系统(SMPS)中。SMPS控制环路可利用模拟值的测量。控制环路可要求快速、单执行循环测量。在单个循环中读取并作用于由ADC 100测量的值可改进SMPS的稳定性及效率。因此，可需要ADC 100的极快速实施方案。ADC 100的速度可影响ADC 100的分辨率，以在运行时间期间在脉宽调制(PWM)循环期间更新PWM命令。
ADC 100可实施为数字延迟线(DDL)ADC。通过实施为数字延迟线ADC，与常规快闪ADC相比，ADC 100可以较低成本及较少电力执行其测量。在一个实施例中，ADC 100可包含背景校准。在另一实施例中，ADC 100可包含范围调整。在又另一实施例中，ADC 100可估计将测量的其模拟输入超出所要范围多远。并入背景校准或范围调整改进了性能及功能性。当ADC 100的误差电压超出范围时，使用ADC 100的控制环路可能难以重新获取锁定。由ADC100产生的超出范围估计提供误差的方向及对误差的定性估计，使得算法可进行必要调整。即使所述估计在ADC的准确范围之外，对所述估计恰在准确范围之外多远的定性估计仍可允许较佳动作及性能。
ADC 100可主要由数字、低电压逻辑实施。因此，ADC 100相对于覆盖区或裸片大小可为小的。此外，ADC 100可因此需要低电力。而且，ADC 100可因此极快速地操作。因此，ADC100可用作SMPS控制环路中的误差计算ADC。
背景校准可改进ADC 100在关键度量(例如分辨率及准确度)方面的性能。范围调整可使SMPS控制环路更灵活且适于实施ADC 100的任何系统的系统需求。超出范围估计可在ADC 100超出其线性范围(关于其输入)时提供有用信息。此外，ADC 100可将超出范围输入的定性或定量大小以及其符号或方向指定为估计的部分。
通过将ADC 100实施为延迟线ADC，ADC 100可将差分电压转换成差分电流。图2说明根据本发明的实施例的输入电路200的表示。输入电路200可与ADC 100介接或可实施为ADC 100的部分。输入电路200可经配置以将输入电压与参考电压之间的差分电压转换成电流。特定来说，输入电路200可将差分电压转换成pbias电流及nbias电流。输入电路200可由一组晶体管实施。差分电流之间的差与输入电压与参考电压之间的差有关。pbias电流或nbias电流中的一者将比另一者更强。此外，pbias电流或nbias电流中的一者比另一者强的程度将达到输入电压或参考电压中的一者比另一者高的程度。
返回到图1，可将pbias电流及nbias电流的输出施加为输入102、104。ADC 100可通过电流匮乏型缓冲器116、118而与数据延迟线一起作用。缓冲器116、118中的每一元件可在来自相应nbias 102、pbias 104电流的电流到达所述元件时激活以传播其输入。缓冲器状态最初可全部为0，且待传播的转换信号106可为1。在其它情况中，缓冲器状态最初可全部为1，且待传播的转换信号106可为0。因为缓冲器116、118中的每一元件将在来自相应nbias102、pbias 104电流的电流到达所述元件时激活以传播其输入，所以与nbias 102或pbias104电流中的较大且因此较快的电流相关联的缓冲器可首先填满。缓冲器可用来自转换信号106的传播值填满。另一缓冲器可能自始至终未填满，而是可根据其电流的相对速度(及因此大小)填满。因此，ADC 100可在缓冲器116、118中的一者完成之后检查缓冲器116、118中未完成的缓冲器的状态。基于经部分填充的缓冲器内的经填充元件的数目，可确定nbias104与pbias 102之间的相对差。基于此相对差，可确定输入电压与参考电压之间的差。缓冲器116、118可称为电流匮乏型缓冲器，这是因为在从pbias 102或nbias 104接收电流之前，缓冲器一直在等待激活。缓冲器116、118将以与相应差分电流的大小有关的速度相继激活。
ADC 100可经配置以通过温度计码、通过每一缓冲器116、118的相对速度来表示pbias 102与nbias 104之间的速度差。所述码可存储在锁存器112中。锁存器112可在pbias102及nbias 104的第一者完成之后将温度计码存储为缓冲器116、118的快照。在pbias 102或nbias 102的第一者完成之后，缓冲器116、118中的相应缓冲器可输出其信号，代替传播到下一延迟元件，所述信号可分别变为done+或done-。done+可表示缓冲器116已完成传播(归因于pbias 102)，且done-可表示缓冲器118已完成传播(归因于nbias104)。OR门可组合done+及done-以生成done(完成)信号。可将done信号作为用于设置锁存器112的值的控制项来馈送。因此，锁存器112可在done信号生成时接受其值，此将是在缓冲器116、118中的第一者完成之后。可将经设置或经完成的done+及done-中的一者保存为符号，其指示差的符号。可通过所设置的psign及nsign的任何者来表示符号。也可根据是否已发出转换信号来设置或复位锁存器112。
在将设置锁存器112的值(因为nbias 102或pbias 104已完成通过其相应缓冲器)之时，可将缓冲器116、118的当前值加载到锁存器112中。在一个实施例中，可将值的经修改版本加载到锁存器112中。举例来说，在将结果存储于锁存器112的对应元件中之前，来自缓冲器116、118的对应元件的值可一起通过NAND门。因此，锁存器112可存储一串1，随后是一串0，且1切换为0的位置可表示当pbias 102或nbias 104中的较快者到达其相应缓冲器的末端且生成done信号时，pbias 102或nbias 104中的较慢者在其相应缓冲器中所到达的位置。可由温度计转二进制转换器114中的移位寄存器、倍增器或其它算法电路来转换展示pbias 102或nbias 104中的较慢者的此位置的温度计码。所得数据106可用于展示pbias102与nbias 104之间的相对差。接着，可从所得数据106推断生成的pbias 102及nbias 104的电压差。在一些实施例中，例如在电压调节器中，此差可为调节器的实际输出电压与调节器的期望输出电压电平之间的差。
ADC 100包含用数字单元实施的缓冲器116、118。因此，ADC 100可具有小的覆盖区或裸片需求以及低电力。因此，ADC 100可比以其它方式实施的其它ADC更快且更小。相比之下，实施为常规快闪ADC的ADC可以是快的，但其在当前亚微米技术节点中可能很大且消耗大量电流。延迟线ADC，例如ADC 100可相对小得多且电力低得多。
图3说明根据本发明的实施例的ADC 100的典型使用模型。特定来说，302说明ADC在电压调节器反馈确定中的使用，其中ADC未能实施本发明的教示。304说明根据本发明的教示的ADC 100在电压调节器反馈中的使用。
在302中，电压感测(Vsense)可感测由电压调节器输出的电压。将此电压与参考电压进行比较。参考电压可由施加到数/模转换器的控制环路命令码指定，所述数/模转换器可产生所要电压参考电平的模拟信号。可将Vsense及参考电压输入到比较器中。比较器也可连接到另一电压参考(Vbg)以支持或适应带符号误差结果。Vbg也可由ADC本身参考。误差可从ADC输出，其表示参考电压与Vsense之间的控制环路误差。
在304中，可将电压感测及参考电压施加到ADC 100。例如Vbg的额外元素可为非必要的。此外，302中使用的比较器可为非必要的。
返回到图1，在一个实施例中，ADC 100可包含用于执行超出范围估计的延迟元件。缓冲器116、118中的每一者可包含p个延迟元件。p个延迟元件可足以使ADC 100以q位分辨率实施ADC转换。可用n个延迟元件执行电压差转二进制数据106的转换。温度计码可为n位宽。然而，在此n个延迟元件之前，缓冲器116、118中的每一者中可包含有实际用于电压差计算的额外延迟元件。可存在任何适当个数的此类延迟元件，例如1到m个此类延迟元件。这些额外延迟元件的输出可输出为溢流120。在相应缓冲器116、118中的开端处的这些额外延迟元件及所得位可包含在ADC 100中，使得图2的电压转电流转换器的跨导器以及ADC 100的n个延迟单元可在线性区域内操作。在不包含m个延迟单元的情况下，电流通过n个延迟单元的速度可能不与由电压转电流转换器产生的电流差精确地成比例。
在一个实施例中，ADC 100可捕获m个延迟单元的输出作为溢流120。溢流120可用于在vsense相对于当前设置而言超出范围时生成其电压值的估计。所述估计可被系统中实施ADC 100的部分使用以采取校正动作。校正动作可包含改变ADC 100的输入范围、改变参考电压或其它适当的动作。
举例来说，ADC 100的输入范围可为200毫伏。如果参考电压是1.0V，且感测到的电压是1.4V，那么ADC 100可产生对应于0.2V的电压差的温度计码。然而，在给定ADC 100的分辨率的情况下可表示的最大差是0.2V。因此，ADC 100可报告感测到的电压与参考电压之间的差是0.2V。然而，此信息的消耗装置可认识到，所述差值是ADC 100可报告的最大值，且因此实际差可能大于所报告的值。
ADC 100可提供溢流120。当ADC 100的输出指示ADC 100的输入的最大电压差时，ADC 100的输出的消耗装置可利用溢流120。在一个实施例中，可从来自缓冲器116、118中未用于表示来自ADC 100的输入值范围的电压差的部分的ADC 100的现有延迟重新利用溢流120。如上文论述，可从用于用电流差来线性化温度计码的延迟重新利用溢流120。
在一个实施例中，当数据106是最大或最小值时(其中最大与最小性质是由数据106的符号指定)，可定性地评估溢流120。此评估可能是因为跨导器或延迟单元的非线性范围。
在一个实施例中，ADC 100可经配置以执行范围调整。例如，ADC 100的输入范围可经设计以具有+/-200mV或+/-400mV的范围。所述范围可为可选择的。在另一实施例中，ADC100可基于数据106的先前输出选择可用范围(例如+/-200mV或+/-400mV)中的一者。举例来说，如果数据106指示最大差且输入范围经选择为+/-200mV，那么可将输入范围改变为+/-400mV。在另一实例中，如果数据106指示电压差小于可用输入范围的一半且输入范围是+/-400mV，那么可将输入范围改变为+/-200mV。较窄范围可用于增加有效分辨率，同时使用相同位数。最初可使用较广范围来找出初始误差电压，且接着在SMPS控制环路将测量电压及参考电压带到较接近电平时，可减小所述范围。
在一个实施例中，ADC 100可经配置以执行校准。举例来说，校准可通过调整pbias102或nbias 104的个别者的电流而执行。在另一实例中，校准可通过调整pbias 102及nbias 104两者的电流而执行。调整电流可调整pbias 102或nbias 104的速度或偏移。可根据溢流中的校准线而调整电流。举例来说，如果溢流指示差很大，那么可根据所述差的符号而向上或向下调整电流源电路中的电流。
在另一实施例中，ADC 100可经配置以通过调整延迟线116、118的长度而执行校准。可通过添加例如多路复用器的启用元件以选择性地消除使用延迟线116、118中的一些延迟而有效地调整延迟线116、118的长度。
图4说明根据本发明的实施例的ADC 100的操作时序图。如所展示，转换信号可开始模/数转换。清除转换信号可用作复位。在nbias信号或pbias信号中的第一者的一者结束之后，相关联延迟线将结束。因此，将触发锁存信号且将锁存相关联温度计码。可在适当长度的时间内将温度计码解码为数字值。当转换信号再次变低时，延迟线可复位。必要时可应用校准及超出范围估计。
图5说明根据本发明的实施例的实例前端。前端可包含图2中展示的电压转电流转换器的实施方案。前端可部分用跨导器实施。跨导器可将差分电压转换成差分电流，且通过调整其阻抗值Rs而进行范围选择。跨导器可根据其跨导gm定义，可根据差分电流输出除以差分电压输入而给出所述跨导gm。前端的总输出电流可由以下给出：
因此，可调整前端的阻抗以调整输出电流。
图6说明根据本发明的实施例的实例延迟单元。说明两个对应延迟单元及锁存器的相关联部分。所述三者可实施为堆叠以本质上建立组合元件的三层高的行或堆叠。在每一延迟单元中，可将来自前一单元的输出路由到时钟信号输入，且可将pbias信号或nbias信号路由到偏压输入。一旦两个输入都为高，便可将输出路由到下一元件。
图7是根据本发明的实施例的ADC 100的更详细视图。如图7中展示，在各种实施例中，延迟线116、118可划分为视情况经修整延迟单元702、超范围延迟单元704及数据延迟单元706。在一些实施例中，可省略经修整延迟单元702及超范围延迟单元704中的一者。此外，根据ADC 100的所要精度，可将这些群组的单元中的一或多者划分为单元范围。在一个实施例中，根据所要精度，可将数据延迟单元706划分为单元范围。在另一实施例中，根据所要精度，可将数据延迟单元706及超范围延迟单元704划分为单元范围。
举例来说，一些延迟单元可分组成用多路复用器712支持ADC 100的5位精度所需的数个数据单元。在另一实例中，一些延迟单元可分组成用多路复用器710支持ADC 100的6位精度所需的数个数据单元，或分组成用多路复用器708支持ADC 100的7位精度所需的数个数据单元。每一此类多路复用器可启用延迟线内在所述多路复用器之后的延迟单元的延迟操作。因此，可根据精度模式选择性地激活延迟线的部分。可根据ADC 100的所要模式、用户或软件操作而设置精度模式，或可由ADC 100响应于过电压或欠电压情形而动态地设置精度模式。启用5位精度可启用所有后续延迟单元，直到done信号生成为止。类似地，启用6位预测可启用所有后续延迟单元，直到done信号生成为止。可执行5位精度延迟单元的启用。类似地，启用7位预测可启用所有后续延迟单元，直到done信号生成为止。可执行5位及6位精度延迟单元的启用。
因此，在不同情况及不同时间，一些群组704与706之间可能存在重叠。未用于超范围的单元可能用于常规数据。类似地，未用于数据的单元可能用于超范围。此外，视情况经修整延迟单元702的配置可应用于群组704或706的元件。虽然位分组708、710、712可用应用于整个群组的多路复用器完成，但在给定的此位分组内，个别多路复用器可应用于其修整部分。
在群组702中，延迟单元的个别多路复用器可修整或省略在传播线中的使用。在一些情况中，nbias延迟线中的延迟单元的多路复用器操作可不同于pbias延迟线中的对应延迟单元。因此，可调整延迟线的长度以补偿偏移，使得pbias线或nbias线中的一者并不经过与另一延迟线一样多的延迟元件。可通过索引命令bp来控制用于修整pbias线的多路复用器，且可通过索引命令bn来控制用于修整nbias线的多路复用器。修整延迟线可校准相应电流值。
图8是根据本发明的实施例的经配置以并入ADC 100的实例系统、微控制器800或其它装置的说明。ADC 100可作为DDL ADC 812包含于微控制器800中。也可包含处理器802、存储器806、常规ADC 810及PWM电路812。这些器件可通过适当的数据总线802通信地耦合。
在通过处理器802执行存储器806中的指令之后，DDL ADC 812的操作可代表微控制器800而起始。指令可用于PWM 812的各个部分以执行电压调节。作为电压调节的部分，可由DDL ADC 812或常规ADC 810进行电压比较。取决于来自DDL ADC 812的结果，处理器804可采取校正动作。举例来说，可基于即时导体信息调整PWM设置。
DDL ADC 812相对于微控制器800的其余部分的操作可在不必使用如常规ADC 810使用的中断服务例程(ISR)的情况下进行。此外，可不必如使用常规ADC 810时那样进行直接存储器存取(DMA)来利用DDL ADC 812。DDL ADC 812的七个例子可小于15ns比较器，且与模拟比较器一样快。
图9是根据本发明的实施例的具有DDL ADC的微控制器的说明，所述DDL ADC以用于控制PWM的数字比较器为特征。
在其它应用中，纯模拟比较器可监测应用以检测过电流或欠电流或过电压或欠电压状况，且直接关断或接通PWM信号。然而，此类模拟比较器受限于单个输出，但可能是快的。在其它应用中，ADC并入数字比较器以检测超出范围操作且产生对处理器的中断，因此软件可对PWM进行调整。ADC可将多个位的输出提供到软件，但相对于电力供应器控制环路是慢的。
通过使用ADC 100，微控制器可利用ADC 100的极高速度。数字比较器及相关联寄存器可监测ADC 100数据输出且在数据满足比较准则时确证数字输出信号。这些输出信号可连接到PWM电路，以提供对PWM输出信号的即时控制(修改)。
ADC 100的例子可将其值输出到一或多个PWM控制器或电路。这些值可通过ADC总线直接路由到一或多个数字比较器。数字比较器可在相应PWM控制器或电路中实施，或可通信地耦合到相应PWM控制器或电路。数字比较器可用寄存器值或ADC 100信号中待用于给定数字比较器的其它指示符来编程。因此，数字比较器可经指定以预订或接受来自给定ADC100的数据。此外，可在寄存器中指定数字比较器会将其与ADC 100信号进行比较的值。PWM控制器可基于差分电压是否大于比较值寄存器中指定的阈值而发出PWM信号。此外，可在不同比较值寄存器中指定不同电平。PWM控制器可基于差分电压所达到的阈值而发出PWM信号。
数字比较器可各具有两个输出，第一输出指示值大于相关联寄存器中存储的值，且第二输出指示值小于或等于相关联寄存器中存储的值。根据其它实施例的比较器可具有指示使用不同运算符(例如等于、大于、小于、大于或等于、小于或等于等等)的不同输出。由比较器提供的输出信号可用于直接控制PWM模块。此设计无需等待中断服务例程且无需DMA传送。
图10是根据本发明的实施例的ADC 100的另一更详细视图。说明多路复用器1006、1008。多路复用器1006、1008可用于与多路复用器710、712类似的目的。多路复用器710可放置在距DDL末端50％的点处。多路复用器712可放置在距DDL末端25％的点处。其它多路复用器(未展示)可放置在例如距DDL末端12.5％的点处。
ADC 100可包含用于从锁存器加载数据的数字逻辑块，例如块1002及块1004。数字逻辑块的启用信号可与多路复用器启用相联系。举例来说，当多路复用器1006、1008将启用全分辨率时，块1002及1004可允许从锁存器加载全部数据。当多路复用器1006、1008将启用半分辨率时，可关断块1002而接通块1004。未展示四分之一分辨率等等的其它逻辑块。此类块也与图7的多路复用器协同使用。
较靠近末端的每一多路复用器在关闭ADC 100的延迟线的部分时分辨率降低1位但转换速度加倍。数据锁存器与温度计转二进制码转换器之间的逻辑块的AND门选择适于不同分辨率选择的输入。可代替地在延迟线与锁存器之间实施此类逻辑块。
通过使用逻辑块，防止未使用的延迟线分接头中的“1”破坏数据结果。放置在延迟线中的多路复用器也可提供一种机制，用于将复位值插入到延迟中的多个点中以在转换循环之后产生较快速复位。此可减少到下一转换可开始的时间延迟。
可根据所属领域的技术人员的知识、技能及理解对本发明进行添加、改变、修改或其它置换。

Claims (16)

1.一种差分数字延迟线模/数转换器ADC，其包括：
差分数字延迟线，其包括多个串联耦合的延迟单元，其中第一延迟线的延迟时间由所述ADC的输入端处的第一电压控制，且第二延迟线的延迟时间由所述ADC的所述输入端处的第二电压控制；
第一对旁通多路复用器，其耦合于所述串联耦合的延迟单元中的预定义节点位置处；
多个锁存器，其各自与所述串联耦合的延迟单元耦合；
转换器电路，其与所述多个锁存器耦合且经配置以将来自所述锁存器的数据转换成所述ADC的输出值；及
多个逻辑电路，其经配置以取决于所述差分数字延迟线模/数转换器的选定分辨率而选择从所述串联耦合的延迟单元到所述锁存器的数据。
2.根据权利要求1或4到14中任一权利要求所述的ADC，其中所述第一对旁通多路复用器放置在所述串联连接的延迟单元的50％点处。
3.根据权利要求1或4到14中任一权利要求所述的ADC，其进一步包括放置在所述第一对旁通多路复用器与延迟线末端之间的50％点处的第二对旁通多路复用器，其中所述第二对旁通多路复用器经配置以将所述ADC的分辨率减少一位。
4.根据权利要求1到3或5到14中任一权利要求所述的ADC，其中所述第一对旁通多路复用器经配置以选择性地旁通所述差分数字延迟线中的一者以设置所述ADC的偏移。
5.根据权利要求1到4或7到14中任一权利要求所述的ADC，其中所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以产生指示到所述ADC的输入超出输入范围的程度的数据的一组延迟元件。
6.根据权利要求1到4、7到8或10到14中任一权利要求所述的ADC，其中所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件。
7.根据权利要求1到6或8到14中任一权利要求所述的ADC，其中所述第一电路经配置以测量输入电压与参考电压之间的差。
8.根据权利要求1到7或10到14中任一权利要求所述的ADC，其进一步包括经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路。
9.根据权利要求1到4、7到8或10到14中任一权利要求所述的ADC，其中：
所述ADC进一步包括第二电路，所述第二电路包括包含在所述差分数字延迟线中的经配置以校准到所述差分数字延迟线的源的一组延迟元件；且
所述ADC通信地耦合到经配置以将参考电流镜射到所述差分数字延迟线中的每一者的电流源电路，其中所述第二电路经配置以调整所述参考电流以最小化误差。
10.根据权利要求1到9或11到14中任一权利要求所述的ADC，其进一步包括经配置以将输入差分电压转换为差分电流的跨导器，其中所述第一电路经配置以测量所述差分电流及生成表示所述差分电压的数据。
11.根据权利要求1到10或12到14中任一权利要求所述的ADC，其进一步包括跨导器，所述跨导器经配置以：
将输入差分电压转换为差分电流；及
接受基于所述多个差分数字延迟线的输入以调整电压转电流范围。
12.根据权利要求1到11或13到14中任一权利要求所述的ADC，其中每一差分数字延迟线包含一连串的电流限制缓冲器。
13.根据权利要求1到12或14中任一权利要求所述的ADC，其中：
给定差分数字延迟线经配置以按根据施加到所述给定差分数字延迟线的差分电流的速度操作；
所述ADC进一步包括锁存器；且
所述锁存器经配置以在较快差分数字延迟线完成之后保存来自较慢差分数字延迟线的数据。
14.根据权利要求1到13中任一权利要求所述的ADC，其进一步包括第三电路，所述第三电路包括包含在所述差分数字延迟线中的又另一组延迟元件，其中所述第三电路经配置以校准到所述差分数字延迟线的源。
15.一种微控制器，其包括：
处理器核心；
存储器；
多个外围装置，其包含根据权利要求1到15所述的ADC中的任何者。
16.一种方法，其包括由根据权利要求1到15所述的微控制器或ADC中的任何者的配置执行的步骤。
CN201780005126.XA 2016-04-12 2017-04-12 具有可变分辨率的基于时间的延迟线模/数转换器 Active CN108432142B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662321668P 2016-04-12 2016-04-12
US201662321687P 2016-04-12 2016-04-12
US201662321694P 2016-04-12 2016-04-12
US201662321685P 2016-04-12 2016-04-12
US62/321,668 2016-04-12
US62/321,694 2016-04-12
US62/321,687 2016-04-12
US62/321,685 2016-04-12
US15/485,020 2017-04-11
US15/485,020 US9923570B2 (en) 2016-04-12 2017-04-11 Time-based delay line analog-to-digital converter with variable resolution
PCT/US2017/027262 WO2017180778A1 (en) 2016-04-12 2017-04-12 Time-based delay line analog-to-digital converter with variable resolution

Publications (2)

Publication Number Publication Date
CN108432142A true CN108432142A (zh) 2018-08-21
CN108432142B CN108432142B (zh) 2023-04-11

Family

ID=59998462

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201780005127.4A Active CN108432143B (zh) 2016-04-12 2017-04-12 基于时间的延迟线模/数转换器
CN201780005275.6A Active CN108432144B (zh) 2016-04-12 2017-04-12 具有数字延迟线模/数转换器的微控制器
CN201780005061.9A Active CN108432141B (zh) 2016-04-12 2017-04-12 具有数字延迟线模/数转换器及数字比较器的微控制器
CN201780005126.XA Active CN108432142B (zh) 2016-04-12 2017-04-12 具有可变分辨率的基于时间的延迟线模/数转换器

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN201780005127.4A Active CN108432143B (zh) 2016-04-12 2017-04-12 基于时间的延迟线模/数转换器
CN201780005275.6A Active CN108432144B (zh) 2016-04-12 2017-04-12 具有数字延迟线模/数转换器的微控制器
CN201780005061.9A Active CN108432141B (zh) 2016-04-12 2017-04-12 具有数字延迟线模/数转换器及数字比较器的微控制器

Country Status (7)

Country Link
US (7) US9923570B2 (zh)
EP (4) EP3443670A1 (zh)
JP (4) JP7036717B2 (zh)
KR (4) KR20180127960A (zh)
CN (4) CN108432143B (zh)
TW (4) TW201810957A (zh)
WO (4) WO2017180732A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070316A (zh) * 2021-11-17 2022-02-18 苏州迅芯微电子有限公司 一种多相位时钟产生电路及模数转换器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923570B2 (en) * 2016-04-12 2018-03-20 Microchip Technology Incorporated Time-based delay line analog-to-digital converter with variable resolution
FI128846B (fi) * 2017-03-20 2021-01-29 Beamex Oy Ab Automaattinen mittauspiirin kalibrointi
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor
DE102017223466A1 (de) * 2017-12-20 2019-06-27 Dialog Semiconductor (Uk) Limited Analog-digital-wandler mit selbst-verfolgung und selbst-rangingfenster
TWI696344B (zh) 2018-11-16 2020-06-11 財團法人工業技術研究院 線性度改善系統及線性度改善方法
TWI670939B (zh) * 2018-12-03 2019-09-01 新唐科技股份有限公司 具有校正功能的延遲線電路及其校正方法
CN109660302B (zh) * 2018-12-05 2021-08-03 中国人民解放军国防科技大学 一种基于数字延时线单元的射频脉宽调制器及调制方法
CN109639281A (zh) * 2018-12-18 2019-04-16 四川长虹电器股份有限公司 一种用于放大器前端的可控制增益的电压编码电路
US10892746B2 (en) * 2019-01-14 2021-01-12 Texas Instruments Incorporated Switch on-time controller with delay line modulator
CN115280690B (zh) * 2020-03-10 2024-03-19 哲库科技(上海)有限公司 用于基于延迟线的收发器校准的方法、装置、系统和介质
IT202000013627A1 (it) * 2020-06-08 2021-12-08 St Microelectronics Srl Un circuito di controllo per un convertitore elettronico, relativo circuito integrato, convertitore elettronico e procedimento

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101680920A (zh) * 2007-06-18 2010-03-24 艾勒博科技股份有限公司 延迟时间测量电路以及方法
CN103716046A (zh) * 2012-09-28 2014-04-09 英特尔移动通信有限责任公司 差分延迟线、环形振荡器和移动通信设备
US20150115925A1 (en) * 2013-10-25 2015-04-30 Kabushiki Kaisha Toshiba A/d converter and semiconductor integrated circuit

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471340A (en) * 1981-06-02 1984-09-11 The United States Of America As Represented By The Secretary Of The Navy Analog to digital converter
EP0272347B1 (en) * 1986-12-24 1989-06-07 Hewlett-Packard GmbH Method of and apparatus for adjusting the intensity profile of an ultrasound beam
US4998109A (en) * 1989-12-13 1991-03-05 Lechevalier Robert E Analog to digital conversion device by charge integration using delay-line time measurement
US5140531A (en) * 1990-08-01 1992-08-18 General Electric Company Analog neural nets supplied digital synapse signals on a bit-slice basis
US5412349A (en) * 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
WO2000044098A1 (en) * 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6316987B1 (en) * 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US7595686B2 (en) * 2001-11-09 2009-09-29 The Regents Of The University Of Colorado Digital controller for high-frequency switching power supplies
US7346638B2 (en) * 2003-11-21 2008-03-18 Board Of Regents, The University Of Texas System Filtering, equalization, and power estimation for enabling higher speed signal transmission
US6977605B2 (en) * 2003-11-26 2005-12-20 Texas Instruments Incorporated Dummy delay line based DLL and method for clocking in pipeline ADC
US20060038596A1 (en) * 2004-08-18 2006-02-23 Binan Wang Delay locked loop circuitry and method for optimizing delay timing in mixed signal systems
CA2483378A1 (en) * 2004-10-01 2006-04-01 Aleksandar Prodic A digital controller for dc-dc switching converters that allows operation at ultra-high constant switching frequencies
US7456620B2 (en) * 2004-12-03 2008-11-25 The Regents Of The University Of Colorado Determining dead times in switched-mode DC-DC converters
US7315270B2 (en) * 2005-03-04 2008-01-01 The Regents Of The University Of Colorado Differential delay-line analog-to-digital converter
US7902803B2 (en) * 2005-03-04 2011-03-08 The Regents Of The University Of Colorado Digital current mode controller
CN101305519A (zh) * 2005-11-11 2008-11-12 Nxp股份有限公司 积分模数转换器
JP4702179B2 (ja) * 2006-05-22 2011-06-15 株式会社デンソー Ａ／ｄ変換回路
US7414553B1 (en) 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
US7652604B2 (en) * 2007-02-28 2010-01-26 Exar Corporation Programmable analog-to-digital converter for low-power DC-DC SMPS
US7525471B2 (en) * 2007-02-28 2009-04-28 Exar Corporation Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS
DE102007026684B4 (de) * 2007-06-08 2009-03-19 Gesellschaft für Schwerionenforschung mbH Zeit-Amplituden-Konverter-Bauelement
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
TWI392241B (zh) * 2009-02-18 2013-04-01 Realtek Semiconductor Corp 迴音處理裝置與其相關方法
KR101069671B1 (ko) * 2009-04-15 2011-10-04 주식회사 하이닉스반도체 신호 주파수 변경 회로 및 그 주파수 변경 방법
US7893861B2 (en) * 2009-06-30 2011-02-22 International Business Machines Corporation Time-to-digital based analog-to-digital converter architecture
EP2330744A1 (en) * 2009-11-30 2011-06-08 Nxp B.V. Analog to digital conversion circuit and method
JP2011160369A (ja) * 2010-02-04 2011-08-18 Sony Corp 電子回路、電子機器、デジタル信号処理方法
US8283950B2 (en) * 2010-08-11 2012-10-09 Micron Technology, Inc. Delay lines, amplifier systems, transconductance compensating systems and methods of compensating
US8289062B2 (en) * 2010-09-16 2012-10-16 Micron Technology, Inc. Analog delay lines and adaptive biasing
US8487806B2 (en) * 2010-11-26 2013-07-16 Electronics And Telecommunications Research Institute Voltage-time converters and time-domain voltage comparators including the same
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
KR101202742B1 (ko) * 2011-04-05 2012-11-19 연세대학교 산학협력단 시간-디지털 변환기 및 변환방법
US8786338B2 (en) * 2011-11-14 2014-07-22 Texas Instruments Incorporated Delay locked loop
CN102522994B (zh) * 2011-12-07 2015-01-14 清华大学 一种用于高速和高精度模数转换器的时钟产生电路
US9098072B1 (en) * 2012-09-05 2015-08-04 IQ-Analog Corporation Traveling pulse wave quantizer
JP6085523B2 (ja) * 2013-05-30 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の動作方法
KR101503732B1 (ko) * 2013-06-14 2015-03-20 연세대학교 산학협력단 시간-디지털 변환기
US9312840B2 (en) * 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
JP2015167278A (ja) * 2014-03-03 2015-09-24 株式会社デンソー Ａ／ｄ変換装置の出力切替方法及びａ／ｄ変換装置
US9923570B2 (en) * 2016-04-12 2018-03-20 Microchip Technology Incorporated Time-based delay line analog-to-digital converter with variable resolution

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101680920A (zh) * 2007-06-18 2010-03-24 艾勒博科技股份有限公司 延迟时间测量电路以及方法
CN103716046A (zh) * 2012-09-28 2014-04-09 英特尔移动通信有限责任公司 差分延迟线、环形振荡器和移动通信设备
US20150115925A1 (en) * 2013-10-25 2015-04-30 Kabushiki Kaisha Toshiba A/d converter and semiconductor integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZDRAVKO LUKIC: "Multibit PWM Digital Controller IC for DC–DC Converters Operating at Switching Frequencies Beyond 10 MHz", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070316A (zh) * 2021-11-17 2022-02-18 苏州迅芯微电子有限公司 一种多相位时钟产生电路及模数转换器

Also Published As

Publication number Publication date
US9906235B2 (en) 2018-02-27
CN108432144A (zh) 2018-08-21
US20180183453A1 (en) 2018-06-28
US20170294921A1 (en) 2017-10-12
US20180198461A1 (en) 2018-07-12
EP3443670A1 (en) 2019-02-20
WO2017180771A1 (en) 2017-10-19
US9948317B2 (en) 2018-04-17
KR20180127957A (ko) 2018-11-30
JP6929282B2 (ja) 2021-09-01
EP3443672A1 (en) 2019-02-20
US20170294919A1 (en) 2017-10-12
US20170294917A1 (en) 2017-10-12
US10090850B2 (en) 2018-10-02
KR20180127958A (ko) 2018-11-30
KR20180127959A (ko) 2018-11-30
CN108432141B (zh) 2023-04-11
TW201810955A (zh) 2018-03-16
US10171099B2 (en) 2019-01-01
US10122375B2 (en) 2018-11-06
CN108432141A (zh) 2018-08-21
CN108432143B (zh) 2022-11-04
JP2019520717A (ja) 2019-07-18
CN108432144B (zh) 2023-05-12
JP6934866B2 (ja) 2021-09-15
US20170294920A1 (en) 2017-10-12
WO2017180765A1 (en) 2017-10-19
WO2017180732A1 (en) 2017-10-19
JP2019516258A (ja) 2019-06-13
KR20180127960A (ko) 2018-11-30
US20180226984A1 (en) 2018-08-09
JP7036717B2 (ja) 2022-03-15
CN108432143A (zh) 2018-08-21
EP3443671A1 (en) 2019-02-20
CN108432142B (zh) 2023-04-11
US10355707B2 (en) 2019-07-16
TW201810957A (zh) 2018-03-16
EP3443673A1 (en) 2019-02-20
JP2019520716A (ja) 2019-07-18
JP2019514230A (ja) 2019-05-30
US9923570B2 (en) 2018-03-20
WO2017180778A1 (en) 2017-10-19
TW201803277A (zh) 2018-01-16
TW201810956A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN108432142A (zh) 具有可变分辨率的基于时间的延迟线模/数转换器
US10003353B2 (en) Time-based delay line analog comparator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant