JP2019520716A - 時間ベースの遅延ラインアナログ・デジタルコンバータ - Google Patents

時間ベースの遅延ラインアナログ・デジタルコンバータ Download PDF

Info

Publication number
JP2019520716A
JP2019520716A JP2018523813A JP2018523813A JP2019520716A JP 2019520716 A JP2019520716 A JP 2019520716A JP 2018523813 A JP2018523813 A JP 2018523813A JP 2018523813 A JP2018523813 A JP 2018523813A JP 2019520716 A JP2019520716 A JP 2019520716A
Authority
JP
Japan
Prior art keywords
adc
differential
circuit
digital delay
delay line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018523813A
Other languages
English (en)
Other versions
JP6929282B2 (ja
JP2019520716A5 (ja
Inventor
ブライアン クリス,
ブライアン クリス,
ニール ドイッチャー,
ニール ドイッチャー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JP2019520716A publication Critical patent/JP2019520716A/ja
Publication of JP2019520716A5 publication Critical patent/JP2019520716A5/ja
Application granted granted Critical
Publication of JP6929282B2 publication Critical patent/JP6929282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131Digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019Variable delay
    • H03K2005/00058Variable delay controlled by a digital setting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502Analogue/digital converters with intermediate conversion to time interval using tapped delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Power Conversion In General (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本開示の実施形態は、差動デジタル遅延ラインアナログ・デジタルコンバータ(ADC)を含む。ADCは、差動デジタル遅延ラインと、差動デジタル遅延ライン内に含まれる遅延要素のセットを含む、回路と、差動デジタル遅延ライン内に含まれる遅延要素の別のセットを含む、別の回路とを含む。第1の回路は、入力のアナログ・デジタル変換を表すデータを発生させるように構成される。第2の回路は、差動デジタル遅延ラインへのソースを較正するように構成される。

Description

(優先権)
本願は、各々が2016年4月12日に出願された米国仮出願第62/321,668号、62/321,685号、62/321,687号,62/321,694号に対する優先権を主張するものであり、これらは、全体が参照により本明細書中に援用される。
(技術分野)
本開示は、時間ベースの遅延ラインアナログ・デジタルコンバータ(ADC)に関し、特に、背景較正、レンジ調節、およびレンジ外推定を伴う、そのようなコンバータに関する。
多くの異なる種類のADCが、存在し、その使用は、多くの場合、用途に依存する。ADCは、ビットサイズに従って変動し得、アナログ信号は、2の異なるデジタル値にデジタル化され、ADCは、nビットコンバータであって、nビットを使用して、アナログ値のレンジを表すであろう。さらに、ADCは、アナログ信号のための入力レンジを含み得る。ADCの最低デジタル化出力(例えば、8ビットADCに関しては00000000)は、アナログ信号入力の下限に対応し得る。ADCの最高デジタル化出力(例えば、8ビットADCに関しては11111111)は、アナログ信号入力の上限に対応し得る。そのような例示的値は、正または符号なし値を規定し得るが、2の補数バイナリ列挙が、代わりに使用されてもよい。ADCは、サンプリングレート、すなわち、アナログ信号がサンプリングされる頻度に対応し得る、定義された帯域幅を有し得る。ADCは、可変線形度に従って、値を出力し得る。
本開示の実施形態は、差動デジタル遅延ラインと、差動デジタル遅延ライン内に含まれる遅延要素のセットを備える、第1の回路と、差動デジタル遅延ライン内に含まれる遅延要素の別のセットを備える、第2の回路とを含む、差動デジタル遅延ラインADCを含む。前述の実施形態のいずれかと組み合わせて、第1の回路は、入力のアナログ・デジタル変換を表すデータを発生させるように構成される。前述の実施形態のいずれかと組み合わせて、第2の回路は、差動デジタル遅延ラインへのソースを較正するように構成される。前述の実施形態のいずれかと組み合わせて、第1の回路は、入力電圧と基準電圧との間の差異を測定するように構成される。前述の実施形態のいずれかと組み合わせて、ADCは、差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される、電流ソース回路を含む。前述の実施形態のいずれかと組み合わせて、電流ソース回路は、差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成され、第2の回路は、基準電流を調節し、誤差を最小限にするように構成される。前述の実施形態のいずれかと組み合わせて、ADCは、入力差動電圧を差動電流に変換するように構成される、トランスコンダクタを含み、第1の回路は、差動電流を測定し、差動電圧を表すデータを発生させるように構成される。前述の実施形態のいずれかと組み合わせて、ADCは、入力差動電圧を差動電流に変換し、複数の差動デジタル遅延ラインに基づいて、入力を受け取り、電圧・電流レンジを調節するように構成される、トランスコンダクタを含む。前述の実施形態のいずれかと組み合わせて、各差動デジタル遅延ラインは、電流限定バッファ鎖を含む。前述の実施形態のいずれかと組み合わせて、所与の差動デジタル遅延ラインが、所与の差動デジタル遅延ラインに適用される差動電流に従って、ある速度で動作するように構成される。前述の実施形態のいずれかと組み合わせて、ADCはさらに、より高速の差動デジタル遅延ラインの完了に応じて、より低速の差動デジタル遅延ラインからのデータを保存するように構成される、ラッチを含む。前述の実施形態のいずれかと組み合わせて、ADCは、差動デジタル遅延ライン内に含まれる遅延要素のさらに別のセットを備える、第3の回路を含み、第3の回路は、ADCへの入力が入力レンジから外れている程度を示すデータを生成するように構成される。前述の実施形態のいずれかと組み合わせて、ADCはさらに、デジタル遅延ラインの長さを相互から独立して調節することによりADCを較正する第3の回路を含む。前述の実施形態のいずれかと組み合わせて、ADCはさらに、相互から独立してデジタル遅延ラインの長さを調節することによりADCを較正する第3の回路を含み、第3の回路は、所与のデジタル遅延ラインを短くするかまたは長くするように所与のデジタル遅延ラインの一部分を選択的に使用するマルチプレクサを含む。
本開示の実施形態は、差動デジタル遅延ラインと、差動デジタル遅延ライン内に含まれる遅延要素のセットを備える、第1の回路と、差動デジタル遅延ライン内に含まれる遅延要素の別のセットを備える、第2の回路とを含む、差動デジタル遅延ラインADCを含む。前述の実施形態のいずれかと組み合わせて、第1の回路は、入力のアナログ・デジタル変換を表すデータを発生させるように構成される。前述の実施形態のいずれかと組み合わせて、第2の回路は、ADCへの入力が入力レンジから外れている程度を示すデータを生成するように構成される。前述の実施形態のいずれかと組み合わせて、第1の回路は、入力電圧と基準電圧との間の差異を測定するように構成される。前述の実施形態のいずれかと組み合わせて、ADCは、差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される、電流ソース回路を含む。前述の実施形態のいずれかと組み合わせて、ADCは、差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される、電流ソース回路を含み、第2の回路は、基準電流を調節し、誤差を最小限にするように構成される。前述の実施形態のいずれかと組み合わせて、ADCは、入力差動電圧を差動電流に変換するように構成される、トランスコンダクタを含み、第1の回路は、差動電流を測定し、差動電圧を表すデータを発生させるように構成される。前述の実施形態のいずれかと組み合わせて、トランスコンダクタは、複数の差動デジタル遅延ラインに基づいて、入力を受け取り、電圧・電流レンジを調節するように構成される。前述の実施形態のいずれかと組み合わせて、各差動デジタル遅延ラインは、電流限定バッファ鎖を含む。前述の実施形態のいずれかと組み合わせて、所与の差動デジタル遅延ラインが、所与の差動デジタル遅延ラインに適用される差動電流に従って、ある速度で動作するように構成される。前述の実施形態のいずれかと組み合わせて、ADCはさらに、ラッチを備え、より高速の差動デジタル遅延ラインの完了に応じて、より低速の差動デジタル遅延ラインからのデータを保存するように構成される。前述の実施形態のいずれかと組み合わせて、ADCはさらに、差動デジタル遅延ライン内に含まれる遅延要素のさらに別のセットを備える、第3の回路を含み、第3の回路は、差動デジタル遅延ラインへのソースを較正するように構成される。前述の実施形態のいずれかと組み合わせて、ADCはさらに、デジタル遅延ラインの長さを相互から独立して調節することによりADCを較正する第3の回路を含む。前述の実施形態のいずれかと組み合わせて、ADCはさらに、デジタル遅延ラインの長さを相互から独立して調節することによりADCを較正する第3の回路を含み、第3の回路は、所与のデジタル遅延ラインを短くするかまたは長くするように所与のデジタル遅延ラインの一部分を選択的に使用するマルチプレクサを含む。
本開示の実施形態は、プロセッサと、マイクロコントローラと、電子デバイスと、ダイパッケージと、半導体パッケージと、前述の実施形態のADCのいずれかを含む、半導体デバイスとを含む。
本開示の実施形態は、前述の実施形態のADCのいずれかによって行われる方法を含む。
図1は、本開示の実施形態による、例示的オーバーレンジ保護可変分解能差動遅延ラインADCを図示する。 図2は、本開示の実施形態による、入力回路の表現を図示する。 図3は、本開示の実施形態による、ADCの典型的使用モデルを図示する。 図4は、本開示の実施形態による、ADCの動作のタイミング図を図示する。 図5は、本開示の実施形態による、例示的フロントエンドを図示する。 図6は、本開示の実施形態による、例示的遅延セルを図示する。 図7は、本開示の実施形態による、ADCのより詳細な図である。 図8は、本開示の実施形態による、ADCを組み込むように構成される、例示的システム、マイクロコントローラ、または他のデバイスの例証である。 図9は、本開示の実施形態による、PWMを制御するためのデジタルコンパレータを特徴とするADCを伴う、マイクロコントローラの例証である。 図10は、本開示の実施形態による、ADCの別のより詳細な図である。
図1は、本開示の実施形態による、例示的オーバーレンジ保護可変分解能差動遅延ラインADC100を図示する。
ADC100は、例えば、スイッチモード電源システム(SMPS)において使用されてもよい。SMPS制御ループは、アナログ値の測定を利用し得る。制御ループは、高速1実行サイクル測定を要求し得る。単一サイクル内でADC100によって測定された値の読取およびそれへの作用は、SMPSの安定性および効率を改良し得る。故に、ADC100の超高速実装が、必要とされ得る。ADC100の速度は、ランタイムの間、パルス幅変調(PWM)サイクルの間のPWMコマンドを更新するために、ADC100の分解能に影響を及ぼし得る。
ADC100は、デジタル遅延ライン(DDL)ADCとして実装されてもよい。デジタル遅延ラインADCとしての実装を通して、ADC100は、従来のフラッシュADCより低いコストかつより少ない電力でその測定を行い得る。一実施形態では、ADC100は、背景較正を含んでもよい。別の実施形態では、ADC100は、レンジ調節を含んでもよい。さらに別の実施形態では、ADC100は、そのアナログ入力が測定されるであろう所望のレンジから外れている程度を推定してもよい。背景較正またはレンジ調節を組み込むことは、性能および機能性を改良する。ADC100の誤差電圧がレンジを超えると、ADC100を使用する制御ループがロックを再取得することが、困難になり得る。ADC100によって作成されたレンジ外推定値は、アルゴリズムが必要な調節を行い得るように、方向および誤差の定質的推定値を提供する。推定値が、ADCの正確なレンジ外であっても、推定値が正確なレンジ外にある程度のみの定質的推定値は、より良好な作用および性能を可能にし得る。
ADC100は、主に、デジタル低電圧論理を用いて実装され得る。故に、ADC100は、占有面積またはダイサイズに関して小型であり得る。さらに、ADC100は、したがって、低電力を要求し得る。また、ADC100は、したがって、非常に高速で動作し得る。故に、ADC100は、SMPS制御ループ内の誤差計算ADCとして使用されてもよい。
背景較正は、分解能および正確度等の重要なメトリックに関してADC100性能を改良し得る。レンジ調節は、SMPS制御ループをより柔軟にし、システムADC100が実装される必要があるシステムに適合可能にし得る。レンジ外推定は、ADC100がその線形レンジ外にあるとき(その入力に対して)、有用な情報を提供し得る。さらに、ADC100は、推定の一部として、レンジ外入力の定質的または定量的大きさおよび符号または方向を規定し得る。
ADC100を遅延ラインADCとして実装することによって、ADC100は、差動電圧を差動電流に変換し得る。図2は、本開示の実施形態による、入力回路200の表現を図示する。入力回路200は、ADC100とインターフェースをとってもよい、またはADC100の一部として実装されてもよい。入力回路200は、入力電圧と基準電圧との間の差動電圧を電流に変換するように構成されてもよい。特に、入力回路200は、差動電圧をpbias電流およびnbias電流に変換し得る。入力回路200は、トランジスタのセットによって実装されてもよい。差動電流間の差異は、入力電圧と基準電圧との間の差動に関連する。pbias電流またはnbias電流のうちの一方は、他方より強いであろう。さらに、pbias電流またはnbias電流のうちの一方は、入力電圧または基準電圧がより高かった程度まで他方より強いであろう。
図1に戻ると、pbias電流およびnbias電流の出力は、入力102、104として適用され得る。ADC100は、電流スターブ型バッファ116、118を通してデータ遅延ラインとともに機能し得る。バッファ116、118の各要素は、個別のnbias102、pbias104電流からの電流が要素に到達すると、アクティブ化し、その入力を伝搬し得る。バッファ状態は、最初に、全てゼロであり得、伝搬されるべきconvert信号106は、1であり得る。他の場合には、バッファ状態は、最初に、全て1であり得、伝搬されるべきconvert信号106は、ゼロであり得る。バッファ116、118の各要素は、個別のnbias102、pbias104電流からの電流が要素に到達すると、アクティブ化し、その入力を伝搬することになるため、nbias102またはpbias104電流のより大きい、したがって、より高速の電流と関連付けられたバッファが、最初に満たされ得る。バッファは、convert信号106から伝搬される値で満たされ得る。他のバッファは、完全に満たされ得ないが、その電流の相対的速度(したがって、サイズ)に従って満たされ得る。故に、ADC100は、バッファ116、118のうちの1つの完了に応じて、バッファ116、118の不完全なバッファのステータスを検査し得る。部分的に満たされたバッファ内の満たされた要素の数に基づいて、nbias104およびpbias102間の相対的差異が、確認され得る。本相対的差異に基づいて、入力電圧と基準電圧との間の差異が、確認され得る。バッファ116、118は、バッファが、電流がpbias102またはnbias104から受信されるまでアクティブ化を待機するという点において、電流スターブ型バッファと称され得る。バッファ116、118は、個別の差動電流のサイズに関連する速度を用いて連続的にアクティブ化するであろう。
ADC100は、サーモメータコードを通した各バッファ116、118の相対的速度を通して、pbias102とnbias104との間の速度の差異を表すように構成されてもよい。コードは、ラッチ112内に記憶され得る。ラッチ112は、第1のpbias102およびnbias104の完了に応じて、バッファ116、118のスナップショットとして、サーモメータコードを記憶し得る。第1のpbias102またはnbias102の完了に応じて、バッファ116、118の個別のバッファは、次の遅延要素への伝搬の代わりに、それぞれ、done+またはdone−になり得る、その信号を出力し得る。done+は、バッファ116が(pbias102に起因して)伝搬を終えたことを表し得、done−は、バッファ118が(nbias104に起因して)伝搬を終えたことを表し得る。ORゲートが、done+およびdone−を組み合わせ、done信号を発生させ得る。done信号は、ラッチ112の値を設定するための制御としてフィードされ得る。したがって、ラッチ112は、第1のバッファ116、118の完了に応じて生じるであろう、done信号が発生されると、その値を受け取り得る。設定または完了されたdone+およびdone−のうちの一方は、符号として保存され、差動の符号を示し得る。符号は、設定されるべきpsignおよびnsignによって表され得る。ラッチ112はまた、convert信号が発行されたかどうかに従って、設定またはリセットされ得る。
ラッチ112の値が設定されるべき時点で(nbias102またはpbias104がその個別のバッファの通過を終えたため)、バッファ116、118の本値は、ラッチ112の中にロードされ得る。一実施形態では、値の修正バージョンが、ラッチ112の中にロードされ得る。例えば、バッファ116、118の対応する要素からの値は、結果がラッチ112の対応する要素内に記憶される前に、NANDゲートをともに通過し得る。その結果、ラッチ112は、1のストリングに続いて、ゼロのストリングを記憶し得、1がゼロに切り替わる場所は、pbias102またはnbias104のより高速の方がその個別のバッファの端部に到達し、done信号を発生したときに、pbias102またはnbias104のより低速の方がその個別のバッファ内に到達した場所を表し得る。pbias102またはnbias104のより低速の方の本場所を示す、サーモメータコードは、サーモメータ内のシフトレジスタ、乗算器、または他のアルゴリズム回路によって、バイナリコンバータ114に変換され得る。結果として生じるデータ106は、pbias102とnbias104との間の相対的差異を示すために使用され得る。pbias102およびnbias104を発生した電圧の差異が、次いで、結果として生じるデータ106から推測され得る。いくつかの実施形態では、電圧調整器におけるように、本差異は、調整器の実際の出力電圧と調整器の出力電圧の所望のレベルとの間の差異であり得る。
ADC100は、デジタルセルを用いて実装される、バッファ116、118を含む。故に、ADC100は、小占有面積またはダイ要件および低電力を有し得る。ADC100は、したがって、他のADCより高速であり得る。さらに、DDLバッファを用いることにより、ADC100は、他の実装より小型であり得る。対照的に、従来のフラッシュADCとして実装されるADCは、高速であり得るが、現在のサブミクロン技術では、ノードは、大型であって、有意な電流を消費し得る。ADC100等の遅延ラインADCは、比較して、はるかに小型であって、電力がより少なくなり得る。
図3は、本開示の実施形態による、ADC100の典型的使用モデルを図示する。特に、302は、電圧調整器フィードバック判定におけるADCの使用を図示し、ADCは、本開示の教示を実装することができない。304は、本開示の教示による、電圧調整器フィードバックにおけるADC100の使用を図示する。
302では、電圧感知(Vsense)は、電圧調整器によって出力された通りの電圧を感知し得る。本電圧は、基準電圧と比較されることになる。基準電圧は、所望の電圧基準レベルのアナログ信号を生成し得る、デジタル・アナログコンバータに適用される、制御ループコマンドコードによって規定され得る。Vsenseおよび基準電圧は、コンパレータに入力され得る。コンパレータはまた、別の電圧基準(Vbg)に接続され、符号付き誤差結果をサポートする、またはそれに適応し得る。Vbgはまた、ADC自体によって参照されてもよい。誤差は、ADCから出力され、基準電圧とVsenseとの間の制御ループ誤差を表し得る。
304では、電圧感知および基準電圧は、ADC100に適用され得る。Vbg等の付加的要素は、不必要であり得る。さらに、302において使用されるコンパレータも、不必要であり得る。
図1に戻ると、一実施形態では、ADC100は、レンジ外推定を行うための遅延要素を含んでもよい。バッファ116、118はそれぞれ、p個の遅延要素を含んでもよい。p個の遅延要素は、ADC100がqビットの分解能を伴うADC変換を実装するために十分であり得る。電圧差分のバイナリデータ106への変換は、n個の遅延要素を用いて行われ得る。サーモメータコードは、nビット幅であり得る。しかしながら、実際に電圧差分計算のために使用されるそのようなn個の遅延要素の前に、バッファ116、118のそれぞれ内に含まれる付加的遅延要素が存在してもよい。1〜m個のそのような遅延要素等、任意の好適な数のそのような遅延要素が存在してもよい。これらの付加的遅延要素の出力は、オーバーフロー120として出力され得る。個別のバッファ116、118の開始におけるこれらの余剰遅延要素および結果として生じるビットは、図2の電圧・電流コンバータのトランスコンダクタおよびADC100のn個の遅延セルが、線形領域内で動作し得るように、ADC100内に含まれ得る。m個の遅延セルの含有を伴わない場合、n個の遅延セルを通る電流の速度は、電圧・電流コンバータによって発生された電流差動に精密に比例し得ない。
一実施形態では、ADC100は、m個の遅延セルの出力をオーバーフロー120として捕捉し得る。オーバーフロー120は、電流設定に対してレンジ外であるとき、Vsenseの電圧値の推定値を発生させるために使用され得る。推定値は、ADC100が是正措置を講じるために実装される、システムの一部によって使用され得る。是正措置は、ADC100のための入力レンジを変化させる、基準電圧を変化させる、または他の好適な作用を含んでもよい。
例えば、ADC100の入力レンジは、200ミリボルトであり得る。基準電圧が1.0Vであって、感知される電圧が、1.4Vである場合、ADC100は、0.2Vの電圧差に対応するサーモメータコードを生成し得る。しかしながら、ADC100の分解能を前提として表され得る、最大差分は、0.2Vである。故に、ADC100は、感知される電圧と基準電圧との間の差分が0.2Vであることを報告し得る。しかしながら、そのような情報の消費者は、差分値がADC100によって報告可能な最大値であって、したがって、実際の差分が報告される値を上回る可能性があることを認識し得る。
ADC100は、オーバーフロー120を提供し得る。ADC100の出力の消費者は、ADC100の出力がADC100の入力の最大電圧差分を示すとき、オーバーフロー120を利用し得る。一実施形態では、オーバーフロー120は、ADC100の入力値のレンジからの電圧差分を表すために使用されていないバッファ116、118の部分からのADC100の既存の遅延から再使用され得る。前述のように、オーバーフロー120は、サーモメータコードと電流差分を線形化するために使用される、遅延から再使用され得る。
一実施形態では、データ106が、最大値または最小値であるとき(最大対最小性質は、データ106の符号によって規定される)オーバーフロー120は、定質的に評価され得る。そのような評価は、トランスコンダクタまたは遅延セルの非線形レンジのためであり得る。
一実施形態では、ADC100は、レンジ調節を行うように構成されてもよい。ADC100のための入力レンジは、例えば、+/−200mVまたは+/−400mVレンジを有するように設計されてもよい。レンジは、選択可能であってもよい。さらなる実施形態では、ADC100は、データ106の前の出力に基づいて、利用可能なレンジ(+/−200mVまたは+/−400mV等)のうちの1つを選択してもよい。例えば、データ106が、最大差分を示し、入力レンジが、+/−200mVとして選択される場合、入力レンジは、+/−400mVに変更されてもよい。別の実施例では、データ106が、電圧差分が、利用可能な入力レンジの半分未満であって、入力レンジが、+/−400mVであることを示す場合、入力レンジは、+/−200mVに変更されてもよい。より狭いレンジも、同一数のビットが使用されたまま、有効分解能を増加させるために使用され得る。より広いレンジも、最初に、初期誤差電圧を見出するために使用され得、次いで、SMPS制御ループが測定および基準電圧のレベルをより近づけるにつれて、レンジは、減少されてもよい。
一実施形態では、ADC100は、較正を行うように構成されてもよい。例えば、較正は、pbias102またはnbias104の個々のものへの電流を調節することによって行われ得る。別の実施例では、較正は、pbias102およびnbias104の両方への電流を調節することによって行われ得る。電流の調節は、pbias102またはnbias104の速度またはオフセットを調節し得る。電流は、オーバーフロー内の較正ラインに従って調節されてもよい。例えば、オーバーフローが、差分が大きいことを示す場合、電流ソース回路内の電流は、差分の符号に従って上下に調節されてもよい。
別の実施形態では、ADC100は、遅延ライン116、118の長さを調節することによって較正を行うように構成されてもよい。遅延ライン116、118の長さは、マルチプレクサ等の要素を追加し、遅延ライン116、118内の遅延の一部の使用を選択的に排除することによって、効果的に調節されてもよい。
図4は、本開示の実施形態による、ADC100の動作のタイミング図を図示する。示されるように、convert信号は、アナログ・デジタル変換を開始し得る。convert信号のクリアは、リセットとして作用し得る。第1のnbiasまたはpbias信号のうちの1つが終わったことに応じて、関連付けられた遅延ラインは、終わるであろう。故に、ラッチ信号が、トリガされ、関連付けられたサーモメータコードが、ラッチされるであろう。サーモメータコードは、好適な長さの時間の間、デジタル値にデコードされ得る。convert信号が再び低になると、遅延ラインは、リセットされ得る。必要に応じて、較正およびレンジ外推定が、適用され得る。
図5は、本開示の実施形態による、例示的フロントエンドを図示する。フロントエンドは、図2に示される電圧・電流コンバータの実装を含んでもよい。フロントエンドは、トランスコンダクタを用いて部分的に実装されてもよい。トランスコンダクタは、差動電圧を差動電流に変換し得、レンジ選択が、そのインピーダンス値Rを調節することによって行われる。トランスコンダクタは、差動電圧入力によって除算される差動電流出力に従って与えられ得る、そのトランスコンダクタンスgに従って定義され得る。フロントエンドの全体的出力電流は、
によって与えられ得る。
フロントエンドのインピーダンスは、したがって、出力電流を調節するために調節され得る。
図6は、本開示の実施形態による、例示的遅延セルを図示する。2つの対応する遅延セルおよびラッチの関連付けられた部分が、図示される。3つは、本質的に、組み合わせられる要素のために3段の高さの行またはスタックを作成するために、スタックとして実装されてもよい。各遅延セルでは、前のセルからの出力は、クロック信号入力にルーティングされ得、pbiasまたはnbias信号は、bias入力にルーティングされ得る。いったん両入力が、高になると、出力は、次の要素にルーティングされ得る。
図7は、本開示の実施形態による、ADC100のより詳細な図である。図7に示されるように、種々の実施形態では、遅延ライン116、118は、随意に、トリミング対象遅延セル702、オーバーレンジ遅延セル704、およびデータ遅延セル706に分割されてもよい。いくつかの実施形態では、トリミング対象遅延セル702およびオーバーレンジ遅延セル704のうちの1つは、省略されてもよい。さらに、これらのセルのグループのうちの1つまたはそれを上回るものは、ADC100の所望の精度に従って、セルレンジに分割されてもよい。一実施形態では、データ遅延セル706は、所望の精度に従って、セルレンジに分割されてもよい。別の実施形態では、データ遅延セル706およびオーバーレンジ遅延セル704は、所望の精度に従って、セルレンジに分割されてもよい。
例えば、遅延セルのいくつかは、マルチプレクサ712を伴うADC100のための5ビット精度をサポートするために必要とされるデータセルの数にグループ化されてもよい。別の実施例では、遅延セルのいくつかは、マルチプレクサ710を伴うADC100のための6ビット精度、またはマルチプレクサ708を伴うADC100のための7ビット精度をサポートするために必要とされるデータセルの数にグループ化されてもよい。各そのようなマルチプレクサは、マルチプレクサに続く遅延ライン内の遅延セルのための遅延動作を有効にし得る。したがって、遅延ラインの一部は、精密モードに従って、選択的にアクティブ化されてもよい。精度モードは、ADC100の所望のモード、ユーザまたはソフトウェア動作に従って、または過電圧状況または不足電圧状況に応答して、ADC100によって動的に設定されてもよい。5ビット精度の有効化は、done信号発生まで、全ての後続遅延セルを有効にし得る。同様に、6ビット精度の有効化は、done信号発生まで、全ての後続遅延セルを有効にし得る。5ビット精度遅延セルの有効化が、行われてもよい。同様に、7ビット精度の有効化は、done信号発生まで、全ての後続遅延セルを有効にし得る。5ビットおよび6ビット精度遅延セルの有効化も、行われてもよい。
故に、異なる場合および異なる時間において、グループ704および706のいくつかの間に重複が存在し得る。オーバーレンジのために使用されないセルは、通常のデータのために使用され得る。同様に、データのために使用されないセルは、オーバーレンジのために使用され得る。さらに、随意のトリミング対象遅延セル702の構成が、グループ704または706の要素に適用されてもよい。ビットグループ708、710、712は、所与のそのようなビットグループ内の全体のグループに適用されるマルチプレクサを用いて遂行され得るが、個々のマルチプレクサは、その一部をトリミングするために適用されてもよい。
グループ702では、遅延セルのための個々のマルチプレクサは、伝搬ライン内の使用をトリミングまたは省略し得る。ある場合には、nbias遅延ライン内の遅延セルのためのマルチプレクサ動作は、pbias遅延ライン内の対応する遅延セルと異なり得る。故に、遅延ラインの長さは、pbiasまたはnbiasラインのうちの1つが他の遅延ラインと同じ数の遅延要素を通過しないように、オフセットを補償するように調節され得る。pbiasラインをトリミングするためのマルチプレクサは、bpのインデックス化されたコマンドを通して制御され得、nbiasラインをトリミングするためのマルチプレクサは、bnのインデックス化されたコマンドを通して制御され得る。遅延ラインのトリミングは、個別の電流値を較正し得る。
図8は、本開示の実施形態による、ADC100を組み込むように構成される、例示的システム、マイクロコントローラ800、または他のデバイスの例証である。ADC100は、DDL ADC812としてマイクロコントローラ800内に含まれてもよい。プロセッサ802、メモリ806、従来のADC810、およびPWM回路812もまた、含まれてもよい。これらは、好適なデータバス802を通して通信可能に結合されてもよい。
DDL ADC812の動作は、プロセッサ802によるメモリ806内の命令の実行に応じて、マイクロコントローラ800の代わりに開始されてもよい。命令は、PWM812の種々の部分が電圧調整を行うためのものであってもよい。電圧調整の一部として、電圧比較が、DDL ADC812または従来のADC810によって行われてもよい。DDL ADC812からの結果に応じて、プロセッサ804は、是正措置を講じてもよい。例えば、PWM設定は、即時コンダクタ情報に基づいて調節され得る。
マイクロコントローラ800の残りに対するDDL ADC812の動作は、従来のADC810によって使用されるであろうような割込サービスルーチン(ISR)を使用する必要なく行われ得る。さらに、従来のADC810が使用されるときの場合に当てはまるであろうように、DDL ADC812を利用するために、直接メモリアクセス(DMA)の必要がなくてもよい。DDL ADC812の7つのインスタンスは、15nsコンパレータより小型であって、アナログコンパレータと同様に高速であり得る。
図9は、本開示の実施形態による、PWMを制御するためのデジタルコンパレータを特徴とするDDL ADCを伴うマイクロコントローラの例証である。
他の用途では、純粋なアナログコンパレータが、適用を監視し、過電流条件または不足電流条件、または、過電圧条件または不足電圧条件条件を検出し、直接、PWM信号をオンまたはオフにし得る。しかしながら、そのようなアナログコンパレータは、単一出力に限定されず、高速であり得る。他の用途では、ADCは、デジタルコンパレータを組み込み、レンジ外動作を検出し、割込をプロセッサに発生させ、したがって、ソフトウェアは、PWMに調節を行うことができる。ADCは、複数のビットの出力をソフトウェアに提供することができるが、電源制御ループに対して低速である。
ADC100の使用によって、マイクロコントローラは、ADC100の超高速を利用し得る。デジタルコンパレータおよび関連付けられたレジスタは、ADC100データ出力を監視し、データが比較基準を満たすとき、デジタル出力信号をアサートし得る。これらの出力信号は、PWM回路に接続され、PWM出力信号の即時制御(修正)を提供し得る。
ADC100のインスタンスは、その値を1つまたはそれを上回るPWMコントローラまたは回路に出力し得る。これらは、ADCバスを通して、直接、1つまたはそれを上回るデジタルコンパレータにルーティングされ得る。デジタルコンパレータは、個別のPWMコントローラまたは回路内に実装されてもよい、またはそこに通信可能に結合されてもよい。デジタルコンパレータは、ADC100信号が所与のデジタルコンパレータのために使用されるべきレジスタ値または他のインジケータを用いてプログラムされてもよい。したがって、デジタルコンパレータは、所与のADC100からのデータをサブスクライブする、または受け取るように指定され得る。さらに、デジタルコンパレータがADC100信号を比較すべき値は、レジスタ内に規定されてもよい。PWMコントローラは、差動電圧が、比較値レジスタ内に規定された閾値を上回るかどうかに基づいて、PWM信号を発行し得る。さらに、異なるレベルが、異なる比較値レジスタ内に規定されてもよい。PWMコントローラは、差動電圧に到達する閾値に基づいて、PWM信号を発行し得る。
デジタルコンパレータはそれぞれ、2つの出力を有し得、第1の出力は、値が関連付けられたレジスタ内に記憶される値を上回ることを示し、第2の出力は、値が関連付けられたレジスタ内に記憶される値を下回るか等しいことを示す。他の実施形態によるコンパレータは、等しい、より大きい、より小さい、より大きいか等しい、より小さいか等しい等の異なる演算子の使用を示す、異なる出力を有し得る。コンパレータによって提供される出力信号は、PWMモジュールを直接制御するために使用され得る。本設計は、割込サービスルーチンを待機する必要がなく、DMA転送の必要もない。
図10は、本開示の実施形態による、ADC100の別のより詳細な図である。図示されるのは、マルチプレクサ1006、1008である。マルチプレクサ1006、1008は、マルチプレクサ710、712と類似目的を果たし得る。マルチプレクサ710は、DDL端から50%点に設置されてもよい。マルチプレクサ712は、DDL端から25%点に設置されてもよい。示されない他のマルチプレクサも、例えば、DDL端から12.5%点に設置されてもよい。
ADC100は、ブロック1002およびブロック1004等のデジタル論理ブロックを含み、データをラッチからロードしてもよい。デジタル論理ブロックのためのイネーブル信号は、マルチプレクサ有効化に結び付けられ得る。例えば、マルチプレクサ1006、1008が、完全分解能を有効にすることになると、ブロック1002および1004は、ラッチからの全てのデータのロードを可能にし得る。マルチプレクサ1006、1008が、半分解能を有効にすることになると、ブロック1002は、オフにされ得る一方、ブロック1004は、オンにされる。4分の1分解能等のための他の論理ブロックは、示されていない。そのようなブロックもまた、図7のマルチプレクサと協調して使用される。
端部により近い各マルチプレクサは、分解能を1ビット低減させるが、ADC100の遅延ラインの一部をシャットダウンするとき、変換の速度を2倍にする。データラッチとサーモメータ/バイナリコードコンバータとの間の論理ブロックのANDゲートは、異なる分解能選択のための適用可能な入力を選択する。そのような論理ブロックは、代わりに、遅延ラインとラッチとの間に実装され得る。
論理ブロックの使用によって、未使用遅延ラインタップ内の「1」は、データ結果が破損することを防止される。遅延ライン内に設置されたマルチプレクサはまた、リセット値を遅延における複数の点の中に挿入し、変換サイクルに続いてより高速のリセットをもたらすための機構を提供し得る。これは、次の変換が開始し得るとき、時間遅延を低減させ得る。
本開示の追加、変更、修正、または他の順列が、当業者の知識、技術、および理解に従って行われ得る。

Claims (24)

  1. 差動デジタル遅延ラインアナログ・デジタルコンバータ(ADC)であって、
    複数の差動デジタル遅延ラインと、
    前記差動デジタル遅延ライン内に含まれる遅延要素のセットを備える第1の回路と、
    前記差動デジタル遅延ライン内に含まれる遅延要素の別のセットを備える第2の回路と
    を備え、
    前記第1の回路は、入力のアナログ・デジタル変換を表すデータを発生させるように構成され、
    前記第2の回路は、前記差動デジタル遅延ラインへのソースを較正するように構成される、
    ADC。
  2. 前記第1の回路は、入力電圧と基準電圧との間の差異を測定するように構成される、請求項1または3−10のいずれかに記載のADC。
  3. 前記差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される電流ソース回路をさらに備える、請求項1−2または5−10のいずれかに記載のADC。
  4. 前記差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される電流ソース回路をさらに備え、前記第2の回路は、前記基準電流を調節し、誤差を最小限にするように構成される、請求項1−2または5−10のいずれかに記載のADC。
  5. 入力差動電圧を差動電流に変換するように構成されるトランスコンダクタをさらに備え、前記第1の回路は、前記差動電流を測定し、前記差動電圧を表すデータを発生させるように構成される、請求項1−4または6−10のいずれかに記載のADC。
  6. 入力差動電圧を差動電流に変換することと、
    前記複数の差動デジタル遅延ラインに基づいて、入力を受け取り、電圧・電流レンジを調節することと
    を行うように構成される、トランスコンダクタ
    をさらに備える、請求項1−5または7−10のいずれかに記載のADC。
  7. 各差動デジタル遅延ラインは、電流限定バッファ鎖を含む、請求項1−6または8−10のいずれかに記載のADC。
  8. 所与の差動デジタル遅延ラインが、前記所与の差動デジタル遅延ラインに適用される差動電流に従って、ある速度で動作するように構成され、
    前記ADCはさらに、ラッチを備え、
    前記ラッチは、より高速の差動デジタル遅延ラインの完了に応じて、より低速の差動デジタル遅延ラインからのデータを保存するように構成される、
    請求項1−7または9−10のいずれかに記載のADC。
  9. 前記差動デジタル遅延ライン内に含まれる遅延要素のさらに別のセットを備える第3の回路をさらに備え、前記第3の回路は、前記ADCへの入力が入力レンジから外れている程度を示すデータを生成するように構成される、請求項1−8または10のいずれかに記載のADC。
  10. 相互から独立して前記デジタル遅延ラインの長さを調節することによって前記ADCを較正するための第4の回路をさらに備える、請求項1−9のいずれかに記載のADC。
  11. 差動デジタル遅延ラインアナログ・デジタルコンバータ(ADC)であって、
    複数の差動デジタル遅延ラインと、
    前記差動デジタル遅延ライン内に含まれる遅延要素のセットを備える第1の回路と、
    前記差動デジタル遅延ライン内に含まれる遅延要素の別のセットを備える第2の回路と
    を備え、
    前記第1の回路は、入力のアナログ・デジタル変換を表すデータを発生させるように構成され、
    前記第2の回路は、前記ADCへの入力が入力レンジから外れている程度を示すデータを生成するように構成される、
    ADC。
  12. 前記第1の回路は、入力電圧と基準電圧との間の差異を測定するように構成される、請求項11または13−20のいずれかに記載のADC。
  13. 前記差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される電流ソース回路をさらに備える、請求項11−12または15−20のいずれかに記載のADC。
  14. 前記差動デジタル遅延ラインのそれぞれへの基準電流を反映するように構成される電流ソース回路をさらに備え、前記第2の回路は、前記基準電流を調節し、誤差を最小限にするように構成される、請求項11−12または15−20のいずれかに記載のADC。
  15. 入力差動電圧を差動電流に変換するように構成されるトランスコンダクタをさらに備え、前記第1の回路は、前記差動電流を測定し、前記差動電圧を表すデータを発生させるように構成される、請求項11−14または16−20のいずれかに記載のADC。
  16. 入力差動電圧を差動電流に変換することと、
    前記複数の差動デジタル遅延ラインに基づいて、入力を受け取り、電圧・電流レンジを調節することと
    を行うように構成される、トランスコンダクタ
    をさらに備える、請求項11−15または17−20のいずれかに記載のADC。
  17. 各差動デジタル遅延ラインは、電流限定バッファ鎖を含む、請求項11−16または18−20のいずれかに記載のADC。
  18. 所与の差動デジタル遅延ラインが、前記所与の差動デジタル遅延ラインに適用される差動電流に従って、ある速度で動作するように構成され、
    前記ADCはさらに、ラッチを備え、
    前記ラッチは、より高速の差動デジタル遅延ラインの完了に応じて、より低速の差動デジタル遅延ラインからのデータを保存するように構成される、
    請求項11−17または19−20のいずれかに記載のADC。
  19. 前記差動デジタル遅延ライン内に含まれる遅延要素のさらに別のセットを備える第3の回路をさらに備え、前記第3の回路は、前記差動デジタル遅延ラインへのソースを較正するように構成される、請求項11−18または20のいずれかに記載のADC。
  20. 相互から独立して前記デジタル遅延ラインの長さを調節することによって前記ADCを較正するための第4の回路をさらに備える、請求項11−19のいずれかに記載のADC。
  21. 差動デジタル遅延ラインアナログ・デジタルコンバータ(ADC)であって、
    複数の差動デジタル遅延ラインと、
    前記差動デジタル遅延ライン内に含まれる遅延要素のセットを備える第1の回路と、
    トランスコンダクタであって、
    入力差動電圧を差動電流に変換することと、
    前記複数の差動デジタル遅延ラインに基づいて、入力を受け取り、電圧・電流レンジを調節することと
    を行うように構成される、トランスコンダクタと
    を備える、ADC。
  22. 前記差動デジタル遅延ライン内に含まれる遅延要素のさらに別のセットを備える、第2の回路をさらに備え、前記第2の回路は、前記ADCへの入力が入力レンジから外れている程度を示すデータを生成するように構成される、請求項21に記載のADC。
  23. 請求項1−22に記載のADCのいずれかを備える、マイクロコントローラ。
  24. 請求項1−22に記載のADCの構成のいずれかの動作を含む、方法。
JP2018523813A 2016-04-12 2017-04-12 時間ベースの遅延ラインアナログ・デジタルコンバータ Active JP6929282B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201662321668P 2016-04-12 2016-04-12
US201662321687P 2016-04-12 2016-04-12
US201662321694P 2016-04-12 2016-04-12
US201662321685P 2016-04-12 2016-04-12
US62/321,668 2016-04-12
US62/321,694 2016-04-12
US62/321,687 2016-04-12
US62/321,685 2016-04-12
US15/484,949 2017-04-11
US15/484,949 US9948317B2 (en) 2016-04-12 2017-04-11 Time-based delay line analog to digital converter
PCT/US2017/027191 WO2017180732A1 (en) 2016-04-12 2017-04-12 Time-based delay line analog to digital converter

Publications (3)

Publication Number Publication Date
JP2019520716A true JP2019520716A (ja) 2019-07-18
JP2019520716A5 JP2019520716A5 (ja) 2020-04-30
JP6929282B2 JP6929282B2 (ja) 2021-09-01

Family

ID=59998462

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018523787A Active JP7036717B2 (ja) 2016-04-12 2017-04-12 デジタル遅延ラインアナログ・デジタルコンバータおよびデジタルコンパレータを有するマイクロコントローラ
JP2018523815A Active JP6934866B2 (ja) 2016-04-12 2017-04-12 デジタル遅延ラインアナログ・デジタルコンバータを有するマイクロコントローラ
JP2018523813A Active JP6929282B2 (ja) 2016-04-12 2017-04-12 時間ベースの遅延ラインアナログ・デジタルコンバータ
JP2018523754A Pending JP2019514230A (ja) 2016-04-12 2017-04-12 可変分解能を有する時間ベースの遅延ラインアナログ・デジタルコンバータ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2018523787A Active JP7036717B2 (ja) 2016-04-12 2017-04-12 デジタル遅延ラインアナログ・デジタルコンバータおよびデジタルコンパレータを有するマイクロコントローラ
JP2018523815A Active JP6934866B2 (ja) 2016-04-12 2017-04-12 デジタル遅延ラインアナログ・デジタルコンバータを有するマイクロコントローラ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018523754A Pending JP2019514230A (ja) 2016-04-12 2017-04-12 可変分解能を有する時間ベースの遅延ラインアナログ・デジタルコンバータ

Country Status (7)

Country Link
US (7) US9923570B2 (ja)
EP (4) EP3443670A1 (ja)
JP (4) JP7036717B2 (ja)
KR (4) KR20180127960A (ja)
CN (4) CN108432143B (ja)
TW (4) TW201810957A (ja)
WO (4) WO2017180732A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923570B2 (en) * 2016-04-12 2018-03-20 Microchip Technology Incorporated Time-based delay line analog-to-digital converter with variable resolution
FI128846B (fi) * 2017-03-20 2021-01-29 Beamex Oy Ab Automaattinen mittauspiirin kalibrointi
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor
DE102017223466A1 (de) * 2017-12-20 2019-06-27 Dialog Semiconductor (Uk) Limited Analog-digital-wandler mit selbst-verfolgung und selbst-rangingfenster
TWI696344B (zh) 2018-11-16 2020-06-11 財團法人工業技術研究院 線性度改善系統及線性度改善方法
TWI670939B (zh) * 2018-12-03 2019-09-01 新唐科技股份有限公司 具有校正功能的延遲線電路及其校正方法
CN109660302B (zh) * 2018-12-05 2021-08-03 中国人民解放军国防科技大学 一种基于数字延时线单元的射频脉宽调制器及调制方法
CN109639281A (zh) * 2018-12-18 2019-04-16 四川长虹电器股份有限公司 一种用于放大器前端的可控制增益的电压编码电路
US10892746B2 (en) * 2019-01-14 2021-01-12 Texas Instruments Incorporated Switch on-time controller with delay line modulator
CN115280690B (zh) * 2020-03-10 2024-03-19 哲库科技(上海)有限公司 用于基于延迟线的收发器校准的方法、装置、系统和介质
IT202000013627A1 (it) * 2020-06-08 2021-12-08 St Microelectronics Srl Un circuito di controllo per un convertitore elettronico, relativo circuito integrato, convertitore elettronico e procedimento
CN114070316B (zh) * 2021-11-17 2023-04-14 苏州迅芯微电子有限公司 一种多相位时钟产生电路及模数转换器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471340A (en) * 1981-06-02 1984-09-11 The United States Of America As Represented By The Secretary Of The Navy Analog to digital converter
EP0272347B1 (en) * 1986-12-24 1989-06-07 Hewlett-Packard GmbH Method of and apparatus for adjusting the intensity profile of an ultrasound beam
US4998109A (en) * 1989-12-13 1991-03-05 Lechevalier Robert E Analog to digital conversion device by charge integration using delay-line time measurement
US5140531A (en) * 1990-08-01 1992-08-18 General Electric Company Analog neural nets supplied digital synapse signals on a bit-slice basis
US5412349A (en) * 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor
JP4229482B2 (ja) * 1997-10-24 2009-02-25 株式会社ルネサステクノロジ フラッシュメモリ内蔵マイクロコンピュータ
WO2000044098A1 (en) * 1999-01-19 2000-07-27 Steensgaard Madsen Jesper Residue-compensating a / d converter
US6316987B1 (en) * 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
US7595686B2 (en) * 2001-11-09 2009-09-29 The Regents Of The University Of Colorado Digital controller for high-frequency switching power supplies
US7346638B2 (en) * 2003-11-21 2008-03-18 Board Of Regents, The University Of Texas System Filtering, equalization, and power estimation for enabling higher speed signal transmission
US6977605B2 (en) * 2003-11-26 2005-12-20 Texas Instruments Incorporated Dummy delay line based DLL and method for clocking in pipeline ADC
US20060038596A1 (en) * 2004-08-18 2006-02-23 Binan Wang Delay locked loop circuitry and method for optimizing delay timing in mixed signal systems
CA2483378A1 (en) * 2004-10-01 2006-04-01 Aleksandar Prodic A digital controller for dc-dc switching converters that allows operation at ultra-high constant switching frequencies
US7456620B2 (en) * 2004-12-03 2008-11-25 The Regents Of The University Of Colorado Determining dead times in switched-mode DC-DC converters
US7315270B2 (en) * 2005-03-04 2008-01-01 The Regents Of The University Of Colorado Differential delay-line analog-to-digital converter
US7902803B2 (en) * 2005-03-04 2011-03-08 The Regents Of The University Of Colorado Digital current mode controller
CN101305519A (zh) * 2005-11-11 2008-11-12 Nxp股份有限公司 积分模数转换器
JP4702179B2 (ja) * 2006-05-22 2011-06-15 株式会社デンソー A/d変換回路
US7414553B1 (en) 2006-11-17 2008-08-19 Zilog, Inc. Microcontroller having in-situ autocalibrated integrating analog-to-digital converter (IADC)
US7652604B2 (en) * 2007-02-28 2010-01-26 Exar Corporation Programmable analog-to-digital converter for low-power DC-DC SMPS
US7525471B2 (en) * 2007-02-28 2009-04-28 Exar Corporation Wide-input windowed nonlinear analog-to-digital converter for high-frequency digitally controlled SMPS
DE102007026684B4 (de) * 2007-06-08 2009-03-19 Gesellschaft für Schwerionenforschung mbH Zeit-Amplituden-Konverter-Bauelement
KR100921815B1 (ko) * 2007-06-18 2009-10-16 주식회사 애트랩 지연시간 측정회로 및 지연시간 측정 방법
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
TWI392241B (zh) * 2009-02-18 2013-04-01 Realtek Semiconductor Corp 迴音處理裝置與其相關方法
KR101069671B1 (ko) * 2009-04-15 2011-10-04 주식회사 하이닉스반도체 신호 주파수 변경 회로 및 그 주파수 변경 방법
US7893861B2 (en) * 2009-06-30 2011-02-22 International Business Machines Corporation Time-to-digital based analog-to-digital converter architecture
EP2330744A1 (en) * 2009-11-30 2011-06-08 Nxp B.V. Analog to digital conversion circuit and method
JP2011160369A (ja) * 2010-02-04 2011-08-18 Sony Corp 電子回路、電子機器、デジタル信号処理方法
US8283950B2 (en) * 2010-08-11 2012-10-09 Micron Technology, Inc. Delay lines, amplifier systems, transconductance compensating systems and methods of compensating
US8289062B2 (en) * 2010-09-16 2012-10-16 Micron Technology, Inc. Analog delay lines and adaptive biasing
US8487806B2 (en) * 2010-11-26 2013-07-16 Electronics And Telecommunications Research Institute Voltage-time converters and time-domain voltage comparators including the same
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
KR101202742B1 (ko) * 2011-04-05 2012-11-19 연세대학교 산학협력단 시간-디지털 변환기 및 변환방법
US8786338B2 (en) * 2011-11-14 2014-07-22 Texas Instruments Incorporated Delay locked loop
CN102522994B (zh) * 2011-12-07 2015-01-14 清华大学 一种用于高速和高精度模数转换器的时钟产生电路
US9098072B1 (en) * 2012-09-05 2015-08-04 IQ-Analog Corporation Traveling pulse wave quantizer
US8797079B2 (en) * 2012-09-28 2014-08-05 Intel Mobile Communications GmbH Differential delay line, ring oscillator and mobile communication device
JP6085523B2 (ja) * 2013-05-30 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の動作方法
KR101503732B1 (ko) * 2013-06-14 2015-03-20 연세대학교 산학협력단 시간-디지털 변환기
JP6071840B2 (ja) 2013-10-25 2017-02-01 株式会社東芝 A/dコンバータ及び半導体集積回路
US9312840B2 (en) * 2014-02-28 2016-04-12 Analog Devices Global LC lattice delay line for high-speed ADC applications
JP2015167278A (ja) * 2014-03-03 2015-09-24 株式会社デンソー A/d変換装置の出力切替方法及びa/d変換装置
US9923570B2 (en) * 2016-04-12 2018-03-20 Microchip Technology Incorporated Time-based delay line analog-to-digital converter with variable resolution

Also Published As

Publication number Publication date
US9906235B2 (en) 2018-02-27
CN108432144A (zh) 2018-08-21
US20180183453A1 (en) 2018-06-28
US20170294921A1 (en) 2017-10-12
US20180198461A1 (en) 2018-07-12
EP3443670A1 (en) 2019-02-20
WO2017180771A1 (en) 2017-10-19
US9948317B2 (en) 2018-04-17
KR20180127957A (ko) 2018-11-30
JP6929282B2 (ja) 2021-09-01
EP3443672A1 (en) 2019-02-20
US20170294919A1 (en) 2017-10-12
US20170294917A1 (en) 2017-10-12
US10090850B2 (en) 2018-10-02
KR20180127958A (ko) 2018-11-30
KR20180127959A (ko) 2018-11-30
CN108432141B (zh) 2023-04-11
TW201810955A (zh) 2018-03-16
US10171099B2 (en) 2019-01-01
US10122375B2 (en) 2018-11-06
CN108432141A (zh) 2018-08-21
CN108432143B (zh) 2022-11-04
JP2019520717A (ja) 2019-07-18
CN108432144B (zh) 2023-05-12
JP6934866B2 (ja) 2021-09-15
US20170294920A1 (en) 2017-10-12
WO2017180765A1 (en) 2017-10-19
WO2017180732A1 (en) 2017-10-19
JP2019516258A (ja) 2019-06-13
KR20180127960A (ko) 2018-11-30
US20180226984A1 (en) 2018-08-09
JP7036717B2 (ja) 2022-03-15
CN108432143A (zh) 2018-08-21
EP3443671A1 (en) 2019-02-20
CN108432142B (zh) 2023-04-11
US10355707B2 (en) 2019-07-16
TW201810957A (zh) 2018-03-16
CN108432142A (zh) 2018-08-21
EP3443673A1 (en) 2019-02-20
JP2019514230A (ja) 2019-05-30
US9923570B2 (en) 2018-03-20
WO2017180778A1 (en) 2017-10-19
TW201803277A (zh) 2018-01-16
TW201810956A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
JP2019520716A (ja) 時間ベースの遅延ラインアナログ・デジタルコンバータ
US10003353B2 (en) Time-based delay line analog comparator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R150 Certificate of patent or registration of utility model

Ref document number: 6929282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250