TWI392241B - 迴音處理裝置與其相關方法 - Google Patents

Description

迴音處理裝置與其相關方法

本發明係關於一種通訊系統，尤指一種具有迴音消除的通訊系統。

在一通訊系統中，發射器所發射的一發射信號會有一部份耦合到接收器所接收到的一接收信號上，此一現象稱為信號迴音(echo)現象。信號迴音現象會信號影響到該接收器的接收效能。此外，一廻音信號的能量大小和形狀係與該傳輸通道有關，亦即每一傳輸通道都會具有一相對應的迴音響應(Echo response)。一般上，習知解決的做法是在該接收器上加上一迴音消除器(Echo canceller,EC)。理想上，該迴音消除器會產生一個大小和該迴音信號相同，但方向相反的迴音消除信號。如此一來，信號二者可相互抵消，進而使得該接收器接收到一較乾淨的接收信號。

傳統上係以一數位濾波器來實作該迴音消除器，。且利用抽頭數越多的數位濾波器越能有效地消除該迴音信號。然而，每一抽頭數(tap)包括有一延遲單元、一乘法器以及一加法器，其中，乘法器須佔用較大的電路面積。換言之，抽頭數越多的濾波器意味著硬體成本越高。因此，如何設計一較低的硬體成本的迴音消除器或/及可更有效地消除該迴音信號已成為業界亟需解決的問題。

因此，本發明提供了一種迴音處理裝置以消除一迴音信號的一處理裝置與其相關方法。

依據本發明之實施例，係提供了一種迴音處理裝置，用以產生一迴音消除信號以消除一迴音信號，該迴音信號包括有一第一響應以及一第二響應，包括有：一第一信號處理電路，用來產生一第一迴音消除信號，該第一迴音消除信號係用以實質上對應於該第一響應；一第二信號處理電路，用來產生一第二迴音消除信號，該第二迴音消除信號係用以實質上對應於該第二響應，其中，該第一響應與該第二響應係位於不同時間；以及一加總電路，用以加總該第一迴音消除信號與該第二迴音消除信號以產生該迴音消除信號。依據本發明之實施例，其係提供一種產生一迴音消除信號的方法，該迴音消除信號係用以消除一迴音信號，該迴音信號包括有一第一響應以及一第二響應，包括：產生一第一迴音消除信號，該第一迴音消除信號係用以實質上對應於該第一響應；產生一第二迴音消除信號，該第二迴音消除信號係用以實質上對應於該第二響應，其中，該第一響應與該第二響應係位於不同時間；以及加總該第一迴音消除信號與該第二迴音消除信號以產生該迴音消除信號。

由於本發明係利用該迴音信號的脈衝響應的分群現象來設計該迴音信號處理裝置，以使得該迴音信號處理裝置得以利用較少數量的抽頭數來消除該迴音信號。

發明人觀察到該迴音信號的脈衝響應具有如第1圖所示的特性。如果要使用一個習知迴音消除器，將這樣長之迴音響應(如第1圖)的消除，則抽頭數(tap number)通常須要很大。從第1圖可以得知，該迴音響應會呈現一群一群的現象，亦即複數個響應100a~100g，而群跟群之間的響應(response)(亦即振幅)都很小。故，本發明將群跟群之間的響應(response)故意忽略不計。迴音響應會有分群的現象主要是因為阻抗不匹配的關係所產生。以雙絞線的傳輸為例，通常在串線、在線跟線的連接之間，就會有阻抗不匹配的現象產生。但是，因為串線的長度和數目在系統上會有規範，所以分群的數目和大小便可以掌握。

第2圖所示係依據本發明一迴音消除電路200之一實施例示意圖。第2圖另包含了一傳送器202、一接收器204、一傳輸通道206、及迴音消除電路200。傳送器202係透過傳輸通道206發送傳送信號X[n]至接收器204。迴音消除電路200依據該傳送信號X[n]以產生的一迴音估測信號Y[n]。接收器204係用來接收來自傳輸通道206的一接收信號E[n]以及該迴音估測信號Y[n]以產生一已處理信號R[n]。迴音消除電路200包含有複數個信號處理電路200a~200g、複數個延遲電路300a~300f、一延遲控制電路400以及一加總電路500。信號處理電路200a係用來依據傳送信號X[n]以產生一第一迴音估測信號Y₁ [n]，並延遲該傳送信號X[n]以產生一第一延遲信號X₁ [n]。延遲電路300a用來對第一延遲信號X₁ [n]延遲一特定延遲時間T₁ 以產生一第二延遲信號X₂ [n]。信號處理電路200b係用來依據一第二延遲信號X₂ [n]以產生一第二迴音估測信號Y₂ [n]。信號以此類推，因此後續之信號處理電路和延遲電路的操作不另贅述。加總電路500耦接於複數個處理電路200a~200g，用以依據複數個迴音估測信號Y₁ [n]~Y_g [n]來產生迴音估測信號Y[n]。加總電路500係由複數個加法器組成。延遲控制電路400用以控制該複數個延遲電路300a~300f之複數個特定延遲時間T₁ ~T_f 。

延遲控制電路400包含有一延遲設定模組400a。延遲設定模組400a係用來分別控制複數個延遲電路300a~300f具有複數個候選延遲時間Tx₁ ~Tx_f 。接著，延遲設定模組400a動態地調整每一個延遲電路的候選延遲時間。。延遲控制電路400尚包含有運算模組400b耦接於複數個信號處理電路200a~200g用來依據複數個信號處理電路200a~200g於複數個延遲電路300a~300f分別動態地使用複數個候選延遲時間Tx₁ ~Tx_f 下所對應之參數設定，計算出分別對應複數個候選延遲時間Tx₁ ~Tx_f 之複數個運算結果。最後，延遲設定模組400a另依據該複數個運算結果來決定出相對應於複數個Tx₁ ~Tx_f 的複數個特定延遲時間T₁ ~T_f 。

第3圖所示係第2圖之信號處理電路200a信號的一實施例示意圖。為了方便起見，該信號處理電路係以作為說明，且在本實施例中信號處理電路200a係以一數位濾波器(例如：有限頻率響應(Finite Impulse Response，FIR)濾波器)來實作其他信號處理電路200b~200g之運作與信號處理電路200a相似。信號處理電路200a包含有複數個延遲單元D_0~D_N-2、複數個乘法器C_0~C_N-1以及複數個加法器A_0~A_N-2，其中N的大小代表該數位濾波器的抽頭(Tap)數。運算模組400b會設定複數個參數C_a,0 ~C_a,n-1 分別提供給複數個乘法器C_0~C_N-1。

依據本發明之實施例，從第1圖和第2圖可以得知，複數個信號處理電路200a~200g係分別用來處理相對應的複數個響應100a~100g(以產生相對應的複數個迴音估測信號Y₁ [n]~Y_g [n])。換句話說，複數個迴音估測信號Y₁ [n]~Y_g [n]係用來分別消除相對應的複數個響應100a~100g。信號為了精確地消除響應100a~100g，複數個延遲電路300a~300f分別的複數個特定延遲時間T₁ ~T_f 就必須被精確地計算出來。

首先，運算模組400b對複數個信號處理電路200a~200g中每一個信號處理電路進行一訓練(training)機制來運算出每一個信號處理電路的參數。以信號處理電路200a為例，運算模組400b會對信號處理電路200a進行該訓練機制以決定出複數個參數C_a,0 ~C_a,n-1 。而信號處理電路200a利用複數個參數C_a,0 ~C_a,n-1 就可以產生對響應100a的消除量。以此類推，當複數個延遲電路300a~300f分別具有複數個候選延遲時間Tx₁ ~Tx_f 時，每一個信號處理電路內的複數個參數就可以被決定出來。接著，延遲設定模組400a動態地調整複數個信號處理電路200a~200g之間的每一個延遲電路的延遲時間，例如，延遲時間設定模組400a動態地改變延遲電路300a的候選延遲時間Tx₁ ，來使得複數個信號處理電路200a~200g的總消除量為最大。最後，當複數個延遲電路300a~300f分別的延遲時間為複數個特定延遲時間時，亦即T₁ ~T_f ，則運算模組會找出複數個信號處理電路200a~200g的總消除量為最大。如此一來，相較於傳統的做法，本發明之音信號處理裝置200就可以以較少的總抽頭數來達到與傳統迴音消除器具有相同的迴音消除效果；或者當本發明之音信號處理裝置200和傳統的迴音消除器具有相同抽頭數時，本發明之音信號處理裝置200可以消除更長的迴音響應。

另一方面，本發明並不限制延遲時間設定模組400a如何調整複數個信號處理電路200a~200g之間的每一個延遲電路的延遲時間。當延遲設定模組400a設定不同的延遲時間時，運算模組400b會運算出每一個信號處理電路對迴音信號E[n]的消除量的大小。接著，運算模組400b就可以運算出複數個信號處理電路200a~200g對迴音信號E[n]的總消除量。如此一來，當複數個延遲電路300a~300f的延遲時間分別為複數個特定延遲時間T₁ ~T_f 時，迴音信號處理裝置200就可消除最多的迴音信號E[n]。

一實施例中，在每一次對複數個延遲電路300a~300f分別設定複數個延遲時間時，運算模組400b會將經由訓練機制決定出來的所有的參數的絕對值進行加總，亦即，另一實施例中，複數個信號處理電路200a~200g對迴音信號E[n]的總消除量的大小係由複數個信號處理電路200a~200g中的所有的參數的平方值的一加總結果來決定，亦即。其中m代表複數個信號處理電路200a~200g的個數，n代表每一個信號處理電路內抽頭的個數，k=0~N-1，以及i=1~g，C_k,i 則係第i個信號處理電路內的第k個抽頭的係數。因此，經由反覆的動態調整複數個延遲電路300a~300f的複數個延遲時間以及對複數個信號處理電路200a~200g進行的該訓練機制，運算模組400b就會得到一組最大的加總結果。

此外，本發明調整複數個延遲電路300a~300f的複數個延遲時間可由其他的方式來進行，例如利用微處理器、韌體、軟體的方式。

第4圖所示係第2圖之信號200之一延遲電路的一實施例示意圖，係以延遲電路300a作為說明。在本實施例中係以一純延遲線(pure delay line)來實作，熟悉此項技術者在閱讀完對延遲電路300a的說明後應當可以瞭解其他延遲電路300b~300f之運作。延遲電路300a包含有一純延遲線(包括有複數個串接之純延遲單元(delay unit)3002~3008)以及一多工器3010來實作，其中延遲時間設定模組400a依據所決定出之特定延遲時間T₁ 來產生一延遲控制信號Sda至延遲電路300a。簡單來說，特定延遲時間T₁ 會決定延遲控制信號Sda以從複數個延遲單元輸出信號X_1d [n]、X_2d [n]、X_3d [n]中選出所需的延遲傳送信號X₂ [n]。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100a、100b、100g．．．響應

200．．．迴音消除電路

200a、200b、200g．．．信號處理電路

202．．．傳送器

204．．．接收器

206．．．傳輸通道

300a、300b、300f．．．延遲電路

400．．．延遲控制電路

400a．．．延遲設定模組

400b．．．運算模組

500．．．加總電路

500a、500b．．．加法器

3002、3004、3006、3008．．．純延遲單元

3010．．．多工器

第1圖所示係一迴音信號的脈衝響應(Impulse response)示意圖。

第2圖所示係依據本發明一迴音信號處理裝置之一實施例示意圖。

第3圖所示係第2圖之信號處理電路200a的一實施例示意圖。

第4圖所示係第2圖之200之一延遲電路的一實施例示意圖。

200．．．迴音消除電路

200a、200b、200g．．．信號處理電路

202．．．傳送器

204．．．接收器

206．．．傳輸通道

300a、300b、300f．．．延遲電路

400．．．延遲控制電路

400a．．．延遲設定模組

400b．．．運算模組

500．．．加總電路

500a、500b．．．加法器

Claims (25)

1. 一種迴音處理裝置，用以自一傳送器接收一傳送信號以產生一迴音消除信號至一接收器中，其中該迴音消除信號係用以消除該接收器所接收之一接收信號中的一迴音信號，該傳送信號與該接收信號係由同一個外部傳輸通道進行傳送接收，且該迴音信號包括有一第一響應以及一第二響應，該裝置包含：一第一信號處理電路，用來依據該傳送信號以產生一第一迴音消除信號，該第一迴音消除信號係用以實質上對應於該第一響應；一第二信號處理電路，用來依據該傳送信號以產生一第二迴音消除信號，該第二迴音消除信號係用以實質上對應於該第二響應，其中，該第一響應與該第二響應係位於不同時間；以及一加總電路，耦接該第一與該第二信號處理電路，用以加總該第一迴音消除信號與該第二迴音消除信號以產生該迴音消除信號。
2. 如請求項第1項所述之裝置，更包含：一延遲電路，耦接該第一與該第二信號處理電路之間，用來依據一控制信號來調整該延遲電路的一延遲時間。
3. 如請求項第2項所述之裝置，更包含： 一延遲控制電路，耦接於該延遲電路，用來產生該控制信號。
4. 如請求項第3項所述之裝置，該延遲控制電路更包含：一延遲設定模組，用來控制該延遲電路使用複數個候選延遲時間；以及一運算模組，耦接於該第一、第二信號處理電路，用來依據該複數個候選延遲時間，計算出分別對應該複數個候選延遲時間之複數個運算結果；其中，該延遲控制電路依據該複數個運算結果以決定出該控制信號。
5. 如該求項第4項所述之裝置，其中該延遲控制電路依據該複數個運算結果之一極值以決定出該控制信號。
6. 如請求項第2、3、4、或5項所述之裝置，其中，該延遲時間係相應於與該第一響應與該第二響應之時間差。
7. 如請求項第2或3項所述之裝置，其中，藉由調整該延遲電路的該延遲時間以使得該第一迴音消除信號係實質上對應於該第一響應以及該第二迴音消除信號係實質上對應於該第二響應。
8. 如請求項第1、2、3、4、或5項所述之裝置，其中，該第一、第二信號處理電路係為一數位濾波電路。
9. 如請求項第4項所述之裝置，其中，該複數個運算結果係為加總該第一、第二信號處理電路之參數的絕對值或加總該第一、第二信號處理電路之參數的平方值。
10. 如請求項第4項所述之裝置，其中該第一、第二信號處理電路係透過一訓練(training)機制來運算出對應每一候選延遲時間之參數設定。
11. 如請求項第1項所述之裝置，該延遲電路包含有複數個串接之延遲單元以及一多工器。
12. 一種產生一迴音消除信號的方法，用以自一傳送器接收一傳送信號以產生一迴音消除信號至一接收器中，其中該迴音消除信號係用以消除該接收器所接收之一接收信號中的一迴音信號，該傳送信號與該接收信號係由同一個外部傳輸通道進行傳送接收，且該迴音信號包括有一第一響應以及一第二響應，該方法包含：依據該傳送信號以產生一第一迴音消除信號，該第一迴音消除信號係用以實質上對應於該第一響應；依據該傳送信號以產生一第二迴音消除信號，該第二迴音消除信號係用以實質上對應於該第二響應，其中，該第一響應與該第二響應係位於不同時間；以及 加總該第一迴音消除信號與該第二迴音消除信號以產生該迴音消除信號。
13. 如請求項第12項所述之方法，更包含：調整一延遲時間以使得該第一迴音消除信號係實質上對應於該第一響應以及該第二迴音消除信號係實質上對應於該第二響應。
14. 如請求項第13項所述之方法，該延遲控制電路更包含：分別使用複數個候選延遲時間的其中之一；以及計算出分別對應該複數個候選延遲時間的其中之一之一運算結果以產生複數個運算結果；依據該複數個運算結果以決定出該延遲時間。
15. 如請求項第14項所述之方法，其中，依據該複數個運算結果之一極值以決定出該延遲時間。
16. 如請求項第12或13項所述之方法，其中，該延遲時間係相應於與該第一響應與該第二響應之時間差。
17. 如請求項第12項所述之方法，其中，執行一數位濾波步驟以產生該第一迴音消除信號。
18. 一種迴音處理裝置，用以自一傳送器接收一傳送信號以產生一迴音消除信號至一接收器中，其中該迴音消除信號係用以消除該接收器所接收之一接收信號中的一迴音信號，該傳送信號與該接收信號係由同一個外部傳輸通道進行傳送接收，且該迴音信號包括有一第一響應以及一第二響應，該裝置包含：一第一信號處理電路，用來依據該傳送信號以產生一第一迴音消除信號；一第二信號處理電路，用來依據該傳送信號以產生一第二迴音消除信號；一延遲電路，耦接該第一與該第二信號處理電路之間，用來依據一控制信號來調整該延遲電路的一延遲時間，其中，調整該延遲時間以使得該第一迴音消除信號係實質上對應於該第一響應以及該第二迴音消除信號係實質上對應於該第二響應；以及一加總電路，耦接該第一與該第二信號處理電路，用以加總該第一迴音消除信號與該第二迴音消除信號以產生該迴音消除信號。
19. 如請求項第18項所述之裝置，更包含：一延遲控制電路，耦接於該延遲電路，用來產生該控制信號。
20. 如請求項第19項所述之裝置，該延遲控制電路更包含：一延遲設定模組，用來控制該延遲電路使用複數個候選延遲時 間；以及一運算模組，耦接於該第一、第二信號處理電路，用來依據該複數個候選延遲時間，計算出分別對應該複數個候選延遲時間之複數個運算結果；其中，該延遲控制電路依據該複數個運算結果以決定出該控制信號。
21. 如該求項第20項所述之裝置，其中該延遲控制電路依據該複數個運算結果之一極值以決定出該控制信號。
22. 如請求項第18、19、20、或21項所述之裝置，其中，該延遲時間係相應於與該第一響應與該第二響應之時間差。
23. 如請求項第18、19、20、或21項所述之裝置，其中，該第一、第二信號處理電路係為一數位濾波電路。
24. 如請求項第18、19、20、或21項所述之裝置，其中，該複數個運算結果係為加總該第一、第二信號處理電路之參數的絕對值或加總該第一、第二信號處理電路之參數的平方值。
25. 如請求項第24項所述之裝置，其中該第一、第二信號處理電路係透過一訓練(training)機制來運算出對應每一候選延遲時間之參數設定。