DE102017223466A1

DE102017223466A1 - Analog-digital-wandler mit selbst-verfolgung und selbst-rangingfenster

Info

Publication number: DE102017223466A1
Application number: DE102017223466.0A
Authority: DE
Inventors: Ivan Muhoberac
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2017-12-20
Filing date: 2017-12-20
Publication date: 2019-06-27
Also published as: US20190190527A1; US10447288B2

Abstract

Diese Offenbarung betrifft einen Analog-Digital-Wandler (ADC - analog-to-digital converter). Der ADC weist eine erste Erfassungsleitung und eine zweite Erfassungsleitung auf, die jeweils eine Vielzahl von seriell angeordneten Erfassungseinheiten umfassen, wobei die Erfassungseinheiten der ersten Erfassungsleitung gemäß einem ersten Signal gesteuert werden und die Erfassungseinheiten der zweiten Erfassungsleitung gemäß einem zweiten Signal gesteuert werden und wobei jede Erfassungsleitung eine erste Gruppe von seriell angeordneten Erfassungseinheiten und eine zweite Gruppe von seriell angeordneten Erfassungseinheiten umfasst, einen Pulsgenerator zur Erzeugung eines periodischen Pulssignals, das an jede der ersten und zweiten Erfassungsleitungen zugeführt wird, eine Abtasteinheit, die konfiguriert ist zum Auslesen von Werten, die von den Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in einer der ersten und zweiten Erfassungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht, und eine Erfassungsleitungssteuereinheit, die konfiguriert ist zum Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen gemäß einem Auslesen der Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen. Die Verzögerung dieser zweiten Gruppe von Erfassungseinheiten wird durch selektives Umgehen von Erfassungseinheiten angepasst. Die Offenbarung betrifft weiter ein Verfahren für einen Betrieb eines solchen ADCs.

Description

Technischer Bereich
Diese Anmeldung betrifft Analog-Digital-Wandler (ADCs - analog-to-digital converters), zum Beispiel Verzögerungsleitung-ADCs, und Verfahren für einen Betrieb von ADCs, z.B. zum Umwandeln eines analogen Eingangssignals oder einer analogen Eingangssignaldifferenz (differentielles analoges Eingangssignal) in einen digitalen Wert. Diese ADCs umfassen Einzel-Eingangs- und Differenz-ADCs. Die Anmeldung betrifft insbesondere Verzögerungsleitung-ADCs, die eines oder alles aus reduzierter Komplexität, Platzbedarf und Leistungsverbrauch haben.
Hintergrund
In herkömmlichen Verzögerungsleitung-ADCs (als ein nicht-einschränkendes Beispiel eines ADCs unter Verwendung einer zellenbasierten Erfassung in Ketten aufeinanderfolgend gekoppelter Erfassungszellen) ist ein Abtastfenster mit einer Größe (Anzahl von Erfassungszellen), die der gewünschten Bitauflösung des Verzögerungsleitung-ADCs entspricht, erforderlich. Man betrachte zum Beispiel einen Differenz-Verzögerungsleitung-ADC, einschließlich, für jede seiner zwei Verzögerungsleitungen, einer Gesamtanzahl von N Erfassungseinheiten (Erfassungszellen, Verzögerungseinheiten, Verzögerungszellen, Einheitszellen) in dem Abtastfenster. Dieser ADC müsste auch eine entsprechende Anzahl von Abtast-Latches (z.B. einschließlich Flipflops) zusammen mit einem Codierer (digitaler Codierer, z.B. thermisch zu binär) umfassen, der die von diesen N Erfassungseinheiten gehaltenen N Werte auslesen und diese N Werte entsprechend verarbeiten kann. Ein Einzel-Eingangs-Verzögerungsleitung-ADC mit der gleichen Bitauflösung müsste für seine Messleitung eine Gesamtanzahl von (2N-1) Erfassungseinheiten in dem Abtastfenster und entsprechende Abtast-Latches zusammen mit einem Codierer umfassen, der die (2N-1) Werte auslesen kann, die von diesen (2N-1) Erfassungseinheiten gehalten werden, und diese (2N-1) Werte geeignet verarbeiten. Demgemäß nehmen eine Komplexität, Verdrahtung, ein Platzbedarf und ein Leistungsverbrauch von herkömmlichen Verzögerungsleitung-ADCs im Verhältnis zu ihrer gewünschten Bitauflösung zu.
Somit besteht ein Bedarf für einen Verzögerungsleitung-ADC, der eine hohe Bitauflösung bei geringerer Komplexität, Platzbedarf und/oder Leistungsverbrauch erreichen kann. Es besteht ein weiterer Bedarf für einen Verzögerungsleitung-ADC, der seine Bitauflösung dynamisch anpassen kann, um dadurch den Leistungsverbrauch für Zeiten, bei denen nur eine niedrigere Bitauflösung erwünscht ist, adaptiv zu reduzieren. Es besteht weiterer Bedarf für Verfahren für einen Betrieb solcher Verzögerungsleitung-ADCs.
Zusammenfassung
In Anbetracht einiger oder aller dieser Erfordernisse schlägt die vorliegende Offenbarung Verzögerungsleitung-ADCs (Fenster-ADCs) und Verfahren für einen Betrieb von Verzögerungsleitung-ADCs mit den Merkmalen der jeweiligen unabhängigen Ansprüche vor.
Ein Aspekt der Offenbarung betrifft einen Analog-Digital-Wandler, ADC (analog-to-digital converter). Der ADC kann eine Analog-Digital-Wandlung unter Verwendung einer zellenbasierten Erfassung in Ketten von nacheinander verbundenen Erfassungszellen durchführen. Zum Beispiel kann der ADC ein Verzögerungsleitung-ADC sein. Der ADC kann eine erste Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) und eine zweite Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) umfassen. Jede Verzögerungsleitung kann eine Vielzahl von seriell (z.B. sequentiell) angeordneten digitalen Verzögerungseinheiten (oder Verzögerungszellen als nicht-einschränkende Beispiele von Erfassungszellen/Einheitszellen) umfassen. Die Verzögerungseinheiten können seriell gekoppelt (z.B. verbunden) sein. Die Verzögerungseinheiten der ersten Verzögerungsleitung können gemäß einem ersten Signal (erstes Steuersignal) gesteuert werden. Die Verzögerungseinheiten der zweiten Verzögerungsleitung können gemäß einem zweiten Signal (zweites Steuersignal) gesteuert werden. Jede Verzögerungseinheit (als ein nicht-einschränkendes Beispiel einer Erfassungszelle) kann eine bestimmte Verzögerung auf ein Signal anwenden, das der Verzögerungseinheit zugeführt wird, in Übereinstimmung mit dem jeweiligen Steuersignal. Das erste und das zweite Signal können z.B. Stromsignale oder Spannungssignale sein. Im Allgemeinen können das erste und das zweite Signal analoge Signale sein. Höhere Signalamplituden (Signalgrößen, z.B. höhere Ströme oder Spannungen) der ersten und zweiten Signale können jeweilige Verzögerungseinheiten steuern, um eine kürzere Verzögerung auf einen Puls anzuwenden, der sich durch jeweilige Verzögerungseinheiten ausbreitet. Jede Verzögerungsleitung kann eine erste Gruppe von seriell angeordneten Verzögerungseinheiten und eine zweite Gruppe von seriell angeordneten Verzögerungseinheiten umfassen. Die erste Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die erste Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die zweite Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die zweite Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die ersten Gruppen von Verzögerungseinheiten können als eine Abtaststufe des ADCs bildend bezeichnet werden. Es kann gesagt werden, dass die Länge der ersten Gruppen von Verzögerungseinheiten einer Abtastfenstergröße (Fenstergröße, Fensterlänge) oder einer Bitauflösung des ADCs entspricht. Es kann gesagt werden, dass die zweiten Gruppen von Verzögerungseinheiten einen Verfolgungsabschnitt des ADCs bilden. Der ADC kann weiter einen Pulsgenerator zum Erzeugen eines periodischen Pulssignals umfassen, das jeder der ersten und zweiten Verzögerungsleitungen zugeführt wird. Insbesondere kann das periodische Pulssignal jeweiligen ersten Verzögerungseinheiten (erste in Reihe) in den ersten und zweiten Verzögerungsleitungen zugeführt werden. Der ADC kann weiter eine Abtasteinheit umfassen, die konfiguriert ist zum Auslesen von Werten, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in einer der ersten und zweiten Verzögerungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Verzögerungseinheit (Auslöseeinheit) der anderen der ersten und zweiten Verzögerungsleitungen erreicht.
Zum Beispiel kann die vorgegebene Verzögerungseinheit die letzte Verzögerungseinheit dieser Verzögerungsleitung sein. Zum Beispiel kann der Puls, der ein Ende dieser Verzögerungsleitung erreicht, das Auslesen (Abtasten, Halten) in der jeweiligen anderen Verzögerungsleitung auslösen. Der ADC kann weiter eine Verzögerungsleitungssteuereinheit (als ein nicht-einschränkendes Beispiel einer Erfassungsleitungssteuereinheit) umfassen, die konfiguriert ist, um eine Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen gemäß einem Auslesen der Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen anzupassen. Die Verzögerung dieser zweiten Gruppe von Verzögerungseinheiten kann durch selektives Umgehen von Verzögerungseinheiten angepasst werden. Zum Beispiel kann eine Schaltoperation durchgeführt werden, um Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten selektiv aus dem Hauptsignalpfad der einen der ersten und zweiten Verzögerungsleitungen zu entfernen.
Dadurch wird die Verzögerung (Durchlaufzeit) der langsameren Verzögerungsleitung verkürzt und die Differenz zwischen den Durchlaufzeiten der zwei Verzögerungsleitungen wird reduziert. Dies ermöglicht ein Ausrichten der Zeitpunkte, an denen ein Puls den Abtastabschnitt in den zwei Verzögerungsleitungen erreicht. In anderen Worten, die Durchlaufzeitdifferenz, falls vorhanden, kann in das Abtastfenster gebracht werden, um durch das Abtasten erfassbar zu sein, auch für ein vergleichsweise kurzes Abtastfenster. Andererseits, da der Betrag (in Bezug auf eine Verzögerungseinheit), um den die langsamere Verzögerungsleitung verkürzt wurde, bekannt ist, kann ein digitaler Wert, der die volle Differenz zwischen Durchlaufzeiten der zwei Verzögerungsleitungen repräsentiert (die ohne Verkürzung vorhanden wären), rekonstruiert werden. Dieser Wert ist dann eine getreue digitale Repräsentation des analogen Eingangssignals (z.B. Spannung). Darüber hinaus kann dieser digitale Wert eine höhere Bitauflösung haben, als sie das vergleichsweise kurze Abtastfenster allein bieten würde. In anderen Worten, die Länge des Abtastfensters kann für eine gegebene gewünschte Bitauflösung reduziert werden. Dies bedeutet, dass die Anzahl von Abtastzellen und Latches reduziert werden kann, eine Verdrahtungskomplexität reduziert werden kann und eine Komplexität eines Codierers zum Verarbeiten der Abtastwerte reduziert werden kann. Folglich können Komplexität, Platzbedarf (Fläche) und Leistungsverbrauch des ADCs (z.B. Verzögerungsleitung-ADC) reduziert werden.
In einigen Ausführungsbeispielen kann die Anzahl umgangener Verzögerungseinheiten (d.h. die Anzahl von Verzögerungseinheiten, die für den nächsten Puls zu umgehen sind) in der zweiten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen von der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungseinheiten der einen ersten und zweiten Verzögerungsleitungen abhängen, die Werte haben, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Im Allgemeinen kann die Anzahl von umgangenen Verzögerungseinheiten (d.h. die Anzahl von Verzögerungseinheiten, die für den nächsten Puls zu umgehen sind) in der zweiten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen von der abgetasteten Verzögerung (Differenz bei Durchlaufzeiten, z.B. in Bezug auf Verzögerungseinheiten) zwischen den ersten und zweiten Verzögerungsleitungen abhängen.
Dadurch können die Zeitpunkte, an denen die sich durch die ersten und zweiten Verzögerungsleitungen ausbreitenden Pulse an den ersten Gruppen von Verzögerungseinheiten (d.h. an dem Abtastabschnitt) ankommen, ausgerichtet werden, wodurch sichergestellt wird, dass eine Verzögerung (Differenz bei Durchlaufzeiten) zwischen den Verzögerungsleitungen durch das Abtasten erfasst werden kann.
In einigen Ausführungsbeispielen kann ein Ausgang des ADCs abhängen von einer Summe der Anzahl von Verzögerungseinheiten (z.B. kann gegeben sein), die derzeit umgangen werden, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht, und der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen, die Werte umfassen, die das Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Im Allgemeinen kann der Ausgang des ADCs abhängen von der Anzahl von Verzögerungseinheiten, die aktuell umgangen werden, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht, und der abgetasteten Verzögerung (Differenz zwischen Durchlaufzeiten, z.B. in Bezug auf Verzögerungseinheiten) zwischen den ersten und zweiten Verzögerungsleitungen.
Demgemäß kann trotz des Verkürzens (Umgehen) in der einen der ersten und zweiten Verzögerungsleitungen eine aussagekräftige Repräsentation der Soll-Differenz der Durchlaufzeiten und somit des analogen Eingangssignals (z.B. Spannung) erlangt werden. In anderen Worten, der eventuelle digitale Ausgang wird durch das Umgehen nicht beeinflusst. Es ist wichtig, anzumerken, dass der digitale Ausgangswert eine Verzögerung (Differenz bei Durchlaufzeiten) zwischen den ersten und zweiten Verzögerungsleitungen angeben kann, die über dem Abtastfenster des ADCs (z.B. Verzögerungsleitung-ADC) liegt.
In einigen Ausführungsbeispielen kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen für den nächsten Puls des Pulssignals angepasst werden. Das heißt, ein Auslesen der einen der ersten und zweiten Verzögerungsleitungen wird für einen gegebenen Puls des Pulssignals durchgeführt und die Verzögerung der zweiten Gruppe von Verzögerungseinheiten dieser Verzögerungsleitung wird zur Ausbreitung des nächsten (d.h. nachfolgenden) Pulses des Pulssignals angepasst. Von jedem Puls kann gesagt werden, dass er einem Zyklus für den ADC entspricht oder diesen angibt.
In einigen Ausführungsbeispielen können das erste Signal und das zweite Signal eine Differenz eines analogen Eingangssignals (z.B. Spannung) angeben und können von einem Gleichtaktsignal um entgegengesetzte Vorzeichen versetzt sein. Das Gleichtaktsignal kann in einigen Fällen eine Amplitude von Null haben. Dadurch kann ein Differenz-Verzögerungsleitung-ADC implementiert werden.
In einigen Ausführungsbeispielen kann das erste Signal ein festes analoges Referenzsignal (z.B. Spannung) angeben und das zweite Signal kann ein analoges Eingangssignal (z.B. Spannung) angeben. In diesem Fall kann die erste Verzögerungsleitung als eine Referenzleitung bezeichnet werden. Die zweite Verzögerungsleitung kann als eine Messungsleitung oder Messleitung bezeichnet werden. Weiter kann die eine der ersten und zweiten Verzögerungsleitungen die zweite Verzögerungsleitung sein und die andere der ersten und zweiten Verzögerungsleitungen kann die erste Verzögerungsleitung sein. In anderen Worten, die Referenzleitung löst das Auslesen der Messleitung aus und es kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten der Messleitung sein, die angepasst wird. Dadurch kann ein Einzel-Eingangs-Verzögerungsleitung-ADC implementiert werden.
In einigen Ausführungsbeispielen kann die Verzögerungsleitungssteuereinheit weiter konfiguriert sein zum Anpassen einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung um den gleichen Betrag (z.B. in Bezug auf Verzögerungseinheiten). Dies kann durch selektives Umgehen von Verzögerungseinheiten erfolgen. Die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung können in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.
Demgemäß können die Verzögerungsleitungslängen dynamisch angepasst werden, um auf eine gewünschte Bitauflösung und/oder einen Dynamikbereich für den Verzögerungsleitung-ADC anzupassen. Ein Reduzieren der Verzögerungsleitungslängen führt zu einer Reduzierung des Leistungsverbrauchs. Somit kann in Fällen, in denen eine niedrigere Bitauflösung erforderlich ist, der Verzögerungsleitung-ADC an solche Anforderungen angepasst werden und der Leistungsverbrauch des Verzögerungsleitung-ADCs kann (vorübergehend) reduziert werden.
In einigen Ausführungsbeispielen kann der ADC weiter eine Eingangsstufe umfassen. Die Eingangsstufe kann einen oder mehrere Operationsverstärker zum Erzeugen der ersten und zweiten Signale aus einem oder mehreren analogen Eingangssignalen (z.B. Spannungen) umfassen.
Ein weiterer Aspekt der Offenbarung betrifft einen Analog-Digital-Wandler, ADC (analog-to-digital converter). Der ADC kann eine Analog-Digital-Wandlung unter Verwendung einer zellenbasierten Erfassung in Ketten von nacheinander verbundenen Erfassungszellen durchführen. Zum Beispiel kann der ADC ein Verzögerungsleitung-ADC sein. Der ADC kann eine erste Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) und eine zweite Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) umfassen. Jede Verzögerungsleitung kann eine Vielzahl von seriell (z.B. sequentiell) angeordneten digitalen Verzögerungseinheiten (oder Verzögerungszellen, als nicht-einschränkende Beispiele von Erfassungszellen/Einheitszellen) umfassen. Die Verzögerungseinheiten können seriell gekoppelt (z.B. verbunden) sein. Die Verzögerungseinheiten der ersten Verzögerungsleitung können gemäß einem ersten Signal (erstes Steuersignal) gesteuert werden Die Verzögerungseinheiten der zweiten Verzögerungsleitung können gemäß einem zweiten Signal (zweites Steuersignal) gesteuert werden. Jede Verzögerungseinheit (als ein nicht-einschränkendes Beispiel einer Erfassungszelle) kann eine bestimmte Verzögerung auf ein Signal anwenden, das der Verzögerungseinheit zugeführt wird, gemäß dem jeweiligen Steuersignal. Das erste und das zweite Signal können z.B. Stromsignale oder Spannungssignale sein. Im Allgemeinen können das erste und das zweite Signal analoge Signale sein. Höhere Signalamplituden (Signalgrößen, z.B. höhere Ströme oder Spannungen) der ersten und zweiten Signale können jeweilige Verzögerungseinheiten steuern, um eine kürzere Verzögerung auf einen Puls anzuwenden, der sich durch jeweilige Verzögerungseinheiten ausbreitet. Jede Verzögerungsleitung kann eine erste Gruppe von seriell angeordneten Verzögerungseinheiten und eine zweite Gruppe von seriell angeordneten Verzögerungseinheiten umfassen. Die erste Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die erste Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die zweite Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die zweite Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die ersten Gruppen von Verzögerungseinheiten können als eine Abtaststufe des ADCs bildend bezeichnet werden. Es kann gesagt werden, dass die Länge der ersten Gruppen von Verzögerungseinheiten einer Abtastfenstergröße (Fenstergröße, Fensterlänge) oder Bitauflösung des ADCs entspricht. Es kann gesagt werden, dass die zweiten Gruppen von Verzögerungseinheiten einen Verfolgungsabschnitt des ADCs bilden. Der ADC kann weiter einen Pulsgenerator zum Erzeugen eines periodischen Pulssignals umfassen, das jeder der ersten und zweiten Verzögerungsleitungen zugeführt wird. Insbesondere kann das periodische Pulssignal jeweiligen ersten Verzögerungseinheiten (erste in Reihe) in den ersten und zweiten Verzögerungsleitungen zugeführt werden. Der ADC kann weiter eine Abtasteinheit umfassen, die konfiguriert ist zum Auslesen von Werten, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in einer der ersten und zweiten Verzögerungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Verzögerungseinheit (Auslöseeinheit) der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Zum Beispiel kann die vorgegebene Verzögerungseinheit die letzte Verzögerungseinheit dieser Verzögerungsleitung sein. Zum Beispiel kann der Puls, der ein Ende dieser Verzögerungsleitung erreicht, das Auslesen (Abtasten, Halten bzw. Latching) in der jeweiligen anderen Verzögerungsleitung auslösen. Der ADC kann weiter eine Verzögerungsleitungssteuereinheit (als ein nicht-einschränkendes Beispiel einer Erfassungsleitungssteuereinheit) umfassen, die konfiguriert ist, um eine Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und eine Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung um den gleichen Betrag anzupassen. Dies kann durch selektives Umgehen von Verzögerungseinheiten erfolgen. Zum Beispiel kann eine Schaltoperation durchgeführt werden, um Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten selektiv aus dem Hauptsignalpfad der einen der ersten und zweiten Verzögerungsleitungen zu entfernen.
In einigen Ausführungsbeispielen kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.
Demgemäß können die Verzögerungsleitungslängen dynamisch angepasst werden, um auf eine gewünschte Bitauflösung und/oder einen Dynamikbereich für den Verzögerungsleitung-ADC anzupassen. Ein Reduzieren der Verzögerungsleitungslängen führt zu einer Reduzierung des Leistungsverbrauchs. Somit kann in Fällen, in denen eine niedrigere Bitauflösung erforderlich ist, der Verzögerungsleitung-ADC an solche Anforderungen angepasst werden und der Leistungsverbrauch des Verzögerungsleitung-ADCs kann (vorübergehend) reduziert werden.
Ein weiterer Aspekt der Offenbarung betrifft ein Verfahren zum Steuern eines ADCs. Der ADC kann eine Analog-Digital-Wandlung unter Verwendung einer zellenbasierten Erfassung in Ketten von nacheinander verbundenen Erfassungszellen durchführen. Zum Beispiel kann der ADC ein Verzögerungsleitung-ADC sein. Der ADC kann eine erste Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) und eine zweite Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) umfassen. Jede Verzögerungsleitung kann eine Vielzahl von seriell (z.B. sequentiell) angeordneten digitalen Verzögerungseinheiten (oder Verzögerungszellen, als nicht-einschränkende Beispiele von Erfassungszellen/Einheitszellen) umfassen. Die Verzögerungseinheiten können seriell gekoppelt (z.B. verbunden) sein. Die Verzögerungseinheiten der ersten Verzögerungsleitung können gemäß einem ersten Signal (erstes Steuersignal) gesteuert werden. Die Verzögerungseinheiten der zweiten Verzögerungsleitung können gemäß einem zweiten Signal (zweites Steuersignal) gesteuert werden. Jede Verzögerungseinheit (als ein nicht-einschränkendes Beispiel einer Erfassungszelle) kann eine bestimmte Verzögerung auf ein Signal anwenden, das der Verzögerungseinheit zugeführt wird, gemäß dem jeweiligen Steuersignal. Das erste und das zweite Signal können analoge Signale sein, wie z.B. Stromsignale oder Spannungssignale. Höhere Signalamplituden (Signalgrößen, z.B. höhere Ströme oder Spannungen) der ersten und zweiten Signale können jeweilige Verzögerungseinheiten steuern, um eine kürzere Verzögerung auf einen Puls anzuwenden, der sich durch entsprechende Verzögerungseinheiten ausbreitet. Jede Verzögerungsleitung kann eine erste Gruppe von seriell angeordneten Verzögerungseinheiten und eine zweite Gruppe von seriell angeordneten Verzögerungseinheiten umfassen. Die erste Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die erste Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die zweite Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die zweite Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die ersten Gruppen von Verzögerungseinheiten können als eine Abtaststufe des Verzögerungsleitung-ADCs bildend bezeichnet werden. Es kann gesagt werden, dass die Länge der ersten Gruppen von Verzögerungseinheiten einer Abtastfenstergröße (Fenstergröße, Fensterlänge) oder Bitauflösung des Verzögerungsleitung-ADCs entspricht. Es kann gesagt werden, dass die zweiten Gruppen von Verzögerungseinheiten einen Verfolgungsabschnitt des Verzögerungsleitung-ADCs bilden. Das Verfahren kann ein Erzeugen eines periodischen Pulssignals und Zuführen des periodischen Pulssignals zu jeder der ersten und zweiten Verzögerungsleitungen umfassen. Insbesondere kann das periodische Pulssignal jeweiligen ersten Verzögerungseinheiten (erste in Reihe) in den ersten und zweiten Verzögerungsleitungen zugeführt werden. Das Verfahren kann weiter umfassen ein Auslesen (Abtasten, Halten) von Werten, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in einer der ersten und zweiten Verzögerungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Das Verfahren kann weiter umfassen ein Anpassen einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen gemäß einem Auslesen der Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen. Die Verzögerung dieser zweiten Gruppe von Verzögerungseinheiten kann durch selektives Umgehen von Verzögerungseinheiten angepasst werden. Zum Beispiel kann eine Schaltoperation durchgeführt werden, um Verzögerungseinheiten selektiv aus dem Hauptsignalpfad zu entfernen.
In einigen Ausführungsbeispielen kann die Anzahl umgangener Verzögerungseinheiten (d.h. die Anzahl von Verzögerungseinheiten, die für den nächsten Puls zu umgehen sind) in der zweiten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen von der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen abhängen, die Werte umfassen, die ein Fehlen eines Pulses angeben. Im Allgemeinen kann die Anzahl von umgangenen Verzögerungseinheiten (d.h. die Anzahl von Verzögerungseinheiten, die für den nächsten Puls zu umgehen sind) in der zweiten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen von der abgetasteten Verzögerung (Differenz bei Durchlaufzeiten, z.B. in Bezug auf Verzögerungseinheiten) zwischen den ersten und zweiten Verzögerungsleitungen abhängen.
In einigen Ausführungsbeispielen kann das Verfahren weiter ein Ausgeben eines digitalen Werts umfassen, der abhängt von einer Summe der Anzahl von Verzögerungseinheiten, die aktuell umgangen werden, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht, und der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungseinheiten der einen der ersten und zweiten Verzögerungsleitungen, die Werte umfassen, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und des zweiten Verzögerungsleitungen erreicht. Im Allgemeinen kann der Ausgang des Verzögerungsleitung-ADCs abhängen von der Anzahl der Verzögerungseinheiten, die aktuell umgangen werden, wenn der Puls des Pulssignals die vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht, und der abgetasteten Verzögerung (Differenz bei Durchlaufzeiten, z.B. in Bezug auf Verzögerungseinheiten) zwischen den ersten und zweiten Verzögerungsleitungen.
In einigen Ausführungsbeispielen kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen für den nächsten Puls des Pulssignals angepasst werden.
In einigen Ausführungsbeispielen können das erste Signal und das zweite Signal eine Differenz eines analogen Eingangssignals (z.B. Spannung) angeben und können von einem Gleichtaktsignal um entgegengesetzte Vorzeichen versetzt sein.
In einigen Ausführungsbeispielen kann das erste Signal ein festes analoges Referenzsignal (z.B. Spannung) angeben. Das zweite Signal kann ein analoges Eingangssignal (z.B. Spannung) angeben. In diesem Fall kann die erste Verzögerungsleitung als eine Referenzleitung bezeichnet werden. Die zweite Verzögerungsleitung kann als eine Messungsleitung oder Messleitung bezeichnet werden. Weiter kann die eine der ersten und zweiten Verzögerungsleitungen die zweite Verzögerungsleitung sein und die andere der ersten und zweiten Verzögerungsleitungen kann die erste Verzögerungsleitung sein. In anderen Worten, die Referenzleitung löst das Auslesen der Messleitung aus und es kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten der Messleitung sein, die angepasst wird.
In einigen Ausführungsbeispielen kann das Verfahren weiter ein Anpassen einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung um den gleichen Betrag umfassen. Dies kann durch selektives Umgehen von Verzögerungseinheiten erfolgen. Die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung können in Übereinstimmung mit einer gewünschten Auflösung des Verzögerungsleitung-ADCs angepasst werden.
In einigen Ausführungsbeispielen kann das Verfahren weiter ein Erzeugen der ersten und zweiten Signale aus einem oder mehreren analogen Eingangssignalen (z.B. Spannungen) mittels eines oder mehrerer Operationsverstärker umfassen.
Ein Aspekt der Offenbarung betrifft ein Verfahren zum Steuern eines ADCs. Der ADC kann eine Analog-Digital-Wandlung unter Verwendung einer zellenbasierten Erfassung in Ketten von nacheinander verbundenen Erfassungszellen durchführen. Zum Beispiel kann der ADC ein Verzögerungsleitung-ADC sein. Der ADC kann eine erste Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) und eine zweite Verzögerungsleitung (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) umfassen. Jede Verzögerungsleitung kann eine Vielzahl von seriell (z.B. sequentiell) angeordneten digitalen Verzögerungseinheiten (oder Verzögerungszellen, als nicht-einschränkende Beispiele von Erfassungszellen/Einheitszellen) umfassen. Die Verzögerungseinheiten können seriell gekoppelt (z.B. verbunden) sein. Die Verzögerungseinheiten der ersten Verzögerungsleitung können gemäß einem ersten Signal (erstes Steuersignal) gesteuert werden. Die Verzögerungseinheiten der zweiten Verzögerungsleitung können gemäß einem zweiten Signal (zweites Steuersignal) gesteuert werden. Jede Verzögerungseinheit (als ein nicht-einschränkendes Beispiel einer Erfassungszelle) kann eine bestimmte Verzögerung auf ein Signal anwenden, das der Verzögerungseinheit zugeführt wird, gemäß dem jeweiligen Steuersignal. Das erste und das zweite Signal können analoge Signale sein, wie z.B. Stromsignale oder Spannungssignale. Höhere Signalamplituden (Signalgrößen, z.B. höhere Ströme oder Spannungen) der ersten und zweiten Signale können jeweilige Verzögerungseinheiten steuern, um eine kürzere Verzögerung auf einen Puls anzuwenden, der sich durch entsprechende Verzögerungseinheiten ausbreitet. Jede Verzögerungsleitung kann eine erste Gruppe von seriell angeordneten Verzögerungseinheiten und eine zweite Gruppe von seriell angeordneten Verzögerungseinheiten umfassen. Die erste Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die erste Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die zweite Gruppe von Verzögerungseinheiten der ersten Verzögerungsleitung kann die gleiche Länge (in Bezug auf Verzögerungseinheiten) wie die zweite Gruppe von Verzögerungseinheiten der zweiten Verzögerungsleitung haben. Die ersten Gruppen von Verzögerungseinheiten können als eine Abtaststufe des Verzögerungsleitung-ADCs bildend bezeichnet werden. Es kann gesagt werden, dass die Länge der ersten Gruppen von Verzögerungseinheiten einer Abtastfenstergröße (Fenstergröße, Fensterlänge) oder Bitauflösung des Verzögerungsleitung-ADCs entspricht. Es kann gesagt werden, dass die zweiten Gruppen von Verzögerungseinheiten einen Verfolgungsabschnitt des Verzögerungsleitung-ADCs bilden. Das Verfahren kann ein Erzeugen eines periodischen Pulssignals und Zuführen des periodischen Pulssignals zu jeder der ersten und zweiten Verzögerungsleitungen umfassen. Insbesondere kann das periodische Pulssignal jeweiligen ersten Verzögerungseinheiten (erste in Reihe) in den ersten und zweiten Verzögerungsleitungen zugeführt werden. Das Verfahren kann weiter ein Auslesen (Abtasten, Halten) von Werten umfassen, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in einer der ersten und zweiten Verzögerungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Verzögerungseinheit der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Das Verfahren kann weiter ein Anpassen einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und einer Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung um den gleichen Betrag umfassen. Dies kann durch selektives Umgehen von Verzögerungseinheiten erfolgen. Zum Beispiel kann eine Schaltoperation durchgeführt werden, um Verzögerungseinheiten selektiv aus dem Hauptsignalpfad zu entfernen.
In einigen Ausführungsbeispielen kann die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung und die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der zweiten Verzögerungsleitung in Übereinstimmung mit einer gewünschten Auflösung des Verzögerungsleitung-ADCs angepasst werden.
Insbesondere kann das Verfahren auf eine der oben beschriebenen Schaltungen (Verzögerungsleitung-ADCs) angewendet werden, z.B. als ein Verfahren für einen Betrieb dieser Schaltungen. Zusätzlich zu Schritten für einen Betrieb dieser Schaltungen kann das Verfahren weiter Schritte zum Vorsehen oder Anordnen von einem, einigen oder allen der Elemente dieser Schaltungen und/oder Schritte zum Koppeln oder Verbinden jeweiliger Elemente dieser Schaltungen umfassen.
Darüber hinaus ist offensichtlich, dass Verfahrensschritte und Vorrichtungsmerkmale auf viele Arten ausgetauscht werden können. Insbesondere können die Details des offenbarten Verfahrens als eine Vorrichtung implementiert werden, die ausgebildet ist, um einige oder alle der Schritte des Verfahrens auszuführen, und umgekehrt, wie für Fachleute offensichtlich ist. Insbesondere ist offensichtlich, dass sich das Verfahren gemäß der Offenbarung auf Verfahren für einen Betrieb der Schaltungen gemäß den obigen Ausführungsbeispielen und deren Variationen beziehen und dass entsprechende Aussagen bezüglich der Schaltungen ebenfalls für die entsprechenden Verfahren gelten.
Es ist auch offensichtlich, dass sich in dem vorliegenden Dokument der Begriff „koppeln“ oder „gekoppelt“ auf Elemente bezieht, die miteinander in elektrischer Verbindung sind, entweder direkt verbunden, z.B. über Drähte, oder auf andere Weise (z.B. indirekt).
Figurenliste
Beispielhafte Ausführungsbeispiele der Offenbarung werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen, und wobei:

1 schematisch ein Beispiel eines Einzel-Eingangs-Verzögerungsleitung-ADCs zeigt,
2 schematisch ein Beispiel eines Differenz-Verzögerungsleitung-ADCs zeigt,
3 schematisch ein Beispiel eines Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung zeigt,
4 schematisch ein Beispiel für ein Abtasten, Verfolgen und Ausgeben in Abhängigkeit von einem Eingang in einen Verzögerungsleitung-ADC gemäß Ausführungsbeispielen der Offenbarung zeigt,
5 ein Beispiel eines Graphen zeigt, der eine niedrigstwertige Bitgröße als eine Funktion einer Anzahl von Verzögerungseinheiten in jeder Verzögerungsleitung eines Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung zeigt,
6 ein Beispiel eines Graphen zeigt, der eine Übertragungsfunktion eines Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung zeigt, und
7 ein Detail des Graphen von 6 zeigt.

Detaillierte Beschreibung
Ein Beispiel eines Einzel-Eingangs(nicht-Differenz)-Verzögerungsleitung-ADCs 100 wird in 1 gezeigt. In diesem bestimmten Beispiel ist der Verzögerungsleitung-ADC ein N-Bit-Fenster-Verzögerungsleitung-ADC. Die Architektur basiert auf einer Mess(M - measurement)-Leitung 120 und einer Referenz(R - reference)-Leitung 110. Jede Leitung weist eine Vielzahl von seriell angeordneten (z.B. gekoppelten) digitalen Verzögerungseinheiten (Verzögerungszellen, Erfassungszeilen, Einheitszellen) 111, 121 auf. Die Verzögerungseinheiten 111 der Referenzleitung 110 werden durch ein erstes Signal (erstes Steuersignal) 101 gesteuert, das aus einer festen Referenzspannung VREF erzeugt wird, z.B. mittels eines ersten Operationsverstärkers 195a und einer ersten steuerbaren Stromquelle 196a, die unter Steuerung eines Ausgangs des ersten Operationsverstärkers 195a arbeitet. Dabei hängt die Verzögerung, die von den Verzögerungseinheiten 111 der Referenzleitung 110 auf ein sich entlang der Referenzleitung 110 ausbreitendes Signal (z.B. Puls) angewendet wird, von einer Größe (Amplitude) des ersten Signals 101 ab. Je größer zum Beispiel die Größe des ersten Signals 101 ist, desto kleiner ist die Verzögerung, die von jeder Verzögerungseinheit 111 der Referenzleitung 110 angewendet wird. Da das erste Signal 101 eine konstante Größe hat, hat die Referenzleitung 110 eine feste Durchlaufzeit. Die Verzögerungseinheiten 121 der Messleitung 120 werden durch ein zweites Signal (zweites Steuersignal) 102 gesteuert, das aus einer Eingangsspannung (einer zu digitalisierenden Spannung) V_IN z.B. mittels eines zweiten Operationsverstärkers 195b und einer zweiten steuerbaren Stromquelle 196b erzeugt wird, die unter Steuerung eines Ausgangs des zweiten Operationsverstärkers 195b arbeitet. Die Verzögerung, die von den Verzögerungseinheiten 121 der Messleitung 120 auf ein sich entlang der Messleitung 120 ausbreitendes Signal (z.B. Puls) angewendet wird, hängt von einer Größe des zweiten Signals 102 ab. Zum Beispiel, je größer die Größe des zweiten Signals 102 ist, desto kleiner ist die Verzögerung, die von jeder Verzögerungseinheit 121 der Messleitung 120 angewendet wird. Da das zweite Signal 102 mit der Zeit variiert, wenn die Eingangsspannung V_IN variiert, hat die Messleitung 120 eine variable Durchlaufzeit.
Der Verzögerungsleitung-ADC 100 weist einen Pulsgenerator 150 (Taktgenerator) zum Erzeugen eines periodischen Pulssignals 103 auf (z.B. ein periodisches Signal, das eine Vielzahl von aufeinanderfolgenden Pulsen aufweist, wie z.B. Rechteckpulse). Das Pulssignal 103 wird sowohl der Referenzleitung 110 als auch der Messleitung 120 zugeführt, so dass sich die Pulse des Pulssignals entlang der Referenzleitung 110 und der Messleitung 120 ausbreiten können.
Die Messleitung 120 weist z.B. gegen das Ende der Leitung eine Anzahl (2N-1) von Abtastzellen (d.h. Verzögerungseinheiten, deren gehaltene Werte abgetastet werden können) auf und ermöglicht eine N-Bit-Auflösung der Analog-Digital-Umwandlung. Werte, die von den Abtastzellen gehalten werden (z.B. logisch O oder logisch 1), können ausgelesen werden (abgetastet, gehalten bzw. latched) durch eine digitale Schaltung 130, die einen Codierer 134 und eine Vielzahl von Latches 132 (z.B. einschließlich Flip-Flops) aufweist, einen für jede der (2N-1) Abtastzellen. Jede Abtastzelle ist mit ihrem jeweiligen Latch 132 gekoppelt (z.B. verbunden). Die Latches 132 werden durch ein Trigger- bzw. Auslösersignal gesteuert. Ausgänge der Latches 132 werden an den Codierer 134 vorgesehen, der die von den Abtastzellen abgetasteten Werte verarbeitet, um einen digitalen Ausgang 105 zu erzeugen, der die Eingangsspannung V_IN angibt. Zum Beispiel kann der Codierer 134 eine Umwandlung von thermisch zu binär durchführen.
Die Referenzleitung 110 erzeugt das oben angeführte Auslösersignal zum Abtasten (Halten) der (2N-1) Abtastzellen in der Messleitung 120. Ein Auslöser zum Abtasten wird jedes Mal ausgegeben, wenn ein Puls des Pulssignals eine vorgegebene Zelle der Referenzleitung 110 erreicht, wie Zelle 0 (Zelle #) in der Referenzleitung 110 in 1. Bei Auftreten eines solchen Auslösers werden die von den Abtastzellen der Messleitung 120 gehaltenen Werte ausgelesen (abgetastet, gehalten). In anderen Worten, jedes Mal, wenn ein Puls die vorgegebene Zelle der Referenzleitung 110 erreicht, wird die Durchlaufdifferenz (in Einheiten von Zellen) zwischen der Referenzleitung 110 und der Messleitung 120 bestimmt (durch Abtasten der Werte, die von den Abtastzellen gehalten werden). Diese Durchlaufdifferenz entspricht einer bestimmten Differenz der Signalgröße zwischen dem ersten Signal 101 (abhängig von der Referenzspannung V_REF) und dem zweiten Signal 102 (abhängig von der Eingangsspannung V_IN) und gibt somit eine digitalisierte Version der Eingangsspannung V_IN an.
Wie aus 1 zu sehen ist, muss der Verzögerungsleitung-ADC 100 eine große Anzahl von Abtastzellen in der Messleitung 120 und entsprechende Latches zum Vorsehen einer bestimmten Bitauflösung umfassen. Für ein vernünftiges Anpassen und Ausgleichen zwischen den zwei Leitungen muss die Referenzleitung 110 die gleiche Anzahl von Zellen wie die Messleitung 120 und die gleiche Last (Momentaufnahme- bzw. Snapshot-Register) wie die Messleitung 110 haben. Die Latches 132 bestehen üblicherweise aus Flip-Flops und einer Metastabilität-vermeidenden Schaltung und verursachen eine signifikante Vergrößerung der Fläche (Platzbedarf) und des Leistungsverbrauchs.
Zusammenfassend muss zum Erreichen einer N-Bit-Auflösung der ADC 100 von 1 2×(2N-1) Abtastzellen, 2x(2N-1) Latches, eine geeignete Verdrahtung sowie einen zur Verarbeitung von 2×(2N-1) abgetasteten Werten fähigen Codierer aufweisen. Somit zeigt der Verzögerungsleitung-ADC 100 von 1 eine ziemlich große Komplexität, Fläche und Leistungsverbrauch.
Ein Beispiel eines Differenz-Verzögerungsleitung-ADCs 200 ist in 2 gezeigt. In diesem bestimmten Beispiel ist der Verzögerungsleitung-ADC ein N-Bit-Fenster-Verzögerungsleitung-ADC. Die Architektur basiert auf einer ersten Leitung (L1, erste Verzögerungsleitung) 210 und einer zweiten Leitung (L2, zweite Verzögerungsleitung) 220. Jede Leitung weist eine Vielzahl von seriell angeordneten (z.B. gekoppelten) digitalen Verzögerungseinheiten (Verzögerungszellen, Erfassungszellen, Einheitszellen) 211, 221 auf. Die Verzögerungseinheiten 211 der ersten Leitung 210 werden durch ein erstes Signal (erstes Steuersignal) 201 gesteuert und die Verzögerungseinheiten 221 der zweiten Leitung 220 werden durch ein zweites Signal (zweites Steuersignal) 202 gesteuert. Sowohl das erste Signal 201 als auch das zweite Signal 202 können analoge Signale sein (z.B. Spannungssignale oder Stromsignale). Weiter können sowohl das erste Signal 201 als auch das zweite Signal 202 auf einem differentiellen Differenzeingangssignal basieren oder diesem entsprechen. Zum Beispiel können das erste Signal 201 und das zweite Signal 202 aus einer Differenzspannung (z.B. ΔV_IN = V_P - V_N) erzeugt werden, die einer Differenz zwischen einer positiven Eingangsspannung V_P und einer negativen Eingangsspannung V_N entspricht, zum Beispiel mittels eines Operationsverstärkers 295 und erster und zweiter steuerbarer Stromquellen 296a, 296b. Das erste Signal 201 und das zweite Signal 202 können beide einen „Gleichtaktmodus (CM - common mode)“-Beitrag haben. Das erste Signal 201 kann durch Hinzufügen eines Strombeitrags, der von der Differenzspannung abhängt, zu dem Gleichtaktmodus erlangt werden. Das zweite Signal 202 kann durch Hinzufügen des gleichen Strombeitrags, jedoch mit entgegengesetztem Vorzeichen, zu dem Gleichtaktmodus erlangt werden. Die Verzögerung, die von den Verzögerungseinheiten 211 der ersten Leitung 210 auf ein sich entlang der ersten Leitung 210 ausbreitendes Signal (z.B. Puls) angewendet wird, hängt von einer Größe (Amplitude) des ersten Signals 201 ab. Zum Beispiel ist, je größer die Größe des ersten Signals 201 ist, desto kleiner die Verzögerung, die von jeder Verzögerungseinheit 211 der ersten Leitung 210 angewendet wird. Die Verzögerung, die von den Verzögerungseinheiten 221 der zweiten Leitung 220 auf ein sich entlang der zweiten Leitung 220 ausbreitendes Signal (z.B. Puls) angewendet wird, hängt von einer Größe des zweiten Signals 202 ab. Je größer z.B. die Größe des zweiten Signals 202 ist, desto kleiner ist die Verzögerung, die von jeder Verzögerungseinheit 222 der zweiten Leitung 220 angewendet wird. Da sowohl das erste Signal 201 als auch das zweite Signal 202 mit der Zeit variieren, wenn die Differenzspannung variiert, haben beide Leitungen variable Durchlaufzeiten.
Der Verzögerungsleitung-ADC 200 weist einen Pulsgenerator 250 (Taktgenerator) auf zum Erzeugen eines periodischen Pulssignals 203 (z.B. ein periodisches Signal, das eine Vielzahl von aufeinanderfolgenden Pulsen aufweist, wie z.B. Rechteckpulse). Das Pulssignal 203 wird sowohl der ersten Leitung 210 als auch der zweiten Leitung 220 zugeführt, so dass sich die Pulse des Pulssignals entlang der ersten Leitung 210 und der zweiten Leitung 220 ausbreiten können.
Die erste und die zweite Leitung 210, 220 weisen jeweils N Abtastzellen auf (d.h. Verzögerungseinheiten, deren gehaltene Werte abgetastet werden können), so dass der Verzögerungsleitung-ADC 200 eine N-Bit-Auflösung der Analog-Digital-Umwandlung ermöglicht. Werte, die von den Abtastzellen (z.B. logisch 0 oder logisch 1) der ersten Leitung 210 gehalten werden, können durch eine erste digitale Schaltung 230-1, die einen ersten Codierer 234-1 und eine Vielzahl von Latches 232-1 (z.B. einschließlich Flip-Flops) aufweist, ausgelesen (abgetastet, gehalten) werden, einer für jede der N Abtastzellen der ersten Leitung 210. Werte, die von den Abtastzellen (z.B. logisch 0 oder logisch 1) der zweiten Leitung 220 gehalten werden, können durch eine zweite digitale Schaltung 230-2, die einen zweiten Codierer 234-2 und eine Vielzahl von Latches 232-2 (z.B. einschließlich Flip-Flops) umfasst, ausgelesen werden (abgetastet, gehalten), einer für jede der N Abtastzellen der zweiten Leitung 220. Jede Abtastzelle ist mit ihrem jeweiligen Latch 232 gekoppelt (z.B. verbunden). Die Latches 232 jeder digitalen Schaltung 230 werden durch ein jeweiliges Auslösersignal gesteuert. Ausgänge der Latches 232-1 der ersten digitalen Schaltung 230-1 werden an den ersten Codierer 234-1 vorgesehen, der konfiguriert ist, um die von den Abtastzellen der ersten Leitung 210 abgetasteten Werte zu verarbeiten, um einen digitalen Ausgang 205 zu erzeugen, der die Differenzspannung angibt. Ausgänge der Latches 232-2 der zweiten digitalen Schaltung 230-2 werden an den zweiten Codierer 234-2 vorgesehen, der konfiguriert ist, um die von den Abtastzellen der zweiten Leitung 220 abgetasteten Werte zu verarbeiten, um einen digitalen Ausgang 205 zu erzeugen, der die Differenzspannung angibt. Zum Beispiel können sowohl der erste Codierer 234-1 als auch der zweite Codierer 234-2 eine Umwandlung von thermisch zu binär durchführen.
Immer, wenn ein gegebener Puls eine vorgegebene Zelle (Auslöserzelle) in der ersten Leitung 210 oder die vorgegebene Zelle (Auslöserzelle) in der zweiten Leitung 220 erreicht, wird ein Auslöser zum Abtasten (Halten) für die jeweils andere Leitung erzeugt. Die vorgegebene Zelle kann z.B. die letzte Zelle in der jeweiligen Leitung sein. Pro Puls wird nur ein Auslöser für ein Abtasten erzeugt. In anderen Worten, die schnellere Leitung (die Leitung, für die der Puls zuerst die vorgegebene Zelle erreicht) erzeugt einen Auslöser zum Abtasten (Halten) der N Abtastzellen der anderen langsameren Leitung, aber nicht umgekehrt. Bei Auftreten eines solchen Auslösers werden die von den Abtastzellen der jeweiligen Leitung gehaltenen Werte ausgelesen (abgetastet, gehalten). In anderen Worten, jedes Mal, wenn ein Puls die vorgegebene Zelle der schnelleren Leitung erreicht (dies kann jede Leitung sein, abhängig von der Größe des ersten und des zweiten Signals 201, 202), wird die Durchlaufdifferenz (in Einheiten von Zellen) zwischen der ersten und der zweiten Leitung 210, 220 bestimmt (durch Abtasten der Werte, die von den Abtastzellen der langsameren Leitung gehalten werden). Diese Durchlaufdifferenz entspricht einer bestimmten Differenz der Signalgröße zwischen dem ersten Signal 201 und dem zweiten Signal 202, beide in Abhängigkeit von der Differenzspannung, jedoch mit unterschiedlichem Vorzeichen, und ist somit indikativ für eine digitalisierte Version der Differenzspannung.
Wie aus 2 zu sehen ist, muss der Verzögerungsleitung-ADC 200 eine große Anzahl von Abtastzellen in der ersten Leitung 201 und der zweiten Leitung 220 und entsprechende Latches zum Vorsehen einer bestimmten Bitauflösung umfassen. Der Bedarf an der Anzahl von Latches pro Leitung ist ebenfalls stark mit dem gewünschten dynamischen Bereich korreliert. Die Latches 232 bestehen üblicherweise aus Flip-Flops und einer Meta-Stabilität-vermeidenden Schaltung und repräsentieren eine signifikante Zunahme der Fläche und des Leistungsverbrauchs.
Somit ermöglichen die Verzögerungsleitung-ADCs, wie in 1 oder 2 gezeigt, eine hohe Bitauflösung nur auf Kosten einer hohen Abtastkomplexität, einer hohen Verdrahtungskomplexität, eines hohen Leistungsverbrauchs und eines großen Platzbedarfs.
Im Gegensatz dazu ermöglichen Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung, die Anzahl von Abtastzellen (bei einer gegebenen Bitauflösung) und somit die Anzahl von Latches durch Implementieren des im Folgenden vorgeschlagenen Verfolgungsalgorithmus signifikant zu reduzieren. Diese Verzögerungsleitung-ADCs können vollständig differentiell gehalten werden. Alternativ können Ausführungsbeispiele der Offenbarung auch in Einzel-Eingangs-Verzögerungsleitung-ADCs implementiert werden. Im Allgemeinen ermöglichen die in der vorliegenden Offenbarung beschriebenen Konzepte einen Kompromiss zwischen einer Eingangs-bezogenen Bandbreite (Verfolgungsgeschwindigkeit oder wie schnell der Ausgang dem Eingang folgen kann) und Leistungsverbrauch, Fläche und Abtastkomplexität, während derselbe Eingangsspannungsbereich und Auflösung beibehalten wird.
Allgemein betreffen Ausführungsbeispiele der vorliegenden Offenbarung ADCs basierend auf Verzögerungsleitungen (Erfassungszellen), die charakteristische Übertragungsfunktionen aufweisen, die als ein Ergebnis der Anzahl von nacheinander verbundenen Zellen pro Leitung berechnet werden können. Das Ziel ist, eine hohe Auflösung und einen hohen Dynamikbereich zu erreichen, obwohl die Anzahl der Erfassungszellen (und dementsprechend Leistungsverbrauch, Komplexität und Platzbedarf) im Vergleich zu herkömmlichen Implementierungen reduziert ist. Um dieses Ziel zu erreichen, schlägt die vorliegende Offenbarung eine neuartige Verfolgungsarchitektur in Kombination mit einer reduzierten Abtastfensterlänge vor. Unter Verfolgen wird hier eine dynamische Anpassung (z.B. Verkürzen/Umgehen) der Verzögerung von Verzögerungsleitungen verstanden. Eine Verfolgung wird durchgeführt, um die Durchlaufzeiten der Verzögerungsleitungen auszurichten, und kann sich auf ein selektives Umgehen einzelner Zellen der jeweiligen Leitung beziehen. Die Verfolgungsfähigkeit (durch Verkürzen eigener Einheitszellen in den Verzögerungsleitungen) ermöglicht, ein kleineres Abtastfenster zu verwenden und somit einen niedrigeren Leistungsverbrauch zu erzielen. Die Anzahl von Verfolgungszellen (Zellen, die potentiell einem Verkürzen unterliegen) und Erfassungszellen (Abtastzellen) kann von den Anwendungsanforderungen abhängen.
Wie oben erwähnt, bezieht sich die Verfolgungsfähigkeit auf ein Verkürzen von Einheitszellen, um dadurch Durchlaufzeiten der Verzögerungsleitungen bis zu dem Abtastabschnitt auszurichten. Ein gesteuerter Ausgang des Verzögerungsleitung-ADCs wird erreicht, wenn die Durchlaufdifferenz, ausgedrückt in Erfassungszellen, kleiner als eins von der Zieleinstellung ist und die Verfolgung innerhalb der Fenstergrenzen festgelegt ist.
Ein Beispiel eines Differenz-ADCs 300 unter Verwendung einer zellenbasierten Erfassung in Ketten von nacheinander verbundenen Erfassungszellen gemäß Ausführungsbeispielen der Offenbarung wird in 3 gezeigt. Der ADC kann zum Beispiel ein Verzögerungsleitung-ADC sein, auf den im Folgenden ohne beabsichtigte Beschränkung Bezug genommen wird. Der Verzögerungsleitung-ADC 300 weist eine erste Verzögerungsleitung 310 (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) und eine zweite Verzögerungsleitung 320 (als ein nicht-einschränkendes Beispiel einer Erfassungsleitung) auf. Jede Verzögerungsleitung umfasst eine Vielzahl von seriell (z.B. aufeinanderfolgend) angeordneten (z.B. gekoppelten, verbundenen) Verzögerungseinheiten (oder Verzögerungszellen/Einheitszellen als nicht-einschränkende Beispiele von Erfassungszellen). Die Verzögerungen der Verzögerungseinheiten 311 der ersten Verzögerungsleitung 310 werden in Übereinstimmung mit einem ersten Signal (erstes Steuersignal) 301 gesteuert, z.B. in der gleichen Weise wie oben unter Bezugnahme auf 2 beschrieben. Die Verzögerungen der Verzögerungseinheiten 321 der zweiten Verzögerungsleitung werden in Übereinstimmung mit einem zweiten Signal (zweites Steuersignal) 302 gesteuert, z.B. in der gleichen Weise, wie oben unter Bezugnahme auf 2 beschrieben. Das erste und das zweite Signal 301, 302 können als Steuersignale bezeichnet werden. Jede Verzögerungsleitung weist eine erste Gruppe von aufeinanderfolgenden Verzögerungseinheiten und eine zweite Gruppe von aufeinanderfolgenden Verzögerungseinheiten auf. Das heißt, die erste Verzögerungsleitung 310 weist eine erste Gruppe 314 von Verzögerungseinheiten und eine zweite Gruppe 316 von Verzögerungseinheiten auf. Die zweite Verzögerungsleitung 320 weist eine erste Gruppe 324 von Verzögerungseinheiten und eine zweite Gruppe 326 von Verzögerungseinheiten auf. Die ersten Gruppen 314, 324 umfassen (z.B. bestehen aus) Abtastzellen (d.h. Verzögerungseinheiten, deren gehaltene Werte abgetastet werden können). Die zweiten Gruppen 316, 326 umfassen (z.B. bestehen aus) Verfolgungszellen (d.h. Verzögerungseinheiten, die selektiv umgangen werden können). Es kann gesagt werden, dass die ersten Gruppen von Verzögerungseinheiten 314, 324 einen Abtastabschnitt 380 der Verzögerungsleitungen bilden. Es kann gesagt werden, dass die zweiten Gruppen von Verzögerungseinheiten 316, 326 einen Verfolgungsabschnitt der Verzögerungsleitungen bilden. Jede Verzögerungsleitung kann weiter eine dritte Gruppe von Verzögerungseinheiten umfassen, die Verzögerungseinheiten umfassen (z.B. aus diesen bestehen), die weder Abtastzellen noch Verfolgungszellen sind. Es kann gesagt werden, dass die dritten Gruppen einen Eingangsabschnitt 360 der Verzögerungsleitungen bilden.
In dem Beispiel von 3 sind die ersten und zweiten Signale 301, 302 indikativ für eine Eingangsspannungsdifferenz ΔV_IN = V_P - V_N. Die ersten und zweiten Signale 301, 302 können z.B. Stromsignale sein und können auf die gleiche Weise erzeugt werden, wie oben mit Bezug auf 2 beschrieben wird. Jedes der ersten und zweiten Signale 301, 302 kann einen Beitrag von einem Gleichtaktsignal CM umfassen und kann von diesem Gleichtaktsignal um eine Quantität versetzt (offset) sein, die von der Differenzeingangsspannung abhängt. Die Offsets der ersten und zweiten Signale 301, 302 von dem Gleichtaktsignal können entgegengesetzte Vorzeichen haben.
Der Verzögerungsleitung-ADC 300 weist weiter einen Pulsgenerator 350 auf zum Erzeugen eines periodischen Pulssignals 303 (z.B. ein periodisches Signal mit einer Vielzahl von gleich beabstandeten, aufeinanderfolgenden Pulsen). Das Pulssignal 303 wird jeder der ersten und zweiten Verzögerungsleitungen 310, 320 zugeführt, so dass sich die Pulse entlang der ersten und zweiten Verzögerungsleitungen 310, 320 ausbreiten können.
Der Verzögerungsleitung-ADC 300 weist weiter eine Abtasteinheit 330 auf, die konfiguriert ist zum Auslesen (Abtasten, Halten) von Werten, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in der ersten Verzögerungsleitung 310 und der zweiten Verzögerungsleitung 320 gehalten werden. Bei Betrieb des Verzögerungsleitung-ADCs 300 liest die Abtasteinheit 330 die Werte aus, die von den Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in einer der ersten und zweiten Verzögerungsleitungen gehalten werden, wenn ein Puls des Pulssignals 303 eine vorgegebene Verzögerungseinheit in der anderen der ersten und zweiten Verzögerungsleitungen erreicht. Die vorgegebene Verzögerungseinheit kann z.B. die letzte Verzögerungseinheit in der jeweiligen Verzögerungsleitung sein. Nachdem ein gegebener Puls die vorgegebene Verzögerungseinheit in der anderen der Verzögerungsleitungen erreicht hat, wird das Abtasten nicht erneut ausgelöst, wenn dieser Puls die vorgegebene Verzögerungseinheit in der einen der Verzögerungsleitungen erreicht. In anderen Worten, die schnellere Verzögerungsleitung löst ein Abtasten (Halten) der langsameren Verzögerungsleitung aus (aber nicht umgekehrt). Entweder die erste oder die zweite Verzögerungsleitung 310, 320 kann die langsamere Verzögerungsleitung sein, abhängig von den Größen der Steuersignale. Dieser Vorgang des Auslösens kann der gleiche sein wie oben mit Bezug auf 2 beschrieben. Auch der Vorgang des Abtastens (Speicherns) kann der gleiche sein wie oben unter Bezugnahme auf 2 beschrieben.
Der Verzögerungsleitung-ADC 300 weist weiter eine Verzögerungsleitungssteuereinheit 335 (als ein nicht-einschränkendes Beispiel einer Erfassungsleitungssteuereinheit) auf, die die Verzögerung der zweiten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen (d.h. in der langsameren Verzögerungsleitung) gemäß einem Auslesen der Verzögerungseinheiten der ersten Gruppe von Verzögerungseinheiten in der einen der ersten und zweiten Verzögerungsleitungen (d.h. der langsameren Verzögerungsleitung) anpasst. Insbesondere passt die Verzögerungsleitungssteuereinheit 335 die Verzögerung der zweiten Gruppe von Verzögerungseinheiten insgesamt an, aber passt nicht die Verzögerung einzelner Verzögerungseinheiten an. Insbesondere kann die Verzögerung durch selektives Umgehen von Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten in dieser Verzögerungsleitung angepasst werden. Jede Verzögerungseinheit in der zweiten Gruppe von Verzögerungseinheiten kann zu diesem Zweck umgangen werden, z.B. durch eine geeignete Schaltoperation.
Insbesondere kann, für jeden Zyklus (z.B. für jeden Puls des Pulssignals), die Anzahl umgangener Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten der langsameren Verzögerungsleitung für den nächsten Zyklus von der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungsleitungen der langsameren Verzögerungsleitung abhängen, die Werte haben, die ein Fehlen eines Pulses bei Stattfinden eines Abtastens angeben. Im Allgemeinen kann die Anzahl umgangener Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten der langsameren Verzögerungsleitung für den nächsten Zyklus von der abgetasteten Differenz der Durchlaufzeiten (z.B. in Bezug auf Verzögerungseinheiten) zwischen der schnelleren Verzögerungsleitung und der langsameren Verzögerungsleitung in dem aktuellen Zyklus abhängen. Wie aus Obigem ersichtlich, wird die Entscheidung, wie viele Verzögerungseinheiten in dem nächsten Zyklus zu umgehen sind, am Ende des aktuellen Zyklus durchgeführt, nachdem der Abtastvorgang abgeschlossen ist.
Die Anzahl der umgangenen Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten der langsameren Verzögerungsleitung für den nächsten Zyklus kann weiter von der Anzahl umgangener Verzögerungseinheiten in der zweiten Gruppe von Verzögerungseinheiten in dieser Verzögerungsleitung für den aktuellen Zyklus abhängen. Zum Beispiel kann die Anzahl von Zellen, die zusätzlich in dem nächsten Zyklus umgangen werden (zusätzlich zu zuvor umgangenen Verzögerungseinheiten), durch die Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungsleitungen der langsameren Verzögerungsleitung gegeben sein, die Werte umfassen, die ein Fehlen eines Pulses bei Stattfinden eines Abtastens in dem aktuellen Zyklus angeben (oder kann im Allgemeinen durch die abgetastete Differenz bei Durchlaufzeiten (z.B. in Bezug auf Verzögerungseinheiten) zwischen der schnelleren Verzögerungsleitung und der langsameren Verzögerungsleitung in dem aktuellen Zyklus gegeben sein).
Wenn festgestellt wird, dass die schnellere Verzögerungsleitung umgangene Verzögerungseinheiten umfasst, kann das Umgehen einiger oder aller umgangener Verzögerungseinheiten beendet werden. Zum Beispiel kann die Anzahl der umgangenen Verzögerungsleitungen von Zyklus zu Zyklus sukzessive dekrementiert werden.
Im Allgemeinen wird die Anzahl von umgangenen Verzögerungseinheiten so gewählt, dass die Durchlaufzeiten der ersten und zweiten Verzögerungsleitungen im Wesentlichen ausgerichtet sind. Ein Verkürzen (Umgehen) wird jeweils nur für eine Verzögerungsleitung durchgeführt. Das heißt, dass immer zumindest eine der zwei Verzögerungsleitungen keine umgangenen Verzögerungseinheiten aufweist (d.h. eine volle Länge hat). Ein Beispiel der Bestimmung der Anzahl von zu umgehenden Verzögerungseinheiten wird im Folgenden unter Bezugnahme auf 4 beschrieben.
Die Abtasteinheit 330 und die Verzögerungsleitungssteuereinheit 335 können Teil einer digitalen Einheit (digitalen Schaltung) 340 sein, einen Teil davon bilden oder eine solche bilden. Die Abtasteinheit 330 kann Latches und Codierer aufweisen, wie oben unter Bezugnahme auf 2 beschrieben.
Der Verzögerungsleitung-ADC 300 gibt einen digitalen Ausgang VOUT_DIG 305 aus, der die Differenzeingangsspannung angibt. Für jeden Zyklus kann der digitale Ausgang 305 von der Anzahl von Verzögerungseinheiten, die aktuell in der zweiten Gruppe der langsameren Verzögerungsleitung für diesen Zyklus umgangen werden, und von dem Ergebnis des Abtastens abhängen, z.B. der Anzahl von Verzögerungseinheiten in der ersten Gruppe von Verzögerungseinheiten der langsameren Verzögerungsleitung, die Werte haben, die ein Fehlen eines Pulses angeben (im Allgemeinen die abgetastete Differenz bei Durchlaufzeiten, in Bezug auf Verzögerungseinheiten). Zum Beispiel kann das digitale Ausgangssignal 305 von einer Summe dieser Zahlen abhängen. In anderen Worten, ein digitales Ausgangssignal Dout kann gegeben sein durch Dout = Tracking[n-1] + Sampling[n], wobei Tracking[n-1] die Anzahl von aktuell umgangenen Verzögerungseinheiten angibt, wie in dem vorherigen (n -1)-ten Zyklus bestimmt, und das Abtastergebnis Sampling[n] für den aktuellen n-ten Zyklus.
Im Allgemeinen kann gesagt werden, dass der Verzögerungsleitung-ADC 300 eine erste Stufe oder Eingangsstufe 390 sowie eine zweite Stufe 380 umfasst. Die Eingangsstufe 390 erzeugt das erste und das zweite Signal 301, 302. Die Eingangsstufe 390 kann als ein Differenz- und Linearwandler dargestellt werden, der eine Gleichtaktsteuerung an die zweite Stufe 380 liefert. Das heißt, die Eingangsstufe 390 kann einen oder mehrere Operationsverstärker 395 zum Erzeugen der ersten und zweiten Signale 301, 302 aus einer oder mehreren Eingangsspannungen (z.B. eine Differenzeingangsspannung) aufweisen. Die Eingangsstufe kann weiter eine oder mehrere steuerbare Stromquellen 396 aufweisen, die unter Steuerung des (der) Operationsverstärkers) arbeiten.
Die zweite Stufe 380 weist zwei abgestimmte Verzögerungsleitungen auf, d.h. die erste Verzögerungsleitung 310 und die zweite Verzögerungsleitung 320. Diese Verzögerungsleitungen werden durch den Ausgang der Eingangsstufe 390 gesteuert, wie oben beschrieben wird.
Jede Verzögerungsleitung kann in zwei oder drei Teile segmentiert sein: der Eingangsabschnitt, der Verfolgungsabschnitt und der Abtastabschnitt. Der Eingangsabschnitt kann optional sein. Der Eingangsabschnitt kann auch als ein Gleichtaktabschnitt bezeichnet werden. Die drei Abschnitte werden im Folgenden beschrieben.
Eingangsabschnitt: Ein Takt oder ein erzeugter Puls breitet sich durch die Verzögerungseinheiten (Zellen) mit einer Ausbreitungsverzögerung aus, die durch die Eingangssignaldifferenz zusätzlich zu einem statischen Gleichtaktsignal gesteuert wird. Eine digitale Steuerung oder Verfolgung hat keinen Einfluss auf die Durchlaufzeit (Durchgangszeit) dieses Abschnitts.
Verfolgungsabschnitt: Dieser Abschnitt interagiert mit einem entsprechenden digitalen Block (d.h. der Verzögerungsleitungssteuereinheit 335) und ermöglicht ein Verkürzen und somit ein Umgehen von Zellen, um die Durchlaufzeit zu reduzieren.
Abtastabschnitt: Nach dem Verfolgungsabschnitt kommt der Puls oder der Takt an dem Abtastabschnitt an. Ein Abtasten (Halten) wird für jeden Zyklus für die Abtastzellen der jeweiligen langsameren Verzögerungsleitung (d.h. der Verzögerungsleitung mit der längeren Durchlaufzeit) durchgeführt. Hier muss kein Verfolgen oder Verkürzen angewendet werden.
Unter der Annahme identischer Steuersignale wäre die gesteuerte Ausbreitungsverzögerung aller Verzögerungseinheiten gleich. Ein erzeugter Puls wird ebenfalls durch beide Verzögerungsleitungen (L1 und L2 in 3) „gehen“. Die digitale Abtastung, d.h. das Betrachten des Abtastfensters (Abtastabschnitt), bestimmt in diesem Fall eine Null-Zelle-Differenz an dem Ausgang beider Leitungen, da die Durchlaufzeiten gleich sind. Das sichtbare Fenster ist durch die Anzahl von Zellen in dem Abtastabschnitt verbunden mit der digitalen Abtastung (z.B. verbunden mit der Abtasteinheit, z.B. über Latches) gegeben.
Bei Steuersignalen, die voneinander verschieden sind, ändern sich die Durchlaufzeiten der Verzögerungsleitungen entsprechend und die schnellere Verzögerungsleitung löst eine Momentaufnahme der langsameren Verzögerungsleitung aus. Ein digitales Abtasten führt Berechnungen durch und identifiziert die Durchlaufdifferenz (in Bezug auf Verzögerungseinheiten) der Verzögerungsleitungen. Eine Granularität oder Auflösung wird durch die Gesamtanzahl von verwendeten Verzögerungseinheiten definiert.
Ein digitaler Verfolgungsblock (d.h. die Verzögerungsleitungssteuereinheit 335) wendet die bestimmte Verzögerungsdifferenz, von dem vorhergehenden Abtastzyklus, durch Verkürzen von Verzögerungseinheiten (innerhalb des Verfolgungsabschnitts) von der langsameren Verzögerungsleitung an. Dadurch kompensiert er die Durchlaufzeit der langsameren Verzögerungsleitung, indem versucht wird, die Pulse an dem Abtastabschnitt zeitlich auszurichten (d.h. derart, dass die Pulse in den zwei Verzögerungsleitungen im Wesentlichen gleichzeitig an dem Abtastabschnitt ankommen). Genauer ausgedrückt, die Verzögerungsleitungssteuereinheit 335 versucht, die Verzögerungen der zwei Verzögerungsleitungen in Bezug auf die Momentaufnahme-Zelle (vorgegebene Verzögerungseinheit, Auslöserverzögerungseinheit) auszurichten, die das Abtasten der jeweiligen anderen Verzögerungsleitung auslöst (z.B. Auslösen der Berechnung von Differenz in Durchlauf-Zellen an der entgegengesetzten Verzögerungsleitung). Intelligenz wird hinzugefügt, sobald eine Berechnung durchgeführt wird, unter Verwendung der Verfolgungsinformation von dem vorhergehenden Abtastzyklus und der tatsächlichen Abtastinformation. Auf diese Weise wird der digitale Ausgangswert Dout als Dout = Tracking[n-1] + Sampling[n] (bzw. Verfolgung[n-1] + Abtastung[n]) bestimmt, wobei n den aktuellen Zyklus und n-1 den vorhergehenden Zyklus angibt.
Idealerweise sollte die Pulsdurchlaufzeit unabhängig von Eingangssignalen immer symmetrisch sein (beide Leitungen), während eine Verfolgung (und Verkürzung der Verzögerungseinheiten) nur jeweils auf einer Leitung erfolgt. Die Verfolgungsgrenzen können gesetzt und ein Betriebs(eingangs)bereich eingeschränkt werden.
Die Verfolgungsgeschwindigkeit wird durch den Bereich (Länge) des Abtastabschnitts (Abtastfensters) bestimmt, der akkumuliert werden kann auf die vorhergehende Verfolgungsinformation [n-1] innerhalb eines Berechnungszyklus.
Bei einem Ausgehen von einem relativ großen positiven Eingangsspannungsschritt und einem Verringern der Eingangsspannung nimmt auch das Verfolgen oder Verkürzen (absolut gesehen) ab. In diesem Fall werden aktive Verkürzungen entfernt (d.h. Zellen werden zurück in den Hauptpfad geschaltet), bis das Eingangssignal Null erreicht. Das heißt, die Anzahl von umgangenen Verzögerungseinheiten wird sukzessive reduziert.
Eine weitere Verringerung der Eingangsspannung (mehr negative Eingangsspannung) und somit eine Änderung des Vorzeichens der Eingangsspannung bewirkt ebenfalls eine Änderung des Vorzeichens der Verfolgung. Die aktiven Verkürzungen werden nun auf die jeweilige entgegengesetzte Verzögerungsleitung angewendet und die zuvor verkürzte Verzögerungsleitung wird „ent-verkürzt“ (d.h. es gibt keine umgangenen Verzögerungseinheiten auf der jeweiligen entgegengesetzten Verzögerungsleitung; jede vorhergehende Umgehung wird entfernt).
4 zeigt schematisch ein Beispiel eines Abtastens, Verfolgens und Ausgangs in Abhängigkeit von einem Eingang zu einem Verzögerungsleitung-ADC gemäß Ausführungsbeispielen der Offenbarung. Der Graph 410 gibt eine Eingangsspannung für den Verzögerungsleitung-ADC an (z.B. eine Spannungsdifferenz). Die Felder 420, 430 und 440 zeigen jeweils den abgetasteten Wert (z.B. gibt die Anzahl von Verzögerungseinheiten in dem Abtastabschnitt der langsameren Verzögerungsleitung ein Fehlen eines Pulses bei Auftreten des Auslösers von der schnelleren Verzögerungsleitung an, oder im Allgemeinen die Verzögerung zwischen der schnelleren Verzögerungsleitung und der langsameren Verzögerungsleitung bei Auftreten des Auslösers von der schnellere Verzögerungsleitung), den Verfolgungswert (z.B. die Anzahl von umgangenen/verkürzten Zellen in dem Verfolgungsabschnitt der langsameren Verzögerungsleitung) und den digitalen Ausgangwert (z.B. in Abhängigkeit von der Summe der zwei zuvor angeführten Werte). In diesem Beispiel wird ein Abtastfenster von 3 Zellen (3 Abtastzellen pro Verzögerungsleitung) angenommen. Dann wird eine Spannungsstufe von 5 (ausgedrückt in digitalen Werten von Abtastwerten [n]) dargestellt, wie in Tabelle 1 angegeben. Tabelle 1

Zyklus [n-2] [n-1] [n]

Abgetasteter Wert 3 2 0

Verfolgungswert (Anzahl verkürzter Zellen) 0 3 5

Digitaler Ausgangswert 3 5 5
Dies kann auch von den zweiten bis vierten Einträgen der Felder 420, 430 und 440 gesehen werden. Wie zu sehen ist, wird der gesamte digitale Ausgang (entsprechend der Verzögerung bei fehlender Verfolgung) vollständig durch den Verfolgungswert repräsentiert, während der tatsächliche Abtastwert Null ist, d.h. die Pulse kommen gleichzeitig an den Abtastabschnitten der zwei Verzögerungsleitungen an. Wenn in diesem Zustand die Eingangsspannung abnimmt, ist die andere (nicht-verkürzte) Verzögerungsleitung die schnellere Verzögerungsleitung, was durch einen Abtastwert von (-1) angegeben wird. Dies wird berücksichtigt durch sukzessives Reduzieren der Anzahl von verkürzten Verzögerungseinheiten in der nun schnelleren Verzögerungsleitung.
Wie aus 4 zu sehen ist, wird eine Bitauflösung erreicht, die weit über dem liegt, was durch den (3 Zellen) Abtastabschnitt allein vorgesehen würde, durch Vorsehen der Verfolgungsfähigkeit.
Somit kann der Abtastabschnitt durch Verwendung einer Verfolgung erheblich verschmälert werden (z.B. verkürzt) im Vergleich zu herkömmlichen Verzögerungsleitung-ADCs, bei einer gewünschten Bitauflösung. Dadurch kann auch die Anzahl von Latches reduziert werden, zusammen mit der erforderlichen Auflösung der Codierer (wie durch die Abtasteinheit aufweisend, z.B. thermisch-zu-binär-Codierer).
Insbesondere können Ausführungsbeispiele der vorliegenden Offenbarung auch auf einen Einzel-Eingangs-Verzögerungsleitung-ADC angewendet werden. In diesem Fall kann eines der Steuersignale (z.B. das erste Signal) eine feste Referenzspannung VREF angeben und das andere der Steuersignale (z.B. das zweite Signal) kann eine (Einzel-Eingangs-) Eingangsspannung V_IN angeben. In diesem Fall wäre die erste Verzögerungsleitung die Referenzleitung und die zweite Verzögerungsleitung wäre die Messleitung. Ein Abtasten (Halten) und Verfolgen (Verkürzen) würden nur auf der Messleitung durchgeführt.
Im Folgenden wird ein Verzögerungsleitung-ADC gemäß Ausführungsbeispielen der Offenbarung beschrieben, der in der Lage ist, seine Auflösung und Übertragungsfunktion dynamisch anzupassen. Im Allgemeinen ist eine Verfolgungsgeschwindigkeit (Schritte pro Zyklus) durch die Größe des Abtastfensters begrenzt. Eine charakteristisch geformte Übertragungsfunktion basiert auf der Anzahl von verwendeten Zellen (z.B. pro Verzögerungsleitung). Wie zu sehen ist, kann eine adaptive Änderung von Auflösung und Bereich auf der Anzahl von vorhandenen und aktiven (nicht-verkürzt) Zellen basieren. Im Allgemeinen kann eine Änderung der Auflösung (und dementsprechend Bereich) durch Verkürzen beider Verzögerungsleitungen um die gleiche Anzahl von Verzögerungseinheiten (Zellen) erreicht werden. Dieses gleichzeitige Verkürzen kann z.B. durch die Verzögerungsleitungssteuereinheit 335 in dem Verzögerungsleitung-ADC 300 von 3 durchgeführt werden.
Die Übertragungsfunktion (Eingangsstufenübertragungsfunktion, vollständig differentieller Eingang zu vollständig differentiellem Ausgang) für einen Verzögerungsleitung-ADC kann wie folgt berechnet werden. Es seien die ersten und zweiten Signale CTRL_M (M Leitungssteuersignal) und CTRL_R (R Leitungssteuersignal) gegeben durch $C T R L_{M} = C M + Δ V_{I N}$
$C T R L_{R} = C M - Δ V_{I N}$
wobei CM ein Gleichtaktsignal ist und ΔV_IN ein Differenzeingangssignal (Differenzeingangsspannung) ist.
Die Ausbreitungsverzögerung einer einzelnen Zelle (Verzögerungseinheit) t_CELL kann geschrieben werden als $t_{C E L L} = \frac{K}{C T R L}$
wobei K eine Konstante ist und CTRL das anwendbare Steuersignal für die Verzögerungsleitung ist, in der sich die Zelle befindet. Unter der Annahme, dass die Gesamtdurchlaufzeiten für die Verzögerungsleitungen T_M und T_R ausgerichtet sind, jedoch mit einer LSB-Differenz (d.h. unter der Annahme, dass die Differenz der Durchlaufzeiten einer Verzögerungseinheit entspricht), und weiter unter der Annahme, dass die Differenzeingangsspannung positiv ist ΔV_IN > 0, hätten wir $T_{M} = T_{R} (Identische Akquisition-und Durchlaufzeit)$
$N * t_{C e l l M} = (N - 1) * t_{C e l l R}$
$N * \frac{K}{C M + Δ V_{I N}} = (N - 1) * \frac{K}{C M - Δ V_{I N}}$
$N * \frac{K}{C M + Δ V_{I N}} = N * \frac{K}{C M - Δ V_{I N}} - \frac{K}{C M - Δ V_{I N}}$
$N * [\frac{K * (C M + Δ V_{I N}) - K * (C M - Δ V_{I N})}{(C M - Δ V_{I N}) (C M + Δ V_{I N})}] = \frac{K}{C M - Δ V_{I N}}$
und schließlich $\begin{matrix} N = \frac{C M + Δ V_{I N}}{2 * Δ V_{I N}} & Δ V_{I N} = \frac{C M}{2 * N - 1} \end{matrix}$
wobei T_M die Durchlaufzeit der Leitung M ist, T_R die Durchlaufzeit der Leitung R ist, N die Anzahl von Zellen pro Leitung ist und ΔV_IN die LSB-Größe ist.
Die Anzahl von Zellen, die für die Umwandlung verwendet werden, hängt von der gewünschten Übertragungscharakteristik und der zu erreichenden Auflösung ab. Durch ein Setzen von Verfolgungsgrenzen wird ein bestimmtes Eingang-Referenzfenster (Verfolgung + Erfassung) der Operation definiert. Die obigen Gleichungen zeigen die Beziehung zwischen LSB-Größe und der Anzahl von implementierten Zellen.
Unter der Annahme einer linearen Eingangsstufe (z.B. V → I, Spannung-zu-Strom, Umwandlung) basiert die Übertragungscharakteristik dann nur auf der Anzahl von Zellen, die verwendet werden, um das digitale Ausgangssignal zu bestimmen.
5 ist eine Darstellung der obigen Berechnung. Sie zeigt ein Beispiel eines Graphen 510, der eine niedrigstwertige Bitgröße (ΔV_IN) als eine Funktion einer Anzahl von Verzögerungseinheiten (N) in jeder Verzögerungsleitung für einen Verzögerungsleitung-ADC gemäß Ausführungsbeispielen der Offenbarung zeigt. Eine zufällige, aber feste CM-Zahl wurde als 20 gewählt. Wie aus dieser Figur zu sehen ist, ist die LSB-Größe ungefähr proportional zu einem Inversen der Anzahl von Zellen N.
6 zeigt ein Beispiel von Graphen, die eine Übertragungsfunktion eines Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung zeigen.
7 zeigt ein Detail der Graphen von 6 für sehr niedrige Eingangsspannungen und einen digitalen Ausgang. Diese Graphen zeigen zwei verschiedene Übertragungsfunktionen, die mit der gleichen Hardware möglich sind, indem nur der statische Verfolgungs(z.B. Umgehungs)-Offset für beide Leitungen gleichzeitig geändert wird. In diesem Fall haben beide Leitungen die gleiche statische Anzahl von verkürzten Zellen. Die hellgrauen Graphen 610, 620, 710 zeigen das Übertragungsverhalten mit allen Zellen [N] aktiviert und die dunkelgrauen Graphen 630, 640, 730 zeigen das Übertragungsverhalten für eine reduzierte Anzahl (N-X, wobei X eine statische Verkürzung ist) von Zellen für beide Verzögerungsleitungen. Gestrichelte Graphen sind linearisierte Versionen von gleichfarbigen durchgezogenen Graphen.
Sowohl in 6 als auch in 7 ist neben einer Eingangsbereichsvariation und einer Übertragungsfunktionsformung die Auflösungsmodulation (LSB-Größe abhängig von einer aktiven Anzahl von Zellen) sichtbar.
Vorteile von Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung werden im Folgenden zusammengefasst. Hauptvorteile sind ein Betrieb bei geringer Leistung, ein erweiterbarer Bereich und eine reversible Auflösung.
Unter Verwendung der Verfolgungsarchitektur kann die Anzahl von Zellen im Vergleich zu herkömmlichen Verzögerungsleitung-ADCs reduziert werden.
Darüber hinaus kann ein Verkürzen (Umgehen) einer gleichen Anzahl von Zellen auf beiden Leitungen den Bereich und die Auflösung reduzieren. Wenn eine niedrigere Auflösung als die gegenwärtig verfügbare gewünscht ist, kann dadurch der Leistungsverbrauch reduziert werden, da ein Verkürzen der gleichen Anzahl von Zellen auf beiden Leitungen einen Leistungsverbrauch reduziert. Ein Trimmen der Leitungen ist möglich durch Hinzufügen eines statischen Verfolgungs-Offsets. Letztendlich können geformte (mehrere oder nicht-lineare oder als eine Funktion der Übertragungsfunktion, aber gut definiert) aufeinanderfolgend verbundene Zellen unter Verwendung von „ungeformten“ Einheitszellen erzielt werden, um eindeutig definierte Übertragungscharakteristiken zu erlangen.
Weiter haben Verzögerungsleitung-ADCs gemäß Ausführungsbeispielen der Offenbarung auch die folgenden Eigenschaften: gleiche Eingangssignale und folglich einheitliche Durchlaufzeiten erzeugen ein Gleichtaktrauschen, das durch die differentielle Architektur aufgehoben wird. Ein Offset kann durch Ändern der Leitungen (nach der Eingangsstufe) oder durch Ändern der Eingänge entfernt werden. Eine Fehlanpassung von Zelle zu Zelle innerhalb einer gegebenen Leitung wird gemittelt, bis die Erfassungszellen erreicht sind. Ein aktives Mitteln des Eingangssignals während der Akquisitionszeit (Durchlauf von Zellen) wirkt als beweglicher Filter erster Ordnung.
Es sollte angemerkt werden, dass die oben beschriebenen Vorrichtungsmerkmale jeweiligen Verfahrensmerkmalen entsprechen, die jedoch aus Gründen der Kürze nicht explizit beschrieben werden können. Die Offenbarung des vorliegenden Dokuments soll sich auch auf solche Verfahrensmerkmale erstrecken. Insbesondere soll sich die vorliegende Offenbarung auf Verfahren für einen Betrieb der oben beschriebenen Schaltungen und/oder auf ein Vorsehen oder Anordnen jeweiliger Elemente dieser Schaltungen beziehen.
Es sollte weiter angemerkt werden, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Schaltungen und Verfahren darstellen. Fachleute werden in der Lage sein, verschiedene Anordnungen zu implementieren, die, obwohl sie hier nicht explizit beschrieben oder gezeigt, die Prinzipien der Erfindung verkörpern und in ihrem Sinn und Umfang aufgenommen sind. Darüber hinaus sollen alle Beispiele und Ausführungsbeispiele, die in dem vorliegenden Dokument dargelegt sind, ausdrücklich nur der Erläuterung dienen, um den Leser beim Verständnis der Prinzipien des vorgeschlagenen Verfahrens zu unterstützen. Darüber hinaus sollen alle Aussagen, die Prinzipien, Aspekte und Ausführungsbeispiele der Erfindung sowie spezifische Beispiele davon vorsehen, Äquivalente davon umfassen.

Claims

Ein Analog-Digital-Wandler (ADC - analog-to-digital converter), der aufweist: eine erste Erfassungsleitung und eine zweite Erfassungsleitung, die jeweils eine Vielzahl von seriell angeordneten Erfassungseinheiten umfassen, wobei die Erfassungseinheiten der ersten Erfassungsleitung gemäß einem ersten Signal gesteuert werden und die Erfassungseinheiten der zweiten Erfassungsleitung gemäß einem zweiten Signal gesteuert werden und wobei jede Erfassungsleitung eine erste Gruppe von seriell angeordneten Erfassungseinheiten und eine zweite Gruppe von seriell angeordneten Erfassungseinheiten aufweist; einen Pulsgenerator zum Erzeugen eines periodischen Pulssignals, das jeder der ersten und zweiten Erfassungsleitungen zugeführt wird; eine Abtasteinheit, die konfiguriert ist zum Auslesen von Werten, die von den Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in einer der ersten und zweiten Erfassungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht; und eine Erfassungsleitungssteuereinheit, die konfiguriert ist zum Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen gemäß einem Auslesen der Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen, wobei die Verzögerung dieser zweiten Gruppe von Erfassungseinheiten durch selektives Umgehen von Erfassungseinheiten angepasst wird.
Der ADC gemäß Anspruch 1, wobei die Anzahl von umgangenen Erfassungseinheiten in der zweiten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen von der Anzahl von Erfassungseinheiten in der ersten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen abhängt, die Werte haben, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei die Anzahl von umgangenen Erfassungseinheiten derart gewählt ist, dass die Durchlaufzeiten der ersten und zweiten Erfassungsleitungen im Wesentlichen ausgerichtet sind.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei Erfassungszellen jeweils für höchstens eine der ersten und zweiten Erfassungsleitungen umgangen werden.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei ein Ausgang des ADCs abhängt von einer Summe der Anzahl von Erfassungseinheiten, die aktuell umgangen werden, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht, und der Anzahl von Erfassungseinheiten in der ersten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen, die Werte haben, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen für den nächsten Puls des Pulssignals angepasst wird.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei das erste Signal und das zweite Signal eine Eingangs-Analogsignal-Differenz angeben und von einem Gleichtaktsignal um entgegengesetzte Vorzeichen versetzt sind.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei das erste Signal ein festes analoges Referenzsignal angibt und das zweite Signal ein analoges Eingangssignal angibt.
Der ADC gemäß Anspruch 8, wobei die eine der ersten und zweiten Erfassungsleitungen die zweite Erfassungsleitung ist und die andere der ersten und zweiten Erfassungsleitungen die erste Erfassungsleitung ist.
Der ADC gemäß einem der vorhergehenden Ansprüche, wobei die Erfassungsleitungssteuereinheit weiter konfiguriert ist zum Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in zweiten Erfassungsleitung um den gleichen Betrag durch selektives Umgehen von Erfassungseinheiten.
Der ADC gemäß Anspruch 10, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.
Der ADC gemäß einem der vorhergehenden Ansprüche, der weiter eine Eingangsstufe aufweist, wobei die Eingangsstufe einen oder mehrere Operationsverstärker zum Erzeugen der ersten und zweiten Signale aus einem oder mehreren analogen Eingangssignalen umfasst.
Ein Verzögerungsleitung-Analog-Digital-Wandler, ADC, der aufweist: eine erste Erfassungsleitung und eine zweite Erfassungsleitung, die jeweils eine Vielzahl von seriell angeordneten Erfassungseinheiten umfassen, wobei die Erfassungseinheiten der ersten Erfassungsleitung gemäß einem ersten Signal gesteuert werden und die Erfassungseinheiten der zweiten Erfassungsleitung gemäß einem zweiten Signal gesteuert werden und wobei jede Erfassungsleitung eine erste Gruppe von seriell angeordneten Erfassungseinheiten und eine zweite Gruppe von seriell angeordneten Erfassungseinheiten aufweist; einen Pulsgenerator zum Erzeugen eines periodischen Pulssignals, das jeder der ersten und zweiten Erfassungsleitungen zugeführt wird; eine Abtasteinheit, die konfiguriert ist zum Auslesen von Werten, die von den Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in einer der ersten und zweiten Erfassungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht; und eine Erfassungsleitungssteuereinheit, die konfiguriert ist zum Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung um denselben Betrag durch selektives Umgehen von Erfassungseinheiten.
Der ADC gemäß Anspruch 13, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.
Ein Verfahren für einen Betrieb eines Analog-Digital-Wandlers, ADC, wobei der ADC eine erste Erfassungsleitung und eine zweite Erfassungsleitung aufweist, die jeweils eine Vielzahl von seriell angeordneten Erfassungseinheiten umfassen, wobei die Erfassungseinheiten der ersten Erfassungsleitung gemäß einem ersten Signal gesteuert werden und die Erfassungseinheiten der zweiten Erfassungsleitung gemäß einem zweiten Signal gesteuert werden und wobei jede Erfassungsleitung eine erste Gruppe von seriell angeordneten Erfassungseinheiten und eine zweite Gruppe von seriell angeordneten Erfassungseinheiten aufweist, wobei das Verfahren aufweist: Erzeugen eines periodischen Pulssignals und Zuführen des periodischen Pulssignals an jede der ersten und zweiten Erfassungsleitungen; Auslesen von Werten, die von den Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in einer der ersten und zweiten Erfassungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht; und Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen in Übereinstimmung mit einem Auslesen der Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen, wobei die Verzögerung dieser zweiten Gruppe von Erfassungseinheiten durch selektives Umgehen von Erfassungseinheiten angepasst wird.
Das Verfahren gemäß Anspruch 15, wobei die Anzahl von umgangenen Erfassungseinheiten in der zweiten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen von der Anzahl von Erfassungseinheiten in der ersten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen abhängt, die Werte haben, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht.
Das Verfahren gemäß Anspruch 15 oder 16, wobei die Anzahl von umgangenen Erfassungseinheiten derart gewählt wird, dass die Durchlaufzeiten der ersten und zweiten Erfassungsleitungen im Wesentlichen ausgerichtet sind.
Das Verfahren gemäß einem der Ansprüche 15 bis 17, wobei Erfassungszellen jeweils für höchstens eine der ersten und zweiten Erfassungsleitungen umgangen werden.
Das Verfahren gemäß einem der Ansprüche 15 bis 18, das weiter aufweist: Ausgeben eines digitalen Werts, der abhängt von einer Summe der Anzahl von Erfassungseinheiten, die aktuell umgangen werden, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht, und der Anzahl von Erfassungseinheiten in der ersten Gruppe von Erfassungseinheiten der einen der ersten und zweiten Erfassungsleitungen, die Werte haben, die ein Fehlen eines Pulses angeben, wenn der Puls des Pulssignals die vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht.
Das Verfahren gemäß einem der Ansprüche 15 bis 19, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der einen der ersten und zweiten Erfassungsleitungen für den nächsten Puls des Pulssignals angepasst wird.
Das Verfahren gemäß einem der Ansprüche 15 bis 20, wobei das erste Signal und das zweite Signal eine Eingangs-Analogsignal-Differenz angeben und von einem Gleichtaktsignal um entgegengesetzte Vorzeichen versetzt sind.
Das Verfahren gemäß einem der Ansprüche 15 bis 20, wobei das erste Signal eine feste Referenzspannung angibt und das zweite Signal eine Eingangsspannung angibt.
Das Verfahren gemäß Anspruch 22, wobei die eine der ersten und zweiten Erfassungsleitungen die zweite Erfassungsleitung ist und die andere der ersten und zweiten Erfassungsleitungen die erste Erfassungsleitung ist.
Das Verfahren gemäß einem der Ansprüche 15 bis 23, das weiter aufweist Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung um den gleichen Betrag durch selektives Umgehen von Erfassungseinheiten.
Das Verfahren gemäß Anspruch 24, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.
Das Verfahren gemäß einem der Ansprüche 15 bis 25, das weiter aufweist: Erzeugen der ersten und zweiten Signale aus einem oder mehreren analogen Eingangssignalen mittels eines oder mehrerer Operationsverstärker.
Ein Verfahren für einen Betrieb eines Analog-Digital-Wandlers, ADC, wobei der ADC eine erste Erfassungsleitung und eine zweite Erfassungsleitung aufweist, die jeweils eine Vielzahl von seriell angeordneten Erfassungseinheiten umfassen, wobei die Erfassungseinheiten der ersten Erfassungsleitung gemäß einem ersten Signal gesteuert werden und die Erfassungseinheiten der zweiten Erfassungsleitung gemäß einem zweiten Signal gesteuert werden und wobei jede Erfassungsleitung eine erste Gruppe von seriell angeordneten Erfassungseinheiten und eine zweite Gruppe von seriell angeordneten Erfassungseinheiten aufweist, wobei das Verfahren aufweist: Erzeugen eines periodischen Pulssignals und Zuführen des periodischen Pulssignals an jede der ersten und zweiten Erfassungsleitungen; Auslesen von Werten, die von den Erfassungseinheiten der ersten Gruppe von Erfassungseinheiten in einer der ersten und zweiten Erfassungsleitungen gehalten werden, wenn ein Puls des Pulssignals eine vorgegebene Erfassungseinheit der anderen der ersten und zweiten Erfassungsleitungen erreicht; und Anpassen einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und einer Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung um den gleichen Betrag durch selektives Umgehen von Erfassungseinheiten.
Das Verfahren gemäß Anspruch 27, wobei die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der ersten Erfassungsleitung und die Verzögerung der zweiten Gruppe von Erfassungseinheiten in der zweiten Erfassungsleitung in Übereinstimmung mit einer gewünschten Auflösung des ADCs angepasst werden.