CN108428544A - 层叠线圈部件的制造方法 - Google Patents

Abstract

本发明涉及一种层叠线圈部件的制造方法，其中，是具备素体和在素体内构成线圈的导体的层叠线圈部件的制造方法，所述制造方法包括：通过光刻法在第一基材上形成包含导体的构成材料的导体图案的工序；通过光刻法在第二基材上形成包含素体的构成材料且去除了与导体图案的形状对应的形状的素体图案的工序；通过将导体图案及素体图案反复转印于支撑体上而将导体图案及素体图案在规定方向上层叠的工序；和对通过层叠的工序而得到的层叠体进行热处理的工序。

Description

层叠线圈部件的制造方法

技术领域

本发明的一方面涉及一种层叠线圈部件的制造方法。

背景技术

已知有具备素体和在素体内构成线圈的导体的层叠线圈部件(例如，参照日本特开2001-307937号公报)。该层叠线圈部件的制造方法包括：通过利用印刷法在载体膜上形成内部电极膏层，并且在其周围形成陶瓷生片层而准备复合片的工序；和将准备好的多个复合片转印于陶瓷生片并层叠的工序。

发明内容

在上述的制造方法中，内部电极膏层及陶瓷生片层不相互重叠。因此，与将设置有导体图案的陶瓷生片层叠的现有的制造方法相比，能够抑制内部电极膏层、即导体图案的层叠偏移及坍塌。导体图案的层叠偏移是指在层叠方向上相邻的导体图案在与层叠方向正交的方向上相互偏离而层叠的现象。导体图案的坍塌是指导体图案在层叠方向上坍塌的现象。

本发明的一方面提供一种能够进一步抑制导体图案的层叠偏移及坍塌的层叠线圈部件的制造方法。

本发明者们对能够进一步抑制导体图案的层叠偏移及坍塌的层叠线圈部件的制造方法进行了调查研究。其结果，本发明者们发现了如下事实。即，根据印刷法，即使要在基材上将导体图案设置为截面矩形形状，导体图案在基材侧也容易成为在宽度方向上拓展的形状。由此，可能发生导体图案的层叠偏移及坍塌。

因此，本发明的一方面所涉及的层叠线圈部件的制造方法是具备素体和在素体内构成线圈的导体的层叠线圈部件的制造方法，并且包括：通过光刻法在第一基材上形成包含导体的构成材料的导体图案的工序；通过光刻法在第二基材上形成包含素体的构成材料且去除了与导体图案的形状对应的形状的素体图案的工序；通过将导体图案及素体图案反复转印于支撑体上而将导体图案及素体图案在规定方向上层叠的工序；和对通过层叠的工序而得到的层叠体进行热处理的工序。

在该层叠线圈部件的制造方法中，导体图案和素体图案在各自的基材上形成之后，反复转印于支撑体上并层叠。在素体图案中，去除了与导体图案的形状对应的形状。因此，素体图案及导体图案不相互重叠，能够抑制导体图案的层叠偏移及坍塌。进而，导体图案及素体图案均通过光刻法形成。因此，与通过印刷法形成的情况相比，能够使导体图案的截面形状接近矩形。关于素体图案，与导体图案对应也能够高精度地形成。其结果，能够进一步抑制导体图案的层叠偏移及坍塌。

本发明的一方面所涉及的层叠线圈部件的制造方法中，在形成导体图案的工序中，也可以形成在规定方向上重叠时至少一部分重叠的一对导体图案。在层叠的工序中，也可以将一对导体图案以在规定方向上相邻的方式层叠。在该情况下，不通过通孔也能够将导体图案彼此连接。

本发明的一方面所涉及的层叠线圈部件的制造方法中，在形成导体图案的工序中，也可以形成在规定方向上重叠时全部重叠的一对导体图案。在层叠的工序中，也可以将一对导体图案以在规定方向上相邻的方式层叠。在该情况下，能够提高导体的长宽比，并且提高线圈的Q值(品质因数，quality factor)。

本发明的一方面所涉及的层叠线圈部件的制造方法也可以还包括在第三基材上形成包含素体的构成材料的素体形成层的工序。在层叠的工序中，也可以通过将素体形成层转印于支撑体上后，反复转印导体图案及素体图案，进一步转印素体形成层，由此在规定方向上层叠素体形成层、导体图案及素体图案。在该情况下，能够制造规定方向上的两端部由素体构成的层叠线圈部件。

本发明的一方面所涉及的层叠线圈部件的制造方法中，从规定方向来看，层叠线圈部件也可以在线圈的内侧还具备磁芯部。在形成素体图案的工序中，也可以形成进一步去除了与磁芯部的形状对应的形状的素体图案。该情况下，能够制造具备磁芯部的层叠线圈部件。

本发明的一方面所涉及的层叠线圈部件的制造方法也可以还包括通过光刻法在第四基材上形成包含磁芯部的构成材料的磁芯部图案的工序。在层叠的工序中，也可以通过将磁芯部图案与导体图案及素体图案一同反复转印于支撑体上，将磁芯部图案与导体图案及素体图案一同在规定方向上层叠。在该情况下，能够制造具备由例如磁性材料构成的磁芯部的层叠线圈部件。

本发明的一方面所涉及的层叠线圈部件的制造方法中，层叠线圈部件也可以还具备在规定方向上配置于导体间的间隔物。本发明的一方面所涉及的层叠线圈部件的制造方法也可以还包括通过光刻法在第五基材上形成包含间隔物的构成材料的间隔物图案的工序。在形成素体图案的工序中，也可以形成进一步去除了与间隔物图案的形状对应的形状的素体图案。在层叠的工序中，也可以通过将间隔物图案与导体图案及素体图案一同反复转印于支撑体上，从而将间隔物图案与导体图案及素体图案一同在规定方向上层叠。在该情况下，能够制造在导体间具备间隔物的层叠线圈部件。

本发明的一方面所涉及的层叠线圈部件的制造方法中，在层叠的工序中，也可以在转印了导体图案后，转印素体图案。在该情况下，能够提高导体图案的转印性。

附图说明

图1是通过实施方式的层叠线圈部件的制造方法制造的层叠线圈部件的立体图。

图2是图1所示的层叠线圈部件的分解立体图。

图3是沿着图1的III-III线的层叠线圈部件的截面图。

图4是表示实施方式的层叠线圈部件的制造方法的流程图。

图5是概念性地表示实施方式的层叠线圈部件的制造方法的截面图。

图6是概念性地表示实施方式的层叠线圈部件的制造方法的截面图。

图7是用于说明实施方式的层叠线圈部件的制造方法的立体图。

图8是用于说明线圈导体的截面形状的截面图。

图9是通过第一变形例的层叠线圈部件的制造方法制造的层叠线圈部件的立体图及截面图。

图10是通过第二变形例、第三变形例及第四变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。

图11是通过第五变形例、第六变形例及第七变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。

具体实施方式

下面，参照附图对实施方式进行详细地说明。在说明中，对同一要素或具有同一功能的要素使用同一符号，省略重复的说明。

[层叠线圈部件]

参照图1～图3对实施方式的层叠线圈部件进行说明。图1是实施方式的层叠线圈部件的立体图。图2是图1所示的层叠线圈部件的分解立体图。图3是沿着图1的III-III线的层叠线圈部件的截面图。

如图1所示，实施方式的层叠线圈部件1呈长方体形状。长方体形状包括角部及棱线部被倒角的长方体形状，及角部及棱线部被弄圆的长方体形状。层叠线圈部件1作为其外表面具有端面1a、1b和侧面1c、1d、1e、1f。端面1a、1b相互相对。侧面1c、1d相互相对。侧面1e、1f相互相对。下面，将端面1a、1b的相对方向设为方向D1，将侧面1c、1d的相对方向设为方向D2，并且将侧面1e、1f的相对方向设为方向D3。方向D1、方向D2及方向D3相互大致正交。

端面1a、1b以连结侧面1c、1d的方式沿着方向D2延伸。端面1a、1b也以连结侧面1e、1f的方式沿着方向D3延伸。侧面1c、1d以连结端面1a、1b的方式沿着方向D1延伸。侧面1c、1d也以连结侧面1e、1f的方式沿着方向D3延伸。侧面1e、1f以连结侧面1c、1d的方式沿着方向D2延伸。侧面1e、1f也以连结端面1a、1b的方式沿着方向D1延伸。在例如将层叠线圈部件1安装于未图示的其它电子设备(例如，电路基材或电子部件)时，侧面1c为与其它电子设备相对的面。

层叠线圈部件1在方向D1上的长度比层叠线圈部件1在方向D2上的长度及层叠线圈部件1在方向D3上的长度长。层叠线圈部件1在方向D2上的长度和层叠线圈部件1在方向D3上的长度相互同等。即，在本实施方式中，端面1a、1b呈正方形形状，侧面1c、1d、1e、1f呈长方形形状。层叠线圈部件1在方向D1上的长度可以与层叠线圈部件1在方向D2上的长度及层叠线圈部件1在方向D3上的长度同等，也可以比这些的长度短。层叠线圈部件1在方向D2上的长度及层叠线圈部件1在方向D3上的长度可以互不相同。

在本实施方式中，“同等”不仅指相等，还包括预先设定的范围内的微差或制造误差等的值也可视为同等。例如，如果多个值包含在该多个值的平均值的±5％的范围内，则规定该多个值同等。

如图1～图3所示，层叠线圈部件1具备素体2、外部电极3、4、多个线圈导体5以及连接导体6、7。

素体2呈大致长方体形状，构成端面1a、1b及侧面1c各自的一部分和侧面1d、1e、1f的全部。素体2通过多个素体层12a～12f在方向D3上层叠而构成。对于具体的层叠结构如后所述。在实际的素体2中，将多个素体层12a～12f一体化为其层间的边界不可辨识的程度。素体层12a～12f例如由磁性材料(Ni-Cu-Zn系铁氧体材料、Ni-Cu-Zn-Mg系铁氧体材料或Ni-Cu系铁氧体材料等)构成。构成素体层12a～12f的磁性材料也可以包含Fe合金等。素体层12a～12f也可以由非磁性材料(玻璃陶瓷材料、电介质材料等)构成。

外部电极3、4在方向D1上相互分离且配置于素体2的外表面。外部电极3、4例如呈相同的形状。从方向D3来看，外部电极3、4例如呈L字形。通过在外部电极3、4上实施电解电镀或化学镀(electroless plating)，在其外表面上形成镀层。镀层包含例如Ni、Sn、Au。

外部电极3具有一体地形成的电极部分3a、3b。电极部分3a、3b呈矩形板状。电极部分3a在端面1a露出，构成端面1a的一部分。电极部分3b在侧面1c露出，构成侧面1c的一部分。外部电极3通过从方向D3来看呈L字形的多个外部电极层13在方向D3上层叠而构成。在实际的外部电极3中，将多个外部电极层13一体化为其层间的边界不可辨识的程度。

外部电极4具有一体地形成的电极部分4a、4b。电极部分4a、4b呈矩形板状。电极部分4a在端面1b露出，构成端面1b的一部分。电极部分4b在侧面1c露出，构成侧面1c的一部分。外部电极4通过从方向D3来看呈L字形的多个外部电极层14在方向D3上层叠而构成。在实际的外部电极4中，将多个外部电极层14一体化为其层间的边界不可辨识的程度。

多个线圈导体5c、5d、5e、5f相互连接，在素体2内构成线圈10。线圈导体5c、5d、5e、5f以从方向D3来看至少一部分相互重叠的方式配置。线圈导体5c、5d、5e、5f远离端面1a、1b及侧面1c、1d、1e、1f而配置。

线圈导体5c构成线圈10的一端部。线圈导体5c的一端部和连接导体6在方向D1上相邻且相互连接。线圈导体5c的另一端部和线圈导体5d的一端部在方向D3上相邻且相互连接。线圈导体5d的另一端部和线圈导体5e的一端部在方向D3上相邻且相互连接。线圈导体5e的另一端部和线圈导体5f的一端部在方向D3上相邻且相互连接。线圈导体5c的另一端部与连接导体7连接。

线圈导体5c、5d、5e、5f通过多个线圈导体层15c、15d、15e、15f在方向D3上层叠而构成。即，多个线圈导体层15c、15d、15e、15f分别被配置成从方向D3来看全部相互重叠。线圈导体5c、5d、5e、5f也可以由一个线圈导体层15c、15d、15e、15f构成。图2中仅示出了一个线圈导体层15c、15d、15e、15f。在实际的线圈导体5c、5d、5e、5f中，将多个线圈导体层15c、15d、15e、15f一体化为其层间的边界不可辨识的程度。

连接导体6沿着方向D1延伸，与线圈10的线圈导体5c和电极部分4a连接。连接导体7沿着方向D1延伸，与线圈导体5f和电极部分3a连接。连接导体6、7通过多个连接导体层16、17在方向D3上层叠而构成。图2中仅示出了一个连接导体层16、17。在实际的连接导体6、7中，将多个连接导体层16、17一体化为其层间的边界不可辨识的程度。

上述的外部电极层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17由导电材料(例如，Ag或Pd)构成。这些各层可以由相同的材料构成，也可以由不同的材料构成。这些各层呈截面大致矩形形状。

层叠线圈部件1具备多个层La、Lb、Lc、Ld、Le、Lf。层叠线圈部件1例如通过从侧面1f侧开始依次层叠两个层La、一个层Lb、三个层Lc、三个层Ld、三个层Le、三个层Lf、一个层Lb及两个层La而构成。图2中，对于三个层Lc、三个层Ld、三个层Le及三个层Lf分别示出了一个，省略了另外两个的图示。

层La由素体层12a构成。

层Lb通过素体层12b与外部电极层13、14相互组合而构成。在素体层12b上设置有缺损部Rb，该缺损部Rb具有与外部电极层13、14的形状对应的形状，且嵌入有外部电极层13、14。素体层12b与外部电极层13、14的整体具有互补关系。

层Lc通过素体层12c与外部电极层13、14、线圈导体层15c及连接导体层16相互组合而构成。在素体层12c上设置有缺损部Rc，该缺损部Rc具有与外部电极层13、14、线圈导体层15c及连接导体层16的形状对应的形状，且嵌入有外部电极层13、14、线圈导体层15c及连接导体层16。素体层12c与外部电极层13、14、线圈导体层15c及连接导体层16整体具有互补关系。

层Ld通过将素体层12d与外部电极层13、14及线圈导体层15d相互组合而构成。在素体层12d上设置有缺损部Rd，该缺损部Rd具有与外部电极层13、14及线圈导体层15d的形状对应的形状，且嵌入有外部电极层13、14及线圈导体层15d。素体层12d与外部电极层13、14及线圈导体层15d整体具有互补关系。

层Le通过将素体层12e与外部电极层13、14及线圈导体层15e相互组合而构成。在素体层12e上设置有缺损部Re，该缺损部Re具有与外部电极层13、14及线圈导体层15e的形状对应的形状，且嵌入有外部电极层13、14及线圈导体层15e。素体层12e与外部电极层13、14及线圈导体层15e整体具有互补关系。

层Lf通过将素体层12f、外部电极层13、14、线圈导体层15f及连接导体层17相互组合而构成。在素体层12f上设置有缺损部Rf，该缺损部Rf具有与外部电极层13、14、线圈导体层15f及连接导体层17的形状对应的形状，且嵌入有外部电极层13、14、线圈导体层15f及连接导体层17。素体层12f与外部电极层13、14、线圈导体层15f及连接导体层17整体具有互补关系。

缺损部Rb、Rc、Rd、Re、Rf的宽度(以下，缺损部的宽度)基本上被设定为比外部电极层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的宽度(以下，导体部的宽度)宽。为了提高素体层12b、12c、12d、12e、12f与外部电极层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的粘接性，缺损部的宽度也可以勉强设定为比导体部的宽度窄。缺损部的宽度减去导体部的宽度所得到的值例如优选为-3μm以上且10μm以下，更优选为0μm以上且10μm以下。

[层叠线圈部件的制造方法]

对实施方式的层叠线圈部件1的制造方法进行说明。图4是表示实施方式的层叠线圈部件的制造方法的流程图。图5及图6是概念性地表示实施方式的层叠线圈部件的制造方法的截面图。图5及图6的截面图进行了概念性地表示，其未必与实际的层叠线圈部件1的截面图一致。

首先，如图5(a)所示，在基材20上形成素体形成层21(工序S1)。基材20例如为PET膜。素体形成层21例如通过将上述的素体层12a～12f的构成材料及包含感光性材料的素体膏涂布于基材20上而形成。素体膏中包含的感光性材料可以为负型及正型中的任意一种，能够使用公知的材料。接着，如图5(b)所示，通过使用了例如Cr掩膜的光刻法对素体形成层21进行曝光及显影，在基材20上形成去除了与后述的导体图案32的形状对应的形状的素体图案22(工序S2)。素体图案22为热处理后成为素体层12b～12f的层。即，在工序S2中，形成设置有成为缺损部Rc、Rd、Re、Rf的缺损部23的素体图案22。本实施方式的“光刻法”只要为通过对包含感光性材料的加工对象的层进行曝光及显影，加工成所希望的图案的方法即可，并不受掩膜的种类等的限制。

另一方面，如图5(c)所示，在基材30上形成导体形成层31(工序S3)。基材30例如为PET膜。导体形成层31例如通过将上述的外部电极层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的构成材料及包含感光性材料的导体膏涂布于基材30上而形成。导体膏中包含的感光性材料可以为负型及正型中的任意一种，能够使用公知的材料。接着，如图5(d)所示，通过使用了例如Cr掩膜的光刻法对导体形成层31进行曝光及显影，在基材30上形成导体图案32(工序S4)。导体图案32为热处理后成为外部电极层13、14、线圈导体层15c、15d、15e、15f及连接导体层16、17的层。

接着，如图5(e)所示，将上述工序S1中形成的素体形成层21从基材20转印到支撑体40上(工序S5)。通过反复进行多次工序S5，也可以在支撑体40上层叠多个素体形成层21。在本实施方式中，通过反复进行两次工序S5，在支撑体40上层叠两层素体形成层21。这些素体形成层21为热处理后成为层La的层。

接着，通过将导体图案32及素体图案22反复转印于支撑体40上，将导体图案32及素体图案22在方向D3上层叠。具体而言，首先，如图5(f)所示，将上述工序S4中形成的导体图案32从基材30转印到上述工序S5中转印后的素体形成层21上(工序S6)。接着，如图5(g)所示，将上述工序S2中形成的素体图案22从基材20转印到上述工序S5中转印后的素体形成层21上(工序S7)。在素体图案22的缺损部23上组合上述工序S6中转印于素体形成层21上的导体图案32，素体图案22及导体图案32成为同一层。进而，如图6(a)所示，反复实施上述工序S6及上述工序S7，将素体图案22及导体图案32以相互组合的状态层叠(工序S8)。由此，在热处理后成为层Lb、Lc、Ld、Le、Lf的层被层叠。在上述工序S8中，未必需要一对一反复进行上述工序S6及上述工序S7，例如，也可以相比上述工序S7更多地反复进行上述工序S6。由此，例如，也可以对素体图案22额外转印仅与外部电极层13、14对应的导体图案32。

接着，如图6(b)所示，将上述工序S1中形成的素体形成层21从基材20转印到上述工序S8中层叠后的层上(工序S9)。通过反复进行多次工序S9，也可以在该层上层叠多个素体形成层21。在本实施方式中，通过反复进行两次，在该层上从基材20层叠两层素体形成层21。这些素体形成层21为热处理后成为层La的层。

通过以上方式，将热处理后构成层叠线圈部件1的层叠体50形成于支撑体40上。例如，也可以根据需要进一步层叠设置有表示切断标记或芯片(层叠线圈部件1)的方向性的标记的层或着色层，作为层叠体50。

接着，将所得到的层叠体50切断为规定的大小(工序S10)。

接着，对切断后的层叠体50进行脱粘合剂处理，然后，进行热处理(工序S11)。热处理温度例如为850～900℃左右。由此，可以得到层叠线圈部件1。根据需要，也可以对外部电极3、4实施电解电镀或化学镀。

图7是用于说明实施方式的层叠线圈部件的制造方法的立体图。图7中，从图7的下方朝向上方按层叠的顺序示出了层叠线圈部件1的制造方法中层叠的素体形成层21、导体图案32及素体图案22。其中，图7中与图2同样地对于成为图2的层Lc、Ld、Le、Lf的层中包含的导体图案32及素体图案22分别示于了一个，省略了另外两个的图示。

在上述工序S4中，形成在方向D3上重叠时至少一部分重叠的一对导体图案32，在上述工序S8中，将该一对导体图案32以在方向D3上相邻的方式层叠。由此，如图7所示，能够将成为例如图2的线圈导体层15c、15d、15e、15f的导体图案32彼此不通过通孔而连接。在上述工序S4中，形成在方向D3上重叠时全部重叠的一对导体图案32，在上述工序S8中，将该一对导体图案32以在方向D3上相邻的方式层叠。由此，例如，能够将成为图2的线圈导体层15c、15d、15e、15f的导体图案32层叠，能够提高线圈导体5c、5d、5e、5f的长宽比。其结果，能够提高线圈10的Q值。

如以上所说明的，在本实施方式中，导体图案32和素体图案22形成在各自的基材20、30上之后，反复转印于支撑体40上并层叠。在素体图案22中，去除了与导体图案32的形状对应的形状。因此，素体图案22及导体图案32不相互重叠。由此，能够抑制导体图案32相对于在方向D3上相邻的导体图案32在方向D1及方向D2上偏移而层叠的层叠偏移。另外，抑制导体图案32在方向D3上的坍塌。

图8是用于说明线圈导体的截面形状的截面图。在此，以线圈导体5c为例进行说明。图8(a)是通过实施方式的制造方法而得到的层叠线圈部件1的线圈导体5c的截面图。图8(b)是通过比较例的制造方法而得到的层叠线圈部件100的线圈导体5c的截面图。比较例的制造方法在不通过光刻法而通过印刷法将素体图案及导体图案形成于基材上这一点上，与本实施方式的制造方法不同。根据印刷法，即使要在基材上将导体图案设置为截面矩形形状，也容易成为在基材侧以沿宽度方向拓展的方式坍塌的形状(例如，半圆形、梯形)。其结果，所得到的线圈导体层15c的截面形状如图8(b)所示不会成为矩形。

相对于此，在实施方式的制造方法中，导体图案32及素体图案22(参照图7)均通过光刻法形成。因此，与通过印刷法形成的情况相比，能够使导体图案的截面形状接近矩形。对于素体图案22，也能够与导体图案相对应地高精度地形成。由此，进一步抑制导体图案32的层叠偏移及坍塌，线圈导体层15c的截面形状如图8(a)所示接近矩形。

在实施方式的制造方法中，如上述工序S6、S7那样，在转印了导体图案32后，转印素体图案22。由此，可以进一步抑制导体图案32的层叠偏移及坍塌。在上述工序S5及工序S9中，因为层叠素体形成层21，所以能够制造方向D3上的两端部由素体2构成的层叠线圈部件1。

本发明不限于上述的实施方式，可以进行各种变形。

图9(a)是通过第一变形例的层叠线圈部件的制造方法制造的层叠线圈部件的立体图。图9(b)是通过第一变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图9(a)及图9(b)所示，第一变形例的层叠线圈部件1A主要在从方向D3来看在线圈10的内侧还具备磁芯部60这一点上，与层叠线圈部件1不同。磁芯部60在方向D3上贯通素体2。磁芯部60为中空的。层叠线圈部件1A为所谓的空芯线圈。

层叠线圈部件1A的制造方法在下述方面与层叠线圈部件1的制造方法不同，即，在上述工序S2中形成不仅去除了与导体图案32的形状对应的形状，还进一步去除了与磁芯部60的形状对应的形状的素体图案22。层叠线圈部件1A的制造方法在下述方面也与层叠线圈部件1的制造方法不同，即，在上述工序S2中形成仅去除了与磁芯部60的形状对应的形状的素体图案22，并且在上述工序S5及S9中转印仅去除了与磁芯部60的形状对应的形状的素体图案22来代替素体形成层21。

图10(a)是通过第二变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图10(a)所示，第二变形例的层叠线圈部件1B主要在从方向D3来看在线圈10的内侧还具备磁芯部60这一点上，与层叠线圈部件1不同。磁芯部60在方向D3上不贯通素体2，在方向D3的两端部被素体2覆盖。磁芯部60为中空。层叠线圈部件1B为所谓的空芯线圈。

层叠线圈部件1B的制造方法在下述方面与层叠线圈部件1的制造方法不同，即，在上述工序S2中形成不仅去除了与导体图案32的形状对应的形状，还进一步去除了与磁芯部60的形状对应的形状的素体图案22。

图10(b)是通过第三变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图10(b)所示，第三变形例的层叠线圈部件1C在磁芯部60不为中空而为实心这一点上，与层叠线圈部件1A不同。磁芯部60例如由与素体2的构成材料不同的磁性材料构成。

层叠线圈部件1C的制造方法在下述方面与层叠线圈部件1A的制造方法不同，即，还包括通过光刻法在与基材20、30不同的基材上形成包含磁芯部60的构成材料的磁芯部图案的工序及将通过该工序形成的磁芯部图案转印于支撑体40上的工序；在上述工序S8中通过将磁芯部图案与导体图案32及素体图案22一同反复转印于支撑体40上，将磁芯部图案与导体图案32及素体图案22一同在方向D3上层叠。磁芯部图案例如与上述的素体图案22同样地形成。即，通过将磁芯部60的构成材料及包含感光性材料的膏涂布于基材上而形成磁芯部形成层，然后，通过使用了例如Cr掩膜的光刻法对磁芯部形成层进行曝光及显影而形成。感光性材料可以为负型及正型中的任意一种，能够使用公知的材料。

图10(c)是通过第四变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图10(c)所示，第四变形例的层叠线圈部件1D在磁芯部60不为中空而为实心这一点上，与层叠线圈部件1B不同。磁芯部60例如由与素体2的构成材料不同的磁性材料构成。

层叠线圈部件1D的制造方法在下述方面与层叠线圈部件1B的制造方法不同，即，还包括通过光刻法在与基材20、30不同的基材上形成包含磁芯部60的构成材料的磁芯部图案的工序及将通过该工序形成的磁芯部图案转印于支撑体40上的工序；在上述工序S8中通过将磁芯部图案与导体图案32及素体图案22一同反复转印于支撑体40上，将磁芯部图案与导体图案32及素体图案22一同在方向D3上层叠。磁芯部图案例如与层叠线圈部件1C的制造方法同样地形成。

图11(a)是通过第五变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图11(a)所示，第五变形例的层叠线圈部件1E主要在还具备在方向D3上配置于线圈导体5c、5d、5e、5f间的间隔物70这一点上，与层叠线圈部件1不同。间隔物70例如由与素体2的构成材料不同的磁性材料或非磁性材料构成。

层叠线圈部件1E的制造方法在下述方面与层叠线圈部件1的制造方法不同，即，还包括通过光刻法在与基材20、30不同的基材上形成包含间隔物70的构成材料的间隔物图案的工序及将通过该工序形成的间隔物图案转印于支撑体40上的工序；在上述工序S8中通过将间隔物图案与导体图案32及素体图案22一同反复转印于支撑体40上，将间隔物图案与导体图案32及素体图案22一同在方向D3上层叠。间隔物图案例如与上述的素体图案22同样地形成。即，通过将间隔物70的构成材料及包含感光性材料的膏涂布于基材上而形成间隔物形成层后，通过使用了例如Cr掩膜的光刻法对间隔物形成层进行曝光及显影而形成。感光性材料可以为负型及正型中的任意一种，能够使用公知的材料。

图11(b)是通过第六变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图11(b)所示，第六变形例的层叠线圈部件1F主要在还具备在方向D3上配置于线圈导体5c、5d、5e、5f间的间隔物70这一点上，与层叠线圈部件1D不同。间隔物70例如由与素体2的构成材料不同的磁性材料或非磁性材料构成。

层叠线圈部件1F的制造方法在下述方面与层叠线圈部件1D的制造方法不同，即，还包括通过光刻法在与基材20、30不同的基材上形成包含间隔物70的构成材料的间隔物图案的工序及将通过该工序形成的间隔物图案转印于支撑体40上的工序；在上述工序S8中通过不仅将磁芯部图案还将间隔物图案与导体图案32及素体图案22一同反复转印于支撑体40上，由此不仅将磁芯部图案还将间隔物图案与导体图案32及素体图案22一同在方向D3上层叠。间隔物图案例如通过与层叠线圈部件1E的制造方法同样的方法形成。

图11(c)是通过第七变形例的层叠线圈部件的制造方法制造的层叠线圈部件的截面图。如图11(c)所示，第七变形例的层叠线圈部件1G主要在还具备在方向D3上配置于线圈导体5c、5d、5e、5f间的间隔物70这一点上，与层叠线圈部件1C不同。间隔物70例如由与素体2的构成材料不同的磁性材料或非磁性材料构成。

层叠线圈部件1G的制造方法在下述方面与层叠线圈部件1C的制造方法不同，即，还包括通过光刻法在与基材20、30不同的基材上形成包含间隔物70的构成材料的间隔物图案的工序、及将通过该工序形成的间隔物图案转印于支撑体40上的工序；在上述工序S8中通过不仅将磁芯部图案还将间隔物图案与导体图案32及素体图案22一同反复转印于支撑体40上，由此不仅将磁芯部图案还将间隔物图案与导体图案32及素体图案22一同在方向D3上层叠。间隔物图案例如通过与层叠线圈部件1E的制造方法同样的方法形成。

在上述的层叠线圈部件1、1A、1B、1C、1D、1E、1F、1G的制造方法中，未必需要将素体图案22及导体图案32形成于不同的基材上，只要素体图案22及导体图案32处于相互分开的状态，则可以形成于共同的基材上。

Claims (8)

1.一种层叠线圈部件的制造方法，其中，

是具备素体和在所述素体内构成线圈的导体的层叠线圈部件的制造方法，

所述制造方法包括：

通过光刻法在第一基材上形成包含所述导体的构成材料的导体图案的工序；

通过光刻法在第二基材上形成包含所述素体的构成材料且去除了与所述导体图案的形状对应的形状的素体图案的工序；

通过将所述导体图案及所述素体图案反复转印于支撑体上而将所述导体图案及所述素体图案在规定方向上层叠的工序；和

对通过所述层叠的工序而得到的层叠体进行热处理的工序。

2.根据权利要求1所述的层叠线圈部件的制造方法，其中，

在形成所述导体图案的工序中，形成在所述规定方向上重叠时至少一部分重叠的一对所述导体图案，

在所述层叠的工序中，将所述一对导体图案以在所述规定方向上相邻的方式层叠。

3.根据权利要求1所述的层叠线圈部件的制造方法，其中，

在形成所述导体图案的工序中，形成在所述规定方向上重叠时全部重叠的一对所述导体图案，

在所述层叠的工序中，将所述一对导体图案以在所述规定方向上相邻的方式层叠。

4.根据权利要求1～3中任一项所述的层叠线圈部件的制造方法，其中，

还包括在第三基材上形成包含所述素体的构成材料的素体形成层的工序，

在所述层叠的工序中，将所述素体形成层转印于所述支撑体上之后，反复转印所述导体图案及所述素体图案，进一步转印所述素体形成层，由此，在所述规定方向上层叠所述素体形成层、导体图案及所述素体图案。

5.根据权利要求1～4中任一项所述的层叠线圈部件的制造方法，其中，

从所述规定方向来看，所述层叠线圈部件在所述线圈的内侧还具备磁芯部，

在形成所述素体图案的工序中，形成进一步去除了与所述磁芯部的形状对应的形状的所述素体图案。

6.根据权利要求5所述的层叠线圈部件的制造方法，其中，

还包括通过光刻法在第四基材上形成包含所述磁芯部的构成材料的磁芯部图案的工序，

在所述层叠的工序中，通过将所述磁芯部图案与所述导体图案及所述素体图案一同反复转印于支撑体上，将所述磁芯部图案与所述导体图案及所述素体图案一同在规定方向上层叠。

7.根据权利要求1～6中任一项所述的层叠线圈部件的制造方法，其中，

所述层叠线圈部件还具备在所述规定方向上配置于所述导体间的间隔物，

还包括通过光刻法在第五基材上形成包含所述间隔物的构成材料的间隔物图案的工序，

在形成所述素体图案的工序中，形成进一步去除了与所述间隔物图案的形状对应的形状的所述素体图案，

在所述层叠的工序中，通过将所述间隔物图案与所述导体图案及所述素体图案一同反复转印于所述支撑体上，将所述间隔物图案与所述导体图案及所述素体图案一同在所述规定方向上层叠。

8.根据权利要求1～7中任一项所述的层叠线圈部件的制造方法，其中，

在所述层叠的工序中，在转印了所述导体图案后，转印所述素体图案。