CN108281477B - 鳍式场效应管及其形成方法 - Google Patents
鳍式场效应管及其形成方法 Download PDFInfo
- Publication number
- CN108281477B CN108281477B CN201710010535.0A CN201710010535A CN108281477B CN 108281477 B CN108281477 B CN 108281477B CN 201710010535 A CN201710010535 A CN 201710010535A CN 108281477 B CN108281477 B CN 108281477B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- amorphous silicon
- forming
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 230000005669 field effect Effects 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 521
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 144
- 238000002955 isolation Methods 0.000 claims abstract description 112
- 239000011241 protective layer Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 46
- 230000036961 partial effect Effects 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 230000002829 reductive effect Effects 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 17
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应管及其形成方法，形成方法包括：在隔离层上以及鳍部侧壁上形成保护层；在保护层上形成非晶硅层，且位于隔离层上的非晶硅层厚度大于位于鳍部侧壁上的非晶硅层厚度；刻蚀去除位于鳍部侧壁上的非晶硅层以及位于隔离层上的部分厚度的非晶硅层；刻蚀去除暴露出的保护层，在鳍部与非晶硅层交界处形成预开口；刻蚀预开口露出的保护层以及隔离层，在鳍部与非晶硅层交界处形成开口，且开口尺寸大于预开口尺寸；对非晶硅层以及开口露出的鳍部进行氧化处理，将非晶硅层转化为氧化硅层，且在鳍部顶部和侧壁上形成界面层；在界面层上形成高k栅介质层；在高k栅介质层上形成填充满开口的栅电极层。本发明改善了鳍式场效应管的电学性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的性能有待进一步提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管及其形成方法，改善鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底以及凸出于所述衬底上的鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部部分侧壁，且所述隔离层顶部低于鳍部顶部，其中，在垂直于所述衬底表面且沿所述鳍部底部指向顶部的方向上，所述鳍部在沿垂直于鳍部延伸方向上的宽度尺寸逐渐减小；在所述隔离层上以及鳍部侧壁上形成保护层，且所述保护层的材料与所述鳍部的材料不同；在所述保护层上形成非晶硅层，且位于所述隔离层上的非晶硅层厚度大于位于所述鳍部侧壁上的非晶硅层厚度；刻蚀去除位于所述鳍部侧壁上的非晶硅层以及位于所述隔离层上的部分厚度的非晶硅层，暴露出位于所述鳍部侧壁上的保护层；刻蚀去除所述暴露出的保护层，暴露出所述鳍部侧壁，在所述鳍部与所述非晶硅层交界处形成预开口；刻蚀所述预开口露出的保护层以及隔离层，在所述鳍部与非晶硅层交界处形成开口，且所述开口尺寸大于所述预开口尺寸；对所述非晶硅层以及所述开口露出的鳍部进行氧化处理，将所述非晶硅层转化为氧化硅层，且在所述鳍部顶部和侧壁上形成界面层；在所述界面层上形成高k栅介质层；在所述高k栅介质层上形成栅电极层，且所述栅电极层填充满所述开口
可选的，所述保护层的材料为氧化硅。
可选的，所述保护层的厚度为10埃～30埃。
可选的，采用原子层沉积工艺形成所述保护层。
可选的，在刻蚀所述非晶硅层之前，位于所述隔离层上的非晶硅层厚度与位于所述鳍部侧壁上的非晶硅层厚度比值大于或等于2。
可选的，其特征在于，在刻蚀所述非晶硅层之前，位于所述隔离层上的非晶硅层的厚度为40埃～100埃；位于所述鳍部侧壁上的非晶硅层的厚度为10埃～50埃。
可选的，采用湿法刻蚀工艺，刻蚀去除所述暴露出的保护层。
可选的，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
可选的，采用湿法刻蚀工艺，刻蚀所述预开口露出的保护层以及隔离层。
可选的，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
可选的，采用湿法刻蚀工艺，刻蚀去除位于所述鳍部侧壁上的非晶硅层以及位于所述隔离层上的部分厚度的非晶硅层；其中，所述湿法刻蚀工艺采用的刻蚀液体为四甲基氢氧化铵溶液。
可选的，采用原位水汽生成氧化工艺，进行所述氧化处理。
可选的，形成所述保护层之前，所述鳍部顶部上还形成有氧化层以及位于所述氧化层上的硬掩膜层；形成所述非晶硅层以及保护层的工艺步骤包括：在所述硬掩膜层顶部和侧壁上、氧化层侧壁上、鳍部侧壁上以及所述隔离层上形成保护膜，所述保护膜保型覆盖所述鳍部；在所述保护膜上形成非晶硅膜，且位于所述隔离层上的非晶硅膜厚度大于位于所述鳍部侧壁上的非晶硅膜厚度；在所述非晶硅膜上形成牺牲层，所述牺牲层露出所述硬掩膜层顶部；去除位于所述鳍部顶部上的非晶硅膜以及保护膜，剩余的非晶硅膜作为所述非晶硅层，剩余的保护膜作为所述保护层；去除所述牺牲层；去除所述硬掩膜层。
可选的，在刻蚀去除所述暴露出的保护层的工艺过程中，还刻蚀去除位于所述鳍部顶部上的氧化层。
可选的，在刻蚀所述预开口露出的保护层以及隔离层的工艺步骤中，还对所述非晶硅层进行侧向刻蚀。
可选的，采用后栅工艺形成所述鳍式场效应管；在形成所述界面层之后、形成所述高k栅介质层之前，还包括：在所述界面层上形成伪栅层，所述伪栅层暴露出部分氧化硅层以及部分鳍部；对所述伪栅层两侧的鳍部进行掺杂处理，形成源漏掺杂区；在所述伪栅层露出的氧化硅层以及鳍部上形成层间介质层；去除所述伪栅层，在所述层间介质层内形成开口。
可选的，所述衬底包括第一器件区以及第二器件区，其中，所述第一器件区形成的器件的工作电压低于第二器件区形成的器件的工作电压；在形成所述高k栅介质层之前，还包括：刻蚀去除位于所述第一器件区的界面层，暴露出所述第一器件区的鳍部；对所述第一器件区的鳍部进行氧化处理形成栅氧层，且所述栅氧层厚度小于所述界面层厚度。
本发明还提供一种鳍式场效应管，包括：衬底以及凸出于所述衬底上的鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部部分侧壁，且所述隔离层顶部低于鳍部顶部，其中，在垂直于所述衬底表面且沿所述鳍部底部指向顶部的方向上，所述鳍部在沿垂直于鳍部延伸方向上的宽度尺寸逐渐减小；位于所述隔离层上的保护层以及位于所述保护层上的氧化硅层；位于所述鳍部与所述氧化硅层交界处的开口，所述开口暴露出所述氧化硅层侧壁以及保护层侧壁，且还暴露出部分隔离层；位于所述鳍部顶部和侧壁上的界面层；位于所述界面层上的高k栅介质层；位于所述高k栅介质层上的栅电极层，且所述栅电极层填充满所述开口。
可选的，所述保护层的材料为氧化硅。
可选的，所述保护层的厚度为10埃～30埃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在隔离层和鳍部侧壁上形成保护层，所述保护层对所述鳍部起到保护作用；在所述保护层上形成非晶硅层，且位于隔离层上的非晶硅层厚度大于位于鳍部侧壁上的非晶硅层厚度；因此在刻蚀去除鳍部侧壁上的非晶硅层暴露出位于鳍部侧壁上的保护层后，所述隔离层上仍具有部分厚度的牺牲层，从而避免所述隔离层暴露出在后续刻蚀去除位于鳍部侧壁上的保护层的刻蚀环境中；刻蚀去除位于所述鳍部侧壁上保护层暴露出所述鳍部侧壁，在所述鳍部与非晶硅层交界处形成预开口，所述预开口为后续形成开口提供工艺基础；接着，刻蚀所述预开口露出的保护层以及隔离层，在所述鳍部与非晶硅层交界处形成开口，且所述开口尺寸大于所述预开口尺寸；对所述开口露出的鳍部进行氧化处理形成界面层，且对所述非晶硅层进行氧化处理形成氧化硅层；在所述界面层上形成高k栅介质层，在所述高k栅介质层上形成栅电极层，且所述栅电极层填充满所述开口。由于形成的栅电极层对所述鳍部底部的包覆效果好，使得栅极结构对位于鳍部底部附近区域的沟道区的控制能力强，从而改善短沟道效应问题以及漏端引入的势垒降低效应问题，提高形成的鳍式场效应管的电学性能。
可选方案中，在刻蚀所述非晶硅层之前，位于所述隔离层上的非晶硅层厚度与位于所述鳍部侧壁上的非晶硅层厚度比值大于或等于2，保证在刻蚀去除位于鳍部侧壁上的非晶硅层之后，所述隔离层上仍具有足够厚的非晶硅层，避免位于所述隔离层上的非晶硅层过早的被刻蚀去除。
附图说明
图1至图18为本发明实施例提供的鳍式场效应管形成方法各步骤对应的剖面结构示意图。
具体实施方式
根据背景技术，现有技术形成的鳍式场效应管的电学性能有待提高。
经分析，受到鳍部形成工艺的影响，鳍式场效应管中位于基底上的鳍部侧壁与基底表面相倾斜。具体地，在垂直于基底表面且沿鳍部顶部指向底部的方向上，所述鳍部在垂直于鳍部延伸方向上的宽度尺寸逐渐增加。因此，在垂直于所述基底表面且沿鳍部顶部指向底部方向上，栅极结构对位于鳍部内的沟道区的控制能力越来越差，因此位于鳍部底部附近区域的沟道区内较位于鳍部顶部附近区域的沟道区内更易发生短沟道效应问题(SCE，Short Channel Effect)，且鳍部底部附近区域的沟道区内的漏端引入的势垒降低(DIBL，Drain Induced Barrier Lowering)效应也更为显著。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底以及凸出于所述衬底上的鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部部分侧壁，且所述隔离层顶部低于鳍部顶部，其中，在垂直于所述衬底表面且沿所述鳍部底部指向顶部的方向上，所述鳍部在沿垂直于鳍部延伸方向上的宽度尺寸逐渐减小；在所述隔离层上以及鳍部侧壁上形成保护层，且所述保护层的材料与所述鳍部的材料不同；在所述保护层上形成非晶硅层，且位于所述隔离层上的非晶硅层厚度大于位于所述鳍部侧壁上的非晶硅层厚度；刻蚀去除位于所述鳍部侧壁上的非晶硅层以及位于所述隔离层上的部分厚度的非晶硅层，暴露出位于所述鳍部侧壁上的保护层；刻蚀去除所述暴露出的保护层，暴露出所述鳍部侧壁，在所述鳍部与所述非晶硅层交界处形成预开口；刻蚀所述预开口露出的保护层以及隔离层，在所述鳍部与非晶硅层交界处形成开口，且所述开口尺寸大于所述预开口尺寸；对所述非晶硅层以及所述开口露出的鳍部进行氧化处理，将所述非晶硅层转化为氧化硅层，且在所述鳍部顶部和侧壁上形成界面层；在所述界面层上形成高k栅介质层；在所述高k栅介质层上形成栅电极层，且所述栅电极层填充满所述开口。
由于在鳍部底部形成有暴露出所述鳍部底部的开口，且对所述开口露出的鳍部进行氧化处理形成界面层，使得所述鳍部的底部宽度尺寸减小，从而在一定程度上减小所述鳍部底部宽度尺寸大造成的不良影响；并且，由于形成的栅电极层还填充满所述开口，使得栅极结构对所述鳍部底部附近区域内的沟道区控制能力得到提高。因此，本发明有利于改善鳍部底部附近区域内的沟道区的短沟道效应问题，且鳍部底部附近区域的沟道区内的漏端引入的势垒降低效应也得到抑制，从而改善形成的鳍式场效应管的电学性能。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图18为本发明实施例提供的鳍式场效应管形成方法各步骤对应的剖面结构示意图。
参考图1至图4，提供衬底201以及凸出于所述衬底201上的鳍部202，所述鳍部202露出的衬底201上具有隔离层206，所述隔离层206覆盖鳍部202的部分侧壁，且所述隔离层206顶部低于所述鳍部202顶部，其中，在垂直于所述衬底201表面且沿所述鳍部202底部指向顶部的方向上，所述鳍部202在沿垂直于鳍部202延伸方向上的宽度尺寸逐渐减小。
本实施例中，所述衬底201包括第一器件区I和第二器件区II，其中，第一器件区I形成的第一器件的工作电压低于第二器件区II形成的第二器件的工作电压，所述第一器件可以为核心器件，所述第二器件可以为输入输出器件。
所述衬底201的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底201还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部202的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述衬底201的材料为硅，所述鳍部202的材料为硅。
所述隔离层206可以起到电学隔离相邻鳍部202的作用。所述隔离层206的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层206的材料为氧化硅。
本实施例中，在垂直于所述衬底201表面且沿所述鳍部202底部指向顶部的方向上，所述鳍部202在垂直于所述鳍部202延伸方向上的宽度尺寸逐渐减小。这主要是由于形成鳍部202的刻蚀工艺特性造成的：具体地，在刻蚀形成所述鳍部202的工艺过程中会产生刻蚀副产物，部分刻蚀副产物在重力作用下在鳍部202底部聚集，相应的刻蚀工艺对刻蚀副产物聚集的区域的刻蚀速率相对较小，从而形成底部宽度尺寸大于顶部宽度尺寸的鳍部202。
具体地，在垂直于所述鳍部202延伸方向上所述鳍部202底部宽度尺寸大于鳍部202顶部宽度尺寸。
本实施例中，所述隔离层206与所述衬底201之间、所述隔离层206与所述鳍部202侧壁之间还形成有衬垫氧化层204。
以下将结合附图对所述衬垫氧化层204、隔离层206的形成工艺步骤进行详细说明。
参考图1，提供衬底201以及凸出于所述衬底201上的鳍部202，在垂直于所述衬底201表面且沿所述鳍部202底部指向顶部的方向上，所述鳍部202在沿垂直于鳍部202延伸方向上的宽度尺寸逐渐减小。
本实施例中，所述鳍部202顶部上还形成有氧化层200以及位于所述氧化层200上的硬掩膜层203。
其中，所述硬掩膜层203为形成所述鳍部202采用的掩膜。且所述硬掩膜层203在后续的工艺步骤中起到保护鳍部202顶部的作用。所述硬掩膜层203的材料为氮化硅或氮氧化硅。
所述氧化层200在后续的工艺步骤中也起到保护鳍部202顶部的作用。本实施例中，所述氧化层200的材料为氧化硅。
参考图2，在所述鳍部202上形成衬垫氧化层204。
本实施例中，所述衬垫氧化层204位于所述鳍部202侧壁上，且还位于所述鳍部202露出的衬底201上。
所述衬垫氧化层204为后续形成隔离层提供良好的界面基础，且在形成所述衬垫氧化层204的工艺过程中，还可以修复所述鳍部202表面缺陷。
本实施例中，采用热氧化工艺形成所述衬垫氧化层204。其中，所述衬垫氧化层204的材料为氧化硅，所述衬垫氧化层204的厚度为5埃～20埃。
参考图3，在所述鳍部202露出的衬底201上形成隔离膜205，所述隔离膜205覆盖所述鳍部202侧壁。
由于所述鳍部202侧壁以及衬底201上具有衬垫氧化层204，因此，形成的所述隔离膜205位于所述衬垫氧化层204上。
本实施例中，所述隔离膜205顶部与所述硬掩膜层203顶部齐平。在其他实施例中，所述隔离膜顶部还可以高于所述硬掩膜层顶部。
参考图4，回刻蚀去除部分厚度的隔离膜205(参考图3)，形成所述隔离层206。
采用干法刻蚀工艺，回刻蚀去除部分厚度的隔离膜205。在其他实施例中，也可以采用湿法刻蚀工艺，回刻蚀去除部分厚度的隔离膜。
本实施例中，在回刻蚀去除部分厚度的隔离膜205的工艺过程中，还回刻蚀去除高于所述隔离层206顶部的衬垫氧化层204。
参考图5至图8，在所述隔离层206上以及鳍部202侧壁上形成保护层207，且所述保护层207的材料与所述鳍部202的材料不同；在所述保护层207上形成非晶硅层208，且位于所述隔离层206上的非晶硅层208厚度大于位于所述鳍部202侧壁上的非晶硅层208厚度。
所述保护层207的作用包括：一方面，在后续刻蚀去除位于鳍部202侧壁上的非晶硅层208时，位于所述鳍部202侧壁上的所述保护层207起到刻蚀停止层作用，从而对所述鳍部202侧壁起到保护作用；另一方面，在后续刻蚀去除位于所述鳍部202侧壁上的保护层207后，使得所述鳍部202与所述非晶硅层208交界处形成预开口，因此所述保护层207还为后续形成预开口提供工艺基础。
本实施例中，所述保护层207的材料为氧化硅。
所述保护层207的厚度不宜过薄，也不宜过薄。若所述保护层207的厚度过薄，则所述保护层207对所述鳍部202起到的保护作用有限，且后续形成的预开口尺寸过小；若所述保护层207的厚度过厚，则后续刻蚀去除位于所述鳍部202侧壁上的保护层207所需的刻蚀时间长。
为此，本实施例中，所述保护层207的厚度为10埃～30埃。
采用原子层沉积工艺形成所述保护层207，使得形成的保护层207的致密度好，且所述保护层207的台阶覆盖性好，从而提高所述保护层207对鳍部202的保护作用。
位于所述隔离层206上的非晶硅层208厚度大于位于所述鳍部202侧壁上的非晶硅层208厚度，使得后续在刻蚀去除位于所述鳍部202侧壁上的非晶硅层208之后，所述隔离层206上仍剩余部分厚度的非晶硅层208。
位于所述隔离层206上的非晶硅层208厚度与位于所述鳍部202侧壁上的非晶硅层比值不宜过小。若所述比值过小，则在刻蚀去除位于所述鳍部202侧壁上的非晶硅层208之后，位于所述隔离层206上的非晶硅层208厚度过薄，在后续的工艺步骤中，位于所述隔离层206上的非晶硅层208容易被刻蚀去除，造成隔离层206表面暴露在工艺环境中。
本实施例中，位于所述隔离层206上的非晶硅层208厚度与位于所述鳍部202侧壁上的非晶硅层208厚度比值大于或等于2。
位于所述隔离层206上的非晶硅层208的厚度不宜过薄，也不宜过厚。若位于所述隔离层206上的非晶硅层208的厚度过薄，则后续的工艺过程中位于所述隔离层206上的非晶硅层208易被刻蚀去除；若位于所述隔离层206上的非晶硅层208的厚度过厚，则后续在刻蚀去除位于隔离层206上的部分厚度非晶硅层208之后，所述隔离层206上剩余非晶硅层208的厚度过厚。为此，本实施例中，位于所述隔离层206上的非晶硅层208的厚度为40埃～100埃。
位于所述鳍部202侧壁上的非晶硅层208的厚度不宜过薄，也不宜过厚。若位于所述鳍部202侧壁上的非晶硅层208厚度过薄，则形成所述非晶硅层208的工艺难度高；若位于所述鳍部202侧壁上的非晶硅层208厚度过厚，则后续刻蚀去除位于所述鳍部202侧壁上的非晶硅层208所需的刻蚀时间较长。为此，本实施例中，位于所述鳍部202侧壁上的非晶硅层208的厚度为10埃～50埃。
以下将结合附图对所述保护层207以及非晶硅层208的形成工艺步骤进行详细说明。
以下将结合附图对所述保护层207以及非晶硅层208的形成工艺步骤进行详细说明。
参考图5，在所述硬掩膜层203顶部和侧壁上、氧化层202侧壁上、鳍部202侧壁上以及所述隔离层206上形成保护膜27，所述保护膜27保型覆盖所述鳍部202；在所述保护膜27上形成非晶硅膜28，且位于所述隔离层206上的非晶硅膜28厚度大于位于所述鳍部202侧壁上的非晶硅膜28厚度。
所述保护膜27为后续形成保护层207提供工艺基础；所述非晶硅膜28为后续形成非晶硅层208提供工艺基础。
本实施例中，所述保护膜27的材料为氧化硅，所述保护膜27的厚度为10埃～30埃；采用原子层沉积工艺，形成所述保护膜27。
所述非晶硅膜28的材料为非晶硅；位于所述隔离层206上的非晶硅膜28厚度与位于所述鳍部202侧壁上的非晶硅膜28厚度比值大于或等于2。
参考图6及图7，在所述非晶硅膜28上形成牺牲层209，所述牺牲层209露出所述硬掩膜层203顶部。
所述牺牲层209为后续去除高于所述氧化层200顶部的非晶硅膜28以及保护膜27提供工艺基础。
本实施例中，所述牺牲层209的材料为氧化硅。在其他实施例中，所述牺牲层的材料还可以为ODL材料、BARC材料或者非晶碳材料。
具体地，形成所述牺牲层209的工艺步骤包括：
参考图6，在所述非晶硅膜28上形成牺牲膜29，且所述牺牲膜29顶部高于所述非晶硅膜28顶部。
本实施例中，所述牺牲膜29的材料为氧化硅，采用高纵宽比化学气相沉积工艺形成所述牺牲膜29。
在其他实施例中，还可以采用旋转涂覆工艺形成所述牺牲膜。
参考图7，去除高于所述硬掩膜层203顶部的牺牲膜29(参考图6)形成所述牺牲层209，且还去除位于所述鳍部202顶部上的非晶硅膜28(参考图6)以及保护膜27，剩余的非晶硅膜28(参考图6)作为所述非晶硅层208，剩余的保护膜27作为所述保护层207，所述牺牲层209暴露出所述硬掩膜层203顶部。
本实施例中，采用化学机械研磨工艺，研磨去除高于所述硬掩膜层203顶部的非晶硅膜28、保护膜27以及所述牺牲膜29。参考图8，去除所述牺牲层209(参考图7)；去除所述硬掩膜层203(参考图7)
采用湿法刻蚀工艺，去除剩余牺牲层209。本实施例中，所述牺牲层209的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
采用湿法刻蚀工艺，去除所述硬掩膜层203。本实施例中，所述硬掩膜层203的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀液体为磷酸溶液。
本实施例中，在去除所述牺牲层209以及所述硬掩膜层203的过程中，还去除高于所述氧化层200顶部的非晶硅层208以及保护层207。
参考图9，刻蚀去除位于所述鳍部202侧壁上的非晶硅层208以及位于所述隔离层206上的部分厚度的非晶硅层208，暴露出位于所述鳍部202侧壁上的保护层207。
采用湿法刻蚀工艺，刻蚀去除位于所述鳍部202侧壁上的非晶硅层208以及位于所述隔离层206上的部分厚度的非晶硅层208。
本实施例中，所述湿法刻蚀工艺采用的刻蚀液体为四甲基氢氧化铵溶液。
在刻蚀所述非晶硅层208的工艺过程中，位于所述鳍部202顶部上的氧化层200对所述鳍部202顶部起到保护作用，避免所述刻蚀工艺对所述鳍部202顶部造成刻蚀损伤。
参考图10，刻蚀去除所述暴露出的保护层207，暴露出所述鳍部202侧壁，在所述鳍部202与所述非晶硅层208交界处形成预开口209。
所述预开口209为后续形成位于所述鳍部202与所述非晶硅层208交界处的开口提供工艺基础。所述预开口209由所述鳍部202、位于所述隔离层206上的非晶硅层208和保护层207、以及所述隔离层206围成。
本实施例中，所述预开口209底部除暴露出位于所述隔离层206上的保护层207侧壁外，还暴露出部分隔离层206表面。在其他实施例中，所述预开口底部还可以仅暴露出位于所述隔离层上的保护层侧壁。
采用湿法刻蚀工艺，刻蚀去除位于所述鳍部202侧壁上的保护层207。本实施例中，所述保护层207的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
本实施例中，在刻蚀去除所述暴露出的保护层207的工艺步骤中，还刻蚀去除位于所述鳍部202顶部上的氧化层200(参考图9)。
参考图11，刻蚀所述预开口209(参考图10)露出的保护层207以及隔离层206，在所述鳍部202与所述非晶硅层208交界处形成开口210，且所述开口210尺寸大于所述预开口209尺寸。
所述开口210为后续形成氧化层以及栅电极层提供空间位置。所述开口210在平行于所述衬底201表面上的宽度尺寸大于所述预开口209在平行于所述衬底201表面上的宽度尺寸，且所述开口210在垂直于所述衬底201表面上的深度尺寸大于所述预开口209在出自于所述衬底201表面上的深度尺寸。
采用湿法刻蚀工艺，刻蚀所述预开口209露出的保护层207以及隔离层206，且在刻蚀所述预开口209露出的保护层207以及隔离层206的工艺过程中，还刻蚀所述预开口209露出的非晶硅层208，使得所述开口210在平行于所述衬底201表面上的宽度尺寸大于所述预开口209在平行于所述衬底201表面上的宽度尺寸。
本实施例中，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
参考图12，对所述非晶硅层208(参考图11)以及所述开口210露出的鳍部202进行氧化处理，将所述非晶硅层208转化为氧化硅层212，且在所述鳍部202顶部和侧壁上形成界面层211。
所述界面层211为后续形成高k栅介质层提供良好的界面基础，且位于所述第二器件区II的界面层211还为第二器件的栅介质层的一部分。
由于所述开口210露出的鳍部202被氧化，使得所述开口210周围的鳍部202的宽度尺寸减小，从而减小或避免由于鳍部202底部宽度尺寸大造成的不良影响。
本实施例中，采用原位水汽生成氧化工艺进行所述氧化处理。所述界面层211的材料为氧化硅，所述界面层211的厚度为10埃～50埃。
后续的工艺步骤包括：在所述界面层211上形成高k栅介质层；在所述高k栅介质层上形成栅电极层，且所述栅电极层填充满所述开口。本实施例中，采用后栅工艺形成所述鳍式场效应管，以下将结合附图对所述高k栅介质层以及栅电极层的形成工艺步骤进行详细说明。
参考图13，在形成所述界面层211之后，在所述界面层211上形成伪栅层，所述伪栅层213暴露出部分氧化硅层212以及部分鳍部202；对所述伪栅层213两侧的鳍部202进行掺杂处理，形成源漏掺杂区(未图示)；在所述伪栅层213露出的氧化硅层212以及鳍部202上形成层间介质层214，所述层间介质层214暴露出所述伪栅层213顶部。
所述伪栅层213为后续形成栅电极层预留空间位置。
本实施例中，所述伪栅层213的材料为多晶硅。所述第一器件区I形成的第一器件为NMOS器件时，所述第一器件区I上的源漏掺杂区的掺杂离子为N型离子；所述第一器件区I形成的第一器件为PMOS器件时，所述源漏掺杂区的掺杂离子为P型离子；所述第二器件区II形成的第二器件为NMOS器件时，所述第二器件区II上的源漏掺杂区的掺杂离子为N型离子；所述第二器件区II形成的第二器件为PMOS器件时，所述第二器件区II上的源漏掺杂区的掺杂离子为P型离子。
本实施例中，所述层间介质层214的材料为氧化硅；所述层间介质层214顶部与所述伪栅层213顶部齐平。
参考图14，去除所述伪栅层213(参考图13)，在所述层间介质层内形成开口。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述伪栅层213。在其他实施例中，还可以采用干法刻蚀工艺，刻蚀去除所述伪栅层。
参考图15，去除所述第一器件区I的界面层211，暴露出所述第一器件区I的鳍部202。
由于所述第一器件区I形成的第一器件工作电压低于第二器件区II形成的第二器件工作电压，因此第一器件区I待形成的栅介质层的厚度小于第二器件区II待形成的栅介质层的厚度。为此，本实施例中，去除所述第一器件区I的界面层211，后续在所述第一器件区I的鳍部202上形成栅氧层，且所述栅氧层的厚度小于所述界面层211的厚度，以满足不同器件对栅介质层厚度的不同需求。
本实施例中，去除所述第一器件区I的界面层211的工艺步骤包括：在所述第二器件区II上形成光刻胶层215；以所述光刻胶层215为掩膜，刻蚀去除位于所述第一器件区I的界面层211；去除所述光刻胶层215。
参考图16，在所述第一器件区I的鳍部202上形成栅氧层216，且所述栅氧层216厚度小于所述界面层211厚度。
对所述第一器件区I的鳍部202进行氧化处理，形成所述栅氧层216。
本实施例中，采用化学氧化工艺，形成所述栅氧层216。具体地，采用化学浸润(chemical dip)的方法形成所述栅氧层216。
其中，形成所述栅氧层216的方法还可以包括：采用硫酸和双氧水的混合溶液对所述鳍部202进行浸润处理，浸润处理的反应温度为120摄氏度至180摄氏度，硫酸和双氧水的体积比为1:1至5:1。形成所述栅氧层216的方法还可以包括：采用氨水和双氧水的混合溶液对所述鳍部202进行浸润处理，浸润处理的反应温度为25摄氏度至45摄氏度，氨水和双氧水的体积比为1:4至1:25。
本实施例中，所述栅氧层216的材料为氧化硅，所述栅氧层216的厚度为2埃～20埃。
参考图17，在所述界面层211上形成高k栅介质层217，且还在所述栅氧层216上形成所述高k栅介质层217。
所述高k栅介质层217的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，所述高k栅介质层217的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述高k栅介质层217。本实施例中，所述高k栅介质层217的材料为HfO2，所述高k栅介质层217的厚度为5埃至15埃，采用原子层沉积工艺形成所述高k栅介质层217。
参考图18，在所述高k栅介质层217上形成栅电极层218，且所述栅电极层218填充满所述开口210(参考图17)。
所述栅电极层218的材料为Al、Cu、W、Ag、Au、Pt、Ni或Ti中的一种或多种；采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺形成所述栅电极层218。
本实施例中，所述栅电极层218的材料为W；采用金属有机化学气相沉积工艺形成所述栅电极层218。
形成所述栅电极层218的工艺步骤包括：在所述高k栅介质层217上形成栅电极膜，所述栅电极膜填充满所述开口210，且所述栅电极膜顶部高于所述层间介质层214顶部；研磨去除高于所述层间介质层214顶部的栅电极膜形成所述栅电极层218，还研磨去除高于所述层间接孩子从214顶部的高k栅介质层217。
位于所述第一器件区I的栅电极层218、高k栅介质层217以及栅氧层216构成第一器件的栅极结构；位于所述第二器件区II的栅电极层218、高k栅介质层217以及界面层211构成第二器件的栅极结构。
本实施例形成的鳍式场效应管中，由于在鳍部202底部形成有暴露出所述鳍部202底部的开口210，且对所述开口210露出的鳍部202进行氧化处理形成界面层211，使得所述鳍部202的底部宽度尺寸减小，从而在一定程度上减小所述鳍部202底部宽度尺寸大造成的不良影响；并且，由于形成的栅电极层218还填充满所述开口210，使得栅极结构对所述鳍部202底部附近区域内的沟道区控制能力得到提高。因此，本实施例有利于改善鳍部202底部附近区域内的沟道区的短沟道效应问题，且鳍部202底部附近区域的沟道区内的漏端引入的势垒降低效应也得到抑制，从而改善形成的鳍式场效应管的电学性能。
相应的，本发明还提供一种鳍式场效应管，参考图18，所述鳍式场效应管包括：
衬底201以及凸出于所述衬底201上的鳍部202，所述鳍部202露出的衬底201上具有隔离层206，所述隔离层206覆盖所述鳍部202部分侧壁，且所述隔离层206顶部低于鳍部202顶部，其中，在垂直于所述衬底201表面且沿所述鳍部202底部指向顶部的方向上，所述鳍部202在沿垂直于鳍部202延伸方向上的宽度尺寸逐渐减小；
位于所述隔离层206上的保护层207以及位于所述保护层207上的氧化硅层212；
位于所述鳍部202与所述氧化硅层212交界处的开口(未标示)，所述开口暴露出所述氧化硅层212侧壁以及保护层207侧壁，且还暴露出部分隔离层206；
位于所述鳍部202顶部和侧壁上的界面层211；
位于所述界面层211上的高k栅介质层217；
位于所述高k栅介质层217上的栅电极层218，且所述栅电极层218填充满所述开口。
以下将结合附图对本发明实施例提供的鳍式场效应管进行详细说明。
本实施例中，所述衬底201包括具有第一器件的第一器件区I以及具有第二器件的第二器件区II，其中，第一器件工作电压低于第二器件工作电压。
有关所述衬底201、第一器件区I、第二器件区II、隔离层206以及鳍部202的详细说明可参考前述实施例，在此不再赘述。
本实施例中，所述鳍式场效应管还包括：位于所述鳍部202与所述隔离层206之间的衬垫氧化层204。所述衬垫氧化层204的材料为氧化硅、氮化硅或者氮氧化硅。
所述保护层207的材料为氧化硅；所述保护层207的厚度为10埃～30埃。
本实施例中，所述界面层211位于所述第二器件区II的鳍部202上；其中，所述第一器件区I的鳍部202上还具有栅氧层216，且所述栅氧层216厚度小于所述界面层211厚度。其中，所述界面层211的材料为氧化硅，所述栅氧层216的材料为氧化硅。
所述高k栅介质层217除位于所述界面层211上外，还位于所述第一器件区I的栅氧层216上；且所述高k栅介质层217还位于所述开口上、氧化硅层212上。
本实施例中，所述鳍式场效应管还包括：位于部分氧化硅层212上以及部分鳍部202上的层间介质层214，为此，所述高k栅介质层217还位于所述层间介质层214侧壁上。
其中，所述栅电极层218顶部与所述层间介质层214顶部齐平。
本实施例提供的鳍式场效应管的技术方案中，由于在氧化硅层与鳍部交界处具有开口，且所述栅电极层填充满所述开口，使得栅极结构对所述鳍部202底部附近区域内的沟道区控制能力得到提高。因此，本实施例有利于改善鳍部202底部附近区域内的沟道区的短沟道效应问题，且鳍部202底部附近区域的沟道区内的漏端引入的势垒降低效应也得到抑制，从而改善鳍式场效应管的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底以及凸出于所述衬底上的鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部部分侧壁，且所述隔离层顶部低于鳍部顶部，其中，在垂直于所述衬底表面且延伸所述鳍部底部指向顶部的方向上，所述鳍部在沿垂直于鳍部延伸方向上的宽度尺寸逐渐减小；
在所述隔离层上以及鳍部侧壁上形成保护层，且所述保护层的材料与所述鳍部的材料不同；
在所述保护层上形成非晶硅层，且位于所述隔离层上的非晶硅层厚度大于位于所述鳍部侧壁上的非晶硅层厚度；
刻蚀去除位于所述鳍部侧壁上的非晶硅层以及位于所述隔离层上的部分厚度的非晶硅层，暴露出位于所述鳍部侧壁上的保护层；
刻蚀去除所述暴露出的保护层，暴露出所述鳍部侧壁，在所述鳍部与所述非晶硅层交界处形成预开口；
刻蚀所述预开口露出的保护层以及隔离层，在所述鳍部与非晶硅层交界处形成开口，且所述开口尺寸大于所述预开口尺寸；
对所述非晶硅层以及所述开口露出的鳍部进行氧化处理，将所述非晶硅层转化为氧化硅层，且在所述鳍部顶部和侧壁上形成界面层；
在所述界面层上形成高k栅介质层；
在所述高k栅介质层上形成栅电极层，且所述栅电极层填充满所述开口。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述保护层的材料为氧化硅。
3.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述保护层的厚度为10埃～30埃。
4.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，采用原子层沉积工艺形成所述保护层。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在刻蚀所述非晶硅层之前，位于所述隔离层上的非晶硅层厚度与位于所述鳍部侧壁上的非晶硅层厚度比值大于或等于2。
6.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，在刻蚀所述非晶硅层之前，位于所述隔离层上的非晶硅层的厚度为40埃～100埃；位于所述鳍部侧壁上的非晶硅层的厚度为10埃～50埃。
7.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用湿法刻蚀工艺，刻蚀去除所述暴露出的保护层。
8.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
9.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用湿法刻蚀工艺，刻蚀所述预开口露出的保护层以及隔离层。
10.如权利要求9所述的鳍式场效应管的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
11.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用湿法刻蚀工艺，刻蚀去除位于所述鳍部侧壁上的非晶硅层以及位于所述隔离层上的部分厚度的非晶硅层；其中，所述湿法刻蚀工艺采用的刻蚀液体为四甲基氢氧化铵溶液。
12.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用原位水汽生成氧化工艺，进行所述氧化处理。
13.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在形成所述保护层之前，所述鳍部顶部上还形成有氧化层以及位于所述氧化层上的硬掩膜层；
形成所述非晶硅层以及保护层的工艺步骤包括：
在所述硬掩膜层顶部和侧壁上、氧化层侧壁上、鳍部侧壁上以及所述隔离层上形成保护膜，所述保护膜保型覆盖所述鳍部；
在所述保护膜上形成非晶硅膜，且位于所述隔离层上的非晶硅膜厚度大于位于所述鳍部侧壁上的非晶硅膜厚度；
在所述非晶硅膜上形成牺牲层，所述牺牲层露出所述硬掩膜层顶部；去除位于所述鳍部顶部上的非晶硅膜以及保护膜，剩余的非晶硅膜作为所述非晶硅层，剩余的保护膜作为所述保护层；
去除所述牺牲层；
去除所述硬掩膜层。
14.如权利要求13所述的鳍式场效应管的形成方法，其特征在于，在刻蚀去除所述暴露出的保护层的工艺过程中，还刻蚀去除位于所述鳍部顶部上的氧化层。
15.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在刻蚀所述预开口露出的保护层以及隔离层的工艺步骤中，还对所述非晶硅层进行侧向刻蚀。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用后栅工艺形成所述鳍式场效应管；在形成所述界面层之后、形成所述高k栅介质层之前，还包括：在所述界面层上形成伪栅层，所述伪栅层暴露出部分氧化硅层以及部分鳍部；对所述伪栅层两侧的鳍部进行掺杂处理，形成源漏掺杂区；在所述伪栅层露出的氧化硅层以及鳍部上形成层间介质层；去除所述伪栅层，在所述层间介质层内形成开口。
17.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述衬底包括第一器件区以及第二器件区，其中，所述第一器件区形成的器件的工作电压低于第二器件区形成的器件的工作电压；
在形成所述高k栅介质层之前，还包括：
刻蚀去除位于所述第一器件区的界面层，暴露出所述第一器件区的鳍部；
对所述第一器件区的鳍部进行氧化处理形成栅氧层，且所述栅氧层厚度小于所述界面层厚度。
18.一种鳍式场效应管，其特征在于，所述鳍式场效应管由权利要求1～17中任一项所述的形成方法形成，包括：
衬底以及凸出于所述衬底上的鳍部，所述鳍部露出的衬底上具有隔离层，所述隔离层覆盖所述鳍部部分侧壁，且所述隔离层顶部低于鳍部顶部，其中，在垂直于所述衬底表面且沿所述鳍部底部指向顶部的方向上，所述鳍部在沿垂直于鳍部延伸方向上的宽度尺寸逐渐减小；
位于所述隔离层上的保护层以及位于所述保护层上的氧化硅层；
位于所述鳍部与所述氧化硅层交界处的开口，所述开口暴露出所述氧化硅层侧壁以及保护层侧壁，且还暴露出部分隔离层；
位于所述鳍部顶部和侧壁上的界面层；
位于所述界面层上的高k栅介质层；
位于所述高k栅介质层上的栅电极层，且所述栅电极层填充满所述开口。
19.如权利要求18所述的鳍式场效应管，其特征在于，所述保护层的材料为氧化硅。
20.如权利要求18所述的鳍式场效应管，其特征在于，所述保护层的厚度为10埃～30埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710010535.0A CN108281477B (zh) | 2017-01-06 | 2017-01-06 | 鳍式场效应管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710010535.0A CN108281477B (zh) | 2017-01-06 | 2017-01-06 | 鳍式场效应管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281477A CN108281477A (zh) | 2018-07-13 |
| CN108281477B true CN108281477B (zh) | 2021-08-06 |
Family
ID=62800942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710010535.0A Active CN108281477B (zh) | 2017-01-06 | 2017-01-06 | 鳍式场效应管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281477B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828543B (zh) * | 2018-08-14 | 2023-08-22 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111696866B (zh) * | 2019-03-13 | 2023-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105190898A (zh) * | 2013-06-26 | 2015-12-23 | 英特尔公司 | 具有非凹陷的场绝缘体和场绝缘体上方的较薄电极的三栅极晶体管结构 |
| CN105448984A (zh) * | 2014-08-06 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160033865A (ko) * | 2014-09-18 | 2016-03-29 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
-
2017
- 2017-01-06 CN CN201710010535.0A patent/CN108281477B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105190898A (zh) * | 2013-06-26 | 2015-12-23 | 英特尔公司 | 具有非凹陷的场绝缘体和场绝缘体上方的较薄电极的三栅极晶体管结构 |
| CN105448984A (zh) * | 2014-08-06 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281477A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110277316B (zh) | 半导体结构及其形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN108695254B (zh) | 半导体结构及其形成方法 | |
| CN108281477B (zh) | 鳍式场效应管及其形成方法 | |
| CN110718465B (zh) | 半导体结构及其形成方法 | |
| CN111106009B (zh) | 半导体结构及其形成方法 | |
| CN110783193B (zh) | 半导体结构及其形成方法 | |
| CN109494190B (zh) | 一种鳍式场效应半导体的形成方法 | |
| CN108122760B (zh) | 半导体结构及其形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN111863609B (zh) | 半导体结构及其形成方法 | |
| CN109309088B (zh) | 半导体结构及其形成方法 | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN114068704B (zh) | 半导体结构及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN107346740B (zh) | 鳍式场效应管及其形成方法 | |
| CN109003976B (zh) | 半导体结构及其形成方法 | |
| CN109087892B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN108807266B (zh) | 半导体结构及其形成方法 | |
| CN111755498A (zh) | 半导体结构及其形成方法 | |
| CN112151595B (zh) | 半导体结构及其形成方法 | |
| CN112310213B (zh) | 半导体结构及其形成方法 | |
| CN112928025B (zh) | 半导体结构及其形成方法 | |
| CN111162043B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |