CN108206185B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN108206185B
CN108206185B CN201711337489.1A CN201711337489A CN108206185B CN 108206185 B CN108206185 B CN 108206185B CN 201711337489 A CN201711337489 A CN 201711337489A CN 108206185 B CN108206185 B CN 108206185B
Authority
CN
China
Prior art keywords
sidewall
electrode
lower electrodes
support
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711337489.1A
Other languages
English (en)
Other versions
CN108206185A (zh
Inventor
金艺兰
李垣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201911198848.9A priority Critical patent/CN110890373B/zh
Publication of CN108206185A publication Critical patent/CN108206185A/zh
Application granted granted Critical
Publication of CN108206185B publication Critical patent/CN108206185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其制造方法，该半导体器件包括：衬底；多个下电极，其被设置在衬底上并且在第一方向和交叉第一方向的第二方向上重复地布置；以及第一电极支撑件，其接触下电极中的至少一个的侧壁。第一电极支撑件包括：第一支撑区域，其包括第一开口；以及第二支撑区域，其被设置在第一支撑区域的边界处。第一电极支撑件的外侧壁包括在第一方向上延伸的第一侧壁、在第二方向上延伸的第二侧壁以及连接第一侧壁和第二侧壁的连接侧壁。第二支撑区域包括连接侧壁。在第二支撑区域的第一部分中，第二支撑区域的第一部分的宽度在远离第一支撑区域的方向上减小。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体器件及其制造方法，更具体地，涉及包括延长的导电电极和支撑该导电电极的支撑结构的半导体器件及其制造方法。
背景技术
近来，半导体器件的尺寸正在减小同时其容量正在增加。诸如动态随机存取存储器(DRAM)的半导体器件在每个单元中可能需要一定的电容水平。
正在对电容器使用具有高介电常数的电介质膜或增加电容器的下电极与电介质膜之间的接触面积的方法进行研究。例如，当下电极的高度增加时，电容器与电介质膜之间的接触面积可以增加。因此，电容器的电容也可以增加。
随着下电极的高度增加，下电极倾斜或断开的可能性增加。
发明内容
根据本发明构思的一示例性实施方式，一种半导体器件包括：衬底；设置在衬底上的多个下电极，其中所述多个下电极中的各下电极在第一方向和交叉第一方向的第二方向上重复地布置；以及第一电极支撑件，其接触下电极中的至少一个的侧壁以支撑下电极中的所述至少一个。第一电极支撑件包括第一支撑区域和设置在第一支撑区域的边界处的第二支撑区域，其中第一支撑区域包括第一开口。第一电极支撑件的外侧壁包括在第一方向上延伸的第一侧壁、在第二方向上延伸的第二侧壁以及连接第一侧壁与第二侧壁的连接侧壁。第二支撑区域包括连接侧壁。在第二支撑区域的第一部分中，第二支撑区域的第一部分的宽度在远离第一支撑区域的方向上减小。
根据本发明构思的一示例性实施方式，一种半导体器件包括：衬底，其包括单元区域和外围区域；多个第一下电极，其被设置在单元区域上，其中所述多个第一下电极中的各第一下电极在第一方向上和在交叉第一方向的第二方向上重复地布置；多个第二下电极，其被设置在外围区域上，其中所述多个第二下电极中的各第二下电极在第一方向上和在第二方向上重复地布置；第一电极支撑件，其与第一下电极中的至少一个的侧壁接触以支撑第一下电极中的所述至少一个；以及第二电极支撑件，其与第二下电极中的至少一个的侧壁接触以支撑第二下电极中的所述至少一个。第一电极支撑件的外侧壁包括在第一方向上延伸的第一侧壁、在第二方向上延伸的第二侧壁以及连接第一侧壁与第二侧壁的第一连接侧壁。第一电极支撑件的上表面的对应于第一连接侧壁的边界在第三方向上延伸，其中第三方向交叉第一方向和第二方向。
根据本发明构思的一示例性实施方式，一种半导体器件包括：包括单元区域的衬底，其中单元区域包括一个或更多个单元块；以及设置在所述一个或更多个单元块的每个中的衬底上的多个下电极。在所述一个或更多个单元块的每个中，所述多个下电极中的各下电极在第一方向和垂直于第一方向的第二方向上重复地布置。电极支撑件设置在所述一个或更多个单元块的每个中。在所述一个或更多个单元块中的每个中，电极支撑件的形状与单元块的形状基本上相同。在所述一个或更多个单元块的每个中，电极支撑件接触下电极中的至少一个的侧壁以支撑所述至少一个下电极。在所述一个或更多个单元块的至少一个中，电极支撑件的外侧壁包括在第一方向上延伸的第一侧壁、在第二方向上延伸的第二侧壁以及连接第一侧壁与第二侧壁的连接侧壁。在所述一个或更多个单元块的至少一个中，电极支撑件的上表面的对应于连接侧壁的边界在第三方向上延伸，其中第三方向交叉第一方向和第二方向。
根据本发明构思的一示例性实施方式，一种半导体器件包括：衬底；设置在衬底上的多个下电极，其中所述多个下电极布置成多个行和多个列，其中每个行在第一方向上延伸，并且每个列在垂直于第一方向的第二方向上延伸；以及第一电极支撑件。第一电极支撑件包括第一支撑区域和设置在第一支撑区域的边界处的第二支撑区域，其中第一支撑区域包括至少一个开口，并且其中第二支撑区域不包括开口。第一电极支撑件在第一支撑区域处接触下电极的第一下电极的侧壁，并且第一电极支撑件在第二支撑区域处接触下电极的第二下电极的侧壁。至少一个开口暴露下电极中的至少两个。第一电极支撑件的外侧壁包括在第一方向上延伸的第一侧壁、在第二方向上延伸的第二侧壁以及连接第一侧壁与第二侧壁的第三侧壁。第二支撑区域包括第三侧壁。在包括第三侧壁的第二支撑区域的第一部分中，第二支撑区域的第一部分的宽度在远离第一支撑区域的方向上减小。
附图说明
通过结合附图详细描述本发明构思的示例性实施方式，本发明构思的以上及其它特征将变得更加明显，其中：
图1是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图2是根据本发明构思的一示例性实施方式的沿图1的线I-I截取的剖面图；
图3是示出根据本发明构思的一示例性实施方式的半导体器件的剖面图；
图4是示出根据本发明构思的一示例性实施方式的半导体器件的剖面图；
图5是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图6是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图7是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图8是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图9是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图10是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图11是根据本发明构思的一示例性实施方式的沿图10的线I-I截取的剖面图；
图12是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图13是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；
图14是示出根据本发明构思的一示例性实施方式的半导体器件的平面图；
图15是示出根据本发明构思的一示例性实施方式的半导体器件的平面图；
图16是示出根据本发明构思的一示例性实施方式的图15的半导体器件的外围区域中包括的电极支撑件和下电极的平面图；
图17是根据本发明构思的一示例性实施方式的沿图15的线II-II截取的剖面图；
图18是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图；以及
图19是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。
具体实施方式
本发明构思的示例性实施方式将在下文中参照附图被更全面地描述。在整个说明书中，相同的附图标记可以指代相同的元件。当一元件被描述为在另一元件上时，该元件可以直接设置在所述另一元件上，或者居间元件可以设置在其间。
下面描述的半导体器件可以是例如动态随机存取存储器(DRAM)器件。
图1是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图2是根据本发明构思的一示例性实施方式沿图1的线I-I截取的剖面图。
参照图1和图2，半导体器件可以包括多个第一下电极110、第一电容器绝缘膜112、第一上电极113和第一电极支撑件120。为了清楚，在图1中未示出第一上电极113和第一电容器绝缘膜112。
多个第一下电极110可以形成在衬底100上。
衬底100可以包括体硅或绝缘体上硅(SOI)。或者，衬底100可以包括硅、硅锗、绝缘体上硅锗(SGOI)、铟锑化物、铅碲化物、铟砷化物、铟磷化物、镓砷化物和/或镓锑化物。然而，本发明构思不限于此。
衬底100可以包括例如半导体器件的形成所需的单位器件，诸如各种类型的有源器件和/或无源器件。单位器件可以是例如单元晶体管，诸如DRAM和闪速存储器。
单位器件可以是例如具有6F2或4F2单位单元尺寸的DRAM存储单元晶体管。然而，本发明构思不限于此。当在这里使用时，“1F”表示最小特征尺寸。
衬底100可以包括用于隔离单位器件的器件隔离膜。
在单位器件上面的层间绝缘膜103可以形成在衬底100上。在层间绝缘膜103内，多个存储节点接触105可以被形成，用于电连接单位器件与第一下电极110的每个。第一下电极110的每个可以由存储节点接触105与单位器件中包括的导电区域电连接。
例如，层间绝缘膜103可以包括硅氧化物、硅氮氧化物和/或硅氮化物。存储节点接触105可以包括例如掺杂有杂质的半导体材料、导电硅化物化合物、导电金属氮化物或金属中的至少一种。
多个第一下电极110可以形成在衬底100上。例如，多个第一下电极110可以形成在层间绝缘膜103上。
第一下电极110可以具有例如圆筒形状。例如，第一下电极110中的每个可以包括在衬底100的厚度方向上延伸的侧壁部分110a和与衬底100的上表面基本上平行的底部部分110b。第一下电极的底部部分110b可以连接第一下电极110的侧壁部分110a。
第一下电极110可以沿第一方向DR1和第二方向DR2布置。第一方向DR1和第二方向DR2可以彼此正交。然而，本发明构思不限于此。下面将描述第一下电极110的布置。
第一下电极110可以包括例如掺杂半导体材料、导电金属氮化物(例如钛氮化物、钽氮化物和/或钨氮化物)、金属(例如钌、铱、钛和/或钽)、导电金属氧化物(例如铱氧化物)等。然而，本发明构思不限于此。
第一电极支撑件120可以形成在层间绝缘膜103上。第一电极支撑件120可以具有在与衬底100的上表面基本上平行的方向上延伸的板形状。
第一电极支撑件120可以与第一下电极110的侧壁接触。例如，第一电极支撑件120可以与第一下电极110的侧壁部分110a接触。
第一电极支撑件120可以支撑多个第一下电极110。例如，第一电极支撑件120可以防止第一下电极110的倾斜或断开。第一下电极110可以在衬底100的厚度方向上延长。
第一电极支撑件120的上表面可以与第一下电极110的最上表面齐平。例如，第一下电极110的侧壁部分110a的最上表面可以与第一电极支撑件120的上表面齐平。
第一电极支撑件120可以包括绝缘材料。例如，第一电极支撑件120可以包括硅氮氧化物(SiON)、硅氮化物(SiN)、硅碳氮化物(SiCN)、硅氧碳氮化物(SiOCN)和/或硅硼氮化物(SiBN)。然而，本发明构思不限于此。
第一电容器绝缘膜112可以形成在多个第一下电极110和第一电极支撑件120上。第一电容器绝缘膜112可以沿着第一下电极110的轮廓以及沿着第一电极支撑件120的上表面和下表面延伸。
例如，第一电容器绝缘膜112可以包括硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、锶钡钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和/或铌酸铅锌。然而，本发明构思不限于此。
第一上电极113可以形成在第一电容器绝缘膜112上。第一上电极113可以围绕第一下电极110的外侧壁。此外，第一上电极113的一部分可以插置在第一下电极110的侧壁部分110a之间。
第一上电极113可以包括例如掺杂半导体材料、金属、导电金属氮化物或金属硅化物中的至少一种。
第一下电极110、第一电容器绝缘膜112和第一上电极113可以包括在第一电容器115中。
多个第一下电极110可以在第一方向DR1上布置。在第一方向DR1上布置的相邻第一下电极110可以间隔开第一距离D1。在一示例中，第一距离D1可以不是相邻第一下电极110的中心之间的距离。第一距离D1可以是一对相邻第一下电极110中的第一下电极110的侧壁部分110a之间的最短距离。
除了第一方向DR1之外，第一下电极110也可以在第二方向DR2上布置。然而，在本发明构思的一示例性实施方式中，第一下电极110可以不沿着第二方向DR2以直线排列。例如，第一下电极110可以以交错形式布置。
第一下电极110可以在第二方向DR2上沿着第一排列线L1以Z字形形状排列。例如，多个第一下电极110可以包括在第一方向DR1上布置的第一下电极110的第一组110_1和在第一方向DR1上布置的第一下电极110的第二组110_2。第一下电极110的第一组110_1和第一下电极110的第二组110_2可以在第二方向DR2上彼此相邻。
在一示例中，第一下电极110的第一组110_1中包括的第一下电极110的每个的第一中心可以不与第一下电极110的第二组110_2中包括的相应第一下电极110的第二中心重合。
例如，穿过第一下电极110的第一组110_1中包括的第一下电极110的每个的中心并在第二方向DR2上延伸的线可以不穿过第一下电极110的第二组110_2中包括的第一下电极110的每个的中心。
因此，如图1所示，第一下电极110可以在第二方向DR2上以Z字形形状布置。
尽管图1示出了在第一方向DR1上排列的第一下电极110当中，第一下电极110的组110_1(图1)在第二方向DR2上设置在最外侧，组110_1不包括位于第一排列线L1上的第一下电极110，但是这仅为了便于说明而示出。因此，本发明构思的示例性实施方式不限于此。换言之，图1中的第一下电极110的布置仅是示例性的。
多个第一下电极110可以布置成使得在第一方向DR1上的相邻第一下电极110之间的第一距离与在第三方向DR3上的相邻第一下电极110之间的第二距离彼此相等。第三方向DR3可以交叉第一方向DR1和第二方向DR2。例如，在沿第一方向DR1相邻的第一下电极110之间测量的第一距离D1可以与在沿第三方向DR3相邻的第一下电极110之间测量的第二距离D2基本上相同。
此外，在沿第四方向DR4相邻的第一下电极110之间的距离可以与第一距离D1和第二距离D2基本上相等。第四方向DR4可以交叉第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1可以垂直于第二方向DR2。第三方向DR3可以相对于第二方向DR2形成具有第一数值的角度。第四方向DR4可以相对于第二方向DR2形成具有第一数值的角度，如图1所示。
或者，多个第一下电极110可以布置成六边形结构，并且另外的第一下电极110设置在六边形结构的中央。
第一电极支撑件120可以具有限定第一电极支撑件120的边界的外侧壁。第一电极支撑件120的外侧壁可以包括在第一方向DR1上延伸的第一侧壁120sa、在第二方向DR2上延伸的第二侧壁120sb和连接侧壁120sc。
第一电极支撑件120的连接侧壁120sc可以将第一电极支撑件120的第一侧壁120sa与第一电极支撑件120的第二侧壁120sb连接。
根据本发明构思的一示例性实施方式，连接侧壁120sc可以在第三方向DR3上延伸。此外，连接侧壁120sc可以在第四方向DR4上延伸。
例如，第一电极支撑件120的连接侧壁120sc可以与第一下电极110的第三组110_3基本上平行，第三组110_3在第三方向DR3上布置。或者或另外地，第一电极支撑件120的连接侧壁120sc可以与在第四方向DR4上布置的一组第一下电极110平行。
在第一电极支撑件120的第一侧壁120sa与第一电极支撑件120的第二侧壁120sb之间，第一电极支撑件120的在第三方向DR3上延伸的连接侧壁120sc和第一电极支撑件120的在第四方向DR4上延伸的连接侧壁120sc可以交替地放置。
连接侧壁120sc可以交叠第一下电极110的在第一方向DR1上与第一电极支撑件120接触的部分。第一电极支撑件120的连接侧壁120sc可以交叠第一下电极110的在第二方向DR2上与第一电极支撑件120接触的部分。
例如，在第一方向DR1上布置的至少一组第一下电极110可以设置在第一电极支撑件120的在第三方向DR3上延伸的连接侧壁120sc与第一电极支撑件120的在第四方向DR4上延伸的连接侧壁120sc之间。
或者或另外地，在第二方向DR2上布置的一组第一下电极110的一部分可以设置在第一电极支撑件120的在第三方向DR3上延伸的连接侧壁120sc与第一电极支撑件120的在第四方向DR4上延伸的连接侧壁120sc之间。
第一电极支撑件120的外侧壁可以限定第一电极支撑件120的上表面的边界。
例如，第一电极支撑件120可以包括由第一侧壁120sa限定的第一边界侧120ba、由第二侧壁120sb限定的第二边界侧120bb和由连接侧壁120sc限定的连接边界侧120bc。第一电极支撑件120的连接边界侧120bc可以将第一电极支撑件120的第一边界侧120ba与第一电极支撑件120的第二边界侧120bb连接。
换言之，第一电极支撑件120的上表面的边界可以包括第一边界侧120ba、第二边界侧120bb和连接边界侧120bc。
第一电极支撑件120的连接边界侧120bc可以是在第三方向DR3上延伸的一侧。或者或另外地，第一电极支撑件120的连接边界侧120bc可以是在第四方向DR4上延伸的一侧。
连接边界侧120bc与最邻近于连接边界侧120bc的第一下电极110之间的距离可以是第三距离D3。第三距离D3可以基本上等于、大于或小于相邻第一下电极110之间的距离(D1或D2)。
第一电极支撑件120可以包括穿透第一电极支撑件120的第一穿通图案125。换言之，第一穿通图案125可以是第一电极支撑件120的孔或开口。第一电极支撑件120可以包括形成有第一穿通图案125的第一内支撑区域121和未形成有第一穿通图案125的第一外支撑区域122。
第一外支撑区域122可以沿着第一内支撑区域121的周界设置。因此，第一电极支撑件120的边界可以由第一外支撑区域122限定。
第一外支撑区域122可以包括第一电极支撑件120的外侧壁。第一外支撑区域122可以包括第一电极支撑件120的第一侧壁120sa、第一电极支撑件120的第二侧壁120sb和第一电极支撑件120的连接侧壁120sc。
第一下电极110的一部分可以与第一内支撑区域121接触，并且其余的第一下电极110可以与第一外支撑区域122接触。
例如，在沿第一方向DR1布置成行的多个第一下电极110当中，设置在该行的彼此相反端上的至少两个第一下电极110可以与第一外支撑区域122接触。
此外，在沿第二方向DR2布置成列的多个第一下电极110当中，设置在该列的彼此相反端上的至少两个第一下电极110可以与第一外支撑区域122接触。
第一穿通图案125可以形成在相邻的第一下电极110之间。在制造期间，第一穿通图案125可以被形成以去除在形成第一下电极110中使用的模制绝缘膜。
如图1所示，第一穿通图案125可以形成在三个相邻的第一下电极110之间，尽管本发明构思的示例性实施方式不限于此。例如，第一穿通图案125可以形成在四个或更多个第一下电极110之间。
然而，与第一内支撑区域121接触的第一下电极110可以不面向第一穿通图案125中的两个或更多个。
第一外支撑区域122的在第一方向DR1上不交叠第一内支撑区域121并且在第二方向DR2上不交叠第一内支撑区域121的部分可以包括具有宽度D4的部分(见图1)。宽度D4可以在第二方向DR2上测量。宽度D4可以在远离第一内支撑区域121的方向上减小。
此外，第一外支撑区域122的在第一方向DR1上不交叠第一内支撑区域121并且在第二方向DR2上不交叠第一内支撑区域121的部分可以包括具有宽度D5的部分(见图1)。宽度D5可以在第一方向DR1上测量。宽度D5可以在远离第一内支撑区域121的方向上减小。
例如，第一电极支撑件的连接侧壁120sc可以是在第三方向DR3或第四方向DR4上延伸的侧壁。因此，在离第一内支撑区域121逐渐增加的距离处，第一电极支撑件的在第三方向DR3上延伸的连接侧壁120sc与第一电极支撑件的在第四方向DR4上延伸的连接侧壁120sc之间的距离可以减小。
换言之，在第一电极支撑件120的上表面上，第一电极支撑件120的连接边界侧120bc之间的距离可以随着离第一内支撑区域121的逐渐增加的距离而减小。
第一电极支撑件的在第三方向DR3或第四方向DR4上延伸的连接侧壁120sc可以形成在第一电极支撑件的第一侧壁120sa与第一电极支撑件的第二侧壁120sb之间。因此，连接侧壁120sc可以将应力分散避免集中在第一电极支撑件120的边缘上。
当第一电极支撑件120的边缘上的应力集中被减小时，在第一电极支撑件120中可能发生裂纹的可能性减小或为零。因此，半导体器件能具有增加的可靠性和增加的操作性能。
图3是示出根据本发明构思的一示例性实施方式的半导体器件的剖面图。图4是示出根据本发明构思的一示例性实施方式的半导体器件的剖面图。为了便于说明，图3和图4与图1和图2之间的差异可以在下面被描述。
图3和图4是沿图1的线I-I截取的剖面图。
参照图3，在半导体器件中，第一下电极110的一部分可以向上突出到比第一电极支撑件120的上表面的高程(elevation)更高的高程。
从层间绝缘膜103到第一下电极110的最上表面的高度(或高程)可以大于从层间绝缘膜103到第一电极支撑件120的上表面的高度。
参照图4，在半导体器件中，第一下电极110可以是在衬底100的厚度方向上伸长的棒状形状柱。
第一电容器绝缘膜112可以沿着第一下电极110的外侧壁形成。第一上电极113可以围绕第一下电极110的外侧壁，但是可以不包括在第一下电极110内(或内侧)，因为第一下电极110是实心(例如非中空)柱。
图5是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图6是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图7是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图8是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。为了便于说明，图5至图8与图1和图2之间的差异可以在下面被描述。
为了清楚，在图5至图8中未示出第一上电极113和第一电容器绝缘膜112。
参照图5，在半导体器件中，第一电极支撑件120的第一侧壁120sa与第一电极支撑件120的连接侧壁120sc之间的连接部可以是圆的。换言之，第一侧壁120sa和连接侧壁120sc相交的拐角可以是圆的。
第一电极支撑件120的第二侧壁120sb与第一电极支撑件120的连接侧壁120sc之间的连接部可以是圆的。换言之，第二侧壁120sb和连接侧壁120sc相交的拐角可以是圆的。
在第一电极支撑件120的上表面的边界上，第一电极支撑件120的第一边界侧120ba与第一电极支撑件120的连接边界侧120bc之间的连接部可以是圆的。此外，第一电极支撑件120的第二边界侧120bb与第一电极支撑件120的连接边界侧120bc之间的连接部可以是圆的。
参照图6，在半导体器件中，第一电极支撑件120的连接侧壁120sc可以包括具有Z字形形状的部分。
包括具有Z字形形状的部分的连接侧壁120sc可以与第一电极支撑件120的第一侧壁120sa和第一电极支撑件120的第二侧壁120sb连接。
在第一电极支撑件120的上表面的边界上，第一电极支撑件120的连接边界侧120bc可以包括具有Z字形形状的部分。例如，由第一电极支撑件120的连接侧壁120sc限定的第一电极支撑件120的上表面的边界可以包括具有Z字形形状的部分。
或者，在第一电极支撑件120的上表面的边界上，第一电极支撑件的连接边界侧120bc可以具有阶梯形状。
当第一电极支撑件120的连接侧壁120sc包括具有Z字形形状的部分时，包括连接侧壁120sc的第一外支撑区域122可以包括其中在第一方向DR1上的宽度和在第二方向DR2上的宽度在远离第一内支撑区域121的方向上减小的部分。例如，见图4，宽度D4和D5。
第一电极支撑件120的连接侧壁120sc与最邻近于第一电极支撑件120的连接侧壁120sc的第一下电极110之间的距离可以小于、基本上等于或大于相邻的第一下电极110之间的距离D1，如图1所示。
参照图7，在半导体器件中，第一电极支撑件120的连接侧壁120sc可以包括具有波浪形状或带有圆角的Z字形形状的部分。
具有波浪形状或带有圆角的Z字形形状的连接侧壁120sc可以与第一电极支撑件120的第一侧壁120sa和第一电极支撑件120的第二侧壁120sb连接。
在第一电极支撑件120的上表面的边界上，第一电极支撑件120的连接边界侧120bc可以包括具有波浪形状或带有圆角的Z字形形状的部分。例如，由第一电极支撑件120的连接侧壁120sc限定的第一电极支撑件120的上表面的边界可以包括具有波浪形状或带有圆角的Z字形形状的部分。
第一电极支撑件120的连接侧壁120sc与最邻近于第一电极支撑件120的连接侧壁120sc的第一下电极110之间的距离可以小于、基本上等于或大于相邻的第一下电极110之间的距离D1，如图1所示。
参照图8，在半导体器件中，第一电极支撑件120的连接侧壁120sc可以包括具有圆形/弯曲形状的部分。
包括具有圆形/弯曲形状的部分的连接侧壁120sc可以与第一电极支撑件120的第一侧壁120sa和第一电极支撑件120的第二侧壁120sb连接。
第一电极支撑件120的连接边界侧120bc可以包括具有圆形/弯曲形状的部分。
图9是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。为了便于说明，图9与图1和图2之间的差异可以在下面被描述。
为了清楚，在图9中未示出第一上电极113和第一电容器绝缘膜112。
参照图9，在半导体器件中，第一下电极110可以例如以不交错的形式以矩阵形式布置。例如，第一下电极110中的相邻行的第一下电极110可以沿第二方向DR2布置。
例如，在第二方向DR2上布置的第一下电极110可以沿着与第二方向DR2平行的第二排列线L2布置。此外，第一下电极110可以在第一方向DR1上布置。
在第一方向DR1上排列的相邻的第一下电极110可以彼此间隔开第五距离D5。在第二方向DR2上排列的相邻的第一下电极110可以彼此间隔开第六距离D6。例如，第五距离D5和第六距离D6可以彼此相等。然而，本发明构思不限于此。
如图9所示，第一穿通图案125可以形成在四个相邻的第一下电极110之间，尽管本发明构思不限于此。
图10是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图11是根据本发明构思的一示例性实施方式的沿图10的线I-I截取的剖面图。为了便于说明，图10和图11与图1和图2之间的差异可以在下面被描述。
为了清楚，图10可以不示出第一电容器绝缘膜112、第一上电极113和第一电极支撑件120。
参照图10和图11，除了第一电极支撑件120之外，半导体器件还可以包括第二电极支撑件130。
第二电极支撑件130可以设置在第一电极支撑件120与衬底100之间。第二电极支撑件130可以设置在层间绝缘膜103上。
第二电极支撑件130可以具有在与衬底100的上表面基本上平行的方向上延伸的板形状。第二电极支撑件130可以与第一下电极110的侧壁接触。第二电极支撑件130可以支撑多个第一下电极110。
第一电极支撑件120可以是第一下电极110的上支撑件，并且第二电极支撑件130可以是第一下电极110的下支撑件。
第二电极支撑件130可以包括限定第二电极支撑件130的边界的外侧壁。例如，第二电极支撑件130的外侧壁可以具有与第一电极支撑件120的外侧壁对应的形状。
换言之，第二电极支撑件130的上表面的边界可以具有与第一电极支撑件120的上表面的边界基本上相同的形状和/或尺寸。例如，第二电极支撑件130的上表面可以具有在衬底100的厚度方向上突出的第一电极支撑件120的上表面的形状和/或尺寸。例如，第一电极支撑件120和第二电极支撑件130可以具有基本上相同的平面形状和/或尺寸，但不一定有相同的厚度。
然而，由于第二电极支撑件130可以通过蚀刻工艺形成，所以第二电极支撑件130在第一方向DR1上的宽度可以不同于第一电极支撑件120在第一方向DR1上的对应宽度。此外，第二电极支撑件130在第二方向DR2上的宽度可以不同于第一电极支撑件120在第二方向DR2上的对应宽度。
第二电极支撑件130可以包括穿透第二电极支撑件130的第二穿通图案135。换言之，第二穿通图案135可以是第二电极支撑件130的孔或开口。第二穿通图案135可以形成在对应于第一穿通图案125的位置处。例如，第一穿通图案125和第二穿通图案135可以彼此交叠。
第二电极支撑件130的外侧壁可以包括在第一方向DR1上延伸的第一侧壁130sa、在第二方向DR2上延伸的第二侧壁130sb和连接侧壁130sc。
第二电极支撑件130的连接侧壁130sc可以将第二电极支撑件130的第一侧壁130sa与第二电极支撑件130的第二侧壁130sb连接。第二电极支撑件130的连接侧壁130sc可以是在第三方向DR3上延伸的侧壁。或者或另外地，第二电极支撑件130的连接侧壁130sc可以是在第四方向DR4上延伸的侧壁。
第二电极支撑件130的连接侧壁130sc可以在第一方向DR1上交叠第一下电极110的与第二电极支撑件130接触的部分。第二电极支撑件的连接侧壁130sc可以在第二方向DR2上交叠第一下电极110的与第二电极支撑件130接触的部分。
例如，至少一个或更多个第一下电极110(在第一方向DR1上布置的一个或更多个第一下电极110)可以设置在沿第三方向DR3延伸的连接侧壁130sc与沿第四方向DR4延伸的连接侧壁130sc之间。
或者或另外地，至少一个或更多个第一下电极110(在第二方向DR2上布置的一个或更多个第一下电极110)可以设置在沿第三方向DR3延伸的连接侧壁130sc与沿第四方向DR4延伸的连接侧壁130sc之间。
第二电极支撑件130可以包括由第二电极支撑件130的第一侧壁130sa限定的第一边界侧130ba、由第二电极支撑件130的第二侧壁130sb限定的第二边界侧130bb和由第二电极支撑件130的连接侧壁130sc限定的连接边界侧130bc。
第二电极支撑件130可以包括：第二内支撑区域131，其包括(诸)第二穿通图案135；以及第二外支撑区域132，其不包括(诸)第二穿通图案135。
第二外支撑区域132可以沿着第二内支撑区域131的周界设置。因此，第二电极支撑件130的边界可以由第二外支撑区域132限定。
第二外支撑区域132可以包括第二电极支撑件130的第一侧壁130sa、第二电极支撑件130的第二侧壁130sb和第二电极支撑件130的连接侧壁130sc。
例如，在沿第一方向DR1布置成行的多个第一下电极110当中，设置在该行的彼此相反端处的至少两个第一下电极110可以与第二外支撑区域132接触。
此外，在沿第二方向DR2布置成列的多个第一下电极110当中，设置在该列的彼此相反端处的至少两个第一下电极110可以与第二外支撑区域132接触。
第二外支撑区域132的在第一方向DR1上不交叠第二内支撑区域131并且在第二方向DR2不交叠第二内支撑区域131的部分可以包括具有第一宽度的部分。第一宽度可以在第二方向DR2上测量。第一宽度可以在远离第二内支撑区域131的方向上减小。
此外，第二外支撑区域132的在第一方向DR1上不交叠第二内支撑区域131并且在第二方向DR2上不交叠第二内支撑区域131的部分可以包括具有第二宽度的部分。第二宽度可以在第一方向DR1上测量。第二宽度可以在远离第二内支撑区域131的方向上减小。
图12是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图13是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。为了便于说明，图12和图13与图10和图11之间的差异可以在下面被描述。
为了清楚，图12至图13可以不示出第一电容器绝缘膜112和第一上电极113。
参照图12和图13，在半导体器件中，根据本发明构思的示例性实施方式，第二电极支撑件130可以不包括用于连接第一侧壁130sa与第二侧壁130sb的连接侧壁。
例如，如图12所示，第二电极支撑件130的第一侧壁130sa可以与第二电极支撑件130的第二侧壁130sb相交以形成第二电极支撑件130的拐角。
因此，第二电极支撑件130的外侧壁可以不具有与第一电极支撑件120的外侧壁对应的形状。
在图12中，由于第二电极支撑件130的第一侧壁130sa形成的第二电极支撑件130的边缘可以与第二电极支撑件130的第二侧壁130sb相交以形成拐角或有角的区域。
在图13中，由于第一侧壁130sa与第二侧壁130sb相交而形成的第二电极支撑件130的边缘可以是圆的/弯曲的。
第一下电极110可以不设置在第二电极支撑件130的边缘中、在第二电极支撑件130的在第一方向DR1上彼此面对的一对圆的/弯曲的部分之间，因为该对圆的/弯曲的部分在第二方向DR2上的宽度可以小于第一下电极110在第二方向DR2上的宽度。
此外，第一下电极110可以不设置在第二电极支撑件130的边缘中、在第二电极支撑件130的在第二方向DR2上彼此面对的一对圆的/弯曲的部分之间，因为该对圆的/弯曲的部分在第一方向DR1上的宽度可以小于第一下电极110在第一方向DR1上的宽度。换言之，第二电极支撑件130的圆的/弯曲的部分的宽度可以小于第一下电极110的宽度。
在图12和图13中，第一电极支撑件120的结构的边界可以被调节以防止/减少应力集中，但是第二电极支撑件130的结构的边界可以不被调节以防止/减少应力集中。
图14是示出根据本发明构思的一示例性实施方式的半导体器件的平面图。
为了清楚，图14可以不示出第一电容器绝缘膜112、第一上电极113和第一下电极110。
参照图1、图2和图14，半导体器件可以包括单元区域CELL。单元区域CELL可以是衬底100的区域。单元区域CELL可以包括至少一个单元块CELL BLOCK。
每个单元块CELL BLOCK可以包括多个第一下电极110和第一电极支撑件120，其形成在每个单元块CELL BLOCK的衬底100上。
每个单元块CELL BLOCK可以由第一电极支撑件120限定。
图14示出了每个单元块CELL BLOCK包括参照图1描述的第一电极支撑件120。然而，本发明构思不限于此。
例如，每个单元块CELL BLOCK还可以包括参照图1至图13说明的结构中的一种。
图15是示出根据本发明构思的一示例性实施方式的半导体器件的平面图。图16是示出根据本发明构思的一示例性实施方式的图15的半导体器件的外围区域中包括的电极支撑件和下电极的平面图。图17是根据本发明构思的一示例性实施方式的沿图15的线II-II截取的剖面图。
第一电极支撑件120可以形成在图15的单元区域CELL中。图15的半导体器件在外围区域PERI中可以包括第三电极支撑件220和第二下电极210。
参照图15和图17，半导体器件可以包括多个第二下电极210、第二电容器绝缘膜212、第二上电极213和第三电极支撑件220。
衬底100可以包括单元区域CELL和外围区域PERI。外围区域PERI可以包括用于控制单元区域CELL的操作的电路图案。
多个第二下电极210、第二电容器绝缘膜212、第二上电极213和第三电极支撑件220可以形成在外围区域PERI中。例如，第二电容器绝缘膜212、第二上电极213和第三电极支撑件220可以设置在外围区域PERI的电容器区域CAPACITOR REGION中。
多个第二下电极210可以形成在衬底100上。例如，多个第二下电极210可以形成在层间绝缘膜103上。第二下电极210可以具有与第一下电极110基本上相同的形状。
第三电极支撑件220可以形成在层间绝缘膜103上。第三电极支撑件220可以具有在与衬底100的上表面平行的方向上延伸的板形状。第三电极支撑件220可以与第二下电极210的侧壁接触。第三电极支撑件220可以支撑多个第二下电极210。
第二电容器绝缘膜212可以形成在多个第二下电极210和第三电极支撑件220上。第二上电极213可以形成在第二电容器绝缘膜212上。第二下电极210、第二电容器绝缘膜212和第二上电极213可以包括在第二电容器215中。
因为第二电容器215与第一电容器115同时制造，所以第二电容器215的结构可以与第一电容器115的结构基本上相同。
此外，由于第三电极支撑件220可以与第一电极支撑件120同时制造，所以从衬底100到第一电极支撑件120的距离h1可以与从衬底100到第三电极支撑件220的距离h2基本上相同。
多个第二下电极210可以以矩阵形式、以交错形式等在第一方向DR1和第二方向DR2上布置。
例如，第二下电极210可以沿着第三排列线L3以Z字形形状布置(交错形式)。
例如，多个第二下电极210可以在第一方向DR1和第三方向DR3上布置(交错形式)。或者，多个第二下电极210可以在第一方向DR1和第四方向DR4上布置(矩阵形式)。
这里描述了多个第二下电极210排列的形式和/或形状与多个第一下电极110的排列的形式和/或形状相同，但是本发明构思不限于此。例如，多个第二下电极210排列的形式和/或形状可以与多个第一下电极110排列的形式和/或形状不同。
第三电极支撑件220可以包括限定第三电极支撑件220的边界的外侧壁。第三电极支撑件220的外侧壁可以包括在第一方向DR1上延伸的第一侧壁220a、在第二方向DR2上延伸的第二侧壁220sb和连接侧壁220sc。
连接侧壁220sc可以连接第一侧壁220sa与第二侧壁220sb。连接侧壁220sc可以是在第三方向DR3上延伸的侧壁或在第四方向DR4上延伸的侧壁。
连接侧壁220sc可以在第一方向DR1上交叠第二下电极210的与第三电极支撑件220接触的部分。连接侧壁220sc可以在第二方向DR2上交叠第二下电极210的与第三电极支撑件220接触的部分。
例如，在第三电极支撑件的在第三方向DR3上延伸的连接侧壁220sc与第三电极支撑件的在第四方向DR4上延伸的连接侧壁220sc之间，在第一方向DR1上布置的至少一组第一下电极110可以被放置。
或者或另外地，在沿第三方向DR3延伸的连接侧壁220sc与沿第四方向DR4延伸的连接侧壁220sc之间，该组第二下电极210的在第二方向DR2上布置的部分可以被放置。
第三电极支撑件220可以包括由第三电极支撑件220的第一侧壁220sa限定的第一边界侧220ba、由第三电极支撑件220的第二侧壁220sb限定的第二边界侧220bb和由第三电极支撑件220的连接侧壁220sc限定的连接边界侧220bc。
第三电极支撑件220可以包括形成有第三穿通图案225的第三内支撑区域221和未形成有第三穿通图案225的第三外支撑区域222。换言之，第三穿通图案225可以是第三电极支撑件220的孔或开口。
第三外支撑区域222可以沿着第三内支撑区域221的周界设置。因此，第三电极支撑件220的边界可以由第三外支撑区域222限定。
第三外支撑区域222可以包括第三电极支撑件220的第一侧壁220sa、第三电极支撑件220的第二侧壁220sb和第三电极支撑件220的连接侧壁220sc。
例如，在沿第一方向DR1布置成行的多个第二下电极210当中，设置在该行的彼此相反端处的至少两个第二下电极210可以与第三外支撑区域222接触。
此外，在沿第二方向DR2布置成列的多个第二下电极210当中，设置在该列的彼此相反端处的至少两个第二下电极210可以与第三外支撑区域222接触。
在第三外支撑区域222(其在第一方向DR1和第二方向DR2上不交叠第三内支撑区域221)中，包括连接侧壁220sc的第三外支撑区域222可以包括其中第一方向DR1的宽度D8随着离第三内支撑区域221的距离增加而减小的部分。
此外，在第三外支撑区域222(其在第一方向DR1和第二方向DR2上不交叠第三内支撑区域221)中，包括连接侧壁220sc的第三外支撑区域222可以包括其中第二方向DR2的宽度D9随着离第三内支撑区域221的距离增加而减小的部分。
尽管图16和图17示出了第三电极支撑件220的上表面的形状与第一电极支撑件120的上表面的形状相同，但这仅是示例性的，并且本发明构思的示例性实施方式不限于此。
此外，当图11的第二电极支撑件130另外地形成在第一电极支撑件120与衬底100之间时，第四电极支撑件可以形成在第三电极支撑件220与衬底100之间。第四电极支撑件可以形成在与第二电极支撑件130的高度对应的高度处。
图18是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。图19是示出根据本发明构思的一示例性实施方式的半导体器件的下电极和电极支撑件的平面图。为了便于说明，图18和图19与图15至图17之间的差异可以在下面被描述。
参照图18和图19，在半导体器件中，根据本发明构思的示例性实施方式，第三电极支撑件220可以不包括用于将第三电极支撑件220的第一侧壁220sa与第三电极支撑件220的第二侧壁220sb连接的连接侧壁。
第三电极支撑件220的第一侧壁220sa可以与第三电极支撑件220的第二侧壁220sb相交以形成拐角。
因此，第三电极支撑件220的外侧壁可以不具有与第一电极支撑件120的外侧壁的形状对应的形状。
在图18中，由于第一侧壁220sa与第二侧壁220sb相交而形成的第三电极支撑件220的边缘可以具有有角的/拐角形状。
在图19中，由于第三电极支撑件220的第一侧壁220sa与第三电极支撑件220的第二侧壁220sb相交形成的第三电极支撑件220的边缘可以是圆的/弯曲的。
注意，在第三电极支撑件220的边缘中在第一方向DR1上彼此面对的圆的/弯曲的部分之间，可以不放置在第一方向DR1上布置的至少一组第二下电极210。在第三电极支撑件220的边缘中，圆的/弯曲的部分在第二方向DR2上的宽度可以小于第二下电极210在第二方向DR2上的宽度。
此外，在第三电极支撑件220的边缘中在第二方向DR2上彼此面对的圆的/弯曲的部分之间，可以不放置在第二方向DR2上布置的第二下电极210的组。换言之，第三电极支撑件220的圆的/弯曲的部分可以小于第二下电极210的宽度。
尽管已经参照本发明构思的示例性实施方式具体示出和描述了本发明构思，但是对于本领域普通技术人员来说将是明显地，可以在此进行在形式和细节上的各种改变而不背离如由所附权利要求限定的本发明构思的精神和范围。
本申请要求享有2016年12月19日在韩国知识产权局提交的韩国专利申请第10-2016-0173482号的优先权，其公开通过引用全文在此合并。

Claims (24)

1.一种半导体器件，包括：
衬底；
设置在所述衬底上的多个下电极，其中所述多个下电极中的各下电极在第一方向和交叉所述第一方向的第二方向上重复地布置；以及
第一电极支撑件，其接触所述下电极中的至少一个的侧壁以支撑所述下电极中的所述至少一个，
其中所述第一电极支撑件包括第一支撑区域和设置在所述第一支撑区域的边界处的第二支撑区域，其中所述第一支撑区域包括第一开口，
其中所述第一电极支撑件的外侧壁包括在所述第一方向上延伸的第一侧壁、在所述第二方向上延伸的第二侧壁以及连接所述第一侧壁与所述第二侧壁的连接侧壁，
其中所述第二支撑区域包括所述连接侧壁，以及
其中，在所述第二支撑区域的第一部分中，所述第二支撑区域的所述第一部分的宽度在远离所述第一支撑区域的方向上减小。
2.根据权利要求1所述的半导体器件，其中所述下电极中的至少一个与所述第二支撑区域接触。
3.根据权利要求2所述的半导体器件，其中所述下电极包括在所述第一方向上布置的下电极的行，以及
其中所述下电极的所述行中的分别设置在所述下电极的所述行的彼此相反端处的第一下电极和第二下电极与所述第二支撑区域接触。
4.根据权利要求1所述的半导体器件，还包括设置在所述衬底与所述第一电极支撑件之间的第二电极支撑件，
其中所述第二电极支撑件与所述下电极中的所述至少一个的所述侧壁接触以支撑所述下电极中的所述至少一个，其中所述第二电极支撑件的外侧壁具有与所述第一电极支撑件的所述外侧壁的形状对应的形状。
5.根据权利要求4所述的半导体器件，其中所述第二电极支撑件包括第三支撑区域和设置在所述第三支撑区域的边界处的第四支撑区域，其中所述第三支撑区域包括第二开口。
6.根据权利要求5所述的半导体器件，其中所述第一开口和所述第二开口彼此交叠。
7.根据权利要求1所述的半导体器件，其中所述第一电极支撑件的上表面的对应于所述连接侧壁的第一边界在第三方向上延伸，其中所述第三方向交叉所述第一方向和所述第二方向。
8.根据权利要求7所述的半导体器件，其中所述下电极中的一对相邻下电极彼此间隔开第一距离，
其中所述第一电极支撑件的所述上表面的所述第一边界与所述下电极中的最邻近于所述第一电极支撑件的所述上表面的所述第一边界设置的下电极间隔开第二距离，以及
其中所述第一距离和所述第二距离基本上彼此相等。
9.根据权利要求1所述的半导体器件，其中所述连接侧壁在所述第一方向或所述第二方向中的至少一个上交叠所述下电极。
10.根据权利要求1所述的半导体器件，其中所述第一电极支撑件的上表面的对应于所述连接侧壁的第一边界具有Z字形形状。
11.根据权利要求1所述的半导体器件，其中所述第一电极支撑件的上表面的对应于所述连接侧壁的第一边界具有波浪形状。
12.根据权利要求1所述的半导体器件，其中所述第一支撑区域包括多个所述第一开口，
其中所述下电极中的与所述第一支撑区域接触的第一下电极被所述第一开口中的不超过一个第一开口暴露。
13.根据权利要求1所述的半导体器件，其中所述下电极的最上表面与所述第一电极支撑件的上表面齐平。
14.根据权利要求1所述的半导体器件，其中所述下电极中的至少一个相对于所述衬底的第一表面突出得高于所述第一电极支撑件的上表面。
15.根据权利要求1所述的半导体器件，其中所述下电极包括连续布置的第一行下电极、第二行下电极和第三行下电极，
其中所述第一行下电极、所述第二行下电极和所述第三行下电极中的每个在所述第一方向上延伸，并且其中所述第一方向和所述第二方向彼此垂直，
其中在所述第一方向上延伸的第一线穿过所述第二行下电极中的每个下电极，以及
其中在所述第二方向上延伸的第二线穿过所述第一行下电极中的所述下电极中的一个，穿过所述第三行下电极中的所述下电极中的一个，但不穿过所述第二行下电极中的所述下电极中的一个。
16.根据权利要求1所述的半导体器件，其中所述下电极中的所述至少一个包括所述侧壁和连接到所述侧壁的底表面，
其中所述下电极中的所述至少一个的所述侧壁在所述第一电极支撑件的厚度方向上延伸，并且所述下电极中的所述至少一个的所述底表面基本上平行于所述衬底的上表面，
其中所述第一电极支撑件的所述厚度方向交叉所述衬底的所述上表面在其上延伸的平面。
17.根据权利要求1所述的半导体器件，其中所述下电极具有在所述第一电极支撑件的厚度方向上延伸的柱形状。
18.根据权利要求1所述的半导体器件，还包括：
电容器绝缘膜，其中所述电容器绝缘膜沿着所述下电极的轮廓、沿着所述第一电极支撑件的上表面以及沿着所述第一电极支撑件的下表面延伸；以及
在所述电容器绝缘膜上的上电极。
19.一种半导体器件，包括：
衬底，其包括单元区域和外围区域；
多个第一下电极，其被设置在所述单元区域上，其中所述多个第一下电极中的各第一下电极在第一方向和交叉所述第一方向的第二方向上重复地布置；
多个第二下电极，其被设置在所述外围区域上，其中所述多个第二下电极中的各第二下电极在所述第一方向上和在所述第二方向上重复地布置；
第一电极支撑件，其与所述第一下电极中的至少一个的侧壁接触以支撑所述第一下电极中的所述至少一个；以及
第二电极支撑件，其与所述第二下电极中的至少一个的侧壁接触以支撑所述第二下电极中的所述至少一个，
其中所述第一电极支撑件的外侧壁包括在所述第一方向上延伸的第一侧壁、在所述第二方向上延伸的第二侧壁以及连接所述第一侧壁和所述第二侧壁的第一连接侧壁，以及
所述第一电极支撑件的上表面的对应于所述第一连接侧壁的边界在第三方向上延伸，其中所述第三方向交叉所述第一方向和所述第二方向。
20.根据权利要求19所述的半导体器件，其中所述第二电极支撑件的外侧壁包括在所述第一方向上延伸的第三侧壁、在所述第二方向上延伸的第四侧壁以及连接所述第三侧壁和所述第四侧壁的第二连接侧壁，以及
所述第二电极支撑件的上表面的对应于所述第二连接侧壁的边界在所述第三方向上延伸。
21.根据权利要求19所述的半导体器件，其中从所述衬底的第一表面到所述第一电极支撑件垂直地测量的第一距离基本上等于从所述衬底的所述第一表面到所述第二电极支撑件垂直地测量的第二距离。
22.一种制造半导体器件的方法，该方法包括：
提供衬底，该衬底包括单元区域和外围区域；
在所述单元区域上形成多个第一下电极，其中所述多个第一下电极中的各第一下电极在第一方向和交叉所述第一方向的第二方向上重复地布置；
在所述外围区域上形成多个第二下电极，其中所述多个第二下电极中的各第二下电极在所述第一方向上和在所述第二方向上重复地布置；
形成第一电极支撑件，其与所述第一下电极中的至少一个的侧壁接触以支撑所述第一下电极中的所述至少一个；以及
形成第二电极支撑件，其与所述第二下电极中的至少一个的侧壁接触以支撑所述第二下电极中的所述至少一个，
其中所述第一电极支撑件的外侧壁包括在所述第一方向上延伸的第一侧壁、在所述第二方向上延伸的第二侧壁以及连接所述第一侧壁和所述第二侧壁的第一连接侧壁，以及
所述第一电极支撑件的上表面的对应于所述第一连接侧壁的边界在第三方向上延伸，其中所述第三方向交叉所述第一方向和所述第二方向。
23.根据权利要求22所述的方法，其中所述第二电极支撑件的外侧壁包括在所述第一方向上延伸的第三侧壁、在所述第二方向上延伸的第四侧壁以及连接所述第三侧壁和所述第四侧壁的第二连接侧壁，以及
所述第二电极支撑件的上表面的对应于所述第二连接侧壁的边界在所述第三方向上延伸。
24.根据权利要求22所述的方法，其中从所述衬底的第一表面到所述第一电极支撑件垂直地测量的第一距离基本上等于从所述衬底的所述第一表面到所述第二电极支撑件垂直地测量的第二距离。
CN201711337489.1A 2016-12-19 2017-12-14 半导体器件及其制造方法 Active CN108206185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911198848.9A CN110890373B (zh) 2016-12-19 2017-12-14 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0173482 2016-12-19
KR1020160173482A KR102617422B1 (ko) 2016-12-19 2016-12-19 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911198848.9A Division CN110890373B (zh) 2016-12-19 2017-12-14 半导体器件

Publications (2)

Publication Number Publication Date
CN108206185A CN108206185A (zh) 2018-06-26
CN108206185B true CN108206185B (zh) 2020-08-28

Family

ID=62562011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911198848.9A Active CN110890373B (zh) 2016-12-19 2017-12-14 半导体器件
CN201711337489.1A Active CN108206185B (zh) 2016-12-19 2017-12-14 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911198848.9A Active CN110890373B (zh) 2016-12-19 2017-12-14 半导体器件

Country Status (3)

Country Link
US (3) US10032778B2 (zh)
KR (1) KR102617422B1 (zh)
CN (2) CN110890373B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102623547B1 (ko) * 2016-12-08 2024-01-10 삼성전자주식회사 반도체 소자
KR102617422B1 (ko) 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
KR20210063577A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN113497037B (zh) * 2020-03-20 2023-07-04 长鑫存储技术有限公司 双面电容结构及其形成方法
KR20230017465A (ko) * 2021-07-28 2023-02-06 삼성전자주식회사 반도체 소자
TWI825469B (zh) * 2021-08-26 2023-12-11 南亞科技股份有限公司 半導體元件的製造方法
US11605704B1 (en) 2021-10-08 2023-03-14 Nanya Technology Corporation Capacitor array and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655339A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 自由倾斜的叠层电容器的制造方法
US7026208B2 (en) * 2002-03-21 2006-04-11 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices including cylindrical capacitors having supporters between lower electrodes

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553835B1 (ko) * 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
KR100560633B1 (ko) * 2004-08-16 2006-03-17 삼성전자주식회사 커패시터 제조 방법
KR100599098B1 (ko) * 2004-08-26 2006-07-12 삼성전자주식회사 커패시터의 제조 방법
KR100655751B1 (ko) * 2004-10-01 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
KR100885922B1 (ko) 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR101262225B1 (ko) * 2007-10-23 2013-05-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5641681B2 (ja) 2008-08-08 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
JP5679628B2 (ja) 2008-12-16 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR101650843B1 (ko) 2010-08-31 2016-08-25 삼성전자주식회사 커패시터를 포함하는 반도체 메모리 소자 및 반도체 소자
KR20120045461A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 아일랜드형 지지 패턴들을 갖는 반도체 소자
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101800419B1 (ko) * 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US20130228837A1 (en) 2012-03-01 2013-09-05 Elpida Memory, Inc. Semiconductor device
KR101934037B1 (ko) 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
US10128250B2 (en) * 2013-04-01 2018-11-13 Longitude Licensing Limited Semiconductor device and manufacturing method thereof
KR102071528B1 (ko) * 2013-08-12 2020-03-02 삼성전자주식회사 일체형의 지지대를 구비한 반도체 소자
JP2015041674A (ja) * 2013-08-21 2015-03-02 マイクロン テクノロジー， インク． 半導体装置およびその製造方法
JP2016066775A (ja) * 2014-09-18 2016-04-28 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
KR102367394B1 (ko) * 2015-06-15 2022-02-25 삼성전자주식회사 캐패시터 구조체 및 이를 포함하는 반도체 소자
US10147588B2 (en) 2016-02-12 2018-12-04 Lam Research Corporation System and method for increasing electron density levels in a plasma of a substrate processing system
KR102460564B1 (ko) * 2016-02-17 2022-11-01 삼성전자주식회사 반도체 소자
KR102617422B1 (ko) 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026208B2 (en) * 2002-03-21 2006-04-11 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices including cylindrical capacitors having supporters between lower electrodes
CN1655339A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 自由倾斜的叠层电容器的制造方法

Also Published As

Publication number Publication date
US10032778B2 (en) 2018-07-24
CN108206185A (zh) 2018-06-26
US20200006348A1 (en) 2020-01-02
KR102617422B1 (ko) 2023-12-21
KR20180070911A (ko) 2018-06-27
US10607997B2 (en) 2020-03-31
US20180331112A1 (en) 2018-11-15
CN110890373B (zh) 2020-12-08
CN110890373A (zh) 2020-03-17
US20180175041A1 (en) 2018-06-21
US10411016B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN108206185B (zh) 半导体器件及其制造方法
CN100461422C (zh) 具有侧向偏移存储节点的动态随机存取存储器单元及其制造方法
US8907417B2 (en) Semiconductor devices including vertical transistors, electronic systems including the same and methods of manufacturing the same
TWI549280B (zh) 具有單層支撐結構的圓柱狀存儲節點
CN111180444A (zh) 半导体器件
US8339765B2 (en) Capacitor
US11024642B2 (en) Vertical memory device
KR20150063156A (ko) 반도체 장치
KR102449613B1 (ko) 커패시터
US8779487B2 (en) Semiconductor devices including storage node landing pads separated from bit line contact plugs
US20110012184A1 (en) Semiconductor memory device
KR20210052094A (ko) 집적 회로 반도체 소자
CN112563238A (zh) 半导体装置
US20230035660A1 (en) Semiconductor devices having supporter structures
KR20230016914A (ko) 반도체 소자
US20090233437A1 (en) Method of manufacturing semiconductor device and semiconductor device manufactured thereby
CN114093879A (zh) 半导体存储装置
CN110707073A (zh) 半导体结构
US20230117391A1 (en) Integrated circuit semiconductor device
US20220181326A1 (en) Semiconductor memory device
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
TW202312506A (zh) 半導體結構及其形成方法
KR20220066865A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20040001740A (ko) 반도체 메모리 소자 및 그 제조방법
KR20210018683A (ko) 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant