CN108155900B - 射频开关模块及系统、无线设备、半导体裸芯及其制造方法 - Google Patents

射频开关模块及系统、无线设备、半导体裸芯及其制造方法 Download PDF

Info

Publication number
CN108155900B
CN108155900B CN201711420589.0A CN201711420589A CN108155900B CN 108155900 B CN108155900 B CN 108155900B CN 201711420589 A CN201711420589 A CN 201711420589A CN 108155900 B CN108155900 B CN 108155900B
Authority
CN
China
Prior art keywords
circuit
node
fet
switch
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711420589.0A
Other languages
English (en)
Other versions
CN108155900A (zh
Inventor
F.阿尔滕吉利克
G.布林
H.塞比
H.富
M.苏
J-H.李
A.马丹
N.斯里拉塔纳
C.希
S.斯普林克利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN108155900A publication Critical patent/CN108155900A/zh
Application granted granted Critical
Publication of CN108155900B publication Critical patent/CN108155900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种射频开关系统，包括：连接在天线节点和传送节点之间的第一开关电路；连接在所述天线节点和接收节点之间的第二开关电路；在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路。

Description

射频开关模块及系统、无线设备、半导体裸芯及其制造方法
本申请是申请日为2013年7月6日、申请号为201380046576.5(国际申请号为PCT/US2013/049500)、发明名称为“与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合”的发明专利申请的分案申请。
相关申请
本申请根据35U.S.C§119(e)要求下列美国临时申请的优先权的权益：2012年7月7日提交的、名称为“RADIO-FREQUENCY SWITCH HAVING DYNAMIC BODY COUPLING”的美国临时申请No.61/669,034；2012年7月7日提交的、名称为“SWITCH LINEARIZATION BY NON-LINEAR COMPENSATION OF AFIELD-EFFECT TRANSISTOR”的美国临时申请No.61/669,035；2012年7月7日提交的、名称为“RADIO-FREQUENCY SWITCH HAVING DYNAMIC GATE BIASRESISTANCE AND BODY CONTACT”的美国临时申请No.61/669,037；2012年7月7日提交的、名称为“RADIO-FREQUENCY SWITCHES HAVING FREQUENCY-TUNED BODY BIAS”的美国临时申请No.61/669,039；2012年7月7日提交的、名称为“BODY-GATE COUPLING TO REDUCEDISTORTION IN RADIO-FREQUENCY SWITCH”的美国临时申请No.61/669,054；2013年2月4日提交的、名称为“RF SWITCHES HAVING INCREASED VOLTAGE SWING UNIFORMITY”的美国临时申请No.61/760,561；2012年7月7日提交的、名称为“SWITCHING DEVICE HAVINGADISCHARGE CIRCUIT FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE”的美国临时申请No.61/669,042；2012年7月7日提交的、名称为“FEED-FORWARD CIRCUIT TOIMPROVE INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH”的美国临时申请No.61/669,044；2012年7月7日提交的、名称为“RADIO-FREQUENCY SWITCHSYSTEM HAVING IMPROVED INTERMODULATION DISTORTION PERFORMANCE”的美国临时申请No.61/669,045；2012年7月7日提交的、名称为“ADJUSTABLE GATE AND/OR BODYRESISTANCE FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH”的美国临时申请No.61/669,047；2012年7月7日提交的、名称为“RADIO-FREQUENCY SWITCH HAVING GATE NODE VOLTAGE COMPENSATION NETWORK”的美国临时申请No.61/669,049；2012年7月7日提交的、名称为“BODY-GATE COUPLING TO IMPROVELINEARITY OF RADIO-FREQUENCY SWITCH”的美国临时申请No.61/669,050；以及2012年7月7日提交的、名称为“CIRCUITS,DEVICES,METHODS AND APPLICATIONS RELATED TOSILICON-ON-INSULATOR BASED RADIO-FREQUENCY SWITCHES”的美国临时申请No.61/669,055，其公开明确地通过引用整体合并于此。
技术领域
本公开涉及射频开关系统、半导体裸芯、制造半导体裸芯的方法、射频开关模块以及无线设备。
背景技术
例如晶体管开关的射频(RF)开关可以用于在一个或多个刀以及一个或多个掷之间切换信号。晶体管开关或其部分可以通过晶体管偏置和/或耦接来控制。结合RF开关的偏置和/或耦接电路的设计和使用可以影响开关性能。
发明内容
尤其公开了用于耦接场效应晶体管(FET)的不同部分和/或不同FET以产生期望的RF开关系统的性能改进的电路的各种示例。在一些实施例中，给定示例的一个或多个特征可以提供这种性能改进。在一些实施例中，可以结合来自不同示例的特征以产生这种性能改进。例如，在下文的情境中，文本公开的某些实施例提供射频(RF)开关，该射频(RF)开关包含在第一和第二节点之间串联连接的多个场效应晶体管(FET)，每一个FET具有栅极和体(body)。RF开关可以进一步包含补偿网络，该补偿网络包含用于耦接每一对相邻FET的栅极的栅极耦接电路，该补偿网络进一步包含用于耦接每一对相邻FET的体的体耦接电路。在某些实施例中，FET中的至少一些是绝缘体上的硅(SOI)FET。栅极耦接电路可以包含电容器并且可能包含与该电容器串联的电阻器。
在某些实施例中，栅极耦接电路包含电阻器。体耦接电路可以包含电容器。体耦接电路可以进一步包含与电容器串联的电阻器。在某些实施例中，体耦接电路包含电阻器。
文本公开的某些实施例提供一种用于操作射频(RF)开关的过程。该过程可以包含控制在第一节点和第二节点之间串联连接的多个场效应晶体管(FET)，使得FET共同处于导通状态或截止状态中。每一个FET具有栅极和体。该过程可以进一步包含将每一个相邻FET的栅极耦接以减少在多个FET中的每一个上的电压摆幅，并且耦接每一个相邻FET的体以减少在多个FET中的每一个上的电压摆幅。
文本公开的某些实施例提供一种包含半导体裸芯，该半导体裸芯包含半导体基底和形成在该半导体基底上并且串联连接的多个场效应晶体管(FET)，每一个FET包含栅极和体。半导体裸芯可以进一步包含在该半导体裸芯上形成的补偿网络，该补偿网络包含耦接每一对相邻FET的栅极的栅极耦接电路，该补偿网络进一步包含耦接每一对相邻FET的体的体耦接电路。
半导体裸芯可以进一步包含被布置在FET和半导体裸芯之间的绝缘体层。在某些实施例中，该裸芯是绝缘体上的硅(SOI)裸芯。
某些实施例提供一种用于制造半导体裸芯的过程。该过程可以包含提供半导体基底并在该半导体基底上形成多个场效应晶体管(FET)，使得该多个场效应晶体管(FET)串联连接，每一个FET具有栅极和体。该过程可以进一步包含在半导体基底上形成栅极耦接电路以耦接每一对相邻FET的栅极，并且在半导体基底上形成体耦接电路以耦接每一对相邻FET的体。在某些实施例中，该过程进一步包含在FET和半导体基底之间形成绝缘体层。
本文公开的某些实施例提供一种射频(RF)开关模块，该射频(RF)开关模块包含：封装基底，该封装基底被配置为容纳多个组件；和被安装在该封装基底上的半导体裸芯，该裸芯包含串联连接的多个场效应晶体管(FET)，每一个FET包含栅极和体。该RF开关模块进一步包含补偿网络，该补偿网络包含耦接每一对相邻FET的栅极的栅极耦接电路，该补偿网络进一步包含耦接每一对相邻FET的体的体耦接电路。
半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在某些实施例中，补偿网络是与多个FET相同的半导体裸芯的部分。补偿网络可以是被安装在封装基底上的第二裸芯的部分。在某些实施例中，补偿网络被布置在半导体裸芯外部的位置处。
本文公开的某些实施例提供一种无线设备，该无线设备包含收发器和与该收发器通信的天线，该收发器被配置为处理RF信号，该天线被配置为有助于传输放大的RF信号。该无线设备进一步包含连接到该收发器并且被配置为生成放大的RF信号的功率放大器，以及连接到天线和功率放大器并且被配置为将放大的RF信号选择性地路由到天线的开关，该开关包含串联连接的多个场效应晶体管(FET)，每一个FET包含栅极和体，该开关进一步包含补偿网络，该补偿网络具有耦接每一对相邻FET的栅极的栅极耦接电路以及耦接每一对相邻FET的体的体耦接电路。
本文公开的某些实施例提供一种射频开关系统，所述射频开关系统包括：连接在天线节点和传送节点之间的第一开关电路；连接在所述天线节点和接收节点之间的第二开关电路；在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路。
本文公开的某些实施例提供一种射频开关系统，所述射频开关系统包括：连接在天线节点和传送节点之间的第一开关电路；连接在所述天线节点和接收节点之间的第二开关电路；在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路和连接在所述第三开关电路与所述传送节点之间的第三电容器。
本文公开的某些实施例提供一种半导体裸芯，所述半导体裸芯包括：半导体基底；在所述半导体基底上形成并且连接在天线节点和传送节点之间的第一开关电路；在所述半导体基底上形成并且连接在所述天线节点和接收节点之间的第二开关电路；在所述半导体基底上形成并且在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；在所述半导体基底上形成并且在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路。
本文公开的某些实施例提供一种用于制造半导体裸芯的方法，所述方法包括：提供半导体基底；在所述半导体基底上形成第一开关电路以便所述第一开关电路连接在天线节点和传送节点之间；在所述半导体基底上形成第二开关电路以便所述第二开关电路连接在所述天线节点和接收节点之间；在所述半导体基底上形成第一电容器以便所述第一电容器在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接；在所述半导体基底上形成第二电容器以便所述第二电容器在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接；形成连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及形成连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路。
本文公开的某些实施例提供一种射频开关模块，所述射频开关模块包括：配置为容纳多个组件的封装基底；安装在所述封装基底上的半导体裸芯，所述裸芯包含第一开关电路和第二开关电路，所述第一开关电路连接在天线节点和传送节点之间，所述第二开关电路连接在所述天线节点和接收节点之间；在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路。
本文公开的某些实施例提供一种无线设备，包括：被配置为处理射频信号的收发器；与所述收发器通信的天线；以及开关模块，其与所述天线和所述收发器互连，并且被配置为将所述射频信号选择性地路由到所述天线和从所述天线选择性地路由所述射频信号，所述开关模块包含连接在天线节点和传送节点之间的第一开关电路、连接在所述天线节点和接收节点之间的第二开关电路、在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器、在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器、连接到所述第一开关电路和所述传送节点的第一分流臂、以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第一分流臂包含连接到地的第三开关电路，所述第二分流臂包含连接到地的第四开关电路。
附图说明
各种实施例出于示例的目的被描绘在附图中，并且绝不应被解释为限制本发明的范围。此外，可以组合公开的不同实施例的各种特征以形成额外的实施例，该额外的实施例是本公开的一部分。在整个附图中，可以重复使用参考标号以指示参考元件之间的对应关系。
图1示意性示出被配置为在一个或多个刀和一个或多个掷之间切换一个或多个信号的射频(RF)开关。
图2示出图1的RF开关100可以包含RF核和能量管理(EM)核。
图3示出在单刀双掷(SPDT)配置中实现的RF核的示例。
图4示出在SPDT配置中实现的RF核的示例，其中每一个开关臂可以包含串联连接的多个场效应晶体管(FET)。
图5示意性地示出通过被配置为偏置和/或耦接FET的一个或多个部分的电路可以有助于RF开关中的一个或多个FET的控制。
图6示出在开关臂中的多个FET的不同部分上实现的偏置/耦接电路的示例。
图7A和7B示出在绝缘体上的硅(SOI)配置中实现的示例基于梳指的(finger-based)FET器件的俯视剖视图和侧面剖视图。
图8A和8B示出在SOI配置中实现的多梳指(multiple-finger)FET器件的示例的俯视剖视图和侧面剖视图。
图9示出具有非线性电容器的RF开关电路的第一示例，该非线性电容器连接到FET的源极端子并且被配置为例如消除或减少由FET生成的非线性效应。
图10示出可以在具有多个FET的开关臂中实现的图9的一个或多个特征。
图11A-11F示出RF开关电路的第二示例的变化，其中FET的栅极端子和体端子之一或两者可以通过具有与电阻器串联的电容器的一个或多个耦接电路耦接到源极端子以例如允许从耦接的栅极和/或体进行接口电荷的放电。
图12A-12F示出可以在具有多个FET的开关臂中实现图11A-11F的一个或多个特征。
图13示出具有体偏置电路的RF开关电路的第三示例，该体偏置电路包含LC电路，该LC电路可以被配置为例如当开关电路导通时提供减少的或最小插入损耗、以及当开关电路断开时向体提供DC短路或固定DC电压。
图14示出可以在具有多个FET的开关臂中实现图13的一个或多个特征。
图15示出具有耦接电路的RF开关电路的第四示例，该耦接电路通过与电阻器串联的二极管耦接FET的体和栅极以例如有助于来自体的多余电荷的改进分布。
图16示出可以在具有多个FET的开关臂中实现图15的一个或多个特征。
图17A和17B示出RF开关电路的第五示例的变化，其中可以对于FET的栅极和体之一或两者以可切换的方式提供额外的电阻以例如提供改进的互调失真(IMD)性能。
图18A和18B示出可以在具有多个FET的开关臂中实现图17A和17B的一个或多个特征。
图19示出具有耦接电路的RF开关电路的第六示例，该耦接电路通过与电阻器串联的电容器耦接FET的体和栅极以例如提供改进的互调失真(IMD)性能。
图20示出可以在具有多个FET的开关臂中实现图19的一个或多个特征。
图21示出RF开关电路的第七示例，其具有以可切换的方式电阻性地耦接到栅极的FET的体以例如当开关电路导通时提供最小或减少的插入损耗、以及向FET的体和栅极两者提供DC电压以防止或减少寄生节点二极管被导通。
图22示出可以在具有多个FET的开关臂中实现图21的一个或多个特征。
图23A和23B示出RF开关电路的第八示例的变化，其具有体和栅极可以通过电容器或电容器和二极管的并联组合耦接的FET，以例如有助于改进谐波管理，包含IMD3和IMD2。
图24A和24B示出可以在具有多个FET的开关臂中实现图23A和23B中的一个或多个特征。
图25A-25D示出可以通过图23和24的配置提供的改进的性能的示例。
图26示出RF开关电路的第九示例，其在FET的体和栅极之间具有可切换的耦接，以例如当开关导通时提供最小或减少的插入损耗、以及提供与大的电压摆幅相关联的减少的失真。
图27示出可以在具有多个FET的开关臂中实现图26的一个或多个特征。
图28-30示出RF开关电路的第十示例的变化，其具有栅极可以被电压补偿的FET以例如在每一个FET上产生改进的电压分布。
图31示出使用图28-30的栅极补偿特征实现的性能改进的示例。
图32示出第十一示例，其中RF开关配置可以包含一个或多个电容器以例如禁止低频阻断物(blocker)与基频混合。
图33示出其中图32的开关配置处于传输模式中的示例。
图34示意性描绘包含具有电压分布均衡电路的开关电路的开关器件，其中该开关器件被配置为当处于第一状态时允许在第一和第二端口之间通过信号，例如射频(RF)信号。
图35示出包含串联连接的、限定在输入端和输出端之间的RF信号路径的五个FET的开关电路。
图36示出包含串联连接的、限定输入端和输出端的五个FET并且包含体节点电压补偿技术的实现方式的开关电路。
图37示出包含体节点电压补偿技术的实施例的开关电路的FET上的电压摆幅性能与不包含该技术的开关电路的性能的比较。
图38示出包含串联连接的用于限定在输入端和输出端之间的RF信号路径的五个FET、并且包含体节点电压补偿技术的实现方式的开关电路。
图39示出包含串联连接的用于限定在输入端和输出端之间的RF信号路径的五个FET、并且包含体节点电压补偿技术的实现方式的开关电路。
图40示出包含串联连接的用于限定在输入端和输出端之间的RF信号路径的两个FET、并且包含体节点电压补偿技术的实现方式的示例开关电路。
图41示出可以应用于制造具有本文所述的一个或多个特征的开关电路的过程。
图42示出可以用作图10的过程的更具体的示例的过程。
图43A-43D示出可以如何实现用于偏置、耦接和/或有助于图9-42的示例配置的各种组件的示例。
图44A和44B示出可以包含本文所述的一个或多个特征的封装模块的示例。
图45示出在一些实施例中、可以在例如被配置为有助于多频带多模式无线操作的单刀多掷(SPMT)开关的开关器件中实现本公开的一个或多个特征。
图46示出可以包含本文描述的一个或多个特征的无线设备的示例。
图47示出在一些实现方式中，与给定示例配置相关联的一个或多个特征可以与另一示例配置相关联的一个或多个特征结合。
具体实施方式
本文提供的标题(若有)仅为了方便并且不一定影响所要求保护的发明的范围或含义。
开关器件的示例组件：
图1示意性示出被配置为在一个或多个刀102和一个或多个掷104之间切换一个或多个信号的射频(RF)开关100。在一些实施例中，这种开关可以基于一个或多个场效应晶体管(FET)，例如绝缘体上的硅(SOI)FET。当特定刀连接到特定掷时，这种路径通常被称为闭合或处于导通状态中。当刀和掷之间的给定路径并未连接时，这种连接通常被称为打开或处于断开状态。
图2示出在一些实现方式中、图1的RF开关100可以包含RF核110和能量管理(EM)核112。RF核110可以被配置为在第一端口和第二端口之间路由RF信号。在图2中示出的示例单刀双掷(SPDT)配置中，这种第一端口和第二端口可以包含刀102a和第一掷104a、或刀102a和第二掷104b。
在一些实施例中，EM核112可以被配置为向RF核提供例如电压控制信号。EM核112可以进一步被配置为向RF开关100提供逻辑解码和/或电源调节能力。
在一些实施例中，RF核110可以包含一个或多个刀和一个或多个掷以使得能够在开关100的一个或多个输入和一个或多个输出之间通过RF信号。例如，RF核110可以包含如图2中所示的单刀双掷(SPDT或SP2T)配置。
在示例SPDT的情境中，图3示出RF核110的更详细的示例配置。RF核110被示出为包含经由第一和第二晶体管(例如，FET)120a、120b耦接到第一和第二掷节点104a、104b的单个刀102a。第一掷节点104a被示出为经由FET 122a耦接到RF地以对于节点104a提供分流能力。类似地，第二掷节点104b被示出为经由FET 122b耦接到RF地以对于节点104b提供分流能力。
在示例操作中，当RF核110处于其中RF信号在刀102a和第一掷104a之间通过的状态中时，刀102a和第一掷节点104a之间的FET 120a可以处于导通状态中，并且刀102a和第二掷节点104b之间的FET 120b可以处于截止状态中。对于分流FET 122a、122b，分流FET122a可以处于截止状态，使得RF信号在从刀102a行进到第一掷节点104a时不被分流到地。与第二掷节点104b相关联的分流FET 122b可以处于导通状态，使得通过第二掷节点104b到达RF核110的任何RF信号或噪声被分流到地，以便减少对刀到第一掷操作的不期望的干扰影响。
虽然在单刀双掷配置的情境中描述了上述示例，但是将理解可以使用其他数目的刀和掷配置RF核。例如，可以存在多于一个刀，并且掷的数目可以小于或大于示例数目二。
在图3的示例中，刀102a和两个掷节点104a、104b之间的晶体管被描绘为单个晶体管。在一些实现方式中，可以通过开关臂部件提供一个或多个刀和一个或多个掷之间的这种开关功能，其中每一个开关臂部件包含多个晶体管，例如FET。
图4中示出具有这种开关臂部件的RF核的示例RF核配置130。在该示例中，刀102a和第一掷节点104a被示出为经由第一开关臂部件140a耦接。类似地，刀102a和第二掷节点104b被示出为经由第二开关臂部件140b耦接。第一掷节点104a被示出为能够经由第一分流臂部件142a被分流到RF地。类似地，第二掷节点104b被示出为能够经由第二分流臂部件142b被分流到RF地。
在示例操作中，当RF核130处于其中RF信号在刀102a和第一掷104a之间通过的状态中时，第一开关臂部件140a中的全部FET可以处于导通状态中，并且第二开关臂部件140b中的全部FET可以处于截止状态中。用于第一掷节点104a的第一分流臂142a可以使其全部FET处于截止状态，使得RF信号在从刀102a行进到第一掷节点104a时不被分流到地。与第二掷节点104b相关联的第二分流臂142a中的全部FET可以处于导通状态，使得通过第二掷节点104b到达RF核130的任何RF信号或噪声被分流到地，以便减少对刀到第一掷操作的不期望的干扰影响。
此外，虽然在SP2T配置的情境中进行描述，但是将理解也可以实现具有其他数目的刀和掷的RF核。
在一些实现方式中，开关臂部件(例如，140a、140b、142a、142b)可以包含一个或多个半导体晶体管，例如FET。在一些实施例中，FET能够处于第一状态中或第二状态中并且可以包含栅极、漏极、源极和体(有时也被称为基底)。在一些实施例中，FET可以包含金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，一个或多个FET可以串联连接形成第一端和第二端，使得当FET处于第一状态(例如，导通状态)中时，可以在第一端和第二端之间路由RF信号。
本公开中的至少一些涉及可以如何控制FET或一组FET来以期望的方式提供开关功能。图5示意性地示出在一些实现方式中，通过被配置为偏置和/或耦接FET 120的一个或多个部分的电路150可以有助于FET 120的这种控制。在一些实施例中，这种电路150可以包含一个或多个电路，该一个或多个电路被配置为偏置和/或耦接FET 120的栅极，偏置和/或耦接FET 120的体，和/或耦接FET 120的源极/漏极。
参考图6描述如何偏置和/或耦接一个或多个FET的不同部分的示意性示例。在图6中，节点144、146之间的开关臂部件140(其可以是例如图4的示例的示例开关臂部件140a、140b、142a、142b之一)被示出为包含多个FET120。可以通过栅极偏置/耦接电路150a、和体偏置/耦接电路150c、和/或源极/漏极耦接电路150b控制和/或有助于这种FET的操作。
栅极偏置/耦接电路
在图6中示出的示例中，每一个FET 120的栅极可以连接到栅极偏置/耦接电路150a，以接收栅极偏置信号和/或将该栅极耦接到FET 120的另一部分或开关臂140。在一些实现方式中，栅极偏置/耦接电路150a的设计或特征可以改进开关臂140的性能。这种性能改进可以包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
体偏置/耦接电路
如图6中所示，每一个FET 120的体可以连接到体偏置/耦接电路150c，以接收体偏置信号和/或将体耦接到FET 120的另一部分或开关臂140。在一些实现方式中，体偏置/耦接电路150c的设计或特征可改进开关臂140的性能。这种性能改进可包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
源极/漏极耦接电路
如图6中所示，每一个FET 120的源极/漏极可以连接到耦接电路150b，以将该源极/漏极耦接到FET 120的另一部分或开关臂140。在一些实现方式中，耦接电路150b的设计和特征可改进开关臂140的性能。这种性能改进可包含但不限于器件插入损耗、隔离性能、功率处理能力和/或开关器件线性。
开关性能参数的示例：
插入损耗
开关器件性能参数可包含插入损耗的度量。开关器件插入损耗可以是通过RF开关器件路由的RF信号的衰减的度量。例如，在开关器件的输出端口处的RF信号的幅度可以小于在开关器件的输入端口的RF信号的幅度。在一些实施例中，开关器件可以包含在器件中引入寄生电容、电感、电阻或电导的器件组件，这促成了增加的开关器件插入损耗。在一些实施例中，开关器件插入损耗可以作为开关器件的输入端口处的RF信号的功率或电压与输出端口处的RF信号的功率或电压之比来测量。减少的开关器件插入损耗对于改进RF信号传输可能是所期望的。
隔离性
开关器件性能参数还可包含隔离性的度量。开关器件隔离性可以是在RF开关器件的输入端口和输出端口之间的RF隔离性的度量。在一些实施例中，在开关器件处于其中输入端口和输出端口电隔离的状态时，例如当开关器件处于断开状态时，开关器件隔离性可以是开关器件的RF隔离性的度量。增加的开关器件隔离性可以改进RF信号完整性。在某些实施例中，隔离性的增加可以改进无线通信装置性能。
互调失真
开关器件性能参数可以进一步包含互调失真(IMD)性能的度量。互调失真(IMD)可以是RF开关器件中的非线性的度量。
可以从混合到一起并产生非谐波频率的频率的两个或多个信号导致IMD。例如，假设两个信号具有在频率空间中彼此相对接近的基频f1和f2(f2＞f1)。这种信号的混合可以导致频谱中在与两个信号的基频和谐波频率的不同产物对应的频率处得到峰值。例如，二阶互调失真(也被称为IMD2)通常被认为包含频率f1+f2、f2-f1、2f1以及2f2。三阶IMD(也被称为IMD3)通常被认为包含频率2f1+f2、2f1-f2、f1+2f2、f1-2f2。更高阶的产物可以类似的方式形成。
通常，随着IMD阶数增加，功率电平降低。相应地，二阶和三阶可以是特别感兴趣的不期望的效应。在一些情况下，也可以对例如四阶和五阶的更高阶感兴趣。
在一些RF应用中，可期望减少RF系统内对干扰的敏感性。RF系统中的非线性可以导致将伪造信号引入到系统中。RF系统中的伪造信号可以导致系统内的干扰并且使由RF信号传输的信息退化。具有增加的非线性的RF系统可以表现出对干扰的增加的敏感性。系统组件，例如开关器件，中的非线性可以促成将伪造信号引入到RF系统中，由此促成整个RF系统线性和IMD性能的退化。
在一些实施例中，RF开关器件可以被实现为包含无线通信系统的RF系统的一部分。系统的IMD性能可以通过增加系统组件的线性，例如RF开关器件的线性而改进。在一些实施例中，无线通信系统可以在多频带和/或多模式环境中操作。互调失真(IMD)性能的改进在多频带和/或多模式环境中操作的无线通信系统中可能是所期望的。在一些实施例中，开关器件IMD性能的改进可以改进在多频带和/或多模式环境中操作的无线通信系统的IMD性能。
改进的开关器件IMD性能对于在各种无线通信标准中操作的无线通信装置，例如对于在LTE通信标准中操作的无线通信装置可能是所期望的。在一些RF应用中，改进在使能数据和语音通信的同时传输的无线通信装置中操作的开关器件的线性可能是所期望的。例如，开关器件中改进的IMD性能对于在LTE通信标准中操作并且执行语音和数据通信的同时传输(例如，SVLTE)的无线通信装置可能是所期望的。
高功率处理能力
在一些RF应用中，RF开关器件在高功率下操作，同时减少其他器件性能参数的退化，这可以是所期望的。在一些实施例中，RF开关器件在高功率下操作，并且具有改进的互调失真、插入损耗和/或隔离性能，这可能是所期望的。
在一些实施例中，可以在开关器件的开关臂部件中实现数目增加的晶体管，以使得能够改进开关器件的功率处理能力。例如，开关臂部件可以包含数目增加的串联连接的FET，增加的FET堆栈高度，以使得能够改进在高功率下的器件性能。然而，在一些实施例中，增加的FET堆栈高度可以使开关器件插入损耗性能退化。
FET结构和制造过程技术的示例：
开关器件可以被实现为裸芯上、裸芯下(off-die)或其某种组合。开关器件也可以使用各种技术制造。在一些实施例中，RF开关器件可以使用硅或绝缘体上的硅(SOI)技术制造。
如本文所述，RF开关器件可以使用绝缘体上的硅(SOI)技术实现。在一些实施例中，SOI技术可以包含具有电绝缘材料的嵌入层的半导体基底，例如在硅器件层下的埋入氧化层。例如，SOI基底可包含嵌入在硅层下的氧化层。也可使用本领域已知的其他绝缘材料。
使用SOI技术的RF应用(例如RF开关器件)的实现方式可以改进开关器件性能。在一些实施例中，SOI技术能够使功率消耗减少。减少的功率消耗在包含与无线通信装置相关联的RF应用的RF应用中可以是所期望的。由于晶体管的寄生电容减少以及硅基底的互连金属化，SOI技术可以使得器件电路的功率消耗减少。埋入氧化层的存在也可以减少结电容或高电阻系数基底的使用，使得能够减少与基底有关的RF损耗。电隔离的SOI晶体管可以有助于堆栈，促成芯片尺寸减小。
在一些SOI FET配置中，每一个晶体管可被配置为基于梳指的(finger-based)器件，其中源极和漏极为矩形形状(在俯视图中)并且栅极结构在源极和漏极之间像矩形形状的梳指一样延伸。图7A和7B示出在SOI上实现的示例基于梳指的FET的俯视剖视图和侧视剖视图。如所示，本文描述的FET器件可以包含p型FET或n型FET。因此，虽然本文将一些FET器件描述为p型器件，但是将理解与这种p型器件相关联的各种构思也可以用于n型器件。
如图7A和7B中所示，pMOSFET可以包含形成在半导体基底上的绝缘体层。绝缘体层可由例如二氧化硅或蓝宝石的材料形成。n阱被示出为形成在绝缘体中，使得暴露的表面大体限定一矩形区域。源极(S)和漏极(D)被示出为其暴露的表面大体限定矩形的p掺杂区域。如所示，S/D区域可以被配置为使得源极和漏极功能相反。
图7A和7B进一步示出栅极(G)可以形成在n阱上以便位于源极和漏极之间。示例栅极被描绘为具有沿着源极和漏极延伸的矩形形状。还示出n型体接触。矩形形状的阱、源极和漏极区域以及体接触的形成可以通过多种已知技术实现。在一些实施例中，源极和漏极区域可以被形成为与它们相应的上面的绝缘体层的末端相邻，并且在体与在该体的相对侧上的源极/漏极区域之间的结可以基本上一直向下延伸到埋入绝缘体层的端部。这种配置可以提供例如减少的源极/漏极结电容。为了形成用于这种配置的体接触，可以在该侧上提供额外的栅极区域以允许例如隔离的P+区域接触P阱。
图8A和8B示出在SOI上实现的多梳指FET器件的示例的俯视剖视图和侧视剖视图。矩形形状的n阱、矩形形状的p掺杂区域、矩形形状的栅极以及n型体接触可以与参考图7A和7B所描述的方式类似的方式来实现。
图8A和8B的示例多梳指FET器件可以操作为使得一个FET的漏极用作其相邻FET的源极。因此，整个多梳指FET器件可以提供电压划分功能。例如，在最外侧的p掺杂区域之一(例如，最左侧的p掺杂区域)提供RF信号；并且当该信号通过一系列FET时，可以在这些FET之间划分该信号的电压。在这种示例中，最右侧的p掺杂区域可以用作多梳指FET器件的总漏极。
在一些实现方式中，多个前述多梳指FET器件可以串联连接为开关，以例如进一步有助于电压划分功能。可以基于例如开关的功率处理要求选择多个这种多梳指FET器件。
用于改进性能的偏置和/或耦接配置的示例
本文描述的是可以如何偏置和/或耦接基于FET的开关电路以产生一个或多个性能改进的各种示例。在一些实施例中，可以在基于SOI FET的开关电路中实现这种偏置/耦接配置。将理解，可以组合示例偏置/耦接配置中的一些以产生对于单个配置不可用的期望特征的组合。还将理解，虽然在RF开关应用的情境中进行描述，但是本文所述的一个或多个特征还可以应用于利用例如SOI FET的FET的其他电路和器件。
示例1的描述
在一些射频(RF)应用中，期望利用具有高线性以及例如IMD3和IMD2的互调失真的管理的开关。这种与开关有关的性能特征可以显著有助于蜂窝设备的系统级性能。在氧化物上的硅(SOI)开关的情境中，例如基底耦接(有时也被称为基底寄生)的因素以及SOI工艺可以限制可实现的性能。
可以通过例如电容保护环的广泛基底串扰减少技术和/或富陷阱(trap rich)或深沟槽隔离技术解决SOI开关的性能的这种限制。这种技术通常具有与其相关联的不期望的特征，例如昂贵、要求相对大的面积以及要求额外的工艺步骤。此外，这种技术可以产生限于隔离特征的期望效应。
在一些实现方式中，可以通过克服或减少与基底寄生和/或工艺变量相关联的前述效应来改进SOI开关的性能。通过示例，图9示出具有SOI FET 120的开关电路200，该SOIFET 120被配置为提供第一节点144和第二节点146之间的开关功能。FET 120的栅极端子被示出为通过由栅极偏置电路提供的偏置电压Vg而被偏置，并且FET 120的体端子被示出为通过由体偏置电路提供的偏置电压Vsb1而被偏置。在一些实施例中，体端子可以连接到源极端子，使得向两个端子提供偏置电压Vsb1。
在一些实施例中，FET 120的源极端子可以连接到非线性电容器202。在其中FET120是MOSFET器件的实施例中，电容器202可以是被配置为提供一个或多个期望电容值的MOSFET电容器。MOS电容器202可以被配置为生成一个或多个谐波以消除或减少由MOSFET120生成的非线性效应。MOS电容器202被示出为通过Vsb2而被偏置。在一些实施例中，Vsb1和Vsb2之一或两者可以被调整以产生期望水平的非线性消除。虽然在FET 120的源极侧的情境中进行描述，但是将理解，还可以在FET的漏极侧上实现MOS电容器202。
图10示出具有参考图9描述的多个开关电路200的开关臂210。在示例中，N个这种开关电路被示出为在堆栈中串联连接以在端子144、146之间提供开关功能。在一些实施例中，可以基于在端子144、146之间传递的功率选择这种堆栈中的FET的数目(N)。例如，对于涉及更高功率的情况，N可以更大。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。类似地，用于多个FET 120的体偏置电压(Vsb1)可以基本上相同，并且通过公共体偏置电路提供。类似地，用于多个MOS电容器202的体偏置电压(Vsb2)可以基本上相同，并且通过公共体偏置电路(未示出)提供。在一些实现方式中，FET 120和/或MOS电容器202的体中的一些或全部可以被分开偏置。在一些情况下，取决于操作的频率，这种偏置可以是有益的。
在一些实现方式中，参考图9和10描述的上述示例配置可以允许显著或基本上完全消除与基于一个或多个SOI FET的RF开关相关联的非线性效应。在一些实施例中，可以实现这种配置，使得要求最小或相对小的额外面积。
示例1的总结
根据一些实现方式，示例1涉及包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)的射频(RF)开关，其中所述至少一个FET中的每一个具有相应的源极和漏极。所述开关进一步包含连接到所述至少一个FET中的每一个的相应的源极或相应的漏极的补偿电路。所述补偿电路被配置为补偿通过所述至少一个FET生成的非线性效应。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述补偿电路可以包含非线性电容器。所述非线性电容器可以包含金属氧化物半导体(MOS)电容器。所述MOS电容器可以被配置为生成一个或多个谐波以基本上消除由所述FET生成的非线性效应。所述MOS电容器可以包含FET结构。由所述MOS电容器生成的一个或多个谐波至少部分可以由向所述MOS电容器的FET结构提供的体偏置信号来控制。
在一些实施例中，所述非线性电容器可以连接到所述FET的源极。
在一些实施例中，所述开关可以进一步包含连接到所述FET的栅极并且被配置为向所述FET的栅极提供偏置信号的栅极偏置电路。
在一些实施例中，所述开关可以进一步包含连接到所述FET的体并且被配置为向所述FET的体提供偏置信号的体偏置电路。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号并且所述第二节点被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
在一些实现方式中，示例1涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，使得所述至少一个FET中的每一个处于导通状态或截止状态中。所述方法进一步包含通过对所述至少一个FET中的每一个的相应的源极或相应的漏极施加另一非线性信号来补偿所述至少一个FET的非线性效应。
根据许多实现方式，示例1涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含补偿电路，所述补偿电路连接到所述至少一个FET中的每一个的相应的源极或相应的漏极。所述补偿电路被配置为补偿由所述至少一个FET生成的非线性效应。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例1涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的源极和相应的漏极。所述方法进一步包含在所述半导体基底上形成补偿电路。所述方法进一步包含将所述补偿电路连接到所述至少一个FET中的每一个的相应的源极或相应的漏极，从而允许所述补偿电路补偿由所述至少一个FET生成的非线性效应。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据一些实现方式，示例1涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含补偿电路，其连接到所述至少一个FET中的每一个的相应的源极或相应的漏极。所述补偿电路被配置为补偿由所述至少一个FET生成的非线性效应。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，补偿电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述补偿电路可以是被安装在所述封装基底上的第二裸芯的一部分。在某些实施例中，所述补偿电路可以被布置在所述半导体裸芯外部的位置处。
在一些实现方式中，示例1涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输已放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含补偿电路，其连接到所述至少一个FET中的每一个的相应的源极或相应的漏极。所述补偿电路被配置为补偿由所述至少一个FET生成的非线性效应。
示例2的描述
如本文所述，互调失真(IMD)可以是由于来自其他射频(RF)信号的混合产物而被添加到期望信号的不期望信号的度量。这种失真在多模式多频带环境中会尤其显著。
可以从混合到一起并产生非谐波频率的频率的两个或多个信号导致IMD。在一些实现方式中，通过改进系统的线性可以减少对这种干扰的敏感性，因为系统的线性可以管理多少IMD(转而干扰)将发生。通过改进系统的构造块(例如RF开关)的线性，可以降低系统对干扰的总敏感性。
RF开关中对更低IMD的期望可以在各种无线系统设计中充当重要角色。在无线产业中存在大量努力来减少开关中的IMD。例如，长期演进(LTE)系统可以显著受益于具有减少的IMD的RF开关。作为更具体的示例，LTE上同时传输语音和数据(SVLTE)的系统设计可以显著受益于具有超低水平的IMD的RF开关。
在一些实现方式中，FET的栅极端子以及源极端子和漏极端子之一可以通过电路耦接用于IMD性能改进。出于描述的目的，将假设这种电路耦接栅极端子和源极端子；然而，将理解该电路可以耦接栅极端子和漏极端子。
在一些实现方式中，FET的体端子以及源极端子和漏极端子之一可以通过电路耦接用于IMD性能改进。出于描述的目的，将假设这种电路耦接体端子和源极端子；然而，将理解该电路可以耦接体端子和漏极端子。
在一些实现方式中，FET的栅极端子和体端子中的每一个以及源极端子和漏极端子之一可以通过电路耦接用于IMD性能改进。出于描述的目的，将假设这种电路将栅极端子和体端子中的每一个耦接到源极端子；然而，将理解这种耦接可以被改变至漏极端子。
图11A-11F示出具有SOI FET 120的开关电路示例220，该SOI FET 120被配置为在第一节点144和第二节点146之间提供切换功能。FET 120的栅极端子被示出为通过栅极电阻器Rg而被偏置。栅极电阻器Rg可以被配置为使栅极浮置。图11A、11C和11E示出具有电阻-体连接的配置(使用可以被配置为使体浮置的体电阻器Rb)；并且图11B、11D和11F示出具有二极管-体连接的配置(使用二极管226)。
在图11A-11F中示出的示例中的每一个中，栅极端子和体端子之一或两者可以通过具有与电阻器224串联的电容器222的一个或多个耦接电路耦接到源极端子。出于描述图11A-11F的目的，该耦接电路被称为RC电路。
这种耦接可以允许从耦接的栅极和/或体进行接口电荷的放电。尤其对于低频阻断物，这种接口电荷的放电可以导致IMD性能的改进。对于其中RC电路耦接到栅极的配置，可以通过RC电路对于低频信号呈现高阻抗，其防止低频信号泄露到栅极或减少其泄露到栅极。类似地，对于其中RC电路耦接到体的配置，可以通过RC电路对于低频信号呈现高阻抗，其防止低频信号泄露到体或减少其泄露到体。
图11A示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到栅极端子的开关电路220。在该示例中，栅极和体两者通过它们相应的电阻器Rg和Rb而被浮置。
图11B示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到栅极端子的开关电路220。在该示例中，栅极通过电阻器Rg而被浮置，并且提供二极管-体连接。
图11C示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到体端子的开关电路220。在该示例中，栅极和体两者通过它们相应的电阻器Rg和Rb而被浮置。
图11D示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到体端子的开关电路220。在该示例中，栅极通过电阻器Rg而被浮置，并且提供二极管-体连接。
图11E示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到体端子的开关电路220。具有与电阻器224’(电阻R’)串联的电容器222’(电容C’)的另一RC电路将FET120的源极端子耦接到栅极端子。在该示例中，栅极和体两者通过它们相应的电阻器Rg和Rb而被浮置。
图11F示出其中具有与电阻器224(电阻R)串联的电容器222(电容C)的RC电路将SOI FET 120的源极端子耦接到体端子的开关电路220。具有与电阻器224’(电阻R’)串联的电容器222’(电容C’)的另一RC电路将FET120的源极端子耦接到栅极端子。在该示例中，栅极通过电阻器Rg而被浮置，并且提供二极管-体连接。
图12A-12F示出具有参考图11A-11F描述的开关电路220的开关臂230。在每一个示例中，N个这种开关电路被示出为串联连接以在端子144、146之间提供开关功能。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。类似地，用于多个FET 120的体偏置电压(Vb)可以基本上相同，并且通过公共体偏置电路向具有电阻-体连接的示例提供。
在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现栅极的这种分开偏置可以是有利的。类似地，在一些实施例中，FET 120的体中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现体的这种分开偏置可以是有利的。
在一些实现方式中，并且如本文所述，尤其对于低频阻断物，参考图11和12描述的前述示例配置可以产生IMD性能改进。
示例2的总结
在许多实现方式中，示例2涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的源极、漏极、栅极和体。所述RF开关进一步包含具有第一和第二路径中的至少一个的耦接电路，其中所述第一路径在每一个FET的相应的源极或漏极以及对应的栅极之间，并且所述第二路径在每一个FET的相应的源极或漏极以及对应的体之间。所述耦接路径被配置为允许从所述耦接的栅极和体之一或两者进行接口电荷的放电。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述耦接电路可以包含所述第一路径而不包括所述第二路径，其中所述耦接电路包含具有与电阻器串联的电容器的RC电路，从而允许从所述栅极放电。在一些实施例中，所述耦接电路可以包含所述第二路径而不包括所述第一路径，其中所述耦接电路包含具有与电阻器串联的电容器的RC电路，从而允许从所述体放电。在一些实施例中，所述耦接电路可以包含所述第一和第二路径两者，其中所述耦接电路包含第一和第二RC电路。所述第一RC电路可以具有与第一电阻器串联的第一电容器，从而允许从所述栅极放电。所述第二RC电路可以具有与第二电阻器串联的第二电容器，从而允许从所述体放电。
在一些实施例中，所述第一和第二路径中的每一个可以连接到所述漏极。在一些实施例中，所述RF开关可以进一步包含栅极电阻器，所述栅极电阻器连接到所述栅极并且被配置为使所述栅极浮置。在一些实施例中，所述RF开关可以进一步包含体电阻器，所述体电阻器连接到所述体并且被配置为使所述体浮置。在一些实施例中，所述RF开关可以进一步包含所述体和所述栅极之间的二极管-体连接。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
根据一些实现方式，示例2涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)。所述方法进一步包含通过提供第一和第二路径中的至少一个从每一个FET的栅极和体中的至少一个进行接口电荷的放电，其中所述第一路径在每一个FET的源极或漏极与栅极之间，并且所述第二路径在每一个FET的源极或漏极与体之间。
根据许多实现方式，示例1涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含耦接电路，所述耦接电路具有第一和第二路径中的至少一个，其中所述第一路径在每一个FET的源极或漏极与栅极之间，并且所述第二路径在每一个FET的源极或漏极与体之间。所述耦接电路被配置为允许从耦接的栅极和体之一或两者进行接口电荷的放电。
在一些实施例中，所述耦接电路可以包含具有与电阻器串联的电容器的至少一个RC电路。在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在一些实现方式中，示例2涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的栅极、体、源极和相应的漏极。所述方法进一步包含在所述半导体基底上形成耦接电路。所述方法进一步包含使用所述耦接电路形成所述第一和第二路径中的至少一个，其中所述第一路径在每一个FET的相应的源极或漏极与相应的栅极之间，并且所述第二路径在每一个FET的相应的源极或漏极与相应的体之间。所述耦接电路被配置为允许从耦接的栅极和体之一或两者进行接口电荷的放电。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据许多实现方式，示例2涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含具有第一和第二路径中的至少一个的耦接电路，其中所述第一路径在每一个FET的源极或漏极与栅极之间，并且所述第二路径在每一个FET的源极或漏极与体之间。所述耦接电路被配置为允许从耦接的栅极和体之一或两者进行接口电荷的放电。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以包含具有与电阻器串联的电容器的至少一个RC电路。在一些实施例中，所述RC电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述RC电路的至少一些可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述RC电路中的至少一些可以被布置在所述半导体裸芯外部的位置处。
在许多实现方式中，示例2涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含具有第一和第二路径中的至少一个的耦接电路，其中所述第一路径在每一个FET的源极或漏极与栅极之间，并且所述第二路径在每一个FET的源极或漏极与体之间。所述耦接电路被配置为允许从耦接的栅极和体之一或两者进行接口电荷的放电。
在一些实施例中，所述耦接电路可以包含具有与电阻器串联的电容器的至少一个RC电路。在一些实施例中，所述无线设备可以被配置为在LTE通信系统中操作。
示例3的描述
例如长期演进(LTE)、微波接入全球互通(WiMAX)和码分多址(CDMA)的一些无线系统可能需要非常高的线性射频(RF)开关。在一些实施例中，可以基于例如SOI FET的FET实现这种RF开关。
与这种高线性FET开关相关联的挑战可以包含提供非常低的频率IMD2和IMD3性能规格。在一些情况下，由于FET的体中的固定电荷，用于这种开关的FET可以表现得像MOS电容器；并且这种MOS电容器可以是高度非线性的。这种效应可以被更进一步表示为低频。在IMD的情境中，由于例如工艺限制，低频IMD可能更难管理。
一些解决方案依赖于在天线端子处的低通滤波器。其他解决方案利用保护环、富陷阱或隔离深沟槽。这些解决方案可以是相对昂贵的，并且通常要求额外的空间和工艺步骤。
在一些实现方式中，可以通过将频率调谐电路连接到FET的体来解决前述挑战中的一个或多个。在一些实施例中，可以使这种电路导通或断开。相应地，这种配置可以提供利用频率相关组件控制体的动态方式。
在一些实施例中，频率调谐电路在低频处可以表现得像短路，并且在操作频率处表现得像开路。这种配置可以通过将低频失真有效地短路引导到RF地并且同时不影响在操作频率处的开关电路行为，而移除在低频处的体中的固定表面电荷。出于描述的目的，操作频率可以包含例如从大约700到6,000MHz范围中的频率。与这种操作频率对应的低频可以包含例如在大约200MHz以下(例如，90到180MHz)的频率。
图13示出具有SOI FET 120的开关电路示例300，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。FET 120的栅极端子被示出为从栅极偏置电路偏置。
如图13中所示，体偏置电路302可以包含具有电感器308(电感L)和电容器310(电容C)的LC电路。可以选择L和C的值以产生期望的LC电路的共振频率。所述LC电路被示出为可通过开关306(例如，被表示为“M2”的另一FET)连接到地。FET M2的栅极控制被示出为通过经由其栅极电阻器R的其栅极偏置电压V_control来提供。
当SOI FET 120(被表示为“M1”)导通时，开关300在节点144和146之间导通，并且M2截止。该配置可以通过使M1的体浮置来提供减少的或最小的插入损耗。当M1截止时，开关300在节点144和146之间断开，并且M2导通。该配置可以向体基底提供DC短路(如图13的示例中所示)或固定DC电压。因此，该配置可以防止或减少寄生结二极管的导通，从而减少与大电压摆幅相关联的失真。在更高的频率处，LC电路可以呈现高阻抗并且使可以增加开关300的插入损耗的负载效应最小化。
图14示出具有参考图14描述的多个开关电路300的开关臂310。在示例配置310中，N个这种开关电路被示出为串联连接以在端子144、146之间提供开关功能。
在一些实施例中，用于多个FET 120的栅极偏置电路(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时或当期望FET之间的额外隔离时，实现栅极的这种分开偏置可以是有利的。
在图14的示例配置310中，每一个开关电路310被描绘为包含频率调谐体偏置电路。在一些实施例中，公共频率调谐体偏置电路可以向FET 120中的一些或全部提供公共偏置连接。在一些实施例中，FET 120的体中的一些或全部可以被分开地偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现体的这种分开偏置可以是有利的。
在一些实现方式中，并且如本文所述，参考图13和14描述的前述示例配置可以在低频处产生改进，而不显著影响操作频率性能。可以提供的另一优点包含如下特征，其中当开关导通时，体偏置可以断开以使体浮置，从而改进插入损耗性能。
示例3的总结
根据一些实现方式，示例3涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的体。所述RF开关进一步包含将每一个FET的相应的体连接到参考节点的共振电路。所述共振电路被配置为在低于选择的值的低频处表现为近似闭合的电路，并且在操作频率处表现为近似断开的电路，其中所述近似闭合的电路允许将表面电荷从所述相应的体移除到所述参考节点。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述共振电路可以包含具有与电容器电并联的电感器的LC电路。所述共振电路可以进一步包含体开关，所述体开关被配置为将所述体连接到所述参考节点或将所述体从所述参考节点断开。所述体开关可包括第二FET。当所述第一FET导通时，所述第二FET可以被配置为截止，从而使所述第一FET的体浮置。当所述第一FET截止时，所述第二FET可以进一步被配置为导通，以有助于从所述体向所述参考节点移除表面电荷。
在一些实施例中，所述参考节点可以包含地节点。在一些实施例中，所述RF开关可以进一步包含栅极偏置电路，其连接到所述FET的栅极，并且被配置为向所述FET的栅极提供偏置信号。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
在许多实现方式中，示例3涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，使得所述至少一个FET中的每一个处于导通状态或截止状态中。所述方法进一步包含在低于选择的值的较低频率处从所述至少一个FET中的每一个的相应的体选择性移除表面电荷。通过在低频处表现为近似闭合的电路的共振电路来有助于所述选择性移除。
在一些实施例中，所述共振电路可以进一步在操作频率处表现为近似断开的电路。在一些实施例中，所述共振电路可以包含LC电路。
在一些实现方式中，示例3涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含共振电路，所述共振电路将所述至少一个FET中的每一个的相应的体连接到参考节点。所述共振电路被配置为在低于选择的值的低频处表现为近似闭合的电路，并且在操作频率处表现为近似断开的电路。所述近似闭合的电路允许将表面电荷从所述相应的体移除到所述参考节点。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
根据许多实现方式，示例3涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有体。所述方法进一步包含在所述半导体基底上形成共振电路。所述共振电路被配置为在低于选择的值的低频处表现为近似闭合的电路，并且在操作频率处表现为近似断开的电路。所述方法进一步包含：当所述共振电路近似闭合时，将所述至少一个FET的相应的体之间的共振电路与参考节点连接以允许将表面电荷从所述相应的体移除到所述参考节点。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据一些实现方式，示例3涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含将所述至少一个FET中的每一个的相应的体连接到参考节点的共振电路。所述共振电路被配置为在低于选择的值的低频处表现为近似闭合的电路，并且在操作频率处表现为近似断开的电路。所述近似闭合的电路允许将表面电荷从所述相应的体移除到所述参考节点。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述共振电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述共振电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述共振电路可以被布置在所述半导体裸芯外部的位置处。
在一些实现方式中，示例3涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含将所述至少一个FET中的每一个的相应的体连接到参考节点的共振电路。所述共振电路被配置为在低于选择的值的低频处表现为近似闭合的电路，并且在操作频率处表现为近似断开的电路。所述近似闭合的电路允许将表面电荷从所述相应的体移除到所述参考节点。
示例4的描述
在许多射频(RF)传输应用中，尤其在失配的情况下，开关设计通常要求更高的功率操作能力。例如，用于天线调谐的开关预计在+35dBm输入功率的情况下能够容忍高达20:1的失配。此外，在例如GSM的无线系统中利用的一些开关预计在+35dBm输入功率的情况下能够容忍5:1的失配。更高的场效应晶体管(FET)堆栈高度通常被用于容忍高功率并改进压缩点。
用于线性的另一重要度量是互调失真(IMD)。IMD测量由于来自其他射频(RF)信号的混合产物而被添加到期望信号的不期望信号。这种效应在多模式多频带环境中尤其显著。可以从混合到一起并产生非谐波频率的频率的两个或多个信号导致IMD。
系统设计者通常通过例如改进线性来努力减少干扰敏感性。给定的系统的线性可以管理多少IMD将在其中发生，IMD转而可以产生干扰。通过改进系统构造块(例如RF开关)的线性，可以降低系统对干扰的总敏感性。
图15示出具有SOI FET 120的开关电路示例320，该SOI FET 120被配置为提供第一节点144和第二节点146之间的开关功能。FET 120的栅极端子可以通过栅极电阻器Rg而被偏置。
在一些实施例中，可以实现所述开关电路320，使得FET 120的体端子被用于功率处理和IMD改进。通过示例，具有与电阻器324(电阻R)串联的二极管322的电路可以耦接FET120的体和栅极。在该示例中，二极管322的阳极可以连接到FET 120的体，并且阴极可以连接到电阻器端子之一。电阻器324的其他端子连接到FET 120的栅极。这种配置可以有助于来自体的多余电荷的更好的分布，这转而可以产生例如压缩滚降特性(例如，更高的P1dB)和IMD性能的改进。可以选择二极管322的大小和电阻器324的值以优化与P1dB和IMD相关联的期望性能或产生与P1dB和IMD相关联的期望性能。
图16示出具有参考图15描述的多个开关电路320的开关臂330。在示例配置330中，N个这样的开关电路被示出为串联连接以在端子144、146之间提供开关功能。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现栅极的这种分开偏置可以是有利的。
在图16的示例配置330中，具有参考图15描述的二极管和电阻器的电路可以被提供给N个单独的开关电路320中的每一个，可以在N个FET的体和栅极或其任何组合之间提供公共耦接。
在一些实施例中，参考图15和16描述的一个或多个二极管和一个或多个电阻器可以与一个或多个开关电路320在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，如本文所述，参考图15和16描述的前述示例配置可以相对简单和容易地实现，并且可以产生许多改进。例如，该技术可以改进RF开关的压缩滚降特性(例如，平滑滚降)。在另一示例中，该技术可以改进RF开关的IMD性能。在再一示例中，该技术可以允许RF开关设计消除要求与例如体电阻器、控制线和电平位移器相关联的额外面积开销的电阻体接触拓扑。
示例4的总结
根据许多实现方式，示例4涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含将每一个FET的相应的体和栅极耦接的耦接电路。所述耦接电路包含与电阻器串联、并且被配置为有助于从所述相应的体移除多余电荷的二极管。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述二极管的阳极可以连接到所述体，并且所述二极管的阴极可以连接到所述电阻器的一端，其中所述电阻器的另一端被连接到所述栅极。所述二极管和所述电阻器可以被配置为产生所述开关的改进的P1dB和IMD性能。
在一些实施例中，所述RF开关可以进一步包含连接到所述栅极以有助于使所述栅极浮置的栅极电阻器。在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
在许多实现方式中，示例4涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，使得每一个FET处于导通状态或截止状态中。所述方法进一步包含通过将所述FET的体与栅极耦接的耦接电路从每一个FET的体移除多余电荷。所述耦接电路包含与电阻器串联的二极管。
根据一些实现方式，示例4涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含将每一个FET的体和栅极耦接的耦接电路。所述耦接电路包含与电阻器串联、并且被配置为有助于从每一个FET的体移除多余电荷的二极管。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例4涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述FET中的每一个具有相应的栅极和体。所述方法进一步包含在所述半导体基底上形成耦接电路。所述耦接电路包含与电阻器串联的二极管。所述方法进一步包含在每一个FET的所述体和所述栅极之间连接所述耦接电路，以有助于从所述体移除多余电荷。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据许多实现方式，示例4涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含将每一个FET的体和栅极耦接的耦接电路。所述耦接电路包含与电阻器串联、并且被配置为有助于从每一个FET的体移除多余电荷的二极管。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述耦接电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述耦接电路可以被布置在所述半导体裸芯外部的位置处。
在一些实现方式中，示例4涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含将每一个FET的体和栅极耦接的耦接电路。所述耦接电路包含与电阻器串联、并且被配置为有助于从每一个FET的体移除多余电荷的二极管。
示例5的描述
互调失真(IMD)测量由于来自其他RF信号的混合产物而被添加到期望信号的不期望信号。这种效应在多模式多频带环境中会尤其显著。可以从混合到一起以产生非谐波频率的频率的两个或多个信号导致IMD。
系统设计者通常通过例如改进线性来努力减少干扰敏感性。给定的系统的线性可以管理多少IMD将在其中发生，IMD转而可以产生干扰。通过改进系统构造块(例如RF开关)的线性，可以降低系统对干扰的总敏感性。
例如RF开关中较低的IMD的性能特征可以是无线设备设计中的重要因素。例如长期演进(LTE)系统可以显著受益于具有减少的IMD的RF开关。作为更具体的示例，LTE上同时传输语音和数据(SVLTE)的系统设计可以显著受益于具有超低水平的IMD的RF开关。
图17A示出具有SOI FET 120的开关电路示例340，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。通过栅极电阻器(电阻Rg)可以向FET 120的栅极提供栅极偏置信号。通过体电阻器(电阻Rb)可以向FET 120的体提供体偏置信号。
在一些实现方式中，可以向FET 120提供一个或多个额外的栅极和/或体电阻。在示例配置340中，额外的栅极电阻器(电阻R1)被示出为与栅极电阻器Rg串联连接。在一些实施例中，可以通过例如开关S1(例如，另一FET)以选择的方式引入这种额外的栅极电阻。例如，开关S1的断开导致额外的电阻器R1与Rg串联；并且当不要求或期望额外的电阻时(例如，对于改进的开关时间)，S1的闭合导致绕过额外的电阻器R1。
在示例配置340中，额外的体电阻器(电阻R2)被示出为串联连接到体电阻器Rb。在一些实施例中，可以通过例如开关S2(例如，另一FET)以选择的方式引入这种额外的体电阻。例如，开关S2的断开导致额外的电阻器R2与Rb串联；并且当不要求或期望额外的电阻时(例如，对于改进的开关时间)，S2的闭合导致绕过额外的电阻器R2。
在一些实现方式中，用于栅极和体的额外的电阻可以被一起导通或断开，或彼此独立地导通或断开。在一些实施例中，可以仅向栅极或体提供额外的电阻之一。例如，图17B示出示例配置340，其中如参考图17A描述的提供额外的栅极电阻，但是体被配置为具有二极管(D)体接触。
图18A和18B示出具有参考图17A和17B描述的开关电路的开关臂350。在图18A的示例配置350中，具有栅极电阻Rg和体电阻Rb的N个开关电路串联连接以在端子144、146之间提供开关功能。公共的额外的电阻R1被示出为被提供给FET 120的栅极；并且这种额外的电阻R1可以通过公共开关S1导通和断开。公共的额外的电阻R2被示出为被提供给FET 120的体；并且这种额外的电阻R2可以通过公共开关S2导通和断开。在一些实施例中，这种可切换的额外的电阻可以被分开提供给开关臂350中的FET的单独的栅极和/或体或FET的栅极和/或体中的一些。
在图18B的示例配置350中，具有栅极电阻Rg和二极管体接触的N个开关电路串联连接以在端子144、146之间提供开关功能。公共的额外的电阻R1被示出为被提供给FET 120的栅极；并且这种额外的电阻R1可以通过公共开关S1导通和断开。在一些实施例中，这种可切换的额外的电阻可以被分开提供给开关臂350中的FET的单独的栅极和/或体或FET的栅极和/或体中的一些。
可以基于功率处理要求选择开关臂350中的开关电路的数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，参考图17和18描述的一个或多个额外的电阻器(R1和/或R2)以及一个或多个它们相应的开关可以与一个或多个开关电路340在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实施例中，可以选择一个或多个额外的电阻器(R1和/或R2)的值以优化或改进IMD性能，使得对开关电路340的开关时间的影响最小或减少。这种配置可以产生改进的IMD性能，包含对于低频阻断物的改进。例如，可以选择额外的电阻(R1和R2)以在栅极和体对于低频信号产生高阻抗，从而防止或减少这种低频信号泄露到栅极和体。
在一些实现方式中，并且如本文所述，参考图17和18描述的前述示例配置可以相对简单和容易地实现，并且可以产生许多改进。例如，该技术可以改进RF开关的IMD性能，包含在低频处的IMD性能。
示例5的总结
根据许多实现方式，示例5涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含可调节电阻电路，该可调节电阻电路连接到每一个FET的相应的栅极和体中的至少一个。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述可调节电阻电路可以包含与第二电阻器和旁路开关的并联组合串联的第一电阻器。所述旁路开关闭合可以导致所述第二电阻器被绕过以产生可调节电阻的第一电阻，并且所述旁路开关断开可以导致比所述第一电阻大近似所述第二电阻器的值的第二电阻。所述第一电阻器可以包含偏置电阻器。可以选择所述第二电阻以改进互调失真(IMD)性能，并且可以选择所述第一电阻以对所述FET的开关时间产生减少的影响。
在一些实施例中，所述可调节电阻电路可以连接到所述栅极。在一些实施例中，所述RF开关可以进一步包含连接到所述体的第二可调节电阻电路。在一些实施例中，所述RF开关可以进一步包含连接到所述体的二极管体接触。
在一些实施例中，所述可调节电阻电路可以连接到所述体而非所述栅极。在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
在一些实现方式中，示例5涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，使得每一个FET处于导通状态或截止状态中。所述方法进一步包含调节连接到每一个FET的栅极和体中的至少一个的电路的电阻。
在一些实施例中，所述调节可以包含绕过串联连接的第一和第二电阻器之一。
根据许多实现方式，示例5涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含连接到每一个FET的栅极和体中的至少一个的可调节电阻电路。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例5涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的栅极和体。所述方法进一步包含在所述半导体基底上形成耦接电路。所述方法进一步包含将所述可调节电阻电路连接到每一个FET的栅极和体中的至少一个。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据一些实现方式，示例5涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含连接到每一个FET的栅极和体中的至少一个的可调节电阻电路。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述可调节电阻电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述可调节电阻电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述可调节电阻电路可以被布置在所述半导体裸芯外部的位置处。
在一些实现方式中，示例5涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含连接到每一个FET的栅极和体中的至少一个的可调节电阻电路。
示例6的描述
互调失真(IMD)测量由于来自其他RF信号的混合产物而被添加到期望信号的不期望信号。这种效应在多模式多频带环境中会尤其显著。可以从混合到一起以产生非谐波频率的频率的两个或多个信号导致IMD。
系统设计者通常通过例如改进线性来努力减少干扰敏感性。给定的系统的线性可以管理多少IMD将在其中发生，IMD转而可以产生干扰。通过改进系统构造块(例如RF开关)的线性，可以降低系统对干扰的总敏感性。
例如RF开关中较低的IMD的性能特征可以是无线设备设计中的重要因素。例如长期演进(LTE)系统可以显著受益于具有减少的IMD的RF开关。作为更具体的示例，LTE上同时传输语音和数据(SVLTE)的系统设计可以显著受益于具有超低水平的IMD的RF开关。
图19示出具有SOI FET 120的开关电路示例360，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。通过栅极电阻器Rg可以使FET 120的栅极端子偏置以例如使栅极浮置。通过体电阻器Rb可以使FET 120的体端子偏置以例如使体浮置。
在一些实施例中，可以实现开关电路360以利用FET 120的体端子来产生IMD性能改进。在开关电路360中，包含与电阻器364(电阻R)串联的电容器362(电容C)的RC电路可以耦接所述FET 120的体和栅极。这种耦接可以允许从所述体进行接口电荷的放电。在一些实施例中，可以选择电容C和电阻R的值以优化或改进开关电路360的IMD性能。
图20示出具有参考图19描述的多个开关电路360的开关臂370。在示例配置370中，N个这样的开关电路被示出为串联连接以在端子144、146之间提供开关功能。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现栅极的这种分开偏置可以是有利的。
在图20的示例配置370中，具有如参考图19描述的电容器(电容C)和电阻器(电阻R)的电路可以被提供给N个单独的开关电路360中的每一个，可以在N个FET的体和栅极或其任何组合之间提供公共耦接。
在一些实施例中，参考图19和20描述的一个或多个电容器和一个或多个电阻器可以与一个或多个开关电路360在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图19和20描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，该技术可以改进RF开关的IMD性能。在另一示例中，该技术可以提供P1dB的改进的滚降特性。
示例6的总结
根据许多实现方式，示例6涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含被布置在每一个FET的相应的体和栅极之间的耦接电路。所述耦接电路被配置为允许从所述相应的体进行接口电荷的放电。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述耦接电路可以包含与电阻器串联的电容器。可以选择所述电容器和所述电阻器以产生所述开关的改进的互调失真(IMD)性能。
在一些实施例中，所述RF开关可以进一步包含连接到所述栅极的栅极偏置电阻器。在一些实施例中，所述RF开关可以进一步包含连接到所述体的体偏置电阻器。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
根据一些实现方式，示例6涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一节点和第二节点之间的至少一个场效应晶体管(FET)，以使得所述FET处于导通状态或截止状态中。所述方法进一步包含通过被布置在所述FET的相应的体和对应的栅极之间的耦接电路从相应的体进行接口电荷的放电。
在许多实现方式中，示例6涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含被布置在每一个FET的体和栅极之间的耦接电路。所述耦接电路被配置为允许从所述体进行接口电荷的放电。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在一些实现方式中，示例6涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有栅极和体。所述方法进一步包含在所述半导体基底上形成耦接电路，所述耦接电路连接到每一个FET的相应的体和栅极以允许从所述相应的体进行接口电荷的放电。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。在一些实施例中，所述耦接电路可以包含与电阻器串联的电容器。
根据一些实现方式，示例6涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含被布置在每一个FET的相应的体和栅极之间的耦接电路。所述耦接电路被配置为允许从所述体进行接口电荷的放电。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以包含与电阻器串联的电容器。
在一些实施例中，所述耦接电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述耦接电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述耦接电路可以被布置在所述半导体裸芯外部的位置处。
根据许多实现方式，示例6涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含被布置在每一个FET的体和栅极之间的耦接电路。所述耦接电路被配置为允许从所述体进行接口电荷的放电。
示例7的描述
在许多射频(RF)应用中，期望利用具有低插入损耗和高隔离值的开关。还期望这种开关具有高线性。如本文所述，可以实现这种有利的性能特征，而不使RF开关的可靠性显著退化。
图21示出具有SOI FET 120的开关电路示例380，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。通过栅极电阻器Rg可以使FET 120的栅极偏置以例如使栅极浮置。FET 120的体被示出为通过电阻器384(电阻R)电阻性地耦接到栅极，并且这种耦接可以通过第二FET382(被表示为M2)导通或断开。可以通过经由栅极电阻器Rg2向M2提供的栅极偏置电压控制M2的操作。
当FET 120(被表示为“M1”)导通时，开关电路380导通，并且M2可以截止。这种配置可以通过使M1的体浮置来提供最小的或减少的开关电路380的插入损耗。当M1截止时，开关电路380断开，并且M2可以导通。这种配置可以从相同节点(例如栅极节点“G”)向M1的体和栅极提供DC电压。这种配置可以防止或减少寄生结二极管的导通，并且可以减少与大电压摆幅相关联的失真。在一些实施例中，这种配置还可以消除提供给M1的体的额外的偏置/控制。
图22示出具有参考图21描述的多个开关电路380的开关臂390。在示例配置390中，N个这种开关电路被示出为串联连接以在端子144、146之间提供开关功能。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现栅极的这种分开偏置可以是有利的。
在图22的示例配置390中，如参考图21描述的每一个FET 120的体和栅极之间的可切换(通过M2)电阻耦接电路可以向N个单独的开关电路380中的每一个提供，可以提供N个FET的体和栅极或其任何组合之间的公共耦接。在一些实施例中，FET 120的体中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现体的这种分开偏置可以是有利的。
在一些实施例中，参考图21和22描述的一个或多个第二FET和一个或多个电阻器可以与一个或多个开关电路320在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图21和22描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，该技术可以提供最小的或减少的开关电路380或开关臂390的插入损耗。在另一示例中，该技术可以防止或减少寄生结二极管被导通，并且可以减少与大电压摆幅相关联的失真。
示例7的总结
在一些实现方式中，示例7涉及一种射频(RF)开关，其包含被布置在第一节点和第二节点之间的至少一个第一场效应晶体管(FET)，其中所述至少一个第一FET中的每一个具有相应的体和栅极。所述RF开关进一步包含耦接所述至少一个第一FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路被配置为允许在电阻耦接模式和体浮置模式之间切换。
在一些实施例中，所述第一FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述耦接电路可以包含与耦接开关串联的电阻。所述耦接开关可以包含第二FET。当所述第一FET导通时，所述第二FET可以截止，以产生所述体-浮置模式。当所述第一FET截止时，所述第二FET可以导通，以产生所述电阻-耦接模式。
在一些实施例中，所述RF开关可以进一步包含连接到所述栅极的栅极偏置电阻器。在一些实施例中，当所述第一FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个第一FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
根据许多实现方式，示例7涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，以使得所述至少一个FET中的每一个处于导通状态或截止状态中。所述方法进一步包含在当每一个FET导通时的体-浮置模式和当每一个FET截止时的电阻-耦接模式之间切换。
在许多实现方式中，示例7涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含耦接所述至少一个FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路被配置为可以在电阻-耦接模式和体-浮置模式之间切换。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。在一些实施例中，所述裸芯可以是绝缘体上的硅(SOI)裸芯。
根据一些实现方式，示例7涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的栅极和体。所述方法进一步包含在所述半导体基底上形成耦接电路。所述方法进一步包含将所述耦接电路与所述至少一个FET的相应的体和栅极连接。所述耦接电路被配置为可以在电阻-耦接模式和体-浮置模式之间切换。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
在一些实现方式中，示例7涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底和被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述开关模块进一步包含与所述至少一个FET中的每一个的相应的体和栅极耦接的耦接电路。所述耦接电路被配置为可以在电阻-耦接模式和体-浮置模式之间切换。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述耦接电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述耦接电路可以被布置在所述半导体裸芯外部的位置处。
根据一些实现方式，示例7涉及一种无线设备，其包含被配置为处理RF信号的收发器，以及与所述收发器通信并且被配置为有助于传输放大的RF信号的天线。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)，以及耦接所述至少一个FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路被配置为可以在电阻-耦接模式和体-浮置模式之间切换。
示例8的描述
使用CMOS/SOI(互补金属氧化物半导体/绝缘体上的硅)或pHEMT(伪型态高电子迁移率晶体管)晶体管的一些高频开关可以生成导致例如无法满足FCC规格的负面效应的非线性失真。已利用各种技术来减少这种失真，但它们通常不一定解决与谐波相关联的一些基本问题(例如，3阶互调失真(IMD3)和2阶互调失真(IMD2))。例如，(IMD3和IMD2中的)一种的改进可以导致另一种变得更差。
图23A示出具有SOI FET 120的开关电路示例400，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。通过栅极电阻器Rg可以使FET 120的栅极偏置以例如使栅极浮置。所述FET 120的体被示出为通过具有与二极管404电并联地布置的电容器402(电容C)的电路耦接到所述栅极。在所述示例中，所述二极管404的阳极连接到所述FET 120的体，并且所述二极管404的阴极连接到所述FET 120的栅极。在一些实施例中，所述二极管404可以是PMOS二极管，并且得到的所述电容器402和所述PMOS二极管的并联组合可以有助于改进谐波管理，包含改进IMD3和IMD2。
图23B示出具有SOI FET 120的开关电路示例400的另一示例，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。通过栅极电阻器Rg可以使所述FET120的栅极偏置以例如使所述栅极浮置。所述FET 120的体被示出为通过具有电容器402(电容C)的电路耦接到所述栅极。在所述示例中，可以利用所述电容器402以耦接所述体和栅极，但是分开的体偏置可以通过体电阻器Rb提供。在一些实施例中，这种体电阻器可以使所述体浮置。
图24A示出具有参考图23A描述的多个开关电路400的开关臂410。类似地，图24B示出具有参考图23B描述的多个开关电路400的开关臂410。在示例配置410中的每一个中，N个这种开关电路被示出为串联连接以在端子144、146之间提供开关功能。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，用于多个FET 120的栅极偏置电压(Vg)可以基本上相同，并且通过公共栅极偏置电路提供。这种公共栅极偏置电压Vg被示出为经由栅极电阻器Rg向栅极提供。在一些实施例中，FET 120的栅极中的一些或全部可以被分开偏置。在一些情况下，例如当期望FET上的电压划分基本相等时，实现栅极的这种分开偏置可以是有利的。
在图24A和24B的示例配置410中，对于N个单独的开关电路400中的每一个可以提供如参考图23A和23B描述的在每一个FET 120的体和栅极之间的耦接电路。在一些实施例中，还可以实现N个FET的体和栅极中的至少一些之间的公共耦接。
在一些实施例中，参考图23和24描述的电容器和二极管可以与一个或多个开关电路400在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图23和24描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，可以实现图23A和23B的配置而不需要额外的外部偏置网络。在另一示例中，该技术可以改进IMD2性能，同时还基本上维持所述IMD3性能。在一些实现方式中，可以在每一个FET的源极和漏极之间提供电阻(例如，电阻器)。这种配置可以帮助稳定被布置在堆栈中的FET上的电压划分。
图25A-25D示出展现出可以通过参考图23和24描述的RF开关配置提供的有利特征中的一些的模拟结果的示例。图25A示出对于三个示例开关配置模拟IMD2对相移的曲线。曲线412a是针对不具有电容器的标准开关的IMD2的。曲线412b是针对具有电容器(图23A中的402)的标准开关的IMD2。曲线412c是针对具有电容器(图23A中的402)的“TR”开关(“富陷阱”配置)的IMD2的。具有电容器的所述两个开关配置(412b、412c)被示出为在整个相移范围中与无电容器配置(412a)的IMD2值相比具有显著改进的IMD2值。
图25A进一步示出对于前述三个示例开关配置的模拟IMD3对相移的曲线。曲线414a是针对不具有电容器的标准开关的IMD3的。曲线414b是针对具有电容器(图23A中的402)的标准开关的IMD3的。曲线412c是针对具有电容器(图23A中的402)的“TR”开关(“富陷阱”配置)的IMD3的。可以看出，对于三个示例中的每一个，总体维持IMD3性能。因此，对于IMD2的显著改进，从增加电容器402导致的IMD3的退化相对小。
图25B-25D示出模拟的谐波失真对以dBM为单位的输入功率(P_in)的曲线。图25B是具有标准二极管体偏置(“w/o cap”)以及具有二极管和并联电容器配置(“w/cap”)的示例SP8T的第二和第三谐波以及增益的合成图。图25C示出前述二极管和并联电容器配置的曲线，并且图25D示出前述仅有二极管配置的曲线。看到在32dBm P_in处的各种图形标志，可以看出第二谐波对于“w/o cap”情况具有近似-34.5dBm的值，并且对于“w/cap”情况具有近似-48.4dBm的值。对于第三谐波，“w/o cap”情况具有近似-50.7dBm的值，并且“w/cap”情况具有近似-51.8dBm的值。对于增益的比较，还注意到“w/o cap”情况具有近似0.536dB的值，并且“w/cap”情况具有近似0.606dB的值。基于前述示例，可以看出增加电容器将第二谐波性能改进了大约14dB，并且具有对于第三谐波的相对小的影响以及对高频带插入损耗的期望影响(大约0.07dB)。
示例8的总结
在一些实现方式中，示例8涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含将每一个FET的相应的体和栅极耦接的耦接电路。所述耦接电路包含与二极管电并联的电容器。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述耦接电路可以被配置为改进二阶互调失真(IMD2)性能而不使三阶互调失真(IMD3)性能显著退化。在一些实施例中，所述二极管可以包含PMOS二极管。所述二极管的阳极可以连接到所述体并且所述二极管的阴极可以连接到所述栅极。
在一些实施例中，所述RF开关可以进一步包含连接到所述栅极的栅极偏置电阻器。在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
根据一些实现方式，示例8涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，以使得所述至少一个FET中的每一个处于导通状态或截止状态中。所述方法进一步包含通过电容器和二极管的并联组合耦接所述至少一个FET中的每一个的相应的体和栅极。
根据许多实现方式，示例8涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含耦接所述至少一个FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路包含与二极管电并联的电容器。
在一些实施例中，所述裸芯进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例8涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的栅极和体。所述方法进一步包含在所述半导体基底上形成在每一个FET的相应的体和栅极之间的耦接电路。所述耦接电路包含与二极管电并联的电容器。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
在一些实现方式中，示例8涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含耦接所述至少一个FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路包含与二极管电并联的电容器。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述耦接电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述耦接电路可以被布置在所述半导体裸芯外部的位置处。
根据一些实现方式，示例8涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含耦接所述至少一个FET中的每一个的相应的体和栅极的耦接电路。所述耦接电路包含与二极管电并联的电容器。
在一些实现方式中，示例8涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含将每一个FET的相应的体和栅极耦接的耦接电路。所述耦接电路包含电容器。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述耦接电路可以被配置为改进二阶互调失真(IMD2)性能而不使三阶互调失真(IMD3)性能显著退化。
在一些实施例中，所述RF开关可以进一步包含连接到所述栅极的栅极偏置电阻器。在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
示例9的描述
非常期望射频(RF)开关具有低插入损耗、高隔离性和非常高的线性。这些性能参数通常可能彼此冲突。在一些情况下，可以通过调节栅极偏置电阻器和用于FET的体的偏置电压来动态调节这些冲突的参数。
在一些情况下，可以使用高值栅极电阻器来解决前述挑战。然而，当FET处于截止状态中时，并且当需要将信号短路引导到地时，这种固定的高值栅极电阻可能是有问题的。此外，在一些情况下，当FET处于导通状态中时，可以施加体偏置以使所述体浮置，并且当FET处于截止状态中时，体偏置接地，以改进插入损耗、隔离性和线性。
图26示出具有SOI FET 120(也表示为M1)的开关电路示例500，该SOI FET 120被配置为在第一节点144和第二节点146之间提供开关功能。可以如下文所描述的通过第二FET 502(也被表示为M2)以可切换方式使用Vctrl经过电阻器R1使FET 120的栅极偏置。FET120的体被示出为也如下文所描述的通过第三FET 506(也被表示为M3)以可切换方式电阻性地耦接到地。M2的操作可以通过经由其栅极电阻器R2提供给M2的其栅极偏置电压V_ctrl_comp来控制。M3的操作可以通过在没有栅极电阻器的情况下提供给M3的相同栅极偏置电压V_ctrl_comp来控制。
当开关电路500导通时，M1导通，并且M2和M3中的每一个可以截止。通过使体浮置并且向M1的栅极提供高阻抗(例如，当M2截止时，通过使M2表现得像高值电阻器)，这种配置可以产生最小的或减少的插入损耗。
当开关电路500断开时，M1截止，并且M2和M3中的每一个可以导通。这种配置可以对M1的体产生地偏置并且对M1的栅极产生Rf地，从而防止或减少导通寄生结二极管效应，并且还减少与大电压摆幅相关联的失真。当M1截止时，M1的栅极的RF短路还可以改进隔离性性能。
图27示出具有参考图26描述的多个开关电路500的开关臂510。在示例配置510中，N个这种开关电路被示出为串联连接以在端子144、146之间提供开关功能。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在一些实施例中，包含如参考图26描述的R1、R2、R3、M2和M3中的一些或全部的电路可以被提供给N个单独的开关电路500中的每一个，可以被提供给全部N个开关电路500作为公共电路，或可以被提供给其任何组合。
在一些实施例中，如参考图26和27描述的R1、R2、R3、M2和M3可以与一个或多个开关电路500在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图26和27描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，当开关电路500或开关臂510导通时，该技术可以提供最小的或减少的插入损耗，并且当开关电路500或开关臂510断开时，该技术可以提供下列期望特征，例如减少的寄生结二极管效应，减少的与大电压摆幅相关联的失真，以及改进的隔离性能。
示例9的总结
根据许多实现方式，示例9涉及一种射频(RF)开关，其包含被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的体和栅极。所述RF开关进一步包含连接到所述至少一个FET的相应的栅极的可切换电阻耦接电路，以及连接到所述至少一个FET的对应的体的可切换电阻接地电路。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述可切换电阻耦接电路可以包含与第一耦接开关串联的偏置电阻器。所述可切换电阻接地电路可以包含与第二耦接开关串联的体电阻器。当所述FET导通时，所述第一和第二耦接开关中的每一个可以断开，以通过使所述体和所述栅极浮置来产生减少的插入损耗。当所述FET截止时，所述第一和第二耦接开关中的每一个可以导通，以对所述体产生地偏置以及对所述栅极产生RF地，从而改进所述RF开关的隔离性能。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
在一些实现方式中，示例9涉及一种用于操作射频(RF)开关的方法。所述方法包含控制被布置在第一和第二节点之间的至少一个场效应晶体管(FET)，使得所述至少一个FET中的每一个FET处于导通状态或截止状态中。所述方法进一步包含当所述至少一个FET中的每一个处于导通状态中时，使每一个FET的相应的栅极和体浮置。所述方法进一步包含当每一个FET处于截止状态中时，向所述相应的体提供地偏置以及向所述相应的栅极提供RF地。
在许多实现方式中，示例9涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成的至少一个场效应晶体管(FET)。所述裸芯进一步包含具有连接到所述至少一个FET中的每一个的相应的栅极的可切换电阻电路的耦接电路。所述耦接电路进一步包含连接到所述至少一个FET中的每一个的相应的体的可切换电阻接地电路。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
根据一些实现方式，示例9涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底。所述方法进一步包含在所述半导体基底上形成至少一个场效应晶体管(FET)，其中所述至少一个FET中的每一个具有相应的栅极和体。所述方法进一步包含在所述半导体基底上形成连接到所述至少一个FET的相应的栅极的可切换电阻耦接电路。所述方法进一步包含在所述半导体基底上形成连接到所述至少一个FET的相应的体的可切换电阻接地电路。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
在一些实现方式中，示例9涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯，其中所述裸芯具有至少一个场效应晶体管(FET)。所述模块进一步包含具有连接到所述至少一个FET中的每一个的相应的栅极的可切换电阻电路的耦接电路。所述耦接电路进一步包含连接到所述至少一个FET中的每一个的相应的体的可切换电阻接地电路。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述耦接电路可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述耦接电路可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述耦接电路可以被布置在所述半导体裸芯外部的位置处。
在许多实现方式中，示例9涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含至少一个场效应晶体管(FET)。所述开关进一步包含具有连接到所述至少一个FET中的每一个的相应的栅极的可切换电阻电路以及连接到所述至少一个FET中的每一个的相应的体的可切换电阻接地电路的耦接电路。
示例10的描述
在许多射频(RF)传输应用中，尤其在失配的情况下，开关设计通常要求高功率操作能力。例如，希望用于天线调谐的开关在+35dBm输入功率的情况下能够容忍高达20:1的失配。此外，希望在例如GSM的无线系统中利用的一些开关在+35dBm输入功率的情况下能够容忍5:1的失配。更高的场效应晶体管(FET)堆栈高度通常被用于在失配的情况下容忍高功率。然而，FET堆栈上的不均匀电压分布可以导致谐波峰值，压缩点退化和/或基于SOI的开关的互调失真(IMD)。
图28示出FET堆栈520的示例配置，该FET堆栈520被配置为在第一节点144和第二节点146之间提供RF信号的切换。第一节点144和第二节点146分别可以是例如RF输入和RF输出。
在一些实现方式中，堆栈520可以包含在节点144、146之间串联连接的N个SOI FET(被表示为M1、M2、……、MN)。可以基于功率处理要求选择数目N。例如，可以增大N以处理更高的功率。
在示例堆栈配置520中，FET的每一个栅极被示出为通过栅极电阻器Rg被偏置。对应于N个FET的N个这种栅极电阻器被示出为连接到公共栅极偏置电压源“G”。
在示例堆栈配置520中，FET的每一个体被示出为通过体电阻器Rb被偏置。对应于N个FET的N个这种体电阻器被示出为连接到公共体偏置电压源“B”。
在一些实现方式中，FET的栅极中的一些或全部可以被电压补偿以在堆栈520中的每一个FET上产生改进的电压分布。这种改进的电压分布可以导致改进压缩点、谐波和IMD性能。
在图28中示出的示例中，可以通过将FET的栅极与电容元件Cgg(例如，电容器)耦接来实现栅极的前述电压补偿。例如，Cgg1耦接M1和M2的栅极，Cgg2耦接M2和M3的栅极，以此类推，以及Cgg(N-2)耦接M(N-2)和M(N-1)的栅极，以及Cgg(N-1)耦接M(N-1)和MN的栅极。
在一些实施例中，耦接电容元件Cgg可以具有基本上相同的值。在一些实施例中，可以在堆栈520内将电容元件Cgg缩放和/或优化为对于Cgg1、Cgg2、Cgg3等具有不同值。参考图31更详细地描述这种缩放Cgg值以获得期望的结果的示例。
在一些实施例中，可以提供前馈电容器Cfwd以耦接端(end)FET(例如，M1)的源极/漏极和栅极。在一些实施例中，前馈电容器Cfwd可以耦接FET堆栈内的非端FET的源极/漏极和栅极。前馈电容器Cfwd可以确保节点144、146之间的RF信号路径耦接到FET的栅极中的中的一个。
图29示出在一些实现方式中，可以通过将FET的栅极与电阻元件Rgg(例如，电阻器)耦接来实现栅极的电压补偿。例如，Rgg1耦接M1和M2的栅极，Rgg2耦接M2和M3的栅极，以此类推，以及Rgg(N-2)耦接M(N-2)和M(N-1)的栅极，以及Rgg(N-1)耦接M(N-1)和MN的栅极。在图29的示例中，FET(例如M1)的源极/漏极和栅极之间的前馈耦接被示出为包含与电阻器Rfwd串联的电容器Cfwd。
在一些实施例中，耦接电阻元件Rgg可以具有基本上相同的值。在一些实施例中，电阻元件Rgg可以具有被选择为实现期望的结果的不同的值。
图30示出在一些实现方式中，可以通过将FET的栅极与电容元件Cgg(例如，电容器)和电阻元件Rgg(例如，电阻器)耦接来实现栅极的电压补偿。例如，串联的Cgg1和Rgg1耦接M1和M2的栅极，串联的Cgg2和Rgg2耦接M2和M3的栅极，以此类推，以及串联的Cgg(N-2)和Rgg(N-2)耦接M(N-2)和M(N-1)的栅极，以及串联的Cgg(N-1)和Rgg(N-1)耦接M(N-1)和MN的栅极。在图30的示例中，FET(例如，M1)的源极/漏极和栅极之间的前馈耦接被示出为包含与电阻器Rfwd串联的电容器Cfwd。
在一些实施例中，耦接电容元件Cgg可以具有基本上相同的值。在一些实施例中，电容元件Cgg可以具有被选择为实现期望的结果的不同的值。类似的，耦接电阻元件Rgg可以具有基本上相同的值，或具有被选择为实现期望的结果的不同的值
图31示出在具有16个FET的示例堆栈中，每一个FET上的电压摆幅的曲线。“基线”配置对应于栅极未被电压补偿的堆栈。“栅极补偿”配置对应于栅极如参考图28所述被电压补偿的堆栈。对于图31中示出的曲线，Cgg的值被选择为Cgg1>Cgg2>Cgg3>……>CggN。与这种配置相关联的电压摆幅被示出为显著小于基线的情况。
在一些实施例中，参考图28和30描述的电容元件Cgg可以与FET(M1、M2等)在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。电容元件Cgg的这种裸芯上和/或裸芯下实现方式可以包含例如MIM电容器和/或电容金属迹线。
在一些实施例中，参考图29和30描述的电阻元件Rgg可以与FET(M1、M2等)在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图28-31描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，该技术可以提供开关堆栈中的每一个FET上的电压摆幅的较少波动。这种特征可以产生其他期望的特征，例如改进的压缩点以及改进的谐波和IMD性能。
在一些实现方式中，与栅极到栅极补偿有关的各种示例配置可以与可以改进给定堆栈中的一个或多个FET的性能的一个或多个特征结合。
示例10的总结
在一些实现方式中，示例10涉及一种射频(RF)开关，其包含在第一和第二节点之间串联连接的多个场效应晶体管(FET)，其中每一个FET具有栅极。所述RF开关进一步包含具有将每一对相邻FET的栅极耦接的耦接电路的补偿网络。
在一些实施例中，所述FET中的至少一些可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述补偿网络可以被配置为减少在多个FET中的每一个上的电压摆幅。在一些实施例中，所述开关可以进一步包含耦接端FET的源极和端FET的栅极的前馈电路。所述前馈电路可以包含电容器。所述前馈电路可以进一步包含与所述电容器耦接的电阻器。
在一些实施例中，所述耦接电路可以包含电容器。在所述FET从所述第一节点向所述第二节点行进时，所述电容器可以具有连续变小的电容值。所述耦接电路可以进一步包含与所述电容器串联的电阻器。
在一些实施例中，所述耦接电路可以包含电阻器。在一些实施例中，所述开关可以进一步包含连接到所述FET的栅极并且被配置为向所述FET的栅极提供偏置信号的栅极偏置网络。所述栅极偏置网络可以被配置为使得全部所述栅极接收公共偏置信号。
在一些实施例中，所述开关可以进一步包含连接到所述FET的体并且被配置为向所述FET的体提供偏置信号的体偏置网络。所述体偏置网络可以被配置为使得全部所述体接收公共偏置信号。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中选择数量N以允许所述开关电路处理所述RF信号的功率。
根据许多实现方式，示例10涉及一种用于操作射频(RF)开关的方法。所述方法包含控制在第一和第二节点之间串联连接的多个场效应晶体管(FET)，使得所述FET共同处于导通状态或截止状态中，其中每一个FET具有栅极。所述方法进一步包含耦接相邻FET中的每一个的栅极，以减少所述多个FET中的每一个上的电压摆幅。
根据许多实现方式，示例10涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成并且串联连接的多个场效应晶体管(FET)，其中每一个FET具有栅极。所述裸芯进一步包含在所述半导体基底上形成的补偿网络，所述补偿网络包含耦接每一对相邻FET的栅极的耦接电路。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例10涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成以便串联连接的多个场效应晶体管(FET)，其中每一个FET具有栅极。所述方法进一步包含在所述半导体基底上形成耦接电路，以便耦接每一对相邻FET的栅极。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
在许多实现方式中，示例10涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯。所述裸芯包含串联连接的多个场效应晶体管(FET)，其中每一个FET具有栅极。所述模块进一步包含具有将每一对相邻FET的栅极耦接的耦接电路的补偿网络。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述补偿网络可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述补偿网络可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述补偿网络可以被布置在所述半导体裸芯外部的位置处。
根据一些实现方式，示例10涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含串联连接的多个场效应晶体管(FET)，其中每一个FET具有栅极。所述开关进一步包含具有将每一对相邻FET的栅极耦接的耦接电路的补偿网络。
示例11的描述
互调失真(IMD)测量由于来自其他RF信号的混合产物而被添加到期望信号的不期望信号。这种效应在多模式多频带环境中会尤其显著。可以从混合到一起并产生非谐波频率的频率的两个或多个信号导致IMD。
系统设计者通常通过例如改进的线性来努力减少干扰敏感性。给定的系统的线性可以管理多少IMD将在其中发生，IMD转而可以产生干扰。通过改进系统构造块(例如RF开关)的线性，可以降低系统对干扰的总敏感性。
例如RF开关中较低的IMD的性能特征可以是无线设备设计中的重要因素。例如长期演进(LTE)系统可以显著受益于具有减少的IMD的RF开关。作为更具体的示例，LTE(SVLTE)上同时传输语音和数据的系统设计可以显著受益于具有超低水平的IMD的RF开关。
图32示出在单刀双掷(SPDT)应用的示例情境中的开关配置250。单个刀(pole)被示出为连接到天线252。两个掷(throw)中的一个被示出为经由开关电路S耦接到接收(Rx)端口。Rx端口可以经由分流开关电路耦接到地。
类似地，其他掷被示出为经由开关电路S耦接到传送(Tx)端口。Tx端口可以经由分流开关电路耦接到地。
在一些实施例中，开关电路(“S”和“分流”)中的每一个可以包含一个或多个FET，例如SOI FET。在本文中有时使用参考标号120或122指代单个FET，并且在本文中有时使用参考标号140或142指代这种FET的堆栈。在一些实施例中，“S”和“分流”开关可以包含本文描述的一个或多个特征以提供各种有利功能。
图32的开关配置被示出为包含电容器以禁止低频阻断物与基频混合。例如，电容器C1提供在天线节点和Tx掷的开关臂S之间。类似地，电容器C2提供在天线节点和Rx掷的开关臂S之间。对于分流臂，电容器C3被提供在Tx节点和其分流开关臂之间。类似地，电容器C4提供在Rx节点和其分流开关臂之间。在一些实施例中，对于Rx节点可以提供或可以不提供分流臂。使用前述电容器，可以阻止或减少低频干扰信号与任何导通或断开的路径混合。尤其对于低频阻断信号，这可以导致IMD性能改进。
图33示出前述电容器中的一些可以提供期望的开关功能的示例操作配置。在该示例中，开关配置处于传送模式中。相应地，传送开关臂导通(闭合)，并且接收开关臂断开(打开)。用于Tx节点的分流臂断开(打开)。在一些实施例中，参考图32和33描述的电容器C1-C4可以与它们相应的开关电路在相同的裸芯上实现、在裸芯下实现或以其任何组合来实现。
在一些实现方式中，并且如本文所述，参考图32和33描述的前述示例配置可以相对更简单和更容易地实现，并且可以产生许多改进。例如，该技术可以通过防止低频阻断信号与基频信号混合来提供改进的IMD性能。
示例11的总结
在一些实现方式中，示例11涉及一种射频(RF)开关系统，其包含具有在第一和第二节点之间串联连接的场效应晶体管(FET)的堆栈的开关。所述系统进一步包含电容器，该电容器与所述开关串联连接并且被配置为禁止所述开关中的基频信号与低频阻断信号混合。
在一些实施例中，所述FET可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述第一节点可以是天线节点。所述电容器可以被布置在所述开关和所述天线节点之间。所述开关可以是传送路径的一部分，使得所述开关的第二节点是用于放大的RF信号的输入节点。所述开关可以是接收路径的一部分，使得所述开关的第二节点是用于从所述天线接收的RF信号的输出节点。
根据一些实现方式，示例11涉及一种半导体裸芯，其具有半导体基底和在所述半导体基底上形成并且具有串联连接的场效应晶体管(FET)的堆栈的开关。所述裸芯进一步包含在所述半导体基底上形成并且与所述开关串联连接的电容器。所述电容器被配置为禁止所述开关中的基频信号与低频阻断信号混合。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例11涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成以便串联连接场效应晶体管(FET)的堆栈。所述方法进一步包含在所述半导体基底上形成电容器，以便与所述堆栈的端串联连接。所述电容器被配置为禁止所述堆栈中的基频信号与低频阻断信号混合。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
根据一些实现方式，示例11涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯。所述裸芯包含具有串联连接的场效应晶体管(FET)的堆栈的开关。所述模块进一步包含与所述开关串联连接的电容器。所述电容器被配置为禁止所述开关中的基频信号与低频阻断信号混合。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述电容器可以是与所述FET相同的半导体裸芯的一部分。在一些实施例中，所述电容器可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述电容器电路可以被布置在所述半导体裸芯外部的位置处。
在许多实现方式中，示例11涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含与所述收发器通信的天线。所述无线设备进一步包含开关模块，其与所述天线和所述功率放大器互连，并且被配置为将所述RF信号选择性地路由到所述天线和从所述天线选择性地路由所述RF信号。所述开关模块包含具有串联连接的场效应晶体管(FET)的堆栈的开关。所述开关模块进一步包含与所述开关串联连接的电容器。所述电容器被配置为禁止所述开关中的基频信号与低频阻断信号混合。
示例12的描述
在一些实现方式中，可以将体到体补偿技术应用于例如SOI FET的FET的堆栈。这种技术可以提供例如开关堆栈中每一个FET上电压摆幅的较少波动。这种特征可以产生其他期望特征，例如改进的压缩点以及改进的谐波和IMD性能。
在一些射频(RF)应用中，包含在高失配下操作的应用，期望在高功率下操作传送开关。例如，GSM开关可以在+35dBm下以5:1的失配操作，并且在天线调谐中使用的开关可以在35dBm下以高达20:1的失配操作。
在一些RF应用中，在高功率下操作的传送开关可能经历开关上的不均匀电压分布。开关上的不均匀电压摆幅可能产生器件性能中的不利效应，包含开关的谐波峰值、压缩点退化和互调失真(IMD)性能。
本文所描述的是用于在传送开关上提供更均匀的电压摆幅用于改进的器件性能的电路、设备和方法。在一些实现方式中，传送开关上电压摆幅的均匀性增加可能导致改进的压缩点、谐波和互调失真性能。
开关器件能够处于第一状态中或第二状态中，使得开关器件在所述状态之一时可以允许在第一端口和第二端口之间传输RF信号。例如，当RF开关器件处于第一状态、例如导通状态中时，RF开关器件可以使能从一个端口(例如输入端口)向第二端口(例如输出端口)传输RF信号。当处于第二状态、例如断开状态中时，RF开关器件可以防止从输入端口向输出端口传输RF信号，从而将输入端口与输出端口电隔离。
参考图34，具有第一端口和第二端口的开关器件10可以包含开关电路11。在一些实施例中，开关电路11可以进一步包含电压分布均衡电路12。当开关电路处于RF信号可以在输入端口和输出端口之间传输的导通状态中时，电压分布均衡电路12可以使能开关电路11上更均匀的电压分布。在一些实施例中，电压分布均衡电路12可以改进在高功率下操作的开关电路11上的电压分布。开关电路11上的电压摆幅的均匀性增加可以使能改进的开关器件10性能，包含压缩点、谐波和互调失真性能的改进。
开关电路10可以被实现在半导体基底上。在半导体基底的情境中，开关器件10可以包含具有FET堆栈的开关电路11。在一些实施例中，FET堆栈可以包含一个或多个FET，其中FET具有源极、漏极、体节点或栅极节点。额外的FET可以串联连接以限定输入端和输出端之间的RF信号路径。在一些实施例中，FET堆栈能够处于第一或第二状态中，使得当处于第一状态、例如导通状态中时，RF信号可以从输入端向输出端传送，允许开关器件10从输入端向输出端传送RF信号。同时，当FET处于第二状态、例如截止状态中时，FET可以防止在输入端和输出端之间传送RF信号，从而将开关器件10的输入端和输出端电隔离。图35示出具有FET堆栈的开关电路的示例，该FET堆栈包含串联连接并且限定输入端和输出端的五个FET，FET1、FET2、FET3、FET4和FET5。
增加开关电路的FET堆栈高度或FET数目可以改进开关器件性能，包含当在高功率下操作时的性能。然而，当开关器件处于导通状态中并且在其输入端口处遇上RF信号时，开关器件可以表现出开关器件FET堆栈上的非均匀电压分布。在一些实施例中，开关器件在高功率下操作时可以表现出开关器件FET堆栈上的非均匀电压分布。FET堆栈上的非均匀电压摆幅可以不利地影响器件性能，包含谐波峰值、互调失真(IMD)或压缩点退化。
电压分布均衡电路可以耦接到开关电路以改进开关电路上的电压摆幅均匀性。具有FET堆栈的开关电路可以包含电压分布均衡电路，该电压分布均衡电路利用体接触的FET的体节点用于电压补偿，从而改进FET堆栈上的电压分布均匀性或减少电压分布变化。在一些实施例中，电压分布均衡电路可以包含体节点电压补偿技术。例如，开关电路的电压分布均衡电路可以包含耦接到FET堆栈中的FET的体节点的电容元件。在一些实施例中，电容元件耦接到FET堆栈中的每一个FET的体节点。电压分布均衡电路还可以可选地包含耦接到FET堆栈中的FET的体节点的电阻元件。在一些实施例中，电阻元件耦接到FET堆栈中的每一个FET的体节点。此外，主RF信号可以耦接到FET堆栈中的FET的体节点。在一些实施例中，RF信号通过前馈电容元件Cfwd或前馈电阻元件Rfwd耦接到FET堆栈中的FET的体节点。
参考图36，具有FET堆栈的开关电路的电压分布均衡电路可以可选地将电容元件Cbb与FET堆栈中的FET的体节点耦接。在包含五个FET(FET1、FET2、FET3、FET4和FET5)的图36的示例开关电路中，FET1、FET2、FET3、FET4和FET5的体节点耦接到电容元件Cbb1、Cbb2、Cbb3和Cbb4。可以对电容元件Cbb的电容值进行缩放以改进开关器件性能。可以选择Cbb的电容值以增加FET堆栈上的电压摆幅均匀性。在一些实施例中，电容元件Cbb的电容还可以可选地具有不同的值。此外，在一些实施例中，可以实现电容元件Cbb，使得Cbb元件的电容从耦接至FET堆栈中的第一FET耦接的Cbb开始处于递减顺序。参考图36中所示的实施例，Cbb1、Cbb2、Cbb3和Cbb4的电容值可以彼此不同。Cbb1、Cbb2、Cbb3和Cbb4每个的电容值可以被选择为增大FET1、FET2、FET3、FET4和FET5上的电压分布均匀性。此外，元件Cbb可以每个具有不同的电容值，使得Cbb1的电容值大于Cbb2的电容值，Cbb2的电容值大于Cbb3的电容值，并且Cbb3的电容值大于Cbb4的电容值。
在一些实施例中，具有FET堆栈的开关电路中的体节点电压补偿技术的实现方式还包含将主RF信号路径耦接到体节点的前馈电容元件Cfwd。RF信号路径可以经由FET堆栈中的FET耦接到体节点。在示例实施例中，如图36中所示，前馈电容元件Cfwd可以将RF信号路径耦接到FET堆栈中的第一FET的体节点。在这种实施例中，RF信号路径通过第一FET的源极或漏极耦接到第一FET的体节点。可替换地，RF信号路径可以可选地通过FET堆栈中的另一FET的源极或漏极耦接。
此外，如图36中所示，体节点电压补偿技术还可以包含电阻元件Rb，例如图36中的电阻元件Rb1、Rb2、Rb3、Rb4和Rb5，该电阻元件Rb被实现为使FET堆栈中的每一个FET的体节点浮置。同时，电阻元件Rg(例如图36中的电阻元件Rg1、Rg2、Rg3、Rg4、Rg5)可以被实现为使FET堆栈中的每一个FET的栅极节点浮置。
图37中示出实现电压分布均衡电路的实施例的开关电路的FET堆栈上的改进的电压摆幅性能。图37比较在35dBm和20:1失配下操作的两个示例开关器件的FET堆栈上的电压摆幅性能。对于图形比较，包含体节点电压补偿技术的实施例的开关器件上的电压摆幅性能与不包含体节点电压补偿技术的实施例的开关器件的电压摆幅性能相比较。耦接到体节点电压补偿技术的实施例的开关器件具有不同电容值的Cbb元件，使得Cbb1的电容大于Cbb2的电容，Cbb2的电容大于Cbb3的电容，以此类推。参考图37，与不包含体节点电压补偿技术的开关器件相比，包含体节点电压补偿技术的实施例的示例开关器件的每一个FET上的电压摆幅保持在显著更窄的范围内。因此，与没有实现电压分布均衡电路的示例FET堆栈相比，实现体节点电压补偿技术的实施例的示例开关器件表现出组成的FET上增加的电压摆幅均匀性。
参考图38，电阻元件Rbb可以耦接到开关电路的FET堆栈中的FET的体节点以改进器件性能。在一些实施例中，电阻元件Rbb可以耦接到开关电路的FET堆栈中的每一个FET的体节点以提供开关电路的FET堆栈上增加的电压分布均匀性。例如，用于在较低频率处传输RF信号的开关电路可以可选地实现体节点电压补偿技术的实施例，其中电阻元件Rbb耦接到FET堆栈中的每一个FET的体节点以增加FET堆栈上的电压摆幅均匀性。可以选择电阻元件Rbb的电阻以增加FET堆栈上的电压摆幅的均匀性。耦接到开关电路的FET堆栈中的FET的体节点的电阻元件Rbb可以具有不同电阻值。在一些实施例中，电阻元件Rbb可以具有从耦接到FET堆栈中的第一FET的电阻元件Rbb开始的顺序递减的电阻值。
例如，如图38中所示，在具有串联连接的五个FET的FET堆栈的开关电路的一些实施例中，电阻元件Rbb1、Rbb2、Rbb3和Rbb4可以耦接到FET1、FET2、FET3、FET4和FET5的体节点中的每一个。为了改进FET堆栈上的电压摆幅分布的均匀性，电阻元件Rbb1、Rbb2、Rbb3和Rbb4还可以具有处于递减顺序的电阻值，使得Rbb1的电阻值大于Rbb2的电阻值，Rbb2的电阻值大于Rbb3的电阻值，并且Rbb3的电阻值大于Rbb4的电阻值。
参考图38，在体节点电压补偿技术的一些实施例中，还可以可选地从主RF信号路径至FET堆栈的体节点使用前馈电阻元件。此外，在其中电阻元件Rbb耦接到FET堆栈中的FET的体节点的体节点电压补偿技术的一些实施例中，可以从主RF信号路径至FET堆栈的体节点使用前馈电容元件。RF信号路径可以通过FET堆栈中的FET耦接到体节点。在实现前馈电容元件和前馈电阻元件两者的一些实施例中，前馈电容元件可以与前馈电阻元件串联连接。参考图38，与前馈电阻元件串联连接的前馈电容元件Cfwd可以用于将RF信号耦接到FET堆栈中的第一FET的体节点。在这种实施例中，RF信号路径通过第一FET的源极或漏极耦接到第一FET的体节点。可替换地，RF信号路径可以可选地通过FET堆栈内的另一FET的源极或漏极耦接。
参考图38，在其中电阻元件Rbb耦接到FET堆栈中的FET的体节点的体节点电压补偿技术的一些实施例中，开关电路还可以包含被实现为使FET堆栈中的每一个FET的体节点浮置的电阻元件Rb，例如图38中的电阻元件Rb1、Rb2、Rb3、Rb4和Rb5。同时，电阻元件Rg(例如图38中的电阻元件Rg1、Rg2、Rg3、Rg4和Rg5)可以被实现为使FET堆栈中的每一个FET的栅极节点浮置。
具有电压分布均衡电路的开关电路可以实现体节点电压补偿技术的实施例，其中FET堆栈中的FET耦接到与电阻元件Rbb串联连接的电容元件Cbb。参考图39，实现体节点电压补偿技术的实施例的示例开关电路可以将FET堆栈中的每一个FET的体节点耦接到与电阻元件Rbb串联连接的电容元件Cbb。例如，FET1、FET2、FET3、FET4和FET5的体节点分别耦接到与Rbb1串联连接的Cbb1、与Rbb2串联连接的Cbb2、与Rbb3串联连接的Cbb3，与Rbb4串联连接的Cbb4。
参考图39，在FET堆栈中的FET的体节点耦接到与电阻元件Rbb串联连接的电容元件Cbb的一些实施例中，可以从主RF信号路径至FET堆栈的体节点使用前馈电容元件Cfwd。还可以可选地从主RF信号路径至FET堆栈的体节点使用前馈电阻元件Rfwd。在实现前馈电容元件Cfwd和前馈电阻元件Rfwd两者的一些实施例中，前馈电容元件Cfwd可以与前馈电阻元件Rfwd串联连接。参考图39，与前馈电阻元件Rfwd串联连接的前馈电容元件Cfwd可以用于将RF信号耦接到FET堆栈中的第一FET的体节点。在这种实施例中，RF信号路径通过第一FET的源极或漏极耦接到FET堆栈内的第一FET的体节点。可替换地，RF信号路径可以可选地通过FET堆栈内的另一FET的源极或漏极耦接。
此外，如图39中所示，在FET堆栈中的FET的体节点耦接到与电阻元件Rbb串联连接的电容元件Cbb的体节点电压补偿技术的一些实现方式中，电阻元件Rb(例如图39中的电阻元件Rb1、Rb2、Rb3、Rb4和Rb5)可以被实现为使FET堆栈中的每一个FET的体节点浮置。同时，电阻元件Rg(例如图39中的电阻元件Rg1、Rg2、Rg3、Rg4和Rg5)可以被实现以使FET堆栈中的每一个FET的栅极节点浮置。
对于在FET堆栈中包含不同数目的FET的开关电路，可以实现电压分布均衡电路。例如，图40示出具有两个FET(FET1和FET2)的开关电路。对于这种开关电路，可以实现包括具有如本文所述的特性的体节点电压补偿技术的实施例的电压分布均衡电路。在这种开关电路的一些实施例中，体节点电压补偿技术的实现方式可以包含耦接到FET1和FET2的体节点的电容元件Cbb1。示例开关电路的体节点电压补偿技术可以进一步可选地包含将主RF信号路径耦接到FET堆栈中的FET(例如第一FET，FET1)的体节点的前馈电容元件Cfwd。此外，可以实现电阻元件Rb1和Rb2以分别使FET1和FET2的体节点浮置。同时，可以实现电阻元件Rg1和Rg2以使FET1和FET2的栅极节点浮置。
图41示出可以被实现以制造具有如本文所述的一个或多个特征的电压摆幅分布均衡电路的过程700。在框702中，可以形成开关的阵列。在开关在半导体基底上形成的实施例中，可以在基底上形成例如FET的半导体开关。在框704中，可以形成耦接到开关中的每一个的电阻元件。在半导体基底的情境中，电阻元件可以被耦接到FET的体节点或栅极节点。如在框706中所示，可以形成耦接到开关的电容元件。在于半导体基底上形成包含FET的开关的情境中，可以形成耦接到FET的体节点的电容元件。在框708中，还可以从RF路径至阵列中的开关形成电容元件。可以可选地从RF路径至阵列中的任何开关(包含阵列中的第一开关)形成这种电容元件。在开关的阵列包含在半导体基底上形成的FET的一些实施例中，可以从第一FET的源极或漏极至第一FET的体节点形成框708的电容元件。
图42示出可以是图41中示出的过程的更具体示例的过程800。在框802中，可以在半导体基底上形成多个FET。在框804中，多个FET可以串联连接以限定输入端和输出端。在框806中，电阻元件可以耦接到限定输入端和输出端的串联的FET中的每一个的体节点或栅极节点。在框808中，可以形成耦接到FET中的每一个的体节点的电容元件。此外，在框810中，可以从FET的源极或漏极至FET的体节点形成电容元件，以将主RF信号耦接到FET的体节点。可以可选地在限定输入端和输出端的一系列FET中，从第一FET的源极或漏极至第一FET的体节点形成电容元件。
示例12的总结
在一些实现方式中，示例12涉及一种射频(RF)开关，其包含在第一和第二节点之间串联连接的多个场效应晶体管(FET)，其中每一个FET具有体。所述RF开关进一步包含具有耦接每一对相邻FET的体耦接电路的补偿网络。
在一些实施例中，所述FET中的至少一些可以是绝缘体上的硅(SOI)FET。在一些实施例中，所述补偿网络可以被配置为减少在多个FET中的每一个上的电压摆幅。在一些实施例中，所述开关可以进一步包含耦接端FET的源极和端FET的体的前馈电路。所述前馈电路可以包含电容器。所述前馈电路可以进一步包含与所述电容器串联的电阻器。
在一些实施例中，所述耦接电路可以包含电容器。所述耦接电路可以进一步包含与所述电容器串联的电阻器。
在一些实施例中，所述耦接电路可以包含电阻器。在一些实施例中，所述开关可以进一步包含连接到所述FET的体并且被配置为向所述FET的体提供偏置信号的体偏置网络。所述体偏置网络可以被配置为使得全部所述体接收公共偏置信号。
在一些实施例中，所述开关可以进一步包含连接到所述FET的栅极并且被配置为向所述FET的栅极提供偏置信号的栅极偏置网络。所述栅极偏置网络可以被配置为使得全部所述栅极接收公共偏置信号。
在一些实施例中，当所述FET处于导通状态中时，所述第一节点可以被配置为接收具有一功率值的RF信号，并且所述第二节点可以被配置为输出所述RF信号。所述至少一个FET可以包含串联连接的N个FET，其中数量N被选择为允许所述开关电路处理所述RF信号的功率。
根据许多实现方式，示例12涉及一种用于操作射频(RF)开关的方法。所述方法包含控制在第一和第二节点之间串联连接的多个场效应晶体管(FET)，使得所述FET共同处于导通状态或截止状态中，其中每一个FET具有体。所述方法进一步包含耦接相邻FET中的每一个的体，以减少所述多个FET中的每一个上的电压摆幅。
根据许多实现方式，示例12涉及一种半导体裸芯，其包含半导体基底和在所述半导体基底上形成并且串联连接的多个场效应晶体管(FET)，其中每一个FET具有体。所述裸芯进一步包含在所述半导体基底上形成的补偿网络，所述补偿网络包含耦接每一对相邻FET的体的耦接电路。
在一些实施例中，所述裸芯可以进一步包含被布置在所述FET和所述半导体基底之间的绝缘体层。所述裸芯可以是绝缘体上的硅(SOI)裸芯。
在许多实现方式中，示例12涉及一种用于制造半导体裸芯的方法。所述方法包含提供半导体基底，并且在所述半导体基底上形成以便串联连接的多个场效应晶体管(FET)，其中每一个FET具有体。所述方法进一步包含在所述半导体基底上形成耦接电路，以便耦接每一对相邻FET的体。
在一些实施例中，所述方法可以进一步包含在所述FET和所述半导体基底之间形成绝缘体层。
在许多实现方式中，示例12涉及一种射频(RF)开关模块，其包含被配置为容纳多个组件的封装基底。所述模块进一步包含被安装在所述封装基底上的半导体裸芯。所述裸芯包含串联连接的多个场效应晶体管(FET)，其中每一个FET具有体。所述模块进一步包含具有耦接每一对相邻FET的体的耦接电路的补偿网络。
在一些实施例中，所述半导体裸芯可以是绝缘体上的硅(SOI)裸芯。在一些实施例中，所述补偿网络可以是与所述至少一个FET相同的半导体裸芯的一部分。在一些实施例中，所述补偿网络可以是被安装在所述封装基底上的第二裸芯的一部分。在一些实施例中，所述补偿网络可以被布置在所述半导体裸芯外部的位置处。
根据一些实现方式，示例12涉及一种无线设备，其包含被配置为处理RF信号的收发器。所述无线设备进一步包含天线，其与所述收发器通信，并且被配置为有助于传输放大的RF信号。所述无线设备进一步包含功率放大器，其连接到所述收发器，并且被配置为生成所述放大的RF信号。所述无线设备进一步包含开关，其连接到所述天线和所述功率放大器，并且被配置为将所述放大的RF信号选择性地路由到所述天线。所述开关包含串联连接的多个场效应晶体管(FET)，其中每一个FET具有体。所述开关进一步包含具有耦接每一对相邻FET的体耦接的耦接电路的补偿网络。
在一些实现方式中，示例12涉及一种开关电路，其包含被配置为接收射频(RF)信号的输入端口和被配置为输出所述RF信号的输出端口。所述开关电路还可以包含限定在所述输入端口和所述输出端口之间的RF信号路径的一个或多个场效应晶体管(FET)，每一个FET具有源极、漏极、栅极节点和体节点。所述开关可以被配置为能够处于第一和第二状态中，所述第一状态对应于所述输入和输出端口电连接、以便允许RF信号在其间通过，所述第二状态对应于所述输入和输出端口电隔离。所述开关电路可以进一步包含被配置为减少所述开关上的电压分布变化的电压分布电路，所述电压分布电路包含耦接到一个或多个FET的选择的体节点的一个或多个元件，以在所述开关处于所述第一状态并且在所述输入端口处遇上RF信号时，减少所述开关上的电压分布变化。
在一些实施例中，耦接到所述一个或多个FET的选择的体节点的所述一个或多个元件可以包含电容元件。耦接到所述一个或多个FET的选择的体节点的所述一个或多个元件可以包含电阻元件。此外，在一些实施例中，耦接到所述一个或多个FET的选择的体节点的所述一个或多个元件可以包含与电阻元件串联连接的电容元件。
在一些实施例中，电压分布电路可以包含被配置为将RF信号路径耦接到限定RF信号路径的FET的体节点(包含限定RF信号路径的第一FET的体节点)的前馈电容元件。在一些实施例中，所述电压分布电路包含前馈电容元件，其与前馈电阻元件串联连接，并且被配置为将RF信号路径耦接到限定RF信号路径的FET的体节点。
在一些实施例中，电压分布电路可以包含电阻元件，该电阻元件耦接到限定RF信号路径的FET的栅极节点，从而使所述FET的栅极节点能够浮置。所述电阻元件还可以耦接到限定RF信号路径的FET的体节点，从而使所述FET的体节点能够浮置。
根据一些实现方式，示例12涉及一种形成在裸芯上的集成电路(IC)。所述IC可以包含具有限定输入端口和输出端口之间的RF信号路径的一个或多个场效应晶体管(FET)的开关，每个FET具有体节点。所述开关可以被配置为能够处于导通和断开状态中。在一些实施例中，电压分布电路可以耦接到所述开关并且被配置为减少所述开关上的电压分布变化。所述电压分布电路可以包含耦接到一个或多个FET的选择的体节点的一个或多个元件，以在所述开关处于导通状态并且在所述输入端口处遇上相应的RF信号时，减少所述开关上的电压分布变化。
在一些实施例中，收发器电路可以电连接到所述开关并且被配置为处理RF信号。
如在许多实现方式中教导的，示例12涉及一种用于射频(RF)器件的封装模块。所述模块包含封装基底和形成在半导体裸芯上的并且被安装在所述封装基地上的集成(IC)电路。所述IC可以包含具有一个或多个场效应晶体管(FET)的开关，该FET限定在输入端口和输出端口之间的RF信号路径，每一个FET具有体节点，并且所述开关可以被配置为能够处于导通和断开状态中。所述电压分布电路可以耦接到所述开关，以在所述开关处于导通状态并且在所述输入端口处遇上相应的RF信号时，减少所述开关上的电压分布变化。在一些实施例中，所述电压分布电路可以包含耦接到限定所述RF信号路径的一个或多个FET的选择的体节点的一个或多个元件。
在一些实施例中，所述封装模块还可以包含被配置为有助于向和从所述开关通过信号。在一些实施例中，所述封装模块还可以包含被配置为向所述开关提供保护的封装结构。
根据一些实现方式，示例12涉及一种无线设备。所述无线设备可以包含至少一个天线，其被配置为有助于射频(RF)信号的传送和接收。此外，所述无线设备还可以包含收发器，其耦接到所述天线，并且被配置为处理射频(RF)信号。在一些实施例中，所述无线设备可以包含具有一个或多个场效应晶体管(FET)的开关，该FET限定在输入端口和输出端口之间的RF信号路径，每一个FET具有体节点。此外，所述开关可以被配置为能够处于导通和断开状态中。在一些实施例中，电压分布电路可以耦接到所述开关，以在所述开关处于导通状态并且在所述输入端口处遇上相应的RF信号时，减少所述开关上的电压分布变化，所述电压分布电路包含耦接到限定所述RF信号路径的一个或多个FET的选择的体节点的一个或多个元件。
在一些实施例中，所述无线设备还可以包含容器，其被配置为容纳电池并提供所述电池和所述开关之间的电连接。
根据一些实现方式，示例12涉及一种制造射频(RF)开关电路的方法。所述方法可以包含提供或形成基底，并且在所述基底上形成串联连接以限定在输入端和输出端之间的RF信号路径的一个或多个FET，每一个FET具有源极、漏极、栅极节点和体节点。所述方法可以进一步包含形成耦接到串联连接的一个或多个FET的选择的体节点的元件，从而提供所述开关电路上减少的电压分布变化。
在一些实施例中，形成耦接到所述一个或多个FET的选择的体节点的元件包含形成电容元件。形成耦接到所述一个或多个FET的选择的体节点的元件也可以包含形成电阻元件。在一些实施例中，所述基底可以包含半导体基底。在一些实施例中，所述方法可以进一步包含从所述RF信号路径到限定所述输入端和所述输出端之间的RF信号路径的选择的FET的体节点形成前馈电容元件。所述方法还可以进一步包含形成耦接到限定所述输入端和所述输出端的FET的栅极节点的电阻元件，从而使所述FET的栅极节点浮置。在一些实施例中，所述方法可以可选地包含形成耦接到限定所述输入端和所述输出端的FET的体节点的电阻元件，从而使所述FET的体节点浮置。
产品实现方式的示例：
这里描述的基于FET的开关电路的各种示例和偏置/耦接配置可以以多个不同方式和在不同产品级别实现。一些这种产品实现方式通过示例的方式进行描述。
半导体裸芯实现方式
图43A-43D示意性示出在一个或多个半导体裸芯上的这种实现方式的非限制性示例。图43A示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120和偏置/耦接电路150可被实现在裸芯800上。图43B示出在一些实施例中，至少一些偏置/耦接电路150可在图43A的裸芯800的外部实现。
图43C示出在一些实施例中，具有这里描述的一个或多个特征的开关电路120可在第一裸芯800a上实现，并且具有这里描述的一个或多个特征的偏置/耦接电路150可在第二裸芯800b上实现。图43D示出在一些实施例中，至少一些偏置/耦接电路150可在图43C的第一裸芯800a的外部实现。
封装模块实现方式
在一些实施例中，具有这里描述的一个或多个特征的一个或多个裸芯可在封装模块上实现。这种模块的示例被示出在图44A(俯视图)和44B(侧视图)中。虽然在开关电路和偏置/耦接电路两者位于同一裸芯(例如图44A的示例配置)上的情境中进行描述，将理解封装模块可基于其他配置。
模块810被示出为包含封装基底812。这种封装基底可被配置为容纳多个组件，并且可包含例如层压基底。安装在封装基底812上的组件可包含一个或多个裸芯。在示出的示例中，具有开关电路120及偏置/耦接电路150的裸芯800被示出为安装在封装基底812上。裸芯800可通过例如连接焊线816的连接电连接到模块的其他部分(并且在使用多于一个裸芯的情况下彼此连接)。这种连接焊线可以在形成在裸芯800上的接触垫818和形成在封装基底812上的接触垫814之间形成。在一些实施例中，一个或多个表面安装器件(SMD)822可安装在封装基底812上，以有助于模块810的各种功能。
在一些实施例中，封装基底812可包含电连接路径以将各种组件彼此互连和/或与外部连接的接触垫互连。例如，连接路径832被描绘为互连示例SMD 822和裸芯800。在另一示例中，连接路径832被描绘为互连SMD 822和外部连接接触垫834。在再一示例中，连接路径832被描绘为将裸芯800和地连接接触垫836互连。
在一些实施例中，封装基底812上的空间以及其上安装的各种组件可被包胶膜(overmold)结构830填充。这种包胶膜结构可提供多种期望功能，包含保护组件以及来自外部元件的焊线，并且更易于处理封装模块810。
图45示出可在参考图44A和44B描述的模块810中实现的示例开关配置的示意图。在该示例中，开关电路120被描绘为SP9T开关，具有可连接到天线的刀以及可连接到各种Rx和Tx路径的掷。这种配置可实现例如无线装置中的多模多频带操作。
模块810可进一步包含接收电力(例如电源电压VDD)以及控制信号以有助于开关电路120和/或偏置/耦接电路150的操作的接口。在一些实现方式中，电源电压和控制信号可通过偏置/耦接电路150施加到开关电路120。
无线装置实现方式
在一些实现方式中，具有这里描述的一个或多个特征的装置和/或电路可被包含在例如无线装置的RF装置中。这种装置和/或电路可在无线装置中、在如这里描述的模块形式中、或在其某些组合中直接实现。在一些实施例中，这种无线装置可包含例如蜂窝电话、智能电话、具有或不具有电话功能的手持无线装置、无线平板计算机等。
图46示意性描绘具有这里描述的一个或多个有利特征的示例无线装置900。在如这里描述的各种开关和各种偏置/耦接配置的情境中，开关120和偏置/耦接电路150可作为模块810的一部分。在一些实施例中，这种开关模块可实现例如无线装置900的多频带多模操作。
在示例无线装置900中，具有多个PA的功率放大器(PA)模块916可提供放大的RF信号给开关电路120(通过双工器920)，并且开关120可将放大的RF信号路由给天线。PA模块916可以从可以以已知方式配置和操作的收发器914接收未放大的RF信号。收发器也可被配置为处理接收的信号。收发器914被示出为与被配置为提供适用于用户的数据和/或语音信号以及适用于收发器914的RF信号之间的转换的基带子系统910交互。收发器914也被示出为连接到被配置为管理无线装置900的操作的功率的功率管理组件906。这种功率管理组件也可控制基带子系统910和模块810的操作。
基带子系统910被示出为连接到用户接口902，以有助于提供给用户和从用户接收的各种语音和/或数据的输入和输出。基带子系统910也可连接到存储器904，该存储器904被配置为存储数据和/或指令以有助于无线装置的操作和/或向用户提供信息存储。
在一些实施例中，双工器920可允许使用共用天线(例如924)来同时执行发送和接收操作。在图46中，接收到的信号被示出为被路由至可包含例如低噪声放大器(LNA)的“Rx”路径(未示出)。
多个其他的无线装置配置可利用这里描述的一个或多个特征。例如，无线装置不需要是多频带装置。在另一示例中，无线装置可包含额外的天线，如分集天线，以及额外的连接性特征，如Wi-Fi、蓝牙以及GPS。
来自不同示例的特征的组合
如本文所述，与每一个示例相关联的一个或多个特征可以产生一个或多个期望配置。在一些实现方式中，来自本文描述的不同示例的各种特征可以组合以产生一个或多个期望配置。图47示意性描绘第一特征(i,x)被示出为与第二特征(j,y)组合的组合配置1000。指数(index)“i”和“j”是例如N个示例中的示例编号，其中i＝1,2,…,N-1,N并且j＝1,2,…,N-1,N。在一些实现方式中，对于组合配置1000的第一和第二特征，i≠j。指数“x”可以表示与第i个示例相关联的单个特征。指数“x”还可以表示与第i个示例相关联的特征的组合。类似地，指数“y”可以表示与第j个示例相关联的单个特征。指数“y”还可以表示与第j个示例相关联的特征的组合。如本文所述，N的值可以是12。
虽然在组合来自两个不同示例的特征的情境中进行描述，但是将理解还可以组合来自少于或多于两个示例的特征。例如，可以组合来自一个、三个、四个、五个等的特征以产生组合配置。
总评论
除非上下文清楚地另外要求，贯穿整个说明书和权利要求，词语“包括”和“包含”等应以包含性的含义来解释，而非排他性或穷举性的含义；也就是说，以“包括但不限于”的含义来解释。如这里通常使用的，词语“耦接”指代可以直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，当在本申请中使用时，词语“这里”、“上面”、“下面”和类似意思的词语应指本申请整体，而非本申请的任何特定部分。当上下文允许时，上面的具体实施方式中的、使用单数或复数的词语也可以分别包括复数或单数。在提到两个或多个项目的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项目、列表中的全部项目以及列表中的项目的任何组合。
对本发明的某些实施例的以上详细描述不是意图穷举性的或将本发明限制为上面公开的精确形式。如相关领域技术人员将认识到的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，但是在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现处理或块，但是替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些处理或块。可以以多种不同方式实现这些处理或块中的每一个。此外，虽然处理或块有时被示出为串行执行，但是作为替代，这些处理或块可以并行执行，或可以在不同时间执行。
这里提供的本发明的教导可以应用于其他系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。
虽然已描述了本发明的一些实施例，但是这些实施例仅作为示例呈现，并且无意限制本公开的范围。实际上，这里描述的新方法和系统可以以多种其他形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (15)

1.一种射频开关系统，包括：
连接在天线节点和传送节点之间的第一开关电路；
连接在所述天线节点和接收节点之间的第二开关电路；
在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；
在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；
连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及
连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路，
所述第一开关电路、所述第二开关电路、所述第三开关电路以及所述第四开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
2.如权利要求1所述的射频开关系统，其中，所述第一电容器和第二电容器中的至少一个被配置为禁止低频阻断信号与所述开关中的基频信号混合。
3.如权利要求1所述的射频开关系统，其中，所述第一分流臂包含连接在所述第三开关电路和所述传送节点之间的第三电容器，并且所述第二分流臂包括连接在所述第四开关电路和所述接收节点之间的第四电容器。
4.一种射频开关系统，包括：
连接在天线节点和传送节点之间的第一开关电路；
连接在所述天线节点和接收节点之间的第二开关电路；
在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；
在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；
连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路和连接在所述第三开关电路与所述传送节点之间的第三电容器，
所述第一开关电路、所述第二开关电路和所述第三开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
5.一种半导体裸芯，包括：
半导体基底；
在所述半导体基底上形成并且连接在天线节点和传送节点之间的第一开关电路；
在所述半导体基底上形成并且连接在所述天线节点和接收节点之间的第二开关电路；
在所述半导体基底上形成并且在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；
在所述半导体基底上形成并且在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；
连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及
连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路，
所述第一开关电路、所述第二开关电路、所述第三开关电路以及所述第四开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
6.如权利要求5所述的半导体裸芯，进一步包括被布置在所述第一开关电路和所述半导体基底之间的绝缘体层。
7.如权利要求6所述的半导体裸芯，其中，所述裸芯是绝缘体上的硅裸芯。
8.一种用于制造半导体裸芯的方法，所述方法包括：
提供半导体基底；
在所述半导体基底上形成第一开关电路以便所述第一开关电路连接在天线节点和传送节点之间；
在所述半导体基底上形成第二开关电路以便所述第二开关电路连接在所述天线节点和接收节点之间；
在所述半导体基底上形成第一电容器以便所述第一电容器在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接；
在所述半导体基底上形成第二电容器以便所述第二电容器在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接；
形成连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及
形成连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路，
所述第一开关电路、所述第二开关电路、所述第三开关电路以及所述第四开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
9.如权利要求8所述的方法，进一步包括在所述第一开关电路和所述半导体基底之间形成绝缘体层。
10.一种射频开关模块，包括：
配置为容纳多个组件的封装基底；
安装在所述封装基底上的半导体裸芯，所述裸芯包含第一开关电路和第二开关电路，所述第一开关电路连接在天线节点和传送节点之间，所述第二开关电路连接在所述天线节点和接收节点之间；
在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器；
在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器；
连接到所述第一开关电路和所述传送节点的第一分流臂，所述第一分流臂包含连接到地的第三开关电路；以及
连接到所述第二开关电路和所述接收节点的第二分流臂，所述第二分流臂包含连接到地的第四开关电路，
所述第一开关电路、所述第二开关电路、所述第三开关电路以及所述第四开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
11.如权利要求10所述的射频开关模块，其中，所述第一电容器和第二电容器中的至少一个被配置为禁止低频阻断信号与所述开关中的基频信号混合。
12.如权利要求10所述的射频开关模块，其中，所述第一电容器是与所述第一开关电路所在的半导体裸芯相同的半导体裸芯的一部分。
13.如权利要求10所述的射频开关模块，其中，所述第一电容器是被安装在所述封装基底上的第二裸芯的一部分。
14.如权利要求10所述的射频开关模块，其中，所述第一电容器被布置在所述半导体裸芯外部的位置处。
15.一种无线设备，包括：
被配置为处理射频信号的收发器；
与所述收发器通信的天线；以及
开关模块，其与所述天线和所述收发器互连，并且被配置为将所述射频信号选择性地路由到所述天线和从所述天线选择性地路由所述射频信号，所述开关模块包含连接在天线节点和传送节点之间的第一开关电路、连接在所述天线节点和接收节点之间的第二开关电路、在所述第一开关电路和所述天线节点之间与所述第一开关电路串联连接的第一电容器、在所述第二开关电路和所述天线节点之间与所述第二开关电路串联连接的第二电容器、连接到所述第一开关电路和所述传送节点的第一分流臂、以及连接到所述第二开关电路和所述接收节点的第二分流臂，所述第一分流臂包含连接到地的第三开关电路，所述第二分流臂包含连接到地的第四开关电路，
所述第一开关电路、所述第二开关电路、所述第三开关电路以及所述第四开关电路中的每一个包含多个场效应晶体管以及补偿电路，所述多个场效应晶体管至少包含串联连接的第一场效应晶体管和第二场效应晶体管，所述补偿电路包含非线性电容器，所述非线性电容器在第一端处连接到所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极两者，并且所述非线性电容器进一步在第二端处连接到接地参考，所述补偿电路被配置为补偿由所述多个场效应晶体管中的至少一个生成的非线性效应。
CN201711420589.0A 2012-07-07 2013-07-06 射频开关模块及系统、无线设备、半导体裸芯及其制造方法 Active CN108155900B (zh)

Applications Claiming Priority (27)

Application Number Priority Date Filing Date Title
US201261669039P 2012-07-07 2012-07-07
US201261669050P 2012-07-07 2012-07-07
US201261669049P 2012-07-07 2012-07-07
US201261669044P 2012-07-07 2012-07-07
US201261669034P 2012-07-07 2012-07-07
US201261669047P 2012-07-07 2012-07-07
US201261669042P 2012-07-07 2012-07-07
US201261669037P 2012-07-07 2012-07-07
US201261669035P 2012-07-07 2012-07-07
US201261669054P 2012-07-07 2012-07-07
US201261669045P 2012-07-07 2012-07-07
US201261669055P 2012-07-07 2012-07-07
US61/669,050 2012-07-07
US61/669,055 2012-07-07
US61/669,034 2012-07-07
US61/669,039 2012-07-07
US61/669,042 2012-07-07
US61/669,047 2012-07-07
US61/669,045 2012-07-07
US61/669,037 2012-07-07
US61/669,044 2012-07-07
US61/669,035 2012-07-07
US61/669,049 2012-07-07
US61/669,054 2012-07-07
US201361760561P 2013-02-04 2013-02-04
US61/760,561 2013-02-04
CN201380046576.5A CN104604135B (zh) 2012-07-07 2013-07-06 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380046576.5A Division CN104604135B (zh) 2012-07-07 2013-07-06 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合

Publications (2)

Publication Number Publication Date
CN108155900A CN108155900A (zh) 2018-06-12
CN108155900B true CN108155900B (zh) 2021-12-28

Family

ID=49916656

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710243371.6A Active CN107276577B (zh) 2012-07-07 2013-07-06 射频开关及操作方法、半导体裸芯及制造方法、无线设备
CN201711420589.0A Active CN108155900B (zh) 2012-07-07 2013-07-06 射频开关模块及系统、无线设备、半导体裸芯及其制造方法
CN201711419244.3A Active CN108134596B (zh) 2012-07-07 2013-07-06 开关电路及其制造方法、集成电路、射频器件的封装模块
CN201380046576.5A Active CN104604135B (zh) 2012-07-07 2013-07-06 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710243371.6A Active CN107276577B (zh) 2012-07-07 2013-07-06 射频开关及操作方法、半导体裸芯及制造方法、无线设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201711419244.3A Active CN108134596B (zh) 2012-07-07 2013-07-06 开关电路及其制造方法、集成电路、射频器件的封装模块
CN201380046576.5A Active CN104604135B (zh) 2012-07-07 2013-07-06 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合

Country Status (7)

Country Link
EP (2) EP2870694B1 (zh)
JP (1) JP6026654B2 (zh)
KR (1) KR102063163B1 (zh)
CN (4) CN107276577B (zh)
HK (3) HK1249808A1 (zh)
TW (5) TWI628840B (zh)
WO (1) WO2014011510A2 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361847A1 (en) * 2013-06-05 2014-12-11 Qualcomm Incorporated Low loss multiple output switch with integrated distributed attenuation
JP6295802B2 (ja) 2014-04-18 2018-03-20 ソニー株式会社 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
US20160134281A1 (en) * 2014-05-19 2016-05-12 Skyworks Solutions, Inc. Switch isolation network
US9438223B2 (en) * 2014-05-20 2016-09-06 Qualcomm Incorporated Transistor based switch stack having filters for preserving AC equipotential nodes
TWI580185B (zh) * 2015-03-05 2017-04-21 瑞昱半導體股份有限公司 類比開關電路
JP2016174240A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体スイッチ
US20160322385A1 (en) * 2015-03-31 2016-11-03 Skyworks Solutions, Inc. Substrate bias for field-effect transistor devices
CN106612113B (zh) * 2015-10-21 2020-08-21 上海新微技术研发中心有限公司 一种提高打开的支路间隔离度的射频开关电路
CN106911326A (zh) * 2015-12-18 2017-06-30 上海新微技术研发中心有限公司 一种可减少偏压控制信号的射频开关
KR101823270B1 (ko) * 2016-07-07 2018-01-29 삼성전기주식회사 커플러 내장형 고주파 스위치 회로 및 장치
US10044341B2 (en) 2016-07-07 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Radio frequency switch circuit and apparatus having built-in coupler
CN106209048A (zh) * 2016-08-22 2016-12-07 江苏卓胜微电子有限公司 一种组合拆分射频开关
CN109643729B (zh) * 2016-09-01 2022-03-29 美国亚德诺半导体公司 用于pga或pgia的低电容开关
US10560061B2 (en) 2016-09-01 2020-02-11 Analog Devices, Inc. Low capacitance switch for programmable gain amplifier or programable gain instrumentation amplifier
US10200029B2 (en) 2016-09-01 2019-02-05 Analog Devices, Inc. Low capacitance analog switch or transmission gate
JP6623133B2 (ja) 2016-09-05 2019-12-18 株式会社東芝 高周波半導体増幅回路
US10727213B2 (en) * 2016-09-23 2020-07-28 Mitsubishi Electric Corporation Power semiconductor module and power semiconductor device
US10630282B2 (en) * 2016-09-26 2020-04-21 Skyworks Solutions, Inc. Hybrid main-auxiliary field-effect transistor configurations for radio frequency applications
KR101823269B1 (ko) * 2016-11-18 2018-01-29 삼성전기주식회사 다이나믹 바이어스를 갖는 고주파 스위치 장치
US10411658B2 (en) 2016-12-14 2019-09-10 Kabushiki Kaisha Toshiba Semiconductor device
KR102624466B1 (ko) 2017-01-12 2024-01-15 삼성전자주식회사 다중 대역 안테나를 구비한 전자 장치 및 다중 대역 안테나를 구비한 전자 장치에서 스위칭 방법
WO2018139495A1 (ja) * 2017-01-30 2018-08-02 株式会社村田製作所 スイッチ回路
CN106972845A (zh) * 2017-04-07 2017-07-21 广东工业大学 一种射频开关电路
TWI697097B (zh) * 2017-04-18 2020-06-21 力智電子股份有限公司 電力開關及其半導體裝置
KR101912289B1 (ko) * 2017-06-28 2018-10-29 삼성전기 주식회사 고조파 감쇠특성을 개선한 고주파 스위치 장치
KR102348686B1 (ko) * 2017-08-04 2022-01-06 삼성전기주식회사 션트 및 바이어스 복합형의 고주파 스위치 장치
CN107819900B (zh) * 2017-10-13 2020-06-05 捷开通讯(深圳)有限公司 一种移动通讯终端及其主板
CN111373657B (zh) * 2017-11-14 2023-10-03 株式会社村田制作所 放大电路、前端电路以及接收电路
US10574212B2 (en) * 2017-11-21 2020-02-25 Mediatek Inc. Method and circuit for low-noise reference signal generation
CN107947775A (zh) * 2017-12-13 2018-04-20 上海华虹宏力半导体制造有限公司 一种改善关断电容的射频开关电路
JP6516029B2 (ja) * 2018-02-19 2019-05-22 ソニー株式会社 電界効果トランジスタおよび無線通信装置
US10680605B2 (en) 2018-02-28 2020-06-09 Infineon Technologies Ag Bias circuit and method for a high-voltage RF switch
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
CN108649953A (zh) * 2018-05-04 2018-10-12 中国电子科技集团公司第二十四研究所 一种基于p阱浮空技术的采样开关及控制方法
CN109194320A (zh) * 2018-09-11 2019-01-11 成都聚利中宇科技有限公司 一种tr开关
CN109450419A (zh) * 2018-11-30 2019-03-08 惠州华芯半导体有限公司 射频开关芯片
KR102670924B1 (ko) 2019-01-24 2024-05-31 삼성전자 주식회사 스위치 및 상기 스위치를 제어하기 위한 스위치 제어 프로세서를 포함하는 증폭기
TWI679829B (zh) * 2019-01-25 2019-12-11 天揚精密科技股份有限公司 多節電池組之穩定供電裝置
JP6717404B2 (ja) * 2019-04-16 2020-07-01 ソニー株式会社 電界効果トランジスタおよび無線通信装置
KR102636848B1 (ko) * 2019-06-18 2024-02-14 삼성전기주식회사 균등 전압 분배 기능을 갖는 고주파 스위치
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
KR102234905B1 (ko) * 2020-02-04 2021-03-31 목포대학교산학협력단 무선용 고속 온타임 특성을 갖는 ｒｆ 스위치
US11811438B2 (en) 2020-08-21 2023-11-07 Skyworks Solutions, Inc. Systems and methods for magnitude and phase trimming
US11677392B2 (en) 2021-04-16 2023-06-13 Analog Devices International Unlimited Company Bias networks for DC or extended low frequency capable fast stacked switches
CN113595579B (zh) * 2021-06-30 2023-03-24 锐石创芯(深圳)科技股份有限公司 射频开关模组和射频开关电路
CN113868937B (zh) * 2021-08-20 2022-08-23 浙江大学 基于动态空间映射的硅场效应管射频开关谐波预测方法
CN113794488B (zh) * 2021-11-15 2022-02-08 成都爱旗科技有限公司 一种射频电路板及射频电路板的制作方法
CN114884530B (zh) * 2022-04-20 2024-04-19 星宸科技股份有限公司 一种有线收发器
US20230353140A1 (en) * 2022-04-29 2023-11-02 Shaoxing Yuanfang Semiconductor Co., Ltd. Biasing body node of a transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826735A (zh) * 2003-07-22 2006-08-30 皇家飞利浦电子股份有限公司 带有自适应滤波器的天线开关
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
US7710189B2 (en) * 2005-05-27 2010-05-04 Nec Electronics Corporation Semiconductor device for RF switching
US7848712B2 (en) * 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems
US8129787B2 (en) * 2005-07-11 2012-03-06 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593252A (en) * 1979-01-05 1980-07-15 Mitsubishi Electric Corp Substrate potential generating apparatus
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
US6281737B1 (en) * 1998-11-20 2001-08-28 International Business Machines Corporation Method and apparatus for reducing parasitic bipolar current in a silicon-on-insulator transistor
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6933572B2 (en) * 2001-10-31 2005-08-23 Micron Technology, Inc. Field-shielded SOI-MOS structure free from floating body effect, and method of fabrication therefor
CN1141787C (zh) * 2002-07-05 2004-03-10 清华大学 变增益的单端到差分的射频低噪声放大器
US6903987B2 (en) * 2002-08-01 2005-06-07 T-Ram, Inc. Single data line sensing scheme for TCCT-based memory cells
US6992916B2 (en) * 2003-06-13 2006-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell design with high resistor CMOS gate structure for soft error rate improvement
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7271454B2 (en) * 2003-08-28 2007-09-18 Renesas Technology Corp. Semiconductor memory device and method of manufacturing the same
JP2005318093A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 高周波スイッチ回路
US7683433B2 (en) * 2004-07-07 2010-03-23 Semi Solution, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
US7049863B2 (en) * 2004-07-13 2006-05-23 Skyworks Solutions, Inc. Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility
US7898297B2 (en) * 2005-01-04 2011-03-01 Semi Solution, Llc Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits
US7619462B2 (en) * 2005-02-09 2009-11-17 Peregrine Semiconductor Corporation Unpowered switch and bleeder circuit
US7253675B2 (en) * 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
JP2006310512A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2008011120A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 半導体スイッチ回路
JP2008017416A (ja) * 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 高周波スイッチ装置
JP4342569B2 (ja) * 2007-04-17 2009-10-14 株式会社東芝 高周波スイッチ回路
WO2009022654A1 (ja) * 2007-08-16 2009-02-19 Nec Corporation スイッチ回路及び半導体装置
US20090181630A1 (en) 2008-01-15 2009-07-16 Kabushiki Kaisha Toshiba Radio frequency switch circuit
JP2009201096A (ja) * 2008-01-22 2009-09-03 Nec Electronics Corp スイッチ回路
US8358155B2 (en) * 2008-01-29 2013-01-22 Oracle America, Inc. Circuit that facilitates proximity communication
US7928794B2 (en) * 2008-07-21 2011-04-19 Analog Devices, Inc. Method and apparatus for a dynamically self-bootstrapped switch
JP5189958B2 (ja) * 2008-11-10 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路およびそれを内蔵した高周波モジュール
TWI515878B (zh) * 2009-07-15 2016-01-01 西拉娜半導體美國股份有限公司 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法
US8058922B2 (en) * 2009-07-28 2011-11-15 Qualcomm, Incorporated Switch with improved biasing
WO2011045442A2 (en) * 2009-10-16 2011-04-21 Ferfics Limited Switching system and method
US7952419B1 (en) * 2009-11-16 2011-05-31 Analog Devices, Inc. Bootstrapped switch circuit
US8288895B2 (en) * 2009-11-27 2012-10-16 Samsung Electro-Mechanics High-power tunable capacitor
US8461898B2 (en) * 2009-12-23 2013-06-11 Rf Micro Devices, Inc. Temperature compensation attenuator
CN102107848B (zh) * 2009-12-25 2013-06-05 华东光电集成器件研究所 一种悬浮射频开关的制造方法
US10056895B2 (en) * 2010-04-27 2018-08-21 Qorvo Us, Inc. High power FET switch
US8330519B2 (en) * 2010-07-09 2012-12-11 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
US8514008B2 (en) * 2010-07-28 2013-08-20 Qualcomm, Incorporated RF isolation switch circuit
CN101958703A (zh) * 2010-07-28 2011-01-26 锐迪科创微电子（北京）有限公司 Soi cmos射频开关及包含该射频开关的射频发射前端模块
US8629725B2 (en) * 2010-12-05 2014-01-14 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier having a nonlinear output capacitance equalization
JP5814547B2 (ja) * 2010-12-20 2015-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波スイッチ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1826735A (zh) * 2003-07-22 2006-08-30 皇家飞利浦电子股份有限公司 带有自适应滤波器的天线开关
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
US7710189B2 (en) * 2005-05-27 2010-05-04 Nec Electronics Corporation Semiconductor device for RF switching
US8129787B2 (en) * 2005-07-11 2012-03-06 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
CN101102103A (zh) * 2006-05-31 2008-01-09 松下电器产业株式会社 射频开关电路、射频开关装置和发射机模块装置
US7848712B2 (en) * 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems

Also Published As

Publication number Publication date
HK1207217A1 (zh) 2016-01-22
CN107276577A (zh) 2017-10-20
JP2015523810A (ja) 2015-08-13
TWI623141B (zh) 2018-05-01
HK1249807A1 (zh) 2018-11-09
CN104604135A (zh) 2015-05-06
HK1249808A1 (zh) 2018-11-09
TW201631835A (zh) 2016-09-01
JP6026654B2 (ja) 2016-11-16
TW201631838A (zh) 2016-09-01
CN108134596A (zh) 2018-06-08
TWI628840B (zh) 2018-07-01
TW201414071A (zh) 2014-04-01
EP2870694A2 (en) 2015-05-13
CN107276577B (zh) 2021-07-09
TWI623143B (zh) 2018-05-01
CN104604135B (zh) 2018-01-26
TW201631837A (zh) 2016-09-01
TWI623142B (zh) 2018-05-01
EP2870694B1 (en) 2020-09-09
KR20150034767A (ko) 2015-04-03
EP3823167A1 (en) 2021-05-19
CN108134596B (zh) 2021-09-03
CN108155900A (zh) 2018-06-12
WO2014011510A3 (en) 2014-03-06
WO2014011510A2 (en) 2014-01-16
KR102063163B1 (ko) 2020-01-07
EP2870694A4 (en) 2016-03-02
TWI624110B (zh) 2018-05-11
TW201631836A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
CN108155900B (zh) 射频开关模块及系统、无线设备、半导体裸芯及其制造方法
US9595951B2 (en) Radio-frequency switches having gate bias and frequency-tuned body bias
US9628075B2 (en) Radio-frequency switch having dynamic body coupling
US9590614B2 (en) Non-linearity compensation in radio frequency switches and devices
EP3069446B1 (en) Circuits and methods for improved quality factor in a stack of transistors
US10147724B2 (en) Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
US20140009213A1 (en) Body-gate coupling to reduce distortion in radio-frequency switch
US20140009205A1 (en) Switching device having a discharge circuit for improved intermodulation distortion performance
US11855361B2 (en) Devices and methods related to switch linearization by compensation of a field-effect transistor
US20170302266A1 (en) Radio-frequency devices with frequency-tuned body bias

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1249807

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant