KR20150034767A - 실리콘-온-절연체 기반 무선 주파수 스위치와 관련된 회로, 디바이스, 방법 및 조합 - Google Patents
실리콘-온-절연체 기반 무선 주파수 스위치와 관련된 회로, 디바이스, 방법 및 조합 Download PDFInfo
- Publication number
- KR20150034767A KR20150034767A KR20157003307A KR20157003307A KR20150034767A KR 20150034767 A KR20150034767 A KR 20150034767A KR 20157003307 A KR20157003307 A KR 20157003307A KR 20157003307 A KR20157003307 A KR 20157003307A KR 20150034767 A KR20150034767 A KR 20150034767A
- Authority
- KR
- South Korea
- Prior art keywords
- fet
- switch
- circuit
- gate
- node
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 225
- 239000012212 insulator Substances 0.000 title claims description 141
- 230000005669 field effect Effects 0.000 claims abstract description 167
- 239000004065 semiconductor Substances 0.000 claims description 384
- 238000010168 coupling process Methods 0.000 claims description 382
- 238000005859 coupling reaction Methods 0.000 claims description 382
- 230000008878 coupling Effects 0.000 claims description 368
- 239000000758 substrate Substances 0.000 claims description 288
- 239000003990 capacitor Substances 0.000 claims description 185
- 238000004806 packaging method and process Methods 0.000 claims description 89
- 230000008569 process Effects 0.000 claims description 51
- 238000004891 communication Methods 0.000 claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000007667 floating Methods 0.000 claims description 32
- 238000003780 insertion Methods 0.000 claims description 29
- 230000037431 insertion Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 238000002156 mixing Methods 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 23
- 230000000694 effects Effects 0.000 claims description 21
- 230000009022 nonlinear effect Effects 0.000 claims description 13
- 230000009021 linear effect Effects 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 5
- 230000000593 degrading effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims 2
- 230000006872 improvement Effects 0.000 abstract description 40
- 230000006870 function Effects 0.000 description 28
- 238000013461 design Methods 0.000 description 15
- 208000037909 invasive meningococcal disease Diseases 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 12
- 101100060033 Drosophila melanogaster cic gene Proteins 0.000 description 11
- 230000006835 compression Effects 0.000 description 11
- 238000007906 compression Methods 0.000 description 11
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 101150073536 FET3 gene Proteins 0.000 description 6
- 101150015217 FET4 gene Proteins 0.000 description 6
- 101150079361 fet5 gene Proteins 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
개선된 스위칭 성능을 제공하는 무선 주파수(RF) 스위치 회로가 개시된다. RF 스위치 시스템은 전형적으로 제1 및 제2 노드들 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하며, 각각의 FET는 게이트, 소스, 드레인 및 바디를 구비한다. 특히, RF 스위치 시스템에 대한 원하는 성능 개선을 제공하도록 하나의 FET의 상이한 부분들 및/또는 상이한 FET들을 결합하는 다양한 회로 예들이 개시된다. 일부 실시예들에서, 주어진 예의 하나 이상의 특징들은 이런 성능 개선을 제공할 수 있다. 일부 실시예에서, 상이한 예들로부터의 특징들을 조합하여 이런 성능 개선을 제공할 수 있다.
Description
관련 출원
본원은 미국 35 U.S.C.§119(e)에 따라, 2012년 7월 7일에 "RADIO-FREQUENCY SWITCH HAVING DYNAMIC BODY COUPLING"이라는 명칭으로 출원된 미국 특허 가출원 제61/669,034호, 2012년 7월 7일에 "SWITCH LINEARIZATION BY NON-LINEAR COMPENSATION OF A FIELD-EFFECT TRANSISTOR"라는 명칭으로 출원된 미국 가출원 제61/669,035호, 2012년 7월 7일에 "RADIO-FREQUENCY SWITCH HAVING DYNAMIC GATE BIAS RESISTANCE AND BODY CONTACT"라는 명칭으로 출원된 미국 가출원 제61/669,037호, 2012년 7월 7일에 "RADIO-FREQUENCY SWITCHES HAVING FREQUENCY-TUNED BODY BIAS"라는 명칭으로 출원된 미국 가출원 제61/669,039호, 2012년 7월 7일에 "BODY-GATE COUPLING TO REDUCE DISTORTION IN RADIO-FREQUENCY SWITCH"라는 명칭으로 출원된 미국 가출원 제61/669,054호, 2013년 2월 4일에 "RF SWITCHES HAVING INCREASED VOLTAGE SWING UNIFORMITY"라는 명칭으로 출원된 미국 가출원 제61/760,561호, 2012년 7월 7일자로 "SWITCHING DEVICE HAVING A DISCHARGE CIRCUIT FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE"라는 명칭으로 출원된 미국 가출원 제61/669,042호, 2012년 7월 7일에 "FEED-FORWARD CIRCUIT TO IMPROVE INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH"라는 명칭으로 출원된 미국 가출원 제61/669,044호, 2012년 7월 7일자로 "RADIO-FREQUENCY SWITCH SYSTEM HAVING IMPROVED INTERMODULATION DISTORTION PERFORMANCE"라는 명칭으로 출원된 미국 가출원 제61/669,045호, 2012년 7월 7일자로 "ADJUSTABLE GATE AND/OR BODY RESISTANCE FOR IMPROVED INTERMODULATION DISTORTION PERFORMANCE OF RADIO-FREQUENCY SWITCH"라는 명칭으로 출원된 미국 가출원 제61/669,047호, 2012년 7월 7일자로 "RADIO-FREQUENCY SWITCH HAVING GATE NODE VOLTAGE COMPENSATION NETWORK"라는 명칭으로 출원된 미국 가출원 제61/669,049호, 2012년 7월 7일자로 "BODY-GATE COUPLING TO IMPROVE LINEARITY OF RADIO-FREQUENCY SWITCH"라는 명칭으로 출원된 미국 가출원 제61/669,050호, 및 2012년 7월 7일자로 "CIRCUITS, DEVICES, METHODS AND APPLICATIONS RELATED TO SILICON-ON-INSULATOR BASED RADIO-FREQUENCY SWITCHES"라는 명칭으로 출원된 미국 가출원 제61/669,055호의 우선권의 이익을 주장하며, 이들 출원의 개시 내용 전체가 본 명세서에 명확히 참고로 포함된다.
기술 분야
본 발명은 일반적으로 전자 공학의 분야에 관한 것으로서, 구체적으로는 무선 주파수 스위치에 관한 것이다.
트랜지스터 스위치와 같은 무선 주파수(RF) 스위치들은 하나 이상의 극(pole)과 하나 이상의 스로(throw) 사이에서 신호들을 스위칭하는 데 사용될 수 있다. 트랜지스터 스위치들 또는 그들의 부분들은 트랜지스터 바이어싱 및/또는 결합을 통해 제어될 수 있다. RF 스위치들과 관련된 바이어스 및/또는 결합 회로들의 설계 및 사용은 스위칭 성능에 영향을 줄 수 있다.
발명의 요약
특히, 전계 효과 트랜지스터(FET)의 상이한 부분들 및/또는 상이한 FET들을 결합하여 RF 스위치 시스템들에 대한 바람직한 성능 개선을 가져오는 회로들의 다양한 예들이 개시된다. 일부 실시예들에서, 주어지는 예의 하나 이상의 특징이 그러한 성능 개선을 제공할 수 있다. 일부 실시예들에서, 상이한 예들로부터의 특징들을 결합하여 그러한 성능 개선을 가져올 수 있다. 예컨대, 후자와 관련하여, 본 명세서에서 개시되는 소정 실시예들은 제1 및 제2 노드들 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치를 제공하며, 각각의 FET는 게이트 및 바디를 갖는다. RF 스위치는 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트 결합 회로를 포함하는 보상 회로망을 더 포함할 수 있으며, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디 결합 회로를 더 포함할 수 있다. 소정 실시예들에서, FET들 중 적어도 일부는 실리콘-온-절연체(SOI) FET들이다. 게이트 결합 회로는 커패시터, 그리고 아마도, 커패시터와 직렬인 저항기를 포함할 수 있다.
소정 실시예들에서, 게이트 결합 회로는 저항기를 포함한다. 바디 결합 회로는 커패시터를 포함할 수 있다. 바디 결합 회로는 커패시터와 직렬인 저항기를 더 포함할 수 있다. 소정 실시예들에서, 바디 결합 회로는 저항기를 포함한다.
본 명세서에서 개시되는 소정 실시예들은 무선 주파수(RF) 스위치를 동작시키기 위한 프로세스를 제공한다. 프로세스는 제1 및 제2 노드들 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 제어하여 FET들이 공동으로 온 상태 또는 오프 상태가 되게 하는 단계를 포함하며, 각각의 FET는 게이트 및 바디를 갖는다. 프로세스는 이웃하는 FET들 각각의 게이트들을 결합하여 복수의 FET 각각에 걸친 전압 스윙들을 줄이고, 이웃하는 FET들 각각의 바디들을 결합하여 복수의 FET 각각에 걸친 전압 스윙들을 줄이는 단계를 더 포함할 수 있다.
본 명세서에서 개시되는 소정 실시예들은 반도체 기판, 및 반도체 기판 상에 형성되고 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이를 제공하며, 각각의 FET는 게이트 및 바디를 포함한다. 반도체 다이는 반도체 기판 상에 형성된 보상 회로망을 더 포함할 수 있으며, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트 결합 회로를 포함하고, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디 결합 회로를 더 포함한다.
반도체 다이는 FET들과 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 소정 실시예들에서, 다이는 실리콘-온-절연체(SOI) 다이이다.
소정 실시예들은 반도체 다이를 제조하기 위한 프로세스를 제공한다. 프로세스는 반도체 기판을 형성하는 단계 및 반도체 기판 상에 복수의 전계 효과 트랜지스터(FET)를 직렬로 연결되도록 형성하는 단계를 포함할 수 있으며, 각각의 FET는 게이트 및 바디를 갖는다. 프로세스는 반도체 기판 상에 게이트 결합 회로를 형성하여 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 단계, 및 반도체 기판 상에 바디 결합 회로를 형성하여 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 단계를 더 포함할 수 있다. 소정 실시예들에서, 프로세스는 FET들과 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함한다.
본 명세서에서 개시되는 소정 실시예들은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판 및 패키징 기판 상에 실장된 반도체 다이를 포함하는 무선 주파수(RF) 스위치 모듈을 제공하며, 다이는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트 및 바디를 포함한다. RF 스위치 모듈은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트 결합 회로를 포함하는 보상 회로망을 더 포함하고, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디 결합 회로를 더 포함한다.
반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 소정 실시예들에서, 보상 회로망은 복수의 FET와 동일한 반도체 다이의 일부이다. 보상 회로망은 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 소정 실시예들에서, 보상 회로망은 반도체 다이 밖의 위치에 배치된다.
본 명세서에서 개시되는 소정 실시예들은 RF 신호들을 처리하도록 구성된 송수신기 및 증폭된 RF 신호의 송신을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 포함하는 무선 디바이스를 제공한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성된 전력 증폭기, 및 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성된 스위치를 더 포함하며, 스위치는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트 및 바디를 포함하고, 스위치는 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트 결합 회로 및 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디 결합 회로를 갖는 보상 회로망을 더 포함한다.
다양한 실시예들이 설명의 목적을 위해 첨부 도면들에 도시되며, 본 발명의 범위를 한정하는 것으로 해석되지 않아야 한다. 게다가, 상이한 개시되는 실시예들의 다양한 특징들은 본 발명의 일부인 추가 실시예들을 형성하도록 결합될 수 있다. 도면들 전반에서, 참조 번호들은 참조 요소들 간의 대응 관계를 지시하기 위해 재사용될 수 있다.
도 1은 하나 이상의 극과 하나 이상의 스로 사이에서 하나 이상의 신호를 스위칭하도록 구성된 무선 주파수(RF) 스위치를 개략적으로 도시한다.
도 2는 도 1의 RF 스위치(100)가 RF 코어 및 에너지 관리(EM) 코어를 포함할 수 있다는 것을 도시한다.
도 3은 단일 극 이중 스로(SPDT) 구성으로 구현된 RF 코어의 일례를 도시한다.
도 4는 각각의 스위치 아암이 직렬 연결된 복수의 전계 효과 트랜지스터(FET)를 포함할 수 있는 SPDT 구성으로 구현된 RF 코어의 일례를 도시한다.
도 5는 FET들의 하나 이상의 부분을 바이어싱 및/또는 결합하도록 구성된 회로에 의해 RF 스위치 내의 하나 이상의 FET의 제어가 촉진될 수 있다는 것을 개략적으로 도시한다.
도 6은 스위치 아암 내의 복수의 FET의 상이한 부분들 상에 구현된 바이어스/결합 회로의 예들을 도시한다.
도 7a 및 7b는 실리콘-온-절연체(SOI) 구성으로 구현된 예시적인 핑거(finger) 기반 FET 디바이스의 평면 및 측면 단면도들을 도시한다.
도 8a 및 8b는 SOI 구성으로 구현된 다중 핑거 FET 디바이스의 일례의 평면 및 측면 단면도들을 도시한다.
도 9는 FET의 소스 단자에 연결되고, 예를 들어 FET에 의해 생성되는 비선형 효과들을 제거하거나 줄이도록 구성된 비선형 커패시터를 갖는 RF 스위치의 제1 예를 나타낸다.
도 10은 도 9의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 11a-11f는 RF 스위치 회로의 제2 예의 변형들을 도시하며, 여기서는 FET의 게이트 및 바디 단자들 중 어느 하나 또는 양자가 저항기와 직렬인 커패시터를 갖는 하나 이상의 결합 회로에 의해 소스 단자에 결합되어, 결합된 게이트 및/또는 바디로부터의 계면 전하의 방전을 가능하게 할 수 있다.
도 12a-12f는 도 11a-11f의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암들 내에 구현될 수 있다는 것을 도시한다.
도 13은 예를 들어 스위치 회로가 온일 때 감소된 또는 최소의 삽입 손실을 제공하고, 스위치 회로가 오프일 때 바디에 DC 단락 또는 고정 DC 전압을 제공하도록 구성될 수 있는 LC 회로를 포함하는 바디 바이어싱 회로를 갖는 RF 스위치 회로의 제3 예를 도시한다.
도 14는 도 13의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 15는 예를 들어 바디로부터의 과잉 전하의 개선된 분배를 촉진하기 위해 저항기와 직렬인 다이오드를 통해 FET의 바디와 게이트를 결합하는 결합 회로를 갖는 RF 스위치 회로의 제4 예를 도시한다.
도 16은 도 15의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 17a 및 17b는 RF 스위치 회로의 제5 예의 변형들을 도시하며, 여기서는 예를 들어 개선된 혼변조 왜곡(IMD) 성능을 제공하기 위해 FET의 게이트 및 바디 중 어느 하나 또는 양자에 대해 여분의 저항이 스위칭 가능 방식으로 제공될 수 있다.
도 18a 및 18b는 도 17a 및 17b의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 19는 예를 들어 개선된 혼변조 왜곡(IMD) 성능을 제공하기 위해 저항기와 직렬인 커패시터를 통해 FET의 바디와 게이트를 결합하는 결합 회로를 갖는 RF 스위치 회로의 제6 예를 도시한다.
도 20은 도 19의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 21은 예를 들어 스위치 회로가 온일 때 최소의 또는 감소된 삽입 손실을 제공하고, FET의 바디 및 게이트의 양자에 DC 전압들을 제공하여, 기생 접합 다이오드들의 턴온을 방지하거나 줄이기 위해, 스위칭 가능 방식으로 게이트에 저항 결합된 FET의 바디를 갖는 RF 스위치 회로의 제7 예를 도시한다.
도 22는 도 21의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 23a 및 23b는 예를 들어 IMD3 및 IMD2를 포함하는 고조파 관리의 개선을 촉진하기 위해 커패시터 또는 커패시터와 다이오드의 병렬 결합에 의해 결합될 수 있는 바디와 게이트를 갖는 FET를 구비하는 RF 스위치 회로의 제8 예의 변형들을 도시한다.
도 24a 및 24b는 도 23a 및 23b의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 25a-25d는 도 23 및 24의 구성들에 의해 제공될 수 있는 개선된 성능의 예들을 도시한다.
도 26은 예를 들어 스위치가 온일 때 최소의 또는 감소된 삽입 손실을 제공하고, 큰 전압 스윙들과 관련된 왜곡들의 감소를 제공하기 위해, FET의 바디와 게이트 사이에 스위칭 가능 결합을 갖는 RF 스위치 회로의 제9 예를 도시한다.
도 27은 도 26의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 28-30은 예를 들어 각각의 FET에 걸쳐 개선된 전압 분배를 제공하기 위해 전압 보상될 수 있는 게이트들을 갖는 FET들을 구비하는 RF 스위치 회로의 제10 예의 변형들을 도시한다.
도 31은 도 28-30의 게이트 보상 특징을 이용하여 달성될 수 있는 성능 개선의 일례를 도시한다.
도 32는 예를 들어 저주파 차단기가 기본 주파수와 혼합되는 것을 방지하기 위해 RF 스위칭 구성이 하나 이상의 커패시터를 포함할 수 있는 제11 예를 도시한다.
도 33은 도 32의 스위칭 구성이 송신 모드에 있는 예를 도시한다.
도 34는 전압 분배 등화 회로를 갖는 스위칭 회로를 포함하는 스위칭 디바이스를 개략적으로 도시하며, 스위칭 디바이스는 제1 상태에 있을 때 제1 및 제2 포트들 사이에서 무선 주파수(RF) 신호들과 같은 신호들의 통과를 가능하게 하도록 구성된다.
도 35는 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬 연결된 5개의 FET를 포함하는 스위칭 회로를 도시한다.
도 36은 입력단 및 출력단을 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 37은 바디 노드 전압 보상 기술의 일 실시예를 포함하는 스위칭 회로의 FET들에 걸친 전압 스윙 성능과 그러한 기술을 포함하지 않는 스위칭 회로의 전압 스윙 성능의 비교를 나타내는 그래프이다.
도 38은 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 39는 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 40은 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 2개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 예시적인 스위칭 회로를 도시한다.
도 41은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 스위칭 회로를 제조하는 데 적용될 수 있는 프로세스를 도시한다.
도 42는 도 10의 프로세스의 더 구체적인 예로서 적용될 수 있는 프로세스를 도시한다.
도 43a-43d는 도 9-42의 예시적인 구성들을 바이어싱, 결합 및/또는 촉진하기 위한 다양한 컴포넌트들이 어떻게 구현될 수 있는지의 예들을 도시한다.
도 44a 및 44b는 본 명세서에서 설명되는 하나 이상의 특징을 포함할 수 있는 패키징된 모듈의 일례를 도시한다.
도 45는 일부 실시예들에서 본 발명의 하나 이상의 특징이 다중 대역 다중 모드 무선 동작을 촉진하도록 구성된 단일 극 다중 스로(SPMT) 스위치와 같은 스위치 디바이스 내에 구현될 수 있다는 것을 도시한다.
도 46은 본 명세서에서 설명되는 하나 이상의 특징을 포함할 수 있는 무선 디바이스의 일례를 도시한다.
도 47은 일부 구현들에서 주어진 예시적인 구성과 관련된 하나 이상의 특징이 다른 예시적인 구성과 관련된 하나 이상의 특징과 결합될 수 있다는 것을 도시한다.
도 1은 하나 이상의 극과 하나 이상의 스로 사이에서 하나 이상의 신호를 스위칭하도록 구성된 무선 주파수(RF) 스위치를 개략적으로 도시한다.
도 2는 도 1의 RF 스위치(100)가 RF 코어 및 에너지 관리(EM) 코어를 포함할 수 있다는 것을 도시한다.
도 3은 단일 극 이중 스로(SPDT) 구성으로 구현된 RF 코어의 일례를 도시한다.
도 4는 각각의 스위치 아암이 직렬 연결된 복수의 전계 효과 트랜지스터(FET)를 포함할 수 있는 SPDT 구성으로 구현된 RF 코어의 일례를 도시한다.
도 5는 FET들의 하나 이상의 부분을 바이어싱 및/또는 결합하도록 구성된 회로에 의해 RF 스위치 내의 하나 이상의 FET의 제어가 촉진될 수 있다는 것을 개략적으로 도시한다.
도 6은 스위치 아암 내의 복수의 FET의 상이한 부분들 상에 구현된 바이어스/결합 회로의 예들을 도시한다.
도 7a 및 7b는 실리콘-온-절연체(SOI) 구성으로 구현된 예시적인 핑거(finger) 기반 FET 디바이스의 평면 및 측면 단면도들을 도시한다.
도 8a 및 8b는 SOI 구성으로 구현된 다중 핑거 FET 디바이스의 일례의 평면 및 측면 단면도들을 도시한다.
도 9는 FET의 소스 단자에 연결되고, 예를 들어 FET에 의해 생성되는 비선형 효과들을 제거하거나 줄이도록 구성된 비선형 커패시터를 갖는 RF 스위치의 제1 예를 나타낸다.
도 10은 도 9의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 11a-11f는 RF 스위치 회로의 제2 예의 변형들을 도시하며, 여기서는 FET의 게이트 및 바디 단자들 중 어느 하나 또는 양자가 저항기와 직렬인 커패시터를 갖는 하나 이상의 결합 회로에 의해 소스 단자에 결합되어, 결합된 게이트 및/또는 바디로부터의 계면 전하의 방전을 가능하게 할 수 있다.
도 12a-12f는 도 11a-11f의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암들 내에 구현될 수 있다는 것을 도시한다.
도 13은 예를 들어 스위치 회로가 온일 때 감소된 또는 최소의 삽입 손실을 제공하고, 스위치 회로가 오프일 때 바디에 DC 단락 또는 고정 DC 전압을 제공하도록 구성될 수 있는 LC 회로를 포함하는 바디 바이어싱 회로를 갖는 RF 스위치 회로의 제3 예를 도시한다.
도 14는 도 13의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 15는 예를 들어 바디로부터의 과잉 전하의 개선된 분배를 촉진하기 위해 저항기와 직렬인 다이오드를 통해 FET의 바디와 게이트를 결합하는 결합 회로를 갖는 RF 스위치 회로의 제4 예를 도시한다.
도 16은 도 15의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 17a 및 17b는 RF 스위치 회로의 제5 예의 변형들을 도시하며, 여기서는 예를 들어 개선된 혼변조 왜곡(IMD) 성능을 제공하기 위해 FET의 게이트 및 바디 중 어느 하나 또는 양자에 대해 여분의 저항이 스위칭 가능 방식으로 제공될 수 있다.
도 18a 및 18b는 도 17a 및 17b의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 19는 예를 들어 개선된 혼변조 왜곡(IMD) 성능을 제공하기 위해 저항기와 직렬인 커패시터를 통해 FET의 바디와 게이트를 결합하는 결합 회로를 갖는 RF 스위치 회로의 제6 예를 도시한다.
도 20은 도 19의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 21은 예를 들어 스위치 회로가 온일 때 최소의 또는 감소된 삽입 손실을 제공하고, FET의 바디 및 게이트의 양자에 DC 전압들을 제공하여, 기생 접합 다이오드들의 턴온을 방지하거나 줄이기 위해, 스위칭 가능 방식으로 게이트에 저항 결합된 FET의 바디를 갖는 RF 스위치 회로의 제7 예를 도시한다.
도 22는 도 21의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 23a 및 23b는 예를 들어 IMD3 및 IMD2를 포함하는 고조파 관리의 개선을 촉진하기 위해 커패시터 또는 커패시터와 다이오드의 병렬 결합에 의해 결합될 수 있는 바디와 게이트를 갖는 FET를 구비하는 RF 스위치 회로의 제8 예의 변형들을 도시한다.
도 24a 및 24b는 도 23a 및 23b의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 25a-25d는 도 23 및 24의 구성들에 의해 제공될 수 있는 개선된 성능의 예들을 도시한다.
도 26은 예를 들어 스위치가 온일 때 최소의 또는 감소된 삽입 손실을 제공하고, 큰 전압 스윙들과 관련된 왜곡들의 감소를 제공하기 위해, FET의 바디와 게이트 사이에 스위칭 가능 결합을 갖는 RF 스위치 회로의 제9 예를 도시한다.
도 27은 도 26의 하나 이상의 특징이 복수의 FET를 갖는 스위치 아암 내에 구현될 수 있다는 것을 도시한다.
도 28-30은 예를 들어 각각의 FET에 걸쳐 개선된 전압 분배를 제공하기 위해 전압 보상될 수 있는 게이트들을 갖는 FET들을 구비하는 RF 스위치 회로의 제10 예의 변형들을 도시한다.
도 31은 도 28-30의 게이트 보상 특징을 이용하여 달성될 수 있는 성능 개선의 일례를 도시한다.
도 32는 예를 들어 저주파 차단기가 기본 주파수와 혼합되는 것을 방지하기 위해 RF 스위칭 구성이 하나 이상의 커패시터를 포함할 수 있는 제11 예를 도시한다.
도 33은 도 32의 스위칭 구성이 송신 모드에 있는 예를 도시한다.
도 34는 전압 분배 등화 회로를 갖는 스위칭 회로를 포함하는 스위칭 디바이스를 개략적으로 도시하며, 스위칭 디바이스는 제1 상태에 있을 때 제1 및 제2 포트들 사이에서 무선 주파수(RF) 신호들과 같은 신호들의 통과를 가능하게 하도록 구성된다.
도 35는 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬 연결된 5개의 FET를 포함하는 스위칭 회로를 도시한다.
도 36은 입력단 및 출력단을 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 37은 바디 노드 전압 보상 기술의 일 실시예를 포함하는 스위칭 회로의 FET들에 걸친 전압 스윙 성능과 그러한 기술을 포함하지 않는 스위칭 회로의 전압 스윙 성능의 비교를 나타내는 그래프이다.
도 38은 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 39는 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 5개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 스위칭 회로를 도시한다.
도 40은 입력단과 출력단 사이에 RF 신호 경로를 정의하는 직렬로 연결된 2개의 FET를 포함하고, 바디 노드 전압 보상 기술의 구현을 포함하는 예시적인 스위칭 회로를 도시한다.
도 41은 본 명세서에서 설명되는 바와 같은 하나 이상의 특징을 갖는 스위칭 회로를 제조하는 데 적용될 수 있는 프로세스를 도시한다.
도 42는 도 10의 프로세스의 더 구체적인 예로서 적용될 수 있는 프로세스를 도시한다.
도 43a-43d는 도 9-42의 예시적인 구성들을 바이어싱, 결합 및/또는 촉진하기 위한 다양한 컴포넌트들이 어떻게 구현될 수 있는지의 예들을 도시한다.
도 44a 및 44b는 본 명세서에서 설명되는 하나 이상의 특징을 포함할 수 있는 패키징된 모듈의 일례를 도시한다.
도 45는 일부 실시예들에서 본 발명의 하나 이상의 특징이 다중 대역 다중 모드 무선 동작을 촉진하도록 구성된 단일 극 다중 스로(SPMT) 스위치와 같은 스위치 디바이스 내에 구현될 수 있다는 것을 도시한다.
도 46은 본 명세서에서 설명되는 하나 이상의 특징을 포함할 수 있는 무선 디바이스의 일례를 도시한다.
도 47은 일부 구현들에서 주어진 예시적인 구성과 관련된 하나 이상의 특징이 다른 예시적인 구성과 관련된 하나 이상의 특징과 결합될 수 있다는 것을 도시한다.
존재할 경우에 본 명세서에서 제공되는 제목들은 편의를 위한 것일 뿐이며, 청구 발명의 범위 또는 의미에 반드시 영향을 주지는 않는다.
스위칭 디바이스의 예시적인 컴포넌트들:
도 1은 하나 이상의 극(102)과 하나 이상의 스로(104) 사이에서 하나 이상의 신호를 스위칭하도록 구성된 무선 주파수(RF) 스위치(100)를 개략적으로 도시한다. 일부 실시예들에서, 그러한 스위치는 실리콘-온-절연체(SOI) FET들과 같은 하나 이상의 전계 효과 트랜지스터(FET)에 기초할 수 있다. 특정 극이 특정 스로에 연결될 때, 그러한 경로는 일반적으로 폐쇄 또는 온 상태에 있는 것으로 지칭된다. 극과 스로 사이에 주어진 경로가 연결되지 않을 때, 그러한 경로는 일반적으로 개방 또는 오프 상태에 있는 것으로 지칭된다.
도 2는 일부 구현들에서 도 1의 RF 스위치(100)가 RF 코어(110) 및 에너지 관리(EM) 코어(112)를 포함할 수 있다는 것을 도시한다. RF 코어(110)는 제1 및 제2 포트들 사이에서 RF 신호들을 라우팅하도록 구성될 수 있다. 도 2에 도시된 예시적인 단일 극 이중 스로(SPDT) 구성에서, 그러한 제1 및 제2 포트들은 극(102a) 및 제1 스로(104a) 또는 극(102a) 및 제2 스로(104b)를 포함할 수 있다.
일부 실시예들에서, EM 코어(112)는 예를 들어 RF 코어에 전압 제어 신호들을 제공하도록 구성될 수 있다. EM 코어(112)는 RF 스위치(100)에 논리 디코딩 및/또는 전원 조절 능력들을 제공하도록 더 구성될 수 있다.
일부 실시예들에서, RF 코어(110)는 스위치(100)의 하나 이상의 입력과 하나 이상의 출력 간의 RF 신호들의 통과를 가능하게 하기 위해 하나 이상의 극 및 하나 이상의 스로를 포함할 수 있다. 예를 들어, RF 코어(110)는 도 2에 도시된 바와 같은 단일 극 이중 스로(SPDT 또는 SP2T) 구성을 포함할 수 있다.
예시적인 SPDT와 관련하여, 도 3은 RF 코어(110)의 더 상세한 예시적인 구성을 도시한다. RF 코어(110)는 제1 및 제2 트랜지스터들(예로서, FET들)(120a, 120b)을 통해 제1 및 제2 스로 노드들(104a, 104b)에 결합된 단일 극(102a)을 포함하는 것으로 도시된다. 제1 스로 노드(104a)는 노드(104a)에 대한 션트 형성 능력을 제공하기 위해 FET(122a)를 통해 RF 접지에 결합되는 것으로 도시된다. 유사하게, 제2 스로 노드(104b)는 노드(104b)에 대한 션트 형성 능력을 제공하기 위해 FET(122b)를 통해 RF 접지에 결합되는 것으로 도시된다.
예시적인 동작에 있어서, RF 코어(110)가 극(102a)과 제1 스로(104a) 사이에서 RF 신호가 전송되는 상태에 있을 때, 극(102a)과 제1 스로 노드(104a) 사이의 FET(120a)는 온 상태에 있을 수 있고, 극(102a)과 제2 스로 노드(104b) 사이의 FET(120b)는 오프 상태에 있을 수 있다. 션트 FET들(122a, 122b)의 경우, 션트 FET(122a)는 오프 상태에 있을 수 있으며, 따라서 RF 신호는 극(102a)로부터 제1 스로 노드(104a)로 이동할 때 접지로 션트되지 않을 수 있다. 제2 스로 노드(104b)와 관련된 션트 FET(122b)는 온 상태에 있을 수 있으며, 따라서 제2 스로 노드(104b)를 통해 RF 코어(110)에 도달하는 임의의 RF 신호들 또는 잡음이 접지로 션트되어 극 대 제1 스로 동작(pole-to-first-throw operation)에 대한 바람직하지 않은 간섭 효과가 감소할 수 있다.
위의 예는 단일 극 이중 스로 구성과 관련하여 설명되지만, RF 코어는 다른 수의 극 및 스로를 이용하여 구성될 수 있다는 것을 이해할 것이다. 예를 들어, 둘 이상의 극이 존재할 수 있으며, 스로 수는 예시적인 수인 2보다 작거나 클 수 있다.
도 3의 예에서, 극(102a)과 2개의 스로 노드(104a, 104b) 사이의 트랜지스터들은 단일 트랜지스터들로서 도시된다. 일부 구현들에서, 극(들)과 스로(들) 사이의 그러한 스위칭 기능들은 스위치 아암 세그먼트들에 의해 제공될 수 있으며, 각각의 스위치 아암 세그먼트는 FET들과 같은 복수의 트랜지스터를 포함한다.
그러한 스위치 아암 세그먼트들을 갖는 RF 코어의 예시적인 RF 코어 구성(130)이 도 4에 도시된다. 본 예에서, 극(102a)과 제1 스로 노드(104a)는 제1 스위치 아암 세그먼트(140a)를 통해 결합되는 것으로 도시된다. 유사하게, 극(102a)과 제2 스로 노드(104b)는 제2 스위치 아암 세그먼트(140b)를 통해 결합되는 것으로 도시된다. 제1 스로 노드(104a)는 제1 션트 아암 세그먼트(142a)를 통해 RF 접지로 션트될 수 있는 것으로 도시된다. 유사하게, 제2 스로 노드(104b)는 제2 션트 아암 세그먼트(142b)를 통해 RF 접지로 션트될 수 있는 것으로 도시된다.
예시적인 동작에서, RF 코어(130)가 극(102a)과 제1 스로 노드(104a) 사이에서 RF 신호가 전송되고 있는 상태에 있을 때, 제1 스위치 아암 세그먼트(140a) 내의 모든 FET들은 온 상태에 있을 수 있으며, 제2 스위치 아암 세그먼트(140b) 내의 모든 FET들은 오프 상태에 있을 수 있다. 제1 스로 노드(104a)에 대한 제1 션트 아암(142a)의 모든 FET들은 오프 상태에 있을 수 있으며, 따라서 RF 신호는 극(102a)로부터 제1 스로 노드(104a)로 이동할 때 접지로 션트되지 않는다. 제2 스로 노드(104b)와 관련된 제2 션트 아암(142b) 내의 모든 FET들은 온 상태에 있을 수 있으며, 따라서 제2 스로 노드(104b)를 통해 RF 코어(130)에 도달하는 임의의 RF 신호들 또는 잡음이 접지로 션트되어, 극 대 제1 스로 동작에 대한 바람직하지 않은 간섭 효과가 감소할 수 있다.
다시, SP2T 구성과 관련하여 설명되지만, 다른 수의 극 및 스로를 갖는 RF 코어들도 구현될 수 있다는 것을 이해할 것이다.
일부 구현들에서, 스위치 아암 세그먼트(예로서, 140a, 140b, 142a, 142b)는 FET들과 같은 하나 이상의 반도체 트랜지스터를 포함할 수 있다. 일부 실시예들에서, FET는 제1 상태 또는 제2 상태에 있을 수 있으며, 게이트, 드레인, 소스 및 (때때로 기판으로도 지칭되는) 바디를 포함할 수 있다. 일부 실시예들에서, FET는 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET)를 포함할 수 있다. 일부 실시예들에서, 하나 이상의 FET가 직렬로 연결되어 제1 단부 및 제2 단부를 형성할 수 있으며, 따라서 FET들이 제1 상태(예로서, 온 상태)에 있을 때 RF 신호가 제1 단부와 제2 단부 사이에서 라우팅될 수 있다.
본 발명의 적어도 일부는 스위칭 기능들을 바람직한 방식으로 제공하기 위해 FET 또는 FET들의 그룹을 어떻게 관리할 수 있는지와 관련된다. 도 5는 일부 구현들에서 FET(120)의 그러한 제어가 FET(120)의 하나 이상의 부분을 바이어싱 및/또는 결합하도록 구성된 회로(150)에 의해 촉진될 수 있다는 것을 개략적으로 도시한다. 일부 실시예들에서, 그러한 회로(150)는 FET(120)의 게이트를 바이어싱 및/또는 결합하고, FET(120)의 바디를 바이어싱 및/또는 결합하고/하거나, FET(120)의 소스/드레인을 결합하도록 구성된 하나 이상의 회로를 포함할 수 있다.
하나 이상의 FET의 상이한 부분들의 그러한 바이어싱 및/또는 결합의 개략적인 예들이 도 6을 참조하여 설명된다. 도 6에는, 노드들(144, 146) 사이의 (예를 들어, 도 4의 예의 예시적인 스위치 아암 세그먼트들(140a, 140b, 142a, 142b) 중 하나일 수 있는) 스위치 아암 세그먼트(140)가 복수의 FET(120)를 포함하는 것으로 도시된다. 그러한 FET들의 동작들은 게이트 바이어스/결합 회로(150a) 및 바디 바이어스/결합 회로(150c) 및/또는 소스/드레인 결합 회로(150b)에 의해 제어 및/또는 촉진될 수 있다.
게이트 바이어스/결합 회로
도 6에 도시된 예에서, FET들(120) 각각의 게이트는 게이트 바이어스 신호를 수신하고/하거나 게이트를 FET(120)의 다른 부분 또는 스위치 아암(140)에 결합하기 위한 게이트 바이어스/결합 회로(150a)에 연결될 수 있다. 일부 구현들에서, 게이트 바이어스/결합 회로(150a)의 설계들 또는 특징들은 스위치 아암(140)의 성능을 개선할 수 있다. 그러한 성능 개선은 디바이스 삽입 손실, 격리 성능, 전력 처리 능력 및/또는 스위칭 디바이스 선형성을 포함할 수 있지만, 그에 한정되지 않는다.
바디 바이어스/결합 회로
도 6에 도시된 바와 같이, 각각의 FET(120)의 바디는 바디 바이어스 신호를 수신하고/하거나 바디를 FET(120)의 다른 부분 또는 스위치 아암(140)에 결합하기 위한 바디 바이어스/결합 회로(150c)에 연결될 수 있다. 일부 구현들에서, 바디 바이어스/결합 회로(150c)의 설계들 또는 특징들은 스위치 아암(140)의 성능을 개선할 수 있다. 그러한 성능 개선은 디바이스 삽입 손실, 격리 성능, 전력 핸들링 능력 및/또는 스위칭 디바이스 선형성을 포함할 수 있지만, 그에 한정되지 않는다.
소스/드레인 결합 회로
도 6에 도시된 바와 같이, 각각의 FET(120)의 소스/드레인은 소스/드레인을 FET(120)의 다른 부분 또는 스위치 아암(140)에 결합하기 위한 결합 회로(150b)에 연결될 수 있다. 일부 구현들에서, 결합 회로(150b)의 설계들 또는 특징들은 스위치 아암(140)의 성능을 개선할 수 있다. 그러한 성능 개선은 디바이스 삽입 손실, 격리 성능, 전력 핸들링 능력 및/또는 스위칭 디바이스 선형성을 포함할 수 있지만, 그에 한정되지 않는다.
스위칭 성능 파라미터들의 예들:
삽입 손실
스위칭 디바이스 성능 파라미터는 삽입 손실의 척도를 포함할 수 있다. 스위칭 디바이스 삽입 손실은 RF 스위칭 디바이스를 통해 라우팅되는 RF 신호의 감쇠의 척도일 수 있다. 예를 들어, 스위칭 디바이스의 출력 포트에서의 RF 신호의 크기는 스위칭 디바이스의 입력 포트에서의 RF 신호의 크기보다 작을 수 있다. 일부 실시예들에서, 스위칭 디바이스는 기생 용량, 인덕턴스, 저항 또는 컨덕턴스를 디바이스 내에 삽입하여 스위칭 디바이스 삽입 손실의 증가에 기여하는 디바이스 컴포넌트들을 포함할 수 있다. 일부 실시예들에서, 스위칭 디바이스 삽입 손실은 스위칭 디바이스의 출력 포트에서의 RF 신호의 전력 또는 전압에 대한 입력 포트에서의 RF 신호의 전력 또는 전압의 비율로서 측정될 수 있다. 스위칭 디바이스 삽입 손실의 감소는 RF 신호 전송의 개선을 가능하게 하는 데 바람직할 수 있다.
격리
스위칭 디바이스 성능 파라미터는 격리의 척도도 포함할 수 있다. 스위칭 디바이스 격리는 RF 스위칭 디바이스의 입력 포트와 출력 포트 간의 RF 격리의 척도일 수 있다. 일부 실시예들에서, 이것은 예를 들어 스위칭 디바이스가 오프 상태에 있는 동안에 스위칭 디바이스가 입력 포트와 출력 포트가 전기적으로 격리되는 상태에 있는 동안의 스위칭 디바이스의 RF 격리의 척도일 수 있다. 스위칭 디바이스의 격리의 증가는 RF 신호 무결성을 개선할 수 있다. 소정 실시예들에서, 격리의 증가는 무선 통신 디바이스 성능을 개선할 수 있다.
혼변조 왜곡
스위칭 디바이스 성능 파라미터는 혼변조 왜곡(IMD) 성능의 척도를 더 포함할 수 있다. 혼변조 왜곡(IMD)은 RF 스위칭 디바이스의 비선형성의 척도일 수 있다.
IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다. 예를 들어, 2개의 신호가 주파수 공간에서 서로 비교적 가까운 기본 주파수 f1 및 f2(f2>f1)를 갖는 것으로 가정한다. 그러한 신호들의 혼합은 2개의 신호의 기본 주파수와 고조파의 상이한 곱들에 대응하는 주파수들에서 주파수 스펙트럼 내의 피크들을 유발할 수 있다. 예를 들어, (IMD2라고도 하는) 2차 혼변조 왜곡은 통상적으로 주파수 f1+f2, f2-f1, 2f1 및 2f2를 포함하는 것으로 간주된다. (IMD3이라고도 하는) 3차 IMD는 통상적으로 2f1+f2, 2f1-f2, f1+2f2, f1-2f2를 포함하는 것으로 간주된다. 더 높은 차수의 곱들이 유사한 방식으로 형성될 수 있다.
일반적으로, IMD 차수가 증가함에 따라 전력 레벨은 감소한다. 따라서, 2차 및 3차는 특히 중요한 바람직하지 않은 결과들일 수 있다. 4차 및 5차와 같은 더 높은 차수들도 일부 상황들에서 중요할 수 있다.
일부 RF 응용들에서는 RF 시스템 내의 간섭에 대한 민감성을 줄이는 것이 바람직할 수 있다. RF 시스템들에서의 비선형성은 시스템 내로의 가짜 신호들의 삽입을 유발할 수 있다. RF 시스템 내의 가짜 신호들은 시스템 내의 간섭을 유발하고, RF 신호들에 의해 전송되는 정보를 손상시킬 수 있다. 증가된 비선형성을 갖는 RF 시스템은 간섭에 대한 민감성의 증가를 보일 수 있다. 시스템 컴포넌트들, 예를 들어 스위칭 디바이스들의 비선형성은 RF 시스템 내로의 가짜 신호들의 삽입에 기여하여, 전반적인 RF 시스템 선형성 및 IMD 성능의 저하에 기여할 수 있다.
일부 실시예들에서, RF 스위칭 디바이스들은 무선 통신 시스템을 포함하는 RF 시스템의 일부로서 구현될 수 있다. 시스템의 IMD 성능은 RF 스위칭 디바이스의 선형성과 같은 시스템 컴포넌트들의 선형성을 증가시킴으로써 개선될 수 있다. 일부 실시예들에서, 무선 통신 시스템은 다중 대역 및/또는 다중 모드 환경에서 동작할 수 있다. 혼변조 왜곡(IMD) 성능의 개선은 다중 대역 및/또는 다중 모드 환경에서 동작하는 무선 통신 시스템들에서 바람직할 수 있다. 일부 실시예들에서, 스위칭 디바이스 IMD 성능의 개선은 다중 모드 및/또는 다중 대역 환경에서 동작하는 무선 통신 시스템의 IMD 성능을 개선할 수 있다.
스위칭 디바이스 IMD 성능의 개선은 다양한 무선 통신 표준들에서 동작하는 무선 통신 디바이스들에 대해, 예를 들어 LTE 통신 표준에서 동작하는 무선 통신 디바이스들에 대해 바람직할 수 있다. 일부 RF 응용들에서, 데이터 및 음성 통신의 동시 전송을 가능하게 하는 무선 통신 디바이스들에서 동작하는 스위칭 디바이스들의 선형성을 개선하는 것이 바람직할 수 있다. 예를 들어, 스위칭 디바이스들에서의 IMD 성능의 개선은 LTE 통신 표준에서 동작하고 음성 및 데이터 통신의 동시 전송(SVLTE)을 수행하는 무선 통신 디바이스들에 대해 바람직할 수 있다.
고전력 핸들링 능력
일부 RF 응용들에서, RF 스위칭 디바이스들은 고전력 하에서 동작하면서 다른 디바이스 성능 파라미터들의 손상을 줄이는 것이 바람직할 수 있다. 일부 실시예들에서, RF 스위칭 디바이스들은 고전력 하에서 동작하면서 혼변조 왜곡, 삽입 손실 및/또는 격리 성능을 개선하는 것이 바람직할 수 있다.
일부 실시예들에서, 스위칭 디바이스의 전력 핸들링 능력의 개선을 가능하게 하기 위해 스위칭 디바이스의 스위치 아암 세그먼트 내에 증가된 수의 트랜지스터가 구현될 수 있다. 예를 들어, 스위치 아암 세그먼트는 고전력 하에서 디바이스 성능의 개선을 가능하게 하기 위해 직렬 연결된 증가된 수의 FET들, 즉 증가된 FET 스택 높이를 포함할 수 있다. 그러나, 일부 실시예들에서, 증가된 FET 스택 높이는 스위칭 디바이스 삽입 손실 성능을 저하시킬 수 있다.
FET 구조들 및 제조 프로세스 기술들의 예들:
스위칭 디바이스는 다이 상에 구현되거나, 다이 밖에 구현되거나, 이들의 소정 조합일 수 있다. 스위칭 디바이스는 다양한 기술들을 이용하여 제조될 수 있다. 일부 실시예들에서, RF 스위칭 디바이스들은 실리콘 또는 실리콘-온-절연체(SOI) 기술을 이용하여 제조될 수 있다.
본 명세서에서 설명되는 바와 같이, RF 스위칭 디바이스는 실리콘-온-절연체(SOI) 기술을 이용하여 구현될 수 있다. 일부 실시예들에서, SOI 기술은 실리콘 디바이스 층 아래에 매립 산화물 층과 같은 전기 절연 재료의 내장된 층을 갖는 반도체 기판을 포함할 수 있다. 예를 들어, SOI 기판은 실리콘 층 아래에 내장된 산화물 층을 포함할 수 있다. 이 분야에 공지된 다른 절연 재료들도 사용될 수 있다.
SOI 기술을 이용하는 RF 스위칭 디바이스와 같은 RF 응용들의 구현은 스위칭 디바이스 성능을 개선할 수 있다. 일부 실시예들에서, SOI 기술은 전력 소비의 감소를 가능하게 할 수 있다. 전력 소비의 감소는 무선 통신 디바이스들과 관련된 것들을 포함하는 RF 응용들에서 바람직할 수 있다. SOI 기술은 실리콘 기판에 대한 트랜지스터들 및 상호연결 배선의 기생 용량의 감소로 인해 디바이스 회로의 전력 소비의 감소를 가능하게 할 수 있다. 매립 산화물 층의 존재는 또한 접합 용량 또는 고저항률 기판의 사용을 줄여서, 기판 관련 RF 손실들의 감소를 가능하게 할 수 있다. 전기적으로 절연된 SOI 트랜지스터들은 스택 형성을 용이하게 하여 칩 크기의 감소에 기여할 수 있다.
일부 SOI FET 구성들에서, 각각의 트랜지스터는 핑거 기반 디바이스로서 구성될 수 있으며, 이 경우에 소스 및 드레인은 (평면도에서) 직사각 형상을 갖고, 게이트 구조는 직사각 형상의 핑거와 같이 소스와 드레인 사이에 연장한다. 도 7a 및 7b는 SOI 상에 구현된 예시적인 핑거 기반 FET 디바이스의 평면 및 측면 단면도들을 나타낸다. 도시된 바와 같이, 본 명세서에서 설명되는 FET 디바이스들은 p형 FET 또는 n형 FET를 포함할 수 있다. 따라서, 본 명세서에서는 일부 FET 디바이스들이 p형 디바이스들로서 설명되지만, 그러한 p형 디바이스들과 관련된 다양한 개념들은 n형 디바이스들에도 적용될 수 있다는 것을 이해할 것이다.
도 7a 및 7b에 도시된 바와 같이, pMOSFET는 반도체 기판 상에 형성된 절연체 층을 포함할 수 있다. 절연체 층은 실리콘 이산화물 또는 사파이어와 같은 재료들로 형성될 수 있다. n웰이 절연체 내에 형성되는 것으로 도시되며, 따라서 노출 표면은 일반적으로 직사각 영역을 정의한다. 소스(S) 및 드레인(D)은 p 도핑 영역들로 도시되며, 그의 노출 표면들은 일반적으로 직사각형들을 정의한다. 도시된 바와 같이, S/D 영역들은 소스 및 드레인 기능들이 반전되도록 구성될 수 있다.
도 7a 및 7b는 게이트(G)가 n웰 상에 형성되어 소스와 드레인 사이에 배치될 수 있다는 것을 더 도시한다. 예시적인 게이트는 소스 및 드레인을 따라 연장하는 직사각 형상을 갖는 것으로 도시된다. n형 바디 콘택도 도시된다. 직사각 형상의 웰, 소스 및 드레인 영역들 및 바디 콘택의 형성들은 다수의 공지 기술에 의해 달성될 수 있다. 일부 실시예들에서, 소스 및 드레인 영역들은 그들 각각의 상부 절연체 층들의 단부들에 인접하게 형성될 수 있으며, 바디와 바디의 대향 측면들 상의 소스/드레인 영역들 사이의 접합들은 매립 절연체 층의 상부를 향해 실질적으로 항상 아래로 연장할 수 있다. 그러한 구성은 예를 들어 소스/드레인 접합 용량의 감소를 제공할 수 있다. 그러한 구성에 대한 바디 콘택을 형성하기 위해, 측면에 추가적인 게이트 영역을 제공하여, 예를 들어 격리된 P+ 영역이 P 웰과 콘택하는 것을 가능하게 할 수 있다.
도 8a 및 8b는 SOI 상에 구현된 다중 핑거 FET 디바이스의 일례의 평면 및 측면 단면도들을 나타낸다. 직사각 형성의 n웰, 직사각 형상의 p 도핑 영역들, 직사각 형상의 게이트들 및 n형 바디 콘택의 형성들은 도 7a 및 7b를 참조하여 설명된 것들과 유사한 방식들로 달성될 수 있다.
도 8a 및 8b의 예시적인 다중 핑거 FET 디바이스는 하나의 FET의 드레인이 그의 이웃하는 FET의 소스로서 작용하도록 동작하게 제조될 수 있다. 따라서, 다중 핑거 FET 디바이스는 전체로서 전압 분할 기능을 제공할 수 있다. 예를 들어, RF 신호가 가장 바깥쪽의 p 도핑 영역들 중 하나(예로서, 가장 왼쪽의 p 도핑 영역)에서 제공될 수 있으며, 신호가 FET들의 시리즈를 통과함에 따라 신호의 전압이 FET들 사이에 분할될 수 있다. 그러한 예에서, 가장 우측의 p 도핑 영역은 다중 핑거 FET 디바이스의 전체 드레인으로 작용할 수 있다.
일부 구현들에서, 복수의 전술한 다중 핑거 FET 디바이스가 스위치로서 직렬로 연결되어, 예를 들어 전압 분할 기능을 더 촉진할 수 있다. 그러한 다중 핑거 FET 디바이스들의 수는 예를 들어 스위치의 전력 핸들링 요구에 기초하여 선택될 수 있다.
성능 개선을 위한 바이어스 및/또는 결합 구성들의 예들:
여기서는 하나 이상의 성능 개선을 달성하기 위해 FET 기반 스위치 디바이스들이 어떻게 바이어싱 및/또는 결합될 수 있는지에 대한 다양한 예들이 설명된다. 일부 실시예들에서, 그러한 바이어싱/결합 구성들은 SOI FET 기반 스위치 회로들에서 구현될 수 있다. 예시적인 바이어싱/결합 구성들 중 일부는 개별 구성들에 대해 이용되지 못할 수 있는 바람직한 기능들의 조합을 생성하도록 결합될 수 있다는 것을 이해할 것이다. RF 스위칭 응용들과 관련하여 설명되지만, 여기서 설명되는 하나 이상의 특징은 SOI FET들과 같은 FET들을 이용하는 다른 회로들 및 디바이스들에도 적용될 수 있다는 것도 이해할 것이다.
예 1의 설명
일부 무선 주파수(RF) 응용들에서는, 높은 선형성은 물론, IMD3 및 IMD2와 같은 혼변조 왜곡(IMD)의 관리력을 갖는 스위치들을 이용하는 것이 바람직하다. 그러한 스위치 관련 성능 특징들은 셀룰러 디바이스들의 시스템 레벨 성능에 크게 기여할 수 있다. 실리콘-온-산화물(SOI) 스위치들과 관련하여, 기판-결합(때때로 기판 기생이라고도 함) 및 SOI-프로세스와 같은 팩터들이 달성 가능한 성능을 제한할 수 있다.
SOI 스위치들의 그러한 성능 제한은 용량성 가드 링과 같은 광범위한 기판 혼선 감소 기술들 및/또는 트랩 리치 또는 디프 트렌치 격리 기술들에 의해 해결될 수 있다. 그러한 기술들은 통상적으로 비싸고, 비교적 큰 영역을 필요로 하고, 추가적인 프로세스 단계들을 필요로 하는 것과 같은 바람직하지 않은 특징들과 관련된다. 또한, 그러한 기술은 격리 특징으로 한정되는 바람직한 효과를 생성할 수 있다.
일부 구현들에서, SOI 스위치들의 성능은 기판 기생들 및/또는 프로세스 변수들과 관련된 전술한 효과들을 극복하거나 줄임으로써 개선될 수 있다. 예를 들어, 도 9는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성된 SOI FET(120)를 갖는 스위치 회로(200)를 도시한다. FET(120)의 게이트 단자는 게이트 바이어스 회로에 의해 제공되는 바이어스 전압(Vg)에 의해 바이어싱되는 것으로 도시되며, FET(120)의 바디 단자는 바디 바이어스 회로에 의해 제공되는 바이어스 전압(Vsb1)에 의해 바이어싱되는 것으로 도시된다. 일부 실시예들에서, 바디 단자는 소스 단자에 연결될 수 있으며, 따라서 양 단자들에는 바이어스 전압(Vsb1)이 제공된다.
일부 실시예들에서, FET(120)의 소스 단자는 비선형 커패시터(202)에 연결될 수 있다. FET(120)가 MOSFET 디바이스인 실시예들에서, 커패시터(202)는 하나 이상의 원하는 용량 값을 제공하도록 구성되는 MOSFET 커패시터일 수 있다. MOS 커패시터(202)는 MOSFET(120)에 의해 생성되는 비선형 효과들을 제거하거나 줄이기 위해 하나 이상의 고조파를 생성하도록 구성될 수 있다. MOS 커패시터(202)는 Vsb2에 의해 바이어싱되는 것으로 도시된다. 일부 실시예들에서, Vsb1 및 Vsb2 중 하나 또는 양자는 원하는 레벨의 비선형성 제거를 생성하도록 조정될 수 있다. FET(120)의 소스 측과 관련하여 설명되지만, MOS 커패시터(202)는 FET의 드레인 측에서 구현될 수도 있다는 것을 이해할 것이다.
도 10은 도 9를 참조하여 설명된 복수의 스위치 회로(200)를 갖는 스위치 아암(210)을 도시한다. 본 예에서는 N개의 그러한 스위칭 회로가 스택 내에 직렬로 연결되어 단자들(144, 146) 간의 스위칭 기능을 제공하는 것으로 도시된다. 일부 실시예들에서, 그러한 스택 내의 FET들의 수(N)는 단자들(144, 146) 사이에 전송되는 전력에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 수반하는 상황들에 대해 더 클 수 있다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 유사하게, 복수의 FET(120)에 대한 바디 바이어스 전압들(Vsb1)은 실질적으로 동일할 수 있으며, 공통 바디 바이어스 회로에 의해 제공될 수 있다. 유사하게, 복수의 MOS 커패시터(202)에 대한 바디 바이어스 전압들(Vsb2)은 실질적으로 동일할 수 있으며, 공통 바디 바이어스 회로(도시되지 않음)에 의해 제공될 수 있다. 일부 구현들에서, FET들(120) 및/또는 MOS 커패시터들(202)의 바디들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 그러한 구성은 동작 주파수에 따라 일부 상황들에서 유리할 수 있다.
일부 구현들에서, 도 9 및 10을 참조하여 설명된 위의 예시적인 구성들은 하나 이상의 SOI FET 기반 RF 스위치와 관련된 비선형 효과들의 상당한 또는 거의 완전한 제거를 가능하게 할 수 있다. 일부 실시예들에서, 그러한 구성들은 최소한의 또는 비교적 적은 추가 영역이 필요하도록 구현될 수 있다.
예 1의 요약
일부 구현들에 따르면, 예 1은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 소스 및 드레인을 갖는다. 스위치는 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로를 더 포함한다. 보상 회로는 적어도 하나의 FET에 의해 생성되는 비선형 효과를 보상하도록 구성된다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 보상 회로는 비선형 커패시터를 포함할 수 있다. 비선형 커패시터는 금속-산화물-반도체(MOS) 커패시터를 포함할 수 있다. MOS 커패시터는 FET에 의해 생성되는 비선형 효과를 실질적으로 제거하기 위해 하나 이상의 고조파를 생성하도록 구성될 수 있다. MOS 커패시터는 FET 구조를 포함할 수 있다. MOS 커패시터에 의해 생성되는 하나 이상의 고조파는 MOS 커패시터의 FET 구조에 제공되는 바디 바이어스 신호에 의해 적어도 부분적으로 제어될 수 있다.
일부 실시예들에서, 비선형 커패시터는 FET의 소스에 연결될 수 있다.
일부 실시예들에서, 스위치는 FET의 게이트에 연결되어 바이어스 신호를 제공하도록 구성되는 게이트 바이어스 회로를 더 포함할 수 있다.
일부 실시예들에서, 스위치는 FET의 바디에 연결되어 바이어스 신호를 제공하도록 구성되는 바디 바이어스 회로를 더 포함할 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태에 있을 때 RF 신호를 출력하도록 구성된다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에서, 예 1은 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 적어도 하나의 FET 각각이 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 다른 비선형 신호를 인가함으로써 적어도 하나의 FET의 비선형 효과를 보상하는 단계를 더 포함한다.
다수의 구현에 따르면, 예 1은 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로를 더 포함한다. 보상 회로는 적어도 하나의 FET에 의해 생성되는 비선형 효과를 보상하도록 구성된다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현에서, 예 1은 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계, 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, 적어도 하나의 FET 각각은 각자의 소스 및 각자의 드레인을 갖는다. 방법은 반도체 기판 상에 보상 회로를 형성하는 단계를 더 포함한다. 방법은 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 보상 회로를 연결하여, 보상 회로가 적어도 하나의 FET에 의해 생성되는 비선형 효과를 보상하는 것을 가능하게 하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에 따르면, 예 1은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로를 더 포함한다. 보상 회로는 적어도 하나의 FET에 의해 생성되는 비선형 효과를 보상하도록 구성된다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 보상 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에서, 예 1은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로를 더 포함한다. 보상 회로는 적어도 하나의 FET에 의해 생성되는 비선형 효과를 보상하도록 구성된다.
예 2의 설명
본 명세서에서 설명되는 바와 같이, 혼변조 왜곡(IMD)은 다른 무선 주파수(RF) 신호들로부터의 혼합 곱들로 인해 원하는 신호에 추가되는 원치 않는 신호의 척도일 수 있다. 그러한 왜곡들은 다중 모드 다중 대역 환경에서 특히 현저할 수 있다.
IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다. 일부 구현들에서, 그러한 간섭에 대한 민감성은 시스템의 선형성을 개선함으로써 감소할 수 있는데, 그 이유는 시스템의 선형성이 IMD(또한, 간섭)가 얼마나 많이 발생하는지를 좌우할 수 있기 때문이다. (RF 스위치와 같은) 시스템의 구성 블록들의 선형성의 개선을 통해, 간섭에 대한 시스템의 전체 민감성이 감소할 수 있다.
RF 스위치들에서의 더 낮은 IMD에 대한 요구는 다양한 무선 시스템 설계들에서 중요한 역할을 할 수 있다. 무선 산업에서는 스위치들에서의 IMD들을 줄이기 위한 상당한 양의 노력이 있어왔다. 예를 들어, LTE(Long Term Evolution) 시스템들은 감소된 IMD들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다. 더 구체적인 예로서, LTE에서의 동시적인 음성 및 데이터(SVLTE)를 위한 시스템 설계들은 극히 낮은 IMD 레벨들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다.
일부 구현들에서, FET의 게이트 단자와 소스 및 드레인 단자들 중 하나가 IMD 성능 개선을 위해 회로에 의해 결합될 수 있다. 설명의 목적을 위해, 그러한 회로는 게이트 및 소스 단자들을 결합하는 것으로 가정하지만, 회로는 게이트 단자와 드레인 단자를 결합할 수 있다는 것을 이해할 것이다.
일부 구현들에서, FET의 바디 단자와 소스 및 드레인 단자들 중 하나가 IMD 성능 개선을 위해 회로에 의해 결합될 수 있다. 설명의 목적을 위해, 그러한 회로는 바디 및 소스 단자들을 결합하는 것으로 가정하지만, 회로는 바디 단자와 드레인 단자를 결합할 수 있다는 것을 이해할 것이다.
일부 구현들에서, FET의 게이트 및 바디 단자 각각과 소스 및 드레인 단자들 중 하나가 IMD 성능 개선을 위해 회로들에 의해 결합될 수 있다. 설명의 목적을 위해, 그러한 회로들은 게이트 및 바디 단자들 각각을 소스 단자에 결합하는 것으로 가정하지만, 그러한 결합들은 드레인 단자에 대해 행해질 수 있다는 것을 이해할 것이다.
도 11a-11f는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로 예들(220)을 도시한다. FET(120)의 게이트 단자는 게이트 저항기(Rg)를 통해 바이어싱되는 것으로 도시된다. 게이트 저항기(Rg)는 게이트를 플로팅시키도록 구성될 수 있다. 도 11a, 11c 및 11e는 저항-바디 연결을 갖는(바디를 플로팅시키도록 구성될 수 있는 바디 저항기(Rb)를 갖는) 구성들을 도시하며, 도 11b, 11d 및 11f는 다이오드-바디 연결을 갖는(다이오드(226)를 갖는) 구성들을 도시한다.
도 11a-11f에 도시된 예들 각각에서, 게이트 및 바디 단자들 중 하나 또는 양자는 저항기(224)와 직렬인 커패시터(222)를 갖는 하나 이상의 결합 회로에 의해 소스 단자와 결합될 수 있다. 도 11a-11f의 설명의 목적을 위해, 결합 회로는 RC 회로로 지칭된다.
그러한 결합은 결합된 게이트 및/또는 바디로부터의 계면 전하의 방전을 가능하게 할 수 있다. 그러한 계면 전하의 방전은 특히 저주파 차단기에 대해 IMD 성능의 개선을 유도할 수 있다. RC 회로가 게이트에 결합되는 구성들에 대해, RC 회로에 의해 고임피던스가 저주파 신호에 제공될 수 있으며, 이는 저주파 신호가 게이트로 누설되는 것을 방지하거나 게이트로의 저주파 신호의 누설을 줄인다. 유사하게, RC 회로가 바디에 결합되는 구성들에 대해, RC 회로에 의해 고임피던스가 저주파 신호에 제공될 수 있으며, 이는 저주파 신호가 바디로 누설되는 것을 방지하거나 바디로의 저주파 신호의 누설을 줄인다.
도 11a는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 게이트 단자를 결합하는 스위치 회로(220)를 도시한다. 이 예에서, 게이트 및 바디 양자는 그들 각각의 저항기들(Rg, Rb)에 의해 플로팅된다.
도 11b는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 게이트 단자를 결합하는 스위치 회로(220)를 도시한다. 이 예에서, 게이트는 저항기(Rg)에 의해 플로팅되며, 다이오드-바디 연결이 제공된다.
도 11c는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 바디 단자를 결합하는 스위치 회로(220)를 도시한다. 이 예에서, 게이트 및 바디 양자는 그들 각각의 저항기들(Rg, Rb)에 의해 플로팅된다.
도 11d는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 바디 단자를 결합하는 스위치 회로(220)를 도시한다. 이 예에서, 게이트는 저항기(Rg)에 의해 플로팅되며, 다이오드-바디 연결이 제공된다.
도 11e는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 바디 단자를 결합하는 스위치 회로(220)를 도시한다. 저항기(224')(저항 R')와 직렬인 커패시터(222')(용량 C')를 갖는 다른 RC 회로가 FET(120)의 소스 단자와 게이트 단자를 결합한다. 이 예에서, 게이트 및 바디 양자는 그들 각각의 저항기들(Rg, Rb)에 의해 플로팅된다.
도 11f는 저항기(224)(저항 R)와 직렬인 커패시터(222)(용량 C)를 갖는 RC 회로가 SOI FET(120)의 소스 단자와 바디 단자를 결합하는 스위치 회로(220)를 도시한다. 저항기(224')(저항 R')와 직렬인 커패시터(222')(용량 C')를 갖는 다른 RC 회로가 FET(120)의 소스 단자와 게이트 단자를 결합한다. 이 예에서, 게이트는 저항기(Rg)에 의해 플로팅되며, 다이오드-바디 연결이 제공된다.
도 12a-12f는 도 11a-11f를 참조하여 설명된 스위치 회로들(220)을 갖는 스위치 아암들(230)을 도시한다. 예들 각각에서, N개의 그러한 스위치 회로들은 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 유사하게, 복수의 FET(120)에 대한 바디 바이어스 전압들(Vb)은 실질적으로 동일할 수 있으며, 저항-바디 연결을 갖는 예들에 대해 공통 바디 바이어스 회로에 의해 제공될 수 있다.
일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다. 유사하게, 일부 실시예들에서, FET들(120)의 바디들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 바디 바이어싱을 구현하는 것이 유리할 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 11 및 12를 참조하여 설명된 위의 예시적인 구성들은 특히 저주파 차단기에 대해 IMD 성능 개선을 생성할 수 있다.
예 2의 요약
다수의 구현에서, 예 2는 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 갖는다. RF 스위치는 제1 및 제2 경로들 중 적어도 하나를 갖는 결합 회로를 더 포함하며, 제1 경로는 각각의 FET의 각각의 소스 또는 드레인과 대응하는 게이트 사이에 있고, 제2 경로는 각각의 FET의 각각의 소스 또는 드레인과 대응하는 바디 사이에 있다. 결합 회로는 결합된 게이트와 바디 중 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 결합 회로는 제1 경로를 포함할 수 있지만, 제2 경로는 포함하지 않으며, 결합 회로는 저항기와 직렬인 커패시터를 갖는 RC 회로를 포함하여 게이트로부터의 방전을 가능하게 한다. 일부 실시예들에서, 결합 회로는 제2 경로를 포함할 수 있지만, 제1 경로는 포함하지 않으며, 결합 회로는 저항기와 직렬인 커패시터를 갖는 RC 회로를 포함하여 바디로부터의 방전을 가능하게 한다. 일부 실시예들에서, 결합 회로는 제1 및 제2 경로들 양자를 포함할 수 있으며, 결합 회로는 제1 및 제2 RC 회로들을 포함한다. 제1 RC 회로는 제1 저항기와 직렬인 제1 커패시터를 구비하여 게이트로부터의 방전을 가능하게 할 수 있다. 제2 RC 회로는 제2 저항기와 직렬인 제2 커패시터를 구비하여 바디로부터의 방전을 가능하게 할 수 있다.
일부 실시예들에서, 제1 및 제2 경로들 각각은 드레인에 연결될 수 있다. 일부 실시예들에서, RF 스위치는 게이트에 연결되고 게이트를 플로팅시키도록 구성되는 게이트 저항기를 더 포함할 수 있다. 일부 실시예들에서, RF 스위치는 바디에 연결되고 바디를 플로팅시키도록 구성되는 바디 저항기를 더 포함할 수 있다. 일부 실시예들에서, RF 스위치는 바디와 게이트 사이의 다이오드-바디 연결을 더 포함할 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에 따르면, 예 2는 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하는 단계를 포함한다. 방법은 제1 및 제2 경로들 중 적어도 하나를 제공함으로써 각각의 FET의 게이트 및 바디 중 적어도 하나로부터 계면 전하를 방전하는 단계를 더 포함하며, 제1 경로는 각각의 FET의 소스 또는 드레인과 게이트 사이에 있고, 제2 경로는 각각의 FET의 소스 또는 드레인과 바디 사이에 있다.
다수의 구현에 따르면, 예 2는 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 제1 및 제2 경로들 중 적어도 하나를 갖는 결합 회로를 더 포함하며, 제1 경로는 각각의 FET의 소스 또는 드레인과 게이트 사이에 있고, 제2 경로는 각각의 FET의 소스 또는 드레인과 바디 사이에 있다. 결합 회로는 결합된 게이트와 바디 중 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 결합 회로는 저항기와 직렬인 커패시터를 갖는 적어도 하나의 RC 회로를 포함할 수 있다. 일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
일부 구현들에서, 예 2는 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하며, 적어도 하나의 FET 각각은 각자의 게이트, 바디, 소스 및 드레인을 갖는다. 방법은 반도체 기판 상에 결합 회로를 형성하는 단계를 더 포함한다. 방법은 결합 회로를 이용하여 제1 및 제2 경로들 중 적어도 하나를 형성하는 단계를 더 포함하며, 제1 경로는 각각의 FET의 각각의 소스 또는 드레인과 각각의 게이트 사이에 있고, 제2 경로는 각각의 FET의 각각의 소스 또는 드레인과 각각의 바디 사이에 있다. 결합 회로는 결합된 게이트와 바디 중 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
다수의 구현에 따르면, 예 2는 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하고, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 제1 및 제2 경로들 중 적어도 하나를 갖는 결합 회로를 더 포함하고, 제1 경로는 각각의 FET의 소스 또는 드레인과 게이트 사이에 있고, 제2 경로는 각각의 FET의 소스 또는 드레인과 바디 사이에 있다. 결합 회로는 결합된 게이트와 바디 중 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 저항기와 직렬인 커패시터를 갖는 적어도 하나의 RC 회로를 포함할 수 있다. 일부 실시예들에서, RC 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, RC 회로의 적어도 일부는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, RC 회로의 적어도 일부는 반도체 다이 밖의 위치에 배치될 수 있다.
다수의 구현에서, 예 2는 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 제1 및 제2 경로들 중 적어도 하나를 갖는 결합 회로를 더 포함하며, 제1 경로는 각각의 FET의 소스 또는 드레인과 게이트 사이에 있고, 제2 경로는 각각의 FET의 소스 또는 드레인과 바디 사이에 있다. 결합 회로는 결합된 게이트와 바디 중 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 결합 회로는 저항기와 직렬인 적어도 하나의 RC 회로를 포함할 수 있다. 일부 실시예들에서, 무선 디바이스는 LTE 통신 시스템에서 동작하도록 구성될 수 있다.
예 3의 설명
LTE(Long Term Evolution), WiMAX(Worldwide Interoperability for Microwave Access) 및 CDMA(Code Division Multiple Access)와 같은 일부 무선 시스템들은 매우 높은 선형성의 무선 주파수(RF) 스위치들을 필요로 할 수 있다. 일부 실시예들에서, 그러한 RF 스위치들은 SOI FET들과 같은 FET들에 기초하여 구현될 수 있다.
그러한 고선형성 FET 스위치들과 관련된 문제는 필요한 저주파 IMD2 및 IMD3 성능 사양들을 제공하는 것을 포함할 수 있다. 일부 상황들에서, 각각의 스위치들을 위한 FET는 FET의 바디 내의 고정된 전하들로 인해 MOS 커패시터와 같이 거동할 수 있으며, 그러한 MOS 커패시터는 고도로 비선형일 수 있다. 그러한 효과는 더 낮은 주파수들에서 훨씬 더 뚜렷할 수 있다. IMD들과 관련하여, 저주파 IMD는 예를 들어 프로세스 한계로 인해 훨씬 더 관리하기 어려울 수 있다.
일부 솔루션들은 안테나 단자에서의 저역 통과 필터에 의존한다. 다른 솔루션들은 가드 링들, 트랩 리치 또는 격리 디프 트렌치들을 이용한다. 이러한 솔루션들은 비교적 비싸며, 통상적으로 추가적인 공간 및 프로세스 단계들을 필요로 할 수 있다.
일부 구현들에서, 전술한 문제들 중 하나 이상은 주파수 튜닝 회로(frequency-tuned circuit)를 FET의 바디에 연결함으로써 해결될 수 있다. 일부 실시예들에서, 그러한 회로는 스위치 온 또는 오프될 수 있다. 따라서, 그러한 구성은 주파수 의존 컴포넌트를 이용하여 바디를 제어하는 동적 방법을 제공할 수 있다.
일부 실시예들에서, 주파수 튜닝 회로는 저주파수들에서 단락 회로와 같이 그리고 동작 주파수에서 개방 회로와 같이 거동할 수 있다. 그러한 구성은 저주파 왜곡들을 RF 접지로 효과적으로 단락시키는 동시에 동작 주파수에서 스위칭 회로 거동에 악영향을 주지 않음으로써 저주파수들에서 바디 내의 고정 표면 전하들을 제거할 수 있다. 설명의 목적을 위해, 동작 주파수들은 예를 들어 약 700 내지 6,000 MHz의 범위 내의 주파수들을 포함할 수 있다. 그러한 동작 주파수들에 대응하는 저주파수들은 예를 들어 약 200 MHz 아래의 주파수들(예로서, 90 내지 180 MHz)을 포함할 수 있다.
도 13은 제1 및 제2 노드들(144, 146) 사이의 스위칭 기능을 제공하도록 구성된 SOI FET(120)를 갖는 스위치 회로 예(300)를 도시한다. FET(120)의 게이트 단자는 게이트 바이어스 회로로부터 바이어싱되는 것으로 도시된다.
도 13에 도시된 바와 같이, 바디 바이어싱 회로(302)는 인덕터(308)(인덕턴스 L) 및 커패시터(310)(용량 C)를 갖는 LC 회로를 포함할 수 있다. L 및 C의 값들은 LC 회로의 원하는 공진 주파수를 생성하도록 선택될 수 있다. LC 회로는 스위치(306)(예를 들어, "M2"로서 지시되는 다른 FET)에 의해 접지에 연결될 수 있는 것으로 도시된다. FET(M2)의 게이트 제어는 그의 게이트 저항기(R)를 통해 그의 게이트 바이어스 전압(V_제어; V_control)에 의해 제공되는 것으로 도시된다.
("M1"으로 지시되는) SOI FET(120)가 온일 때, 스위치(300)는 노드들(144, 146) 사이에서 온이고, M2는 턴오프된다. 이러한 구성은 M1의 바디를 플로팅시킴으로써 감소된 또는 최소한의 삽입 손실을 제공할 수 있다. M1이 오프일 때, 스위치(300)는 노드들(144, 146) 사이에서 오프이고, M2는 턴온된다. 이러한 구성은 바디 기판에 (도 13의 예에 도시된 바와 같이) DC 단락 또는 고정 DC 전압을 제공할 수 있다. 따라서, 이러한 구성은 기생 접합 다이오드들의 턴온 가능성을 방지하거나 줄일 수 있으며, 따라서 큰 전압 스윙들과 관련된 왜곡들을 줄일 수 있다. 더 높은 주파수들에서, LC 회로는 높은 임피던스를 제공할 수 있으며, 스위치(300)의 삽입 손실을 증가시킬 수 있는 로딩 효과를 최소화할 수 있다.
도 14는 도 14를 참조하여 설명된 복수의 스위치 회로(300)를 갖는 스위치 아암(310)을 도시한다. 예시적인 구성(310)에서, N개의 그러한 스위치 회로는 단자들(144, 146) 사이의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때 또는 FET들 간의 추가적인 격리가 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다.
도 14의 예시적인 구성(310)에서, 각각의 스위칭 회로(300)는 주파수 튜닝 바디 바이어스 회로를 포함하는 것으로 도시된다. 일부 실시예들에서, 공통 주파수 튜닝 바디 바이어스 회로가 FET들(120)의 일부 또는 전부에 대한 공통 바이어스 연결을 제공할 수 있다. 일부 실시예들에서, FET들(120)의 바디들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 바디 바이어싱을 구현하는 것이 유리할 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 13 및 14를 참조하여 설명된 위의 예시적인 구성들은 동작 주파수 성능에 크게 영향을 미치지 않고서 더 낮은 주파수들에서의 개선을 생성할 수 있다. 제공될 수 있는 다른 장점은 스위치가 온일 때 바디 바이어스를 스위치 오프하여 바디를 플로팅시킴으로써 삽입 손실 성능을 개선할 수 있는 특징을 포함한다.
예 3의 요약
일부 구현들에 따르면, 예 3은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 바디를 갖는다. RF 스위치는 각각의 FET의 각각의 바디를 기준 노드에 연결하는 공진 회로를 더 포함한다. 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 그리고 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성되며, 대략적인 폐회로는 각각의 바디로부터 기준 노드로의 표면 전하의 제거를 가능하게 한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 공진 회로는 커패시터와 전기적으로 병렬인 인덕터를 갖는 LC 회로를 포함할 수 있다. 공진 회로는 바디를 기준 노드에 연결하거나 그로부터 분리하도록 구성되는 바디 스위치를 더 포함할 수 있다. 바디 스위치는 제2 FET를 포함할 수 있다. 제2 FET는 제1 FET가 온일 때 오프되도록 구성될 수 있으며, 따라서 제1 FET의 바디를 플로팅시킬 수 있다. 제2 FET는 제1 FET가 오프일 때 온되도록 더 구성될 수 있으며, 따라서 바디로부터 기준 노드로의 표면 전하의 제거를 촉진할 수 있다.
일부 실시예들에서, 기준 노드는 접지 노드를 포함할 수 있다. 일부 실시예들에서, RF 스위치는 바이어스 신호를 FET의 게이트에 제공하도록 연결되고 구성되는 게이트 바이어스 회로를 더 포함할 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
다수의 구현에서, 예 3은 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 적어도 하나의 FET 각각이 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 선택된 값 아래의 더 낮은 주파수들에서 적어도 하나의 FET 각각의 각자의 바디로부터 표면 전하를 선택적으로 제거하는 단계를 더 포함한다. 선택적 제거는 낮은 주파수들에서 대략적인 폐회로로서 거동하는 공진 회로에 의해 촉진된다.
일부 실시예들에서, 공진 회로는 또한 동작 주파수에서 대략적인 개방 회로로서 거동할 수 있다. 일부 실시예들에서, 공진 회로는 LC 회로를 포함할 수 있다.
일부 구현들에서, 예 3은 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로를 더 포함한다. 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 그리고 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성된다. 대략적인 폐회로는 각각의 바디로부터 기준 노드로의 표면 전하의 제거를 가능하게 한다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현에 따르면, 예 3은 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, 적어도 하나의 FET 각각은 바디를 갖는다. 방법은 반도체 기판 상에 공진 회로를 형성하는 단계를 더 포함한다. 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 그리고 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성된다. 방법은 공진 회로를 적어도 하나의 FET의 각각의 바디와 기준 노드 사이에 연결하여, 공진 회로가 대략적으로 닫힐 때 각각의 바디로부터 기준 노드로의 표면 전하의 제거를 가능하게 하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에 따르면, 예 3은 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로를 더 포함한다. 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 그리고 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성된다. 대략적인 폐회로는 각각의 바디로부터 기준 노드로의 표면 전하의 제거를 가능하게 한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 공진 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 공진 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 공진 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에서, 예 3은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로를 더 포함한다. 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 그리고 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성된다. 대략적인 폐회로는 각각의 바디로부터 기준 노드로의 표면 전하의 제거를 가능하게 한다.
예 4의 설명
많은 무선 주파수(RF) 전송 응용에서, 스위치 설계들은 통상적으로 특히 미스매치 하에서 고전력 동작 능력을 필요로 한다. 예를 들어, 안테나 튜닝을 위해 사용되는 스위치들은 +35 dBm 입력 전력 하에서 20:1 정도로 높은 미스매치에 견딜 것으로 예상된다. 또한, GSM과 같은 무선 시스템들에서 사용되는 일부 스위치들은 +35 dBm 입력 전력 하에서 5:1의 미스매치에 견딜 것으로 예상된다. 일반적으로, 고전력에 견디고 압축 포인트를 개선하기 위해 더 높은 전계 효과 트랜지스터(FET) 스택 높이가 사용된다.
선형성에 대한 다른 중요한 규준(metric)은 혼변조 왜곡(IMD)이다. IMD는 다른 RF 신호들로부터의 혼합 곱들로 인해 원하는 신호에 추가된 원하지 않는 신호의 척도가 된다. 그러한 효과는 다중 모드 다중 대역 환경에서 특히 현저할 수 있다. IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다.
시스템 설계자들은 통상적으로 예를 들어 선형성 개선을 통해 간섭 민감성을 줄이려고 노력한다. 주어진 시스템의 선형성은 간섭들을 생성할 수 있는 IMD가 시스템 안에서 얼마나 많이 발생하는지를 좌우할 수 있다. RF 스위치와 같은 시스템 구성 블록들의 선형성 개선을 통해, 간섭에 대한 시스템의 전체 민감성이 감소될 수 있다.
도 15는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로 예(320)를 도시한다. FET(120)의 게이트 단자가 게이트 저항기(Rg)를 통해 바이어싱될 수 있다.
일부 실시예들에서, 스위치 회로(320)는 FET(120)의 바디 단자가 전력 핸들링 및 IMD 개선을 위해 사용되도록 구현될 수 있다. 예를 들어, 저항기(324)(저항 R)와 직렬인 다이오드(322)를 갖는 회로가 FET(120)의 바디와 게이트를 결합할 수 있다. 본 예에서, 다이오드(322)의 애노드는 FET(120)의 바디에 연결될 수 있고, 캐소드는 저항기 단자들 중 하나에 연결될 수 있다. 저항기(324)의 나머지 단자는 FET(120)의 게이트에 연결된다. 그러한 구성은 바디로부터의 과잉 전하의 보다 양호한 분배를 촉진할 수 있으며, 이는 또한 예를 들어 압축 롤-오프(roll-off) 특성들(예로서, 더 높은 P1dB) 및 IMD 성능의 개선을 생성할 수 있다. 다이오드(322)의 크기 및 저항기(324)의 값은 P1dB 및 IMD와 관련된 바람직한 성능을 최적화하거나 생성하도록 선택될 수 있다.
도 16은 도 15를 참조하여 설명된 복수의 스위치 회로(320)를 갖는 스위치 아암(330)을 도시한다. 예시적인 구성(330)에서, N개의 그러한 스위치 회로는 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다.
도 16의 예시적인 구성(330)에서, 도 15를 참조하여 설명된 바와 같은 다이오드 및 저항기를 갖는 회로가 N개의 개별 스위치 회로(320) 각각에 대해 제공될 수 있거나, FET들의 N개의 바디들과 게이트들 사이의 공통 결합을 제공할 수 있거나, 이들의 임의 조합일 수 있다.
일부 실시예들에서, 도 15 및 16을 참조하여 설명되는 다이오드(들) 및 저항기(들)는 스위치 회로(들)(320)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나, 이들의 임의 조합일 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 15 및 16을 참조하여 설명되는 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 이러한 기술은 RF 스위치의 압축 롤-오프 특성들(예로서, 평탄한 롤-오프)을 개선할 수 있다. 다른 예에서, 이 기술은 RF 스위치의 IMD 성능을 개선할 수 있다. 또 다른 예에서, 이 기술은 RF 스위치 설계들이 예를 들어 바디 저항기, 제어 라인들 및 레벨 시프터들과 관련된 추가적인 영역 오버헤드를 필요로 할 수 있는 저항성 바디 콘택을 제거하는 것을 가능하게 할 수 있다.
예 4의 요약
다수의 구현에 따르면, 예 4는 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 갖는다. RF 스위치는 각각의 FET의 각각의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항기와 직렬로 연결되고, 각각의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 다이오드의 애노드는 바디에 연결될 수 있고, 다이오드의 캐소드는 저항기의 한 단부에 연결될 수 있으며, 저항기의 다른 단부는 게이트에 연결될 수 있다. 다이오드 및 저항기는 스위치의 향상된 P1dB 및 IMD 성능을 생성하도록 구성될 수 있다.
일부 실시예들에서, RF 스위치는 게이트의 플로팅을 촉진하기 위해 게이트에 연결되는 게이트 저항기를 더 포함할 수 있다. 일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택될 수 있다.
다수의 구현에서, 예 4는 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 각각의 FET가 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 FET의 바디와 게이트를 결합하는 결합 회로를 통해 각각의 FET의 바디로부터 과잉 전하를 제거하는 단계를 더 포함한다. 결합 회로는 저항기와 직렬인 다이오드를 포함한다.
일부 구현들에 따르면, 예 4는 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 각각의 FET의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항기와 직렬로 연결되고, 각각의 FET의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함한다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현에서, 예 4는 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, FET 각각은 각자의 게이트 및 바디를 갖는다. 방법은 반도체 기판 상에 결합 회로를 형성하는 단계를 더 포함한다. 결합 회로는 저항기와 직렬인 다이오드를 포함한다. 방법은 각각의 FET의 바디와 게이트 사이에 결합 회로를 연결하여 바디로부터의 과잉 전하의 제거를 촉진하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
다수의 구현에 따르면, 예 4는 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 각각의 FET의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항기와 직렬로 연결되고, 각각의 FET의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에서, 예 4는 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 각각의 FET의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항기와 직렬로 연결되고, 각각의 FET의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함한다.
예 5의 설명
혼변조 왜곡(IMD)은 다른 RF 신호들로부터의 혼합 곱들로 인해 원하는 신호에 추가된 원하지 않는 신호의 척도가 된다. 그러한 효과는 다중 모드 다중 대역 환경에서 특히 현저할 수 있다. IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다.
시스템 설계자들은 통상적으로 예를 들어 선형성 개선을 통해 간섭 민감성을 줄이려고 노력한다. 주어진 시스템의 선형성은 간섭들을 생성할 수 있는 IMD가 시스템 안에서 얼마나 많이 발생하는지를 좌우할 수 있다. RF 스위치와 같은 시스템 구성 블록들의 선형성 개선을 통해, 간섭에 대한 시스템의 전체 민감성이 감소될 수 있다.
RF 스위치들에서의 더 낮은 IMD와 같은 성능 특징들은 무선 디바이스 설계들에서의 중요한 팩터일 수 있다. 예를 들어, LTE(Long Term Evolution) 시스템들은 감소된 IMD들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다. 더 구체적인 예로서, LTE 상에서의 동시적인 음성 및 데이터(SVLTE)를 위한 시스템 설계들은 매우 낮은 IMD 레벨들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다.
도 17a는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로 예(340)를 도시한다. FET(120)의 게이트에는 게이트 저항기(저항 Rg)를 통해 게이트 바이어스 신호가 제공될 수 있다. FET(120)의 바디에는 바디 저항기(저항 Rb)를 통해 바디 바이어스 신호가 제공될 수 있다.
일부 구현들에서, 추가 게이트 및/또는 바디 저항(들)이 FET(120)에 대해 제공될 수 있다. 예시적인 구성(340)에서, 추가 게이트 저항기(저항 R1)가 게이트 저항기(Rg)와 직렬로 연결되는 것으로 도시된다. 일부 실시예들에서, 그러한 추가 게이트 저항은 예를 들어 스위치(S1)(예로서, 다른 FET)에 의해 선택된 방식으로 삽입될 수 있다. 예를 들어, 스위치(S1)의 개방은 추가 저항기(R1)가 Rg와 직렬이 되게 하며, S1의 폐쇄는 추가 저항이 (예로서, 스위칭 시간의 개선을 위해) 필요하거나 요구되지 않을 때 추가 저항기(R1)가 우회(bypass)되게 한다.
예시적인 구성(340)에서, 추가 바디 저항기(저항 R2)가 바디 저항기(Rb)와 직렬로 연결되는 것으로 도시된다. 일부 실시예들에서, 그러한 추가 바디 저항은 예를 들어 스위치(S2)(예로서, 다른 FET)에 의해 선택된 방식으로 삽입될 수 있다. 예를 들어, 스위치(S2)의 개방은 추가 저항기(R2)가 Rb와 직렬이 되게 하며, S2의 폐쇄는 추가 저항이 (예로서, 스위칭 시간의 개선을 위해) 필요하거나 요구되지 않을 때 추가 저항기(R2)가 우회되게 한다.
일부 구현들에서, 게이트 및 바디에 대한 추가 저항들은 함께 또는 서로 독립적으로 턴 온 또는 오프될 수 있다. 일부 실시예들에서, 추가 저항들 중 하나만이 게이트 또는 바디에 제공될 수 있다. 예를 들어, 도 17b는 도 17a를 참조하여 설명된 바와 같이 추가 게이트 저항이 제공되지만 바디가 다이오드(D) 바디 콘택을 갖도록 구성되는 예시적인 구성(340)을 도시한다.
도 18a 및 18b는 도 17a 및 17b를 참조하여 설명된 스위치 회로들을 갖는 스위치 아암들(350)을 도시한다. 도 18a의 예시적인 구성(350)에서, 게이트 저항(Rg) 및 바디 저항(Rb)을 갖는 N개의 스위치 회로는 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결된다. 공통 추가 저항(R1)이 FET들(120)의 게이트들에 제공되는 것으로 도시되며, 그러한 추가 저항(R1)은 공통 스위치(S1)에 의해 스위치 온 및 오프될 수 있다. 공통 추가 저항(R2)이 FET들(120)의 바디들에 제공되는 것으로 도시되며, 그러한 추가 저항(R2)은 공통 스위치(S2)에 의해 스위치 온 및 오프될 수 있다. 일부 실시예들에서, 그러한 스위칭 가능 추가 저항은 스위치 아암(350) 내의 FET들의 게이트들 및/또는 바디들의 각각 또는 일부에 개별적으로 제공될 수 있다.
도 18b의 예시적인 구성(350)에서, 게이트 저항(Rg) 및 다이오드 바디 콘택을 갖는 N개의 스위치 요소가 단자들(144, 146) 사이의 스위칭 기능을 제공하기 위해 직렬로 연결된다. 공통 추가 저항(R1)이 FET들(120)의 게이트들에 제공되는 것으로 도시되며, 그러한 추가 저항(R1)은 공통 스위치(S1)에 의해 스위치 온 및 오프될 수 있다. 일부 실시예들에서, 그러한 스위칭 가능 추가 저항은 스위치 아암(350) 내의 FET들의 게이트들 및/또는 바디들의 각각 또는 일부에 개별적으로 제공될 수 있다.
스위치 아암(350) 내의 스위치 회로들의 수(N)는 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 도 17 및 18과 관련하여 설명된 추가 저항기(들)(R1 및/또는 R2) 및 그들 각각의 스위치(들)는 스위치 회로(들)(340)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나 이들의 임의 조합할 수 있다.
일부 실시예들에서, 추가 저항(들)(R1 및/또는 R2)의 값들은 스위치 회로들(340)의 스위칭 시간에 대한 최소한의 또는 감소된 영향과 더불어 IMD 성능을 최적화 또는 개선하도록 선택될 수 있다. 그러한 구성은 저주파 차단기들에 대한 개선을 포함하는 IMD 성능의 개선을 생성할 수 있다. 예를 들어, 추가 저항(R1 및 R2)은 게이트 및 바디에서 저주파 신호들에 대한 고임피던스를 생성하여 그러한 저주파 신호들이 게이트 및 바디 내로 누설되는 것을 방지하거나 줄이도록 선택될 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 17 및 18을 참조하여 설명된 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 이러한 기술은 저주파수들에서의 IMD 성능을 포함하는 RF 스위치의 IMD 성능을 개선할 수 있다.
예 5의 요약
다수의 구현에 따르면, 예 5는 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. RF 스위치는 각각의 FET의 각각의 게이트 및 바디 중 적어도 하나에 연결된 조정 가능 저항 회로를 더 포함한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 조정 가능 저항 회로는 제2 저항기와 우회 스위치의 병렬 결합과 직렬인 제1 저항기를 포함할 수 있다. 우회 스위치의 폐쇄는 제2 저항기가 조정 가능 저항에 대해 제1 저항을 야기하도록 우회되게 할 수 있으며, 우회 스위치의 개방은 대략 제2 저항기의 값만큼 제1 저항보다 큰 제2 저항을 야기할 수 있다. 제1 저항기는 바이어스 저항기를 포함할 수 있다. 제2 저항은 혼변조 왜곡(IMD) 성능을 개선하도록 선택될 수 있으며, 제1 저항은 FET의 스위칭 시간에 대한 감소된 영향을 생성하도록 선택될 수 있다.
일부 실시예들에서, 조정 가능 저항 회로는 게이트에 연결될 수 있다. 일부 실시예들에서, RF 스위치는 바디에 연결된 제2 조정 가능 저항 회로를 더 포함할 수 있다. 일부 실시예들에서, RF 스위치는 바디에 연결된 다이오드 바디 콘택을 더 포함할 수 있다.
일부 실시예들에서, 조정 가능 저항 회로는 바디에 연결되지만 게이트에는 연결되지 않을 수 있다. 일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있으며, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에서, 예 5는 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 각각의 FET가 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 각각의 FET의 게이트 및 바디 중 적어도 하나에 연결된 회로의 저항을 조정하는 단계를 더 포함한다.
일부 실시예들에서, 조정은 직렬 연결된 제1 및 제2 저항기들 중 하나를 우회하는 단계를 포함할 수 있다.
다수의 구현에 따르면, 예 5는 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 각각의 FET의 게이트 및 바디 중 적어도 하나에 연결된 조정 가능 저항 회로를 더 포함한다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현에서, 예 5는 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. 방법은 반도체 기판 상에 조정 가능 저항 회로를 형성하는 단계를 더 포함한다. 방법은 조정 가능 저항 회로를 각각의 FET의 게이트 및 바디 중 적어도 하나에 연결하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에 따르면, 예 5는 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 각각의 FET의 게이트 및 바디 중 적어도 하나에 연결된 조정 가능 저항 회로를 더 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 조정 가능 저항 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 조정 가능 저항 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 조정 가능 저항 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에서, 예 5는 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 각각의 FET의 게이트 및 바디 중 적어도 하나에 연결된 조정 가능 저항 회로를 더 포함한다.
예 6의 설명
IMD는 다른 RF 신호들로부터의 혼합 곱들로 인해 원하는 신호에 추가된 원하지 않는 신호의 척도가 된다. 그러한 효과는 다중 모드 다중 대역 환경에서 특히 현저할 수 있다. IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다.
시스템 설계자들은 통상적으로 예를 들어 선형성 개선을 통해 간섭 민감성을 줄이려고 노력한다. 주어진 시스템의 선형성은 간섭들을 생성할 수 있는 IMD가 시스템 안에서 얼마나 많이 발생하는지를 좌우할 수 있다. RF 스위치와 같은 시스템 구성 블록들의 선형성 개선을 통해, 간섭에 대한 시스템의 전체 민감성이 감소될 수 있다.
RF 스위치들에서의 더 낮은 IMD와 같은 성능 특징들은 무선 디바이스 설계들에서의 중요한 팩터일 수 있다. 예를 들어, LTE(Long Term Evolution) 시스템들은 감소된 IMD들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다. 더 구체적인 예로서, LTE 상에서의 동시적인 음성 및 데이터(SVLTE)를 위한 시스템 설계들은 매우 낮은 IMD 레벨들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다.
도 19는 제1 및 제2 노드들(144, 146) 사이의 스위칭 기능을 제공하도록 구성된 SOI FET(120)를 갖는 스위치 회로 예(360)를 도시한다. FET(120)의 게이트 단자는 예를 들어 게이트를 플로팅시키기 위해 게이트 저항기(Rg)를 통해 바이어싱될 수 있다. FET(120)의 바디 단자는 예를 들어 바디를 플로팅시키기 위해 바디 저항기(Rb)를 통해 바이어싱될 수 있다.
일부 실시예들에서, 스위치 회로(360)는 FET(120)의 바디 단자를 이용하여 IMD 성능의 개선을 생성하도록 구현될 수 있다. 스위치 회로(360)에서, 저항기(364)(저항 R)와 직렬인 커패시터(362)(용량 C)를 포함하는 RC 회로가 FET(120)의 바디와 게이트를 결합할 수 있다. 그러한 결합은 바디로부터의 계면 전하의 방전을 가능하게 할 수 있다. 일부 실시예들에서, 용량(C) 및 저항(R)에 대한 값들은 스위치 회로(360)의 IMD 성능을 최적화 또는 개선하도록 선택될 수 있다.
도 20은 도 19를 참조하여 설명된 복수의 스위치 회로(360)를 갖는 스위치 아암(370)을 도시한다. 예시적인 구성(370)에서, N개의 그러한 스위치 회로는 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다.
도 20의 예시적인 구성(370)에서, 도 19를 참조하여 설명된 바와 같은 커패시터(용량 C) 및 저항기(저항 R)를 갖는 회로가 N개의 개별 스위치 회로(360) 각각에 대해 제공될 수 있거나, FET들의 N개의 바디들과 게이트들 사이에 공통 결합을 제공할 수 있거나, 이들의 임의 조합일 수 있다.
일부 실시예들에서, 도 19 및 20을 참조하여 설명된 커패시터(들) 및 저항기(들)는 스위치 회로(360)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나 , 이들의 임의 조합일 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 19 및 20을 참조하여 설명된 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 이 기술은 RF 스위치의 IMD 성능을 개선할 수 있다. 다른 예에서, 이 기술은 P1dB에 대한 향상된 롤-오프 특성들을 제공할 수 있다.
예 6의 요약
다수의 구현에 따르면, 예 6은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 갖는다. RF 스위치는 각각의 FET의 각각의 바디와 게이트 사이에 배치된 결합 회로를 더 포함한다. 결합 회로는 각각의 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 결합 회로는 저항기와 직렬인 커패시터를 포함할 수 있다. 커패시터 및 저항기는 스위치의 개선된 혼변조 왜곡(IMD) 성능을 생성하도록 선택될 수 있다.
일부 실시예들에서, RF 스위치는 게이트에 연결된 게이트 바이어스 저항기를 더 포함할 수 있다. 일부 실시예들에서, RF 스위치는 바디에 연결된 바디 바이어스 저항기를 더 포함할 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있으며, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있고, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에 따르면, 예 6은 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 FET가 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 FET의 각각의 바디와 대응하는 게이트 사이에 배치된 결합 회로를 통해 각각의 FET의 각각의 바디로부터 계면 전하를 방전시키는 단계를 더 포함한다.
다수의 구현에서, 예 6은 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 각각의 FET의 바디와 게이트 사이에 배치된 결합 회로를 더 포함한다. 결합 회로는 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
일부 구현들에서, 예 6은 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하며, 적어도 하나의 FET 각각은 게이트 및 바디를 갖는다. 방법은 각각의 FET의 각각의 바디 및 게이트에 연결되는 결합 회로를 반도체 기판 상에 형성하여 각각의 바디로부터의 계면 전하의 방전을 가능하게 하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 결합 회로는 저항기와 직렬인 커패시터를 포함할 수 있다.
일부 구현들에 따르면, 예 6은 복수의 컴포넌트를 수신하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 각각의 FET의 바디와 게이트 사이에 배치된 결합 회로를 더 포함한다. 결합 회로는 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 저항기와 직렬인 커패시터를 포함할 수 있다.
일부 실시예들에서, 결합 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
다수의 구현에 따르면, 예 6은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기와 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 각각의 FET의 바디와 게이트 사이에 배치된 결합 회로를 더 포함한다. 결합 회로는 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성된다.
예 7의 설명
많은 무선 주파수(RF) 응용에서는, 낮은 삽입 손실 및 높은 격리 값들을 갖는 스위치들을 사용하는 것이 바람직하다. 그러한 스위치들의 높은 선형성도 바람직하다. 본 명세서에서 설명되는 바와 같이, 그러한 유리한 성능 특징들은 RF 스위치들의 신뢰성의 큰 저하 없이 달성될 수 있다.
도 21은 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로 예(380)를 도시한다. FET(120)의 게이트는 예를 들어 게이트를 플로팅시키기 위해 게이트 저항기(Rg)를 통해 바이어싱될 수 있다. FET(120)의 바디는 저항기(384)(저항 R)에 의해 게이트에 저항 결합되는 것으로 도시되며, 그러한 결합은 제2 FET(382)(M2로 지시됨)에 의해 턴 온 또는 오프될 수 있다. M2의 동작은 게이트 저항기(Rg2)를 통해 M2에 제공되는 게이트 바이어스 전압에 의해 제어될 수 있다.
(M1로 지시되는) FET(120)가 온일 때, 스위치 회로(380)는 온이고, M2는 턴오프될 수 있다. 그러한 구성은 M1의 바디를 플로팅시킴으로써 스위치 회로(380)의 최소의 또는 감소된 삽입 손실을 제공할 수 있다. M1이 오프일 때, 스위치 회로(380)는 오프이고, M2는 턴온될 수 있다. 그러한 구성은 동일 노드(예로서, 게이트 노드 "G")로부터 M1의 바디 및 게이트 양자에 DC 전압들을 제공할 수 있다. 그러한 구성은 기생 접합 다이오드들이 턴온되는 것을 방지하거나 줄일 수 있으며, 큰 전압 스윙들과 관련된 왜곡들을 줄일 수 있다. 일부 실시예들에서, 그러한 구성은 또한 M1의 바디에 대한 추가적인 바이어스/제어 공급을 제거할 수 있다.
도 22는 도 21을 참조하여 설명된 복수의 스위치 회로(380)를 갖는 스위치 아암(390)을 도시한다. 예시적인 구성(390)에서, N개의 그러한 스위치 회로는 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다.
도 22의 예시적인 구성(390)에서, 도 21을 참조하여 설명된 바와 같은 각각의 FET(120)의 바디와 게이트 사이의 (M2에 의해) 스위칭 가능한 저항 결합 회로가 N개의 개별 스위치 회로(380) 각각에 대해 제공될 수 있거나, FET들의 N개의 바디들과 게이트들 사이의 공통 결합을 제공할 수 있거나, 이들의 임의 조합일 수 있다. 일부 실시예들에서, FET들(120)의 바디들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 바디 바이어싱을 구현하는 것이 유리할 수 있다.
일부 실시예들에서, 도 21 및 22를 참조하여 설명된 제2 FET(들) 및 저항기(들)는 스위치 회로(들)(380)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나, 이들의 임의 조합일 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 21 및 22를 참조하여 설명되는 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 이 기술은 스위치 회로(380) 또는 아암(390)의 최소의 또는 감소된 삽입 손실을 제공할 수 있다. 다른 예에서, 이 기술은 기생 접합 다이오드들의 턴온을 방지하거나 줄일 수 있으며, 큰 전압 스윙들과 관련된 왜곡들을 줄일 수 있다.
예 7의 요약
일부 구현들에서, 예 7은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 제1 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 제1 FET 각각은 각자의 바디 및 게이트를 갖는다. RF 스위치는 적어도 하나의 제1 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭할 수 있도록 구성된다.
일부 실시예들에서, 제1 FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 결합 회로는 결합 스위치와 직렬인 저항을 포함할 수 있다. 결합 스위치는 제2 FET를 포함할 수 있다. 제2 FET는 바디 플로팅 모드로 넘어가도록 제1 FET가 온일 때 오프일 수 있다. 제2 FET는 저항 결합 모드로 넘어가도록 제1 FET가 오프일 때 온일 수 있다.
일부 실시예들에서, RF 스위치는 게이트에 연결된 게이트 바이어스 저항기를 더 포함할 수 있다. 일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있으며, 제2 노드는 제1 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 제1 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
다수의 구현에 따르면, 예 7은 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 적어도 하나의 FET 각각이 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 각각의 FET가 온일 때의 바디 플로팅 모드와 각각의 FET가 오프일 때의 저항 결합 모드 사이에서 스위칭하는 단계를 더 포함한다.
다수의 구현에서, 예 7은 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성된다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 일부 실시예들에서, 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
일부 구현들에 따르면, 예 7은 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하며, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. 방법은 반도체 기판 상에 결합 회로를 형성하는 단계를 더 포함한다. 방법은 결합 회로를 적어도 하나의 FET의 각각의 바디 및 게이트와 연결하는 단계를 더 포함한다. 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성된다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에서, 예 7은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판 및 패키징 기판 상에 실장된 반도체 다이를 포함하는 무선 주파수(RF) 스위치 모듈과 관련되며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 스위치 모듈은 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성된다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 적어도 하나의 FET와 동일 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에 따르면, 예 7은 RF 신호들을 처리하도록 구성된 송수신기, 및 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET), 및 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 포함한다. 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성된다.
예 8의 설명
CMOS/SOI(complementary metal-oxide-semiconductor/silicon-on-insulator) 또는 pHEMT(pseudomorphic high electron mobility transistor) 트랜지스터들을 사용하는 일부 고주파 스위치들은 FCC 사양들의 충족 실패와 같은 부정적인 효과들을 유발하는 비선형 왜곡들을 생성할 수 있다. 그러한 왜곡들을 줄이기 위해 다양한 기술들이 이용되었지만, 그들은 일반적으로 고조파들과 관련된 기본 문제들 중 일부(예로서, 3차 혼변조 왜곡(IMD3) 및 2차 혼변조 왜곡(IMD2))를 반드시 해결하지는 못한다. 예를 들어, (IMD3 및 IMD2 중) 하나의 개선은 나머지의 악화를 유발할 수 있다.
도 23a는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로 예(400)를 도시한다. FET(120)의 게이트는 예를 들어 게이트를 플로팅시키기 위해 게이트 저항기(Rg)를 통해 바이어싱될 수 있다. FET(120)의 바디는 다이오드(404)와 전기적으로 병렬로 배열된 커패시터(402)(용량 C)를 갖는 회로에 의해 게이트에 결합되는 것으로 도시된다. 본 예에서, 다이오드(404)의 애노드는 FET(120)의 바디에 연결되며, 다이오드(404)의 캐소드는 FET(120)의 게이트에 연결된다. 일부 실시예들에서, 다이오드(404)는 PMOS 다이오드일 수 있으며, 커패시터(402)와 PMOS 다이오드의 결과적인 병렬 결합은 IMD3 및 IMD2를 포함하는 고조파 관리의 개선을 촉진할 수 있다.
도 23b는 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 SOI FET(120)를 갖는 스위치 회로(400)의 다른 예를 도시한다. FET(120)의 게이트는 예를 들어 게이트를 플로팅시키기 위해 게이트 저항기(Rg)를 통해 바이어싱될 수 있다. FET(120)의 바디는 커패시터(402)(용량 C)를 갖는 회로에 의해 게이트에 결합되는 것으로 도시된다. 본 예에서, 커패시터(402)는 바디와 게이트를 결합하는 데 사용될 수 있지만, 개별적인 바디 바이어스가 바디 저항기(Rb)를 통해 제공될 수 있다. 일부 실시예들에서, 그러한 바디 저항기는 바디를 플로팅시킬 수 있다.
도 24a는 도 23a를 참조하여 설명된 복수의 스위치 회로(400)를 갖는 스위치 아암(410)을 도시한다. 유사하게, 도 24b는 도 23b를 참조하여 설명된 복수의 스위치 회로(400)를 갖는 스위치 아암(410)을 도시한다. 예시적인 구성들(410) 각각에서, N개의 그러한 스위치 회로들은 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬로 연결되는 것으로 도시된다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 복수의 FET(120)에 대한 게이트 바이어스 전압들(Vg)은 실질적으로 동일할 수 있으며, 공통 게이트 바이어스 회로에 의해 제공될 수 있다. 그러한 공통 게이트 바이어스 전압(Vg)은 게이트 저항기(Rg)를 통해 게이트들에 제공되는 것으로 도시된다. 일부 실시예들에서, FET들(120)의 게이트들의 일부 또는 전부는 개별적으로 바이어싱될 수 있다. 일부 상황들에서, 예를 들어 FET들에 걸쳐 실질적으로 동일한 전압 분할이 요구될 때, 그러한 개별적인 게이트 바이어싱을 구현하는 것이 유리할 수 있다.
도 24a 및 24b의 예시적인 구성들(410)에서, 도 23a 및 23b를 참조하여 설명된 바와 같은 각각의 FET(120)의 바디와 게이트 사이의 결합 회로가 N개의 개별 스위치 회로(400) 각각에 대해 제공될 수 있다. 일부 실시예들에서, FET들의 N개의 바디들 및 게이트들 중 적어도 일부 사이의 공통 결합도 구현될 수 있다.
일부 실시예들에서, 도 23 및 24를 참조하여 설명된 커패시터 및 다이오드는 스위치 회로(들)(400)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나, 이들의 임의 조합일 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 23 및 24를 참조하여 설명된 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 도 23a 및 24a의 구성들은 추가적인 외부 바이어스 회로망 없이 구현될 수 있다. 다른 예에서, 이러한 기술은 IMD2 성능을 개선하면서도 IMD3 성능을 실질적으로 유지할 수 있다. 일부 구현들에서, 저항(예로서, 저항기)이 각각의 FET의 소스와 드레인 사이에 제공될 수 있다. 그러한 구성은 스택 내에 배열되는 FET들 간의 전압 분할의 안정화를 도울 수 있다.
도 25a-25d는 도 23 및 24를 참조하여 설명된 RF 스위치 구성들에 의해 제공될 수 있는 유리한 특징들 중 일부를 설명하는 시뮬레이션 결과들의 예들을 도시한다. 도 25a는 3개의 예시적인 스위치 구성에 대한 시뮬레이션된 IMD2들 대 위상 시프트의 플롯들(plots)을 나타낸다. 플롯 412a는 커패시터를 갖지 않는 표준 스위치의 IMD2에 대한 것이다. 플롯 412b는 커패시터(도 23a의 402)를 갖는 표준 스위치의 IMD2에 대한 것이다. 플롯 412c는 커패시터(도 23a의 402)를 갖는 "TR"("트랩 리치" 구성) 스위치의 IMD2에 대한 것이다. 커패시터들을 갖는 2개의 스위치 구성(412b, 412c)은 위상 시프트 범위 전반에서 커패시터를 갖지 않는 구성(412a)의 IMD2 값들보다 상당히 개선된 IMD2 값들을 갖는 것으로 도시된다.
도 25a는 전술한 3개의 예시적인 스위치 구성에 대한 시뮬레이션된 IMD3들 대 위상 시프트의 플롯들을 더 도시한다. 플롯 414a는 커패시터를 갖지 않는 표준 스위치의 IMD3에 대한 것이다. 플롯 412b는 커패시터(도 23a의 402)를 갖는 표준 스위치의 IMD3에 대한 것이다. 플롯 412c는 커패시터(도 23a의 402)를 갖는 "TR"("트랩 리치" 구성) 스위치의 IMD3에 대한 것이다. IMD3 성능은 일반적으로 3개의 예 각각에 대해 유지된다는 것을 알 수 있다. 따라서, 커패시터(402)의 추가로부터 발생하는 IMD3의 악화는 IMD2에서의 상당한 개선에 비해 적다.
도 25b-25d는 dBm에서의 시뮬레이션된 고조파 왜곡들 대 입력 전력(P_in)의 플롯들을 나타낸다. 도 25b는 ("커패시터를 갖지 않는") 표준 다이오드 바디 바이어스를 갖는 그리고 ("커패시터를 갖는") 다이오드 및 병렬 커패시터 구성을 갖는 예시적인 SP8T 스위치에 대한 2차 및 3차 고조파들 및 이득의 합성이다. 도 25c는 전술한 다이오드 및 병렬 커패시터 구성에 대한 플롯들을 나타내고, 도 25d는 전술한 다이오드만을 갖는 구성에 대한 플롯들을 나타낸다. 32 dBm P_in에서 다양한 그래프 마커들을 보면, 2차 고조파는 "커패시터를 갖지 않는" 사례에 대해 약 -34.5 dBm의 값을 그리고 "커패시터를 갖는" 사례에 대해 약 -48.4 dBm의 값을 갖는다는 것을 알 수 있다. 3차 고조파의 경우, "커패시터를 갖지 않는" 사례는 약 -50.7 dBm의 값을 갖고, "커패시터를 갖는" 사례는 약 -51.8 dBm의 값을 갖는다. 이득을 비교하면, "커패시터를 갖지 않는" 사례는 약 0.536 dB의 값을 갖고, "커패시터를 갖는" 사례는 약 0.606 dB의 값을 갖는다는 점에도 유의한다. 위의 예들에 기초하여, 커패시터의 추가는 3차 고조파에 대한 비교적 적은 영향 및 고대역 삽입 손실에 대한 예상된 영향(약 0.07 dB)과 더불어 2차 고조파 성능을 약 14 dB만큼 개선한다는 것을 알 수 있다.
예 8의 요약
일부 구현들에서, 예 8은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 갖는다. RF 스위치는 각각의 FET의 각각의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 결합 회로는 3차 혼변조 왜곡(IMD3) 성능을 현저하게 저하시키지 않고 2차 혼변조 왜곡(IMD2) 성능을 개선하도록 구성될 수 있다. 일부 실시예들에서, 다이오드는 PMOS 다이오드를 포함할 수 있다. 다이오드의 애노드는 바디에 연결될 수 있고, 다이오드의 캐소드는 게이트에 연결될 수 있다.
일부 실시예들에서, RF 스위치는 게이트에 연결된 게이트 바이어스 저항기를 더 포함할 수 있다. 일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태에 있을 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에서, 예 8은 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 적어도 하나의 FET 각각이 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 커패시터와 다이오드의 병렬 결합을 통해 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 단계를 더 포함한다.
다수의 구현에 따르면, 예 8은 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함한다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현에서, 예 8은 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계, 및 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. 방법은 각각의 FET의 각각의 바디와 게이트 사이에 위치하는 결합 회로를 반도체 기판 상에 형성하는 단계를 더 포함한다. 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에 따르면, 예 8은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
일부 구현들에서, 예 8은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함한다.
일부 구현들에서, 예 8은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 갖는다. RF 스위치는 각각의 FET의 각각의 바디와 게이트를 결합하는 결합 회로를 더 포함한다. 결합 회로는 커패시터를 포함한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 결합 회로는 3차 혼변조 왜곡(IMD3) 성능을 현저하게 저하시키지 않고 2차 혼변조 왜곡(IMD2) 성능을 개선하도록 구성될 수 있다.
일부 실시예들에서, RF 스위치는 게이트에 연결된 게이트 바이어스 저항기를 더 포함할 수 있다. 일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태에 있을 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
예 9의 설명
무선 주파수(RF) 스위치는 낮은 삽입 손실, 높은 격리 및 매우 높은 선형성을 갖는 것이 매우 바람직하다. 이러한 성능 파라미터들은 통상적으로 서로 충돌할 수 있다. 일부 상황들에서, 이러한 충돌하는 파라미터들은 게이트 바이어스 저항기 및 FET의 바디에 대한 바이어스 전압을 조정함으로써 동적으로 조정될 수 있다.
일부 상황들에서, 전술한 문제는 높은 값의 게이트 저항기를 이용하여 해결될 수 있다. 그러나, 고정되는 그러한 높은 값의 게이트 저항은 FET가 오프 상태에 있을 때 그리고 신호가 접지로 단락되는 것이 필요할 때 문제가 될 수 있다. 또한, 일부 상황들에서, FET가 온 상태에 있을 때 바디를 플로팅시키기 위해 바디 바이어스가 인가되고, 오프 상태에서 접지되어, 삽입 손실, 격리 및 선형성을 개선할 수 있다.
도 26은 제1 및 제2 노드들(144, 146) 간의 스위칭 기능을 제공하도록 구성되는 (M1으로도 지시되는) SOI FET(120)를 갖는 스위치 회로 예(500)를 도시한다. FET(120)의 게이트는 후술하는 바와 같이 (M2로도 지시되는) 제2 FET(502)에 의해 스위칭 가능 방식으로 저항기(R1)를 통해 Vctrl로 바이어싱될 수 있다. FET(120)의 바디는 또한 후술하는 바와 같이 (M3으로도 지시되는) 제3 FET(506)에 의해 스위칭 가능 방식으로 접지에 저항 결합되는 것으로 도시된다. M2의 동작은 그의 게이트 저항기(R2)를 통해 M2에 제공되는 그의 게이트 바이어스 전압 V_ctrl_comp에 의해 제어될 수 있다. M3의 동작은 게이트 저항기 없이 M3에 제공되는 동일한 게이트 바이어스 전압 Vctrl_comp에 의해 제어될 수 있다.
스위치 회로(500)가 온일 때, M1은 온이고, M2 및 M3 각각은 턴오프될 수 있다. 그러한 구성은 바디를 플로팅시키고 M1의 게이트에 고임피던스를 제공함으로써(예를 들어, M2가 오프일 때 높은 값의 저항기와 같이 거동함으로써) 최소의 또는 감소된 삽입 손실을 가져올 수 있다.
스위치 회로(500)가 오프일 때, M1은 오프이고, M2 및 M3 각각은 턴온될 수 있다. 그러한 구성은 M1의 바디에 접지 바이어스를 그리고 M1의 게이트에 RF 접지를 제공하여, 기생 접합 다이오드 효과들이 턴온되는 것을 방지하거나 줄이며, 큰 전압 스윙들과 관련된 왜곡들도 줄일 수 있다. M1의 게이트의 RF 단락은 또한 M1이 오프일 때 격리 성능을 개선할 수 있다.
도 27은 도 26을 참조하여 설명된 복수의 스위치 회로(500)를 갖는 스위치 아암(510)을 도시한다. 예시적인 구성(510)에서, N개의 그러한 스위치 회로는 단자들(144, 146) 간의 스위칭 기능을 제공하기 위해 직렬 연결되는 것으로 도시된다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
일부 실시예들에서, 도 26을 참조하여 설명된 바와 같은 R1, R2, R3, M2 및 M3의 일부 또는 전부를 포함하는 회로가 N개의 개별 스위치 회로(500) 각각에 대해 제공될 수 있거나, N개의 스위치 회로(500) 모두에 대해 공통 회로로서 제공될 수 있거나, 이들의 임의 조합일 수 있다.
일부 실시예들에서, 도 26 및 27을 참조하여 설명된 바와 같은 R1, R2, R3, M2 및 M3은 스위치 회로(들)(500)와 동일한 다이 상에 또는 다이 밖에 구현될 수 있거나, 이들의 임의 조합일 수 있다.
일부 구현들에서, 본 명세서에서 설명되는 바와 같이, 도 26 및 27을 참조하여 설명되는 위의 예시적인 구성들은 구현하기가 비교적 더 간단하고 더 쉬울 수 있으며, 다수의 개선을 생성할 수 있다. 예를 들어, 이러한 기술은 스위치 회로(500) 또는 아암(510)이 온일 때 최소의 또는 감소된 삽입 손실을 제공하고, 스위치 회로(500) 또는 아암(510)이 오프일 때 감소된 기생 접합 다이오드 효과들, 큰 전압 스윙들과 관련된 감소된 왜곡들 및 개선된 격리 성능과 같은 바람직한 특징들을 제공할 수 있다.
예 9의 요약
예 9는 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치와 관련되며, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. RF 스위치는 각각의 게이트에 연결되는 스위칭 가능 저항 결합 회로 및 적어도 하나의 FET의 대응하는 바디에 연결되는 스위칭 가능 저항 접지 회로를 더 포함한다.
일부 실시예들에서, FET는 실리콘-온-절연체(SOI) FET일 수 있다. 일부 실시예들에서, 스위칭 가능 저항 결합 회로는 제1 결합 스위치와 직렬인 바이어스 저항기를 포함할 수 있다. 스위칭 가능 저항 접지 회로는 제2 결합 스위치와 직렬인 바디 저항기를 포함할 수 있다. 제1 및 제2 결합 스위치들 각각은 바디 및 게이트를 플로팅시킴으로써 감소된 삽입 손실을 가져오도록 FET가 온일 때 오프일 수 있다. 제1 및 제2 결합 스위치들 각각은 바디에 접지 바이어스를 그리고 게이트에 RF 접지를 제공하여 RF 스위치의 격리 성능을 개선하기 위해 FET가 오프일 때 온일 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 직렬 연결된 N개의 FET를 포함할 수 있으며, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
일부 구현들에서, 예 9는 무선 주파수(RF) 스위치를 동작시키기 위한 방법과 관련된다. 방법은 제1 및 제2 노드들 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 적어도 하나의 FET 각각이 온 상태 또는 오프 상태가 되게 하는 단계를 포함한다. 방법은 각각의 FET가 온 상태에 있을 때 적어도 하나의 FET 각각의 각자의 게이트 및 바디를 플로팅시키는 단계를 더 포함한다. 방법은 각각의 FET가 오프 상태에 있을 때 각각의 바디에 접지 바이어스를 그리고 각각의 게이트에 RF 접지를 제공하는 단계를 더 포함한다.
다수의 구현에서, 예 9는 반도체 기판 및 반도체 기판 상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이와 관련된다. 다이는 적어도 하나의 FET 각각의 각자의 게이트에 연결되는 스위칭 가능 저항 회로를 갖는 결합 회로를 더 포함한다. 결합 회로는 적어도 하나의 FET 각각의 각자의 바디에 연결되는 스위칭 가능 저항 접지 회로를 더 포함한다.
일부 실시예들에서, 다이는 FET와 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
일부 구현들에 따르면, 예 9는 반도체 다이를 제조하기 위한 방법과 관련된다. 방법은 반도체 기판을 제공하는 단계를 포함한다. 방법은 반도체 기판 상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계를 포함하고, 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 갖는다. 방법은 적어도 하나의 FET의 각각의 게이트에 연결되는 스위칭 가능 저항 결합 회로를 반도체 기판 상에 형성하는 단계를 더 포함한다. 방법은 적어도 하나의 FET의 각각의 바디에 연결되는 스위칭 가능 저항 접지 회로를 반도체 기판 상에 형성하는 단계를 더 포함한다.
일부 실시예들에서, 방법은 FET와 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
일부 구현들에서, 예 9는 복수의 컴포넌트를 수용하도록 구성되는 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈과 관련된다. 모듈은 패키징 기판 상에 실장된 반도체 다이를 더 포함하며, 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 갖는다. 모듈은 적어도 하나의 FET 각각의 각자의 게이트에 연결되는 스위칭 가능 저항 회로를 갖는 결합 회로를 더 포함한다. 결합 회로는 적어도 하나의 FET 각각의 각자의 바디에 연결되는 스위칭 가능 저항 접지 회로를 더 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 결합 회로는 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 패키징 기판 상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 결합 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
다수의 구현에서, 예 9는 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스와 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성되는, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고, 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결되고, 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성되는 스위치를 더 포함한다. 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함한다. 스위치는 적어도 하나의 FET 각각의 각자의 게이트에 연결되는 스위칭 가능 저항 결합 회로 및 적어도 하나의 FET 각각의 각자의 바디에 연결되는 스위칭 가능 저항 접지 회로를 갖는 결합 회로를 더 포함한다.
예 10의 설명
다수의 무선 주파수(RF) 응용들에서, 스위치 설계들은 통상적으로 특히 미스매치 하에서 고전력 동작 능력을 필요로 한다. 예를 들어, 안테나 튜닝을 위해 사용되는 스위치들은 +35 dBm 입력 전력 하에서 20:1 정도로 높은 미스매치에 견딜 것으로 예상된다. 또한, GSM과 같은 무선 시스템들에서 사용되는 일부 스위치들은 +35 dBm 입력 전력 하에서 5:1 미스매치에 견딜 것으로 예상된다. 미스매치 하의 높은 전력을 견디기 위해 더 높은 전계 효과 트랜지스터(FET) 스택 높이가 일반적으로 이용된다. 그러나, FET 스택에 걸쳐 고르지 않은 전압 분배는 SOI-기반 스위치들의 고조파 피킹, 압축 포인트에서의 열화, 및/또는 혼변조 왜곡(IMD)을 유발할 수 있다.
도 28은 제1 노드(144)와 제2 노드(146) 간의 RF 신호들의 스위칭을 제공하기 위해 구성된 FET 스택(520)의 예시의 구성을 도시한다. 제1 및 제2 노드(144, 146)는 예를 들어, 각각 RF 입력 및 RF 출력이다.
일부 구현들에서, 스택(520)은 노드들(144, 146) 간에 직렬로 연결된 N개의 SOI FET(M1, M2, ..., MN이라고 지시됨)를 포함할 수 있다. N개의 수량은 전력 핸들링 요구에 기초하여 선택될 수 있다. 예를 들어, N은 더 높은 전력을 핸들링하기 위해 증가될 수 있다.
예시의 스택 구성(520)에서, FET의 각각의 게이트는 게이트 저항기(Rg)를 통해 바이어싱되는 것으로 도시되어 있다. N개의 FET에 대응하는 N개의 그러한 게이트 저항기는 공통 게이트 바이어스 전압 소스 "G"에 연결된 것으로 도시되어 있다.
예시의 스택 구성(520)에서, FET의 각각의 바디는 바디 저항기(Rb)를 통해 바이어싱되는 것으로 도시되어 있다. N개의 FET에 대응하는 N개의 그러한 바디 저항기는 공통 바디 바이어스 전압 소스 "B"에 연결된 것으로 도시되어 있다.
일부 구현들에서, FET들의 게이트들의 일부 또는 전부는 스택(520) 내의 각각의 FET에 걸쳐 개선된 전압 분배를 생성하도록 전압-보상될 수 있다. 그러한 개선된 전압 분배는 압축 포인트, 고조파, 및 또는 IMD 성능의 개선을 제공할 수 있다.
도 28에 도시된 예에서, 전술한 게이트들의 전압-보상은 용량 소자들(Cgg)(예를 들어, 커패시터들)과 FET들의 게이트들을 결합함으로써 달성될 수 있다. 예를 들어, Cgg1은 M1 및 M2의 게이트들을 결합하고, Cgg2는 M2 및 M3의 게이트들을 결합하고, 등등, 그리고 Cgg(N-2)는 M(N-2) 및 M(N-1)의 게이트들을 결합하고, Cgg(N-1)은 M(N-1) 및 MN의 게이트들을 결합한다.
일부 실시예들에서, 결합 용량 소자들(Cgg)은 실질적으로 동일한 값을 가질 수 있다. 일부 실시예들에서, 용량 소자들(Cgg)은 Cgg1, Cgg2, Cgg3, 등에 대해 상이한 값들로 스택(520) 내에서 스케일링 및/또는 최적화될 수 있다. 바람직한 결과를 얻기 위한 Cgg 값들의 그러한 스케일링의 예가 도 31을 참조하여 더 상세히 설명된다.
일부 실시예들에서, 피드 포워드 커패시터(Cfwd)는 종단 FET(예를 들어, M1)의 게이트와 소스/드레인을 결합하도록 제공될 수 있다. 일부 실시예들에서, 피드 포워드 커패시터(Cfwd)는 FET 스택 내의 비종단 FET의 게이트와 소스/드레인을 결합할 수 있다. 피드 포워드 커패시터(Cfwd)는 노드들(144, 146) 간의 RF 신호 경로가 FET들의 게이트들 중 적어도 하나에 결합되는 것을 보장할 수 있다.
도 29는 일부 실시예들에서, 게이트들의 전압-보상이 저항 소자들(Rgg)(예를 들어, 저항기들)과 FET들의 게이트들을 결합함으로써 달성될 수 있다. 예를 들어, Rgg1은 M1 및 M2의 게이트들을 결합하고, Rgg2는 M2 및 M3의 게이트들을 결합하고, 등등, 그리고 Rgg(N-2)는 M(N-2) 및 M(N-1)의 게이트들을 결합하고, Rgg(N-1)은 M(N-1) 및 MN의 게이트들을 결합한다. 도 29의 예에서, FET(예를 들어, M1)의 게이트와 소스/드레인 간의 피드 포워드 결합은 저항기(Rfwd)와 직렬인 커패시터(Cfwd)를 포함하는 것으로 도시되어 있다.
일부 실시예들에서, 결합 저항 소자들(Rgg)은 실질적으로 동일한 값을 가질 수 있다. 일부 실시예들에서, 저항 소자들(Rgg)은 바람직한 결과를 달성하기 위해 선택되는 상이한 값들을 가질 수 있다.
도 30은 일부 실시예들에서, 게이트들의 전압-보상이 용량 소자들(Cgg)(예를 들어, 커패시터들) 및 저항 소자들(Rgg)(예를 들어, 저항기들)과 FET들의 게이트들을 결합함으로써 달성될 수 있다. 예를 들어, 직렬 연결된 Cgg1과 Rgg1은 M1 및 M2의 게이트들을 결합하고, 직렬 연결된 Cgg2와 Rgg2는 M2 및 M3의 게이트들을 결합하고, 등등, 그리고 직렬 연결된 Cgg(N-2)와 Rgg(N-2)는 M(N-2) 및 M(N-1)의 게이트들을 결합하고, 직렬 연결된 Cgg(N-1)과 Rgg(N-1)은 M(N-1) 및 MN의 게이트들을 결합한다. 도 30의 예에서, FET(예를 들어, M1)의 게이트와 소스/드레인 간의 피드 포워드 결합은 저항기(Rfwd)와 직렬인 커패시터(Cfwd)를 포함하는 것으로 도시되어 있다.
일부 실시예들에서, 용량 소자들(Cgg)은 실질적으로 동일한 값을 가질 수 있다. 일부 실시예들에서, 용량 소자들(Cgg)은 바람직한 결과를 달성하기 위해 선택되는 상이한 값들을 가질 수 있다. 유사하게, 저항 소자들(Rgg)은 실질적으로 동일한 값을 가질 수 있거나, 또는 바람직한 결과를 달성하기 위해 선택된 상이한 값들을 가질 수 있다.
도 31은 16개의 FET를 갖는 예시의 스택에서 FET들 각각에 걸친 전압 스윙의 플롯들을 도시한다. "베이스라인" 구성은 게이트들이 전압-보상되지 않는 스택에 대응한다. "게이트 보상" 구성은 도 28을 참조하여 설명한 바와 같이 게이트들이 전압-보상되는 스택에 대응한다. 도 31에 도시된 플롯에 있어서, Cgg의 값들은 Cgg1 > Cgg2 > Cgg3 > ... > CggN으로 선택된다. 그러한 구성과 연관된 전압 스윙들은 베이스라인 경우보다 상당히 작은 것으로 도시되어 있다.
일부 실시예들에서, 도 28 및 도 30을 참조하여 설명된 용량 소자들(Cgg)은 FET들(M1, M2, 등)과 동일한 다이 상에, 다이 밖에, 또는 이들의 임의의 조합으로 구현될 수 있다. 용량 소자들(Cgg)의 그러한 다이 상 및/또는 다이 밖 구현들은 예를 들어, MIM 커패시터들 및/또는 용량성 금속 트레이스들을 포함할 수 있다.
일부 실시예들에서, 도 29 및 도 30을 참조하여 설명된 저항 소자들(Rgg)은 FET들(M1, M2, 등)과 동일한 다이 상에, 다이 밖에, 또는 이들의 임의의 조합으로 구현될 수 있다.
일부 실시예들에서, 그리고 본 명세서에 설명된 바와 같이, 도 28 내지 도 31을 참조하여 설명된 전술한 예시의 구성들은 구현하기가 상대적으로 더 간단하고 더 쉬울 수 있고, 많은 개선들을 제공할 수 있다. 예를 들어, 이 기술은 스위치 스택 내의 각각의 FET에 걸친 전압 스윙들의 더 작은 변동을 제공할 수 있다. 그러한 특징은 개선된 고조파 및 IMD 성능뿐만 아니라 개선된 압축 포인트와 같은 다른 바람직한 특징들을 생성할 수 있다.
일부 구현들에서, 게이트-게이트 보상에 관련된 다양한 예시의 구성들은 주어진 스택 내의 하나 이상의 FET의 성능을 개선할 수 있는 하나 이상의 특징과 결합될 수 있다.
예 10의 요약
일부 구현들에서, 예 10은 제1 노드와 제2 노드 사이에 직렬 연결된 복수의 전계 효과 트랜지스터들(FET들)을 포함하는 무선 주파수(RF) 스위치에 관련되고, 각각의 FET는 게이트를 갖는다. RF 스위치는 이웃하는 FET들의 각 쌍의 게이트들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
일부 실시예들에서, FET들 중 적어도 일부는 실리콘-온-절연체(SOI) FET들일 수 있다. 일부 실시예들에서, 보상 회로망은 복수의 FET들 각각에 걸친 전압 스윙들을 줄이기 위해 구성될 수 있다. 일부 실시예들에서, 스위치는 종단 FET의 소스를 종단 FET의 게이트에 결합하는 피드 포워드 회로를 더 포함할 수 있다. 피드 포워드 회로는 커패시터를 포함할 수 있다. 피드 포워드 회로는 커패시터와 직렬인 저항을 더 포함할 수 있다.
일부 실시예들에서, 결합 회로는 커패시터를 포함할 수 있다. 커패시터들은 제1 노드로부터 제2 노드로 FET들을 횡단함에 따라 연속적으로 더 작은 용량 값들을 가질 수 있다. 결합 회로는 커패시터와 직렬인 저항기를 더 포함할 수 있다.
일부 실시예들에서, 결합 회로는 저항기를 포함할 수 있다. 일부 실시예들에서, 스위치는 FET들의 게이트들에 연결되어 그 게이트들에 바이어스 신호들을 제공하도록 구성된 게이트 바이어스 회로망을 더 포함할 수 있다. 게이트 바이어스 회로망은 게이트들 모두가 공통 바이어스 신호를 수신하도록 구성될 수 있다.
일부 실시예들에서, 스위치는 FET들의 바디들에 연결되어 그 바디들에 바이어스 신호들을 제공하도록 구성된 바디 바이어스 회로망을 더 포함할 수 있다. 바디 바이어스 회로망은 바디들 모두가 공통 바이어스 신호를 수신하도록 구성될 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 N개의 직렬 연결된 FET들을 포함할 수 있고, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
다수의 구현들에 따르면, 예 10은 무선 주파수(RF) 스위치를 동작시키기 위한 방법에 관련된다. 이 방법은 제1 노드와 제2 노드 사이에 직렬 연결된 복수의 전계 효과 트랜지스터들(FET들)을 제어하여 이 FET들이 공동으로 온 상태 또는 오프 상태에 있게 하는 단계를 포함하고, 각각의 FET는 게이트를 갖는다. 이 방법은 이웃하는 FET들 각각의 게이트들을 결합하여 복수의 FET들 각각에 걸친 전압 스윙들을 줄이는 단계를 더 포함한다.
다수의 구현들에 따르면, 예 10은 반도체 기판, 및 반도체 기판상에 형성되고 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이에 관련되고, 각각의 FET는 게이트를 갖는다. 다이는 반도체 기판상에 형성된 보상 회로망을 더 포함하고, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 포함한다.
일부 실시예들에서, 다이는 FET들과 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현들에서, 예 10은 반도체 다이를 제조하는 방법에 관련된다. 이 방법은 반도체 기판을 제공하는 단계와, 반도체 기판상에 복수의 전계 효과 트랜지스터들(FET들)을 직렬로 연결되도록 형성하는 단계를 포함하고, 각각의 FET는 게이트를 갖는다. 이 방법은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하도록 결합 회로를 반도체 기판상에 형성하는 단계를 더 포함한다.
일부 실시예들에서, 이 방법은 FET들과 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
다수의 구현들에서, 예 10은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈에 관련된다. 모듈은 패키징 기판상에 실장된 반도체 다이를 더 포함한다. 다이는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트를 갖는다. 모듈은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 보상 회로망은 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로망은 패키징 기판상에 실장되는 제2 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로망은 반도체 다이 밖의 위치에 배치될 수 있다.
일부 실시예들에 따르면, 예 10은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스에 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성된, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고 증폭된 RF 신호를 생성하도록 구성된 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나 및 전력 증폭기에 연결된 스위치 및 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성된 스위치를 더 포함한다. 스위치는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트를 갖는다. 스위치는 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
예 11의 설명
혼변조 왜곡(IMD)은 다른 RF 신호들로부터의 혼합 곱들로 인해 원하는 신호에 추가된 원하지 않는 신호의 척도가 된다. 그러한 효과는 특히 다중 모드, 다중 대역 환경에서 현저할 수 있다. IMD는 둘 이상의 신호가 함께 혼합되어 고조파가 아닌 주파수들을 생성함으로써 발생할 수 있다.
시스템 설계자들은 통상적으로 예를 들어 선형성 개선을 통해 간섭 민감성을 줄이려고 노력한다. 주어진 시스템의 선형성은 간섭들을 생성할 수 있는 IMD가 시스템 안에서 얼마나 많이 발생하는지를 좌우할 수 있다. RF 스위치와 같은 시스템 구성 블록들의 선형성 개선을 통해, 간섭에 대한 시스템의 전체 민감성이 감소될 수 있다.
RF 스위치들에서의 더 낮은 IMD와 같은 성능 특징들은 무선 디바이스 설계들에서 중요한 역할을 할 수 있다. 예를 들어 LTE(Long Term Evolution) 시스템들은 감소된 IMD들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다. 더 구체적인 예로서, LTE에서의 동시적인 음성 및 데이터(SVLTE)를 위한 시스템 설계들은 극히 낮은 IMD 레벨들을 갖는 RF 스위치들로부터 큰 이익을 얻을 수 있다.
도 32는 단일 극 이중 스로(SPDT) 응용의 예시의 맥락에서의 스위칭 구성(250)을 도시한다. 단일 극은 안테나(252)에 연결된 것으로 도시되어 있다. 두 개의 스로 중 하나는 스위치 회로(S)를 통해 수신(Rx) 포트에 결합된 것으로 도시되어 있다. Rx 포트는 션트 스위치 회로를 통해 접지에 결합될 수 있다.
유사하게, 다른 스로가 스위치 회로(S)를 통해 전송(Tx) 포트에 결합된 것으로 도시되어 있다. Tx 포트는 션트 스위치 회로를 통해 접지에 결합될 수 있다.
일부 실시예들에 따르면, 스위치 회로들("S" 및 "션트") 각각은 SOI FET들과 같은 하나 이상의 FET들을 포함할 수 있다. 단일 FET는 때때로 참조 번호 120 또는 122로 본 명세서에서 지칭되고, 그러한 FET들의 스택은 때때로 참조 번호 140 또는 142로 본 명세서에서 지칭된다. 일부 실시예들에서, "S" 및 "션트" 스위치들은 다양한 유리한 기능들을 제공하기 위해 본 명세서에서 설명된 하나 이상의 특징을 포함할 수 있다.
도 32의 스위칭 구성은 저주파 차단기가 기본 주파수와 혼합되는 것을 방지하기 위한 커패시터들을 포함하는 것으로 도시된다. 예를 들어, 커패시터 C1은 안테나 노드와 Tx 스로의 스위치 아암 S 사이에 제공된다. 유사하게, 커패시터 C2는 안테나 노드와 Rx 스로의 스위치 아암 S 사이에 제공된다. 션트 아암들에 있어서, 커패시터 C3은 Tx 노드와 그것의 션트 스위치 아암 사이에 제공된다. 유사하게, 커패시터 C4는 Rx 노드와 그것의 션트 스위치 아암 사이에 제공된다. 일부 실시예들에서, 션트 아암은 Rx 노드에 대해 제공될 수 있거나 또는 제공되지 않을 수 있다. 전술한 커패시터들에 있어서, 저주파 재머(jammer) 신호가 임의의 온 또는 오프 경로들과 혼합되지 않게 차단 및 감소될 수 있다. 이것은 특히 저주파 차단기 신호들에 대한, IMD 성능의 개선을 유도할 수 있다.
도 33은 전술한 커패시터들 중 일부가 바람직한 스위칭 기능들을 제공할 수 있는 예시의 동작 구성을 도시한다. 이 예에서, 스위칭 구성은 전송 모드에 있다. 따라서, 전송 스위치 아암은 온이고(폐쇄되고), 수신 스위치 아암은 오프이다(개방된다). Tx 노드에 대한 션트 아암은 오프이다(개방된다).
일부 실시예들에서, 도 32 및 도 33을 참조하여 설명된 커패시터들 C1 내지 C4는 그들의 각각의 스위치 회로들과 동일한 다이 상에, 다이 밖에, 또는 이들의 조합으로 구현될 수 있다.
일부 구현들에서, 도 32 및 도 33을 참조하여 설명된 전술한 예시의 구성들은 구현하기가 상대적으로 더 간단하고 더 쉬울 수 있고, 많은 개선들을 생성할 수 있다. 예를 들어, 이 기술은 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지함으로써, 개선된 IMD를 제공할 수 있다.
예 11의 요약
일부 실시예들에서, 예 11은 제1 노드와 제2 노드 사이에 직렬 연결된 전계 효과 트랜지스터(FET)들의 스택을 갖는 스위치를 포함하는 무선 주파수(RF) 스위치 시스템에 관련된다. 이 시스템은 스위치와 직렬로 연결된 커패시터를 더 포함하고 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성된다.
일부 실시예들에서, FET들은 실리콘-온-절연체(SOI) FET들일 수 있다. 일부 실시예들에서, 제1 노드는 안테나 노드일 수 있다. 커패시터는 스위치와 안테나 노드 사이에 배치될 수 있다. 스위치는 전송 경로의 일부이고 스위치의 제2 노드가 증폭된 RF 신호에 대한 입력 노드가 될 수 있다. 스위치는 수신 경로의 일부이고 스위치의 제2 노드가 안테나로부터 수신되는 RF 신호에 대한 출력 노드가 될 수 있다.
일부 실시예들에 따르면, 예 11은 반도체 기판, 및 반도체 기판상에 형성되고 스위치와 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택을 갖는 스위치를 갖는 반도체 다이에 관련된다. 다이는 반도체 기판상에 형성되고 스위치와 직렬로 연결된 커패시터를 더 포함한다. 커패시터는 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성된다.
일부 실시예들에서, 다이는 FET들과 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현들에서, 예 11은 반도체 다이를 제조하는 방법에 관련된다. 이 방법은 반도체 기판을 제공하는 단계와, 반도체 기판상에 전계 효과 트랜지스터들(FET들)의 스택을 직렬로 연결되도록 형성하는 단계를 포함한다. 이 방법은 또한 반도체 기판상에 커패시터를 스택의 단부와 직렬로 연결되도록 형성하는 단계를 더 포함한다. 커패시터는 스택에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성된다.
일부 실시예들에서, 이 방법은 FET들과 반도체 기판 사이에 절연체 층을 형성하는 것을 더 포함할 수 있다.
다수의 구현들에서, 예 11은 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈에 관련된다. 모듈은 패키징 기판상에 실장된 반도체 다이를 더 포함한다. 다이는 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택을 갖는 스위치를 포함한다. 모듈은 스위치와 직렬로 연결된 커패시터를 더 포함한다. 커패시터는 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성된다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 커패시터는 FET들과 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 커패시터는 패키징 기판상에 실장된 제2 다이의 일부일 수 있다. 일부 실시예들에서, 커패시터 회로는 반도체 다이 밖의 위치에 배치될 수 있다.
다수의 구현들에서, 예 11은 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스에 관련된다. 무선 디바이스는 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 안테나 및 송수신기에 상호 연결되고 RF 신호들을 안테나로 그리고 안테나로부터 선택적으로 라우팅하도록 구성된 스위치 모듈을 더 포함한다. 스위치 모듈은 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)의 스택을 갖는 스위치를 포함한다. 스위치 모듈은 또한 스위치와 직렬로 연결된 커패시터를 더 포함한다. 커패시터는 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성된다.
예 12의 설명
일부 구현들에서, 바디-투-바디 보상 기법들이 SOI FET들과 같은 FET들의 스택에 적용될 수 있다. 그러한 기법들은 예를 들어, 스위치 스택의 각각의 FET에 걸친 전압 스윙들에서 더 작은 변동을 제공할 수 있다. 그러한 특징은 개선된 고조파 및 IMD 성능뿐만 아니라 개선된 압축 포인트 등과 같은 다른 바람직한 특징들을 생성할 수 있다.
일부 무선 주파수(RF) 응용들에서, 높은 미스매치 하에서 동작하는 응용들을 포함해서, 고전력 하에서 전송 스위치들을 동작시키는 것이 바람직할 수 있다. 예를 들어, GSM 스위치들은 35 dBm 하에서 5:1의 미스매치를 갖고 동작할 수 있고, 안테나 튜닝에 사용되는 스위치들은 35 dBm 하에서 20:1 정도로 높은 미스매치를 갖고 동작할 수 있다.
일부 RF 응용들에서, 고전력 하에서 동작하는 전송 스위치들은 스위치에 걸쳐 고르지 않은 전압 분배를 경험할 수 있다. 스위치에 걸친 불균일한 전압 스윙은 스위치의 고조파 피킹, 압축 포인트 및 스위치의 혼변조 왜곡(IMD) 성능에서의 열화를 포함하여, 디바이스 성능에 악영향을 유발할 수 있다.
개선된 디바이스 성능을 위해 전송 스위치에 걸쳐 더 균일한 전압 스윙을 제공하는 회로들, 디바이스들, 및 방법들이 본 명세서에 설명되었다. 일부 구현들에서, 전송 스위치에 걸쳐 전압 스윙의 증가된 균일성은 개선된 압축 포인트, 고조파 및 혼변조 왜곡 성능을 제공할 수 있다.
스위칭 디바이스는 제1 상태 또는 제2 상태에 있을 수 있고, 스위칭 디바이스는 그 상태들 중 하나에 있는 동안 제1 포트와 제2 포트 간의 RF 신호들의 전송을 가능하게 할 수 있다. 예를 들어, 온 상태와 같은 제1 상태에 있을 때, RF 스위칭 디바이스는 입력 포트와과 같은 하나의 포트로부터 출력 포트와 같은 제2 포트로 RF 신호들의 전송을 가능하게 할 수 있다. 오프 상태와 같은 제2 상태에 있을 때, RF 스위칭 디바이스는 입력 포트로부터 출력 포트로 RF 신호들의 전송을 방지함으로써, 입력 포트를 출력 포트로부터 전기적으로 격리시킬 수 있다.
도 34를 참조하면, 제1 포트 및 제2 포트를 갖는 스위칭 디바이스(10)가 스위칭 회로(11)를 포함할 수 있다. 일부 실시예들에서, 스위칭 회로(11)는 전압 분배 등화 회로(12)를 더 포함할 수 있다. 전압 분배 등화 회로(12)는, RF 신호가 입력 포트와 출력 포트 사이에서 전송될 수 있는 온 상태에 스위칭 회로가 있을 때, 스위칭 회로(11)에 걸쳐 더 균일한 전압 분배를 가능하게 할 수 있다. 일부 실시예들에서, 전압 분배 등화 회로(12)는 고전력 하에서 동작하는 스위칭 회로(11)에 걸친 전압 분배를 개선할 수 있다. 스위칭 회로(11)에 걸쳐 전압 스윙의 증가된 균일성은 압축 포인트, 고조파 및 혼변조 왜곡 성능의 개선을 포함해서, 개선된 스위칭 디바이스(10) 성능을 가능하게 할 수 있다.
스위칭 디바이스(10)는 반도체 기판상에 구현될 수 있다. 반도체 기판의 맥락에서, 스위칭 디바이스(10)는 FET 스택을 갖는 스위칭 회로(11)를 포함할 수 있다. 일부 실시예들에서, FET 스택은 하나 이상의 FET를 포함할 수 있고, FET는 소스, 드레인, 바디 노드 또는 게이트 노드를 갖는다. 입력단과 출력단 사이에 RF 신호 경로를 정의하도록 추가의 FET들이 직렬로 연결될 수 있다. 일부 실시예들에서, FET 스택은 제1 상태 또는 제2 상태에 있을 수 있고, 예를 들어, 온 상태와 같은 제1 상태에 있을 때, RF 신호가 입력단으로부터 출력단으로 전송되어, 스위칭 디바이스(10)가 RF 신호를 입력 포트로부터 출력 포트로 전송하는 것을 가능하게 할 수 있다. 한편, FET들이 예를 들어, 오프 상태와 같은 제2 상태일 때, FET들은 입력단과 출력단 사이에 RF 신호들의 전송을 방지함으로써, 스위칭 디바이스(10)의 입력 포트를 출력 포트로부터 전기적으로 격리시킬 수 있다. 도 35는 직렬로 연결되고 입력단과 출력단을 정의하는 5개의 FET들(FET1, FET2, FET3, FET4, 및 FET5)을 포함하는 FET 스택을 갖는 예시의 스위칭 회로를 도시한다.
스위칭 회로의 FET 스택 높이, 또는 FET들의 개수를 증가시키는 것은 고전력 하에서 동작하는 동안의 성능을 포함해서 스위칭 디바이스 성능을 개선할 수 있다. 그러나, 스위칭 디바이스가 온 상태에 있고 그것의 입력 포트에서 RF 신호를 만날 때, 스위칭 디바이스는 스위칭 디바이스 FET 스택에 걸쳐 불균일한 전압 분배를 나타낼 수 있다. 일부 실시예들에서, 스위칭 디바이스는 고전력 하에서 동작하는 동안 스위칭 디바이스 FET 스택에 걸쳐 불균일한 전압 분배를 나타낼 수 있다. FET 스택에 걸쳐 불균일한 전압 스윙은 고조파 피킹, 혼변조 왜곡(IMD), 또는 압축 포인트 열화를 포함해서, 디바이스 성능에 악영향을 줄 수 있다.
스위칭 회로에 걸친 전압 스윙 균일성을 개선하기 위해 전압 분배 등화 회로가 스위칭 회로에 결합될 수 있다. FET 스택을 갖는 스위칭 회로는 전압 보상을 위해 바디 콘택 FET들의 바디 노드들을 이용하는 전압 분배 등화 회로를 더 포함할 수 있고, 따라서 FET 스택에 걸쳐, 전압 분배 균일성을 개선하거나, 또는 전압 분배 변동을 감소시킨다. 일부 실시예들에서, 전압 분배 등화 회로는 바디 노드 전압 보상 기법을 포함할 수 있다. 예를 들어, 스위칭 회로의 전압 분배 등화 회로는 FET 스택 내의 FET의 바디 노드에 결합된 용량 소자를 포함할 수 있다. 일부 실시예들에서, 용량 소자는 FET 스택 내의 각각의 FET의 바디 노드에 결합된다. 전압 분배 등화 회로는 또한 옵션으로 FET 스택 내의 FET의 바디 노드에 결합된 저항 소자를 포함할 수 있다. 일부 실시예들에서, 저항 소자는 FET 스택 내의 각각의 FET의 바디 노드에 결합된다. 또한, 주 RF 신호가 FET 스택 내의 FET의 바디 노드에 결합될 수 있다. 일부 실시예들에서, RF 신호는 피드 포워드 용량 소자(Cfwd) 또는 피드 포워드 저항 소자(Rfwd)를 통해 FET 스택 내의 FET의 바디 노드에 결합될 수 있다.
도 36을 참조하면, FET 스택을 갖는 스위칭 회로의 전압 분배 등화 회로는 옵션으로 용량 소자들(Cbb)을 FET 스택 내의 FET들의 바디 노드들과 결합할 수 있다. 5개의 FET들(FET1, FET2, FET3, FET4, 및 FET5)을 포함하는 도 36의 예시의 스위칭 회로에서, FET1, FET2, FET3, FET4, 및 FET5의 바디 노드들은 용량 소자들 Cbb1, Cbb2, Cbb3, Cbb4에 결합된다. 용량 소자들의 용량 값들은 개선된 스위칭 디바이스 성능을 위해 스케일링될 수 있다. Cbb의 용량 값들은 FET 스택에 걸쳐 증가된 전압 스윙 균일성을 위해 선택될 수 있다. 일부 실시예들에서, 용량 소자들(Cbb)의 용량은 또한 옵션으로 별개의 값들을 가질 수 있다. 부가적으로, 일부 실시예들에서, 용량 소자들(Cbb)는, FET 스택 내의 제1 FET에 결합된 Cbb로부터 시작하여, Cbb 소자들의 용량이 감소하는 순서가 되도록 구현될 수 있다. 도 36에 도시된 실시예에서, Cbb1, Cbb2, Cbb3, Cbb4의 용량 값들은 서로 별개일 수 있다. Cbb1, Cbb2, Cbb3, 또는 Cbb4의 용량 값들은 FET1, FET2, FET3, FET4, 및 FET5에 걸쳐 전압 분배 균일성을 증가시키도록 각각 선택될 수 있다. 또한, Cbb1의 용량 값이 Cbb2의 용량 값보다 크고, Cbb2의 용량 값이 Cbb3의 용량 값보다 크고, Cbb3의 용량 값이 Cbb4의 용량 값보다 크도록 소자들(Cbb)은 각각 별개의 용량 값들을 가질 수 있다.
일부 실시예들에서, FET 스택을 갖는 스위칭 회로의 바디 노드 전압 보상 기법의 구현은 또한 RF 신호 경로를 바디 노드에 결합하는 피드 포워드 용량 소자(Cfwd)를 포함한다. RF 신호 경로는 FET 스택 내의 FET를 통해 바디 노드에 결합될 수 있다. 예시의 실시예들에서, 도 36에 도시된 바와 같이, 피드 포워드 용량 소자(Cfwd)는 RF 신호 경로를 FET 스택 내의 제1 FET의 바디 노드에 결합할 수 있다. 그러한 실시예들에서, RF 신호 경로는 제1 FET의 소스 또는 드레인을 통해 제1 FET의 바디 노드에 결합된다. 대안적으로, RF 신호 경로는 옵션으로 FET 스택 내의 다른 FET의 소스 또는 드레인을 통해 결합될 수 있다.
또한, 도 36에 도시된 바와 같이, 바디 노드 전압 보상 기법의 구현은 또한 FET 스택 내의 각각의 FET의 바디 노드를 플로팅시키도록 구현된, 도 36의 저항 소자들(Rb1, Rb2, Rb3, Rb4, 및 Rb5)과 같은 저항 소자들(Rb)을 포함할 수 있다. 한편, 도 36의 저항 소자들(Rg1, Rg2, Rg3, Rg4, 및 Rg5)과 같은 저항 소자들(Rg)은 FET 스택 내의 각각의 FET의 게이트 노드를 플로팅시키도록 구현될 수 있다.
전압 분배 등화 회로의 실시예를 구현하는 스위칭 회로의 FET 스택에 걸쳐 개선된 전압 스윙 성능이 도 37에 도시된다. 도 37은 35 dBm 및 20:1의 미스매치 하에서 동작하는 2개의 예시의 스위칭 디바이스들의 FET 스택에 걸친 전압 스윙 성능을 비교한다. 그래프 비교에 있어서, 바디 노드 전압 보상 기법의 실시예를 포함하는 스위칭 디바이스에 걸친 전압 스윙 성능이 바디 노드 전압 보상 기법의 실시예를 포함하지 않는 스위칭 디바이스의 것과 비교된다. 바디 노드 전압 보상 기법의 실시예에 결합된 스위칭 디바이스는, Cbb1의 용량 값이 Cbb2의 용량 값보다 크고, Cbb2의 용량 값이 Cbb3의 용량 값보다 크고, 등등이 되도록 별개의 용량 값들의 Cbb 소자들을 갖는다. 도 37을 참조하면, 바디 노드 전압 보상 기법의 실시예를 포함하는 예시의 스위칭 디바이스의 각각의 FET에 걸친 전압 스윙은 바디 노드 전압 보상 기법의 실시예를 포함하지 않는 스위칭 디바이스의 것보다 상당히 더 좁은 범위 내에 유지된다. 따라서, 바디 노드 전압 보상 기법의 실시예를 포함하는 예시의 스위칭 디바이스는, 전압 분배 등화 회로를 구현하지 않는 예시의 FET 스택에 비해 구성의 FET들에 걸쳐 증가된 전압 스윙 균일성을 나타낸다.
도 38을 참조하면, 디바이스 성능을 개선하기 위해 저항 소자(Rbb)가 스위칭 회로의 FET 스택 내의 FET의 바디 노드에 결합될 수 있다. 일부 실시예들에서, 저항 소자(Rbb)는 스위칭 회로의 FET 스택에 걸쳐 증가된 전압 분배 균일성을 제공하기 위해 FET 스택 내의 각각의 FET의 바디 노드에 결합될 수 있다. 예를 들어, 저주파수들에서의 RF 신호들의 전송에 사용되는 스위칭 회로는 옵션으로, FET 스택에 걸쳐 전압 스윙 균일성을 증가시키기 위해 FET 스택 내의 각각의 FET의 바디 노드에 저항 소자(Rbb)가 결합되는, 바디 노드 전압 보상 기법의 실시예를 구현할 수 있다. 저항 소자들(Rbb)의 저항은 FET 스택에 걸쳐 전압 스윙 균일성을 증가시키기 위해 선택될 수 있다. 스위칭 회로의 FET 스택 내의 FET들의 바디 노드들에 결합된 저항 소자들(Rbb)은 별개의 저항 값들을 가질 수 있다. 일부 실시예들에서, 저항 소자들(Rbb)은 FET 스택 내의 제1 FET에 결합된 저항 소자 Rbb로부터 시작하여, 감소하는 순서의 저항 값들을 가질 수 있다.
예를 들어, 도 38에 도시된 바와 같이, 직렬로 연결된 5개의 FET들의 FET 스택을 갖는 스위칭 회로의 일부 실시예들에서, 저항 소자들(Rbb1, Rbb2, Rbb3, 및 Rbb4)은 FET1, FET2, FET3, FET4, 및 FET5의 바디 노드들 각각에 결합될 수 있다. FET 스택에 걸쳐 전압 스윙 분배의 균일성을 개선하기 위해, 저항 소자들(Rbb1, Rbb2, Rbb3, 및 Rbb4)은, Rbb1의 저항 값이 Rbb2의 저항 값보다 크고, Rbb2의 저항 값이 Rbb3의 저항 값보다 크고, Rbb3의 저항 값이 Rbb4의 저항 값보다 크도록 감소하는 순서의 저항 값들을 가질 수 있다.
도 38을 참조하면, 바디 노드 전압 보상 기법의 일부 실시예들에서, 피드 포워드 저항 소자가 또한 옵션으로 메인 RF 신호 경로로부터 FET 스택의 바디 노드까지 사용될 수 있다. 또한, FET 스택 내의 FET의 바디 노드에 저항 소자(Rbb)가 결합되는, 바디 노드 전압 보상 기법의 일부 실시예들에서, 피드 포워드 용량 소자(Cfwd)가 메인 RF 신호 경로로부터 FET 스택의 바디 노드까지 사용될 수 있다. RF 신호 경로는 FET 스택 내의 FET를 통해 바디 노드에 결합될 수 있다. 피드 포워드 용량 소자 및 피드 포워드 저항 소자 둘 다가 구현되는 일부 실시예들에서, 피드 포워드 용량 소자는 피드 포워드 저항 소자와 직렬로 연결될 수 있다. 도 38을 참조하면, 피드 포워드 저항 소자와 직렬로 연결된 피드 포워드 용량 소자(Cfwd)가 FET 스택 내의 제1 FET의 바디 노드에 RF 신호를 결합하기 위해 사용될 수 있다. 그러한 실시예들에서, RF 신호 경로는 제1 FET의 소스 또는 드레인을 통해 제1 FET의 바디 노드에 결합된다. 대안적으로, RF 신호 경로는 옵션으로 FET 스택 내의 다른 FET의 소스 또는 드레인을 통해 결합될 수 있다.
도 38을 참조하면, FET 스택 내의 FET의 바디 노드에 저항 소자들(Rbb)이 결합되는, 바디 노드 전압 보상 기법의 일부 실시예들에서, 스위칭 회로는 또한 FET 스택 내의 각각의 FET의 바디 노드를 플로팅시키도록 구현된, 도 38의 저항 소자들(Rb1, Rb2, Rb3, Rb4, 및 Rb5)과 같은 저항 소자들(Rb)을 포함할 수 있다. 한편, 도 38의 저항 소자들(Rg1, Rg2, Rg3, Rg4, 및 Rg5)과 같은 저항 소자들(Rg)은 FET 스택 내의 각각의 FET의 게이트 노드을 플로팅시키도록 구현될 수 있다.
전압 분배 등화 회로를 갖는 스위칭 회로는, FET 스택 내의 FET가, 저항 소자(Rbb)와 직렬 연결되는 용량 소자(Cbb)에 결합되는 바디 노드 전압 보상 기법의 실시예를 구현할 수 있다. 도 39를 참조하면, 바디 노드 전압 보상 기법의 실시예를 구현하는 예시의 스위칭 회로는 FET 스택 내의 각각의 FET의 바디 노드를, 저항 소자(Rbb)와 직렬로 연결된 용량 소자(Cbb)에 결합할 수 있다. 예를 들어, FET1, FET2, FET3, FET4, 및 FET5의 바디 노드들은, Rbb1과 직렬로 연결된 Cbb1, Rbb2와 직렬로 연결된 Cbb2, Rbb3과 직렬로 연결된 Cbb3, 및 Rbb4와 직렬로 연결된 Cbb4에 각각 결합된다.
도 39를 참조하면, FET 스택 내의 FET의 바디 노드가, 저항 소자(Rbb)와 직렬로 연결되는 용량 소자(Cbb)에 결합되는 일부 실시예들에서, 피드 포워드 커패시터(Cfwd)가 메인 RF 신호 경로로부터 FET 스택의 바디 노드까지 사용될 수 있다. 피드 포워드 저항 소자(Rfwd)가 또한 옵션으로 메인 RF 신호 경로로부터 FET 스택의 바디 노드까지 사용될 수 있다. 피드 포워드 용량 소자(Cfwd) 및 피드 포워드 저항 소자(Rfwd) 둘 다가 구현되는 일부 실시예들에서, 피드 포워드 용량 소자(Cfwd)는 피드 포워드 저항 소자(Rfwd)와 직렬로 연결될 수 있다. 도 39를 참조하면, 피드 포워드 저항 소자(Rfwd)와 직렬로 연결된 피드 포워드 용량 소자(Cfwd)는 FET 스택 내의 제1 FET의 바디 노드에 RF 신호를 결합하기 위해 사용될 수 있다. 그러한 실시예들에서, RF 신호 경로는 FET 스택 내의 제1 FET의 소스 또는 드레인을 통해 제1 FET의 바디 노드에 결합된다. 대안적으로, RF 신호 경로는 옵션으로 FET 스택 내의 다른 FET의 소스 또는 드레인을 통해 결합될 수 있다.
또한, 도 39에 도시된 바와 같이, FET 스택 내의 FET의 바디 노드가, 저항 소자(Rbb)와 직렬로 연결되는 용량 소자(Cbb)에 결합되는 바디 노드 전압 보상 기법의 일부 실시예들에서, 도 39의 저항 소자들(Rb1, Rb2, Rb3, Rb4, 및 Rb5)과 같은 저항 소자들(Rb)이 FET 스택 내의 각각의 FET의 바디 노드를 플로팅시키도록 구현될 수 있다. 한편, 도 39의 저항 소자들(Rg1, Rg2, Rg3, Rg4, Rg5)과 같은 저항 소자들(Rg)이 FET 스택 내의 각각의 FET의 게이트 노드를 플로팅시키도록 구현될 수 있다.
FET 스택 내의 가변 개수의 FET들을 포함하는 스위칭 회로들에 대해 전압 분배 등화 회로가 구현될 수 있다. 예를 들어, 도 40은 2개의 FET(FET1 및 FET2)를 갖는 스위칭 회로를 도시한다. 본 명세서에서 논의된 특성들을 갖는 바디 노드 전압 보상 기법의 실시예를 포함하는 전압 분배 등화 회로는 그러한 스위칭 회로에 대해 구현될 수 있다. 그러한 스위칭 회로의 일부 실시예들에서, 바디 노드 전압 보상 기법의 구현은 FET1 및 FET2의 바디 노드들에 결합된 용량 소자 Cbb1을 포함할 수 있다. 예시의 스위칭 회로의 바디 노드 전압 보상 기법은 또한 옵션으로 제1 FET(FET1)와 같은 FET 스택 내의 FET의 바디 노드에 RF 신호 경로를 결합하는 피드 포워드 용량 소자(Cfwd)를 더 포함할 수 있다. 부가적으로, 저항 소자들 Rb1과 Rb2가 FET1과 FET2의 바디 노드들 각각을 플로팅시키도록 구현될 수 있다. 한편, 저항 소자들 Rg1과 Rg2가 FET1과 FET2의 게이트 노드들을 플로팅시키도록 구현될 수 있다.
도 41은 본 명세서에서 설명된 하나 이상의 특징들은 갖는 전압 스윙 분배 등화 회로를 제조하기 위해 구현될 수 있는 프로세스(700)를 도시한다. 블록 702에서, 스위치들의 어레이가 형성될 수 있다. 스위치들이 반도체 기판상에 형성되는 실시예들에서, FET들과 같은 반도체 스위치들이 기판상에 형성될 수 있다. 블록 704에서, 스위치들 각각에 결합된 저항 소자들이 형성될 수 있다. 반도체 기판의 맥락에서, 저항 소자들은 FET들의 바디 노드 또는 게이트 노드에 결합될 수 있다. 블록 706에 도시된 바와 같이, 스위치들에 결합된 용량 소자들이 형성될 수 있다. FET들을 포함하는 스위치들이 반도체 기판상에 형성되는 맥락에서, FET들의 바디 노드에 결합된 용량 소자들이 형성될 수 있다. 블록 708에서, 용량 소자가 또한 RF 경로로부터 어레이 내의 스위치까지 형성될 수 있다. 그러한 용량 소자는 옵션으로 RF 경로로부터 어레이 내의 제1 스위치를 포함해서, 어레이 내의 임의의 스위치까지 형성될 수 있다. 스위치의 어레이가 반도체 기판상에 형성된 FET들을 포함하는 일부 실시예들에서, 블록 708의 용량 소자는 제1 FET의 소스 또는 드레인으로부터 제1 FET의 바디 노드까지 형성될 수 있다.
도 42는 도 41에 도시된 프로세스의 더 구체적인 예일 수 있는 프로세스(800)를 도시한다. 블록 802에서, 복수의 FET가 반도체 기판상에 형성될 수 있다. 블록 804에서, 복수의 FET가 입력단과 출력단을 정의하도록 직렬로 연결될 수 있다. 블록 806에서, 입력단과 출력단을 정의하는 직렬의 FET들 각각의 바디 노드 또는 게이트 노드에 저항 소자가 결합될 수 있다. 블록 808에서, FET들 각각의 바디 노드에 결합된 용량 소자가 형성될 수 있다. 또한, 블록 810에서, 주 RF 신호를 FET의 바디 노드에 결합하기 위해 FET의 소스 또는 드레인으로부터 FET의 바디 노드까지 용량 소자가 형성될 수 있다. 이 용량 소자는 옵션으로 입력단과 출력단을 정의하는 직렬의 FET들 내의 제1 FET의 소스 또는 드레인으로부터 제1 FET의 바디 노드까지 형성될 수 있다.
예 12의 요약
일부 실시예들에서, 예 12는 제1 노드와 제2 노드 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하는 무선 주파수(RF) 스위치에 관련되고, 각각의 FET는 바디를 갖는다. RF 스위치는 이웃하는 FET들의 각 쌍의 바디들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
일부 실시예들에서, FET들 중 적어도 일부는 실리콘-온-절연체(SOI) FET들일 수 있다. 일부 실시예들에서, 보상 회로망은 복수의 FET들 각각에 걸친 전압 스윙들을 줄이기 위해 구성될 수 있다. 일부 실시예들에서, 스위치는 종단 FET의 소스를 종단 FET의 바디에 결합하는 피드 포워드 회로를 더 포함할 수 있다. 피드 포워드 회로는 커패시터를 포함할 수 있다. 피드 포워드 회로는 커패시터와 직렬인 저항기를 더 포함할 수 있다.
일부 실시예들에서, 결합 회로는 커패시터를 포함할 수 있다. 결합 회로는 결합 회로는 커패시터와 직렬인 저항기를 더 포함할 수 있다.
일부 실시예들에서, 결합 회로는 저항기를 포함할 수 있다. 일부 실시예들에서, 스위치는 FET들의 바디들에 연결되어 그 바디들에 바이어스 신호들을 제공하도록 구성된 바디 바이어스 회로망을 더 포함할 수 있다. 바디 바이어스 회로망은 바디들 모두가 바이어스 신호를 수신하도록 구성될 수 있다.
일부 실시예들에서, 스위치는 FET들의 게이트들에 연결되어 그 게이트들에 바이어스 신호들을 제공하도록 구성된 게이트 바이어스 회로망을 더 포함할 수 있다. 게이트 바이어스 회로망은 게이트들 모두가 공통 바이어스 신호를 수신하도록 구성될 수 있다.
일부 실시예들에서, 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성될 수 있고, 제2 노드는 FET가 온 상태일 때 RF 신호를 출력하도록 구성될 수 있다. 적어도 하나의 FET는 N개의 직렬 연결된 FET들을 포함할 수 있고, N개의 수량은 스위치 회로가 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택된다.
다수의 구현들에 따르면, 예 12는 무선 주파수(RF) 스위치를 동작시키기 위한 방법에 관련된다. 이 방법은 제1 노드와 제2 노드 사이에 직렬 연결된 복수의 전계 효과 트랜지스터(FET)를 제어하여, 이 FET들이 공동으로 온 상태 또는 오프 상태에 있게 하는 단계를 포함하고, 각각의 FET는 바디를 갖는다. 이 방법은 이웃하는 FET들 각각의 바디들을 결합하여 복수의 FET들 각각에 걸친 전압 스윙들을 줄이는 단계를 더 포함한다.
다수의 구현들에 따르면, 예 12는 반도체 기판, 및 반도체 기판상에 형성되고 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하는 반도체 다이에 관련되고, 각각의 FET는 바디를 갖는다. 다이는 반도체 기판상에 형성된 보상 회로망을 더 포함하고, 보상 회로망은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 결합 회로를 포함한다.
일부 실시예들에서, 다이는 FET들과 반도체 기판 사이에 배치된 절연체 층을 더 포함할 수 있다. 다이는 실리콘-온-절연체(SOI) 다이일 수 있다.
다수의 구현들에서, 예 12는 반도체 다이를 제조하는 방법에 관련된다. 이 방법은 반도체 기판을 제공하는 단계와, 반도체 기판상에 복수의 전계 효과 트랜지스터들(FET들)을 직렬로 연결되도록 형성하는 단계를 포함하고, 각각의 FET는 바디를 갖는다. 이 방법은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하도록 결합 회로를 반도체 기판상에 형성하는 단계를 더 포함한다.
일부 실시예들에서, 이 방법은 FET들과 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함할 수 있다.
다수의 구현들에서, 예 12는 복수의 컴포넌트를 수용하도록 구성된 패키징 기판을 포함하는 무선 주파수(RF) 스위치 모듈에 관련된다. 모듈은 패키징 기판상에 실장된 반도체 다이를 더 포함한다. 다이는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 바디를 갖는다. 모듈은 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
일부 실시예들에서, 반도체 다이는 실리콘-온-절연체(SOI) 다이일 수 있다. 일부 실시예들에서, 보상 회로망은 적어도 하나의 FET와 동일한 반도체 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로망은 패키징 기판상에 실장되는 제2 다이의 일부일 수 있다. 일부 실시예들에서, 보상 회로망은 반도체 다이 밖의 위치에 배치될 수 있다.
일부 실시예들에 따르면, 예 12는 RF 신호들을 처리하도록 구성된 송수신기를 포함하는 무선 디바이스에 관련된다. 무선 디바이스는 증폭된 RF 신호의 전송을 촉진하도록 구성된, 송수신기와 통신하는 안테나를 더 포함한다. 무선 디바이스는 송수신기에 연결되고 증폭된 RF 신호를 생성하도록 구성된 전력 증폭기를 더 포함한다. 무선 디바이스는 안테나에 연결된 스위치 및 증폭된 RF 신호를 안테나로 선택적으로 라우팅하도록 구성된 스위치를 더 포함한다. 스위치는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 바디를 갖는다. 스위치는 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 결합 회로를 갖는 보상 회로망을 더 포함한다.
일부 구현들에서, 예 12는 무선 주파수(RF) 신호를 수신하도록 구성된 입력 포트 및 RF 신호를 전송하도록 구성된 출력 포트를 포함하는 스위칭 회로에 관련된다. 스위칭 회로는 또한 입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 포함할 수 있으며, 각각의 FET는 소스, 드레인, 게이트 노드 및 바디 노드를 갖는다. 스위치는 제1 상태 및 제2 상태에 있을 수 있도록 구성되고, 제1 상태는 입력 포트와 출력 포트가 전기적으로 연결되어 그들 간에 RF 신호의 통과가 가능한 것에 대응하고, 제2 상태는 입력 포트와 출력 포트가 전기적으로 격리되는 것에 대응한다. 스위칭 회로는 스위치에 걸친 전압 분배 변동을 감소시키도록 구성된 전압 분배 회로를 더 포함할 수 있고, 전압 분배 회로는 스위치가 제1 상태에 있고 입력 포트에서 RF 신호를 만날 때, 스위치에 걸친 전압 분배 변동을 감소시키기 위해 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자들을 포함한다.
일부 실시예들에서, 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자는 용량 소자를 포함할 수 있다. 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자는 저항 소자를 포함할 수 있다. 또한, 일부 실시예들에서 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자는 저항 소자와 직렬로 연결된 용량 소자를 포함할 수 있다.
일부 실시예들에서, 전압 분배 회로는 RF 신호 경로를 정의하는 제1 FET의 바디 노드를 포함해서, RF 신호 경로를 정의하는 FET의 바디 노드에 RF 신호 경로를 결합하도록 구성된 피드 포워드 용량 소자를 포함한다. 일부 실시예들에서, 전압 분배 회로는 RF 신호 경로를 정의하는 FET의 바디 노드에 RF 신호 경로를 결합하도록 구성된, 피드 포워드 저항 소자에 직렬로 연결된 피드 포워드 용량 소자룰 포함한다.
일부 실시예들에서, 전압 분배 회로는 RF 신호 경로를 정의하는 FET의 게이트 노드에 결합됨으로써 FET의 게이트 노드의 플로팅을 가능하게 하는 저항 소자를 포함할 수 있다. 저항 소자는 또한 RF 신호 경로를 정의하는 FET의 바디 노드에 결합됨으로써 FET의 바디 노드의 플로팅을 가능하게 할 수 있다.
일부 실시예들에 따르면, 예 12는 다이 상에 형성된 집적 회로(IC)에 관련된다. IC는 입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 갖는 스위치를 포함할 수 있고, 각각의 FET는 바디 노드를 갖는다. 스위치는 온 및 오프 상태들에 있을 수 있다. 일부 실시예들에서, 전압 분배 회로가 스위치에 결합되어 스위치에 걸친 전압 분배 변동을 감소시키도록 구성될 수 있다. 전압 분배 회로는 스위치가 온 상태에 있고 입력 포트에서 각각의 RF 신호를 만날 때, 스위치에 걸친 전압 분배 변동을 감소시키기 위해 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자들을 포함한다.
일부 실시예들에서, 송수신기 회로는 스위치에 전기적으로 연결되고 RF 신호들을 처리하도록 구성될 수 있다.
다수의 구현들에서 교시된 바와 같이, 예 12는 무선(RF) 주파수 디바이스에 대한 패키징된 모듈에 관련된다. 모듈은 패키징 기판, 및 반도체 다이 상에 형성되고 패키징 기판상에 실장된 집적 회로(IC)를 포함한다. IC는 입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 갖는 스위치를 포함할 수 있고, 각각의 FET는 바디 노드를 갖고, 스위치는 온 및 오프 상태들에 있을 수 있다. 전압 분배 회로는 스위치에 결합되어 스위치가 온 상태에 있고 입력 포트에서 각각의 RF 신호를 만날 때, 스위치에 걸친 전압 분배 변동을 감소시킬 수 있다. 일부 실시예들에서, 전압 분배 회로는 RF 신호 경로를 정의하는 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함할 수 있다.
일부 실시예들에서, 패키징된 모듈은 또한 스위치로부터의 그리고 스위치로의 신호들의 통과를 촉진하도록 구성된 적어도 하나의 연결을 포함할 수 있다. 일부 실시예들에서, 패키징된 모듈은 또한 스위치에 대한 보호를 제공하도록 구성된 패키징 구조를 포함할 수 있다.
일부 구현들에 따르면, 예 12는 무선 디바이스에 관련된다. 무선 디바이스는 무선 주파수(RF) 신호들의 송신 및 수신을 촉진하도록 구성된 적어도 하나의 안테나를 포함할 수 있다. 또한 무선 디바이스는 또한 안테나에 결합되고 무선 주파수(RF) 신호들을 처리하도록 구성된 송수신기를 포함할 수 있다. 일부 실시예들에서, 무선 디바이스는 입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 갖는 스위치를 포함할 수 있고, 각각의 FET는 바디 노드를 갖는다. 부가적으로, 스위치는 온 및 오프 상태들에 있을 수 있도록 구성될 수 있다. 일부 실시예들에서, 전압 분배 회로는 스위치에 결합되어 스위치가 온 상태에 있고 입력 포트에서 각각의 RF 신호를 만날 때, 스위치에 걸친 전압 분배 변동을 감소시킬 수 있고, 전압 분배 회로는 RF 신호 경로를 정의하는 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함한다.
일부 실시예들에서, 무선 디바이스는 또한 배터리를 수용하고 배터리와 스위치 간의 전기적 연결을 제공하도록 구성된 리셉터클을 포함할 수 있다.
일부 실시예들에서, 예 12는 무선 주파수(RF) 스위칭 회로를 제조하는 방법에 관련된다. 이 방법은 기판을 제공 또는 형성하는 단계와, 입력단과 출력단 사이에 RF 신호 경로를 정의하기 위하여 기판상에 직렬로 연결된 하나 이상의 FET들을 형성하는 단계를 포함하고, 각각의 FET는 소스, 드레인, 게이트 노드 및 바디 노드를 갖는다. 이 방법은 또한 스위치에 걸친 감소된 전압 분배 변동을 제공하기 위해, 직렬로 연결된 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계는 용량 소자를 형성하는 단계를 포함한다. 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계는 또한 저항 소자를 형성하는 단계를 포함한다. 일부 실시예들에서, 기판은 반도체 기판을 포함할 수 있다. 일부 실시예들에서, 방법은 RF 신호 경로로부터, 입력단과 출력단 사이에 RF 신호 경로를 정의하는 선택된 FET의 바디 노드까지 피드 포워드 용량 소자를 형성하는 단계를 더 포함할 수 있다. 방법은 입력단과 출력단을 정의하는 FET의 게이트 노드에 결합됨으로써 FET의 게이트 노드의 플로팅을 가능하게 하는 저항 소자를 형성하는 단계를 더 포함할 수 있다. 일부 실시예들에서, 방법은 옵션으로 입력단과 출력단을 정의하는 FET의 바디 노드에 결합됨으로써 FET의 게이트 노드의 플로팅을 가능하게 하는 저항 소자를 형성하는 단계를 더 포함할 수 있다.
제품에서의 구현의 예들
여기서 설명된 FET 기반 스위치 회로들 및 바이어스/결합 구성들의 다양한 예들은 다수의 상이한 방식으로 또한 상이한 제품 레벨들에서 구현될 수 있다. 이런 제품 구현들 중 일부가 예로서 설명된다.
반도체 다이 구현
도 43a-43d는 하나 이상의 반도체 다이에서 이런 구현들의 비제한적인 예들을 개략적으로 도시한다. 도 43a는 일부 실시예에서 여기서 설명된 하나 이상의 특징들을 구비한 스위치 회로(120) 및 바이어스/결합 회로(150)가 다이(800)상에 구현될 수 있음을 도시한다. 도 43b는 일부 실시예에서 바이어스/결합 회로(150)중 적어도 일부가 도 43a의 다이(800) 밖에 구현될 수 있음을 도시한다.
도 43c는 일부 실시예에서 여기서 설명된 하나 이상의 특징들을 구비한 스위치 회로(120)가 제1 다이(800a) 상에 구현될 수 있으며, 여기서 설명된 하나 이상의 특징들을 구비한 바이어스/결합 회로(150)가 제2 다이(800b) 상에 구현될 수 있음을 도시한다. 도 43d는 일부 실시예에서 바이어스/결합 회로(150)가 도 43c의 제1 다이(800a) 상에 구현될 수 있음을 도시한다.
패키징된 모듈 구현
일부 실시예에서, 여기서 설명된 하나 이상의 특징들을 구비한 하나 이상의 다이는 패키징된 모듈에서 구현될 수 있다. 이런 모듈의 예는 도 44a(평면도) 및 도 44b(측면도)에 도시되어 있다. 스위치 회로 및 바이어스/결합 회로 모두가 동일 다이 상에 있는 것으로 설명된다 할지라도(도 44a의 예시적 구성), 패키징된 모듈은 다른 구성들을 기초로 할 수 있음을 이해할 것이다.
모듈(810)은 패키징 기판(812)을 포함하는 것으로 도시되어 있다. 이런 패키징 기판은 복수의 컴포넌트들을 수용하도록 구성될 수 있으며, 예를 들어 라미네이트 기판을 포함할 수 있다. 패키징 기판(812) 상에 실장된 컴포넌트들은 하나 이상의 다이들을 포함할 수 있다. 도시된 예에서, 스위치 회로(120) 및 바이어스/결합 회로(150)를 구비한 다이(800)가 패키징 기판(812) 상에 실장되는 것으로 도시되어 있다. 다이(800)는 연결-와이어본드들(816)과 같은 연결들을 통해 모듈의 다른 부분들에(또한 둘 이상의 다이가 이용되는 경우 서로) 전기적으로 연결될 수 있다. 이런 연결-와이어본드들은 다이(800) 상에 형성된 접접 패드들(818)과 패키징 기판(812) 상에 형성된 콘택 패드들(814) 사이에 형성될 수 있다. 일부 실시예들에서, 하나 이상의 표면 실장 디바이스(SMD)(822)가 모듈(810)의 다양한 기능을 촉진하기 위하여 패키징 기판(812) 상에 실장될 수 있다.
일부 실시예들에서, 패키징 기판(812)은 다양한 컴포넌트들을 서로 상호 연결하고/하거나 외부 연결들을 위한 콘택 패드들에 상호 연결하기 위한 전기적 연결 경로들을 포함할 수 있다. 예를 들어, 연결 경로(832)가 예시의 SMD(822)와 다이(800)를 상호 연결하는 것으로 도시되어 있다. 다른 예에서, 연결 경로(832)가 SMD(822)를 외부-연결 콘택 패드(834)에 상호 연결하는 것으로 도시되어 있다. 또 다른 예에서, 연결 경로(832)가 다이(800)를 접지-연결 콘택 패드들(836)에 상호 연결하는 것으로 도시되어 있다.
일부 실시예들에서, 패키징 기판(812) 위의 공간 및 이 공간상에 실장된 다양한 컴포넌트들은 오버몰드 구조(830)로 충진될 수 있다. 이런 오버몰드 구조는 외부 소자들로부터 컴포넌트들 및 와이어본드들에 대한 보호와 패키징된 모듈(810)의 보다 쉬운 취급을 포함하는 다수의 바람직한 기능들을 제공할 수 있다.
도 45는 도 44a 및 도 44b를 참고로 설명된 모듈(810)에 구현될 수 있는 예시적인 스위칭 구성의 개략도이다. 이런 예에서, 스위치 회로(120)는 SP9T 스위치인 것으로 도시되어 있으며, 극은 안테나에 연결 가능하고 스로들은 다양한 Rx 및 Tx 경로들에 연결 가능하다. 이런 구성은 예를 들어 무선 디바이스들에서 다중 대역 동작들을 촉진할 수 있다.
모듈(810)은 스위치 회로(120) 및/또는 바이어스/결합 회로(150)의 동작을 촉진하기 위하여 전력(예를 들어, 공급 전압 VDD) 및 제어 신호를 수신하기 위한 인터페이스를 더 포함할 수 있다. 일부 구현들에서, 공급 전압 및 제어 신호들은 바이어스/결합 회로(150)를 통해 스위치 회로(120)에 인가될 수 있디.
무선 디바이스 구현
일부 구현들에서, 여기서 설명된 하나 이상의 특징들을 구비한 디바이스 및/또는 회로는 무선 디바이스와 같은 RF 디바이스에 포함될 수 있다. 이런 디바이스 및/또는 회로는 직접 무선 디바이스에 구현되거나, 여기서 설명된 바와 같은 모듈 형식으로 구현되거나, 이들의 일부 조합으로 구현될 수 있다. 일부 실시예들에서, 이런 무선 디바이스는 예를 들어 휴대 전화, 스마트폰, 전화 기능이 있거나 없는 핸드헬드 무선 디바이스, 무선 태블릿 등을 포함할 수 있다.
도 46은 여기서 설명된 하나 이상의 특징들을 구비한 예시적인 무선 디바이스(900)를 개략적으로 도시한다. 여기서 설명된 다양한 스위치들 및 다양한 바이어싱/결합 구성들의 맥락에서, 스위치 회로(120) 및 바이어스/결합 회로(150)는 모듈(810)의 일부일 수 있다. 일부 실시예들에서, 이런 스위치 모듈은 예를 들어 무선 디바이스(900)의 다중 대역 다중 모드 동작을 촉진할 수 있다.
예시적인 무선 디바이스(900)에서, 복수의 전력 증폭기(PA)들을 구비한 PA 모듈(916)이 증폭된 RF 신호를 스위치(120)에 (듀플렉서(920)를 통해) 제공할 수 있으며, 스위치(120)는 증폭된 RF 신호를 안테나로 라우팅할 수 있다. PA 모듈(916)은 공지된 방식으로 구성되고 동작할 수 있는 송수신기(914)로부터 증폭되지 않은 RF 신호를 수신할 수 있다. 송수신기는 또한 수신된 신호들을 처리하도록 구성될 수 있다. 송수신기(914)는 사용자에게 적합한 데이터 및/또는 음성 신호들과 송수신기(914)에 적합한 RF 신호들 사이에 변환을 제공하도록 구성되는 베이스밴드 서브 시스템(910)과 상호 작용하는 것으로 도시되어 있다. 송수신기(914)는 또한 무선 디바이스(900)의 동작을 위한 전력을 관리하도록 구성되는 전력 관리 컴포넌트(906)에 연결되는 것으로 도시되어 있다. 이런 전력 관리 컴포넌트는 또한 베이스밴드 서브 시스템(910) 및 모듈(810)의 동작들을 제어할 수 있다.
베이스밴드 서브 시스템(910)은 사용자에게 제공되며 사용자로부터 수신되는 음성 및/또는 데이터의 다양한 입력 및 출력을 촉진하기 위하여 사용자 인터페이스(902)에 연결되는 것으로 도시되어 있다. 베이스밴드 서브 시스템(910)은 무선 디바이스의 동작을 촉진하기 위해 데이터 및/또는 명령어들을 저장하며 그리고/또는 사용자를 위한 정보의 저장을 제공하도록 구성된 메모리(904)에 연결될 수 있다.
일부 실시예들에서, 듀플렉서(920)는 공통 안테나(예를 들어, 924)를 이용하여 전송 및 수신 동작들이 동시에 수행되는 것을 가능하게 할 수 있다. 도 46에서, 수신된 신호들은 예를 들어 저잡음 증폭기(LNA)를 포함할 수 있는 "Rx" 경로들(도시 안 됨)로 라우팅되는 것으로 도시되어 있다.
다수의 다른 무선 디바이스 구성들이 여기서 설명된 하나 이상의 특징들을 이용할 수 있다. 예를 들어, 무선 디바이스는 다중 대역 디바이스일 필요는 없다. 다른 예에서, 무선 디바이스는 다이버시티 안테나와 같은 추가 안테나들, 및 와이파이, 블루투스 및 GPS와 같은 추가 연결 특징들을 포함할 수 있다.
상이한 예들로부터 특징들의 결합
여기서 설명된 바와 같이, 각각의 예와 연관된 하나 이상의 특징들은 하나 이상의 바람직한 구성들을 생성할 수 있다. 일부 구현들에서, 여기서 설명된 상이한 예들로부터의 다양한 특징들을 결합하여 하나 이상의 바람직한 구성들을 생성할 수 있다. 도 47은 제1 특징(i,x)이 제2 특징(j,y)과 결합되는 것으로 도시되어 있는 결합 구성(1000)을 개략적으로 도시한다. 인덱스들 "i" 및 "j"는 예를 들어 N개의 예 중의 예시 번호이며, i=1, 2, ..., N-1, N이고 j=1, 2, ..., N-1, N이다. 일부 구현들에서, 결합 구성(1000)의 제1 및 제2 특징들에 있어서 i
j이다. 인덱스 "x"는 i번째 예와 연관된 개별 특징을 나타낼 수 있다. 인덱스 "x"는 i번째 예와 연관된 특징들의 결합을 나타낼 수 있다. 유사하게, 인덱스 "y"는 j번째 예와 연관된 개별 특징을 나타낼 수 있다. 인덱스 "y"는 j번째 예와 연관된 특징들의 결합을 나타낼 수 있다. 여기서 설명한 바와 같이, N의 값은 12일 수 있다.
2개의 상이한 예들로부터 특징들을 결합하는 맥락에서 설명된다 할지라도, 2 보다 적거나 또는 많은 예로부터의 특징들이 또한 결합될 수 있음을 이해할 것이다. 예를 들어, 1개, 3개, 4개, 5개 등의 예로부터의 특징들을 결합하여 결합 구성을 생성할 수 있다.
일반적인 설명들
상세한 설명 및 청구항을 통틀어 문맥상 명확하게 달리 요구하지 않는 한, 단어 "포함한다(comprise)", "포함하는(comprising)" 등은 배타적(exclusive) 또는 철저히 드러낸(exhaustive)의 의미가 아니라 포함적 의미; 즉, "포함하지만, 이들로 제한되는 것은 아니다"라는 의미로 해석되어야 한다. 단어 "결합된(coupled)"이란, 일반적으로 여기서 사용될 때, 직접 결합되거나, 하나 이상의 중간 요소를 통해 결합될 수 있는 2개 이상의 요소를 말한다. 추가로, 단어 "여기서", "위에", "아래에", 및 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정한 부분이 아니라 전체로서의 본 출원을 말한다. 문맥상 허용된다면, 단수 또는 복수를 이용한 상기 상세한 설명의 단어들은 또한, 각각 복수 또는 단수를 포함할 수 있다. 2개 이상의 항목들의 목록에 관련하여 단어 "또는"은, 다음과 같은 해석들 모두를 포괄한다: 목록 내의 항목들 중 임의의 것, 목록 내의 항목들 모두, 및 목록 내의 항목들의 임의의 조합.
본 발명의 실시예의 상기 상세한 설명은 철저히 드러내기 위한 것이거나 본 발명을 전술된 바로 그 형태로 제한하기 위한 것이 아니다. 본 발명의 특정 실시예 및 예가 예시의 목적을 위해 전술되었지만, 통상의 기술자라면 인지하는 바와 같이, 본 발명의 범위 내에서 다양한 균등한 수정이 가능하다. 예를 들어, 프로세스와 블록들이 주어진 순서로 제시되었지만, 대안적 실시예는 상이한 순서로, 단계들을 갖는 루틴을 수행하거나, 블록들을 갖는 시스템을 이용할 수 있고, 일부 프로세스 또는 블록들은 삭제, 이동, 추가, 세분, 결합 및/또는 수정될 수 있다. 이들 프로세스 또는 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스 또는 블록들이 때때로 순차적으로 수행되는 것으로 도시되었지만, 이들 프로세스 또는 블록들은 그 대신에 병렬로 수행되거나, 상이한 시간들에서 수행될 수도 있다.
여기서 제공된 본 발명의 교시는 반드시 전술된 시스템이 아니라, 다른 시스템에도 적용될 수 있다. 전술된 다양한 실시예들의 요소들 및 작용들은 결합되어 추가의 실시예를 제공할 수 있다.
본 발명의 소정 실시예들이 설명되었지만, 이들 실시예들은 단지 예시로서 제시되었고, 본 개시의 범위를 제한하기 위한 것이 아니다. 사실상, 여기서 설명된 신규한 방법 및 시스템은 다양한 다른 형태로 구현될 수 있다; 또한, 본 개시의 사상으로부터 벗어나지 않고 여기서 설명된 방법 및 실시예들의 형태에서 다양한 생략, 대체, 및 변경이 이루어질 수 있다. 첨부된 청구항들 및 그들의 등가물들은 본 개시의 범위 및 사상에 드는 이러한 형태나 변형을 포괄하는 것으로 의도되어 있다.
Claims (326)
- 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 제1 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 제1 FET 각각은 각자의 바디(body) 및 게이트를 가짐 -; 및
상기 적어도 하나의 제1 FET의 각자의 바디와 게이트를 결합하는 결합 회로(coupling circuit) - 상기 결합 회로는 저항 결합 모드(resistive-coupling mode)와 바디 플로팅 모드(body-floating mode) 사이에서 스위칭 가능하도록 구성됨 -
를 포함하는 RF 스위치. - 제1항에 있어서, 상기 제1 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제1항에 있어서, 상기 결합 회로는 결합 스위치와 직렬인 저항을 포함하는 RF 스위치.
- 제3항에 있어서, 상기 결합 스위치는 제2 FET를 포함하는 RF 스위치.
- 제4항에 있어서, 상기 바디 플로팅 모드로 넘어가도록 상기 제1 FET가 온일 때 상기 제2 FET는 오프인 RF 스위치.
- 제5항에 있어서, 상기 저항 결합 모드로 넘어가도록 상기 제1 FET가 오프일 때 상기 제2 FET는 온인 RF 스위치.
- 제1항에 있어서, 상기 게이트에 연결된 게이트 바이어스 저항기를 더 포함하는 RF 스위치.
- 제1항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 제1 FET가 온 상태에 있을 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제8항에 있어서, 상기 적어도 하나의 제1 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
상기 적어도 하나의 FET 각각이 온일 때의 바디 플로팅 모드와 상기 적어도 하나의 FET 각각이 오프일 때의 저항 결합 모드 사이에서 스위칭하는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성됨 -
를 포함하는 반도체 다이. - 제11항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제12항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 결합 회로를 형성하는 단계; 및
상기 결합 회로를 상기 적어도 하나의 FET 각각의 각자의 바디 및 게이트와 연결하는 단계 - 상기 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성됨 -
를 포함하는 반도체 다이 제조 방법. - 제14항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성됨 -
를 포함하는 RF 스위치 모듈. - 제16항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제16항에 있어서, 상기 결합 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제16항에 있어서, 상기 결합 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제16항에 있어서, 상기 결합 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함하고, 상기 결합 회로는 저항 결합 모드와 바디 플로팅 모드 사이에서 스위칭 가능하도록 구성됨 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 소스에 연결된 보상 회로 - 상기 보상 회로는 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하도록 구성됨 -
를 포함하는 RF 스위치. - 제22항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제22항에 있어서, 상기 보상 회로는 비선형 커패시터를 포함하는 RF 스위치.
- 제24항에 있어서, 상기 비선형 커패시터는 금속-산화물-반도체(MOS) 커패시터를 포함하는 RF 스위치.
- 제25항에 있어서, 상기 MOS 커패시터는 상기 FET에 의해 생성된 상기 비선형성 효과를 실질적으로 제거하기 위해 하나 이상의 고조파들을 생성하도록 구성되는 RF 스위치.
- 제26항에 있어서, 상기 MOS 커패시터는 FET 구조를 포함하는 RF 스위치.
- 제27항에 있어서, 상기 MOS 커패시터에 의해 생성된 상기 하나 이상의 고조파들은 상기 MOS 커패시터의 FET 구조에 제공되는 바디 바이어스 신호에 의해 적어도 부분적으로 제어되는 RF 스위치.
- 제23항에 있어서, 상기 비선형 커패시터는 상기 FET의 소스에 연결되는 RF 스위치.
- 제22항에 있어서, 상기 FET의 게이트에 연결되고 상기 FET의 게이트에 바이어스 신호를 제공하도록 구성된 게이트 바이어스 회로를 더 포함하는 RF 스위치.
- 제22항에 있어서, 상기 FET의 바디에 연결되고 상기 FET의 바디에 바이어스 신호를 제공하도록 구성된 바디 바이어스 회로를 더 포함하는 RF 스위치.
- 제22항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태에 있을 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제32항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 FET가 온 상태 또는 오프 상태에 있게 하는 단계; 및
상기 FET의 소스 또는 드레인에 다른 비선형 신호를 인가함에 의해 상기 FET의 비선형 효과를 보상하는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 소스에 연결되는 보상 회로 - 상기 보상 회로는 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하도록 구성됨 -
를 포함하는 반도체 다이. - 제35항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제36항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 보상 회로를 형성하는 단계; 및
상기 보상 회로가 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하는 것을 허용하도록 상기 보상 회로를 상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인에 연결하는 단계
를 포함하는 반도체 다이 제조 방법. - 제38항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로 - 상기 보상 회로는 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하도록 구성됨 -
를 포함하는 RF 스위치 모듈. - 제40항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제40항에 있어서, 상기 보상 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제40항에 있어서, 상기 보상 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제40항에 있어서, 상기 보상 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인에 연결된 보상 회로를 더 포함하고, 상기 보상 회로는 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하도록 구성됨 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 드레인에 연결되는 보상 회로 - 상기 보상 회로는 상기 적어도 하나의 FET에 의해 생성된 비선형성 효과를 보상하도록 구성됨 -
를 포함하는 RF 스위치. - 제46항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제46항에 있어서, 상기 보상 회로는 비선형 커패시터를 포함하는 RF 스위치.
- 제48항에 있어서, 상기 비선형 커패시터는 금속-산화물-반도체(MOS) 커패시터를 포함하는 RF 스위치.
- 제49항에 있어서, 상기 MOS 커패시터는 상기 FET에 의해 생성된 상기 비선형성 효과를 실질적으로 제거하기 위하여 하나 이상의 고조파들을 생성하도록 구성되는 RF 스위치.
- 제50항에 있어서, 상기 MOS 커패시터는 FET 구조를 포함하는 RF 스위치.
- 제51항에 있어서, 상기 MOS 커패시터에 의해 생성된 상기 하나 이상의 고조파들은 상기 MOS 커패시터의 FET 구조에 제공된 바디 바이어스 신호에 의해 적어도 부분적으로 제어되는 RF 스위치.
- 제46항에 있어서, 상기 FET의 게이트에 연결되고 상기 FET의 게이트에 바이어스 신호를 제공하도록 구성되는 게이트 바이어스 회로를 더 포함하는 RF 스위치.
- 제46항에 있어서, 상기 FET의 바디에 연결되고 상기 FET의 바디에 바이어스 신호를 제공하도록 구성되는 바디 바이어스 회로를 더 포함하는 RF 스위치.
- 제46항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태에 있을 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제55항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -;
각자의 게이트들 각각에 연결된 스위칭 가능 저항 결합 회로; 및
각자의 바디들 각각에 연결된 스위칭 가능 저항 접지 회로
를 포함하는 RF 스위치. - 제57항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제57항에 있어서, 상기 스위칭 가능 저항 결합 회로는 제1 결합 스위치와 직렬인 바이어스 저항기를 포함하는 RF 스위치.
- 제59항에 있어서, 상기 스위칭 가능 저항 접지 회로는 제2 결합 스위치와 직렬인 바디 저항기를 포함하는 RF 스위치.
- 제59항에 있어서, 상기 바디 및 상기 게이트를 플로팅시킴으로써 감소된 삽입 손실을 가져오도록 상기 FET가 온일 때 상기 제1 및 제2 결합 스위치들 각각은 오프인 RF 스위치.
- 제61항에 있어서, 상기 바디에 접지 바이어스를 제공하고 상기 게이트에 RF 접지를 제공하여, 상기 RF 스위치의 격리 성능을 개선하도록 상기 FET가 오프일 때 상기 제1 및 제2 결합 스위치들 각각은 온인 RF 스위치.
- 제57항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제63항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계;
각각의 FET가 온 상태에 있을 때 상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디를 플로팅시키는 단계; 및
각각의 FET가 오프 상태에 있을 때 상기 각자의 바디에 접지 바이어스를 제공하며 상기 각자의 게이트에 RF 접지를 제공하는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 게이트에 연결된 스위칭 가능 저항 회로를 포함하는 결합 회로 - 상기 결합 회로는 상기 적어도 하나의 FET 각각의 각자의 바디에 연결된 스위칭 가능 저항 접지 회로를 더 포함함 -
를 포함하는 반도체 다이. - 제66항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제67항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 각자의 게이트들 각각에 연결되는 스위칭 가능 저항 결합 회로를 형성하는 단계; 및
상기 반도체 기판상에 각자의 바디들 각각에 연결되는 스위칭 가능 저항 접지 회로를 형성하는 단계
를 포함하는 반도체 다이 제조 방법. - 제69항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 게이트에 연결된 스위칭 가능 저항 회로를 포함하는 결합 회로 - 상기 결합 회로는 상기 적어도 하나의 FET 각각의 각자의 바디에 연결된 스위칭 가능 저항 접지 회로를 더 포함함 -
를 포함하는 RF 스위치 모듈. - 제71항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제71항에 있어서, 상기 결합 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제71항에 있어서, 상기 결합 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제71항에 있어서, 상기 결합 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 게이트에 연결된 스위칭 가능 저항 회로 및 상기 적어도 하나의 FET 각각의 각자의 바디에 연결된 스위칭 가능 저항 접지 회로를 갖는 결합 회로를 더 포함함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET 각자의 바디를 기준 노드에 연결하는 공진 회로 - 상기 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로(approximately closed circuit)로서 거동하며 동작 주파수에서 대략적인 개방 회로(approximately open circuit)로서 거동하도록 구성되며, 상기 대략적인 폐회로는 상기 바디로부터 상기 기준 노드로의 표면 전하의 제거를 가능하게 함 -
를 포함하는 RF 스위치. - 제77항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제77항에 있어서, 상기 공진 회로는 커패시터와 전기적으로 병렬인 인덕터를 갖는 LC 회로를 포함하는 RF 스위치.
- 제79항에 있어서, 상기 공진 회로는 상기 바디를 상기 기준 노드에 연결하거나 또는 상기 기준 노드로부터 분리하도록 구성된 바디 스위치를 더 포함하는 RF 스위치.
- 제80항에 있어서, 상기 바디 스위치는 제2 FET를 포함하는 RF 스위치.
- 제80항에 있어서, 상기 제1 FET의 바디를 플로팅시키기 위해 상기 제1 FET가 온일 때 상기 제2 FET는 오프가 되도록 구성되는 RF 스위치.
- 제81항에 있어서, 상기 바디로부터 상기 기준 노드로의 표면 전하의 제거를 촉진하기 위해 상기 제1 FET가 오프일 때 상기 제2 FET는 온이 되도록 더 구성되는 RF 스위치.
- 제77항에 있어서, 상기 기준 노드는 접지 노드를 포함하는 RF 스위치.
- 제77항에 있어서, 상기 FET의 게이트에 연결되고 상기 FET의 게이트에 바이어스 신호를 제공하도록 구성되는 게이트 바이어스 회로를 더 포함하는 RF 스위치.
- 제77항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제86항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
선택된 값 아래의 저주파수들에서 상기 적어도 하나의 FET 각각의 각자의 바디로부터 표면 전하를 선택적으로 제거하는 단계 - 상기 선택적으로 제거하는 단계는 상기 저주파수들에서 대략적인 폐회로로서 거동하는 공진 회로에 의해 촉진됨 -
를 포함하는 RF 스위치 동작 방법. - 제88항에 있어서, 상기 공진 회로는 동작 주파수에서 대략적인 개방 회로로서 더 거동하는 RF 스위치 동작 방법.
- 제89항에 있어서, 상기 공진 회로는 LC 회로를 포함하는 RF 스위치 동작 방법.
- 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로 - 상기 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 거동하며 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성되며, 상기 대략적인 폐회로는 상기 각자의 바디로부터 상기 기준 노드로의 표면 전하의 제거를 가능하게 함 -
를 포함하는 반도체 다이. - 제91항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제92항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 공진 회로를 형성하는 단계 - 상기 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 거동하며 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성됨 -; 및
상기 공진 회로를 상기 적어도 하나의 FET 각각의 각자의 바디와 기준 노드 사이에 연결하여, 상기 공진 회로가 대략적으로 닫힐 때 상기 각자의 바디로부터 상기 기준 노드로의 표면 전하의 제거를 가능하게 하는 단계
를 포함하는 반도체 다이 제조 방법. - 제94항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로 - 상기 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 거동하며 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성되며, 상기 대략적인 폐회로는 상기 각자의 바디로부터 상기 기준 노드로의 표면 전하의 제거를 가능하게 함 -
를 포함하는 RF 스위치 모듈. - 제96항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제96항에 있어서, 상기 공진 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제96항에 있어서, 상기 공진 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제96항에 있어서, 상기 공진 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되며, 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 바디를 기준 노드에 연결하는 공진 회로를 더 포함하고, 상기 공진 회로는 선택된 값 아래의 저주파수들에서 대략적인 폐회로로서 거동하며 동작 주파수에서 대략적인 개방 회로로서 거동하도록 구성되며, 상기 대략적인 폐회로는 상기 각자의 바디로부터 상기 기준 노드로의 표면 전하의 제거를 가능하게 함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 바디와 게이트 사이에 배치된 결합 회로 - 상기 결합 회로는 상기 각자의 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 RF 스위치. - 제102항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제102항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 포함하는 RF 스위치.
- 제104항에 있어서, 상기 커패시터 및 상기 저항기는 상기 스위치의 원하는 혼변조 왜곡(IMD) 레벨을 야기하도록 선택되며, 상기 원하는 IMD 레벨은 설정된 임계값 아래에 있는, RF 스위치.
- 제102항에 있어서, 상기 게이트에 연결된 게이트 바이어스 저항기를 더 포함하는 RF 스위치.
- 제102항에 있어서, 상기 바디에 연결된 바디 바이어스 저항기를 더 포함하는 RF 스위치.
- 제102항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 적어도 하나의 FET 모두가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제108항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 대응하는 게이트 사이에 배치되는 결합 회로를 통해 상기 적어도 하나의 FET 각각의 각자의 바디로부터 계면 전하를 방전시키는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트 사이에 배치되는 결합회로 - 상기 결합 회로는 상기 각자의 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 반도체 다이. - 제111항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제112항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 바디 및 게이트에 연결되는 결합 회로를 상기 반도체 기판상에 형성하여 상기 각자의 바디로부터의 계면 전하의 방전을 가능하게 하는 단계
를 포함하는 반도체 다이 제조 방법. - 제114항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 제114항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트 사이에 배치되는 결합 회로 - 상기 결합 회로는 상기 각자의 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 RF 스위치 모듈. - 제117항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제117항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 포함하는 RF 스위치 모듈.
- 제117항에 있어서, 상기 결합 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제117항에 있어서, 상기 결합 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제117항에 있어서, 상기 결합 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 바디와 게이트 사이에 배치되는 결합 회로를 더 포함하며, 상기 결합 회로는 상기 각자의 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -; 및
제1 경로 및 제2 경로를 포함하는 결합 회로 - 상기 제1 경로는 상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이에 있으며, 상기 제2 경로는 상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이에 있고, 상기 결합 회로는 상기 결합된 게이트 및 바디 중 어느 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 RF 스위치. - 제124항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제124항에 있어서, 상기 결합 회로는 제1 RC 회로 및 제2 RC 회로를 포함하며, 상기 제1 RC 회로는 제1 저항기와 직렬인 제1 커패시터를 구비하여 상기 게이트로부터의 방전을 가능하게 하고, 상기 제2 RC 회로는 제2 저항기와 직렬인 제2 커패시터를 구비하여 상기 바디로부터의 방전을 가능하게 하는 RF 스위치.
- 제124항에 있어서, 상기 제1 및 제2 경로들 각각은 상기 드레인에 연결되는 RF 스위치.
- 제124항에 있어서, 상기 게이트에 연결되며 상기 게이트를 플로팅시키도록 구성되는 게이트 저항기를 더 포함하는 RF 스위치.
- 제124항에 있어서, 상기 바디에 연결되며 상기 바디를 플로팅시키도록 구성되는 바디 저항기를 더 포함하는 RF 스위치.
- 제124항에 있어서, 상기 바디와 상기 게이트 사이의 다이오드-바디 연결을 더 포함하는 RF 스위치.
- 제124항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제131항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하는 단계; 및
제1 및 제2 경로들 중 적어도 하나를 제공함으로써, 상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디 중 적어도 하나로부터 계면 전하를 방전시키는 단계 - 상기 제1 경로는 각자의 소스 또는 각자의 드레인과 대응하는 게이트 사이에 있으며, 상기 제2 경로는 각자의 소스 또는 각자의 드레인과 대응하는 바디 사이에 있음 -
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
제1 및 제2 경로들 중 적어도 하나를 포함하는 결합 회로 - 상기 제1 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이에 있으며, 상기 제2 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이에 있고, 상기 결합 회로는 상기 결합된 각자의 게이트 및 바디 중 어느 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 반도체 다이. - 제134항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 구비한 적어도 하나의 RC 회로를 포함하는 반도체 다이.
- 제134항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제136항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 결합 회로를 형성하는 단계; 및
상기 결합 회로를 이용하여 제1 및 제2 경로들 중 적어도 하나를 형성하는 단계 - 상기 제1 경로는 상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이에 있으며, 상기 제2 경로는 상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이에 있고, 상기 결합 회로는 상기 결합된 게이트 및 바디 중 어느 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 반도체 다이 제조 방법. - 제138항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
제1 및 제2 경로들 중 적어도 하나를 포함하는 결합 회로 - 상기 제1 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이에 있으며, 상기 제2 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이에 있고, 상기 결합 회로는 상기 결합된 게이트 및 바디 중 어느 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 RF 스위치 모듈. - 제140항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제140항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 구비한 적어도 하나의 RC 회로를 포함하는 RF 스위치 모듈.
- 제142항에 있어서, 상기 RC 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제142항에 있어서, 상기 RC 회로의 적어도 일부는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제142항에 있어서, 상기 RC 회로의 적어도 일부는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 제1 및 제2 경로들 중 적어도 하나를 포함하는 결합 회로를 더 포함하고, 상기 제1 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이에 있으며, 상기 제2 경로는 상기 적어도 하나의 FET 각각의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이에 있고, 상기 결합 회로는 상기 결합된 게이트 및 바디 중 어느 하나 또는 양자로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 무선 디바이스. - 제146항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 구비한 적어도 하나의 RC 회로를 포함하는 무선 디바이스.
- 제147항에 있어서, 상기 무선 디바이스는 LTE 통신 시스템에서 동작하도록 구성되는 무선 디바이스.
- 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 게이트 사이의 경로를 포함하는 결합 회로 - 상기 결합 회로는 상기 결합된 게이트로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
을 포함하는 RF 스위치. - 제149항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제149항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 구비한 RC 회로를 포함하여 상기 게이트로부터의 방전을 가능하게 하는 RF 스위치.
- 제149항에 있어서, 상기 경로는 상기 드레인에 연결되는 RF 스위치.
- 제149항에 있어서, 상기 게이트에 연결되며 상기 게이트를 플로팅시키도록 구성되는 게이트 저항기를 더 포함하는 RF 스위치.
- 제149항에 있어서, 상기 바디에 연결되며 상기 바디를 플로팅시키도록 구성되는 바디 저항기를 더 포함하는 RF 스위치.
- 제149항에 있어서, 상기 바디와 상기 게이트 사이의 다이오드-바디 연결을 더 포함하는 RF 스위치.
- 제149항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제156항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 소스, 드레인, 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 소스 또는 각자의 드레인과 각자의 바디 사이의 경로를 포함하는 결합 회로 - 상기 결합 회로는 상기 결합된 바디로부터의 계면 전하의 방전을 가능하게 하도록 구성됨 -
를 포함하는 RF 스위치. - 제158항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제158항에 있어서, 상기 결합 회로는 저항기와 직렬인 커패시터를 구비한 RC 회로를 포함하여 상기 바디로부터의 방전을 가능하게 하는 RF 스위치.
- 제158항에 있어서, 상기 경로는 상기 드레인에 연결되는 RF 스위치.
- 제158항에 있어서, 상기 게이트에 연결되며 상기 게이트를 플로팅시키도록 구성되는 게이트 저항기를 더 포함하는 RF 스위치.
- 제158항에 있어서, 상기 바디에 연결되며 상기 바디를 플로팅시키도록 구성되는 바디 저항기를 더 포함하는 RF 스위치.
- 제158항에 있어서, 상기 바디와 상기 게이트 사이의 다이오드-바디 연결을 더 포함하는 RF 스위치.
- 제158항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제165항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치 시스템으로서,
제1 및 제2 노드들 사이에 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택(stack)을 구비한 스위치; 및
상기 스위치와 직렬로 연결되며, 상기 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성되는 커패시터
를 포함하는 RF 스위치 시스템. - 제167항에 있어서, 상기 FET들은 실리콘-온-절연체(SOI) FET들인 RF 스위치 시스템.
- 제167항에 있어서, 상기 제1 노드는 안테나 노드인 RF 스위치 시스템.
- 제169항에 있어서, 상기 커패시터는 상기 스위치와 상기 안테나 노드 사이에 배치되는 RF 스위치 시스템.
- 제169항에 있어서, 상기 스위치가 전송 경로의 일부이고, 상기 스위치의 제2 노드가 증폭된 RF 신호에 대한 입력 노드가 되는 RF 스위치 시스템.
- 제169항에 있어서, 상기 스위치가 수신 경로의 일부이고, 상기 스위치의 제2 노드가 상기 안테나로부터 수신된 RF 신호에 대한 출력 노드가 되는 RF 스위치 시스템.
- 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성되며, 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택을 구비한 스위치; 및
상기 반도체 기판상에 형성되며 상기 스위치와 직렬로 연결되는 커패시터 - 상기 커패시터는 상기 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성됨 -
를 포함하는 반도체 다이. - 제173항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제174항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 전계 효과 트랜지스터(FET)들의 스택을 직렬로 연결되도록 형성하는 단계; 및
상기 반도체 기판상에 커패시터를 상기 스택의 단부와 직렬로 연결되도록 형성하는 단계 - 상기 커패시터는 상기 스택에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성됨 -
를 포함하는 반도체 다이 제조 방법. - 제176항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택을 구비한 스위치를 포함함 -; 및
상기 스위치와 직렬로 연결된 커패시터 - 상기 커패시터는 상기 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성됨 -
를 포함하는 RF 스위치 모듈. - 제178항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제178항에 있어서, 상기 커패시터는 상기 FET들과 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제178항에 있어서, 상기 커패시터는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제178항에 있어서, 상기 커패시터 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
상기 송수신기와 통신하는 안테나;
상기 안테나 및 상기 송수신기에 상호 연결되며, 상기 RF 신호들을 상기 안테나로 그리고 상기 안테나로부터 선택적으로 라우팅하도록 구성된 스위치 모듈 - 상기 스위치 모듈은 직렬로 연결된 전계 효과 트랜지스터(FET)들의 스택을 구비한 스위치를 포함하며, 상기 스위치 모듈은 상기 스위치와 직렬로 연결된 커패시터를 더 포함하고, 상기 커패시터는 상기 스위치에서 저주파 차단기 신호가 기본 주파수 신호와 혼합되는 것을 방지하도록 구성됨 -
을 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치되는 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 FET 각각은 각자의 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 연결된 조정 가능 저항 회로
를 포함하는 RF 스위치. - 제184항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제184항에 있어서, 상기 조정 가능 저항 회로는 제2 저항기와 우회(bypass) 스위치의 병렬 결합과 직렬인 제1 저항기를 포함하는 RF 스위치.
- 제186항에 있어서, 상기 우회 스위치의 폐쇄는 상기 제2 저항기가 상기 조정 가능 저항에 대해 제1 저항을 야기하도록 우회되게 하며, 상기 우회 스위치의 개방은 대략 상기 제2 저항기의 값만큼 제1 저항보다 큰 제2 저항을 야기하는 RF 스위치.
- 제187항에 있어서, 상기 제1 저항은 바이어스 저항을 포함하는 RF 스위치.
- 제188항에 있어서, 상기 제2 저항은 혼변조 왜곡(IMD) 성능을 개선하도록 선택되며, 상기 제1 저항은 상기 FET의 스위칭 시간에 대한 감소된 영향을 야기하도록 선택되는 RF 스위치.
- 제184항에 있어서, 상기 조정 가능 저항 회로는 상기 게이트에 연결되는 RF 스위치.
- 제190항에 있어서, 상기 바디에 연결된 제2 조정 가능 저항 회로를 더 포함하는 RF 스위치.
- 제190항에 있어서, 상기 바디에 연결된 다이오드 바디 콘택(diode body contact)을 더 포함하는 RF 스위치.
- 제184항에 있어서, 일부 실시예들에서, 상기 조정 가능 저항 회로는 상기 바디에 연결되지만 상기 게이트에는 연결되지 않는 RF 스위치.
- 제184항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제194항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 연결된 회로의 저항을 조정하는 단계
를 포함하는 RF 스위치 동작 방법. - 제196항에 있어서, 상기 저항은 제1 및 제2 저항기들을 포함하며, 상기 조정하는 단계는 직렬로 연결되는 상기 제1 및 제2 저항기들 중 하나를 우회하는 단계를 포함하는 RF 스위치 동작 방법.
- 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 연결된 조정 가능 저항 회로
를 포함하는 반도체 다이. - 제198항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제199항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -;
상기 반도체 기판상에 조정 가능 저항 회로를 형성하는 단계; 및
상기 적어도 하나의 FET의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 상기 조정 가능 저항 회로를 연결하는 단계
를 포함하는 반도체 다이 제조 방법. - 제201항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 연결된 조정 가능 저항 회로
를 포함하는 RF 스위치 모듈. - 제203항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제203항에 있어서, 상기 조정 가능 저항 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제203항에 있어서, 상기 조정 가능 저항 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제203항에 있어서, 상기 조정 가능 저항 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 게이트 및 바디 중 어느 하나 또는 양자에 연결된 조정 가능 저항 회로를 더 포함함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET) - 각각의 FET는 게이트를 가짐 -; 및
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 포함하는 보상 회로망(compensation network)
을 포함하는 RF 스위치. - 제209항에 있어서, 상기 FET들의 적어도 일부는 실리콘-온-절연체(SOI) FET들인 RF 스위치.
- 제209항에 있어서, 상기 보상 회로망은 상기 복수의 FET 각각에 걸친 전압 스윙(voltage swing)을 줄이도록 구성되는 RF 스위치.
- 제209항에 있어서, 종단 FET의 소스를 상기 종단 FET의 게이트에 연결하는 피드 포워드(feed-forward) 회로를 더 포함하는 RF 스위치.
- 제212항에 있어서, 상기 피드 포워드 회로는 커패시터를 포함하는 RF 스위치.
- 제213항에 있어서, 상기 피드 포워드 회로는 상기 커패시터와 직렬인 저항기를 더 포함하는 RF 스위치.
- 제209항에 있어서, 상기 결합 회로는 커패시터를 포함하는 RF 스위치.
- 제215항에 있어서, 상기 커패시터들은 상기 제1 노드에서 상기 제2 노드로 상기 FET들을 횡단함에 따라 연속적으로 더 작은 용량 값들을 갖는 RF 스위치.
- 제215항에 있어서, 상기 결합 회로는 상기 커패시터와 직렬인 저항기를 더 포함하는 RF 스위치.
- 제209항에 있어서, 상기 결합 회로는 저항기를 포함하는 RF 스위치.
- 제209항에 있어서, 상기 FET들의 게이트들에 연결되고 상기 FET들의 게이트들에 바이어스 신호들을 제공하도록 구성되는 게이트 바이어스 회로망을 더 포함하는 RF 스위치.
- 제219항에 있어서, 상기 게이트 바이어스 회로망은 상기 게이트들 모두가 공통 바이어스 신호를 수신하도록 구성되는 RF 스위치.
- 제209항에 있어서, 상기 FET들의 바디들에 연결되고 상기 FET들의 바디들에 바이어스 신호들을 제공하도록 구성되는 바디 바이어스 회로망을 더 포함하는 RF 스위치.
- 제221항에 있어서, 상기 바디 바이어스 회로망은 상기 바디들 모두가 공통 바이어스 신호를 수신하도록 구성되는 RF 스위치.
- 제209항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태에 있을 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제223항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하며, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 제어하여 상기 FET들이 공동으로 온 상태 또는 오프 상태에 있게 하는 단계 - 각각의 FET는 게이트를 가짐 -; 및
이웃하는 FET들 각각의 게이트들을 결합하여 상기 복수의 FET 각각에 걸친 전압 스윙들을 줄이는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성되고 직렬로 연결된 복수의 전계 효과 트랜지스터(FET) - 각각의 FET는 게이트를 포함함 -; 및
상기 반도체 기판상에 형성되는 보상 회로망 - 상기 보상 회로망은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 포함함 -
을 포함하는 반도체 다이. - 제226항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제227항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 복수의 전계 효과 트랜지스터(FET)를 직렬로 연결되도록 형성하는 단계 - 각각의 FET는 게이트를 가짐 -;
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하도록 상기 반도체 기판상에 결합 회로를 형성하는 단계
를 포함하는 반도체 다이 제조 방법. - 제229항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트를 포함함 -; 및
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 포함하는 보상 회로망
을 포함하는 RF 스위치 모듈. - 제231항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제231항에 있어서, 상기 보상 회로망은 상기 복수의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제231항에 있어서, 상기 보상 회로망은 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제231항에 있어서, 상기 보상 회로망은 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하며, 각각의 FET는 게이트를 포함하고, 상기 스위치는 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 결합 회로를 구비한 보상 회로망을 더 포함함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 바디 및 대응하는 게이트를 가짐 -; 및
상기 적어도 하나의 FET의 상기 각자의 바디와 대응하는 게이트를 결합하는 결합 회로 - 상기 결합 회로는 저항기와 직렬로 연결되고 상기 각자의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함함 -
를 포함하는 RF 스위치. - 제237항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제237항에 있어서, 상기 다이오드의 애노드는 상기 바디에 연결되고, 상기 다이오드의 캐소드는 상기 저항기의 한 단부에 연결되며, 상기 저항기의 다른 단부는 상기 게이트에 연결되는 RF 스위치.
- 제239항에 있어서, 상기 다이오드 및 상기 저항기는 상기 스위치의 향상된 P1dB 및 IMD 성능을 야기하도록 구성되는 RF 스위치.
- 제237항에 있어서, 상기 게이트의 플로팅을 촉진하기 위하여 상기 게이트에 연결된 게이트 저항기를 더 포함하는 RF 스위치.
- 제237항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태에 있을 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제242항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하고, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
상기 적어도 하나의 FET 각자의 바디를 대응하는 게이트에 결합하는 결합 회로를 통해 상기 적어도 하나의 FET 각각의 각자의 바디로부터 과잉 전하를 제거하는 단계 - 상기 결합 회로는 저항기와 직렬인 다이오드를 포함함 -
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 바디와 대응하는 게이트를 결합하는 결합 회로 - 상기 결합 회로는 저항기와 직렬로 연결되고 상기 각자의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함함 -
를 포함하는 반도체 다이. - 제245항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제246항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 바디 및 대응하는 게이트를 가짐 -;
상기 반도체 기판상에 결합 회로를 형성하는 단계 - 상기 결합 회로는 저항기와 직렬인 다이오드를 포함함 -; 및
상기 적어도 하나의 FET의 상기 각자의 바디와 상기 각자의 게이트 사이에 상기 결합 회로를 연결하여 상기 각자의 바디로부터의 과잉 전하의 제거를 촉진하는 단계
를 포함하는 반도체 다이 제조 방법. - 제248항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 대응하는 게이트를 결합하는 결합 회로 - 상기 결합 회로는 저항기와 직렬로 연결되고 상기 각자의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함함 -
를 포함하는 RF 스위치 모듈. - 제250항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제250항에 있어서, 상기 결합 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제250항에 있어서, 상기 결합 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제250항에 있어서, 상기 결합 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 바디와 대응하는 게이트를 결합하는 결합 회로를 더 포함하며, 상기 결합 회로는 저항기와 직렬로 연결되고 상기 각자의 바디로부터의 과잉 전하의 제거를 촉진하도록 구성되는 다이오드를 포함함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 가짐 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함함 -
를 포함하는 RF 스위치. - 제256항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제256항에 있어서, 상기 결합 회로는 3차 혼변조 왜곡(IMD3) 성능을 현저하게 저하시키지 않고 2차 혼변조 왜곡(IMD2) 성능을 개선하도록 구성되는 RF 스위치.
- 제258항에 있어서, 상기 다이오드는 PMOS 다이오드를 포함하는 RF 스위치.
- 제258항에 있어서, 상기 다이오드의 애노드는 상기 바디에 연결되고, 상기 다이오드의 캐소드는 상기 게이트에 연결되는 RF 스위치.
- 제256항에 있어서, 상기 게이트에 연결된 게이트 바이어스 저항기를 더 포함하는 RF 스위치.
- 제256항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제262항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하고, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET)를 제어하여 상기 적어도 하나의 FET 각각이 온 상태 또는 오프 상태에 있게 하는 단계; 및
커패시터와 다이오드의 병렬 결합을 통해 상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성된 적어도 하나의 전계 효과 트랜지스터(FET); 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함함 -
를 포함하는 반도체 다이. - 제265항에 있어서, 상기 FET와 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제266항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 적어도 하나의 전계 효과 트랜지스터(FET)를 형성하는 단계 - 상기 적어도 하나의 FET 각각은 각자의 게이트 및 바디를 가짐 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트 사이에 있는 결합 회로를 상기 반도체 기판상에 형성하는 단계 - 상기 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함함 -;
를 포함하는 반도체 다이 제조 방법. - 제268항에 있어서, 상기 FET와 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함함 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함함 -
를 포함하는 RF 스위치 모듈. - 제270항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제270항에 있어서, 상기 결합 회로는 상기 적어도 하나의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제270항에 있어서, 상기 결합 회로는 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제270항에 있어서, 상기 결합 회로는 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 적어도 하나의 전계 효과 트랜지스터(FET)를 포함하며, 상기 스위치는 상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로를 더 포함하며, 상기 결합 회로는 다이오드와 전기적으로 병렬인 커패시터를 포함함 -
를 포함하는 무선 디바이스. - 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 배치된 적어도 하나의 전계 효과 트랜지스터(FET) - 상기 적어도 하나의 FET 각각은 각자의 바디 및 게이트를 가짐 -; 및
상기 적어도 하나의 FET 각각의 각자의 바디와 게이트를 결합하는 결합 회로 - 상기 결합 회로는 커패시터를 포함함 -
를 포함하는 RF 스위치. - 제276항에 있어서, 상기 FET는 실리콘-온-절연체(SOI) FET인 RF 스위치.
- 제276항에 있어서, 상기 결합 회로는 3차 혼변조 왜곡(IMD3) 성능을 현저하게 저하시키지 않고 2차 혼변조 왜곡(IMD2) 성능을 개선하도록 구성되는 RF 스위치.
- 제276항에 있어서, 상기 게이트에 연결된 게이트 바이어스 저항기를 더 포함하는 RF 스위치.
- 제276항에 있어서, 상기 바디에 연결된 바디 바이어스 저항기를 더 포함하는 RF 스위치.
- 제276항에 있어서, 상기 제1 노드는 전력 값을 갖는 RF 신호를 수신하도록 구성되며, 상기 제2 노드는 상기 FET가 온 상태일 때 상기 RF 신호를 출력하도록 구성되는 RF 스위치.
- 제281항에 있어서, 상기 적어도 하나의 FET는 직렬로 연결된 N개의 FET를 포함하고, 상기 N개의 수량은 상기 스위치 회로가 상기 RF 신호의 전력을 핸들링하는 것을 가능하게 하도록 선택되는 RF 스위치.
- 스위칭 회로로서,
무선 주파수(RF) 신호를 수신하도록 구성된 입력 포트;
상기 RF 신호를 출력하도록 구성된 출력 포트;
상기 입력 포트와 상기 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 포함하는 스위치 - 각각의 FET는 소스, 드레인, 게이트 노드 및 바디 노드를 가지며, 상기 스위치는 제1 상태와 제2 상태에 있을 수 있도록 구성되고, 상기 제1 상태는 상기 입력 포트와 출력 포트가 전기적으로 연결되어 이들 포트 사이에 상기 RF 신호의 통과가 가능한 것에 대응하며, 상기 제2 상태는 상기 입력 포트와 출력 포트가 전기적으로 격리되는 것에 대응함 -; 및
상기 스위치에 걸친 전압 분배 변동을 감소시키도록 구성된 전압 분배 회로 - 상기 전압 분배 회로는 상기 스위치가 상기 제1 상태에 있으며 상기 입력 포트에서 RF 신호를 만날(encounter) 때 상기 스위치에 걸친 전압 분배 변동을 감소시키도록 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함함 -
를 포함하는 스위칭 회로. - 제283항에 있어서, 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 상기 하나 이상의 소자는 용량 소자를 포함하는 스위칭 회로.
- 제283항에 있어서, 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 상기 하나 이상의 소자는 저항 소자를 포함하는 스위칭 회로.
- 제283항에 있어서, 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 상기 하나 이상의 소자는 저항 소자에 직렬로 연결된 용량 소자를 포함하는 스위칭 회로.
- 제283항에 있어서, 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 FET의 상기 바디 노드에 상기 RF 신호를 결합하도록 구성된 피드 포워드 용량 소자를 더 포함하는 스위칭 회로.
- 제287항에 있어서, 상기 피드 포워드 용량 소자는 상기 RF 신호 경로를 정의하는 제1 FET의 상기 바디 노드에 상기 제1 FET의 소스 또는 드레인을 통해 상기 RF 신호를 결합하도록 구성되는 스위칭 회로.
- 제283항에 있어서, 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 FET의 상기 바디 노드에 상기 RF 신호를 결합하도록 구성된, 저항 소자에 직렬로 연결된 피드 포워드 용량 소자를 더 포함하는 스위칭 회로.
- 제283항에 있어서, 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 FET의 상기 게이트 노드에 결합됨으로써, 상기 FET의 상기 게이트 노드의 플로팅을 가능하게 하는 저항 소자를 더 포함하는 스위칭 소자.
- 제283항에 있어서, 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 FET의 상기 바디 노드에 결합됨으로써, 상기 FET의 상기 바디 노드의 플로팅을 가능하게 하는 저항 소자를 더 포함하는 스위칭 소자.
- 다이 상에 형성된 집적 회로(IC)로서,
입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 포함하는 스위치 - 각각의 FET는 바디 노드를 가지며, 상기 스위치는 온 상태와 오프 상태에 있을 수 있도록 구성됨 -; 및
상기 스위치에 결합되고 상기 스위치에 걸친 전압 분배 변동을 감소시키도록 구성된 전압 분배 회로 - 상기 전압 분배 회로는 상기 스위치가 온 상태에 있으며 상기 입력 포트에서 각각의 RF 신호를 만날 때 상기 스위치에 걸친 전압 분배 변동을 감소시키기 위해 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함함 -
를 포함하는 IC. - 제292항에 있어서, 상기 스위치에 전기적으로 연결되며 RF 신호들을 처리하도록 구성되는 송수신기 회로를 더 포함하는 IC.
- 무선 주파수(RF) 디바이스를 위한 패키징된 모듈로서,
패키징 기판; 및
반도체 다이 상에 형성되며 상기 패키징 기판상에 실장된 집적 회로(IC)
를 포함하고,
상기 IC는 입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 구비한 스위치를 포함하고, 각각의 FET는 바디 노드를 가지며 상기 스위치는 온 상태와 오프 상태에 있을 수 있도록 구성되며, 상기 IC는 상기 스위치에 결합되고 상기 스위치가 온 상태에 있으며 상기 입력 포트에서 각각의 RF 신호를 만날 때 상기 스위치에 걸친 전압 분배 변동을 감소시키도록 구성되는 전압 분배 회로를 더 포함하고, 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함하는 패키징된 모듈. - 제294항에 있어서, 상기 스위치로의 그리고 상기 스위치로부터의 신호들의 통과를 촉진하도록 구성된 적어도 하나의 연결을 더 포함하는 패키징된 모듈.
- 제294항에 있어서, 상기 스위치에 대한 보호를 제공하도록 구성된 패키징 구조를 더 포함하는 패키징된 모듈.
- 무선 디바이스로서,
무선 주파수(RF) 신호들의 전송 및 수신을 촉진하도록 구성된 적어도 하나의 안테나;
상기 안테나에 결합되고 RF 신호들을 처리하도록 구성된 송수신기;
입력 포트와 출력 포트 사이에 RF 신호 경로를 정의하는 하나 이상의 전계 효과 트랜지스터(FET)를 구비한 스위치 - 각각의 FET는 바디 노드를 가지며, 상기 스위치는 온 상태와 오프 상태에 있을 수 있도록 구성됨 -; 및
상기 스위치에 결합되고 상기 스위치가 온 상태에 있으며 상기 입력 포트에서 RF 신호를 만날 때 상기 스위치에 걸친 전압 분배 변동을 감소시키도록 구성되는 전압 분배 회로 - 상기 전압 분배 회로는 상기 RF 신호 경로를 정의하는 하나 이상의 FET의 선택된 바디 노드에 결합된 하나 이상의 소자를 포함함 -
를 포함하는 무선 디바이스. - 제297항에 있어서, 배터리를 수용하고 상기 배터리와 상기 스위치 사이의 전기적 연결을 제공하도록 구성되는 리셉터클(receptacle)을 더 포함하는 무선 디바이스.
- 무선 주파수(RF) 스위칭 회로를 제조하는 방법으로서,
기판을 제공 또는 형성하는 단계;
입력단과 출력단 사이에 RF 신호 경로를 정의하기 위해 직렬로 연결된 하나 이상의 FET를 상기 기판상에 형성하는 단계 - 각각의 FET는 소스, 드레인, 게이트 노드 및 바디 노드를 가짐 -; 및
상기 스위칭 회로에 걸친 감소된 전압 분배 변동을 제공하기 위하여 직렬로 연결된 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계
를 포함하는 RF 스위칭 회로 제조 방법. - 제299항에 있어서, 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계는 용량 소자를 형성하는 단계를 포함하는 RF 스위칭 회로 제조 방법.
- 제299항에 있어서, 상기 하나 이상의 FET의 선택된 바디 노드에 결합된 소자를 형성하는 단계는 저항 소자를 형성하는 단계를 포함하는 RF 스위칭 회로 제조 방법.
- 제299항에 있어서, 상기 기판은 반도체 기판을 포함하는 RF 스위칭 회로 제조 방법.
- 제299항에 있어서, 상기 RF 신호 경로로부터, 상기 입력단과 상기 출력단 사이에 상기 RF 신호 경로를 정의하는 선택된 FET의 상기 바디 노드까지 피드 포워드 용량 소자를 형성하는 단계를 더 포함하는 RF 스위칭 회로 제조 방법.
- 제303항에 있어서, 상기 RF 신호 경로로부터 상기 선택된 FET의 바디 노드까지 상기 피드 포워드 용량 소자를 형성하는 단계는 상기 선택된 FET의 소스 또는 드레인으로부터 상기 FET의 바디 노드까지 상기 용량 소자를 형성하는 단계를 포함하는 RF 스위칭 회로 제조 방법.
- 제299항에 있어서, 상기 입력단 및 상기 출력단을 정의하는 FET의 상기 게이트 노드에 결합되어 상기 FET의 게이트 노드의 플로팅을 가능하게 하는 저항 소자를 형성하는 단계를 더 포함하는 RF 스위칭 회로 제조 방법.
- 제299항에 있어서, 상기 입력단 및 상기 출력단을 정의하는 FET의 상기 바디 노드에 결합되어 상기 FET의 바디 노드의 플로팅을 가능하게 하는 저항 소자를 형성하는 단계를 더 포함하는 RF 스위칭 회로 제조 방법.
- 무선 주파수(RF) 스위치로서,
제1 노드와 제2 노드 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET) - 각각의 FET는 게이트 및 바디를 가짐 -; 및
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트-결합 회로를 포함하는 보상 회로망 - 상기 보상 회로망은 상기 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디-결합 회로를 더 포함함 -
을 포함하는 RF 스위치. - 제307항에 있어서, 상기 FET들의 적어도 일부는 실리콘-온-절연체(SOI) FET들인 RF 스위치.
- 제307항에 있어서, 상기 게이트-결합 회로는 커패시터를 포함하는 RF 스위치.
- 제309항에 있어서, 상기 게이트-결합 회로는 상기 커패시터와 직렬인 저항기를 더 포함하는 RF 스위치.
- 제307항에 있어서, 상기 게이트-결합 회로는 저항기를 포함하는 RF 스위치.
- 제307항에 있어서, 상기 바디-결합 회로는 커패시터를 포함하는 RF 스위치.
- 제312항에 있어서, 상기 바디-결합 회로는 상기 커패시터와 직렬인 저항기를 더 포함하는 RF 스위치.
- 제307항에 있어서, 상기 바디-결합 회로는 저항기를 포함하는 RF 스위치.
- 무선 주파수(RF) 스위치를 동작시키기 위한 방법으로서,
제1 노드와 제2 노드 사이에 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 제어하여 상기 FET들이 공동으로 온 상태 또는 오프 상태에 있게 하는 단계 - 각각의 FET는 게이트 및 바디를 가짐 -;
이웃하는 FET들 각각의 게이트들을 결합하여 상기 복수의 FET 각각에 걸친 전압 스윙들을 줄이는 단계; 및
이웃하는 FET들 각각의 바디들을 결합하여 상기 복수의 FET 각각에 걸친 전압 스윙들을 줄이는 단계
를 포함하는 RF 스위치 동작 방법. - 반도체 다이로서,
반도체 기판;
상기 반도체 기판상에 형성되며 직렬로 연결된 복수의 전계 효과 트랜지스터(FET) - 각각의 FET는 게이트 및 바디를 가짐; 및
상기 반도체 기판상에 형성된 보상 회로망 - 상기 보상 회로망은 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트-결합 회로를 포함하며, 상기 보상 회로망은 상기 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디-결합 회로를 더 포함함 -
을 포함하는 반도체 다이. - 제316항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 배치된 절연체 층을 더 포함하는 반도체 다이.
- 제317항에 있어서, 상기 다이는 실리콘-온-절연체(SOI) 다이인 반도체 다이.
- 반도체 다이를 제조하는 방법으로서,
반도체 기판을 제공하는 단계;
상기 반도체 기판상에 복수의 전계 효과 트랜지스터(FET)를 직렬로 연결되도록 형성하는 단계 - 각각의 FET는 게이트 및 바디를 가짐 -;
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하기 위해 상기 반도체 기판상에 게이트-결합 회로를 형성하는 단계; 및
상기 이웃하는 FET들의 각각의 쌍의 바디들을 결합하기 위해 상기 반도체 기판상에 바디-결합 회로를 형성하는 단계
를 포함하는 반도체 다이 제조 방법. - 제319항에 있어서, 상기 FET들과 상기 반도체 기판 사이에 절연체 층을 형성하는 단계를 더 포함하는 반도체 다이 제조 방법.
- 무선 주파수(RF) 스위치 모듈로서,
복수의 컴포넌트를 수용하도록 구성된 패키징 기판;
상기 패키징 기판상에 실장되는 반도체 다이 - 상기 다이는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하고, 각각의 FET는 게이트 및 바디를 포함함 -; 및
이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트-결합 회로를 포함하는 보상 회로망 - 상기 보상 회로망은 상기 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디-결합 회로를 더 포함함 -
을 포함하는 RF 스위치 모듈. - 제321항에 있어서, 상기 반도체 다이는 실리콘-온-절연체(SOI) 다이인 RF 스위치 모듈.
- 제321항에 있어서, 상기 보상 회로망은 상기 복수의 FET와 동일한 반도체 다이의 일부인 RF 스위치 모듈.
- 제321항에 있어서, 상기 보상 회로망은 상기 패키징 기판상에 실장된 제2 다이의 일부인 RF 스위치 모듈.
- 제321항에 있어서, 상기 보상 회로망은 상기 반도체 다이 밖의 위치에 배치되는 RF 스위치 모듈.
- 무선 디바이스로서,
RF 신호들을 처리하도록 구성된 송수신기;
증폭된 RF 신호들의 전송을 촉진하도록 구성된, 상기 송수신기와 통신하는 안테나;
상기 송수신기에 연결되고 상기 증폭된 RF 신호를 생성하도록 구성되는 전력 증폭기; 및
상기 안테나 및 상기 전력 증폭기에 연결되고 상기 증폭된 RF 신호를 상기 안테나로 선택적으로 라우팅하도록 구성되는 스위치 - 상기 스위치는 직렬로 연결된 복수의 전계 효과 트랜지스터(FET)를 포함하며, 각각의 FET는 게이트 및 바디를 포함하고, 상기 스위치는 이웃하는 FET들의 각각의 쌍의 게이트들을 결합하는 게이트-결합 회로, 및 상기 이웃하는 FET들의 각각의 쌍의 바디들을 결합하는 바디-결합 회로를 갖는 보상 회로망을 더 포함함 -
를 포함하는 무선 디바이스.
Applications Claiming Priority (27)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261669050P | 2012-07-07 | 2012-07-07 | |
| US201261669044P | 2012-07-07 | 2012-07-07 | |
| US201261669034P | 2012-07-07 | 2012-07-07 | |
| US201261669042P | 2012-07-07 | 2012-07-07 | |
| US201261669054P | 2012-07-07 | 2012-07-07 | |
| US201261669049P | 2012-07-07 | 2012-07-07 | |
| US201261669037P | 2012-07-07 | 2012-07-07 | |
| US201261669055P | 2012-07-07 | 2012-07-07 | |
| US201261669039P | 2012-07-07 | 2012-07-07 | |
| US201261669047P | 2012-07-07 | 2012-07-07 | |
| US201261669045P | 2012-07-07 | 2012-07-07 | |
| US201261669035P | 2012-07-07 | 2012-07-07 | |
| US61/669,050 | 2012-07-07 | ||
| US61/669,039 | 2012-07-07 | ||
| US61/669,037 | 2012-07-07 | ||
| US61/669,045 | 2012-07-07 | ||
| US61/669,047 | 2012-07-07 | ||
| US61/669,055 | 2012-07-07 | ||
| US61/669,042 | 2012-07-07 | ||
| US61/669,044 | 2012-07-07 | ||
| US61/669,054 | 2012-07-07 | ||
| US61/669,035 | 2012-07-07 | ||
| US61/669,049 | 2012-07-07 | ||
| US61/669,034 | 2012-07-07 | ||
| US201361760561P | 2013-02-04 | 2013-02-04 | |
| US61/760,561 | 2013-02-04 | ||
| PCT/US2013/049500 WO2014011510A2 (en) | 2012-07-07 | 2013-07-06 | Circuits, devices, methods and combinations related to silicon-on-insulator based radio-frequency switches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150034767A true KR20150034767A (ko) | 2015-04-03 |
| KR102063163B1 KR102063163B1 (ko) | 2020-01-07 |
Family
ID=49916656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157003307A KR102063163B1 (ko) | 2012-07-07 | 2013-07-06 | 실리콘-온-절연체 기반 무선 주파수 스위치와 관련된 회로, 디바이스, 방법 및 조합 |
Country Status (7)
| Country | Link |
|---|---|
| EP (2) | EP2870694B1 (ko) |
| JP (1) | JP6026654B2 (ko) |
| KR (1) | KR102063163B1 (ko) |
| CN (4) | CN108134596B (ko) |
| HK (3) | HK1249807A1 (ko) |
| TW (5) | TWI624110B (ko) |
| WO (1) | WO2014011510A2 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190047733A (ko) * | 2016-09-26 | 2019-05-08 | 스카이워크스 솔루션즈, 인코포레이티드 | 무선 주파수 애플리케이션들을 위한 주-보조 전계 효과 트랜지스터 구성들 |
| US10374641B2 (en) | 2017-01-12 | 2019-08-06 | Samsung Electronics Co., Ltd. | Electronic device having multiband antenna and method for switching in electronic device having multiband antenna |
| KR20200144264A (ko) * | 2019-06-18 | 2020-12-29 | 삼성전기주식회사 | 균등 전압 분배 기능을 갖는 고주파 스위치 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140361847A1 (en) * | 2013-06-05 | 2014-12-11 | Qualcomm Incorporated | Low loss multiple output switch with integrated distributed attenuation |
| JP6295802B2 (ja) | 2014-04-18 | 2018-03-20 | ソニー株式会社 | 高周波デバイス用電界効果トランジスタおよびその製造方法、ならびに高周波デバイス |
| WO2015179879A2 (en) * | 2014-05-19 | 2015-11-26 | Skyworks Solutions, Inc. | Switch isolation network |
| US9438223B2 (en) * | 2014-05-20 | 2016-09-06 | Qualcomm Incorporated | Transistor based switch stack having filters for preserving AC equipotential nodes |
| TWI580185B (zh) * | 2015-03-05 | 2017-04-21 | 瑞昱半導體股份有限公司 | 類比開關電路 |
| JP2016174240A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 半導体スイッチ |
| US20160322385A1 (en) * | 2015-03-31 | 2016-11-03 | Skyworks Solutions, Inc. | Substrate bias for field-effect transistor devices |
| CN106612113B (zh) * | 2015-10-21 | 2020-08-21 | 上海新微技术研发中心有限公司 | 一种提高打开的支路间隔离度的射频开关电路 |
| CN106911326A (zh) * | 2015-12-18 | 2017-06-30 | 上海新微技术研发中心有限公司 | 一种可减少偏压控制信号的射频开关 |
| US10044341B2 (en) | 2016-07-07 | 2018-08-07 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency switch circuit and apparatus having built-in coupler |
| KR101823270B1 (ko) * | 2016-07-07 | 2018-01-29 | 삼성전기주식회사 | 커플러 내장형 고주파 스위치 회로 및 장치 |
| CN106209048A (zh) * | 2016-08-22 | 2016-12-07 | 江苏卓胜微电子有限公司 | 一种组合拆分射频开关 |
| US10560061B2 (en) | 2016-09-01 | 2020-02-11 | Analog Devices, Inc. | Low capacitance switch for programmable gain amplifier or programable gain instrumentation amplifier |
| US10200029B2 (en) | 2016-09-01 | 2019-02-05 | Analog Devices, Inc. | Low capacitance analog switch or transmission gate |
| WO2018045298A1 (en) * | 2016-09-01 | 2018-03-08 | Analog Devices, Inc. | Low capacitance switch for pga or pgia |
| JP6623133B2 (ja) | 2016-09-05 | 2019-12-18 | 株式会社東芝 | 高周波半導体増幅回路 |
| JP6685414B2 (ja) * | 2016-09-23 | 2020-04-22 | 三菱電機株式会社 | 電力用半導体モジュール及び電力用半導体装置 |
| KR101823269B1 (ko) * | 2016-11-18 | 2018-01-29 | 삼성전기주식회사 | 다이나믹 바이어스를 갖는 고주파 스위치 장치 |
| US10411658B2 (en) | 2016-12-14 | 2019-09-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2018139495A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社村田製作所 | スイッチ回路 |
| CN106972845A (zh) * | 2017-04-07 | 2017-07-21 | 广东工业大学 | 一种射频开关电路 |
| TWI697097B (zh) * | 2017-04-18 | 2020-06-21 | 力智電子股份有限公司 | 電力開關及其半導體裝置 |
| KR101912289B1 (ko) * | 2017-06-28 | 2018-10-29 | 삼성전기 주식회사 | 고조파 감쇠특성을 개선한 고주파 스위치 장치 |
| KR102348686B1 (ko) * | 2017-08-04 | 2022-01-06 | 삼성전기주식회사 | 션트 및 바이어스 복합형의 고주파 스위치 장치 |
| CN107819900B (zh) * | 2017-10-13 | 2020-06-05 | 捷开通讯(深圳)有限公司 | 一种移动通讯终端及其主板 |
| WO2019098145A1 (ja) * | 2017-11-14 | 2019-05-23 | 株式会社村田製作所 | 増幅回路、フロントエンド回路および受信回路 |
| US10574212B2 (en) * | 2017-11-21 | 2020-02-25 | Mediatek Inc. | Method and circuit for low-noise reference signal generation |
| CN107947775A (zh) * | 2017-12-13 | 2018-04-20 | 上海华虹宏力半导体制造有限公司 | 一种改善关断电容的射频开关电路 |
| JP6516029B2 (ja) * | 2018-02-19 | 2019-05-22 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
| US10680605B2 (en) * | 2018-02-28 | 2020-06-09 | Infineon Technologies Ag | Bias circuit and method for a high-voltage RF switch |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| CN108649953A (zh) * | 2018-05-04 | 2018-10-12 | 中国电子科技集团公司第二十四研究所 | 一种基于p阱浮空技术的采样开关及控制方法 |
| CN109194320A (zh) * | 2018-09-11 | 2019-01-11 | 成都聚利中宇科技有限公司 | 一种tr开关 |
| CN109450419A (zh) * | 2018-11-30 | 2019-03-08 | 惠州华芯半导体有限公司 | 射频开关芯片 |
| KR102670924B1 (ko) * | 2019-01-24 | 2024-05-31 | 삼성전자 주식회사 | 스위치 및 상기 스위치를 제어하기 위한 스위치 제어 프로세서를 포함하는 증폭기 |
| TWI679829B (zh) * | 2019-01-25 | 2019-12-11 | 天揚精密科技股份有限公司 | 多節電池組之穩定供電裝置 |
| JP6717404B2 (ja) * | 2019-04-16 | 2020-07-01 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| KR102234905B1 (ko) * | 2020-02-04 | 2021-03-31 | 목포대학교산학협력단 | 무선용 고속 온타임 특성을 갖는 ｒｆ 스위치 |
| US11811438B2 (en) | 2020-08-21 | 2023-11-07 | Skyworks Solutions, Inc. | Systems and methods for magnitude and phase trimming |
| US11677392B2 (en) | 2021-04-16 | 2023-06-13 | Analog Devices International Unlimited Company | Bias networks for DC or extended low frequency capable fast stacked switches |
| CN113595579B (zh) * | 2021-06-30 | 2023-03-24 | 锐石创芯(深圳)科技股份有限公司 | 射频开关模组和射频开关电路 |
| CN113868937B (zh) * | 2021-08-20 | 2022-08-23 | 浙江大学 | 基于动态空间映射的硅场效应管射频开关谐波预测方法 |
| CN113794488B (zh) * | 2021-11-15 | 2022-02-08 | 成都爱旗科技有限公司 | 一种射频电路板及射频电路板的制作方法 |
| CN116192112A (zh) | 2021-11-29 | 2023-05-30 | 株式会社东芝 | 半导体装置 |
| CN114884530B (zh) * | 2022-04-20 | 2024-04-19 | 星宸科技股份有限公司 | 一种有线收发器 |
| US20230353140A1 (en) * | 2022-04-29 | 2023-11-02 | Shaoxing Yuanfang Semiconductor Co., Ltd. | Biasing body node of a transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017416A (ja) * | 2006-07-10 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ装置 |
| JP2008270964A (ja) * | 2007-04-17 | 2008-11-06 | Toshiba Corp | 高周波スイッチ回路 |
| US20110012669A1 (en) * | 2009-07-15 | 2011-01-20 | Io Semiconductor, Inc. | Semiconductor-on-insulator with back side connection |
| US20110025403A1 (en) * | 2009-07-28 | 2011-02-03 | Qualcomm Incorporated | Switch with improved biasing |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593252A (en) * | 1979-01-05 | 1980-07-15 | Mitsubishi Electric Corp | Substrate potential generating apparatus |
| JP2964975B2 (ja) * | 1997-02-26 | 1999-10-18 | 日本電気株式会社 | 高周波スイッチ回路 |
| US6281737B1 (en) * | 1998-11-20 | 2001-08-28 | International Business Machines Corporation | Method and apparatus for reducing parasitic bipolar current in a silicon-on-insulator transistor |
| US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6933572B2 (en) * | 2001-10-31 | 2005-08-23 | Micron Technology, Inc. | Field-shielded SOI-MOS structure free from floating body effect, and method of fabrication therefor |
| CN1141787C (zh) * | 2002-07-05 | 2004-03-10 | 清华大学 | 变增益的单端到差分的射频低噪声放大器 |
| US6903987B2 (en) * | 2002-08-01 | 2005-06-07 | T-Ram, Inc. | Single data line sensing scheme for TCCT-based memory cells |
| US6992916B2 (en) * | 2003-06-13 | 2006-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM cell design with high resistor CMOS gate structure for soft error rate improvement |
| EP1649605B1 (en) * | 2003-07-22 | 2010-01-20 | Nxp B.V. | Antenna switch with adaptive filter |
| US20050035410A1 (en) * | 2003-08-15 | 2005-02-17 | Yee-Chia Yeo | Semiconductor diode with reduced leakage |
| US7271454B2 (en) * | 2003-08-28 | 2007-09-18 | Renesas Technology Corp. | Semiconductor memory device and method of manufacturing the same |
| JP2005318093A (ja) * | 2004-04-27 | 2005-11-10 | Toshiba Corp | 高周波スイッチ回路 |
| US7683433B2 (en) * | 2004-07-07 | 2010-03-23 | Semi Solution, Llc | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
| US7049863B2 (en) * | 2004-07-13 | 2006-05-23 | Skyworks Solutions, Inc. | Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility |
| US7898297B2 (en) * | 2005-01-04 | 2011-03-01 | Semi Solution, Llc | Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits |
| US7619462B2 (en) * | 2005-02-09 | 2009-11-17 | Peregrine Semiconductor Corporation | Unpowered switch and bleeder circuit |
| US7253675B2 (en) * | 2005-03-08 | 2007-08-07 | Texas Instruments Incorporated | Bootstrapping circuit capable of sampling inputs beyond supply voltage |
| JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| JP2006332778A (ja) * | 2005-05-23 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路およびこれを用いた半導体装置 |
| JP2006332416A (ja) * | 2005-05-27 | 2006-12-07 | Nec Electronics Corp | 半導体装置 |
| US7910993B2 (en) * | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| CN101102103A (zh) * | 2006-05-31 | 2008-01-09 | 松下电器产业株式会社 | 射频开关电路、射频开关装置和发射机模块装置 |
| JP2008011120A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 半導体スイッチ回路 |
| US7848712B2 (en) * | 2007-05-03 | 2010-12-07 | Intel Corporation | CMOS RF switch for high-performance radio systems |
| EP2178210A4 (en) * | 2007-08-16 | 2015-06-03 | Nec Corp | CIRCUIT AND SEMICONDUCTOR DEVICE |
| US20090181630A1 (en) * | 2008-01-15 | 2009-07-16 | Kabushiki Kaisha Toshiba | Radio frequency switch circuit |
| JP2009201096A (ja) * | 2008-01-22 | 2009-09-03 | Nec Electronics Corp | スイッチ回路 |
| US8358155B2 (en) * | 2008-01-29 | 2013-01-22 | Oracle America, Inc. | Circuit that facilitates proximity communication |
| US7928794B2 (en) * | 2008-07-21 | 2011-04-19 | Analog Devices, Inc. | Method and apparatus for a dynamically self-bootstrapped switch |
| JP5189958B2 (ja) * | 2008-11-10 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびそれを内蔵した高周波モジュール |
| IES20100668A2 (en) * | 2009-10-16 | 2011-04-27 | Ferfics Ltd | Switching system and method |
| US7952419B1 (en) * | 2009-11-16 | 2011-05-31 | Analog Devices, Inc. | Bootstrapped switch circuit |
| US8288895B2 (en) * | 2009-11-27 | 2012-10-16 | Samsung Electro-Mechanics | High-power tunable capacitor |
| US8334718B2 (en) * | 2009-12-23 | 2012-12-18 | Rf Micro Devices, Inc. | Variable attenuator having stacked transistors |
| CN102107848B (zh) * | 2009-12-25 | 2013-06-05 | 华东光电集成器件研究所 | 一种悬浮射频开关的制造方法 |
| US10056895B2 (en) * | 2010-04-27 | 2018-08-21 | Qorvo Us, Inc. | High power FET switch |
| US8330519B2 (en) * | 2010-07-09 | 2012-12-11 | Sige Semiconductor Inc. | System and method of transistor switch biasing in a high power semiconductor switch |
| CN101958703A (zh) * | 2010-07-28 | 2011-01-26 | 锐迪科创微电子（北京）有限公司 | Soi cmos射频开关及包含该射频开关的射频发射前端模块 |
| US8514008B2 (en) * | 2010-07-28 | 2013-08-20 | Qualcomm, Incorporated | RF isolation switch circuit |
| US8629725B2 (en) * | 2010-12-05 | 2014-01-14 | Rf Micro Devices (Cayman Islands), Ltd. | Power amplifier having a nonlinear output capacitance equalization |
| JP5814547B2 (ja) * | 2010-12-20 | 2015-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 高周波スイッチ |
-
2013
- 2013-07-05 TW TW102124271A patent/TWI624110B/zh active
- 2013-07-05 TW TW105114646A patent/TWI628840B/zh active
- 2013-07-05 TW TW105114645A patent/TWI623143B/zh active
- 2013-07-05 TW TW105114643A patent/TWI623141B/zh active
- 2013-07-05 TW TW105114644A patent/TWI623142B/zh active
- 2013-07-06 CN CN201711419244.3A patent/CN108134596B/zh active Active
- 2013-07-06 JP JP2015520713A patent/JP6026654B2/ja active Active
- 2013-07-06 EP EP13817490.9A patent/EP2870694B1/en active Active
- 2013-07-06 WO PCT/US2013/049500 patent/WO2014011510A2/en active Application Filing
- 2013-07-06 KR KR1020157003307A patent/KR102063163B1/ko active IP Right Grant
- 2013-07-06 CN CN201711420589.0A patent/CN108155900B/zh active Active
- 2013-07-06 CN CN201710243371.6A patent/CN107276577B/zh active Active
- 2013-07-06 CN CN201380046576.5A patent/CN104604135B/zh active Active
- 2013-07-06 EP EP20194925.2A patent/EP3823167A1/en not_active Withdrawn
-
2015
- 2015-08-07 HK HK18109222.1A patent/HK1249807A1/zh unknown
- 2015-08-07 HK HK15107619.9A patent/HK1207217A1/xx unknown
- 2015-08-07 HK HK18109223.0A patent/HK1249808A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017416A (ja) * | 2006-07-10 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 高周波スイッチ装置 |
| JP2008270964A (ja) * | 2007-04-17 | 2008-11-06 | Toshiba Corp | 高周波スイッチ回路 |
| US20110012669A1 (en) * | 2009-07-15 | 2011-01-20 | Io Semiconductor, Inc. | Semiconductor-on-insulator with back side connection |
| US20110025403A1 (en) * | 2009-07-28 | 2011-02-03 | Qualcomm Incorporated | Switch with improved biasing |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190047733A (ko) * | 2016-09-26 | 2019-05-08 | 스카이워크스 솔루션즈, 인코포레이티드 | 무선 주파수 애플리케이션들을 위한 주-보조 전계 효과 트랜지스터 구성들 |
| US10374641B2 (en) | 2017-01-12 | 2019-08-06 | Samsung Electronics Co., Ltd. | Electronic device having multiband antenna and method for switching in electronic device having multiband antenna |
| KR20200144264A (ko) * | 2019-06-18 | 2020-12-29 | 삼성전기주식회사 | 균등 전압 분배 기능을 갖는 고주파 스위치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201631836A (zh) | 2016-09-01 |
| HK1207217A1 (en) | 2016-01-22 |
| TWI624110B (zh) | 2018-05-11 |
| KR102063163B1 (ko) | 2020-01-07 |
| JP6026654B2 (ja) | 2016-11-16 |
| EP2870694A4 (en) | 2016-03-02 |
| CN104604135A (zh) | 2015-05-06 |
| TWI623143B (zh) | 2018-05-01 |
| EP3823167A1 (en) | 2021-05-19 |
| CN108155900A (zh) | 2018-06-12 |
| CN107276577A (zh) | 2017-10-20 |
| TWI623142B (zh) | 2018-05-01 |
| TWI623141B (zh) | 2018-05-01 |
| HK1249807A1 (zh) | 2018-11-09 |
| CN108134596B (zh) | 2021-09-03 |
| TW201414071A (zh) | 2014-04-01 |
| TW201631835A (zh) | 2016-09-01 |
| WO2014011510A2 (en) | 2014-01-16 |
| CN108155900B (zh) | 2021-12-28 |
| TW201631838A (zh) | 2016-09-01 |
| TW201631837A (zh) | 2016-09-01 |
| HK1249808A1 (zh) | 2018-11-09 |
| CN108134596A (zh) | 2018-06-08 |
| EP2870694B1 (en) | 2020-09-09 |
| EP2870694A2 (en) | 2015-05-13 |
| WO2014011510A3 (en) | 2014-03-06 |
| JP2015523810A (ja) | 2015-08-13 |
| CN104604135B (zh) | 2018-01-26 |
| TWI628840B (zh) | 2018-07-01 |
| CN107276577B (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102063163B1 (ko) | 실리콘-온-절연체 기반 무선 주파수 스위치와 관련된 회로, 디바이스, 방법 및 조합 | |
| US9595951B2 (en) | Radio-frequency switches having gate bias and frequency-tuned body bias | |
| US9628075B2 (en) | Radio-frequency switch having dynamic body coupling | |
| EP3069446B1 (en) | Circuits and methods for improved quality factor in a stack of transistors | |
| JP2019080080A (ja) | スイッチング装置、高周波スイッチングモジュール、および電子装置 | |
| US10147724B2 (en) | Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch | |
| US10361697B2 (en) | Switch linearization by compensation of a field-effect transistor | |
| US20140009212A1 (en) | Body-gate coupling to improve linearity of radio-frequency switch | |
| US20140009213A1 (en) | Body-gate coupling to reduce distortion in radio-frequency switch | |
| US11855361B2 (en) | Devices and methods related to switch linearization by compensation of a field-effect transistor | |
| US20170302266A1 (en) | Radio-frequency devices with frequency-tuned body bias | |
| US20140009207A1 (en) | Radio-frequency switch having dynamic gate bias resistance and body contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |