CN108139996B - 用于仲裁共享端子以用于阻抗终端的校准的设备和方法 - Google Patents

用于仲裁共享端子以用于阻抗终端的校准的设备和方法 Download PDF

Info

Publication number
CN108139996B
CN108139996B CN201680060646.6A CN201680060646A CN108139996B CN 108139996 B CN108139996 B CN 108139996B CN 201680060646 A CN201680060646 A CN 201680060646A CN 108139996 B CN108139996 B CN 108139996B
Authority
CN
China
Prior art keywords
resistor
calibration
memory device
voltage
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680060646.6A
Other languages
English (en)
Other versions
CN108139996A (zh
Inventor
D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202110355612.2A priority Critical patent/CN112925729B/zh
Publication of CN108139996A publication Critical patent/CN108139996A/zh
Application granted granted Critical
Publication of CN108139996B publication Critical patent/CN108139996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

本发明揭示一种仲裁系统和方法。所述设备包含第一和第二存储器装置，以及共同耦合到所述第一和第二存储器装置的电阻器，所述第一存储器装置包含被配置成至少部分地响应于外部校准命令执行第一校准操作的第一校准电路，所述第一校准操作基于所述电阻器执行，且所述第二存储器装置包含被配置成至少部分地响应于所述外部校准命令执行第二校准操作的第二校准电路，所述第二校准操作在所述第一校准操作已结束之后基于所述电阻器执行。

Description

用于仲裁共享端子以用于阻抗终端的校准的设备和方法
技术领域
本发明是针对用于缓解在半导体存储器装置中当多个存储器装置尝试使用外部电阻器引脚进行电阻终端的校准操作时可发生的对所述引脚的争用的系统和方法。
背景技术
例如存储器装置和处理器的半导体装置跨越被配置成具有谨慎匹配的阻抗值的数据通信线发射数据。某些操作参数(例如温度等)的变化可导致阻抗失配，这可不利地影响数据发射速率和质量。为了减少这些不利情境，存储器装置可包含具有可在操作条件改变时被调整的阻抗值的可编程终端组件。在一些实施方案中，基于在连接到外部电阻器的电路节点上进行的电压测量，校准可编程终端组件。在一些情况下，有限数目的外部连接可用于连接到外部电阻器。这些外部连接可在出于校准目的使用所述连接的多个装置之间共享。因此，对使用外部连接的争用可当两个或更多个装置尝试同时使用外部连接进行校准操作时出现。
发明内容
本发明是针对用于缓解在半导体存储器装置中当多个存储器装置尝试使用外部电阻器引脚进行电阻终端的校准操作时可发生的对所述引脚的争用的系统和方法。在一些实施例中，本发明是针对一种包含第一和第二存储器装置以及共同耦合到所述第一和第二存储器装置的电阻器的设备。所述第一存储器装置可包含被配置成至少部分地响应于外部校准命令执行第一校准操作的第一校准电路，所述第一校准操作基于所述电阻器执行。所述第二存储器装置可包含被配置成至少部分地响应于所述外部校准命令执行第二校准操作的第二校准电路，所述第二校准操作在所述第一校准操作已结束之后基于所述电阻器执行。
根据本发明的一种设备可进一步包含共同耦合到所述第一和第二存储器装置以将所述外部校准命令共同供应到所述第一和第二存储器装置的命令输入总线。所述第一和第二存储器装置中的至少一个可包含被配置成存储使所述第二校准操作在所述第一校准操作已结束之后执行的数据的数据存储电路。在一些实施例中，所述数据存储电路包含熔丝元件。所述第一和第二存储器装置中的至少一个可包含被配置成将所述数据供应到所述数据存储电路的外部端子。在一些实施例中，至少所述第一和第二存储器装置布置于共同封装内。
根据本发明的一种设备可另外包含第一控制器，其被配置成将所述外部校准命令提供到所述第一存储器装置；和第二控制器，其被配置成将所述外部校准命令提供到所述第二存储器装置，其中所述第二控制器独立于所述第一控制器操作。所述第一校准电路可被配置成通过调整所述第一存储器装置的输出缓冲器的阻抗以匹配所述电阻器的阻抗而在所述第一校准操作中使用所述电阻器。在一些实施例中，所述第一和第二控制器不彼此通信。
在一些实施例中，本发明是针对一种设备，其包含第一仲裁者电路，其与第一存储器装置相关联；第二仲裁者电路，其与第二存储器装置相关联；和电阻器，其共同耦合到所述第一和第二存储器装置。所述第一和第二仲裁者电路可被配置成在仲裁协议中使用所述电阻器，所述仲裁协议在所述第一和第二仲裁者电路同时尝试控制分别供第一校准操作和第二校准操作使用的所述电阻器的情况下，提供对所述电阻器的第一存储器装置接入。所述第一仲裁者电路可被配置成响应于当执行所述仲裁协议时所述电阻器处的电压等于或高于第一阈值电压而从所述电阻器吸收电流以控制供校准电路使用的所述电阻器。在执行所述仲裁协议时，所述第二仲裁者电路可被配置成响应于所述电阻器处的所述电压等于或高于第一阈值电压而从所述电阻器吸收电流，且响应于所述电阻器处的所述电压等于或高于第二阀值电压而控制供第二校准电路使用的所述电阻器。
所述第一仲裁者电路可被配置成响应于所述电阻器处的电压在第一时间段期间不低于第一阈值电压而从所述电阻器吸收电流，且响应于所述电阻器处的所述电压在第二时间段期间不低于第二阀值电压而控制供第一校准电路使用的所述电阻器。所述第一时间段可短于指派给所述第二存储器装置的对应时间段。所述第二时间段可短于指派给所述第二存储器装置的对应时间段。
根据本发明的一种设备可另外包含与第三存储器装置相关联的第三仲裁者电路，所述第三仲裁者电路被配置成在所述仲裁协议中使用所述电阻器。所述仲裁协议可在所述第一仲裁者电路尝试控制供第一校准操作使用的所述电阻器并且与此同时所述第三仲裁者电路尝试控制供第三校准操作使用的所述电阻器的情况下，提供对所述电阻器的第一存储器装置接入。所述仲裁协议可在所述第二仲裁者电路尝试控制供第二校准操作使用的所述电阻器并且与此同时所述第三仲裁者电路尝试控制供所述第三校准操作使用的所述电阻器的情况下，提供对所述电阻器的第二存储器装置接入。
在一些实施例中，在执行所述仲裁协议时，所述第二仲裁者电路确定所述电阻器处的电压在第一时间段期间不降至低于第一阈值电压，从所述电阻器吸收预定量的电流，确定所述电阻器处的所述电压在第二时间段期间不降至低于第二阀值电压，并且作为响应，控制供第二校准操作使用的所述电阻器。所述第一时间段可长于指派给所述第一存储器装置的对应时间段且短于指派给所述第三存储器装置的对应时间段。所述第二时间段可长于指派给所述第一存储器装置的对应时间段且短于指派给所述第三存储器装置的对应时间段。
在一些实施例中，本发明是针对一种方法，其包含在存储器装置处接收校准命令；和监测电阻器处的电压直到所述电压高于第一阈值电压。在所述存储器装置是主控器的情况下，所述方法可进一步包含从所述电阻器吸收第一预定量的电流以便控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器。在所述存储器装置是受控器的情况下，所述方法可进一步包含从所述电阻器吸收第二预定量的电流，确定所述电阻器处的所述电压是否高于第二阀值电压，并且如果是，那么控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器。根据本发明的一种方法可进一步包含监测配置引脚上的电压以确定所述存储器装置是主控器还是受控器。如果所述配置引脚限定在高，那么所述存储器装置可为主控器。如果所述配置引脚限定在低或浮动，那么所述存储器装置可为受控器。
在一些实施例中，本发明是针对一种方法，其包含在存储器装置处接收校准命令；监测电阻器处的电压直到所述电压在第一时间段内不降至低于第一阈值电压；从所述电阻器吸收预定量的电流；在第二时间段内监测所述电阻器处的所述电压。在所述电压在所述第二时段期间降至低于第二阀值电压的情况下，所述方法可进一步包含重复监测所述电压的所述操作直到所述电压在第一时间段内不降至低于第一阈值电压。在所述电压在所述第二时段期间不降至低于第二阀值电压的情况下，所述方法可进一步包含控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器。根据本发明的一种方法可进一步包含监测一或多个存储器装置输入以确定所述存储器装置的仲裁协议优先级；和基于所述仲裁协议优先级确定所述第一和第二时间段。
附图说明
图1是根据本发明的半导体装置的框图。
图2是根据本发明的包含多个存储器装置的实例存储器。
图3A-B是说明根据本发明的仲裁方法的流程图。
图4是根据本发明的包含多个存储器装置的另一实例存储器。
图5A是包含用以设置仲裁协议优先级的熔丝的仲裁者电路实施例的框图。
图5B是包含用以设置仲裁协议优先级的输入引脚的仲裁者电路实施例的框图。
图6是示出用于包含共同连接到一个校准电阻器的四个存储器装置的存储器的实例仲裁次序的表。
图7是示出用于包含共同连接到一个校准电阻器的四个存储器装置的存储器的实例延迟时间的表。
图8是说明根据本发明的另一仲裁方法的流程图。
图9A是说明根据图8的仲裁方法的实例仲裁的时序图。
图9B是说明根据图8的仲裁方法的另一实例仲裁的时序图。
具体实施方式
图1是根据本发明的半导体装置的框图。参考图1，将借助于实例(且非限制)参考半导体存储器100描述本发明的半导体装置。存储器100可为易失性存储器，例如SRAM或DRAM，或非易失性存储器，例如闪存存储器或铁电存储器。在一个实施例中，双数据速率(DDR)存储器，例如低功率双数据速率4(LPDDR4)存储器。根据各种实施例，半导体存储器100可包含可被布置于一或多个不同半导体裸片上的多个个别存储器装置104。
半导体存储器100可包含含有多个个别存储器装置104并且与其互连的封装108。封装108可提供连接到布置于封装108的内部上的接触衬垫的多个外部引脚。所述引脚和衬垫可提供例如存储器装置104与存储器100连接到的较大系统之间的电连接。如图1中所示出，存储器100可包含内部衬垫(其可以被称作ZQ衬垫112)和对应的外部引脚(其可以被称作ZQ引脚116)。外部电阻器(其可以被称作ZQ电阻器120)可通过ZQ引脚116连接到ZQ垫112。个别存储器装置104中的一或多个可在下文更详细地描述的阻抗校准过程中使用ZQ电阻器120。
半导体存储器100可被布置成计算装置(例如手提式计算机、台式计算机、蜂窝或其它移动装置、平板计算机、个人数字助理等)的组件。存储器100可安装于适当存储器插槽中或者与计算装置互连，使得可通过存储器108的外部封装上的引脚进行通信。包含存储器100的计算装置通常可包含一或多个处理器(未在图1中示出)。在各种实施方案中，一或多个处理器可为单一核心或多核心。通常，存储器100充当较大系统中的无源装置，接收和执行从处理器或处理器核心接收的命令。此处，计算装置可包含总线接口124，存储器装置100和处理器或处理器核心可跨越所述总线接口通信。如图1中所示出，总线接口124可包含地址总线128、数据总线132和控制总线136。图1借助于实例(且非限制)示出这些多个总线作为独立组件。在一些情况下，总线接口124可复用这些单独总线中的某些单独总线。举例来说，在一些实施方案中，地址总线128和控制总线136可为时分复用的，使得这些总线在不同时间片中使用同一物理线。
存储器装置100可与被配置成提供来往于存储器装置100的数据通信的一或多个存储器控制器140相关联。存储器控制器140可包含跨越总线接口124通信的前端144。类似地，存储器控制器140可包含与存储器装置100通信的后端148。每一存储器控制器140可跨越单独存储器总线152通信，所述单独存储器总线将存储器控制器140的后端148连接到与存储器100相关联的个别存储器装置104中的一或多个。与给定控制器140相关联的每一存储器总线152可包含在与控制器140通信的多个存储器装置104之间共同连接的地址、数据和控制线。每一存储器总线152可另外包含个别芯片选择线156，可选择性地断言所述个别芯片选择线以使得存储器装置104中的一个能够跨越共同地址、数据和控制线发送或接收数据。通过个别芯片选择线156与共同地址、数据和控制线的组合，与给定控制器140相关联的存储器总线152在控制器和与控制器140通信的多个存储器装置104中的每一个之间提供单独通信路径。
在操作中，处理器或处理器核心通过首先跨越总线接口124发送命令来将命令发送到存储器100。存储器控制器140跨越总线接口124接收命令并且将所述命令路由到存储器100上的适当存储器装置104。此处，存储器控制器140断言适当芯片选择线156并且跨越存储器总线152的共同地址、数据和控制线发送所述命令。适当存储器装置104从存储器控制器140接收命令并且通过命令解码器160的操作初始地处理所述命令。命令解码器160可被配置成辨识对应于存储器装置104可执行的多个操作的多个命令。在下文论述中，详细地描述某些命令(例如，读取/写入命令和校准命令)以便更明确地说说明本发明的某些实施例。然而，应了解，命令解码器160通常被配置成辨识和解码本文中不具体地论述的数个命令。为清楚和简洁起见，省略对所述多个命令的论述和在与所述命令有关的特定组件的图式中的说明。
在一些情况下，命令解码器160可接收、解码和处理读取/写入命令。读取/写入命令通常指示存储器装置104从与存储器装置104相关联的存储器阵列164中的一或多个存储器单元读取或将数据写入到所述一或多个存储器单元。在处理读取/写入命令时，命令解码器160可提供内部控制信号以从存储器阵列164读取数据以及将数据写入到所述存储器阵列。行和列地址信号可通过地址总线提供(例如，应用)到存储器装置104中的地址锁存器。地址锁存器接着可提供(例如，输出)单独列地址和单独行地址。地址锁存器可将行和列地址分别提供到行地址解码器168和列地址解码器172。列地址解码器172可选择延伸穿过对应于相应列地址的阵列164的信号线。行地址解码器168可耦合到信号线驱动器，所述信号线驱动器启动阵列164中的对应于接收的行地址的相应行的存储器单元。所选择的对应于接收的列地址的一或多个信号线可耦合到读取/写入电路以通过输入-输出数据路径180将读取数据提供到输出数据缓冲器176。写入数据可通过输入数据缓冲器184和存储器阵列读取/写入电路提供到存储器阵列164。时钟产生器可响应于输入时钟信号而提供内部时钟信号。存储器的电路(例如，输出数据缓冲器176和输入数据缓冲器184)可使用所述内部时钟信号。
在其它情况下，所述命令可为校准命令。通常发出校准命令以致使存储器装置104校准可编程终端组件188(有时被称作裸片上终端(ODT))和输出缓冲器176中的每一个的阻抗。如已知，ODT电路可经调整以提供匹配阻抗。在图1中，可编程阻抗终端组件188独立于输出缓冲器176描绘。然而，也可能输出缓冲器包含可编程阻抗终端组件188作为输出缓冲器的部分。在此情况下，由输出缓冲器的至少一部分执行ODT操作。在接收后，命令解码器172将校准命令路由到阻抗控制器190，所述阻抗控制器通常操作以调整可编程阻抗终端组件188和输出缓冲器176的阻抗。可编程终端组件188和输出缓冲器176中的每一个通常包含受控制以由阻抗控制器190启用或停用的上拉和下拉晶体管群组。阻抗控制器190启用/停用上拉和下拉晶体管接通或关断，使得输出缓冲器的阻抗匹配数据总线的阻抗。以此方式，避免由阻抗失配引起的信号反射。
校准电路192通常通过测量ZQ衬垫112处的电压并且使用所述电压调整可编程阻抗终端组件188和输出缓冲器176的阻抗操作。当作为校准命令的部分从ZQ电阻器120吸收电流时，可由校准电路产生所述电流。ZQ电阻器120的阻抗表示可编程阻抗终端组件188和输出缓冲器176中的每一个在其耦合到的数据总线上看到的阻抗。可编程阻抗终端组件18和输出缓冲器176中的每一个的此阻抗可随着多个操作条件改变而变化。举例来说，在存储器100的操作期间发生的温度改变可导致这些阻抗的变化。通过测量电阻器120(其阻抗基本上是稳定的，而与条件改变无关)上的阻抗，校准电路192进行对应于电流操作条件的阻抗测量。此阻抗测量接着可用以设置可编程终端组件188和输出缓冲器176中的每一个的阻抗值，使得其匹配当前操作条件。举例来说，校准电路192可测量ZQ衬垫112处的电压并将所述电压与内部参考电压进行比较。可通过输出比较结果的比较器的操作进行此比较。所述比较结果接着可用以使ZQ衬垫112处的电压步升或步降，以便使ZQ引脚116电压更接近于参考电压。此比较过程产生可用以启用/停用与可编程终端组件188和输出缓冲器176相关联的多个下拉和上拉晶体管以恰当地调整其阻抗的控制代码。此过程通常操作以使输出缓冲器176阻抗与由ZQ电阻器120表示的外部阻抗匹配。
如图1中可见，ZQ衬垫112可在多个存储器装置104之间共享。此处，每一阻抗控制器190可连接到共同信号线(在本文中称为校准总线194)。如在图1中可见，校准总线可将ZQ衬垫112连接到至少一第一和第二阻抗控制器190。因为第一和第二存储器装置104连接到单一校准总线194，所以可在第一和第二存储器两者装置104同时执行相应校准操作的情况下发生对ZQ引脚116的争用。在其中第一和第二存储器装置104与单独存储器控制器140通信的图1的配置中，情况可为控制器140通常不被配置成彼此通信。换句话说，一个存储器控制器104可能不必然知道另一存储器控制器140正在做什么。因此，两个存储器控制器140可发出校准命令到其相应存储器装置104以同时执行相应校准操作，且存储器装置104接着可通过同时尝试使用ZQ衬垫112校准而作出响应。可通过根据本发明的仲裁者电路196的操作解决对ZQ电阻器的此争用。
仲裁者电路196通常通过使用在校准过程本身中使用的同一ZQ衬垫112确定其它存储器装置104是否同时使用或尝试使用ZQ衬垫112进行校准而操作。在这点上，连接到同一校准总线194的仲裁者电路196中的每一个实施允许多个仲裁者电路196以可预测方式控制校准总线194并排除其它仲裁者电路196的仲裁协议。多个仲裁者电路196实施的仲裁协议可定义针对可有可能参与仲裁的每一仲裁者电路196的不同仲裁优先级。仲裁优先级可规定特定仲裁者电路196当尝试监测和控制ZQ衬垫112时的行为方式。特定仲裁者电路196可通过提供到仲裁者电路196的一或多个输入发现其仲裁优先级。如图1中所示，这些输入通常被称作优先级选择器并且由参考数字198识别。
指派给特定存储器装置104的仲裁优先级和此信息传达到仲裁者电路196的方式可取决于包含连接到同一校准总线194的数个存储器装置104的数个因素。在一些情况下，仅两个存储器装置104可连接到特定校准总线194。在此实施方案中，存储器装置104中的一个可被看作是仲裁总线主控器，且另一存储器装置104可被看作是仲裁总线受控器。在此实施方案中，优先级选择器198可为提供指示存储器装置是仲裁总线主控器还是总线受控器的高或低信号的单一输入。优先级选择器198的类型可用于例如图2的配置中，在所述配置中，ODT引脚提供存储器装置确定其在仲裁协议内的优先级所使用的电压输入。在其中大于两个存储器装置104耦合到同一校准总线194的其它实施例中，可提供多个优先级选择器输入以便指定较大数目的仲裁协议优先级指定。此类型的优先级选择器198可用于例如图5的配置中，在所述配置中，多个输入线提供呈存储于所述存储器中并且供存储器装置用以发现其仲裁协议优先级指定的数字代码的形式的数据输入。图1借助于实例(且非限制)示出连接到单一校准总线194的四个存储器装置104。如下文更详细地描述，根据本发明的多个实施方案可包含不同数目的校准总线194和/或耦合到其的不同数目的存储器装置104。
图2是包含两个信道、两个排序配置中的两个存储器装置208a-b的实例存储器200。存储器装置208a-b中的每一个可由先前参考图1描述的存储器装置104实施。图2中示出的存储器200包含标记为“信道A”的第一信道和标记为“信道B”的第二信道。信道A和信道B都包含标记为“排序0”的第一排序和标记为“排序1”的第二排序。信道A通常与经配置以跨越具有排序0或排序1的共同命令和地址总线212a通信的第一控制器相关联。类似地，信道B可与经配置以跨越具有排序0或排序1的共同命令和地址总线212b通信的第二控制器相关联。与存储器200的信道相关联的控制器选择通过连接到两个相应存储器装置208a-b的芯片选择线216a-d发射或接收数据所依据的排序。
图2的实例存储器200包含两个单独存储器装置208a-b。每一存储器装置208a-b布置于双信道配置中，使得每一存储器装置包含两个存储器信道。第一存储器装置208a包含两个存储器信道204a-b。类似地，第二存储器装置208b包含两个存储器信道204c-d。如图2中可见，第一存储器装置208a针对信道A和信道B(例如，信道204a-b)实施排序0。类似地，第二存储器装置208b针对信道A和信道B(例如，信道204c-d)实施排序1。也如图2中可见，ZQ引脚220在第一和第二存储器装置208a-b之间共享。此布置可导致当在信道A和信道B上发布校准命令时对于ZQ引脚220的潜在的争用。在一个实例中，对ZQ引脚220的争用可在与信道A相关联的第一控制器发出对排序0的校准命令且与信道B相关联的第二控制器发出对排序1的校准命令的情况下发生。此处，情况可为在第一和第二控制器之间不存在通信路径，且在两个存储器装置208a-b之间不存在通信路径。因此，当信道A、排序0(存储器装置208a)尝试控制ZQ引脚220时，其根本不了解信道B、排序1(存储器装置208b)是否已控制或正在尝试控制ZQ引脚220。为了解决此潜在的争用，两个存储器装置208a-b可各自包含根据本发明的至少一个仲裁者电路224a-b。
虽然在图2中未具体地示出，但情况可为存储器装置208a-b包含多于一个仲裁者。举例来说，第一存储器装置208a可包含两个仲裁者电路：一个用于信道一种存储器装置208a，且另一个用于信道B存储器装置208b。此处，两个仲裁者电路将对ZQ引脚220进行仲裁以解决可当存储器装置208a和208b中的每一个大体上同时接收到校准命令时或当存储器装置208a或208b中的一个在存储器装置208a和208b中的另一个的校准操作期间接收到校准命令时发生的潜在的争用。举例来说，潜在的争用可当在存储器装置208b响应于从与信道B相关联的控制器接收到校准命令进行校准操作期间，存储器装置208a从与信道A相关联的控制器接收到校准命令时发生。仲裁者电路224a-b通常可被配置成解决可在先前描述的条件下发生的对ZQ引脚220的争用。相反地，举例来说，因为信道A、排序0和信道B、排序0与同一存储器装置208a相关联，所以在校准命令从与信道A和B相关联的控制器提供到存储器装置208a的情况下不发生争用。
再次参考图2，第一和第二存储器装置208a-b各自被指派可通过在ODT引脚228a-b处提供的输入规定的协议优先级。如图2中所示出，可在ODT_A或ODT_B引脚228a上接收针对第一存储器装置208a的协议优先级指派。类似地，可在ODT_A或ODT_B引脚228b上接收针对第二存储器装置208b的协议优先级分配。因为在此实施方案中仅存在对同一ZQ引脚220的控制进行仲裁的两个仲裁者电路224a-b，所以仅需要两个协议优先级来区分仲裁者电路224a-b。此处，一个存储器装置可被指派为仲裁总线主控器，且另一存储器装置被指派为仲裁总线受控器。在一个实施方案中，通过存在于ODT引脚228a-b上的电压指示这两个协议优先级。此电压对于每一存储器装置208a-b可为不同的。举例来说，ODT引脚228b可耦合到相对高电压(例如电源电压(例如，Vdd2))或浮动以指示存储器装置208b是仲裁总线受控器。类似地，ODT 228a引脚可耦合到相对低电压(例如参考电压(例如，Vss))以指示存储器装置208a是仲裁总线主控器。
在操作中，第一和第二仲裁者电路224a-b在选择性地授权对ZQ引脚220的接入的仲裁协议中使用ZQ引脚220。如结合图1所描述，ZQ引脚220连接到在校准电路响应于校准命令执行的校准操作中使用的外部电阻器。因此，在仲裁操作和校准操作两者中使用同一ZQ引脚220，所述仲裁操作和校准操作中的每一个响应于接收到校准命令而执行。在例如图2中所说明的其中两个仲裁者电路224a-b对其共同连接到的ZQ引脚220的使用进行仲裁的配置中，一个仲裁者电路可指定为仲裁总线主控器且另一仲裁者电路可指定为仲裁总线受控器。在仲裁总线主控器在当仲裁总线受控器尝试控制供第二校准操作使用的ZQ引脚220时的第一校准操作期间尝试控制或已经控制电阻器的情况下，仲裁协议通过使仲裁总线主控器接入ZQ引脚220，来选择性地授权对ZQ引脚220的接入。分别在图3A和图3B中说明根据可由充当仲裁总线主控器和仲裁总线受控器的仲裁者电路224a-b执行的此两个存储器装置仲裁协议的实例操作。
首先参考图3A转到仲裁总线主控器执行的操作。对图3A的以下论述借助于实例参考图2的实例配置。图3A是说明可由根据本发明的仲裁者电路执行的仲裁总线主控器操作的流程图，所述仲裁者电路在其中两个存储器装置共同连接到一个ZQ引脚的配置中被适当地指定为仲裁总线主控器。如上文所提及，与第一存储器装置208a相关联的ODT 228a引脚可耦合到相对低电压以指示存储器装置208a是仲裁总线主控器。继续此实例，在第一仲裁者电路224a充当仲裁总线主控器的上下文中论述图3A的仲裁总线主控器操作。
初始地，在操作304中，与第一仲裁者电路224a相关联的存储器装置208a接收校准命令。在图2的双信道配置中，第一仲裁者电路224a与第一存储器信道204a和第二存储器信道204b两者相关联。因此，在此配置中，例如，存储器装置208a可初始地从与信道A或B相关联的任一控制器接收校准命令。所述校准命令通常指示其所针对的存储器装置使用连接到ZQ引脚220的ZQ电阻器执行校准操作。在执行校准命令之前，存储器装置208a获得对ZQ引脚220的控制，排除与存储器相关联的其它存储器装置。因此，在执行校准命令之前，存储器装置208a将控制传送到第一仲裁者电路224a。
在操作308中，第一仲裁者电路224a通过监测ZQ引脚220的电压开始。如果ZQ引脚220在使用中，那么ZQ引脚220上的电压将低于电源电压(Vdd)。如果ZQ引脚220不在使用中，那么ZQ引脚220上的电压将处于电源电压(Vdd)下。更具体地说，ZQ引脚220当ZQ引脚220不在使用中时处于Vdd下，这是因为ZQ引脚220可上拉到作为默认值的Vdd。当作为阻抗匹配操作的部分，(图1中示出的)校准电路测量ZQ引脚220处的电压时，校准电路同时从ZQ引脚220吸收一些电流。这致使ZQ引脚220处的电压降至低于Vdd可测量的量。当校准操作结束时，不再从ZQ引脚220吸收电流，且电压响应于上拉上升到Vdd。因此，ZQ引脚接近于Vdd指示目前不存在正在发生的校准操作。为了区分这两种状态，第一仲裁者电路224a通常基于相对于电源电压的阈值电压而监测ZQ引脚220上的电压。在一个实施方案中，例如，第一仲裁者电路224a基于是电源电压的90％的阈值电压而监测ZQ引脚220上的电压。如图3A中所示出，ZQ引脚220的此初始监测通常被称作总线主控器仲裁协议的“状态1”。在操作308之后，可执行操作312。
在操作312中，第一仲裁者电路224a确定ZQ引脚220上的电压是否低于阈值电压。如图3A中所示出，此确定操作通常可被称作总线主控器仲裁协议的“状态2”。如果在操作312中，第一仲裁者电路224a确定ZQ引脚220上的电压低于阈值电压，那么接着可执行操作316。在操作316中，仲裁者电路224a确定ZQ引脚220在使用中。接着于操作316之后再次执行操作308，使得ZQ引脚220上的电压监测继续。如果在操作312中，第一仲裁者电路224a确定ZQ引脚220上的电压等于或高于阈值电压，那么接着可执行操作320，这是因为基于ZQ引脚上的电压，ZQ引脚220不在使用中。
在操作320中，第一仲裁者电路224a从连接到ZQ引脚220的电阻器吸收预定量的电流。此处，第一仲裁者电路224a通常吸收足以决定性地控制ZQ引脚220(而不管是否有任何其它装置同时尝试获得对ZQ引脚220的控制)的量的电流。在一个实施方案中，第一仲裁者电路224a从ZQ引脚220吸收例如5mA的电流。如图3A中所示，此操作通常可被称作总线主控器仲裁协议的“状态3”。在操作320之后，可执行操作324。
在操作324中，第一仲裁者电路224a已获得对ZQ引脚220的控制。此时，第一仲裁者电路224a可启用(图1中示出的)相关联校准电路以开始校准过程。
现在参考图3B转向仲裁总线受控器执行的操作。对图3B的以下论述借助于实例参考图2的实例配置。图3B是说明可由根据本发明的仲裁者电路执行的仲裁总线受控器操作的流程图，所述仲裁者电路在其中两个存储器装置共同连接到一个ZQ引脚的配置中被适当地指定为仲裁总线受控器。如上文所提及，与第二存储器装置208b相关联的ODT 228b引脚可耦合到相对高电压或浮动以指示存储器装置208b是仲裁总线受控器。继续此实例，在第二仲裁者电路224b充当仲裁总线受控器的上下文中论述图3B的仲裁总线受控器操作。
初始地，在操作328中，与第二仲裁者电路224b相关联的存储器装置接收校准命令。在图2的双信道配置中，第二仲裁者电路224b与第一存储器信道204c和第二存储器信道204d两者相关联。因此，在此配置中，例如，存储器装置208b可初始地从与信道A或B相关联的任一控制器接收校准命令。所述校准命令通常指示其所针对的存储器装置使用连接到ZQ引脚220的ZQ电阻器执行校准操作。在执行校准命令之前，存储器装置208b获得对ZQ引脚220的控制，排除与存储器200相关联的其它存储器装置。因此，在执行校准命令之前，存储器装置208b将控制传送到第二仲裁者电路224b。
在操作332中，第二仲裁者电路224b通过监测ZQ引脚220的电压开始。如果ZQ引脚220在使用中，那么ZQ引脚220上的电压将低于电源电压(Vdd)。如果ZQ引脚220不在使用中，那么ZQ引脚220上的电压接近于电源电压(Vdd)。因此，为了区分这两种状态，第二仲裁者电路224b通常基于相对于电源电压的阈值电压而监测ZQ引脚220上的电压。在一个实施方案中，例如，第二仲裁者电路224b基于是电源电压的90％的阈值电压而监测ZQ引脚220上的电压。如图3B中所示出，ZQ引脚220的此初始监测通常被称作总线受控器仲裁协议的“状态1”。在操作332之后，可执行操作336。
在操作336中，第二仲裁者电路224b确定ZQ引脚220上的电压是否低于阈值电压。如图3B中所示出，此确定操作通常可被称作总线受控器仲裁协议的“状态2”。如果在操作336中，第二仲裁者电路224b确定ZQ引脚220上的电压低于阈值电压，那么接着可执行操作340。在操作340中，仲裁者电路224b确定ZQ引脚220在使用中。接着于操作340之后再次执行操作332，使得ZQ引脚220上的电压监测继续。如果在操作336中，第二仲裁者电路224b确定ZQ引脚220上的电压等于或高于阈值电压，那么接着可执行操作344，这是因为基于ZQ引脚上的电压，ZQ引脚220不在使用中。
在操作344中，第二仲裁者电路224b从连接到ZQ引脚220的电阻器吸收预定量的电流。此处，第二仲裁者电路224b通常吸收足以指示尝试控制ZQ引脚220但不足以决定性地控制ZQ引脚220的量的电流。在一个实施方案中，第二仲裁者电路224b从ZQ引脚220吸收大约1mA的电流。此处，充当受控器的第二仲裁者电路224b吸收1mA以将引脚拉动到低于0.9Vdd(第一阈值电压)。因此，如果充当仲裁主控器的第一仲裁者电路224a仅开始仲裁过程，那么第一仲裁者电路224a将感测到所述电压电平并且后退。如图3B中所示出，此操作通常可被称作总线受控器仲裁协议的“状态3”。在操作344之后，可执行操作348。
在操作348中，第二仲裁者电路224b再次监测存在于ZQ引脚220上的电压。此处，第二仲裁者电路224b监测ZQ引脚220以确定作为仲裁总线主控器操作的第一仲裁者电路224a是否已经获得对ZQ引脚220的控制。如果第一仲裁者电路224a已经获得对ZQ引脚220的控制，那么ZQ引脚220上的电压将小于电源电压的一半(Vddq/2)。如果第一仲裁者电路224a尚未获得对ZQ引脚220的控制，那么ZQ引脚220上的电压将大于电源电压的一半(Vddq/2)。因此，为了区分这两种状态，第二仲裁者电路224b通常基于是电源电压的一半的阈值电压监测ZQ引脚220上的电压。更具体地说，充当受控器的第二仲裁者电路224b第二次监测引脚以涵盖其中充当仲裁总线主控器的第一仲裁者电路224a和第二仲裁者电路224b两者同时开始的情境。在此情况下，两者继续通过初始监测步骤并从引脚吸收电流。仲裁总线主控器吸收5mA且受控器吸收1mA。此处，ZQ引脚电压吸收低于0.5Vdd(第二阀值电压)。受控器感测此电压电平并且后退。仲裁总线主控器直接转到校准操作而无需另外监测引脚。如图3B中所示出，ZQ引脚220的此第二电压监测通常被称作总线受控器仲裁协议的“状态4”。如果在操作348中，第二仲裁者电路224b确定ZQ引脚220上的电压低于阈值电压，那么接着可执行操作352。
在操作352中，仲裁者电路224b确定第一仲裁者电路224a已经获得对ZQ引脚220的控制。接着在操作352之后再次执行操作332，使得ZQ引脚220上的电压监测继续。如果在操作348中，第二仲裁者电路224b确定ZQ引脚220上的电压等于或高于阈值电压，那么接着可执行操作356。
在操作356中，第二仲裁者电路224b已经获得对ZQ引脚220的控制。此时，第二仲裁者电路224b可启用(图1中示出的)相关联校准电路以开始校准过程。
综上所述，图3A和图3B说明根据两个装置仲裁协议分别针对充当仲裁总线主控器的仲裁者电路和充当仲裁总线受控器的仲裁者电路的实例操作。如图3A中所示出，充当仲裁总线主控器的第一仲裁者电路224a可通过以下操作控制ZQ引脚220：确定ZQ引脚220处的电压等于或高于第一阈值电压，并且作为响应，从连接到ZQ引脚220的电阻器吸收预定量的电流，以便控制供相关联校准电路使用的电阻器。如图3B中所示出，充当仲裁总线受控器的第二仲裁者电路224b可通过以下操作控制ZQ引脚220：确定ZQ引脚220处的电压等于或高于第一阈值电压，从ZQ引脚220吸收预定量的电流，确定ZQ引脚220处的电压等于或高于第二阀值电压，并且作为响应，控制供相关联校准电路用以执行校准操作的ZQ引脚220。
图4是根据本发明的包含多个存储器装置404a-h的实例存储器400。存储器装置404a-h跨越八个半导体裸片408a-h布置于四个信道、两个排序配置中。图4中示出的存储器400包含标记为“信道0”的第一信道、标记为“信道1”的第二信道、标记为“信道2”的第三信道和标记为“信道3”的第四信道。信道0-3中的每一个包含标记为“排序0”的第一排序和标记为“排序1”的第二排序。信道0通常与经配置以跨越具有排序0或排序1的共同命令和地址总线412a通信的第一控制器相关联。类似地，信道1连接到经配置以跨越具有排序0或排序1的共同命令和地址总线412b通信；信道2连接到经配置以跨越具有排序0或排序1的共同命令和地址总线412c通信的第三控制器；和信道3连接到经配置以跨越具有排序0或排序1的共同命令和地址总线412d通信的第四控制器。耦合到存储器400的控制器选择通过连接到相应裸片408a-h的芯片选择线416a-h发射或接收数据所依据的排序。
图4的实例存储器400包含八个单独半导体裸片408a-h。每一半导体裸片408a-h布置于信号信道配置中，使得其各自包含存储器装置404a-h中的一个。第一半导体裸片408a包含第一存储器装置404a；第二半导体裸片408b包含第二存储器装置404b；第三半导体裸片408c包含第三存储器装置404c；等等。如图4中可见，第一裸片408a针对信道0实施排序0。针对信道1的排序0实施于单独裸片(即第二裸片408b)上。排序1被配置成类似于排序0配置，且信道2和3被配置成类似于信道0和1。也如图4中可见，第一ZQ引脚420a在第一、第二、第三和第四存储器装置404a-d之间共享。类似地，第二ZQ引脚420b在第五、第六、第七和第八存储器装置404e-h之间共享。此布置可导致对第一和第二ZQ引脚420a-b的潜在的争用。举例来说，可当校准命令同时发出到第一、第二、第三和第四存储器装置404a-d中的两个或更多个时出现对第一ZQ引脚420a的争用。在一个实例中，可在信道0在排序0上发出校准命令且信道1在排序0上发出校准命令的情况下发生对ZQ引脚420a的争用。此处，情况可为在第一和第二控制器之间不存在通信路径，且在两个半导体裸片408a-b之间不存在通信路径。因此，当信道0、排序0尝试控制第一ZQ引脚420a时，其可能完全不知道信道1、排序0是否正在使用第一ZQ引脚420a进行操作。为了解决这些潜在的争用，八个半导体裸片408a-h可各自包含根据本发明的仲裁者电路424a-h。
仲裁者电路424a-h通常可被配置成解决可当八个存储器装置404a-h中的两个或更多个发出同步或大体上同步的校准命令时发生的对ZQ引脚420a-b的争用。第一到第八半导体裸片408a-h各自被指派可通过提供于指定输入上的输入规定的协议优先级。在此实施方案中，存在对同一ZQ引脚的控制进行仲裁的四个仲裁者电路。举例来说，第一到第四仲裁者电路424a-d对第一ZQ引脚420a的控制进行仲裁。类似地，第五到第八仲裁者电路424e-h对第二ZQ引脚420b的控制进行仲裁。因此，对于这两个仲裁者电路群组中的每一个，需要四个协议优先级来区分多个仲裁者电路。此处，一个存储器装置可被指派为仲裁总线主控器，且另一存储器装置被指派为仲裁总线受控器0-2。
在操作中，第一、第二、第三和第四仲裁者电路424a-d在选择性地授权对第一ZQ引脚420a的接入的仲裁协议中使用第一ZQ引脚420a。类似地，第五、第六、第七和第八仲裁者电路424e-h在选择性地授权对第二ZQ引脚420a-b的接入的仲裁协议中使用第二ZQ引脚420b。如结合图1所描述，ZQ引脚420a-b各自连接到在校准电路响应于校准命令执行的校准操作中使用的外部电阻器。因此，在仲裁操作和校准操作两者中使用相同ZQ引脚420a-b，所述仲裁操作和校准操作中的每一个是响应于接收到校准命令而执行。在例如图4中所说明的其中四个仲裁者电路对其共同地连接到的ZQ引脚的使用进行仲裁的配置中，一个仲裁者可指定为仲裁总线主控器，且剩余的三个仲裁者电路可指定为仲裁总线受控器0-2。举例来说，第一仲裁者电路424a可指定为仲裁总线主控器，且第二、第三和第四仲裁者电路424b-d可指定为仲裁总线受控器0-2。在此实例中，在仲裁总线主控器尝试控制供在第一校准操作中使用的电阻器并且与此同时仲裁总线受控器中的任一个尝试控制供在第二校准操作中使用的第一ZQ引脚420a的情况下，仲裁协议通过使仲裁总线主控器接入第一ZQ引脚420a，选择性地授权对第一ZQ引脚420a的接入。如果仲裁总线受控器装置中的两个或更多个尝试控制第一ZQ引脚420a而仲裁总线主控器不会也这样做，那么仲裁协议将使具有最高优先级指定的仲裁总线受控器装置接入第一ZQ引脚420a。下文结合图8更详细地论述根据可由充当仲裁总线主控器或仲裁总线受控器的仲裁者电路执行的此四个装置仲裁协议的实例操作。
图5A和图5B是可用以对图4的存储器配置中或本文中论述的其它存储器配置中的ZQ引脚的控制进行仲裁的实例仲裁者电路500的框图。在一个方面中，图5A和图5B说明用于指定特定仲裁者在仲裁协议(例如，图8中所说明的四个装置仲裁协议)内被指派特定优先级的不同机构。在这点上，实例仲裁者电路500可包含存储规定用于仲裁者电路500的仲裁协议优先级指定的数据存储元件504。仲裁者电路500可包含允许从外部位置加载仲裁协议优先级指定数据的一或多个数据输入线508。借助于实例，图5A和图5B中示出的仲裁者电路500包含两个输入线508，其各自可在四个不同置换中被断言或撤销断言。数据输入线508上的输入的四个可能置换对应于四个可能的仲裁协议优先级指定。应了解，替代性仲裁者实施例可包含不同数量的数据输入线以及因此不同数目的可能的仲裁协议优先级指定。举例来说，仲裁者实施例可包含三个数据输入线从而产生八个可能的仲裁协议优先级指定，四个数据输入线从而产生十六可能的仲裁协议优先级指定，等。
图5A和图5B示出用以将仲裁协议优先级指定数据输入到数据存储装置504中的输入线508的不同的可能布置。图5A是示出包含连接到输入线508的第一和第二熔丝元件512a-b的仲裁者电路500的配置的框图。熔丝元件512a-b可在包含仲裁者电路500的存储器装置的制造或分配的适当时间选择性地熔断或不熔断。举例来说，一旦存储器元件制造或并入到较大存储器系统中，熔丝512a-b中的一或多个可熔断以指定包含仲裁者电路500的给定存储器元件的仲裁优先级。在操作中，仲裁者电路500可通过读取由熔丝元件512a-b提供的输入驱动的数据存储元件504，发现其在仲裁方案内的优先级。
图5B是示出包含外合选项的仲裁者电路500的替代性配置的框图。在图5B的配置中，仲裁者电路500包含提供有来自连接到外部衬垫516a-b的输入线508的数据的数据存储元件504。此处，数据输入线508从与仲裁者电路500相关联的存储器装置延伸到含有与给定存储器相关联的多个存储器装置的外部封装。在图5B的配置中，指派给仲裁者电路500的仲裁优先级可在存储器装置的寿命期间动态地改变。具体地说，不同数据输入可通过外部衬垫516a-b提供到数据存储504以规定仲裁者电路500的不同仲裁协议优先级。在多个时间处，这些不同输入可存储在存储元件504中且被仲裁者电路500发现以供在适当时间使用。
可在例如图4中所说明的存储器配置中实例仲裁者电路500。更具体地说，可在其中四个仲裁者电路对其通常连接到的ZQ引脚的控制进行仲裁的配置中使用实例仲裁者电路500。可为仲裁者电路500提供在第一到第四的范围内的仲裁优先级指定。提供给仲裁者电路500的此优先级指定可在连接到同一ZQ引脚的其它仲裁者电路当中是唯一的。如果为仲裁者电路500提供第一优先级指定，那么仲裁者电路500可以被称作仲裁总线主控器。如果为仲裁者电路500提高第二、第三或第四优先级指定，那么仲裁者电路500可分别被称作仲裁总线受控器0、仲裁总线受控器1或仲裁总线受控器2。
图6是表示可存储在数据存储装置504中并且用以提供仲裁者电路500的仲裁协议优先级指定的类型数据的实例的表600。表600包含对应于在数据存储元件504处从数据输入线508接收的输入的第一和第二行604a-b。表600的内容612包含可通过提供于数据输入线508上的数字输入达成的多个置换。仲裁者电路500可被配置成辨识对应于特定仲裁协议优先级指定的可能置换中的每一个。在列608a-d中提供实例仲裁协议优先级指定。因此，如表600所示，仲裁者电路500可被配置成辨识对应于“主控器”指定的数字代码“10”、对应于“受控器0”指定的数字代码“11”、对应于“受控器1”指定的数字代码“00”以及对应于“受控器2”指定的数字代码“01”。应了解，借助实例但非限制的方式提供表600的对应性。可根据各种实施例使用对仲裁协议优先级指定的数字代码的替代性指派。
根据本发明的仲裁协议可在解决对ZQ引脚的潜在的争用时使用延迟时间。如图5A和图5B中所示，仲裁者500可包含可用以跟踪这些延迟时间的定时器电路520。以此方式起作用的仲裁协议可为共同连接到特定ZQ引脚的每一仲裁者电路指派不同延迟时间。图7是表示用于共同连接到同一ZQ引脚的四个存储器装置的群组的实例延迟时间指派的表700。表700包含规定第一组延迟时间段的第一行704a和规定第二组延迟时间段的第二行704b。表700的每一列708a-d对应于共同附接到同一ZQ引脚的存储器装置的群组中的特定存储器装置。如表700的多个条目712所示，延迟时间从具有最小延迟时间的仲裁总线主控器开始以增加的较大增量布置。因此，如果第一存储器装置具有比第二存储器装置高的仲裁优先级，那么对于给定组延迟时间(例如，第一行704a或第二行704b)，用于第一存储器装置的第一时间段短于指派给第二存储器装置的对应时间段。
在使用延迟时间的仲裁协议中，仲裁者可被配置成当仲裁者感测到ZQ引脚在使用中或处于正被另一仲裁者获取的过程中时从在其指定时间段内尝试获取ZQ引脚后退。根据各种实施例，感测到此争用可包含将在ZQ引脚处测量的电压与对应于预期当引脚不在使用中时ZQ引脚上的电压的参考电压进行比较。为了进行此比较，仲裁者电路500可包含与如图5A和图5B中所示的定时器电路520相关联地提供的比较电路524。当两个仲裁者电路同时尝试获取ZQ引脚时，两者都将感测到此争用并且在重试之前在其被指派的时间内后退。因为共同连接到特定ZQ引脚的每一仲裁者被指派不同延迟时间，所以首次同时尝试获取ZQ引脚的两个仲裁者电路将在不同时间重试其获取ZQ引脚的尝试。以此方式，可避免对ZQ引脚的争用。下文结合图8更详细地解释以此方式利用延迟时间的仲裁协议。
现在参考图8转向在四个装置仲裁协议中执行的操作。借助于实例，对图8的以下论述参考图4的配置。图8是说明可由根据本发明的仲裁者电路执行的仲裁总线主控器或仲裁总线受控器操作的流程图，所述仲裁者电路在其中四个存储器装置共同连接到一个ZQ引脚的配置中被适当地指定为仲裁总线主控器、仲裁总线受控器0、仲裁总线受控器1或仲裁总线受控器2。如上文所提及，可通过提供优先级指定数据到与指派给存储器装置的仲裁者电路相关联的数据存储组件的数据输入线为存储器装置指派仲裁协议优先级。所述数据优先级指定数据可通过熔丝、外部输入衬垫等提供到数据输入线。
初始地，在操作804中，与存储器400相关联的存储器装置404a-h中的一个接收校准命令。虽然存储器400包含八个存储器装置404a-h，但以下论述借助于实例参考连接到第一ZQ引脚420a的四个存储器装置404a-d中的一或多个接收的校准命令。所述校准命令通常指示其所针对的存储器装置使用连接到第一ZQ引脚420a的ZQ电阻器执行校准操作。在执行校准命令之前，存储器装置获得对第一ZQ引脚420a的控制，排除可能会控制第一ZQ引脚420a的其它存储器装置。因此，在执行校准命令之前，存储器装置将控制传送到所关联的仲裁者电路。
在操作806中，控制传送仲裁者电路，使得所述仲裁者电路可开始尝试获得对供响应于在操作804中接收到的校准命令而执行的校准过程使用的第一ZQ引脚的控制的过程。在控制传送到仲裁者电路之前，仲裁者电路可在空闲状态中操作。如图8中所示，仲裁者电路的此空闲状态通常被称作总线仲裁协议的“状态1”。在操作806之后，可执行操作808。
在操作808中，仲裁者电路通过监测存在于第一ZQ引脚420a上的电压开始。如果第一ZQ引脚420a在使用中，那么第一ZQ引脚420a上的电压将低于电源电压(Vdd)。如果第一ZQ引脚420a不在使用中，那么第一ZQ引脚420a上的电压将接近于电源电压(Vdd)。因此，为了区分这两种状态，仲裁者电路通常基于接近于电源电压的阈值电压监测第一ZQ引脚420a上的电压。在一个实施方案中，仲裁者电路基于是电源电压的90％的阈值电压监测第一ZQ引脚420a上的电压。如图8中所示，对第一ZQ引脚420a的此初始监测通常被称作总线仲裁协议的“状态2”。在操作808之后，可执行操作812。
在操作812中，仲裁者电路确定第一ZQ引脚420a上的电压是否在预定时间间隔内降至低于阈值电压。作为防止对第一ZQ引脚420a上的争用的一种措施，仲裁者电路在持续时间取决于仲裁者电路的仲裁协议优先级的时间间隔期间监测第一ZQ引脚上的电压。如上文所提及，图7提供可在其中四个仲裁者电路共同连接到单一ZQ引脚的存储器配置中使用的实例延迟时间。在这点上，行704a提供四个存储器装置结合操作812可使用的实例延迟时间。因此，继续此实例，如果仲裁者电路被指定为主控器，那么仲裁者电路可在25纳秒内监测ZQ引脚420a。如果仲裁者电路被指定为受控器0，那么仲裁者电路可在30纳秒内监测ZQ引脚420a。如果仲裁者电路被指定为受控器1，那么仲裁者电路可在35纳秒内监测ZQ引脚420a。如果仲裁者电路被指定为受控器2，那么仲裁者电路可在40纳秒内监测ZQ引脚420a。如图8中所示，此确定操作通常可被称作总线仲裁协议的“状态3。
如果在操作812中，仲裁者电路确定第一ZQ引脚420a上的电压在适当的预定时间间隔内降至低于阈值电压，那么接着可执行操作816。在操作816中，仲裁者电路确定第一ZQ引脚420a在使用中。接着在操作816之后再次执行操作808，使得第一ZQ引脚420a上的电压监测继续。如果在操作812中，仲裁者电路确定第一ZQ引脚420a上的电压在适当的预定时间间隔内不降至低于阈值电压，那么接着可执行操作820。
在操作820中，仲裁者电路确定第一ZQ引脚420a上的电压不在使用中并且因此可尝试获得对引脚的控制。根据此确定，仲裁者电路从连接到第一ZQ引脚420a的电阻器吸收预定量的电流。此处，仲裁者电路通常吸收足以控制第一ZQ引脚420a的量的电流，其条件是没有具有较高优先级的其它仲裁者电路也尝试控制引脚。在一个实施方案中，仲裁者电路从第一ZQ引脚420a吸收大约5mA的电流。如图8中所示，此确定操作可通常被称作总线仲裁协议的“状态4”。在操作820之后，可执行操作824。
在操作824中，仲裁者电路再次监测存在于第一ZQ引脚420a上的电压。如所提及，仲裁者电路将通过从引脚吸收预定量的电流来控制第一ZQ引脚420a，其条件是没有具有较高优先级的其它仲裁者电路也尝试控制引脚。仲裁者电路通过在操作824中进行的电压监测发现存在尝试控制引脚的其它仲裁者电路。此处，仲裁者电路延迟控制第一ZQ引脚420a达预定时间间隔，在所述预定时间间隔期间，仲裁者电路监测第一ZQ引脚420a的电压改变。此额外预定时间间隔提供防止对第一ZQ引脚420a的争用的额外措施。与在操作812中的情况一样，仲裁者电路在持续时间取决于仲裁者电路的仲裁协议优先级的时间间隔期间监测第一ZQ引脚上的电压。图7提供可在其中四个仲裁者电路共同连接到单一ZQ引脚的存储器配置中使用的实例延迟时间。在这点上，行704b提供四个存储器装置结合操作824可使用的实例延迟时间。因此，继续此实例，如果仲裁者电路被指定为主控器，那么仲裁者电路可在5纳秒内监测ZQ引脚420a。如果仲裁者电路指定为受控器0，那么仲裁者电路可在10纳秒内监测ZQ引脚420a。如果仲裁者电路指定为受控器1，那么仲裁者电路可在15纳秒内监测ZQ引脚420a。如果仲裁者电路被指定为受控器2，那么仲裁者电路可在20纳秒内监测ZQ引脚420a。
在操作824中，仲裁者电路监测第一ZQ引脚420a以确定是否有另一仲裁者电路也在尝试获得对引脚的控制。如果没有另一仲裁者电路正在尝试控制第一ZQ引脚420a，那么引脚上上网电压将不降至小于电源电压的一半(Vddq/2)。如果有另一仲裁者电路也在尝试控制第一ZQ引脚420a，那么引脚上的电压将降至小于电源电压的一半(Vddq/2)。因此，为了区分这两种状态，第二仲裁者电路424b通常基于接近于电源电压的一半的阈值电压监测ZQ引脚420a上的电压。如图8中所示，ZQ引脚420a的此第二电压监测通常被称作总线仲裁协议的“状态5”。
如果在操作824中，仲裁者电路确定第一ZQ引脚420a上的电压在适当的预定时间间隔内降至低于阈值电压，那么接着可执行操作828。在操作828中，仲裁者电路确定另一仲裁者电路正在尝试获得对第一ZQ引脚420a的控制。接着在操作828之后再次执行操作808使得第一ZQ引脚420a上的电压监测继续。如果在操作824中，仲裁者电路确定第一ZQ引脚420a上的电压在预定时间间隔内不降至低于阈值电压，那么接着可执行操作832。
在操作832中，仲裁者电路已经获得对第一ZQ引脚420a的控制。此时，仲裁者电路可启用(图1中示出的)相关联校准电路开始校准过程。
图9A-B说明根据图8中所说明的仲裁方法的实例仲裁序列。图9A-B包含对应于四个装置仲裁中涉及的各种组件的数个信号迹线。迹线904对应于指示校准命令开始的信号迹线。借助于实例(且非限制)，迹线904示出校准命令发出至共同连接到给定ZQ引脚的所有存储器装置。在本发明实施例可处置的其它情况下，校准命令可在不同时间发出至多个存储器装置。迹线908对应于ZQ引脚上的电压。迹线912指示仲裁总线主控器存储器装置的仲裁状态。迹线916指示仲裁总线受控器0存储器装置的仲裁状态。迹线920指示仲裁总线受控器1存储器装置的仲裁状态。迹线924指示仲裁总线受控器2存储器装置的仲裁状态。迹线912、916、920和924中指示的仲裁状态对应于图8中指示的仲裁状态。如图9A中可见，仲裁总线主控器在时间932获得对ZQ引脚的控制。在时间932之后，与仲裁总线主控器相关联的校准操作转到完成(时间936)，而仲裁总线受控器0-2循环通过仲裁状态2和3。在图9B中，仲裁受控器0在时间940获得对ZQ引脚的控制。在时间940之后，与仲裁总线受控器0相关联的校准操作转到完成(时间944)，而仲裁总线受控器0-2循环通过仲裁状态2和3，其中仲裁总线受控器2在此时进入仲裁状态5。
上述说明书、实例和数据提供对如在权利要求书中定义的本发明的示范性实施例的结构和使用的完整描述。虽然上文已经以特定精确度或参考一或多个个别实施例描述所主张的发明的各种实施例，但所属领域的技术人员可在不脱离所主张的发明的精神或范围的情况下对所揭示的实施例做出众多更改。因而预期其它实施例。希望含于以上描述中并在附图中示出的所有主题应仅解释为对特定实施例的说明而非限制。在不脱离如在所附权利要求书中定义的本发明的基础元件的情况下可做出细节或结构改变。
前述描述具有宽广应用。对任何实施例的论述仅意味着解释性的且并不意图暗示本发明的范围(包含权利要求书)限于这些实例。换句话说，虽然本文中已详细地描述本发明的说明性实施例，但本发明概念可以其它方式不同地体现和被采用，且除非受现有技术限制，否则所附权利要求书希望被视为包含此类变化。

Claims (20)

1.一种用于阻抗终端的校准的设备，其包括：
第一和第二存储器装置；
电阻器，其共同耦合到所述第一和第二存储器装置；
所述第一存储器装置包括第一仲裁者电路和第一校准电路，其中所述第一仲裁者电路被配置成响应于当执行仲裁协议时所述电阻器处的电压等于或高于第一阈值电压而从所述电阻器吸收电流以控制由所述第一校准电路使用的所述电阻器，其中所述第一校准电路被配置成至少部分地响应于外部校准命令执行第一校准操作的第一校准电路，所述第一校准操作基于所述电阻器执行；且
所述第二存储器装置包括被配置成至少部分地响应于所述外部校准命令执行第二校准操作的第二校准电路，所述第二校准操作在所述第一校准操作已结束之后基于所述电阻器执行。
2.根据权利要求1所述的设备，其进一步包括共同耦合到所述第一和第二存储器装置以将所述外部校准命令共同供应到所述第一和第二存储器装置的命令输入总线。
3.根据权利要求1所述的设备，其中所述第一和第二存储器装置中的至少一个包括被配置成存储使所述第二校准操作在所述第一校准操作已结束之后执行的数据的数据存储电路。
4.根据权利要求3所述的设备，其中所述数据存储电路包含熔丝元件。
5.根据权利要求3所述的设备，其中所述第一和第二存储器装置中的所述至少一个包括被配置成将所述数据供应到所述数据存储电路的外部端子。
6.根据权利要求1所述的设备，其中所述至少所述第一和第二存储器装置布置于共同封装内。
7.根据权利要求1所述的设备，其进一步包括：
第一控制器，其被配置成将所述外部校准命令提供到所述第一存储器装置；和
第二控制器，其被配置成将所述外部校准命令提供到所述第二存储器装置，其中所述第二控制器独立于所述第一控制器操作。
8.根据权利要求1所述的设备，其中所述第一校准电路被配置成通过调整所述第一存储器装置的输出缓冲器的阻抗以匹配所述电阻器的阻抗而在所述第一校准操作中使用所述电阻器。
9.根据权利要求1所述的设备，其中所述第一和第二控制器不彼此通信。
10.一种用于阻抗终端的校准的设备，其包括：
第一仲裁者电路，其与第一存储器装置相关联；
第二仲裁者电路，其与第二存储器装置相关联；
电阻器，其共同耦合到所述第一和第二存储器装置；且
所述第一和第二仲裁者电路被配置成在仲裁协议中使用所述电阻器，所述仲裁协议在所述第一和第二仲裁者电路同时尝试控制分别供第一校准操作和第二校准操作使用的所述电阻器的情况下，提供对所述电阻器的第一存储器装置接入。
11.根据权利要求10所述的设备，其中所述第一仲裁者电路被配置成响应于当执行所述仲裁协议时所述电阻器处的电压等于或高于第一阈值电压而从所述电阻器吸收电流以控制供校准电路使用的所述电阻器。
12.根据权利要求10所述的设备，其中在执行所述仲裁协议时，所述第二仲裁者电路被配置成响应于所述电阻器处的电压等于或高于第一阈值电压而从所述电阻器吸收电流，且响应于所述电阻器处的所述电压等于或高于第二阀值电压而控制供第二校准电路使用的所述电阻器。
13.根据权利要求10所述的设备，其中，
所述第一仲裁者电路被配置成响应于所述电阻器处的电压在第一时间段期间不低于第一阈值电压而从所述电阻器吸收电流，且响应于所述电阻器处的所述电压在第二时间段期间不低于第二阀值电压而控制供第一校准电路使用的所述电阻器；
所述第一时间段短于指派给所述第二存储器装置的对应时间段；且
所述第二时间段短于指派给所述第二存储器装置的对应时间段。
14.根据权利要求10所述的设备，其进一步包括：
第三仲裁者电路，其与第三存储器装置相关联，所述第三仲裁者电路被配置成在所述仲裁协议中使用所述电阻器；其中，
所述仲裁协议在所述第一仲裁者电路尝试控制供第一校准操作使用的所述电阻器并且与此同时所述第三仲裁者电路尝试控制供第三校准操作使用的所述电阻器的情况下，提供对所述电阻器的第一存储器装置接入，且
所述仲裁协议在所述第二仲裁者电路尝试控制供第二校准操作使用的所述电阻器并且与此同时所述第三仲裁者电路尝试控制供所述第三校准操作使用的所述电阻器的情况下，提供对所述电阻器的第二存储器装置接入。
15.根据权利要求14所述的设备，其中，
在执行所述仲裁协议时，所述第二仲裁者电路确定所述电阻器处的电压在第一时间段期间不降至低于第一阈值电压，从所述电阻器吸收预定量的电流，确定所述电阻器处的所述电压在第二时间段期间不降至低于第二阀值电压，并且作为响应，控制供第二校准操作使用的所述电阻器；
所述第一时间段长于指派给所述第一存储器装置的对应时间段且短于指派给所述第三存储器装置的对应时间段；且
所述第二时间段长于指派给所述第一存储器装置的对应时间段且短于指派给所述第三存储器装置的对应时间段。
16.一种用于阻抗终端的校准的方法，其包括：
在存储器装置处接收校准命令；
监测电阻器处的电压直到所述电压高于第一阈值电压；
在所述存储器装置是主控器的情况下，从所述电阻器吸收第一预定量的电流以便控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器；且
在所述存储器装置是受控器的情况下，从所述电阻器吸收第二预定量的电流，确定所述电阻器处的所述电压是否高于第二阀值电压，并且如果是，那么控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器。
17.根据权利要求16所述的方法，其进一步包括：
监测配置引脚上的电压以确定所述存储器装置是主控器还是受控器。
18.根据权利要求17所述的方法，其中，
如果所述配置引脚限定在高，那么所述存储器装置是主控器；且
如果所述配置引脚限定在低或浮动，那么所述存储器装置是受控器。
19.一种用于阻抗终端的校准的方法，其包括：
在存储器装置处接收校准命令；
监测电阻器处的电压直到所述电压在第一时间段内不降至低于第一阈值电压；
从所述电阻器吸收预定量的电流；
在第二时间段内监测所述电阻器处的所述电压；
在所述电压在所述第二时间段期间降至低于第二阀值电压的情况下，重复监测所述电压的操作直到所述电压在第一时间段内不降至低于第一阈值电压；且
在所述电压在所述第二时间段期间不降至低于第二阀值电压的情况下，控制供所述存储器装置响应于所述校准命令将执行的校准操作使用的所述电阻器。
20.根据权利要求19所述的方法，其进一步包括：
监测一或多个存储器装置输入以确定所述存储器装置的仲裁协议优先级；和
基于所述仲裁协议优先级确定所述第一和第二时间段。
CN201680060646.6A 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法 Active CN108139996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110355612.2A CN112925729B (zh) 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/883,454 2015-10-14
US14/883,454 US9766831B2 (en) 2015-10-14 2015-10-14 Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
PCT/US2016/056372 WO2017066161A1 (en) 2015-10-14 2016-10-11 Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110355612.2A Division CN112925729B (zh) 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法

Publications (2)

Publication Number Publication Date
CN108139996A CN108139996A (zh) 2018-06-08
CN108139996B true CN108139996B (zh) 2021-04-02

Family

ID=58518504

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110355612.2A Active CN112925729B (zh) 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
CN201680060646.6A Active CN108139996B (zh) 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110355612.2A Active CN112925729B (zh) 2015-10-14 2016-10-11 用于仲裁共享端子以用于阻抗终端的校准的设备和方法

Country Status (5)

Country Link
US (2) US9766831B2 (zh)
EP (1) EP3362904B1 (zh)
KR (2) KR102113935B1 (zh)
CN (2) CN112925729B (zh)
WO (1) WO2017066161A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102358177B1 (ko) 2015-12-24 2022-02-07 에스케이하이닉스 주식회사 제어회로 및 제어회로를 포함하는 메모리 장치
US10067903B2 (en) 2015-07-30 2018-09-04 SK Hynix Inc. Semiconductor device
KR102260369B1 (ko) * 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR102515924B1 (ko) 2016-04-19 2023-03-30 에스케이하이닉스 주식회사 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) * 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
KR20190017112A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
US10615798B2 (en) * 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
KR102553266B1 (ko) 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US10529390B1 (en) 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time
KR20200086137A (ko) 2019-01-08 2020-07-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
CN112489715B (zh) * 2020-12-01 2023-01-24 西安紫光国芯半导体有限公司 Zq校准方法、装置、存储器芯片及存储介质
CN117949803A (zh) * 2022-10-19 2024-04-30 长鑫存储技术有限公司 Zq校准方法、电路、半导体器件、测试设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
CN101552606A (zh) * 2009-04-29 2009-10-07 西安理工大学 基于芯片内建时钟晶振的智能自校准芯片及自校准方法
US7990174B2 (en) * 2009-06-30 2011-08-02 Hynix Semiconductor Inc. Circuit for calibrating impedance and semiconductor apparatus using the same

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2494010B1 (fr) * 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4986183A (en) 1989-10-24 1991-01-22 Atlas Powder Company Method and apparatus for calibration of electronic delay detonation circuits
US6442644B1 (en) 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6661860B1 (en) 2000-01-04 2003-12-09 Massachusetts Institute Of Technology Multiple arbiter jitter estimation system and related techniques
US6779123B2 (en) 2001-02-28 2004-08-17 Intel Corporation Calibrating return time for resynchronizing data demodulated from a master slave bus
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
US6832177B2 (en) * 2002-12-27 2004-12-14 Intel Corporation Method of addressing individual memory devices on a memory module
US7129738B2 (en) 2003-03-04 2006-10-31 Micron Technology, Inc. Method and apparatus for calibrating driver impedance
US6873543B2 (en) 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
KR100583636B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
KR100541557B1 (ko) * 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US7432731B2 (en) * 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
KR100805696B1 (ko) 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR20070088845A (ko) 2006-02-27 2007-08-30 삼성전자주식회사 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
KR100879747B1 (ko) 2006-06-30 2009-01-21 주식회사 하이닉스반도체 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치
US7557603B2 (en) 2006-08-29 2009-07-07 Micron Technology, Inc. Method and apparatus for output driver calibration, and memory devices and system embodying same
JP2008072460A (ja) 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置およびインピーダンス調整方法
US7443193B1 (en) 2006-12-30 2008-10-28 Altera Corporation Techniques for providing calibrated parallel on-chip termination impedance
US20080198666A1 (en) 2007-02-20 2008-08-21 Aaron Nygren Semiconductor device including adjustable driver output impedances
KR100853466B1 (ko) * 2007-03-02 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
US20090009212A1 (en) * 2007-07-02 2009-01-08 Martin Brox Calibration system and method
US7733118B2 (en) 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
JP2009237678A (ja) 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
KR101024244B1 (ko) 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
US7973553B1 (en) 2010-03-11 2011-07-05 Altera Corporation Techniques for on-chip termination
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8298168B2 (en) 2011-01-27 2012-10-30 Medtronic Xomed, Inc. Adjustment for hydrocephalus shunt valve
KR20120087662A (ko) 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 반도체 장치와 이를 위한 임피던스 조정 회로
JP2013021528A (ja) 2011-07-12 2013-01-31 Elpida Memory Inc 半導体装置、及び出力バッファのインピーダンスを調整する方法
US9104547B2 (en) 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US9711189B1 (en) 2011-08-12 2017-07-18 Altera Corporation On-die input reference voltage with self-calibrating duty cycle correction
US9151818B2 (en) * 2011-11-08 2015-10-06 Analog Devices Global Voltage measurement
JP2013081079A (ja) 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置
JP2013085078A (ja) 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
KR101839881B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8766663B2 (en) 2012-06-18 2014-07-01 International Business Machines Corporation Implementing linearly weighted thermal coded I/O driver output stage calibration
US9437257B2 (en) 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
KR102089613B1 (ko) 2013-01-02 2020-03-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9142272B2 (en) 2013-03-15 2015-09-22 International Business Machines Corporation Dual asynchronous and synchronous memory system
US9779039B2 (en) 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
KR20150091893A (ko) 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 시스템
KR102126716B1 (ko) 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
KR20150142426A (ko) * 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 메모리들을 포함하는 반도체 장치
US9269404B1 (en) * 2014-08-07 2016-02-23 Qualcomm Incorporated Semiconductor package on package memory channels with arbitration for shared calibration resources
US10025747B2 (en) 2015-05-07 2018-07-17 Samsung Electronics Co., Ltd. I/O channel scrambling/ECC disassociated communication protocol
US9531382B1 (en) 2015-09-01 2016-12-27 Sandisk Technologies Llc Search for impedance calibration
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170064777A (ko) 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745548A (en) * 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
CN101552606A (zh) * 2009-04-29 2009-10-07 西安理工大学 基于芯片内建时钟晶振的智能自校准芯片及自校准方法
US7990174B2 (en) * 2009-06-30 2011-08-02 Hynix Semiconductor Inc. Circuit for calibrating impedance and semiconductor apparatus using the same

Also Published As

Publication number Publication date
KR102113935B1 (ko) 2020-06-03
KR20200057107A (ko) 2020-05-25
EP3362904A1 (en) 2018-08-22
CN112925729B (zh) 2024-04-26
CN112925729A (zh) 2021-06-08
US20170109091A1 (en) 2017-04-20
US9766831B2 (en) 2017-09-19
KR20180049173A (ko) 2018-05-10
EP3362904A4 (en) 2019-05-15
US10394473B2 (en) 2019-08-27
WO2017066161A1 (en) 2017-04-20
CN108139996A (zh) 2018-06-08
KR102365520B1 (ko) 2022-02-23
EP3362904B1 (en) 2021-05-05
US20170351451A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN108139996B (zh) 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
US9740269B1 (en) Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US11121714B2 (en) Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10140225B2 (en) Impedance adjustment in a memory device
CN105405459B (zh) 阻抗校准电路以及使用该电路的半导体存储器和存储系统
US9111603B1 (en) Systems and methods for memory controller reference voltage calibration
US10891989B2 (en) Reduction of ZQ calibration time

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant