CN112489715B - Zq校准方法、装置、存储器芯片及存储介质 - Google Patents

Zq校准方法、装置、存储器芯片及存储介质 Download PDF

Info

Publication number
CN112489715B
CN112489715B CN202011388455.7A CN202011388455A CN112489715B CN 112489715 B CN112489715 B CN 112489715B CN 202011388455 A CN202011388455 A CN 202011388455A CN 112489715 B CN112489715 B CN 112489715B
Authority
CN
China
Prior art keywords
calibration
signal
interface
circuit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011388455.7A
Other languages
English (en)
Other versions
CN112489715A (zh
Inventor
王小光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202011388455.7A priority Critical patent/CN112489715B/zh
Publication of CN112489715A publication Critical patent/CN112489715A/zh
Application granted granted Critical
Publication of CN112489715B publication Critical patent/CN112489715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本说明书实施例公开一种ZQ校准方法、装置、存储器芯片及存储介质，所述ZQ校准方法包括：存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，目标接口电阻电路为多个接口电阻电路中的一个或多个；获取目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于电路使能信号以及电阻校准更新信号，确定是否对接口电阻进行校准；若是，基于电阻校准配置信号，对接口电阻进行校准。上述方案，能够灵活的对各个接口电阻电路的接口电阻进行ZQ校准，提高了校准的灵活性。

Description

ZQ校准方法、装置、存储器芯片及存储介质
技术领域
本说明书实施例涉及半导体器件领域，尤其涉及一种ZQ校准方法、装置、存储器芯片及存储介质。
背景技术
随着信息速度的飞速发展，在高速通信中，对于存储器能够高效可靠的在高速频率下通过数据接口对数据进行存储与读取也提出了更高的要求。存储器，如DRAM，为了接收和输出数据信息，芯片接口提供两方面的接口电路：用于向外驱动输出信号的离线驱动器(OCD，Off Chip Driver)，以及在接收数据信号时用于实现终端阻抗匹配的终端匹配电路(ODT，On-die Termination)。
现有技术中，为了避免离线驱动器的驱动电阻以及终端匹配电路的终端匹配电阻由于阻值漂移导致的信号质量发生改变，通过ZQ校准将驱动电阻以及终端匹配电阻的阻值漂移进行消除，以保证信号的可靠性。
现有技术中的ZQ校准，需要同时对所有信号端口的OCD驱动电阻以及ODT终端匹配电阻进行校准更新，这样可能会破坏信号端口当前较为稳定可靠的信号质量，从而为存储器的工作带来不稳定因素和风险。
发明内容
本说明书实施例提供及一种ZQ校准方法、装置、存储器及存储介质。
第一方面，本说明书实施例提供一种ZQ校准方法，应用于存储器中，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述方法包括：
在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述目接口电阻进行校准；
若是，基于所述电阻校准配置信号，对所述接口电阻进行校准。
可选地，在获取所述目标接口电阻电路的电路使能信号之前，所述方法还包括：
基于所述目标接口电阻电路对应的信号端口的信号属性信息，生成所述电路使能信号。
可选地，在获取所述电路使能信号的电阻校准更新信号之前，所述方法还包括：
基于所述目标接口电阻电路的工作环境参数，生成所述电阻校准更新信号。
可选地，在获取所述目标接口电阻电路的电阻校准更新信号之后，所述方法还包括：
基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值；
其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值。
可选地，所述基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准，包括：
基于所述电路使能信号，确定是否需要关闭所述目标接口电阻电路；
若否，基于所述最终校准配置值，对所述接口电阻进行校准。
可选地，在所述对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号之前，所述方法还包括：
获取所述多个接口电阻电路中每个接口电阻电路的电路使能信号，以及所述接口电阻电路的电阻校准更新信号；
针对所述每个接口电阻电路，若该接口电阻电路的电路使能信号为第一预设信号，且该接口电阻电路的电阻校准更新信号为第二预设信号，将该接口电阻电路作为所述目标接口电阻电路。
可选地，所述方法还包括：
确定是否接收到针对所述多个接口电阻电路中的N个接口电阻电路的监控信号，N为正整数；
若是，分别获取所述N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测。
可选地，在所述确定是否对所述接口电阻进行校准之后，所述方法还包括：
若对所述接口电阻进行校准，获取所述目标接口电阻电路对应的信号端口在完成接口电阻校准之后的目标信号；
基于所述目标信号的信号质量，以及预设信号质量，对所述目标接口电阻电路进行调试。
第二方面，本说明书实施例提供一种ZQ校准装置，应用于存储器中，所述存储器包括接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述装置包括：
校准模块，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
处理模块，用于获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；
执行模块，用于在对所述接口电阻进行校准时，基于所述电阻校准配置信号，对所述接口电阻进行校准。
可选地，所述装置还包括：
第一生成模块，用于基于所述目标接口电阻电路对应的信号端口的信号属性信息，生成所述电路使能信号。
可选地，所述装置还包括：
第二生成模块，用于基于所述目标接口电阻电路的工作环境参数，生成所述电阻校准更新信号。
可选地，所述装置还包括：
切换模块，用于基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值；
其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值。
可选地，所述处理模块，用于：
基于所述电路使能信号，确定是否需要关闭所述目标接口电阻电路；
若否，基于所述最终校准配置值，对所述接口电阻进行校准。
可选地，所述装置还包括：
第一获取模块，用于获取所述多个接口电阻电路中每个接口电阻电路的电路使能信号，以及所述每个接口电阻电路的电阻校准更新信号；
端口确定模块，用于针对所述每个接口电阻电路，若该接口电阻电路的电路使能信号为第一预设信号，且该接口电阻电路的电阻校准更新信号为第二预设信号，将该接口电阻电路作为所述目标接口电阻电路。
可选地，所述装置还包括：
监控信号确定模块，用于确定是否接收到针对所述多个接口电阻电路中的N个接口电阻电路的监控信号，N为正整数；
检测模块，用于在接收到所述N个接口电阻电路的监控信号时，分别获取所述N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测。
可选地，所述装置还包括：
第二获取模块，用于若对所述接口电阻电路的接口电阻进行校准，获取所述目标接口电阻电路对应的信号端口在完成接口电阻校准之后的目标信号；
调试模块，用于基于所述目标信号的信号质量，以及预设信号质量，对所述目标接口电阻电路进行调试。
第三方面，本说明书实施例提供一种ZQ校准装置，应用于存储器中，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述装置包括：
ZQ校准模块，以及多个校准配置控制模块；
每个校准配置控制模块的输入端均与所述ZQ校准模块的输出端连接，所述每个校准配置控制模块的输出端对应连接一个接口电阻电路，所述每个校准配置控制模块对应的接口电阻电路均不相同；
所述ZQ校准模块，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
所述校准配置控制模块，用于获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；若是，基于所述电阻校准配置信号，对所述接口电阻进行校准。
可选地，所述校准配置控制模块包括：
切换模块，保持模块以及使能模块；
所述切换模块，用于基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值，以确定最终校准配置值，其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值；
所述保持模块，与所述切换模块连接，用于接收所述切换模块发送的所述最终校准配置值，并将所述最终校准配置值发送给所述使能模块；
所述使能模块，与所述保持模块连接，用于接收所述保持模块发送的最终校准配置值，并基于所述电路使能信号，确定是否关闭所述目标接口电阻电路，其中，若不关闭所述目标接口电阻电路，将所述最终校准配置值发送至所述目标接口电阻电路，以根据所述最终校准配置值，对所述接口电阻进行校准。
可选地，所述装置还包括：
监控模块，所述监控模块与每个接口电阻电路相连，用于在接收到针对所述多个接口电阻电路中的N个接口电阻电路的监控信号时，分别获取所述N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测，N为正整数。
第四方面，本说明书实施例提供一种存储器芯片，所述存储器芯片包括：
多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路；
第三方面提供的ZQ校准装置。
第五方面，本说明书实施例提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述任一项所述方法的步骤。
本说明书实施例有益效果如下：
本说明书实施例提供的ZQ校准方法中，存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，目标接口电阻电路为多个接口电阻电路中的一个或多个；获取目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于电路使能信号以及电阻校准更新信号，确定是否对接口电阻进行校准；若是，基于电阻校准配置信号，对接口电阻进行校准。
可见，本说明书实施例中的方案能够选择性的对各个接口电阻电路的接口电阻进行ZQ校正，能够灵活的对各个接口电阻电路的校准进行配置，并不会强制性的对所有接口电阻电路的接口电阻进行校正更新，丰富了校准方式的可选方式，提高了校准的灵活性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本说明书的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本说明书实施例第一方面提供的一种ZQ校准方法的流程图；
图2为本说明书实施例提供的一种ZQ校准电路的结构框图；
图3为本说明书实施例提供的一种校准配置控制模块的结构框图；
图4为本说明书实施例第二方面提供的一种ZQ校准装置的示意图；
图5为本说明书实施例第三方面提供的一种ZQ校准装置的示意图。
具体实施方式
为了更好的理解上述技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
第一方面，本说明书实施例提供一种ZQ校准方法，应用于存储器中，存储器包括多个信号端口，每个信号端口设置有对应的接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路。如图1所示，为本说明书实施例提供的ZQ校准方法的流程图，该方法包括以下步骤：
步骤S11：在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，目标接口电阻电路为多个接口电阻电路中的一个或多个；
步骤S12：获取目标接口电阻电路的电路使能信号，并基于电路使能信号，确定是否对接口电阻进行校准；
步骤S13：若是，基于电阻校准配置信号，对接口电阻进行校准。
本说明书实施例中，存储器可以为随机存储器，以动态随机存储器(DynamicRandom Access Memory，DRAM)为例，存储器可以为DDR4、LPDDR4、GDDR6等，这里不做限定。本说明书实施例中的存储器设置有ZQ引脚，用于进行ZQ校准工作。具体的，在ZQ引脚外接有一固定电阻，如阻值为240欧的固定电阻，存储器可以利用该固定电阻进行ZQ校准，以此为基准将各个接口电阻电路的接口电阻的阻值校准到一个理想的阻值下。
存储器的多个信号端口包括但不限于：DQ端口(数据信号端口)、DQS端口(数据抓取时钟信号端口)、CA端口(指令地址信号端口)、CLK端口(时钟信号端口)、CS端口(片选信号端口)。对于每个信号端口，均对应有各自的接口电阻电路(OCD和/或ODT)，接口电阻电路的接口电阻即为OCD驱动电阻和/或ODT终端匹配电阻。举例来讲，对于DQ端口以及DQS端口，对应有OCD驱动电阻和ODT终端匹配电阻，对于CA端口、CLK端口以及CS端口，对应有ODT终端匹配电阻。
步骤S11中，在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号。
在具体实施过程中，存储器中可以设置有ZQ校准模块，在检测到ZQ校准请求时，通过ZQ校准模块来实现对接口电阻的校准过程。其中，ZQ校准请求可以根据预设周期进行触发，也可以在预设场景触发ZQ请求的发送。例如，在存储器上电初期触发ZQ请求的发送，在存储器处于工作状态时，按照预设时间间隔触发ZQ请求的发送。
目标接口电阻电路可以为多个接口电阻电路中的所有接口电阻电路口，也可以为多个接口电阻电路中的部分接口电阻电路。目标接口电阻电路可以是预先设置好的，也可以是实时确定的。例如，目标接口电阻电路可以是在多个接口电阻电路中随机确定出的一个或多个，也可以是根据预设规则确定出的接口电阻电路。
在对目标接口电阻电路的接口电阻进行ZQ校准之后，得到电阻校准配置信号，电阻校准配置信号为用于调节电阻阻值的调节信号，电阻校准配置信号中可以包含有目标接口电阻电路的电阻调节参数。当目标接口电阻电路包含有多个，例如目标接口电阻电路为3个时，电阻校准配置信号中包含有这3个接口电阻电路的接口电阻的调节参数。基于电阻校准配置信号，能够将目标接口电阻电路的接口电阻调节到理想值。
步骤S12中，获取目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于电路使能信号以及电阻校准更新信号，确定是否对接口电阻进行校准。
本说明书实施例中，针对每个接口电阻电路，存在与该接口电阻电路对应的电路使能信号，以及电阻校准更新信号。其中，电路使能信号用于确定是否需要关闭该接口电阻电路，电阻校准更新信号用于确定是否对该接口电阻电路的接口电阻进行阻值更新。电路使能信号以及电阻校准更新信号可以通过可控的配置寄存器产生。
应说明的是，在实际电路系统中，在进行了ZQ校准之后，可能并不需要基于电阻校准配置信号，对每个接口电阻电路的接口电阻进行阻值的校准更新，也可能不需要关闭接口电阻电路。
具体来讲，在存储器的应用中，因为板级电路的设计需求和布局布线的差异，各个接口电阻电路的通路位置并不相同，并且也不是集中在相近区域，所以各个接口电阻电路来讲，周围的物理环境以及电气环境并不相同，来自电压、信号干扰等因素的影响也是不同的。因此，对于不同接口电阻电路的接口电阻，对电阻校准配置的必要性和及时性的需求也存在差异。
在每次ZQ校准之后，强行的同时更新所有接口电阻电路的接口电阻是比较粗糙的，对于某些在当前配置下已经可以保证信号质量的信号而言，也许没有更新对应接口电阻的需求。但如果强行对其进行电阻校准的更新和调整，有可能会破坏当前较为稳定可靠的信号质量状态，从而带来不稳定因素和风险。
另外，对于某些没有校准需求的接口电阻电路来说，在实际情况中，这些接口电阻电路虽然不需要对电阻进行校准，但不意味着一定要关闭接口电阻电路，而只是不需要更新配置而已。各个接口电阻电路对于信号质量而言至关重要，接口电阻电路的接入和关闭对信号质量的影响极为明显，在没有校准需求时直接切换并关闭对应的接口电阻电路，很有可能会导致信号质量出现问题。
因此，本说明书实施例中，通过为每个接口电阻电路设置对应的电路使能信号以及电阻校准更新信号，能够灵活的对接口电阻电路是否关闭以及接口电阻是否更新进行灵活控制。
在具体实施过程中，目标信号端口的电路使能信号，可以通过以下方式生成：基于目标接口电阻电路对应的信号端口的信号属性信息，生成电路使能信号。
信号属性信息可以为信号质量、信号频率等，具体来讲，信号端口的信号质量能够反映信号的稳定性以及可靠性，在信号端口的信号质量较好或频率较低时，可以保持接口电阻电路的当前状态。以电路使能信号为00时，表征不关闭接口电阻电路，电路使能信号为01时，表征关闭接口电阻电路为例，在目标接口电阻电路对应的信号端口的信号质量满足预设信号质量范围时，生成的电路使能信号为00。相反的，如果信号质量较差或信号不稳定，如在目标接口电阻电路对应的信号端口的信号质量不满足预设信号质量范围时，可以关闭接口电阻电路进行调试试验，此时，可以生成电路使能信号为01。
当然，还可以基于其他参数来确定电路使能信号，例如，根据信号质量以及目标接口电阻电路的电气环境参数，来确定电路使能信号的具体值，或者根据用户对目标接口电阻电路的设置指令来生成电路使能信号等，这里就不再一一举例了。
在具体实施过程中，目标接口电阻电路的电阻校准更新信号，可以通过以下方式生成：基于目标接口电阻的工作环境参数，生成电阻校准更新信号。
工作环境参数可以为温度参数、电压参数等，在目标接口电阻的工作环境无明显变化时，可以不对接口电阻进行校准更新。具体的，可以按照预设时间间隔采集目标接口电阻电路的工作环境参数，将当前采集到的工作环境参数与上一次采集到的工作环境参数进行比较，若比较结果满足预设范围，则表明工作环境无明显变化。以电阻校准更新信号为00时，表征不更新接口电阻，电阻校准更新信号为01时，表征更新接口电阻为例。在工作环境无明显变化时，生成电阻校准更新信号00，在工作环境发生明显变化，如上述比较结果不满足预设范围时，生成电阻校准更新信号01。
当然，电阻校准更新信号的生成还可以基于其他参数来确定，如基于目标接口电阻电路对应的信号端口的信号质量、用户对接口电阻电路的更新设置等，这里不做限定。
进一步的，基于电路使能信号、以及电阻校准更新信号，确定是否对目标接口电阻电路的接口电阻进行校准。
具体来讲，不同的接口电阻电路，其电路使能信号以及电阻校准更新信号也可能存在不同，针对每个接口电阻电路，根据该接口电阻电路的电路使能信号以及电阻校准更新信号，来确定该接口电阻电路的接口电阻是否需要校准。当然，还可以结合其他参数来确定接口电阻是否需要校准，如，基于该接口电阻电路的电路使能信号、电阻校准更新信号以及该接口电阻电路对应的信号端口的信号质量，来确定是否要对接口电阻进行校准。
本说明书实施例中，存储器中可以设置有校准配置控制模块，针对每个接口电阻电路，均可以对应的设置一个校准配置控制模块，以实现对该接口电阻电路的校准更新控制。校准配置控制模块可以根据目标接口电阻电路的电路使能信号以及电阻校准更新信号，确定是否对目标接口电阻电路的接口电阻进行校准。
本说明书实施例中，基于电阻校准更新信号，确定是否将接口电阻的当前校准配置值切换为电阻校准配置信号对应的目标校准配置值；其中，若需要切换，将目标校准配置值作为最终校准配置值；若不需要切换，将当前校准配置值作为最终校准配置值。
具体来讲，在基于电阻校准更新信号进行判断时，可以将电阻校准更新信号与预设校准更新信号进行匹配。预设校准更新信号可以为对更新接口电阻校准配置的预设信号，和/或不更新接口电阻校准配置的预设信号。以预设校准更新信号为更新接口电阻校准配置为例，预设校准更新信号具体可以为00，将电阻校准更新信号与预设校准更新信号进行匹配，即判断电阻校准更新信号是否为00，若否，保持目标接口电阻电路的接口电阻的当前校准配置值不变，即将当前校准配置值作为最终校准配置值；若是，则需要对目标接口电阻电路的接口电阻进行校准，此时，将电阻校准配置信号对应的目标校准配置值作为最终校准配置值。
进一步的，基于电路使能信号，确定是否需要关闭目标接口电阻电路；若否，基于最终校准配置值，对接口电阻进行校准。
具体的，在获取到电路使能信号后，可以将电路使能信号与预设使能信号进行匹配，预设使能信号可以为关闭接口电阻电路的预设信号，和/或接入接口电阻电路的预设信号。以预设使能信号为关闭接口电阻电路的预设信号为例，预设使能信号具体可以为01，将电路使能信号与预设使能信号进行匹配，即判断电路使能信号是否为01，若是，则表明要关闭目标接口电阻电路，此时，不需要对目标接口电阻电路的接口电阻进行校准。若否，则将上述得到的最终校准配置值发送给接口电阻电路，以根据最终校准配置值对接口电阻校准，即执行步骤S13。
在一种可选实施方式中，目标接口电阻电路的确定可以通过以下方式实现：获取多个接口电阻电路中每个接口电阻电路的电路使能信号，以及每个接口电阻电路的电阻校准更新信号；针对每个接口电阻电路，若该接口电阻电路的电路使能信号为第一预设信号，且该接口电阻电路的电阻校准更新信号为第二预设信号时，将该接口电阻电路作为目标接口电阻电路。
在进行ZQ校准时，可以对所有接口电阻电路的接口电阻均进行校准，也可以选择部分接口电阻电路的接口电阻进行校准。由于本说明书实施例中，对于每个接口电阻电路，均对应有电路使能信号以及电阻校准更新信号，如果检测到某个接口电阻电路处于关闭状态，或者检测到某个接口电阻电路的接口电阻不进行校准配置更新，就不需要对这些接口电阻电路的接口电阻进行ZQ校准了。
具体来讲，第一预设信号可以为接口电阻电路未关闭的预设信号，第二预设信号为需要对接口电阻进行更新的预设信号，那么如果某个接口电阻电路对应的电路使能信号为第一预设信号，且该接口电阻电路对应的电阻校准更新信号为第二预设信号时，表明该接口电阻电路已接入，且需要进行电阻的更新配置，因此，将该接口电阻电路作为一个目标接口电阻电路。通过同样的方式，逐个对每个接口电阻电路进行检测，确定出最终的目标接口电阻电路。
进一步的，本说明书实施例中，还可以对各个接口电阻电路的当前电阻校准配置进行监控：确定是否接收到针对多个接口电阻电路中的N个接口电阻电路的监控信号，N为正整数；若是，分别获取N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测。
存储器中可以设置有监控模块，该监控模块可以接收每个接口电阻电路对应的监控信号，监控信号是用于告知监控模块，选择性的将相应的接口电阻电路当前正在使用的校准配置值进行输出。
需要进行监控的N个接口电阻电路，可以是随机选取的，也可以是用户设定的，例如用户需要测试某个或某几个接口电阻电路的当前校准配置值，还可以测试信号质量出现异常的接口电阻电路，N的取值可以根据实际情况进行设定。以监控DQ信号端口的接口电阻电路为例，接收接口电阻电路的监控信号，在监控信号有效时，监控模块可以选通对应的真实配置信号通路，将对应的当前校准配置值经过监控模块选择性输出。
进一步的，基于当前校准配置值，对接口电阻电路的接口电阻的校准电路的工作状态进行检测。例如，将当前校准配置值与原始设计的配置值或测试经验配置值进行对比，确定出接口电阻实际是否偏移出合理结果的范围，如果合理，则校准电路的工作状态正常，如果不合理，则校准电路的工作状态异常，可以对校准电路进行调试。
另外，当存在多个接口电阻电路均需要进行监控时，在获得多个接口电阻电路中每个接口电阻电路的当前校准配置值之后，可以对不同接口电阻电路的当前校准配置值进行比对，如果某个接口电阻电路的当前校准配置值与其他接口电阻电路的配置之间存在明显区别，则可以进一步定位这个接口电阻电路、以及该接口电阻电路对应的信号端口的信号等是否存在异常。
可选地，本说明书实施例中的方法还包括：若对目标接口电阻电路的接口电阻进行校准，获取目标接口电阻电路对应的信号端口在完成接口电阻校准之后的目标信号；基于目标信号的信号质量，以及预设信号质量，对目标接口电阻电路进行调试。
具体来讲，在对目标接口电阻电路的接口电阻电路进行校准后，为了确定更新后的信号质量是否发生了变化，可以获取目标接口电阻电路对应的信号端口在完成校准之后产生的目标信号，对目标信号的信号质量进行检测。本说明书实施例中，预先设置有预设信号质量，该预设信号质量可以为正常状态下的信号质量，也可以是异常状态下的信号质量。以预设信号质量为正常状态下的信号质量为例，将目标信号的信号质量与预设信号质量进行比较，若二者的信号质量差异大于阈值，则表明电阻的校准使信号质量恶化，需要对电阻校准配置信号的合理性进行检测，或者对校准电路、接口电阻电路等进行调试，以锁定问题来源并对问题进行处理。若二者的信号质量差异小于或等于阈值，则表明电阻的校准处于合理范围内，可以使用该电阻校准配置信号。
为了更好的对本说明书实施例提供的ZQ校准方法进行说明，请参考图2，为本说明书实施例提供的一种ZQ校准电路的结构框图，在该ZQ校准电路中，设置有ZQ校准模块、校准配置控制模块、监控模块以及各个信号端口的接口电阻电路。图2中，针对DQ/DQS端口、CA端口、CLK端口、CS端口，均对应有各自的接口电阻电路，该实施例中，各个端口的接口电阻电路均为ODT。针对每个接口电阻电路，均设置有对应的校准配置控制模块。
在具体实施过程中，ZQ校准请求可以是按照预设周期来生成的请求，在每次检测到最新的ZQ校准请求时，ZQ校准模块执行ZQ校准，输出电阻校准配置信号，该信号为最近一次ZQ校准得到的最新电阻校准配置信号。
DQ/DQS/CA/CLK/CS等ODT使能信号，是用于告知校准配置控制模块是否需要关闭对应信号端口的ODT接口电阻电路的控制信号。通过ODT使能信号，能够灵活的确定信号端口的ODT的接入和关闭。
DQ/DQS/CA/CLK/CS等ODT电阻校准更新信号，是用于告知校准配置控制模块的是否需要将相应的信号端口的ODT匹配电阻的校准配置值，更新为最近一次ZQ校准的最新校准配置值，还是继续保持当前正在使用的校准配置值。
DQ/DQS/CA/CLK/CS等监控信号，是用于告知监控模块，选择性的将相应信号端口的接口电阻使用的当前校准配置值，通过校准监控信号输出。利用该校准监控信号，在后续验证和测试调整过程中，可以更为具体直观的获知各个信号端口的接口电阻电路的状态以及各自的电阻校准配置信息。结合各个信号端口独立的监控信号，选择性的查验相应信号端口的接口电阻的正在使用的校准配置值，可以在设计验证以及芯片测试调整中，有目的的、针对性的监控对比和判断内部校准电路的工作状态是否正常，校准结果是否合理。
校准配置控制模块的功能一方面是用于负责和转换来自于ZQ校准模块的最新电阻校准配置信号，根据各个信号端口的校准需求将最新的电阻校准配置信号传输给相应信号组的接口电阻电路，实现校准的目的。另一方面可以屏蔽最新电阻校准配置信号的输入，并保持当前正在使用的校准配置值，不进行相应的阻值更新。
如图3所示，为本说明书实施例提供的一种校准配置控制模块的结构框图，校准配置控制模块包括三个模块：切换模块、保持模块和使能模块。
切换模块，用于接收ZQ校准模块发送的最新电阻校准配置信号，以及保持模块发送的与接口电阻当前校准配置值对应的当前电阻校准配置信号，并且实现这两种信号之间的信号切换，确定是否更新最新的校准配置。切换模块用于接收电阻校准更新信号，并基于电阻校准更新信号来确定是否进行校准配置值的切换，若不需要切换，切换模块选择当前电阻校准配置信号并输出，若需要切换，切换模块选择最新电阻校准配置信号并输出。切换模块输出的配置信号1输出给下一级的保持模块。
保持模块，用于接收切换模块发送的配置信号1，并持续保持该配置信息1对应的校准配置值，以及将该校准配置值以配置信号2发送给使能模块。同时将当前所保持的电阻校准配置信号反馈给切换模块，从而使切换模块能够在最新和当前电阻校准配置信号之间切换选择。
使能模块，用于接收来自保持模块的配置信号2，以及外部配置的电路使能信号。使能模块可以根据电路使能信号的不同，将接收到的电阻校准配置信号输出到接口电阻电路以实现电阻的校准更新；或者将校准配置信号切断，并关闭对应的接口电阻电路功能。
本说明书实施例提供的ZQ校准方法，通过为每个接口电阻电路设置电路使能信号以及电阻校准更新信号，能够独立控制每个接口电阻电路的接口电阻的校准更新以及接口电阻电路的接入、关闭。在电路和信号调试过程中，可以灵活的分组去调整，验证不同信号端口的信号质量状态，提高了ZQ校准的灵活性。具体的，以信号端口包括CA端口、CLK端口、DQ/DQS端口、CS端口为例，以各个信号端口的接口电阻电路为ODT为例，对各个信号端口的ODT电阻的校准方式的组合存在16种，如表1所示。表1中的“更新”表示对该信号端口的ODT电阻进行校准更新，表1中的“保持”表示对该信号端口的ODT电阻保持当前的电阻校准配置，不进行更新。
表1
CA端口 CLK端口 DQ/DQS端口 CS端口 校准方式
更新 更新 更新 保持 选择1
更新 更新 保持 保持 选择2
更新 保持 保持 保持 选择3
… … … … …
保持 保持 保持 更新 选择16
综上，本说明书实施例提供的ZQ校准方法，能够灵活对各个信号端口的接口电阻进行校准更新，同时，通过监控功能，能够灵活的判断各个信号端口的接口电阻的校准配置信息，为存储器的ZQ校准设计验证，以及芯片的测试分析带来了可测性和分析手段，提升了分析问题的效率。另外，本说明书实施例中提供的ZQ校准电路中的校准配置控制模块和监控模块具有重复使用性，能够适用于拥有更多信号端口的存储器的ZQ校准需求，具有可扩展性。
第二方面，基于同一发明构思，本说明书实施例还提供一种ZQ校准装置，应用于存储器中，存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，如图4所示，该装置包括：
校准模块41，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，目标接口电阻电路为多个接口电阻电路中的一个或多个；
处理模块42，用于获取目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于电路使能信号以及电阻校准更新信号，确定是否对接口电阻进行校准；
执行模块43，用于在对接口电阻进行校准时，基于电阻校准配置信号，对接口电阻进行校准。
可选地，装置还包括：
第一生成模块，用于基于目标接口电阻电路对应的信号端口的信号属性信息，生成电路使能信号。
可选地，装置还包括：
第二生成模块，用于基于目标接口电阻电路的工作环境参数，生成电阻校准更新信号。
可选地，所述装置还包括：
切换模块，用于基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值；
其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值。
可选地，处理模块42，用于：
基于所述电路使能信号，确定是否需要关闭所述目标接口电阻电路；
若否，基于所述最终校准配置值，对所述接口电阻进行校准。
可选地，装置还包括：
第一获取模块，用于获取多个接口电阻电路中每个接口电阻电路的电路使能信号，以及每个接口电阻电路的电阻校准更新信号；
端口确定模块，用于针对每个接口电阻电路，若该接口电阻电路的电路使能信号为第一预设信号，且该接口电阻电路的电阻校准更新信号为第二预设信号，将该接口电阻电路作为目标接口电阻电路。
可选地，装置还包括：
监控信号确定模块，用于确定是否接收到针对多个接口电阻电路中的N个接口电阻电路的监控信号，N为正整数；
检测模块，用于在接收到N个接口电阻电路的监控信号时，分别获取N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测。
可选地，装置还包括：
第二获取模块，用于若对目标接口电阻电路的接口电阻进行校准，获取目标接口电阻电路对应的信号端口在完成接口电阻校准之后的目标信号；
调试模块，用于基于目标信号的信号质量，以及预设信号质量，对目标接口电阻电路进行调试。
可选地，多个信号端口包括：DQ端口、DQS端口、CA端口、CLK端口、CS端口。
关于上述装置，其中各个模块的具体功能已经在本说明书实施例提供的ZQ校准方法的实施例中进行了详细描述，此处将不做详细阐述说明。
第三方面，如图5所示，提供一种ZQ校准装置，应用于存储器中，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述装置包括：
ZQ校准模块51，以及多个校准配置控制模块52；
每个校准配置控制模块52的输入端均与所述ZQ校准模块51的输出端连接，每个校准配置控制模块52的输出端对应连接一个接口电阻电路，每个校准配置控制模块52对应的接口电阻电路均不相同；
ZQ校准模块51，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
校准配置控制模块52，用于获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；若是，基于所述电阻校准配置信号，对所述接口电阻进行校准。
可选地，校准配置控制模块52包括：
切换模块，保持模块以及使能模块；
所述切换模块，用于基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值，以确定最终校准配置值，其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值；
所述保持模块，与所述切换模块连接，用于接收所述切换模块发送的所述最终校准配置值，并将所述最终校准配置值发送给所述使能模块；
所述使能模块，与所述保持模块连接，用于接收所述保持模块发送的最终校准配置值，并基于所述电路使能信号，确定是否关闭所述目标接口电阻电路，其中，若不关闭所述目标接口电阻电路，将所述最终校准配置值发送至所述目标接口电阻电路，以根据所述最终校准配置值，对所述接口电阻进行校准。
可选地，ZQ校准装置还包括监控模块53，监控模块53与每个接口电阻电路相连，用于在接收到的N个接口电阻电路的监控信号时，分别获取N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测，N为正整数。
关于上述装置，其中各个模块的具体功能已经在本说明书实施例提供的ZQ校准方法的实施例中进行了详细描述，此处将不做详细阐述说明。
第四方面，本说明书实施例提供一种存储器芯片，存储器芯片包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，以及第三方面提供的ZQ校准装置。
关于上述装置，其中各个模块的具体功能已经在本说明书实施例提供的ZQ校准方法的实施例中进行了详细描述，此处将不做详细阐述说明。
第五方面，基于与前述实施例中基于ZQ校准方法的发明构思，本说明书实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前文的ZQ校准方法的任一方法的步骤。
本说明书是参照根据本说明书实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (14)

1.一种ZQ校准方法，应用于存储器中，其特征在于，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述方法包括：
在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；
若是，基于所述电阻校准配置信号，对所述接口电阻进行校准。
2.根据权利要求1所述的方法，其特征在于，在获取所述目标接口电阻电路的电路使能信号之前，所述方法还包括：
基于所述目标接口电阻电路对应的信号端口的信号属性信息，生成所述电路使能信号。
3.根据权利要求1所述的方法，其特征在于，在获取所述目标接口电阻电路的电阻校准更新信号之前，所述方法还包括：
基于所述目标接口电阻电路的工作环境参数，生成所述电阻校准更新信号。
4.根据权利要求1所述的方法，其特征在于，在获取所述目标接口电阻电路的电阻校准更新信号之后，所述方法还包括：
基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值；
其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值。
5.根据权利要求4所述的方法，其特征在于，所述基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准，包括：
基于所述电路使能信号，确定是否需要关闭所述目标接口电阻电路；
若否，基于所述最终校准配置值，对所述接口电阻进行校准。
6.根据权利要求1所述的方法，其特征在于，在所述对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号之前，所述方法还包括：
获取所述多个接口电阻电路中每个接口电阻电路的电路使能信号，以及所述每个接口电阻电路的电阻校准更新信号；
针对所述每个接口电阻电路，若该接口电阻电路的电路使能信号为第一预设信号，且该接口电阻电路的电阻校准更新信号为第二预设信号，将该接口电阻电路作为所述目标接口电阻电路。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
确定是否接收到针对所述多个接口电阻电路中的N个接口电阻电路的监控信号，N为正整数；
若是，分别获取所述N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测。
8.根据权利要求1所述的方法，其特征在于，在所述确定是否对所述接口电阻进行校准之后，所述方法还包括：
若对所述接口电阻进行校准，获取所述目标接口电阻电路对应的信号端口在完成接口电阻校准之后的目标信号；
基于所述目标信号的信号质量，以及预设信号质量，对所述目标接口电阻电路进行调试。
9.一种ZQ校准装置，应用于存储器中，其特征在于，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述装置包括：
校准模块，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
处理模块，用于获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；
执行模块，用于在对所述接口电阻进行校准时，基于所述电阻校准配置信号，对所述接口电阻进行校准。
10.一种ZQ校准装置，应用于存储器中，其特征在于，所述存储器包括多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路，所述装置包括：
ZQ校准模块，以及多个校准配置控制模块；
每个校准配置控制模块的输入端均与所述ZQ校准模块的输出端连接，所述每个校准配置控制模块的输出端对应连接一个接口电阻电路，所述每个校准配置控制模块对应的接口电阻电路均不相同；
所述ZQ校准模块，用于在检测到ZQ校准请求时，对目标接口电阻电路的接口电阻进行ZQ校准，得到电阻校准配置信号，所述目标接口电阻电路为所述多个接口电阻电路中的一个或多个；
所述校准配置控制模块，用于获取所述目标接口电阻电路的电路使能信号以及电阻校准更新信号，并基于所述电路使能信号以及所述电阻校准更新信号，确定是否对所述接口电阻进行校准；若是，基于所述电阻校准配置信号，对所述接口电阻进行校准。
11.根据权利要求10所述的装置，其特征在于，所述校准配置控制模块包括：
切换模块，保持模块以及使能模块；
所述切换模块，用于基于所述电阻校准更新信号，确定是否将所述接口电阻的当前校准配置值切换为所述电阻校准配置信号对应的目标校准配置值，以确定最终校准配置值，其中，若需要切换，将所述目标校准配置值作为最终校准配置值；若不需要切换，将所述当前校准配置值作为所述最终校准配置值；
所述保持模块，与所述切换模块连接，用于接收所述切换模块发送的所述最终校准配置值，并将所述最终校准配置值发送给所述使能模块；
所述使能模块，与所述保持模块连接，用于接收所述保持模块发送的最终校准配置值，并基于所述电路使能信号，确定是否关闭所述目标接口电阻电路，其中，若不关闭所述目标接口电阻电路，将所述最终校准配置值发送至所述目标接口电阻电路，以根据所述最终校准配置值，对所述接口电阻进行校准。
12.根据权利要求10所述的装置，其特征在于，所述装置还包括：
监控模块，所述监控模块与每个接口电阻电路相连，用于在接收到针对所述多个接口电阻电路中的N个接口电阻电路的监控信号时，分别获取所述N个接口电阻电路的接口电阻的当前校准配置值，并基于每个接口电阻的当前校准配置值，对该接口电阻的校准电路的工作状态进行检测，N为正整数。
13.一种存储器芯片，其特征在于，所述存储器芯片包括：
多个接口电阻电路，接口电阻电路为离线驱动电路或终端匹配电路；
如权利要求10-12任一项所述的ZQ校准装置。
14.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该程序被处理器执行时实现权利要求1-8任一项所述方法的步骤。
CN202011388455.7A 2020-12-01 2020-12-01 Zq校准方法、装置、存储器芯片及存储介质 Active CN112489715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011388455.7A CN112489715B (zh) 2020-12-01 2020-12-01 Zq校准方法、装置、存储器芯片及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011388455.7A CN112489715B (zh) 2020-12-01 2020-12-01 Zq校准方法、装置、存储器芯片及存储介质

Publications (2)

Publication Number Publication Date
CN112489715A CN112489715A (zh) 2021-03-12
CN112489715B true CN112489715B (zh) 2023-01-24

Family

ID=74938824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011388455.7A Active CN112489715B (zh) 2020-12-01 2020-12-01 Zq校准方法、装置、存储器芯片及存储介质

Country Status (1)

Country Link
CN (1) CN112489715B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268564B (zh) * 2022-09-22 2022-12-27 杭州晶华微电子股份有限公司 用于校准芯片电路的方法、系统、设备和介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264227A (zh) * 1999-02-05 2000-08-23 株式会社鼎新 多端口器件分析装置和方法以及该装置的校准方法
CN101461007A (zh) * 2005-12-30 2009-06-17 美光科技公司 用于存储器堆叠系统和方法的可配置输入和输出
CN108139996A (zh) * 2015-10-14 2018-06-08 美光科技公司 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
US10529390B1 (en) * 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time
CN111161765A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 片上终结电路和半导体存储器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102260369B1 (ko) * 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
US9665462B2 (en) * 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20190017112A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264227A (zh) * 1999-02-05 2000-08-23 株式会社鼎新 多端口器件分析装置和方法以及该装置的校准方法
CN101461007A (zh) * 2005-12-30 2009-06-17 美光科技公司 用于存储器堆叠系统和方法的可配置输入和输出
CN108139996A (zh) * 2015-10-14 2018-06-08 美光科技公司 用于仲裁共享端子以用于阻抗终端的校准的设备和方法
CN111161765A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 片上终结电路和半导体存储器
US10529390B1 (en) * 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time

Also Published As

Publication number Publication date
CN112489715A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US10522203B2 (en) Semiconductor device and system performing calibration operation
US7831223B2 (en) Automatic adjustment circuit for amplitude of differential signal
JP6803373B2 (ja) 立ち上がり及び立ち下がりエッジのデスキュー
KR102443191B1 (ko) 외부 레지스턴스를 공유하는 반도체 장치의 메모리 디바이스들을 식별하기 위한 장치 및 방법
TWI565235B (zh) 電阻校正方法及其校正系統
JP2007096268A (ja) 半導体ウェハの個々のチップを選択的に接続および設定するための方法および装置
US9111603B1 (en) Systems and methods for memory controller reference voltage calibration
CN112489715B (zh) Zq校准方法、装置、存储器芯片及存储介质
CN101278204A (zh) 管脚电路驱动器
US9292391B2 (en) Interface calibration using configurable on-die terminations
US20180239856A1 (en) Field-programmable gate array based emulation system and method therefor
US7124325B2 (en) Method and apparatus for internally trimming output drivers and terminations in semiconductor devices
KR100907929B1 (ko) 반도체 칩의 푸르브 테스트장치 및 테스트방법
CN116959542A (zh) 校准电路、存储器及校准方法
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
US7057397B1 (en) Output impedance measurement techniques
KR100656456B1 (ko) 반도체 메모리의 온 다이 터미네이션 장치 및 방법
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US10615550B2 (en) Earphone recognition and connection methods and circuits and storage medium
US11277297B2 (en) Method and apparatus for multiple physical layer interfaces within a single connector
CN107015135B (zh) 自动测试通道配置装置及其控制方法
US20200387461A1 (en) Processing chip, chip system and operation method of the same
US10917252B2 (en) Implementing a diagnosis capability of a nonautomotive controller in an automotive environment
CN118074682A (zh) 比较电路调平方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant