KR20200086137A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20200086137A
KR20200086137A KR1020190002383A KR20190002383A KR20200086137A KR 20200086137 A KR20200086137 A KR 20200086137A KR 1020190002383 A KR1020190002383 A KR 1020190002383A KR 20190002383 A KR20190002383 A KR 20190002383A KR 20200086137 A KR20200086137 A KR 20200086137A
Authority
KR
South Korea
Prior art keywords
signal
pull
internal
circuit
input
Prior art date
Application number
KR1020190002383A
Other languages
English (en)
Inventor
이유종
곽강섭
윤영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190002383A priority Critical patent/KR20200086137A/ko
Priority to US16/534,115 priority patent/US10726885B1/en
Priority to CN201910898498.0A priority patent/CN111414324A/zh
Publication of KR20200086137A publication Critical patent/KR20200086137A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Abstract

반도체시스템은 클럭, 칩선택신호 및 커맨드어드레스를 출력하고, 리드동작 시 컨트롤러터미네이션회로가 턴온되어 입출력라인을 통해 제1 데이터를 입력 받고, 라이트동작 시 상기 컨트롤러터미네이션회로가 턴오프되어 상기 입출력라인을 통해 제2 데이터를 출력하는 컨트롤러 및 상기 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 시 내부터미네이션회로가 턴오프되어 상기 입출력라인을 통해 상기 제1 데이터를 출력하고, 상기 라이트동작 시 상기 내부터미네이션회로가 턴온되어 상기 입출력라인을 통해 입력되는 상기 제2 데이터를 저장하는 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 온다이터미네이션동작을 수행하는 반도체장치 및 반도체시스템에 관한 것이다.
고속으로 동작하는 반도체시스템에 포함된 반도체장치들 간에 인터페이스되는 전송신호의 스윙폭이 점차 감소됨에 따라 인터페이스단에서 임피던스 미스매칭에 따른 전송신호의 반사가 심각해지고 있다. 임피던스 미스매칭은 공정 상태 변동 등의 현상에 기인하여 발생되므로, 온다이 터미네이션이라는 임피던스 매칭회로를 반도체시스템에 사용하고 있다.
본 발명의 배경기술은 미국 공개 특허 US2017-0351451호에 개시되어 있다.
본 발명은 리드동작 및 라이트동작 시 컨트롤러 및 다수의 반도체장치에 포함된 터미네이션회로를 선택적으로 구동하여 입출력라인의 신호 반사를 방지하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 클럭, 칩선택신호 및 커맨드어드레스를 출력하고, 리드동작 시 컨트롤러터미네이션회로가 턴온되어 입출력라인을 통해 제1 데이터를 입력 받고, 라이트동작 시 상기 컨트롤러터미네이션회로가 턴오프되어 상기 입출력라인을 통해 제2 데이터를 출력하는 컨트롤러 및 상기 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 시 내부터미네이션회로가 턴오프되어 상기 입출력라인을 통해 상기 제1 데이터를 출력하고, 상기 라이트동작 시 상기 내부터미네이션회로가 턴온되어 상기 입출력라인을 통해 입력되는 상기 제2 데이터를 저장하는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 클럭, 제1 및 제2 칩선택신호 및 커맨드어드레스를 출력하고, 리드동작 시 컨트롤러터미네이션회로가 턴온되고, 라이트동작 시 상기 컨트롤러터미네이션회로가 턴오프되는 컨트롤러, 상기 제1 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 시 제1 내부터미네이션회로가 턴오프되고, 상기 라이트동작 시 상기 내부터미네이션회로가 턴오프되는 제1 반도체장치 및 상기 제2 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 및 상기 라이트동작 시 제2 내부터미네이션회로가 턴온되는 제2 반도체장치를 포함하되, 상기 컨트롤러터미네이션회로, 상기 제1 내부터미네이션회로 및 상기 제2 내부터미네이션회로는 입출력라인을 공유하여 구동하는 반도체시스템을 제공한다.
본 발명에 의하면 리드동작과 라이트동작 시 컨트롤러와 다수의 반도체장치에 포함된 터미네이션회로를 선택적으로 구동하여 입출력라인에 실린 입출력신호의 반사를 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 리드동작과 라이트동작을 수행하지 않는 반도체장치에 포함된 터미네이션회로를 구동하여 반도체장치들이 공유하는 입출력라인에 실린 입출력신호의 반사를 방지함으로써 입출력신호의 신뢰성을 확보할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 제1 반도체장치에 포함된 제1 내부입출력회로의 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체시스템의 동작에 따른 칩선택신호 및 커맨드어드레스의 로직레벨을 도시한 표이다.
도 4는 도 2에 도시된 제1 내부입출력회로에 포함된 구동제어회로의 구성을 도시한 블럭도이다.
도 5는 도 4에 도시된 구동제어회로에 포함된 ODT제어회로의 구성을 도시한 회로도이다.
도 6은 도 4에 도시된 구동제어회로에 포함된 인에이블신호생성회로의 구성을 도시한 회로도이다.
도 7은 도 4에 도시된 구동제어회로에 포함된 제어신호생성회로의 구성을 도시한 블럭도이다.
도 8은 도 2에 도시된 제1 내부입출력회로에 포함된 구동신호출력회로의 구성을 도시한 블럭도이다.
도 9는 도 8에 도시된 구동신호출력회로에 포함된 풀다운구동신호출력회로의 구성을 도시한 회로도이다.
도 10 내지 12는 본 발명의 일실시예에 따른 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 13은 본 발명의 다른 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체시스템(1)은 컨트롤러(10), 제1 반도체장치(20) 및 제2 반도체장치(30)를 포함할 수 있다.
컨트롤러(10)는 클럭(CLK), 제1 칩선택신호(CS1), 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)를 출력할 수 있다. 컨트롤러(10)는 라이트동작 시 데이터(DATA)를 출력하고, 리드동작 시 데이터(DATA)를 입력 받을 수 있다. 컨트롤러(10)는 라이트동작 시 데이터처리신호(DMI)를 출력하고, 리드동작 시 데이터처리신호(DMI)를 입력 받을 수 있다. 컨트롤러(10)는 라이트동작 시 스트로브신호(DQS)를 출력하고, 리드동작 시 스트로브신호(DQS)를 입력 받을 수 있다. 데이터(DATA)는 제1 반도체장치(20) 및 제2 반도체장치(30)에서 입출력되는 데이터로 설정될 수 있다. 데이터처리신호(DMI)는 제1 반도체장치(20) 및 제2 반도체장치(30)에서 입출력되는 데이터(DATA)의 마스킹동작 및 데이터버스인버전 동작을 수행하기 위한 신호로 설정될 수 있다. 스트로브신호(DQS)는 제1 반도체장치(20) 및 제2 반도체장치(30)에서 입출력되는 데이터(DATA)를 스트로빙하기 위한 신호로 설정될 수 있다. 데이터(DATA), 데이터처리신호(DMI) 및 스트로브신호(DQS)는 하나의 신호로 도시되어 있지만 실시예에 따라 다양한 비트를 포함하는 신호로 설정될 수 있다.
컨트롤러(10)는 외부입출력회로(11) 및 컨트롤러터미네이션회로(12)를 포함할 수 있다. 외부입출력회로(11)는 라이트동작 시 데이터(DATA), 데이터처리신호(DMI) 및 스트로브신호(DQS)를 출력할 수 있다. 외부입출력회로(11)는 리드동작 시 데이터(DATA), 데이터처리신호(DMI) 및 스트로브신호(DQS)를 입력 받을 수 있다. 컨트롤러터미네이션회로(12)는 리드동작 시 턴온될 수 있다. 컨트롤러터미네이션회로(12)는 리드동작 시 입출력라인(IO)의 저항값에 맞춰 구동력이 조절되어 입출력라인(IO)을 구동할 수 있다. 컨트롤러터미네이션회로(12)는 라이트동작 시 턴오프될 수 있다. 입출력라인(IO)은 하나의 라인으로 도시되어 있지만 다수의 라인으로 구현될 수 있다.
컨트롤러(10)는 리드동작 시 컨트롤러터미네이션회로(12)가 턴온되어 입출력라인(IO)을 통해 데이터(DATA), 데이터처리신호(DMI) 및 스트로브신호(DQS)를 입력 받을 수 있다. 컨트롤러(10)는 라이트동작 시 상기 컨트롤러터미네이션회로(12)가 턴오프되어 입출력라인(IO)을 통해 데이터(DATA), 데이터처리신호(DMI) 및 스트로브신호(DQS)를 출력할 수 있다.
제1 반도체장치(20)는 제1 내부입출력회로(21), 제1 내부터미네이션회로(22) 및 제1 메모리회로(23)를 포함할 수 있다.
제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 데이터(DATA)를 입력 받아 제1 내부데이터(ID1)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제1 내부데이터(ID1)로부터 데이터(DATA)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 데이터처리신호(DMI)를 입력 받아 제1 내부데이터처리신호(IDMI1)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제1 내부데이터처리신호(IDMI1)로부터 데이터처리신호(DMI)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 스트로브신호(DQS)를 입력 받아 제1 내부스트로브신호(IDQS1)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제1 내부스트로브신호(IDQS1)로부터 스트로브신호(DQS)를 생성할 수 있다. 제1 내부입출력회로(21)는 클럭(CLK)에 동기 되어 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 입출력라인(IO)을 구동하는 구동력을 조절하기 위한 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)를 생성할 수 있다. 제1 내부입출력회로(21)는 제2 반도체장치(30)가 라이트동작 및 리드동작을 수행하는 경우 기 설정된 구동력을 설정하기 위한 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)를 생성할 수 있다.
제1 내부터미네이션회로(22)는 라이트동작 시 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 조절되는 구동력으로 입출력라인(IO)을 구동할 수 있다. 제1 내부터미네이션회로(22)는 리드동작 시 턴오프되어 입출력라인(IO)을 구동하지 않을 수 있다. 제1 내부터미네이션회로(22)는 제2 반도체장치(30)가 라이트동작 및 리드동작을 수행하는 경우 턴온되어 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 조절되는 기 설정된 구동력으로 입출력라인(IO)을 구동할 수 있다.
제1 메모리회로(23)는 라이트동작 시 제1 내부데이터(ID1)를 저장하고, 리드동작 시 저장된 제1 내부데이터(ID1)를 출력할 수 있다. 제1 메모리회로(23)는 라이트동작 시 제1 내부데이터처리신호(IDMI1)를 저장하고, 리드동작 시 저장된 제1 내부데이터처리신호(IDMI1)를 출력할 수 있다. 제1 메모리회로(23)는 라이트동작 시 제1 내부스트로브신호(IDQS1)를 저장하고, 리드동작 시 저장된 제1 내부스트로브신호(IDQS1)를 출력할 수 있다.
제2 반도체장치(30)는 제2 내부입출력회로(31), 제2 내부터미네이션회로(32) 및 제2 메모리회로(33)를 포함할 수 있다.
제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 데이터(DATA)를 입력 받아 제2 내부데이터(ID2)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제2 내부데이터(ID2)로부터 데이터(DATA)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 데이터처리신호(DMI)를 입력 받아 제2 내부데이터처리신호(IDMI2)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제2 내부데이터처리신호(IDMI2)로부터 데이터처리신호(DMI)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 라이트동작 시 스트로브신호(DQS)를 입력 받아 제2 내부스트로브신호(IDQS2)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 제2 내부스트로브신호(IDQS2)부터 스트로브신호(DQS)를 생성할 수 있다. 제2 내부입출력회로(31)는 클럭(CLK)에 동기 되어 제2 칩선택신호(CS2) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)에 따라 리드동작 시 입출력라인(IO)을 구동하는 구동력을 조절하기 위한 제2 풀업구동신호(PU2<1:4>) 및 제2 풀다운구동신호(PD2<1:4>)를 생성할 수 있다. 제2 내부입출력회로(31)는 제1 반도체장치(20)가 라이트동작 및 리드동작을 수행하는 경우 기 설정된 구동력을 설정하기 위한 제2 풀업구동신호(PU2<1:4>) 및 제2 풀다운구동신호(PD2<1:4>)를 생성할 수 있다.
제2 내부터미네이션회로(32)는 라이트동작 시 제2 풀업구동신호(PU2<1:4>) 및 제2 풀다운구동신호(PD2<1:4>)에 따라 조절되는 구동력으로 입출력라인(IO)을 구동할 수 있다. 제2 내부터미네이션회로(32)는 리드동작 시 턴오프되어 입출력라인(IO)을 구동하지 않을 수 있다. 제2 내부터미네이션회로(32)는 제1 반도체장치(20)가 라이트동작 및 리드동작을 수행하는 경우 턴온되어 제2 풀업구동신호(PU2<1:4>) 및 제2 풀다운구동신호(PD2<1:4>)에 따라 조절되는 기 설정된 구동력으로 입출력라인(IO)을 구동할 수 있다.
제2 메모리회로(33)는 라이트동작 시 제2 내부데이터(ID2)를 저장하고, 리드동작 시 저장된 제2 내부데이터(ID2)를 출력할 수 있다. 제2 메모리회로(33)는 라이트동작 시 제2 내부데이터처리신호(IDMI2)를 저장하고, 리드동작 시 저장된 제2 내부데이터처리신호(IDMI2)를 출력할 수 있다. 제2 메모리회로(33)는 라이트동작 시 제2 내부스트로브신호(IDQS2)를 저장하고, 리드동작 시 저장된 제2 내부스트로브신호(IDQS2)를 출력할 수 있다.
도 2를 참고하면, 제1 내부입출력회로(21)는 입력버퍼(100), 펄스생성회로(200), 입출력제어회로(300), 구동신호생성회로(400) 및 드라이버(500)를 포함할 수 있다.
입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 내부클럭(ICLK)을 생성할 수 있다. 입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 제1 칩선택신호로(CS1)부터 내부칩선택신호(ICS)를 생성할 수 있다. 입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 제1 내지 제7 커맨드어드레스(CA<1:7>)로부터 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)를 생성할 수 있다.
펄스생성회로(200)는 커맨드디코더(210) 및 플래그신호생성회로(220)를 포함할 수 있다.
커맨드디코더(210)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 라이트동작을 위한 로직레벨조합인 경우 인에이블되는 라이트신호(WT)를 생성할 수 있다. 커맨드디코더(210)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 리드동작을 위한 로직레벨조합인 경우 인에이블되는 리드신호(RD)를 생성할 수 있다.
플래그신호생성회로(220)는 라이트레이턴시신호(WL)에 따라 라이트신호(WT)를 시프팅하여 라이트플래그신호(WTF)를 생성할 수 있다. 플래그신호생성회로(220)는 리드레이턴시신호(RL)에 따라 리드신호(RD)를 시프팅하여 리드플래그신호(RDF)를 생성할 수 있다.
입출력제어회로(300)는 모드레지스터(310) 및 구동제어회로(320)를 포함할 수 있다.
모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터라이트동작 시 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)로부터 입력되는 입출력라인(IO)의 저항값 정보를 저장할 수 있다. 모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터라이트동작 시 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>), 제1 및 제2 논타겟터미네이션신호(NT_ODT<1:2>), 라이트레이턴시신호(WL), 리드레이턴시신호(RL), 타겟터미네이션동작신호(ODTMR) 및 논타겟터미네이션동작신호(NTMR)를 저장할 수 있다. 모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터리드동작 시 입출력라인(IO)의 저항값 정보를 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>) 및 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)로 출력할 수 있다. 모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터리드동작 시 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>), 제1 및 제2 논타겟터미네이션신호(NT_ODT<1:2>), 라이트레이턴시신호(WL), 리드레이턴시신호(RL), 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)를 출력할 수 있다. 모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터라이트동작 시 데이터처리동작신호(DMIMR) 및 스트로브동작신호(DQSMR)를 저장할 수 있다. 모드레지스터(310)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)에 따라 모드레지스터리드동작 시 데이터처리동작신호(DMIMR) 및 스트로브동작신호(DQSMR)를 출력할 수 있다.
구동제어회로(320)는 라이트플래그신호(WTF) 및 리드플래그신호(RDF)가 입력되는 경우 타겟터미네이션동작신호(ODTMR) 및 논타겟터미네이션동작신호(NTMR)의 로직레벨에 따라 데이터인에이블신호(OENDATA)를 생성할 수 있다. 구동제어회로(320)는 라이트플래그신호(WTF) 및 리드플래그신호(RDF)가 입력되는 경우 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)의 로직레벨에 따라 데이터처리동작신호(DMIMR)로부터 데이터처리인에이블신호(OENDMI)를 생성할 수 있다. 구동제어회로(320)는 라이트플래그신호(WTF) 및 리드플래그신호(RDF)가 입력되는 경우 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)의 로직레벨에 따라 스트로브동작신호(DQSMR)로부터 스트로브인에이블신호(OENDQS)를 생성할 수 있다.
구동제어회로(320)는 라이트플래그신호(WTF)가 입력되는 경우 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)의 로직레벨에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다. 구동제어회로(320)는 라이트플래그신호(WTF)가 입력되는 경우 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)의 로직레벨에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다. 구동제어회로(320)는 라이트플래그신호(WTF)가 입력되는 경우 터미네이션동작신호(ODTMR) 및 논터미네이션동작신호(NTMR)의 로직레벨에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 논타겟터미네이션신호(NT_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다.
구동신호생성회로(400)는 풀업풀다운신호생성회로(410) 및 구동신호출력회로(420)를 포함할 수 있다.
풀업풀다운신호생성회로(410)는 데이터(DATA)의 로직레벨에 따라 선택적으로 인에이블되는 풀업신호(PUON) 및 풀다운신호(PDON)를 생성할 수 있다. 풀업풀다운신호생성회로(410)는 데이터처리신호(DMI)의 로직레벨에 따라 선택적으로 인에이블되는 풀업신호(PUON) 및 풀다운신호(PDON)를 생성할 수 있다. 풀업풀다운신호생성회로(410)는 스트로브신호(DQS)의 로직레벨에 따라 선택적으로 인에이블되는 풀업신호(PUON) 및 풀다운신호(PDON)를 생성할 수 있다. 예를 들어 풀업풀다운신호생성회로(410)는 데이터(DATA)의 로직레벨이 로직하이레벨인 경우 인에이블되는 풀업신호(PUON)를 생성하고, 데이터(DATA)의 로직레벨이 로직로우레벨인 경우 인에이블되는 풀다운신호(PDON)를 생성할 수 있다.
구동신호출력회로(420)는 풀업신호(PUON)가 인에이블되는 경우 제1 내지 제4 풀업제어신호(PUD<1:4>)로부터 제1 내지 제4 풀업구동신호(PU1<1:4>)를 생성할 수 있다. 구동신호출력회로(420)는 풀다운신호(PDON)가 인에이블되는 경우 제1 내지 제4 풀다운제어신호(PDD<1:4>)로부터 제1 내지 제4 풀다운구동신호(PD1<1:4>)를 생성할 수 있다. 구동신호출력회로(420)는 데이터인에이블신호(OENDATA)가 인에이블되는 경우 제1 내지 제4 풀다운제어신호(PDD<1:4>)로부터 제1 내지 제4 풀다운구동신호(PD1<1:4>)를 생성할 수 있다.
드라이버(500)는 리드동작 시 제1 내부데이터(ID1)로부터 데이터(DATA)를 생성하고, 라이트동작 시 데이터인에이블신호(OENDATA)가 인에이블되는 경우 데이터(DATA)로부터 제1 내부데이터(ID1)를 생성할 수 있다. 드라이버(500)는 리드동작 시 제1 내부데이터처리신호(IDMI1)로부터 데이터처리신호(DMI)를 생성하고, 라이트동작 시 데이터처리인에이블신호(OENDMI)가 인에이블되는 경우 데이터처리신호(DMI)로부터 제1 내부데이터처리신호(IDMI1)를 생성할 수 있다. 드라이버(500)는 리드동작 시 제1 내부스트로브(IDQS1)로부터 스트로브신호(DSQ)를 생성하고, 라이트동작 시 스트로브인에이블신호(OENDQS)가 인에이블되는 경우 스트로브신호(DSQ)로부터 제1 내부스트로브(IDQS1)를 생성할 수 있다.
도 3을 참고하여 본 발명의 모드레지스터라이트동작(MRW1,MRW2), 모드레지스터리드동작(MRR), 라이트동작(WRITE) 및 리드동작(READ)을 수행하기 위한 클럭(CLK)과 칩선택신호(CS) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)의 로직레벨을 설명하면 다음과 같다.
모드레지스터라이트동작(MRW1,MRW2)은 제1 모드레지스터라이트동작(MRW1)과 제2 모드레지스터라이트동작(MRW2)을 포함할 수 있는데, 이는 모드레지스터(310)에 저장되는 정보의 양에 따라 다양한 수의 모드레지스터라이트동작을 포함하도록 구현될 수 있다.
우선, 클럭(CLK)의 라이징에지(Rising)에 칩선택신호(CS)가 로직하이레벨(H), 제1 커맨드어드레스(CA<1>)가 로직로우레벨(L), 제2 커맨드어드레스(CA<2>)가 로직로우레벨(L), 제3 커맨드어드레스(CA<3>)가 로직로우레벨(L), 제4 커맨드어드레스(CA<4>)가 로직하이레벨(H), 제5 커맨드어드레스(CA<5>)가 로직하이레벨(H), 제6 커맨드어드레스(CA<6>)가 로직로우레벨(L) 및 제7 커맨드어드레스(CA<7>)가 로직하이레벨(H)인 경우 본 발명의 반도체시스템(1)은 제1 모드레지스터라이트동작(MRW1)을 수행하도록 구현될 수 있다.
다음으로, 클럭(CLK)의 라이징에지(Rising)에 칩선택신호(CS)가 로직하이레벨(H), 제1 커맨드어드레스(CA<1>)가 로직로우레벨(L), 제2 커맨드어드레스(CA<2>)가 로직로우레벨(L), 제3 커맨드어드레스(CA<3>)가 로직로우레벨(L), 제4 커맨드어드레스(CA<4>)가 로직하이레벨(H), 제5 커맨드어드레스(CA<5>)가 로직로우레벨(L), 제6 커맨드어드레스(CA<6>)가 로직로우레벨(L)인 경우 본 발명의 반도체시스템(1)은 제2 모드레지스터라이트동작(MRW2)을 수행하도록 구현될 수 있다. 이때, 제7 커맨드어드레스(CA<7>)는 돈케어 처리될 수 있다.
다음으로, 클럭(CLK)의 라이징에지(Rising)에 칩선택신호(CS)가 로직하이레벨(H), 제1 커맨드어드레스(CA<1>)가 로직로우레벨(L), 제2 커맨드어드레스(CA<2>)가 로직로우레벨(L), 제3 커맨드어드레스(CA<3>)가 로직로우레벨(L), 제4 커맨드어드레스(CA<4>)가 로직하이레벨(H), 제5 커맨드어드레스(CA<5>)가 로직하이레벨(H), 제6 커맨드어드레스(CA<6>)가 로직로우레벨(L) 및 제7 커맨드어드레스(CA<7>)가 로직로우레벨(L)인 경우 본 발명의 반도체시스템(1)은 모드레지스터리드동작(MRR)을 수행하도록 구현될 수 있다.
다음으로, 클럭(CLK)의 라이징에지(Rising)에 칩선택신호(CS)가 로직하이레벨(H), 제1 커맨드어드레스(CA<1>)가 로직로우레벨(L), 제2 커맨드어드레스(CA<2>)가 로직로우레벨(L), 제3 커맨드어드레스(CA<3>)가 로직하이레벨(H)인 경우 본 발명의 반도체시스템(1)은 라이트동작(WRITE)을 수행하도록 구현될 수 있다. 이때, 제4 내지 7 커맨드어드레스(CA<4:7>)는 돈케어 처리될 수 있다.
다음으로, 클럭(CLK)의 라이징에지(Rising)에 칩선택신호(CS)가 로직하이레벨(H), 제1 커맨드어드레스(CA<1>)가 로직하이레벨(H), 제2 커맨드어드레스(CA<2>)가 로직로우레벨(L), 제3 커맨드어드레스(CA<3>)가 로직로우레벨(L)인 경우 본 발명의 반도체시스템(1)은 리드동작(READ)을 수행하도록 구현될 수 있다. 이때, 제4 내지 7 커맨드어드레스(CA<4:7>)는 돈케어 처리될 수 있다.
도 4를 참고하면, 구동제어회로(320)는 ODT제어회로(321), 인에이블신호생성회로(322) 및 제어신호생성회로(323)를 포함할 수 있다.
ODT제어회로(321)는 타겟터미네이션동작신호(ODTMR) 및 논타겟터미네이션동작신호(NTMR)에 따라 라이트플래그신호(WTF)가 입력되는 시점에 인에이블되는 타겟라이트신호(WT_ODT) 및 논타겟라이트신호(WT_NT)를 생성할 수 있다.
인에이블신호생성회로(322)는 리드동작 시 논타겟터미네이션동작신호(NTMR)에 따라 리드플래그신호(RDF)로부터 데이터인에이블신호(OENDATA)를 생성할 수 있다. 인에이블신호생성회로(322)는 라이트동작 시 논타겟터미네이션동작신호(NTMR)에 따라 타겟라이트신호(WT_ODT)를 전치인에이블신호(ODTEN_PRE)로 출력하고, 타겟라이트신호(WT_ODT)를 반전 버퍼링하여 데이터인에이블신호(OENDATA)를 생성할 수 있다. 인에이블신호생성회로(322)는 리드동작 및 라이트동작 시 논타겟터미네이션동작신호(NTMR)에 따라 데이터처리동작신호(DMIMR)로부터 데이터처리인에이블신호(OENDMI)를 생성할 수 있다. 인에이블신호생성회로(322)는 리드동작 및 라이트동작 시 논타겟터미네이션동작신호(NTMR)에 따라 스트로브동작신호(DQSMR)로부터 스트로브인에이블신호(OENDQS)를 생성할 수 있다.
제어신호생성회로(323)는 논타겟라이트신호(WT_NT)에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성할 수 있다. 제어신호생성회로(323)는 논타겟라이트신호(WT_NT)에 따라 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다. 제어신호생성회로(323)는 전치인에이블신호(ODTEN_PRE)에 따라 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다. 제어신호생성회로(323)는 전치인에이블신호(ODTEN_PRE)에 따라 제1 및 제2 논타겟터미네이션신호(NT_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성할 수 있다.
도 5를 참고하면, ODT제어회로(321)는 낸드게이트들(NAND11,NAND12)로 구현될 수 있다.
낸드게이트(NAND11)는 타겟터미네이션동작신호(ODTMR)가 로직하이레벨로 입력되고 라이트플래그신호(WTF)가 로직하이레벨로 입력되는 시점에 로직로우레벨로 인에이블되는 타겟라이트신호(WT_ODT)를 생성할 수 있다.
낸드게이트(NAND12)는 논타겟터미네이션동작신호(NTMR)가 로직하이레벨로 입력되고 타겟라이트신호(WT_ODT)가 로직로우레벨로 입력되는 경우 로직하이레벨로 인에이블되는 논타겟라이트신호(WT_NT)를 생성할 수 있다.
도 6을 참고하면, 인에이블신호생성회로(322)는 멀티플렉서(MUX21), 인버터(IV21) 및 낸드게이트들(NAND21,NAND22)로 구현될 수 있다.
멀티플렉서(MUX21)는 논타겟터미네이션동작신호(NTMR)가 로직로우레벨인 경우 타겟라이트신호(WT_ODT)를 전치인에이블신호(ODTEN_PRE)로 출력할 수 있다. 멀티플렉서(MUX21)는 논타겟터미네이션동작신호(NTMR)가 로직하이레벨인 경우 리드플래그신호(RDF)를 전치인에이블신호(ODTEN_PRE)로 출력할 수 있다.
인버터(IV21)는 전치인에이블신호(ODTEN_PRE)를 반전 버퍼링하여 데이터인에이블신호(OENDATA)를 생성할 수 있다.
낸드게이트(NAND21)는 전치인에이블신호(ODTEN_PRE)가 로직하이레벨로 인에이블되는 경우 데이터처리동작신호(DMIMR)를 반전 버퍼링하여 데이터처리인에이블신호(OENDMI)를 생성할 수 있다.
낸드게이트(NAND22)는 전치인에이블신호(ODTEN_PRE)가 로직하이레벨로 인에이블되는 경우 스트로브동작신호(DQSMR)를 반전 버퍼링하여 스트로브인에이블신호(OENDQS)를 생성할 수 있다.
도 7을 참고하면, 제어신호생성회로(323)는 디코딩신호생성회로(3100) 및 선택전달회로(3200)를 포함할 수 있다.
디코딩신호생성회로(3100)는 제1 디코더(3110), 제2 디코더(3120), 제3 디코더(3130) 및 제4 디코더(3140)를 포함할 수 있다.
제1 디코더(3110)는 제1 및 제2 논타겟터미네이션신호(NT_ODT<1:2>)를 디코딩하여 제1 내지 제4 논타겟디코딩신호(NT_DEC<1:4>)를 생성할 수 있다.
제2 디코더(3120)는 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)를 디코딩하여 제1 내지 제4 타겟디코딩신호(DQ_DEC<1:4>)를 생성할 수 있다.
제3 디코더(3130)는 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)를 디코딩하여 제1 내지 제4 풀다운디코딩신호(PD_DEC<1:4>)를 생성할 수 있다.
제4 디코더(3140)는 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)를 디코딩하여 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성할 수 있다.
선택전달회로(3200)는 멀티플렉서들(MUX31,MUX32)을 포함할 수 있다.
멀티플렉서(MUX31)는 논타겟라이트신호(WT_NT)가 로직로우레벨인 경우 제1 내지 제4 논타겟디코딩신호(NT_DEC<1:4>)를 제1 내지 제4 선택신호(SEL<1:4>)로 출력할 수 있다. 멀티플렉서(MUX31)는 논타겟라이트신호(WT_NT)가 로직하이레벨인 경우 제1 내지 제4 타겟디코딩신호(DQ_DEC<1:4>)를 제1 내지 제4 선택신호(SEL<1:4>)로 출력할 수 있다.
멀티플렉서(MUX32)는 전치인에이블신호(ODTEN_PRE)가 로직로우레벨인 경우 제1 내지 제4 선택신호(SEL<1:4>)를 제1 내지 제4 풀다운제어신호(PDD<1:4>)로 출력할 수 있다. 멀티플렉서(MUX32)는 전치인에이블신호(ODTEN_PRE)가 로직하이레벨인 경우 제1 내지 제4 풀다운디코딩신호(PD_DEC<1:4>)를 제1 내지 제4 풀다운제어신호(PDD<1:4>)로 출력할 수 있다.
도 8을 참고하면, 구동신호출력회로(420)는 풀업구동신호출력회로(421) 및 풀다운구동신호출력회로(422)를 포함할 수 있다.
풀업구동신호출력회로(421)는 풀업신호(PUON)가 인에이블되는 경우 제1 내지 제4 풀업제어신호(PUD<1:4>)를 제1 내지 제4 풀업구동신호(PU1<1:4>)로 출력할 수 있다.
풀다운구동신호출력회로(422)는 풀다운신호(PDON)가 인에이블되는 경우 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 제1 내지 제4 풀다운구동신호(PD1<1:4>)로 출력할 수 있다. 풀다운구동신호출력회로(422)는 데이터인에이블신호(OENDATA)가 인에이블되는 경우 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 제1 내지 제4 풀다운구동신호(PD1<1:4>)로 출력할 수 있다.
도 9를 참고하면, 풀다운구동신호출력회로(422)는 전달제어신호생성회로(4100) 및 신호전달회로(4200)를 포함할 수 있다.
전달제어신호생성회로(4100)는 오어게이트(OR41)로 구현될 수 있다.
전달제어신호생성회로(4100)는 풀다운신호(PDON) 및 데이터인에이블신호(OENDATA) 중 어느 하나가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 전달제어신호(TCON)를 생성할 수 있다. 전달제어신호생성회로(4100)는 풀다운신호(PDON) 및 데이터인에이블신호(OENDATA)를 논리합 연산을 수행하여 전달제어신호(TCON)를 생성할 수 있다.
신호전달회로(4200)는 앤드게이트들(AND41,AND42,AND43,AND44)로 구현될 수 있다.
앤드게이트(AND41)는 전달제어신호(TCON)가 로직하이레벨로 인에이블되는 경우 제1 풀다운제어신호(PDD<1>)를 제1 풀다운구동신호(PD1<1>)로 출력할 수 있다.
앤드게이트(AND42)는 전달제어신호(TCON)가 로직하이레벨로 인에이블되는 경우 제2 풀다운제어신호(PDD<2>)를 제2 풀다운구동신호(PD1<2>)로 출력할 수 있다.
앤드게이트(AND43)는 전달제어신호(TCON)가 로직하이레벨로 인에이블되는 경우 제3 풀다운제어신호(PDD<3>)를 제3 풀다운구동신호(PD1<3>)로 출력할 수 있다.
앤드게이트(AND44)는 전달제어신호(TCON)가 로직하이레벨로 인에이블되는 경우 제4 풀다운제어신호(PDD<4>)를 제4 풀다운구동신호(PD1<4>)로 출력할 수 있다.
한편, 제2 반도체장치(30)의 제2 내부입출력회로(31)는 앞서 도 1 내지 도 9에서 설명한 제1 내부입출력회로(21)와 입출력신호만 상이할 뿐 동일한 회로로 구현되어 동일한 동작을 수행하므로 구체적인 설명은 생략한다.
도 10을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하되 제1 반도체장치 만 라이트동작을 수행하는 동작을 예를 들어 설명하면 다음과 같다.
T11 시점에 컨트롤러(10)는 클럭(CLK)과 라이트동작을 수행하기 위한 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)를 출력한다. 컨트롤러(10)의 컨트롤러터미네이션회로(12)는 라이트동작이므로 턴오프된다.
제1 내부입출력회로(21)의 입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 내부클럭(ICLK)을 생성하고, 제1 칩선택신호로(CS1)부터 내부칩선택신호(ICS)를 생성하며, 제1 내지 제7 커맨드어드레스(CA<1:7>)로부터 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)를 생성한다.
제1 내부입출력회로(21)의 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 라이트동작을 위한 로직레벨조합이므로 로직하이레벨로 인에이블되는 라이트신호(WT)를 생성한다. 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 라이트동작을 위한 로직레벨조합이므로 로직로우레벨로 디스에이블되는 리드신호(RD)를 생성한다.
T12 시점에 제1 내부입출력회로(21)의 펄스생성회로(200)는 라이트레이턴시신호(WL)에 따라 라이트신호(WT)를 시프팅하여 로직하이레벨의 라이트플래그신호(WTF)를 생성한다. 이때, 펄스생성회로(200)는 로직로우레벨의 리드플래그신호(RDF)를 생성한다.
구동제어회로(320)의 ODT제어회로(321)는 로직하이레벨의 타겟터미네이션동작신호(ODTMR) 및 로직로우레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직로우레벨로 인에이블되는 타겟라이트신호(WT_ODT) 및 로직하이레벨의 논타겟라이트신호(WT_NT)를 생성한다.
구동제어회로(320)의 인에이블신호생성회로(322)는 로직로우레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직로우레벨의 타겟라이트신호(WT_ODT)를 전치인에이블신호(ODTEN_PRE)로 출력한다. 인에이블신호생성회로(322)는 타겟라이트신호(WT_ODT)를 반전 버퍼링하여 로직하이레벨의 데이터인에이블신호(OENDATA)를 생성한다.
구동제어회로(320)의 제어신호생성회로(323)는 로직하이레벨의 논타겟라이트신호(WT_NT)에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성한다.
구동신호출력회로(420)는 제1 내지 제4 풀업제어신호(PUD<1:4>)로부터 제1 내지 제4 풀업구동신호(PU1<1:4>)를 생성하고, 제1 내지 제4 풀다운제어신호(PDD<1:4>)로부터 제1 내지 제4 풀다운구동신호(PD1<1:4>)를 생성한다. 즉, 1 내지 제4 풀다운제어신호(PDD<1:4>)는 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 생성된다.
T13 시점에 컨트롤러(10)의 외부입출력회로(11)는 입출력라인(IO)을 통해 데이터(DATA)를 출력한다.
드라이버(500)는 로직하이레벨의 데이터인에이블신호(OENDATA)에 따라 데이터(DATA)로부터 제1 내부데이터(ID1)를 생성한다.
제1 내부터미네이션회로(22)는 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 조절되는 구동력으로 입출력라인(IO)을 구동한다. 이때, 입출력라인(IO)은 조절된 구동력으로 구동되므로 데이터(DATA)의 반사를 방지할 수 있다.
제1 메모리회로(23)는 제1 내부데이터(ID1)를 저장한다.
여기서, T11 시점부터 T13 시점까지는 라이트레이턴시 구간으로 설정된다.
T14 시점 이후 라이트동작이 종료되면 라이트플래그신호(WTF)가 로작로우레벨로 디스에이블되어 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)가 생성되지 않는다. 즉, 제1 내부터미네이션회로(22)는 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 입출력라인(IO)을 구동하지 않는다.
도 11을 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하되 제1 및 제2 반도체장치 중 제1 반도체장치가 라이트동작을 수행하는 동작을 예를 들어 설명하면 다음과 같다.
T21 시점에 컨트롤러(10)는 클럭(CLK)과 라이트동작을 수행하기 위한 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)를 출력한다. 컨트롤러(10)의 컨트롤러터미네이션회로(12)는 라이트동작이므로 턴오프된다.
제1 내부입출력회로(21)의 입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 내부클럭(ICLK)을 생성하고, 제1 칩선택신호로(CS1)부터 내부칩선택신호(ICS)를 생성하며, 제1 내지 제7 커맨드어드레스(CA<1:7>)로부터 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)를 생성한다.
제1 내부입출력회로(21)의 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 라이트동작을 위한 로직레벨조합이므로 로직하이레벨로 인에이블되는 라이트신호(WT)를 생성한다. 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 라이트동작을 위한 로직레벨조합이므로 로직로우레벨로 디스에이블되는 리드신호(RD)를 생성한다.
T22 시점에 제1 내부입출력회로(21)의 펄스생성회로(200)는 라이트레이턴시신호(WL)에 따라 라이트신호(WT)를 시프팅하여 로직하이레벨의 라이트플래그신호(WTF)를 생성한다. 이때, 펄스생성회로(200)는 로직로우레벨의 리드플래그신호(RDF)를 생성한다.
구동제어회로(320)의 ODT제어회로(321)는 로직하이레벨의 타겟터미네이션동작신호(ODTMR) 및 로직하이레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직로우레벨로 인에이블되는 타겟라이트신호(WT_ODT) 및 로직하이레벨의 논타겟라이트신호(WT_NT)를 생성한다.
구동제어회로(320)의 인에이블신호생성회로(322)는 로직하이레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직로우레벨의 리드플래그신호(RDF)를 전치인에이블신호(ODTEN_PRE)로 출력한다. 인에이블신호생성회로(322)는 리드플래그신호(RDF)를 반전 버퍼링하여 로직하이레벨의 데이터인에이블신호(OENDATA)를 생성한다.
구동제어회로(320)의 제어신호생성회로(323)는 로직하이레벨의 논타겟라이트신호(WT_NT)에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성한다.
구동신호출력회로(420)는 제1 내지 제4 풀업제어신호(PUD<1:4>)로부터 제1 내지 제4 풀업구동신호(PU1<1:4>)를 생성하고, 제1 내지 제4 풀다운제어신호(PDD<1:4>)로부터 제1 내지 제4 풀다운구동신호(PD1<1:4>)를 생성한다. 즉, 1 내지 제4 풀다운제어신호(PDD<1:4>)는 제1 및 제2 타겟터미네이션신호(DQ_ODT<1:2>)로부터 생성된다.
T23 시점에 컨트롤러(10)의 외부입출력회로(11)는 입출력라인(IO)을 통해 데이터(DATA)를 출력한다.
드라이버(500)는 로직하이레벨의 데이터인에이블신호(OENDATA)에 따라 데이터(DATA)로부터 제1 내부데이터(ID1)를 생성한다.
제1 내부터미네이션회로(22)는 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 조절되는 구동력으로 입출력라인(IO)을 구동한다. 이때, 입출력라인(IO)은 조절된 구동력으로 구동되므로 데이터(DATA)의 반사를 방지할 수 있다.
제1 메모리회로(23)는 제1 내부데이터(ID1)를 저장한다.
여기서, T21 시점부터 T23 시점까지는 라이트레이턴시 구간으로 설정된다.
T24 시점 이후 라이트플래그신호(WTF)가 로작로우레벨로 디스에이블되어 라이트동작이 종료되어 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)가 생성되지 않는다. 즉, 제1 내부터미네이션회로(22)는 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 입출력라인(IO)을 구동하지 않는다.
도 12를 참고하여 본 발명의 일 실시예에 따른 반도체시스템의 동작을 설명하되 제1 및 제2 반도체장치 중 제1 반도체장치가 리드동작을 수행하는 동작을 예를 들어 설명하면 다음과 같다.
T31 시점에 컨트롤러(10)는 클럭(CLK)과 리드동작을 수행하기 위한 제1 칩선택신호(CS1) 및 제1 내지 제7 커맨드어드레스(CA<1:7>)를 출력한다. 컨트롤러(10)의 컨트롤러터미네이션회로(12)는 리드동작이므로 턴온된다.
제1 내부입출력회로(21)의 입력버퍼(100)는 클럭(CLK)의 라이징에지에 동기 되어 내부클럭(ICLK)을 생성하고, 제1 칩선택신호로(CS1)부터 내부칩선택신호(ICS)를 생성하며, 제1 내지 제7 커맨드어드레스(CA<1:7>)로부터 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)를 생성한다.
제1 내부입출력회로(21)의 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 리드동작을 위한 로직레벨조합이므로 로직하이레벨로 인에이블되는 리드신호(RD)를 생성한다. 펄스생성회로(200)는 내부클럭(ICLK)에 동기 되어 내부칩선택신호(ICS) 및 제1 내지 제7 내부커맨드어드레스(ICA<1:7>)가 리드동작을 위한 로직레벨조합이므로 로직로우레벨로 디스에이블되는 라이트신호(WT)를 생성한다.
T32 시점에 제1 내부입출력회로(21)의 펄스생성회로(200)는 리드레이턴시신호(RL)에 따라 리드신호(RD)를 시프팅하여 로직하이레벨의 리드플래그신호(RDF)를 생성한다. 이때, 펄스생성회로(200)는 로직로우레벨의 라이트플래그신호(WTF)를 생성한다.
구동제어회로(320)의 ODT제어회로(321)는 로직하이레벨의 라이트플래그신호(WTF), 로직하이레벨의 타겟터미네이션동작신호(ODTMR) 및 로직하이레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직하이레벨로 디스에이블되는 타겟라이트신호(WT_ODT) 및 로직로우레벨의 논타겟라이트신호(WT_NT)를 생성한다.
구동제어회로(320)의 인에이블신호생성회로(322)는 로직하이레벨의 논타겟터미네이션동작신호(NTMR)에 따라 로직하이레벨의 리드플래그신호(RDF)를 전치인에이블신호(ODTEN_PRE)로 출력한다. 인에이블신호생성회로(322)는 리드플래그신호(RDF)를 반전 버퍼링하여 로직로우레벨의 데이터인에이블신호(OENDATA)를 생성한다.
구동제어회로(320)의 제어신호생성회로(323)는 로직하이레벨의 전치인에이블신호(ODTEN_PRE)에 따라 제1 및 제2 전치풀업제어신호(PU_PRE<1:2>)로부터 제1 내지 제4 풀업제어신호(PUD<1:4>)를 생성하고, 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)로부터 제1 내지 제4 풀다운제어신호(PDD<1:4>)를 생성한다.
구동신호출력회로(420)는 제1 내지 제4 풀업제어신호(PUD<1:4>)로부터 제1 내지 제4 풀업구동신호(PU1<1:4>)를 생성하고, 제1 내지 제4 풀다운제어신호(PDD<1:4>)로부터 제1 내지 제4 풀다운구동신호(PD1<1:4>)를 생성한다. 즉, 1 내지 제4 풀다운제어신호(PDD<1:4>)는 제1 및 제2 전치풀다운제어신호(PD_PRE<1:2>)로부터 생성된다.
T33 시점에 드라이버(500)는 로직로우레벨의 데이터인에이블신호(OENDATA)에 따라 제1 내부데이터(ID1)로부터 데이터(DATA)를 생성한다.
제1 내부터미네이션회로(22)는 제1 풀업구동신호(PU1<1:4>) 및 제1 풀다운구동신호(PD1<1:4>)에 따라 조절되는 구동력으로 입출력라인(IO)을 구동한다.
컨트롤러(10)의 외부입출력회로(11)는 입출력라인(IO)을 통해 데이터(DATA)를 입력 받는다. 컨트롤러입출력회로(12)는 턴온되어 입출력라인(IO)를 구동한다. 이때, 입출력라인(IO)은 입출력라인(IO)의 저항값에 맞춰 조절된 구동력으로 구동되므로 데이터(DATA)의 반사를 방지할 수 있다.
여기서, T31 시점부터 T33 시점까지는 리드레이턴시 구간으로 설정된다.
T34 시점 이후 리드동작이 종료되면 입출력라인(IO)을 구동하지 않는다.
이와 같이 구성되는 본 발명의 일 실시예에 따른 반도체시스템은 리드동작과 라이트동작 시 컨트롤러와 다수의 반도체장치에 포함된 터미네이션회로를 선택적으로 구동하여 입출력라인에 실린 입출력신호의 반사를 방지할 수 있다. 또한, 본 발명에 의하면 리드동작과 라이트동작을 수행하지 않는 반도체장치에 포함된 터미네이션회로를 구동하여 반도체장치들이 공유하는 입출력라인에 실린 입출력신호의 반사를 방지함으로써 입출력신호의 신뢰성을 확보할 수 있는 효과가 있다.
도 13을 참고하면 본 발명의 다른 실시예에 따른 반도체장치(1000)는 커맨드제어회로(1101), 레이턴시버스트제어회로(1102), 동작제어회로(1103), 입출력제어회로(1104), 데이터입출력회로(1105) 및 디램코어(1106)를 포함할 수 있다.
커맨드제어회로(1101)는 입력구동회로(1111), 칩선택신호버퍼(1112), 커맨드어드레스버퍼(1113), 커맨드디코더(1114) 및 파워다운제어회로(1115)를 포함할 수 있다. 입력구동회로(1111)는 칩선택신호(CS)를 입력 받아 구동하여 파워다운제어회로(1115)에 전달할 수 있다. 칩선택신호버퍼(1112)는 칩선택기준전압(VREF_CS)을 토대로 칩선택신호(CS)를 버퍼링하여 입력 받을 수 있다. 커맨드어드레스버퍼(1113)는 커맨드어드레스기준전압(VREF_CA)을 토대로 커맨드어드레스(CA<0:6>)를 버퍼링하여 입력 받을 수 있다. 커맨드디코더(1114)는 칩선택신호버퍼(1112)를 통해 버퍼링된 칩선택신호(CS)를 토대로 커맨드어드레스버퍼(1113)를 통해 버퍼링된 커맨드어드레스(CA<0:6>)를 디코딩하여 반도체장치(1000)의 동작에 필요한 다양한 커맨드들을 생성할 수 있다. 파워다운제어회로(1114)는 입력구동회로(1111)를 통해 구동되어 전달된 칩선택신호(CS) 및 커맨드디코더(1114)에서 생성된 커맨드를 토대로 파워다운모드를 제어할 수 있다.
레이턴시버스트제어회로(1102)는 버스트랭쓰정보생성기(1121), 라이트레이턴시제어기(1122), 버스트랭쓰제어회로(1123)를 포함할 수 있다. 버스트랭쓰정보생성기(1121)는 커맨드디코더(1114)를 통해 전달된 커맨드를 토대로 버스트랭쓰동작 제어에 필요한 정보들을 생성할 수 있다. 라이트레이턴시제어기(1122)는 커맨드디코더(1114)를 통해 전달된 커맨드를 토대로 라이트레이턴시에 따른 제어동작을 수행할 수 있다. 버스트랭쓰제어회로(1123)는 버스트랭쓰정보생성기(1121)에서 전달된 정보를 저장하는 정보저장회로(1125)를 포함할 수 있다. 버스트랭쓰제어회로(1123)는 커맨드디코더(1114)를 통해 전달된 커맨드, 라이트레이턴시제어기(1122)에서 전달된 신호 및 버스트랭쓰정보생성기(1121)에서 전달된 정보를 토대로 버스트랭쓰 동작을 제어하기 위한 버스트랭쓰제어기(1126)를 포함할 수 있다. 버스트랭쓰제어회로(1123)는 커맨드디코더(1114)를 통해 전달된 커맨드, 라이트레이턴시제어기(1122)에서 전달된 신호 및 버스트랭쓰정보생성기(1121)에서 전달된 정보를 토대로 버스트종료 동작을 제어하기 위한 버스트종료제어기(1127)를 포함할 수 있다.
동작제어회로(1103)는 리드라이트제어기(1131), 어드레스제어기(1132), 오토프리차지제어기(1133) 및 로우경로제어기(1134)를 포함하여 리드동작 및 라이트동작을 제어하기 위한 리드라이트제어신호(RD/WR Control) 및 액티브동작, 프리차지동작 및 리프레쉬동작을 제어하기 위한 로우경로제어신호(ACT/PCG/REF Control)를 생성할 수 있다. 리드라이트제어기(1131)는 클럭(CK_t, CK_c)이 활성화되고, 레이턴시버스트제어회로(1102)에서 전달된 신호 및 어드레스제어기(1132)에서 전달된 신호를 토대로 리드동작 및 라이트동작을 제어할 수 있다. 어드레스제어기(1132)는 레이턴시버스트제어회로(1102)에서 전달된 신호를 토대로 어드레스 생성을 제어할 수 있다. 오토프리차지제어기(1133)는 클럭(CK_t, CK_c)이 활성화되고, 레이턴시버스트제어회로(1102)에서 전달된 신호를 토대로 오토프리차지동작을 제어할 수 있다. 로우경로제어기(1134)는 커맨드디코더(214)를 통해 전달된 커맨드를 토대로 로우경로를 제어할 수 있다.
입출력제어회로(1104)는 제1 클럭버퍼(1141), 클럭인에이블신호생성기(1142), 제2 클럭버퍼(1143), 제1 분주기(1144), 제2 분주기(1145), 내부클럭드라이버(1146), 입출력제어기(1147) 및 데이터경로제어기(1148)를 포함할 수 있다. 제1 클럭버퍼(1141)는 클럭(CK_t, CK_c)을 버퍼링하여 입력 받을 수 있다. 클럭인에이블신호생성기(1142)는 제1 클럭버퍼(1141)를 통해 버퍼링되어 입력된 클럭(CK_t, CK_c)이 활성화된 후 클럭인에이블신호를 생성할 수 있다. 제2 클럭버퍼(1143)는 데이터 입출력을 위한 데이터클럭(WCK, WCKB)을 버퍼링하여 입력 받을 수 있다. 제1 분주기(1144)는 제2 클럭버퍼(1143)를 통해 버퍼링되어 입력된 데이터클럭(WCK, WCKB)을 분주할 수 있다. 제2 분주기(1145)는 제1 분주기(1144)를 통해 분주된 클럭을 입력 받아 분주할 수 있다. 내부클럭드라이버(1146)는 제1 분주기(1144)를 통해 분주된 클럭을 입력 받아 분주하여 내부데이터클럭(IWCK[0:3])을 생성할 수 있다. 입출력제어기(1147)는 제2 분주기(1145)를 통해 분주된 클럭과 내부데이터클럭(IWCK[0:3])을 입력 받아 데이터 입출력을 제어할 수 있다. 데이터경로제어기(1148)는 입출력제어기(1147)을 통해 전달된 신호와 내부데이터클럭(IWCK[0:3])을 토대로 데이터입출력에 사용되는 데이터경로를 제어할 수 있다.
데이터입출력회로(1105)는 수신기(1151), 직병렬변환기(1152), 라이트드라이버(1153), 라이트멀티플렉서(1154), 리드멀티플렉서(1155), 리드드라이버(1156), 직렬변환기(1157) 및 송신기(1158)를 포함할 수 있다. 수신기(1151)는 내부데이터클럭(IWCK[0:3])에 동기하여 데이터기준전압(VREF_DQ)을 토대로 전송데이터(DQ)를 수신할 수 있다. 직병렬변화기(1152)는 수신기(1151)를 통해 직렬 입력된 전송데이터(DQ)를 병렬로 변환할 수 있다. 라이트드라이버(1153)는 병렬 변환된 데이터를 구동하여 라이트멀티플렉서(1154)로 전달할 수 있다. 라이트멀티플렉서(1154)는 라이트드라이버(1153)를 통해 구동된 데이터를 멀티플렉싱을 통해 입출력라인에 실어 디램코어(1106)에 전달할 수 있다. 리드멀티플렉서(1155)는 리드동작 시 디램코어(1106)에서 입출력라인을 통해 출력된 데이터를 멀티플렉싱하여 출력할 수 있다. 리드드라이버(1156)는 리드멀티플렉서(1155)를 통해 전달된 데이터를 구동하여 직렬변환기(1157)로 출력할 수 있다. 직렬변환기(1157)는 리드드라이버(1156)를 통해 구동되어 병렬로 입력된 데이터를 직렬로 변환할 수 있다. 송신기(1158)는 직렬변환기(1157)에서 직렬로 변환된 데이터를 전송데이터(DQ)로 전송할 수 있다.
디램코어(1106)는 리드라이트제어신호(RD/WR Control)를 토대로 데이터입출력회로(1105)를 통해 데이터를 입출력하는 리드동작 및 라이트동작을 수행할 수 있다. 디램코어(1106)는 로우경로제어신호(ACT/PCG/REF Control)를 토대로 액티브동작, 프리차지동작 및 리프레쉬동작을 수행할 수 있다.
한편, 도 13에 도시된 반도체장치(1000)는 입출력신호만 상이할 뿐 앞서 설명한 본 발명의 일 실시예에 따른 제1 반도체장치(20) 및 제2 반도체장치(30)가 적용될 수 있다.
1. 반도체시스템 10. 컨트롤러
11. 외부입출력회로 12. 컨트롤러터미네이션회로
20. 제1 반도체장치 21. 제1 내부입출력회로
22. 제1 내부터미네이션회로 23. 제1 메모리회로
30. 제2 반도체장치 31. 제2 내부입출력회로
32. 제2 내부터미네이션회로 33. 제2 메모리회로
100. 입력버퍼 200. 펄스생성회로
210. 커맨드디코더 220. 플래그신호생성회로
300. 입출력제어회로 310. 모드레지스터
320. 구동제어회로 321. ODT제어회로
322. 인에이블신호생성회로 323. 제어신호생성회로
400. 구동신호생성회로 410. 풀업풀다운신호생성회로
420. 구동신호출력회로 421. 풀업구동신호출력회로
422. 풀다운구동신호출력회로 500. 드라이버
3100. 디코딩신호생성회로 3110. 제1 디코더
3120. 제2 디코더 3130. 제3 디코더
3140. 제4 디코더 3200. 선택전달회로
4100. 전달제어신호생성회로 4200. 신호전달회로

Claims (29)

  1. 클럭, 칩선택신호 및 커맨드어드레스를 출력하고, 리드동작 시 컨트롤러터미네이션회로가 턴온되어 입출력라인을 통해 제1 데이터를 입력 받고, 라이트동작 시 상기 컨트롤러터미네이션회로가 턴오프되어 상기 입출력라인을 통해 제2 데이터를 출력하는 컨트롤러; 및
    상기 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 시 내부터미네이션회로가 턴오프되어 상기 입출력라인을 통해 상기 제1 데이터를 출력하고, 상기 라이트동작 시 상기 내부터미네이션회로가 턴온되어 상기 입출력라인을 통해 입력되는 상기 제2 데이터를 저장하는 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 컨트롤러터미네이션회로는 상기 리드동작 시 상기 입출력라인의 저항값에 맞춰 구동력이 조절되고, 상기 내부터미네이션회로는 상기 라이트동작 시 상기 입출력라인의 저항값에 맞춰 구동력이 조절되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 컨트롤러는 모드레지스터라이트동작 시 상기 입출력라인의 저항값 정보를 상기 커맨드어드레스를 통해 출력하는 반도체시스템.
  4. 제 1 항에 있어서, 상기 반도체장치는
    상기 클럭에 동기 되어 상기 칩선택신호 및 상기 커맨드어드레스에 따라 상기 라이트동작 시 상기 제2 데이터를 입력 받아 내부데이터를 생성하고, 상기 리드동작 시 상기 내부데이터로부터 상기 제1 데이터를 생성하며, 상기 입출력라인을 구동하는 구동력을 조절하기 위한 풀업구동신호 및 풀다운구동신호를 생성하는 내부입출력회로;
    상기 라이트동작 시 상기 풀업구동신호 및 상기 풀다운구동신호에 따라 조절되는 구동력으로 상기 입출력라인을 구동하는 상기 내부터미네이션회로; 및
    상기 라이트동작 시 상기 내부데이터를 저장하고, 상기 리드동작 시 저장된 상기 내부데이터를 출력하는 메모리회로를 포함하는 반도체시스템.
  5. 제 4 항에 있어서, 상기 내부입출력회로는
    모드레지스터라이트동작 시 상기 입출력라인의 저항값 정보를 상기 커맨드어드레스로부터 입력 받아 저장하고, 모드레지스터리드동작 시 상기 입출력라인의 저항값 정보를 출력하는 반도체시스템.
  6. 제 4 항에 있어서, 상기 내부입출력회로는
    상기 클럭에 동기 되어 내부클럭을 생성하고, 상기 클럭에 동기 되어 상기 칩선택신호로부터 내부칩선택신호를 생성하며, 상기 클럭에 동기 되어 상기 커맨드어드레스로부터 내부커맨드어드레스를 생성하는 입력버퍼;
    상기 내부칩선택신호 및 상기 내부커맨드어드레스의 로직레벨조합에 따라 상기 라이트동작 시 인에이블되는 라이트플래그신호 및 상기 리드동작 시 인에이블되는 리드플래그신호를 생성하는 펄스생성회로;
    상기 라이트동작 시 상기 라이트플래그신호에 따라 상기 입출력라인의 저항값 정보로부터 풀업제어신호 및 풀다운제어신호를 생성하고, 데이터인에이블신호를 생성하는 입출력제어회로;
    상기 제2 데이터를 입력 받아 상기 풀업제어신호 및 상기 풀다운제어신호로부터 상기 풀업구동신호 및 상기 풀다운구동신호를 생성하는 구동신호생성회로; 및
    상기 리드동작 시 상기 내부데이터로부터 상기 제1 데이터를 생성하고, 상기 라이트동작 시 상기 데이터인에이블신호가 입력 되는 경우 상기 제2 데이터로부터 상기 내부데이터를 생성하는 드라이버를 포함하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 펄스생성회로는
    상기 내부클럭에 동기 되어 상기 내부칩선택신호 및 상기 내부커맨드어드레스가 상기 라이트동작을 위한 로직레벨조합인 경우 인에이블되는 라이트신호를 생성하고, 상기 내부칩선택신호 및 상기 내부커맨드어드레스가 상기 리드동작을 위한 로직레벨조합인 경우 인에이블되는 리드신호를 생성하는 커맨드디코더; 및
    라이트레이턴시신호에 따라 상기 라이트신호를 시프팅하여 상기 라이트플래그신호를 생성하고, 리드레이턴시신호에 따라 상기 리드신호를 시프팅하여 상기 리드플래그신호를 생성하는 플래그신호생성회로를 포함하는 반도체시스템.
  8. 제 6 항에 있어서, 상기 입출력제어회로는
    상기 내부클럭에 동기 되어 상기 내부칩선택신호 및 상기 내부커맨드어드레스에 따라 모드레지스터라이트동작 시 상기 내부커맨드어드레스로부터 입력되는 상기 입출력라인의 저항값 정보, 타겟터미네이션신호, 라이트레이턴시신호, 리드레이턴시신호 및 타겟터미네이션동작신호를 저장하고, 모드레지스터리드동작 시 상기 입출력라인의 저항값 정보를 전치풀업제어신호 및 전치풀다운제어신호로 출력하며, 상기 타겟터미네이션신호, 상기 라이트레이턴시신호, 상기 리드레이턴시신호 및 상기 터미네이션동작신호를 출력하는 모드레지스터; 및
    상기 라이트플래그신호가 입력되는 경우 상기 타겟터미네이션동작신호로부터 데이터인에이블신호를 생성하고, 상기 전치풀업제어신호 및 상기 전치풀다운제어신호로부터 상기 풀업제어신호 및 상기 풀다운제어신호를 생성하는 구동제어회로를 포함하는 반도체시스템.
  9. 제 8 항에 있어서, 상기 구동제어회로는
    상기 타겟터미네이션동작신호가 인에이블되고 상기 라이트플래그신호가 입력되는 시점에 인에이블되는 타겟라이트신호를 생성하는 ODT제어회로;
    상기 리드동작 시 상기 리드플래그신호로부터 상기 데이터인에이블신호를 생성하고, 상기 라이트동작 사 상기 타겟라이트신호를 전치인에이블신호로 출력하며, 상기 타겟라이트신호를 반전 버퍼링하여 상기 데이터인에이블신호를 생성하는 인에이블신호생성회로; 및
    상기 전치풀업제어신호로부터 상기 풀업제어신호를 생성하고, 상기 전치인에이블신호에 따라 상기 타겟터미네이션신호 또는 상기 전치풀다운제어신호로부터 상기 풀다운제어신호를 생성하는 제어신호생성회로를 포함하는 반도체시스템.
  10. 제 6 항에 있어서, 상기 구동신호생성회로는
    상기 제2 데이터의 로직레벨에 따라 선택적으로 인에이블되는 풀업신호 및 풀다운신호를 생성하는 풀업풀다운신호생성회로; 및
    상기 풀업신호 및 상기 풀다운신호가 인에이블되는 경우 상기 풀업제어신호 및 상기 풀다운제어신호로부터 상기 풀업구동신호 및 상기 풀다운구동신호를 생성하는 구동신호출력회로를 포함하는 반도체시스템.
  11. 제 10 항에 있어서, 상기 구동신호출력회로는
    상기 풀업신호가 인에이블되는 경우 상기 풀업제어신호를 상기 풀업구동신호로 출력하는 풀업구동신호출력회로; 및
    상기 풀다운신호 또는 상기 데이터인에이블신호가 인에이블되는 경우 상기 풀다운제어신호를 상기 풀다운구동신호로 출력하는 풀다운구동신호출력회로를 포함하는 반도체시스템.
  12. 클럭, 제1 및 제2 칩선택신호 및 커맨드어드레스를 출력하고, 리드동작 시 컨트롤러터미네이션회로가 턴온되고, 라이트동작 시 상기 컨트롤러터미네이션회로가 턴오프되는 컨트롤러;
    상기 제1 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 시 제1 내부터미네이션회로가 턴오프되고, 상기 라이트동작 시 상기 내부터미네이션회로가 턴오프되는 제1 반도체장치; 및
    상기 제2 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 및 상기 라이트동작 시 제2 내부터미네이션회로가 턴온되는 제2 반도체장치를 포함하되, 상기 컨트롤러터미네이션회로, 상기 제1 내부터미네이션회로 및 상기 제2 내부터미네이션회로는 입출력라인을 공유하여 구동하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 컨트롤러는 상기 리드동작 시 상기 입출력라인을 통해 제1 데이터를 입력 받고, 상기 라이트동작 시 상기 입출력라인을 통해 제2 데이터를 출력하며, 상기 제1 반도체장치는 상기 리드동작 시 상기 입출력라인을 통해 상기 제1 데이터를 출력하고, 상기 라이트동작 시 상기 제2 데이터를 입력 받아 저장하는 반도체시스템.
  14. 제 12 항에 있어서, 상기 컨트롤러터미네이션회로는 상기 리드동작 시 상기 입출력라인의 저항값에 맞춰 구동력이 조절되고, 상기 제1 내부터미네이션회로는 상기 라이트동작 시 상기 입출력라인의 저항값에 맞춰 구동력이 조절되는 반도체시스템.
  15. 제 12 항에 있어서, 상기 제2 내부터미네이션회로는 상기 리드동작 및 상기라이트동작 시 기 설정된 구동력으로 조절되어 상기 입출력라인을 구동하는 반도체시스템.
  16. 제 12 항에 있어서, 상기 제1 반도체장치는
    상기 클럭에 동기 되어 상기 제1 칩선택신호 및 상기 커맨드어드레스에 따라 상기 라이트동작 시 상기 입출력라인에 실린 제2 데이터를 입력 받아 제1 내부데이터를 생성하고, 상기 리드동작 시 상기 제1 내부데이터로부터 제1 데이터를 생성하여 상기 입출력라인을 통해 출력하며, 상기 입출력라인을 구동하는 구동력을 조절하기 위한 제1 풀업구동신호 및 제1 풀다운구동신호를 생성하는 제1 내부입출력회로;
    상기 라이트동작 시 상기 제1 풀업구동신호 및 상기 제1 풀다운구동신호에 따라 조절되는 구동력으로 상기 입출력라인을 구동하는 상기 제1 내부터미네이션회로; 및
    상기 라이트동작 시 상기 제1 내부데이터를 저장하고, 상기 리드동작 시 저장된 상기 제1 내부데이터를 출력하는 제1 메모리회로를 포함하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 제1 내부입출력회로는
    모드레지스터라이트동작 시 상기 입출력라인의 저항값 정보를 상기 커맨드어드레스로부터 입력 받아 저장하고, 모드레지스터리드동작 시 상기 입출력라인의 저항값 정보를 출력하는 반도체시스템.
  18. 제 16 항에 있어서, 상기 제1 내부입출력회로는
    상기 클럭에 동기 되어 제1 내부클럭을 생성하고, 상기 클럭에 동기 되어 상기 제1 칩선택신호로부터 제1 내부칩선택신호를 생성하며, 상기 클럭에 동기 되어 상기 커맨드어드레스로부터 제1 내부커맨드어드레스를 생성하는 제1 입력버퍼;
    상기 제1 내부칩선택신호 및 상기 제1 내부커맨드어드레스의 로직레벨조합에 따라 상기 라이트동작 시 인에이블되는 제1 라이트플래그신호 및 상기 리드동작 시 인에이블되는 제1 리드플래그신호를 생성하는 제1 펄스생성회로;
    상기 라이트동작 시 상기 제1 라이트플래그신호에 따라 상기 입출력라인의 저항값 정보로부터 제1 풀업제어신호 및 제1 풀다운제어신호를 생성하고, 제1 데이터인에이블신호를 생성하는 제1 입출력제어회로;
    상기 제2 데이터를 입력 받아 상기 제1 풀업제어신호 및 상기 제1 풀다운제어신호로부터 상기 제1 풀업구동신호 및 상기 제1 풀다운구동신호를 생성하는 제1 구동신호생성회로; 및
    상기 리드동작 시 상기 제1 내부데이터로부터 상기 제1 데이터를 생성하고, 상기 라이트동작 시 상기 제1 데이터인에이블신호가 입력 되는 경우 상기 제2 데이터로부터 상기 제1 내부데이터를 생성하는 제1 드라이버를 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 제1 펄스생성회로는
    상기 제1 내부클럭에 동기 되어 상기 제1 내부칩선택신호 및 상기 제1 내부커맨드어드레스가 상기 라이트동작을 위한 로직레벨조합인 경우 인에이블되는 제1 라이트신호를 생성하고, 상기 제1 내부칩선택신호 및 상기 제1 내부커맨드어드레스가 상기 리드동작을 위한 로직레벨조합인 경우 인에이블되는 제1 리드신호를 생성하는 제1 커맨드디코더; 및
    제1 라이트레이턴시신호에 따라 상기 제1 라이트신호를 시프팅하여 상기 제1 라이트플래그신호를 생성하고, 제1 리드레이턴시신호에 따라 상기 제1 리드신호를 시프팅하여 상기 제1 리드플래그신호를 생성하는 제1 플래그신호생성회로를 포함하는 반도체시스템.
  20. 제 18 항에 있어서, 상기 제1 입출력제어회로는
    상기 제1 내부클럭에 동기 되어 상기 제1 내부칩선택신호 및 상기 제1 내부커맨드어드레스에 따라 모드레지스터라이트동작 시 상기 내부커맨드어드레스로부터 입력되는 상기 입출력라인의 저항값 정보, 제1 타겟터미네이션신호, 제1 라이트레이턴시신호, 제1 리드레이턴시신호, 타겟터미네이션동작신호 및 논타겟터미네에션동작신호를 저장하고, 모드레지스터리드동작 시 상기 입출력라인의 저항값 정보를 제1 전치풀업제어신호 및 제1 전치풀다운제어신호로 출력하며, 상기 제1 타겟터미네이션신호, 상기 제1 라이트레이턴시신호, 상기 제1 리드레이턴시신호, 상기 타겟터미네이션동작신호 및 상기 논타겟터미네이션동작신호를 출력하는 제1 모드레지스터; 및
    상기 제1 라이트플래그신호가 입력되는 경우 상기 타겟터미네이션동작신호 및 상기 논타겟터미네이션신호로부터 제1 데이터인에이블신호를 생성하고, 상기 제1 전치풀업제어신호 및 상기 제1 전치풀다운제어신호로부터 상기 제1 풀업제어신호 및 상기 제1 풀다운제어신호를 생성하는 제1 구동제어회로를 포함하는 반도체시스템.
  21. 제 20 항에 있어서, 상기 제1 구동제어회로는
    상기 타겟터미네이션동작신호 및 상기 논타겟터미네이션신호에 따라 상기 제1 라이트플래그신호가 입력되는 시점에 인에이블되는 제1 타겟라이트신호 및 제1 논타겟라이트신호를 생성하는 제1 ODT제어회로;
    상기 리드동작 시 상기 제1 리드플래그신호로부터 상기 제1 데이터인에이블신호를 생성하고, 상기 라이트동작 시 상기 제1 타겟라이트신호를 제1 전치인에이블신호로 출력하며, 상기 제1 타겟라이트신호를 반전 버퍼링하여 상기 제1 데이터인에이블신호를 생성하는 제1 인에이블신호생성회로; 및
    상기 제1 논타겟라이트신호에 따라 상기 제1 전치풀업제어신호로부터 상기 제1 풀업제어신호를 생성하고, 상기 제1 전치인에이블신호에 따라 상기 제1 타겟터미네이션신호 또는 상기 제1 전치풀다운제어신호로부터 상기 제1 풀다운제어신호를 생성하는 제1 제어신호생성회로를 포함하는 반도체시스템.
  22. 제 18 항에 있어서, 상기 제1 구동신호생성회로는
    상기 제2 데이터의 로직레벨에 따라 선택적으로 인에이블되는 제1 풀업신호 및 제1 풀다운신호를 생성하는 제1 풀업풀다운신호생성회로; 및
    상기 제1 풀업신호, 상기 제1 풀다운신호 및 상기 제1 데이터인에이블신호에 따라 상기 제1 풀업제어신호 및 상기 제1 풀다운제어신호로부터 상기 제1 풀업구동신호 및 상기 제1 풀다운구동신호를 생성하는 제1 구동신호출력회로를 포함하는 반도체시스템.
  23. 제 12 항에 있어서, 상기 제2 반도체장치는
    상기 클럭에 동기 되어 상기 제2 칩선택신호 및 상기 커맨드어드레스에 따라 상기 리드동작 및 상기 라이트동작 시 상기 입출력라인을 상기 기 설정된 구동력으로 구동하기 위한 제2 풀업구동신호 및 제2 풀다운구동신호를 생성하는 제2 내부입출력회로; 및
    상기 리드동작 및 상기 라이트동작 시 상기 제2 풀업구동신호 및 상기 제2 풀다운구동신호에 따라 조절되는 구동력으로 상기 입출력라인을 구동하는 상기 제2 내부터미네이션회로를 포함하는 반도체시스템.
  24. 제 23 항에 있어서, 상기 제2 내부입출력회로는
    모드레지스터라이트동작 시 상기 입출력라인을 상기 기 설정된 구동력으로 구동하기 위한 정보를 상기 커맨드어드레스로부터 입력 받아 저장하고, 모드레지스터리드동작 시 상기 기 설정된 구동력으로 구동하기 위한 정보를 출력하는 반도체시스템.
  25. 제 23 항에 있어서, 상기 제2 내부입출력회로는
    상기 클럭에 동기 되어 제2 내부클럭을 생성하고, 상기 클럭에 동기 되어 상기 제2 칩선택신호로부터 제2 내부칩선택신호를 생성하며, 상기 클럭에 동기 되어 상기 커맨드어드레스로부터 제2 내부커맨드어드레스를 생성하는 제2 입력버퍼;
    상기 제2 내부칩선택신호 및 상기 제2 내부커맨드어드레스의 로직레벨조합에 따라 상기 라이트동작 시 인에이블되는 제2 라이트플래그신호 및 상기 리드동작 시 인에이블되는 제2 리드플래그신호를 생성하는 제2 펄스생성회로;
    상기 라이트동작 시 상기 제2 라이트플래그신호에 따라 상기 기 설정된 구동력으로 구동하기 위한 정보로부터 제2 풀업제어신호 및 제2 풀다운제어신호를 생성하고, 제2 데이터인에이블신호를 생성하는 제2 입출력제어회로;
    상기 제2 풀업제어신호 및 상기 제2 풀다운제어신호로부터 상기 제2 풀업구동신호 및 상기 제2 풀다운구동신호를 생성하는 제2 구동신호생성회로; 및
    상기 제2 데이터인에이블신호가 입력 되는 경우 상기 제2 데이터로부터 상기 제2 내부데이터를 생성하는 제2 드라이버를 포함하는 반도체시스템.
  26. 제 25 항에 있어서, 상기 제2 펄스생성회로는
    상기 제2 내부클럭에 동기 되어 상기 제2 내부칩선택신호 및 상기 제2 내부커맨드어드레스가 상기 라이트동작을 위한 로직레벨조합인 경우 인에이블되는 제2 라이트신호를 생성하고, 상기 제2 내부칩선택신호 및 상기 제2 내부커맨드어드레스가 상기 리드동작을 위한 로직레벨조합인 경우 인에이블되는 제2 리드신호를 생성하는 제2 커맨드디코더; 및
    제2 라이트레이턴시신호에 따라 상기 제2 라이트신호를 시프팅하여 상기 제2 라이트플래그신호를 생성하고, 제2 리드레이턴시신호에 따라 상기 제2 리드신호를 시프팅하여 상기 제2 리드플래그신호를 생성하는 제2 플래그신호생성회로를 포함하는 반도체시스템.
  27. 제 25 항에 있어서, 상기 제2 입출력제어회로는
    상기 제2 내부클럭에 동기 되어 상기 제2 내부칩선택신호 및 상기 제2 내부커맨드어드레스에 따라 모드레지스터라이트동작 시 상기 제2 내부커맨드어드레스로부터 입력되는 상기 기 설정된 구동력으로 구동하기 위한 정보, 논타겟터미네이션신호, 제2 라이트레이턴시신호, 제2 리드레이턴시신호, 타겟터미네이션동작신호 및 논타겟터미네이션신호를 저장하고, 모드레지스터리드동작 시 상기 기 설정된 구동력으로 구동하기 위한 정보를 제2 전치풀업제어신호 및 제2 전치풀다운제어신호로 출력하며, 상기 논타겟터미네이션신호, 상기 제2 라이트레이턴시신호, 상기 제2 리드레이턴시신호 및 상기 제2 터미네이션동작신호를 출력하는 제2 모드레지스터; 및
    상기 논타겟터미네이션신호에 따라 상기 제2 라이트플래그신호가 입력되는 경우 상기 논타겟터미네이션동작신호로부터 제2 데이터인에이블신호를 생성하고, 상기 제2 전치풀업제어신호 및 상기 제2 전치풀다운제어신호로부터 상기 제2 풀업제어신호 및 상기 제2 풀다운제어신호를 생성하는 제2 구동제어회로를 포함하는 반도체시스템.
  28. 제 27 항에 있어서, 상기 제2 구동제어회로는
    상기 타겟터미네이션동작신호 및 상기 논타겟터미네이션신호로에 따라 상기 제2 라이트플래그신호가 입력되는 시점에 인에이블되는 제2 타겟라이트신호 및 제2 논타겟라이트신호를 생성하는 제2 ODT제어회로;
    상기 제2 타겟라이트신호를 제2 전치인에이블신호로 출력하고, 상기 제2 타겟라이트신호를 반전 버퍼링하여 상기 제2 데이터인에이블신호를 생성하는 제2 인에이블신호생성회로; 및
    상기 제2 논타겟라이트신호에 따라 상기 제2 전치풀업제어신호로부터 상기 제2 풀업제어신호를 생성하고, 상기 제2 전치인에이블신호에 따라 상기 논타겟터미네이션신호를 상기 제2 풀다운제어신호로 출력하는 제2 제어신호생성회로를 포함하는 반도체시스템.
  29. 제 25 항에 있어서, 상기 제2 구동신호생성회로는
    상기 제2 데이터의 로직레벨에 따라 선택적으로 인에이블되는 제2 풀업신호 및 제2 풀다운신호를 생성하는 제2 풀업풀다운신호생성회로; 및
    상기 제2 풀업신호, 상기 제2 풀다운신호 및 상기 제2 데이터인에이블신호에 따라 상기 제2 풀업제어신호 및 상기 제2 풀다운제어신호로부터 상기 제2 풀업구동신호 및 상기 제2 풀다운구동신호를 생성하는 제2 구동신호출력회로를 포함하는 반도체시스템.
KR1020190002383A 2019-01-08 2019-01-08 반도체장치 및 반도체시스템 KR20200086137A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190002383A KR20200086137A (ko) 2019-01-08 2019-01-08 반도체장치 및 반도체시스템
US16/534,115 US10726885B1 (en) 2019-01-08 2019-08-07 Semiconductor systems
CN201910898498.0A CN111414324A (zh) 2019-01-08 2019-09-23 半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190002383A KR20200086137A (ko) 2019-01-08 2019-01-08 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20200086137A true KR20200086137A (ko) 2020-07-16

Family

ID=71404536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190002383A KR20200086137A (ko) 2019-01-08 2019-01-08 반도체장치 및 반도체시스템

Country Status (3)

Country Link
US (1) US10726885B1 (ko)
KR (1) KR20200086137A (ko)
CN (1) CN111414324A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022407A (ko) * 2020-08-18 2022-02-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20230063805A (ko) * 2021-11-02 2023-05-09 에스케이하이닉스 주식회사 프로그래밍동작을 수행하는 방법 및 반도체장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492533C (zh) * 2001-10-19 2009-05-27 三星电子株式会社 用于控制存储系统中的积极终端电阻的装置及其方法
KR100691583B1 (ko) * 2004-12-31 2007-03-09 학교법인 포항공과대학교 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
JP2005310153A (ja) * 2005-04-19 2005-11-04 Elpida Memory Inc メモリ装置
JP2010170296A (ja) * 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
KR20130003551A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법
KR101919145B1 (ko) * 2012-03-30 2018-11-15 에스케이하이닉스 주식회사 반도체모듈
JP2016081549A (ja) * 2014-10-17 2016-05-16 ローム株式会社 半導体記憶装置
KR102275812B1 (ko) * 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR102577160B1 (ko) * 2016-06-07 2023-09-13 에스케이하이닉스 주식회사 메모리 시스템
KR20180029347A (ko) 2016-09-12 2018-03-21 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 반도체 장치 및 시스템
US20180322914A1 (en) * 2017-05-03 2018-11-08 Mediatek Inc. Multi-rank topology of memory module and associated control method
US10566038B2 (en) * 2017-05-29 2020-02-18 Samsung Electronics Co., Ltd. Method of controlling on-die termination and system performing the same
JP2019114314A (ja) * 2017-12-25 2019-07-11 東芝メモリ株式会社 半導体記憶装置
US10438657B2 (en) * 2018-02-28 2019-10-08 Sandisk Technologies Llc Resistance and gate control in decoder circuits for read and write optimization
KR102546255B1 (ko) * 2018-08-03 2023-06-21 삼성전자주식회사 호스트의 지시 없이 능동적으로 유지보수 동작을 개시하는 스토리지 장치 및 그것을 포함하는 전자 시스템

Also Published As

Publication number Publication date
US20200219546A1 (en) 2020-07-09
US10726885B1 (en) 2020-07-28
CN111414324A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US20220408886A1 (en) Apparatuses, systems, and methods for memory module data drivers
US10490254B2 (en) Semiconductor integrated circuit system with termination circuit
KR100500921B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US10699759B2 (en) Semiconductor devices
KR100605590B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US6483769B2 (en) SDRAM having posted CAS function of JEDEC standard
CN109697996B (zh) 半导体器件及其操作方法
CN110931061B (zh) 半导体器件
CN111312308B (zh) 半导体器件和包括其的半导体系统
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
KR20200086137A (ko) 반도체장치 및 반도체시스템
KR102407184B1 (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
US8699285B2 (en) Semiconductor memory device and integrated circuit
KR20200037636A (ko) 반도체장치
US10983728B2 (en) Semiconductor devices
US7583548B2 (en) Semiconductor memory apparatus for allocating different read/write operating time to every bank
KR20220032898A (ko) 전원 공급을 제어하기 위한 전자장치
KR20100064895A (ko) 버스트종료 제어회로 및 이를 이용한 반도체 메모리 장치
US20230170003A1 (en) Semiconductor device
US6229756B1 (en) Semiconductor memory device capable of preventing mis-operation due to load of column address line
CN118053465A (zh) 存储器接口和半导体存储器设备以及包括其的半导体设备
KR100668756B1 (ko) 반도체 장치
KR20220135980A (ko) 파이프회로를 사용하여 리드동작을 수행하기 위한 전자장치
US8767503B2 (en) Clock transfer circuit and semiconductor device including the same
KR20100030356A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal