CN108122855A - 半导体结构及半导体制造方法 - Google Patents

半导体结构及半导体制造方法 Download PDF

Info

Publication number
CN108122855A
CN108122855A CN201710148905.7A CN201710148905A CN108122855A CN 108122855 A CN108122855 A CN 108122855A CN 201710148905 A CN201710148905 A CN 201710148905A CN 108122855 A CN108122855 A CN 108122855A
Authority
CN
China
Prior art keywords
sealing ring
ring
layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710148905.7A
Other languages
English (en)
Other versions
CN108122855B (zh
Inventor
刘承勋
古进誉
王荣德
谢维伦
王家桦
陈正泓
蔡佩杏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108122855A publication Critical patent/CN108122855A/zh
Application granted granted Critical
Publication of CN108122855B publication Critical patent/CN108122855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体结构具有半导体装置、第一密封环及第二密封环。所述半导体装置具有第一表面及与所述第一表面相对的第二表面。所述第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。所述第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。本发明实施例还提供一种半导体制造方法。

Description

半导体结构及半导体制造方法
技术领域
本发明实施例涉及一种半导体结构及半导体制造方法。
背景技术
集成电路用于例如个人计算机、手机、数字照相机及其他电子设备等各种电子应用中。通常通过以下步骤来制作集成电路：在半导体衬底之上依序地沉积绝缘材料层或介电材料层、导电材料层、及半导体材料层；以及利用光刻将各种材料层图案化以在所述材料层上形成电路组件及元件。许多集成电路通常是在单个半导体晶片上制成。可将晶片的管芯单一化从而进行晶片级封装。形成密封环是后段(back-end of line，BEOL)半导体工艺中的重要部分。密封环是围绕集成电路的压力保护结构，用于保护半导体芯片内的内部电路不会受到因来自晶片的管芯的划切而造成的损坏。
发明内容
本发明是针对一种半导体结构及其半导体制造方法，其第一密封环及第二密封环可阻挡对半导体装置或半导体装置上的金属布线的损坏，更可使得半导体结构得到结构强化，提高半导体装置的操作可靠性。
根据本发明实施例，一种半导体结构包括半导体装置、第一密封环及第二密封环。半导体装置具有第一表面及与所述第一表面相对的第二表面。第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。
附图说明
结合附图阅读以下详细说明，会最好地理解本发明实施例的各个方面。应注意，根据本行业中的标准实务，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A至图1G是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图2A至图2J是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图3A至图3I是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。
图4是说明根据本发明某些示例性实施例的半导体结构的示意性后视图。
图5是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图6是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图7是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图8是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图9是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图10是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
图11是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成于第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中所述第一特征与所述第二特征之间可形成有附加特征进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。
图1A至图1G是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。参照图1A，提供晶片100。晶片100包括形成于半导体衬底中的多个半导体装置110。在图1A中，在图1A中仅示出一个半导体装置110以用于说明。半导体装置110是通过前段(frontend of line，FEOL)工艺而制成，且半导体装置110包括例如有源装置(例如，二极管及/或晶体管)、无源装置(例如，电容器及/或电阻器)等装置。所述装置形成于半导体装置110的有源区100A中。
此外，在晶片100的半导体装置110上形成内连线层120。内连线层120是由介电材料层与金属化层逐层形成的。在某些实施例中，内连线层120可包括多于或少于图1A中所示的介电材料层的数目。在替代实施例中，内连线层120可包括多于或少于所示的金属化层的数目。金属化层的数目及介电材料层的数目可根据相应的半导体结构的布线要求而调整。内连线层120中的介电材料层的材料包括聚合物(polymer)、聚酰亚胺(polymide)、苯并环丁烯(benzocyclobutene，BCB)、聚苯并恶唑(polybenzoxazole，PBO)或任意其他适合的介电材料。内连线层120中的金属化层的材料包括铝、钛、铜、镍、钨及/或其合金，但并不局限于上述材料。
进一步参照图1A，在某些实施例中，内连线层120包括密封环结构122。如上所述，密封环结构122由介电材料层及金属化层逐层形成。内连线层120的其他部分可包括未示出的内连线结构，所述未示出的内连线线结构用于在半导体装置110的有源区100A中形成的装置的其他布线要求。密封环结构122形成于半导体装置110的外围区100B上。半导体装置110的外围区100B通常并不包括装置。外围区100B环绕有源区100A。密封环结构122是第一密封环126的一部分，且可与内连线层120中的内连线结构一起形成，或者独立于内连线层120中的内连线结构而形成。
进一步参照图1A，在某些实施例中，与内连线层120一起形成顶部金属层124，且顶部金属层124形成于密封环结构122上。顶部金属层124与密封环结构122连接以在半导体装置110的第一表面110a上形成第一密封环126。第一密封环126安置于半导体装置110的第一表面110a上。第一密封环126位于半导体装置110的外围区100B中。在某些实施例中，第一密封环126电性浮动或电性接地。此外，在内连线层120上形成保护层130，且保护层130覆盖顶部金属层124。保护层130及内连线层120是通过任意适合的后段(BEOL)工艺而形成。关于保护层130的材料的说明可参照内连线层120中的介电材料层的材料。
如图1A中所见，晶片100设置于载体150上，且粘合层140安置于晶片100与载体150之间。粘合层140是适合于将晶片100接合至载体150上的任意材料。粘合层140可为粘合胶带、粘合胶水或任意其他适合的材料。本发明实施例并非仅限于此。此外，晶片100的前侧贴合至载体150。也就是说，晶片100向下面朝载体150，且晶片100的后侧面朝上。因此，可对晶片100的后侧进行处理。晶片100还包括多个切割道112(仅示出一个)，其是在晶片单一化工艺期间晶片100会被进行划切或锯切之处。
接下来，如图1B中所见，在某些实施例中，晶片100被薄化。结果，将材料从半导体装置110移除以使得半导体装置110被薄化。晶片100是通过例如以下任意适合的晶片后侧薄化工艺而被薄化的：机械研磨、化学机械抛光(chemical mechanical polishing，CMP)、湿式刻蚀及大气下游等离子体(atmospheric downstreamplasma，ADP)干式化学刻蚀(drychemical etching，DCE)或其组合，但并局限于上述工艺。晶片薄化工艺会将半导体装置110的厚度减小至半导体装置110的第二表面110b。
接下来，参照图1C，在某些实施例中，在半导体装置110的第二表面110b上形成导电层160。导电层160是通过例如沉积、溅镀、电镀或任意其他适合的方法而形成。导电层160的材料包括铝、钛、铜、镍、钨及/或其合金，但并不局限于上述材料。
接下来，参照图1D，在某些实施例中，在导电层160上形成图案化光刻胶层170。在某些实施例中，图案化光刻胶层170是通过例如以下步骤而形成：通过旋转涂布形成光刻胶层并接着通过将光投射过光掩模(图中未示出)来进行图案化。图案化光刻胶层170的材料是光刻工艺期间所使用的任意适合的感光性材料。
参照图1E，在某些实施例中，使用图案化光刻胶层170作为刻蚀掩模，且对导电层160执行刻蚀工艺以将导电层160图案化。导电层160的图案化会形成第二密封环162。在某些实施例中，导电层160也会被图案化以在晶片100的半导体装置110上形成所需的后侧金属布线163。也就是说，后侧金属布线163及第二密封环162是在图1E中的刻蚀工艺中形成。图案化导电层160’的后侧金属布线163是通过在半导体装置110的有源区100A中进行图案化而形成，而第二密封环162是形成于半导体装置110的外围区100B中。在某些实施例中，第二密封环162电性浮动或电性接地。接着在图1F中，在某些实施例中，将图案化光刻胶层170剥离并移除。图案化光刻胶层170是通过任意适合的工艺被移除。
参照图1G，在某些实施例中，接着在半导体装置110的第二表面110b上形成保护层180，且保护层180覆盖后侧金属布线163及第二密封环162。与内连线层120中的介电层及保护层130相似，保护层180可安置于半导体装置110的第二表面110b上及图案化导电层160’的后侧金属布线163及第二密封环162上。然而，本发明实施例并非仅限于此；内连线层120中的介电层、保护层130及保护层180可通过任意适合的工艺形成。保护层180的材料的说明可参照内连线层120中的介电层的材料。此外，在图1G中，已沿切割道112对晶片100进行了划切以形成半导体结构。在图1G中可见，已沿切割道112对晶片100进行了切割以使半导体结构单一化。在使晶片100单一化之后，通过任意适合的拾取(pickup)机制来从所述载体剥离半导体结构。在剥离所述半导体结构之前，可通过例如热工艺或化学工艺等任意适合的工艺来减弱粘合层140的粘合性。可接着对被剥离的半导体结构进行封装工艺。
如图1G中所见，形成晶片100的半导体结构。所述半导体结构包括具有第一表面110a及与第一表面110a相对的第二表面110b的半导体装置110。所述半导体结构包括安置于半导体装置110的第一表面110a上且与第一表面110a的边缘110c相邻的第一密封环126。第一密封环126位于半导体装置110的外围区100B上。半导体结构也包括安置于半导体装置110的第二表面110b上且与第二表面110b的边缘110c相邻的第二密封环162。第二密封环162位于半导体装置110的外围区100B上。因此，在晶片划切工艺期间，在切割道112处对晶片100进行锯切或切割时，第一密封环126及第二密封环162可阻挡对半导体装置110或位于半导体装置110的前侧及后侧上的金属布线的不期望的损坏。此外，第一密封环126及第二密封环162可使得半导体结构得到结构强化，藉此防止半导体装置110的操作可靠性劣化。在某些实施例中，第二密封环162的宽度W1介于1微米(μm)与10μm之间，且第二密封环162(或导电层160)的高度H1介于1μm与10μ之间。
图2A至图2J是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。参照图2A，提供晶片200。晶片200与图1A中的晶片100相似，且相似的元件将使用相似的参考编号，且在此处将重复进行相似的说明。晶片200包括具有第一表面210a的至少一个半导体装置210、具有第一密封环226的内连线层220、切割道212、以及保护层230。第一密封环226由密封环结构222及顶部金属层224构成。晶片200通过粘合层240而安置于载体250上。半导体装置210与半导体装置110相似，且具有有源区200A及外围区200B。此处将不再对相同的说明予以赘述。
参照图2B，在某些实施例中，将晶片200薄化至半导体装置210的第二表面210b，且晶片200与图1B中的说明相似。相同的说明可参照图1B中的说明。接下来，在图2C中，在第二表面210b上形成图案化光刻胶层290。在某些实施例中，图案化光刻胶层290是通过以下步骤形成的：通过旋转涂布形成光刻胶层并接着通过将光投射过光掩模(图中未示出)来进行图案化。图案化光刻胶层290的材料是光刻工艺期间所使用的任意适合的材料。
接下来，在图2D中，在某些实施例中，在半导体装置210的第二表面210b中形成沟槽214。沟槽214是通过使用图案化光刻胶层290作为掩模来形成。沟槽214形成于半导体装置210的外围区200B中。接着在图2E中，在某些实施例中，将图案化光刻胶层290剥离并移除。图案化光刻胶层290是通过任意适合的工艺移除的。在某些实施例中，沟槽214的深度D1(或高度)介于1μm与10μm之间，且沟槽214的宽度W1介于0.5μm与5μm之间。
参照图2F，在某些实施例中，在第二表面210b与沟槽214上共形地形成导电层260。形成导电层260的工艺可参照形成图1C所示导电层160的说明。此处将不再对相同的说明予以赘述。
参照图2G，在某些实施例中，在导电层260上形成图案化光刻胶层270。在某些实施例中，图案化光刻胶层270是通过以下步骤形成的：通过旋转涂布形成光刻胶层并接着通过将光投射过光掩模(图中未示出)来进行图案化。图案化光刻胶层270的材料是光刻工艺期间所使用的任意适合的材料。
参照图2H，在某些实施例中，使用图案化光刻胶层270作为掩模，且对导电层260执行刻蚀工艺以将导电层260图案化。图案化导电层260’具有第二密封环262及后侧金属布线264。形成导电层260及第二密封环262的说明可参照图1E所示导电层160及第二密封环162的说明。两者的差异在于，在图2H中，第二密封环262形成于沟槽214上以使得沟槽214在俯视图中的形状与第二密封环262在俯视图中的形状共形。第二密封环262与沟槽214至少部份重叠，且第二密封环262位于半导体装置210的外围区200B上。在某些实施例中，第二密封环262电性浮动或电性接地。接着在图2I中，在某些实施例中，将图案化光刻胶层270剥离并移除。图案化光刻胶层270是通过任意适合的工艺移除的。
参照图2J，在某些实施例中，接着在半导体装置210的第二表面210b上形成保护层280，且保护层280覆盖图案化导电层260’。形成保护层280的说明可参照形成图1G所示保护层180的说明。此处将不再对相同的说明予以赘述。此外，在图2J中已沿切割道212对晶片200进行了划切以形成半导体结构。所述划切及剥离工艺可参照图1G中的说明，且在此处将不再对相同的说明予以赘述。
如图2J中所见，形成晶片200的半导体结构。晶片200的半导体结构与图1G所示晶片100的半导体结构相似。所述两者的差异在于，在图2J中，晶片200的半导体结构还包括沟槽214。通过具有沟槽214，第二密封环262的结构得到进一步的强化及增强。在某些实施例中，第二密封环262的高度H1介于2μm与20μ之间，且第二密封环262的宽度W2介于1μm与10μm之间。在某些实施例中，导电层260的高度H2介于1μm与10μm之间。此外，可以看到，所述半导体结构包括安置于半导体装置210的第一表面210a上且与第一表面210a的边缘210c相邻的第一密封环226。所述半导体结构还包括安置于半导体装置210的第二表面210b上且与第二表面210b的边缘210c相邻的第二密封环262。
图3A至图3I是根据本发明某些示例性实施例的半导体结构的半导体制造方法中的多个阶段的示意性剖视图。参照图3A，提供晶片300。晶片300与图1A中的晶片100相似，且相似的元件将使用相似的参考编号，且此处将重复相似的说明。晶片300包括具有第一表面310a的至少一个半导体装置310、具有第一密封环326的内连线层320、切割道312、以及保护层330。第一密封环326由密封环结构322及顶部金属层324构成。晶片300通过粘合层340而安置于载体350上。半导体装置310与半导体装置110相似，且具有有源区300A及外围区300B。此处将不再对相同的说明予以赘述。
参照图3B，在某些实施例中，将晶片300薄化至半导体装置310的第二表面310b，且与图1B中的说明相似。相同的说明可参照图1B中的说明。
接下来，在图3C中，形成内连线层360。内连线层360由介电材料层与金属化层逐层形成。在某些实施例中，内连线层360可包括多于或少于图3C中所示的介电材料层的数目。在替代实施例中，内连线层360可包括多于或少于所示的金属化层的数目。金属化层的数目及介电材料层的数目可根据相应的半导体结构的布线要求而调整。金属化层及介电材料层的材料可参照图1A中的内连线层120的说明。此处将不再对相同的说明予以赘述。
进一步参照图3C，在某些实施例中，在形成内连线层360时，如上所述也由介电材料层及金属化层逐层形成第一密封环结构362。内连线层360的其他部分可包括未示出的其他内连线结构，所述未示出的其他内连线结构是为了半导体装置310的有源区300A中的装置的其他布线要求。第一密封环结构362形成于半导体装置310的外围区300B上。半导体装置310的外围区300B并不包括所述装置。外围区300B环绕有源区300A。第一密封环结构362可与内连线层360中的其他内连线结构一起形成，或者独立于内连线层360中的其他内连线结构而形成。
参照图3D，在某些实施例中，在内连线层360中形成沟槽364。形成沟槽364的工艺与形成图2C、图2D及图2E所示沟槽214的工艺相似。此处将不再对相同的说明予以赘述。在某些实施例中，沟槽364的深度D1(或高度)介于1μm与10μm之间，且沟槽364的宽度W1介于0.5μm与5μm之间。
参照图3E，与内连线层360一起且在内连线层360、沟槽364及第一密封环结构362上共形地形成导电层370。形成导电层370的工艺可参照形成图1C所示导电层160的说明。此处将不再对相同的说明予以赘述。
参照图3F，在某些实施例中，在导电层370上形成图案化光刻胶层380。在某些实施例中，图案化光刻胶层380是通过以下步骤形成：通过旋转涂布形成光刻胶层并接着通过将光投射过光掩模(图中未示出)来进行图案化。图案化光刻胶层380的材料是光刻工艺期间所使用的任意适合的材料。
参照图3G，在某些实施例中，使用图案化光刻胶层380作为掩模，且对导电层370执行刻蚀工艺以将导电层370图案化。导电层370的图案化会形成第二密封环结构372及后侧金属布线374。形成导电层370及第二密封环结构372的说明可参照图1E所示导电层160及第二密封环162的说明。两者的差异在于，在图3G中，第二密封环结构372形成于沟槽364上以使得沟槽364在俯视图中的形状与第二密封环结构372在俯视图中的形状共形。第二密封环结构372与沟槽364至少部份重叠，且第二密封环结构372连接至第一密封环结构362以形成内连线层360的第二密封环366。第二密封环366位于半导体装置310的外围区300B上。在某些实施例中，第二密封环366电性浮动或电性接地。接着在图3H中，在某些实施例中，将图案化光刻胶层380剥离并移除。图案化光刻胶层380是通过任意适合的工艺被移除。
参照图3I，在某些实施例中，接着在内连线层360上形成保护层390，且保护层390覆盖导电层370及第二密封环366。形成保护层390的说明可参照图1G中形成保护层180的说明。此处将不再对相同的说明予以赘述。此外，已沿图3I中的切割道312对晶片300进行了划切以形成半导体结构。所述划切及剥离工艺可参照图1G中的说明，且此处将不再对相同的说明予以赘述。
如图3I中所见，形成晶片300的半导体结构。晶片300的半导体结构与图1G所示晶片100的半导体结构相似。两者的差异在于，在图3I中，晶片300的半导体结构进一步包括具有沟槽364的内连线层360、以及第一密封环结构362及第二密封环结构372。通过具有内连线层360，晶片300的半导体结构可具有位于半导体装置310的后侧上的额外的内连线及布线。此外，具有第二密封环366的第一密封环结构362及第二密封环结构372会使对位于半导体装置310的后侧上的金属布线的保护得到进一步强化及增强。在某些实施例中，第二密封环366的高度H1介于5μm与60μm之间，且第二密封环366的第一密封环结构362的宽度W2介于1μm与10μm之间。在某些实施例中，第二密封环366的第二密封环结构372的宽度W3介于1μm与10μm之间。在某些实施例中，导电层370的高度H2介于1μm与10μm之间。此外，可以看到，所述半导体结构包括安置于半导体装置310的第一表面310a上且与第一表面310a的边缘310c相邻的第一密封环326。半导体结构还包括安置于半导体装置310的第二表面310b上且与第二表面310b的边缘310c相邻的第二密封环366。
图4是说明根据本发明某些示例性实施例的半导体结构的示意性后视图。参照图4，图4示出晶片100的半导体结构的后侧。具体来说，示出了位于半导体装置110的第二表面110b上的第二密封环162，且第二密封环162相邻于第二表面110b的边缘110c。未示出位于第二表面110b上且覆盖第二密封环162的保护层180。此外，未示出图案化导电层160’的后侧金属布线。可以看出，第二密封环162是单密封环环圈图案。在所述半导体结构的后侧的平面图中，第二密封环162的形状是正方形。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，图4中的第二密封环162是圆形、多边形、或任意其他适合的形状。此外，在其他实施例中，第二密封环162并非封闭的环圈，而是可在第二密封环162环圈图案中具有开口。此外，第二密封环162环绕有源区100A。第二密封环162位于半导体装置110的外围区100B上，且外围区100B在第二密封环162之外延伸至半导体装置110的区域。也就是说，有源区100A是被标记为100A的虚线以内的区。外围区100B是被标记为100B的虚线区域至被标记为100A的虚线区域之间的区。在某些实施例中，被标记为100B的虚线与半导体装置110的最外边缘至少部份重叠。
图5是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图5，图5示出根据本发明另一实施例的晶片100的半导体结构的后侧。图5中第二密封环162的说明与图4中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，在图5所示第二密封环162中，在半导体结构的后侧的平面图中，第二密封环162的形状是八边形。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，图5所示第二密封环162是圆形、多边形、或任意其他适合的形状。
图6是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图6，图6示出根据本发明另一实施例的晶片100的半导体结构的后侧。图6中第二密封环162的说明与图4中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，图6所示第二密封环162包括第一密封环环圈164及多个隅角结构166。隅角结构166与第一密封环环圈164形成为同一层，且隅角结构166安置于半导体装置110的隅角与第二密封环162的第一密封环环圈164之间。在某些实施例中，在半导体装置110的后侧的平面图中，第二密封环162的形状的说明可参照图5，且此处将不再对其予以赘述。在某些实施例中，在半导体装置110的后侧的平面图中，隅角结构166的形状是三角形，且隅角结构166的数目是四个。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，隅角结构166的形状是圆形、多边形、或任意其他适合的形状，且隅角结构166的数目可根据使用者要求调整。隅角结构166使围绕第一密封环环圈164的边缘的第二密封环162的强度得到进一步强化及增强。
图7是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图7，图7示出根据本发明另一实施例的晶片100的半导体结构的后侧。图7中第二密封环162的说明与图6中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，在平面图中，图7中隅角结构166的形状是五边形。然而，本发明实施例并非仅限于此，在其他实施例中，在平面图中，隅角结构166的形状是圆形、多边形或任意其他适合的形状。
图8是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图8，图8示出根据本发明另一实施例的晶片100的半导体结构的后侧。图8中第二密封环162的说明与图4中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，图8所示第二密封环162是多密封环环圈结构。也就是说，图8所示第二密封环162具有第一密封环环圈164及第二密封环环圈168。第二密封环环圈168环绕第一密封环环圈164。第二密封环环圈168与第一密封环环圈164形成为同一层，以形成第二密封环162。在半导体结构的后侧的平面图中，第二密封环环圈168及第一密封环环圈164的形状是正方形。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，第二密封环环圈168及第一密封环环圈164的形状可为圆形、多边形或任意其他适合的形状。此外，第二密封环环圈168与第一密封环环圈164的形状可彼此不同。此外，在其他实施例中，第二密封环环圈168与第一密封环环圈164并非封闭的环圈，而是可在第二密封环162环圈图案中具有开口。通过成为多密封环环圈结构，第二密封环162得到进一步强化及增强。
图9是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图9，图9示出根据本发明另一实施例的晶片100的半导体结构的后侧。图9中第二密封环162的说明与图8中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，在图5所示第二密封环162中，在半导体结构的后侧的平面图中，第二密封环环圈168及第一密封环环圈164的形状是八边形。然而，本发明并非仅限于此。在其他实施例中，在平面图中，第二密封环环圈168及第一密封环环圈164的形状可为圆形、多边形、或任意其他适合的形状。此外，第二密封环环圈168及第一密封环环圈164的形状可彼此不同。
图10是说明根据本发明其他示例性实施例的半导体结构的示意性后视图。参照图10，图10示出根据本发明另一实施例的晶片100的半导体结构的后侧。图10中第二密封环162的说明与图8中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，在图10所示第二密封环162中，还包括多个隅角结构166。隅角结构166是与第一密封环环圈164、第二密封环环圈168形成为同一层且安置于半导体装置110的隅角与第二密封环162的第二密封环环圈168之间。在某些实施例中，在半导体结构110的后侧的平面图中，第二密封环环圈168及第一密封环环圈的形状的说明可参照图9，且此处将不再对其予以赘述。在某些实施例中，在半导体结构110的后侧的平面图中，隅角结构166的形状是三角形，且隅角结构166的数目是四个。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，隅角结构166的形状是圆形、多边形、或任意其他适合的形状，且可根据使用者要求调整隅角结构166的数目。隅角结构166使围绕第二密封环环圈168及第一密封环环圈164的边缘的第二密封环162的强度进一步得到强化及增强。
图11是说明根据本发明某些其他示例性实施例的半导体结构的示意性后视图。参照图11，图11示出根据本发明另一实施例的晶片100的半导体结构的后侧。图11中第二密封环162的说明与图10中第二密封环162的说明相似。此处将不再对相同的说明予以赘述。两者的差异在于，图11中隅角结构166在平面图中的形状是五边形。然而，本发明实施例并非仅限于此。在其他实施例中，在平面图中，隅角结构166的形状是圆形、多边形、或任意其他适合的形状。
应注意，图4至图11所示第二密封环图案也可应用于图2J及图3I的实施例中的晶片200、晶片300。也就是说，第二密封环262及第二密封环366也可应用图4至图11所示不同的密封环图案。也就是说，所述多密封环环圈图案及隅角结构也可具有沟槽214、沟槽364及/或图3I所示第一密封环结构362。本发明实施例并非仅限于此。此外，在俯视图中，图1A的实施例中的第一密封环126、图2A的实施例中的第一密封环226、及图3A的实施例中的第一密封环326也可应用图4至图11所示不同的密封环图案。本发明实施例并非仅限于此。
根据某些实施例，一种半导体结构具有半导体装置、第一密封环及第二密封环。所述半导体装置具有第一表面及与所述第一表面相对的第二表面。所述第一密封环安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘。所述第二密封环安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。
根据某些实施例，所述的半导体结构还包括：沟槽，位于所述半导体装置的所述第二表面中，其中所述第二密封环安置于所述沟槽上。
根据某些实施例，所述第二密封环是单密封环环圈图案。
根据某些实施例，所述第二密封环是多密封环环圈图案，所述多密封环环圈图案包括至少一个密封环环圈，且所述至少一个密封环环圈环绕另一个密封环环圈。
根据某些实施例，所述第二密封环还包括多个隅角结构，所述多个隅角结构安置于所述半导体装置的所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且安置于所述半导体装置的所述隅角与所述第二密封环的所述单密封环环圈图案之间。
根据某些实施例，所述第二密封环还包括多个隅角结构，所述多个隅角结构安置于所述半导体装置的所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且安置于所述半导体装置的所述隅角与所述第二密封环的所述多密封环环圈图案之间。
根据某些实施例，所述第二密封环包括至少一个导电层及至少一个介电层。
根据某些实施例，一种半导体结构具有半导体装置、第一内连线层及第二内连线层。所述半导体装置具有第一表面及与所述第一表面相对的第二表面。第一内连线层安置于所述半导体装置的所述第一表面上。所述第一内连线层包括与所述第一表面的边缘相邻的第一密封环。所述第二内连线层安置于所述半导体装置的所述第二表面上。所述第二内连线层包括与所述第二表面的边缘相邻的第二密封环。
根据某些实施例，所述的半导体结构还包括：沟槽，位于所述半导体装置的所述第二表面中，其中所述第二密封环安置于所述沟槽上。
根据某些实施例，所述第二密封环是单密封环环圈图案。
根据某些实施例，所述第二密封环是多密封环环圈图案，所述多密封环环圈图案包括至少一个密封环环圈，且所述至少一个密封环环圈环绕另一个密封环环圈。
根据某些实施例，所述第二密封环还包括多个隅角结构，所述多个隅角结构安置于所述半导体装置的所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且安置于所述半导体装置的所述隅角与所述第二密封环的所述单密封环环圈图案之间。
根据某些实施例，所述第二密封环进一步包括多个隅角结构，所述多个隅角结构安置于所述半导体装置的所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且安置于所述半导体装置的所述隅角与所述第二密封环的所述多密封环环圈图案之间。
根据某些实施例，所述第二密封环包括至少一个导电层及至少一个介电层。
根据某些实施例，一种半导体制造方法包括以下步骤。提供具有至少一个半导体装置的晶片。所述至少一个半导体装置具有第一表面及第二表面，且第一密封环安置于所述至少一个半导体装置的所述第一表面上并相邻于所述第一表面的边缘。在所述至少一个半导体装置的所述第二表面上形成第二密封环，其中所述第二密封环相邻于所述第二表面的边缘。
根据某些实施例，所述形成所述第二密封环的步骤包括：在所述第二表面上形成导电层；以及将所述导电层图案化，以形成所述第二密封环。
根据某些实施例，在所述第二表面上形成所述第二密封环的步骤之前包括：在所述半导体装置的所述第二表面中形成沟槽。
根据某些实施例，所述将所述导电层图案化以形成所述第二密封环会形成多个隅角结构，所述多个隅角结构安置于所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且形成于所述半导体装置的所述隅角与所述第二密封环之间。
根据某些实施例，所述第二密封环是多密封环环圈图案，所述多密封环环圈图案包括至少一个密封环环圈，且所述至少一个密封环环圈环绕另一个密封环环圈。
根据某些实施例，所述将所述导电层图案化以形成所述第二密封环会形成多个隅角结构，所述多个隅角结构安置于所述第二表面上且位于所述半导体装置的隅角处，其中所述隅角结构是与所述第二密封环形成为同一层且形成于所述半导体装置的所述隅角与所述第二密封环的所述多密封环环圈图案之间。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明实施例的各个方面。所属领域中的技术人员应知，他们可容易地使用本发明实施例作为基础来设计或修改其他工艺及结构以施行与本文中所介绍的实施例相同的目的及/或达成与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本发明实施例的精神及范围，而且他们可在不背离本发明实施例的精神及范围的条件下对其作出各种改变、代替、及变更。
[符号的说明]
100、200、300：晶片
100A、200A、300A：有源区
100B、200B、300B：外围区
110、210、310：半导体装置
110a、210a、310a：第一表面
110b、210b、310b：第二表面
110c、210c、310c：边缘
112、212、312：切割道
120、220、320、360：内连线层
122、222、322：密封环结构
124、224、324：顶部金属层
126、226、326：第一密封环
130、180、230、280、330、390：保护层
140、240、340：粘合层
150、250、350：载体
160、260：导电层
160’、260’：图案化导电层
162、262、366：第二密封环
163、264、374：后侧金属布线
164：第一密封环环圈
166：隅角结构
168：第二密封环环圈
170、270、290、380：图案化光刻胶层
214、364：沟槽
362：第一密封环结构
370：导电层
372：第二密封环结构
D1：深度
H1、H2：高度
W1、W2、W3：宽度

Claims (1)

1.一种半导体结构，其特征在于，包括：
半导体装置，具有第一表面及与所述第一表面相对的第二表面；
第一密封环，安置于所述半导体装置的所述第一表面上且相邻于所述第一表面的边缘；以及
第二密封环，安置于所述半导体装置的所述第二表面上且相邻于所述第二表面的边缘。
CN201710148905.7A 2016-11-28 2017-03-14 半导体结构及半导体制造方法 Active CN108122855B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427139P 2016-11-28 2016-11-28
US62/427,139 2016-11-28
US15/390,519 2016-12-25
US15/390,519 US9837366B1 (en) 2016-11-28 2016-12-25 Semicondcutor structure and semiconductor manufacturing process thereof

Publications (2)

Publication Number Publication Date
CN108122855A true CN108122855A (zh) 2018-06-05
CN108122855B CN108122855B (zh) 2023-09-19

Family

ID=60452232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710148905.7A Active CN108122855B (zh) 2016-11-28 2017-03-14 半导体结构及半导体制造方法

Country Status (3)

Country Link
US (1) US9837366B1 (zh)
CN (1) CN108122855B (zh)
TW (1) TWI725129B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340230B1 (en) * 2017-12-19 2019-07-02 United Microelectronics Corp. Semiconductor chip
US11824015B2 (en) 2021-08-09 2023-11-21 Apple Inc. Structure and method for sealing a silicon IC
US20240145383A1 (en) * 2022-10-27 2024-05-02 Intel Corporation Integrated ring structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098893A1 (en) * 2003-11-10 2005-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20090085168A1 (en) * 2007-09-27 2009-04-02 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing same
JP2011082541A (ja) * 2010-11-18 2011-04-21 Renesas Electronics Corp 半導体装置
CN102376654A (zh) * 2010-08-13 2012-03-14 台湾积体电路制造股份有限公司 多重密封环结构
JP2012204443A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061520B2 (ja) * 2006-07-18 2012-10-31 富士通セミコンダクター株式会社 半導体装置及び半導体ウェーハ
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
JP5439901B2 (ja) * 2009-03-31 2014-03-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
JP5834934B2 (ja) * 2012-01-17 2015-12-24 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
JP6061726B2 (ja) * 2013-02-26 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置および半導体ウェハ
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9508722B2 (en) * 2013-11-22 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangment with capacitor
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
US10366956B2 (en) * 2015-06-10 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098893A1 (en) * 2003-11-10 2005-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20090085168A1 (en) * 2007-09-27 2009-04-02 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing same
CN102376654A (zh) * 2010-08-13 2012-03-14 台湾积体电路制造股份有限公司 多重密封环结构
CN105702666A (zh) * 2010-08-13 2016-06-22 台湾积体电路制造股份有限公司 多重密封环结构
JP2011082541A (ja) * 2010-11-18 2011-04-21 Renesas Electronics Corp 半導体装置
JP2012204443A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW201822309A (zh) 2018-06-16
US9837366B1 (en) 2017-12-05
CN108122855B (zh) 2023-09-19
TWI725129B (zh) 2021-04-21

Similar Documents

Publication Publication Date Title
TWI793960B (zh) 封裝結構及其製造方法
US9966360B2 (en) Semiconductor package and manufacturing method thereof
KR101861414B1 (ko) 정전기 방전 보호 구조체 및 방법
US9691708B1 (en) Semiconductor package and manufacturing method thereof
CN109727954A (zh) 半导体结构
US20110170303A1 (en) Chip package and fabrication method thereof
CN104979301B (zh) 晶片封装体及其制造方法
CN108155178A (zh) 集成扇出型封装
CN109659292A (zh) 集成扇出型封装
JP2016054289A (ja) ワイヤボンドセンサパッケージ及び方法
CN107452700B (zh) 导电图案及集成扇出型封装件
CN106206499A (zh) 半导体器件和方法
CN108122855A (zh) 半导体结构及半导体制造方法
TW201349362A (zh) 晶片封裝體及其形成方法
CN109309080A (zh) 集成电路封装
CN102130041A (zh) 半导体装置及其半导体工艺
CN109524366A (zh) 集成电路组件及具有所述集成电路组件的封装结构
US11847852B2 (en) Manufacturing method of fingerprint sensor
CN108122788A (zh) 半导体封装结构的制造方法
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
CN108155155B (zh) 半导体结构及其形成方法
CN106252279A (zh) 半导体结构及其制造方法
CN107342261A (zh) 制造半导体装置的方法
US10950525B2 (en) Fabrication method of packaging structure
JP2007134552A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant