CN108074934A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108074934A
CN108074934A CN201710975019.1A CN201710975019A CN108074934A CN 108074934 A CN108074934 A CN 108074934A CN 201710975019 A CN201710975019 A CN 201710975019A CN 108074934 A CN108074934 A CN 108074934A
Authority
CN
China
Prior art keywords
layer
source
seed layer
source seed
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710975019.1A
Other languages
English (en)
Other versions
CN108074934B (zh
Inventor
李炫虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201910280587.9A priority Critical patent/CN110010618B/zh
Publication of CN108074934A publication Critical patent/CN108074934A/zh
Application granted granted Critical
Publication of CN108074934B publication Critical patent/CN108074934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

这里可提供一种半导体装置及其制造方法。该半导体装置可包括：第一源种子层；第二源种子层，其被设置在第一源种子层上方与第一源种子层间隔开的位置处，并且源区域插置在第一源种子层与第二源种子层之间；单元插塞，其被配置为穿透第二源种子层并延伸到源区域中，所述单元插塞被设置在与第一源种子层间隔开的位置处。该半导体装置还可包括层间源层，该层间源层被配置为填充源区域。

Description

半导体装置及其制造方法
技术领域
本公开的各种实施方式涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体存储器装置及其制造方法。
背景技术
半导体存储器装置包括被配置为存储数据的多个存储器单元。为了半导体存储器装置的高度集成，存储器单元可三维布置。
存储器单元三维布置的三维半导体存储器装置包括交替地层叠的层间绝缘层和字线以及形成在穿过层间绝缘层和字线的沟道孔中的沟道层。存储器单元沿着沟道层层叠。形成包括隧道绝缘层、数据存储层和阻挡绝缘层中的至少一个的存储器层以包围沟道层。沟道层可联接至位线和源层。
随着层叠的存储器单元的数量增加，将沟道层与源层联接的难度级别增加。另外，可靠地确保源层的电特性变得困难。
发明内容
本公开的各种实施方式涉及一种可以可靠地确保源层的电特性的半导体装置以及制造该半导体装置的方法。
本公开的实施方式可提供一种半导体装置。该半导体装置可包括第一源种子层；第二源种子层，其被设置在第一源种子层上方与第一源种子层间隔开的位置处，并且源区域插置在第一源种子层与第二源种子层之间；单元插塞，其被配置为穿透第二源种子层并延伸到源区域中，所述单元插塞被设置在与第一源种子层间隔开的位置处；以及层间源层，其被配置为填充源区域。
该半导体装置还可包括至少一个虚拟插塞，该至少一个虚拟插塞被配置为穿透第二源种子层并经由源区域延伸到第一源种子层中。
本公开的实施方式可提供一种制造半导体装置的方法。该方法可包括以下步骤：形成包括依次层叠的第一源种子层、牺牲层和第二源种子层的初始源层叠结构；形成穿透第二源种子层并延伸到牺牲层中的第一沟道层，各个第一沟道层被多层层包围；通过源通孔去除牺牲层和多层层，使得形成为暴露第一沟道层的底部的源区域在第一源种子层与第二源种子层之间开放；以及从源区域中暴露的第一沟道层、第一源种子层和第二源种子层生长层间源层。
该方法还可包括以下步骤：形成穿透第二源种子层和牺牲层并延伸到第一源种子层中的至少一个第二沟道层，所述第二沟道层被多层层包围。
附图说明
图1是示出根据本公开的实施方式的半导体装置的截面图；
图2A至图2K是示出根据本公开的实施方式的半导体装置的制造方法的截面图；
图3是示出根据本公开的实施方式的存储器系统的配置的框图；以及
图4是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
以下将参照附图更充分地描述示例实施方式；然而，实施方式可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，这些实施方式被提供以使得本公开将彻底和完整，并且将向本领域技术人员充分传达示例实施方式的范围。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，该元件可以是这两个元件之间的仅有元件，或者也可存在一个或更多个中间元件。相同的标号始终表示相同的元件。
以下，将参照附图描述实施方式。本文中参照作为实施方式(以及中间结构)的示意图的横截面图来描述实施方式。因此，由于例如制造技术和/或公差而相对于例示形状的变化是预期的。因此，实施方式不应被解释为限于本文所示的区域的特定形状，而是可包括例如由制造导致的形状偏差。在附图中，为了清晰起见，层和区域的长度和尺寸可能被夸大。附图中的相同标记可表示相同元件。
诸如“第一”和“第二”的术语可用于描述各种组件，但是这些术语不应限制各种组件。这些术语仅用于将组件与其它组件相区分。例如，在不脱离本公开的精神和范围的情况下，第一组件可被称为第二组件，并且第二组件可被称为第一组件等。另外，“和/或”可包括所提及的组件中的任一个或组合。
另外，只要在句子中没有具体地提及形式，单数形式可包括复数形式。另外，本说明书中所使用的“包括/包含”表示一个或更多个组件、步骤、操作和元素存在或被添加。
另外，除非另外定义，否则本说明书中所使用的所有术语(包括技术和科学术语)具有与相关领域的技术人员通常理解的含义相同的含义。常用字典中定义的术语应被解释为具有与在相关领域的上下文中解释的含义相同的含义，并且除非在本说明书中清楚地另外定义，否则不应被解释为具有理想化或过度正式的含义。
还应注意，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一部件，而且还间接地通过中间组件联接另一组件。另一方面，“直接连接/直接联接”是指一个组件在没有中间组件的情况下直接联接另一组件。
图1是示出根据本公开的实施方式的半导体装置的截面图。
参照图1，根据本公开的实施方式的半导体装置包括多层源层SL、层叠结构STA、单元插塞CPG和虚拟插塞DPG。
在本公开中，为了说明起见，假设设置四个单元插塞CPG，并且单个虚拟插塞DPG被设置在这四个单元插塞CPG之间。然而，本公开不限于此。例如，为了支持多层源层SL的配置，多个虚拟插塞DPG可被设置在单元插塞CPG之间的需要的位置处。
尽管图中未示出，形成用于驱动半导体装置的存储器串的电路的驱动晶体管可被设置在根据本公开的实施方式的半导体装置的多层源层SL下面。另外，一些驱动晶体管和多层源层SL可通过路由线或接触插塞彼此电联接。
参照图1，多层源层SL包括第一源种子层SS1、层间源层ILS和第二源种子层SS2。
第二源种子层SS2隔着源区域OPS(参见图2K)与第一源种子层SS1间隔开并且被设置在第一源种子层SS1上方。层间源层ILS被设置为填充第一源种子层SS1与第二源种子层SS2之间的源区域。
第一源种子层SS1和第二源种子层SS2可由能够用作层间源层ILS的生长种子的材料形成。另外，第一源种子层SS1和第二源种子层SS2可由相同的材料形成。例如，第一源种子层SS1和第二源种子层SS2可包括硅。
第一源种子层SS1和第二源种子层SS2可由能够向层间源层ILS供应杂质的材料形成。例如，第一源种子层SS1和第二源种子层SS2可包括n型或p型杂质。
层间源层ILS可以是从沟道层CH和CH’、第一源种子层SS1和第二源种子层SS2生长的材料层，并且可包括硅。层间源层ILS可包括从第一源种子层SS1和第二源种子层SS2供应的杂质。例如，层间源层ILS可包括n型或p型杂质。
层间源层ILS可向沟道层CH和CH’供应杂质。
第二源种子层SS2可由相对于氧化物具有高蚀刻选择性的多晶硅形成。因此，在本文中稍后将描述的形成狭缝SI的操作期间，第二源种子层SS2可用作蚀刻阻挡层。
尽管图中未示出，多层源层SL可包括设置在下面的金属源层(未示出)。金属源层(未示出)可由电阻低于第一源种子层SS1、第二源种子层SS2和层间源层ILS的材料形成。另外，还可在金属源层(未示出)与多层源层SL之间形成屏蔽金属层(未示出)。
层叠结构STA被设置在多层源层SL上。层叠结构STA包括交替地层叠在第二源种子层SS2上的层间绝缘层ILD和导电图案CP。导电图案CP可用作选择晶体管和存储器单元的栅极。层间绝缘层ILD可用于将导电图案CP彼此绝缘。各个导电图案CP可包括多晶硅、金属和金属硅化物中的至少一个。各个层间绝缘层ILD可包括氧化物。
狭缝SI可穿过层叠结构STA。尽管图1中未示出，侧壁绝缘层可形成在各个狭缝SI中。侧壁绝缘层被设置为保护层间绝缘层ILD、导电图案CP和第二源种子层SS2免受蚀刻工艺影响。侧壁绝缘层可由不同于层间绝缘层ILD、导电图案CP和第二源种子层SS2的材料制成。侧绝缘层可形成在各个狭缝SI的侧壁上。
各个单元插塞CPG包括多层图案ML和沟道层CH。各个单元插塞CPG还可包括芯绝缘层CO和覆盖层CA。多层图案ML包括阻挡绝缘图案BI、数据存储图案DS和隧道绝缘图案TI。
虚拟插塞DPG包括第一多层图案ML1’和第二多层图案ML2’以及沟道层CH’。另外，虚拟插塞DPG还可包括芯绝缘层CO’和覆盖层CA’。第一多层图案ML1’包括第一阻挡绝缘图案BI1’、第一数据存储图案DS1’和第一隧道绝缘图案TI1’。第二多层图案ML2’包括第二阻挡绝缘图案BI2’、第二数据存储图案DS2’和第二隧道绝缘图案TI2’。在一个示例中，多层图案ML与第一多层图案ML1’和第二多层图案ML2’可由相同的材料形成。
根据本公开的实施方式，各个单元插塞CPG和虚拟插塞DPG可具有相同的层叠结构，但是尺寸(例如，长度或宽度)彼此不同。
当各个单元插塞CPG具有宽度WR时，虚拟插塞DPG可具有大于宽度WR的宽度WD。当各个单元插塞CPG具有长度LR时，虚拟插塞DPG可具有大于长度LR的长度LD。即，尽管虚拟插塞DPG具有与各个单元插塞CPG相同的层叠结构，虚拟插塞DPG的尺寸大于单元插塞CPG。
单元插塞CPG和虚拟插塞DPG可延伸以穿透层间绝缘层ILD和导电图案CP。然而，与仅延伸至层间源层ILS的单元插塞CPG不同，虚拟插塞DPG朝着第一源种子层SS1延伸并穿透第一源种子层SS1的上部。因此，虚拟插塞DPG可穿透第二源种子层SS2并经由源区域延伸到第一源种子层SS1中。因此，当第一源种子层SS1和第二源种子层SS2之间的设置有层间源层ILS的源区域开放时，虚拟插塞DPG可稳定地支撑第一源种子层SS1、第二源种子层SS2和层叠结构STA。
在关键尺寸(CD)大于单元插塞CPG的情况下，虚拟插塞DPG可更稳定地支撑第一源种子层SS1、第二源种子层SS2和层叠结构STA。
虚拟插塞DPG可用作第一源种子层SS1和第二源种子层SS2的支撑结构，而非用作存储器单元。
虚拟插塞DPG可利用与形成单元插塞CPG相同的工艺来形成。因此，不存在附加工艺的负担，并且生产成本降低。例如，通过调节蚀刻掩模的形状和蚀刻速率，虚拟插塞DPG可被形成为具有与单元插塞CPG不同的长度和宽度。
以下，将更详细地描述单元插塞CPG和虚拟插塞DPG连同层间源层ILS的结构。
首先，将与层间源层ILS一起详细描述单元插塞CPG的详细结构。
各个单元插塞CPG的沟道层CH被设置在穿过层叠结构STA和第二源种子层SS2的对应沟道孔中，并且延伸到层间源层ILS中。因此，单元插塞CPG可穿透第二源种子层SS2并延伸到源区域中，其中单元插塞CPG可被设置在与第一源种子层SS1间隔开的位置处。
各个沟道层CH可具有包围芯绝缘层CO的管形状。在这种情况下，芯绝缘层CO的高度可小于沟道层CH。还可在芯绝缘层CO的上端形成覆盖层CA。覆盖层CA可被关联的沟道层CH的上端包围。
沟道层CH和覆盖层CA可由半导体材料形成。覆盖层CA可包括与沟道层CH相比具有高浓度水平的杂质。
尽管图1中未示出，在一些情况下，可不形成覆盖层CA和芯绝缘层CO。在这种情况下，各个沟道层CH可按照沟道孔被完全填充的嵌入形式形成。
各个沟道层CH可用作存储器串的沟道。
各个狭缝SI可被设置在对应的相邻沟道层CH之间。
各个沟道层CH可被分成第一部分P1和第二部分P2。第一部分P1穿过层叠结构STA和第二源种子层SS2。第二部分P2穿过层间源层ILS的上部的部分。第二部分P2被设置在第一部分P1下面。各个沟道层CH的第二部分P2与层间源层ILS接触。
层间源层ILS包括第一区域ILS1和第二区域ILS2。第一区域ILS1和第二区域ILS2被设置在第一源种子层SS1与第二种子层SS2之间限定的源区域中。
层间源层ILS的第一区域ILS1从沟道层CH生长。为了形成层间源层ILS，可使用选择性生长方法。详细地讲，第一区域ILS1可从各个沟道层CH的第二部分P2向侧面和向下生长。为了形成第一区域ILS1，可使用选择性多晶硅生长(SPG)方法。
层间源层ILS的第二区域ILS2可使用第一源种子层SS1和第二源种子层SS2作为生长种子层来形成。详细地讲，第二区域ILS2可从第一源种子层SS1的上表面和第二源种子层SS2的下表面生长。另外，第二区域ILS2可从通过狭缝SI暴露的第二源种子层SS2的侧表面生长。第二区域ILS2可通过选择性多晶硅生长方法形成。
各个沟道层CH的第一部分P1的外表面可由对应多层图案ML包围。多层图案ML可包括包围第一部分P1的外表面的隧道绝缘图案TI、包围隧道绝缘图案TI的数据存储图案DS以及包围数据存储图案DS的阻挡绝缘图案BI。
隧道绝缘图案TI是隧道绝缘层的一部分。数据存储图案DS是数据存储层的一部分。阻挡绝缘图案BI是阻挡绝缘层的一部分。数据存储层可包括硅、氮化物、相变材料、纳米点等。隧道绝缘层可包括能够隧穿的氧化硅层。阻挡绝缘层可包括能够阻挡电荷的氧化物层。
各个沟道层CH的第二部分P2的外表面可被层间源层ILS的第一区域ILS1包围。另外，第一区域ILS1与第二部分P2直接接触。相比对应多层图案ML，各个沟道层CH以更大的距离延伸到层间源层ILS中。
将与层间源层ILS一起详细描述虚拟插塞DPG的详细结构。
虚拟插塞DPG的沟道层CH’被设置在穿过层叠结构STA、第二源种子层SS2和层间源层ILS的沟道孔中并延伸到第一源种子层SS1中。
沟道层CH’可被分成第一部分P1’至第三部分P3’。第一部分P1’穿过层叠结构STA和第二源种子层SS2。第二部分P2’经由源区域穿过第一源种子层SS1的上部的部分。第三部分P3’被设置在第一部分P1’和第二部分P2’之间。第三部分P3’与从沟道层CH’生长的层间源层ILS的第一区域ILS1接触。
沟道层CH’的第一部分P1’的外表面可被第一多层图案ML1’包围。第一多层图案ML1’可包括包围第一部分P1’的外表面的第一隧道绝缘图案TI1’、包围第一隧道绝缘图案TI1’的第一数据存储图案DS1’以及包围第一数据存储图案DS1’的第一阻挡绝缘图案BI1’。
包围单元插塞的沟道层CH的第一部分P1的各个外表面的多层图案ML与包围虚拟插塞DPG的沟道层CH’的第一部分P1’的外表面的第一多层图案ML1’可形成在相同的层中。
沟道层CH’的第二部分P2’的外表面可被第二多层图案ML2’包围。沟道层CH’的第二部分P2’的外表面可穿透第一源种子层SS1的上部。第二多层图案ML2’可包括包围第二部分P2’的外表面的第二隧道绝缘图案TI2’、包围第二隧道绝缘图案TI2’的第二数据存储图案DS2’以及包围第二数据存储图案DS2’的第二阻挡绝缘图案BI2’。
沟道层CH’的第一多层图案ML1’和第二多层图案ML2’可通过层间源层ILS彼此分离。第一隧道绝缘图案TI1’和第二隧道绝缘图案TI2’是隧道绝缘层的通过层间源层ILS彼此分离的部分。第一数据存储图案DS1’和第二数据存储图案DS2’是数据存储层的通过层间源层ILS彼此分离的部分。第一阻挡绝缘图案BI1’和第二阻挡绝缘图案BI2’是阻挡绝缘层的通过层间源层ILS彼此分离的部分。
参照图1，聚合物PM可能留在第一源种子层SS1和第二源种子层SS2之间的源区域中。
在使设置有层间源层ILS的源区域开放的操作期间可能生成聚合物PM。例如，当可设置在第一源种子层SS1和第二源种子层SS2之间的牺牲层被蚀刻以使源区域开放时，可能通过牺牲层和蚀刻材料之间的反应而生成聚合物PM。
聚合物PM可能留在源区域的内部空间的拐角中。例如，聚合物PM可能留在单元插塞CPG的侧表面与第二源种子层SS2的下表面之间的接合处。聚合物PM也可能留在虚拟插塞DPG的侧表面与第一源种子层SS1的上表面之间的接合处以及虚拟插塞DPG的侧表面与第二源种子层SS2的下表面之间的接合处。当用于层间源层ILS的生长的材料从狭缝SI被汲取到源区域中时，在接合处可能生成流体涡流。由此，蚀刻残留物可能容易地层叠。
聚合物PM可能阻碍层间源层ILS向源区域的生长。
在从第一源种子层SS1和第二源种子层SS2生长层间源层ILS的操作期间，当源区域开放时生成的聚合物PM的尺寸可能增加。这可能是因为蚀刻残留物与用于层间源层的生长的材料可彼此反应。因此，可能进一步阻碍源区域中的层间源层ILS的生长。
聚合物PM可能导致在源区域中形成空隙V。空隙V可能形成在聚合物PM与层间源层ILS的第一区域ILS1之间。
存在空隙V阻挡层间源层ILS与沟道层CH和CH’的联接的可能性。因此，存在沟道层CH和CH’与源层ILS之间不期望地断开的可能性。
在本公开的实施方式中，单元插塞CPG的下端被设置在第一源种子层SS1与第二源种子层SS2之间(即，层间源层ILS中)。由此，可在第一源种子层SS1与第二源种子层SS2之间的源区域中形成用于层间源层ILS的生长的材料移动的路径。即，即使在源区域中生成聚合物PM，也可在单元插塞CPG的下端确保允许层间源层ILS生长的空间。
因此，即使由聚合物PM形成空隙V，也可通过从沟道层CH的各个第二部分P2生长的层间源层ILS的第一区域ILS1和第二区域ILS2来维持沟道层与源层之间的连接。
由于虚拟插塞DPG的下端被设置在第一源种子层SS1中，如图1所示，沟道层CH’与层间源层ILS的第二区域ILS2之间的连接可能被聚合物PM所形成的空隙V完全阻挡。
虚拟插塞DPG不用作存储器单元，以使得连接的阻断对半导体存储器装置的操作没有影响。
由于虚拟插塞DPG的下端被设置在第一源种子层SS1中，所以当源区域开放时虚拟插塞DPG可用于支撑层叠结构STA、第一源种子层SS1和第二源种子层SS2。
在本公开的实施方式中，在导电图案CP当中的选择线与单元插塞CPG的各个沟道层CH之间的接合处形成选择晶体管，并且在导电图案CP当中的字线与各个沟道层CH之间的接合处形成存储器单元。导电图案CP当中的最上面和最下面的导电图案可分别用作上选择线和下选择线。设置在导电图案CP当中的最上面和最下面的导电图案之间的导电图案可用作字线。根据上述配置，单元插塞CPG的各个沟道层CH可将联接至上选择线的上选择晶体管、联接至下选择线的下选择晶体管以及联接至字线的存储器单元串联联接。存储器串包括彼此串联联接的上选择晶体管、存储器单元和下选择晶体管。
图2A至图2K是示出根据本公开的实施方式的半导体装置的制造方法的截面图。详细地讲，图2A至图2K是示出图1所示的半导体装置的制造方法的截面图。
参照图2A，可在包括下结构的基板(未示出)上形成初始源层叠结构PS。尽管未示出，下结构可包括形成用于驱动半导体装置的存储器串的电路的驱动晶体管以及联接至驱动晶体管的接触插塞和路由线。
初始源层叠结构PS可通过依次层叠第一源种子层111、牺牲层115和第二源种子层119来形成。第一源种子层111和第二源种子层119可由相同的材料形成，并且可在后续工艺期间用作层间源层的生长种子层。第一源种子层111和第二源种子层119可由能够在后续工艺期间向层间源层供应杂质的材料形成。牺牲层115可由在后续工艺期间可选择性地去除的材料形成。
详细地讲，牺牲层115可由具有不同于第一源种子层111和第二源种子层119的蚀刻选择性的材料形成。第一源种子层111和第二源种子层119可用作层间源层的生长种子层，并且可由能够向层间源层供应杂质的掺杂硅层形成。掺杂硅层可包括n型或p型杂质。在第一源种子层111和第二源种子层119中的每一个被沉积之后，可通过注入工艺添加杂质。牺牲层115可由未掺杂多晶硅层形成。
初始源层叠结构PS还可包括第一保护层113和第二保护层117。为了在第一保护层113和第二保护层117之间插入牺牲层115，在形成牺牲层之前沉积第一保护层113并且在形成牺牲层115之后沉积第二保护层117。第一保护层113被设置在牺牲层115与第一源种子层111之间，而第二保护层117被设置在牺牲层115与第二源种子层119之间。第一保护层113和第二保护层117可由具有不同于第一源种子层111、牺牲层115和第二源种子层119的蚀刻选择性的材料形成。另外，可考虑相对于要在后续工艺中形成的多层层的蚀刻选择性来形成第一保护层113和第二保护层117。
第一保护层113和第二保护层117中的每一个可由多层形成。详细地讲，第一保护层113和第二保护层117中的每一个可由具有氮化物层/氧化物层/氮化物层结构或氧化物层/氮化物层/氧化物层/氮化物层结构的多层形成。
包括上述材料的第一多层保护层113和第二多层保护层117可在蚀刻阻挡绝缘层、数据存储层和隧道绝缘层以暴露沟道层的后续工艺期间用作保护层。
如图2A所示，在第二源种子层119上交替地层叠第一材料层121和第二材料层123。
第二材料层123可由不同于第一材料层121的材料形成。例如，第一材料层121可由用于层间绝缘层的绝缘材料形成，而第二材料层123可由用于形成导电图案的导电材料形成。
另选地，第一材料层121可由用于层间绝缘层的绝缘材料形成，而第二材料层123可用作牺牲层并且可由具有不同于第一材料层121的蚀刻选择性的牺牲绝缘材料形成。在这种情况下，第一材料层121可由氧化硅层形成，第二材料层123可由氮化硅层形成。
另选地，第一材料层121可用作牺牲层并且可由具有不同于第二材料层123的蚀刻选择性的牺牲绝缘材料形成，第二材料层123可由用于形成导电图案的导电材料形成。在这种情况下，第一材料层121可由未掺杂多晶硅层形成，第二材料层123可由掺杂多晶硅层形成。
参照图2B，形成沟道孔H1和H2以穿过第一材料层121和第二材料层123以及初始源层叠结构PS的至少一部分。沟道孔H1和H2包括第一沟道孔H1和第二沟道孔H2。
第一沟道孔H1是各自填充有沟道和存储器层以形成存储器单元的孔。即，第一沟道孔H1是用于形成单元插塞CPG的孔。第二沟道孔H2是用于形成虚拟结构的孔，但是第二沟道孔H2填充有与填充第一沟道孔H1的材料相同的材料。即，第二沟道孔H2是用于形成虚拟插塞DPG的孔。
如上所述，由于虚拟插塞DPG可具有大于各个单元插塞CPG的尺寸，所以第二沟道孔H2可具有大于各个第一沟道孔H1的尺寸。可控制用于形成沟道孔H1和H2的蚀刻工艺，使得第二沟道孔H2具有大于各个第一沟道孔H1的尺寸。
第一沟道孔H1可延伸以完全穿过初始源层叠结构PS的第二源种子层119和第二保护层117。各个第一沟道孔H1可延伸以穿过初始层叠结构PS的牺牲层115的一部分。
第二沟道孔H2可延伸以完全穿过初始源层叠结构PS的第二源种子层119、第二保护层117、牺牲层115和第一保护层113。第二沟道孔H2可延伸以穿过初始层叠结构PS的第一源种子层111的一部分。
因此，各个第一沟道孔H1和第二沟道孔H2可延伸至不同的长度。即，第二沟道孔H2朝着第一源种子层111延伸，其中第二沟道孔H2可延伸比各个第一沟道孔H1大的长度。
随后，在各个第一沟道孔H1中形成被多层层ML包围的第一沟道层CH。第一沟道层CH可穿透第二源种子层119并且可延伸到牺牲层115中。
多层层ML可通过依次层叠阻挡绝缘层BI、数据存储层DS和隧道绝缘层TI来形成。阻挡绝缘层BI、数据存储层DS和隧道绝缘层TI可形成在各个第一沟道孔H1的表面上。第一沟道层CH可形成在隧道绝缘层TI上。
第一沟道层CH可被形成为在保持各个第一沟道孔H1的中心区域开放的情况下将各个第一沟道H1完全填充。如果第一沟道层CH被形成为使得各个第一沟道孔H的中心区域开放，则可利用芯绝缘层CO填充各个第一沟道孔H的中心区域。芯绝缘层CO的高度可小于各个第一沟道孔H1的深度。在这种情况下，可在芯绝缘层CO上形成覆盖层CA，以使得各个第一沟道孔H1的上端填充有覆盖层CA。
尽管第一沟道孔H1填充有上述材料层，第二沟道孔H2也填充有上述材料层。
即，可在第二沟道孔H2中形成被多层层ML’包围的第二沟道层CH’。多层层ML’可通过依次层叠阻挡绝缘层BI’、数据存储层DS’和隧道绝缘层TI’来形成。阻挡绝缘层BI’、数据存储层DS’和隧道绝缘层TI’可形成在第二沟道孔H2的表面上。第二沟道层CH’可形成在隧道绝缘层TI’上。
第二沟道层CH’可被形成为在保持第二沟道孔H2的中心区域开放的情况下将第二沟道H2完全填充。如果第二沟道孔H2的中心区域开放，则可利用芯绝缘层CO’填充该中心区域。如果芯绝缘层CO’的高度小于第二沟道孔H2的深度，则可进一步形成覆盖层CA’以使得第二沟道孔H2的上端被填充。
由于第二沟道孔H2的尺寸大于各个第一沟道孔H1的尺寸，所以形成在第二沟道孔H2中的第二沟道层CH’的尺寸大于各个第一沟道层CH的尺寸。
第二沟道层CH’可穿透第二源种子层119和牺牲层115并延伸到第一源种子层111中比第一沟道层CH大的长度。
参照图2C，通过蚀刻第一材料层121和第二材料层123的部分来形成狭缝SI以穿过第一材料层121和第二材料层123。
在第一材料层121由用于层间绝缘层的绝缘材料形成并且第二材料层123由用于牺牲层的绝缘层形成的情况下，可利用由诸如掺杂有机硅的导电材料形成的第二源种子层119与由绝缘材料形成的第一材料层121和第二材料层123之间的蚀刻选择性的差异。详细地讲，在蚀刻由绝缘材料形成的第一材料层121和第二材料层123的工艺期间，由导电材料形成的第二源种子层119可用作蚀刻阻挡层。
以下，为了说明起见，假设第一材料层121由用于层间绝缘层的绝缘材料形成并且第二材料层123由用于牺牲层的绝缘材料形成。
参照图2D，通过狭缝SI选择性地去除第二材料层123以使导电图案区域CPA开放。在这方面，沟道层CH和CH’由初始源层叠结构PS支撑，以使得其整个结构可稳定地保持。
参照图2E，可通过狭缝SI利用各个第三材料层填充导电图案区域CPA。第三材料层可由导电材料制成。这样，在导电图案区域CPA中形成导电图案CP。导电图案CP可包括钨等。
参照图2F，通过蚀刻第二源种子层119的通过狭缝SI暴露的部分来形成穿过第二源种子层119的第一源通孔SH1。通过穿过第二源种子层119的第一源通孔SH1暴露第二保护层117。在这方面，通过第二源种子层119和第二保护层117之间的蚀刻选择性的差异，第二保护层117可用作蚀刻阻挡层。
此后，可在各个狭缝SI的侧壁上形成侧壁绝缘层131。侧壁绝缘层131可由单个氮化物层或者包括氮化物层和氧化物层的多层结构形成。
侧壁绝缘层131可用于在去除牺牲层115的后续工艺期间保护导电图案CP和第二源种子层119。侧壁绝缘层131可由与第一保护层113或第二保护层117相同的材料层形成。例如，侧壁绝缘层131可由具有氮化物层/氧化物层/氮化物层结构或氧化物层/氮化物层/氧化物层/氮化物层结构的多层形成。
参照图2G，通过依次执行蚀刻通过各个第一源通孔SH1暴露的第二保护层117的操作以及蚀刻牺牲层115的操作来形成第二源通孔SH2。通过穿过第二保护层117和牺牲层115的第二源通孔SH2暴露第一保护层113。在蚀刻牺牲层115的操作中，由于牺牲层115与第一保护层113之间的蚀刻选择性的差异，第一保护层113可用作蚀刻阻挡层。
参照图2H，通过去除通过第一源通孔SH1和第二源通孔SH2暴露的牺牲层115来在第一保护层113和第二保护层117之间形成第一开口OP1。通过牺牲层115与第一保护层113和第二保护层117之间的蚀刻选择性的差异，第一保护层113和第二保护层117可用作蚀刻阻挡层。
多层层ML和ML’中的每一个的一部分可经由通过去除牺牲层115(参见图2G)而形成的第一开口OP1暴露。
如上面在图1的描述中所提及的，在去除牺牲层115的操作期间可能形成聚合物PM1。再参照图2H，聚合物PM1可能留在形成在第一沟道孔H1中的阻挡绝缘层BI的侧表面与第二保护层117的下表面之间的接合处。另外，聚合物PM1可能留在形成在第二沟道孔H2中的阻挡绝缘层BI’的侧表面与第一保护层113的上表面之间的接合处以及阻挡绝缘层BI’的侧表面与第二保护层117的下表面之间的接合处。
如下所述，在使层间源层生长的操作期间所形成的聚合物PM1的尺寸可能增加，因此阻碍包括第一开口OP1、第二开口OP2(参见图2I)和第三开口OP3(参见图2J)的源区域OPS(参见图2K)中的层间源层的生长。
参照图2I，可通过蚀刻通过第一开口OP1暴露的沟道层CH和CH’的对应部分来在第一保护层113和第二保护层117之间形成暴露各个沟道层CH和CH’的第二开口OP2。第二开口OP2可连同上述第一开口OP1以及本文中稍后描述的第三开口OP3一起形成源区域OPS。
如图2I所示，第二沟道层CH’朝着第一源种子层111延伸比第一沟道层CH大的长度。因此，第二沟道层CH’的下部的侧表面暴露。另一方面，各个第一沟道层CH可具有下端，该下端包括暴露的底表面。换言之，第一沟道层CH的底表面可在源区域OPS(参见图2K)中暴露。另外，第一沟道层CH未延伸到第一源种子层111。
例如，在形成第二开口OP2的操作中，在形成第二开口OP2的蚀刻工艺期间，形成在第二沟道孔H2中的阻挡绝缘层BI’可通过蚀刻被分割成第一阻挡绝缘图案BI1’和第二阻挡绝缘图案BI2’。形成在各个第一沟道孔H1中的阻挡绝缘层BI的下端被蚀刻。这样，数据存储层DS和DS’可暴露。在这方面，第一保护层113和第二保护层117可具有包括参照图2A描述的材料的多层结构，并且在蚀刻阻挡绝缘层BI和BI’的操作期间保留而不是被去除，从而用作保护层。多层结构可包括由相对于阻挡绝缘层BI和BI’具有高蚀刻选择性的材料制成的层。
在形成第二开口OP2的工艺期间，形成在第二沟道孔H2中的数据存储层DS’可被蚀刻并分割成第一数据存储图案DS1’和第二数据存储图案DS2’。形成在各个第一沟道孔H1中的数据存储层DS的下端被蚀刻。由此，隧道绝缘层TI和TI’可暴露。第一保护层113和第二保护层117中的每一个具有多层结构，该多层结构包括相对于数据存储层DS和DS’具有高蚀刻选择性的层。因此，尽管数据存储层DS和DS’被蚀刻，第一保护层113和第二保护层117保留而不是被去除，因此用作保护层。
在形成第二开口OP2的工艺期间，形成在第二沟道孔H2中的隧道层TI’可被蚀刻并分割成第一隧道绝缘图案TI1’和第二隧道绝缘图案TI2’。形成在各个第一沟道孔H1中的隧道绝缘层TI的下端被蚀刻。由此，第二沟道层CH’的下部的侧表面可暴露，并且各个第一沟道层CH的下端可暴露。第一保护层113和第二保护层117中的每一个具有多层结构，该多层结构包括相对于隧道绝缘层TI和TI’具有高蚀刻选择性的层。因此，尽管隧道绝缘层TI和TI’被蚀刻，第一保护层113和第二保护层117保留而不是被去除，因此用作保护层。因此，可通过第一源通孔SH1去除牺牲层115和多层层ML和ML’，使得形成为暴露第一沟道孔H1的底部的源区域OPS(参见图2K)在第一源种子层111和第二源种子层119之间开放。
在形成第二开口OP2的上述工艺期间，第一保护层113和第二保护层117可保留而不是被完全去除。由于侧壁绝缘层131具有与第一保护层113和第二保护层117相同的多层结构，所以在形成第二开口OP2的工艺期间，侧壁绝缘层131可保留而不是被完全去除。
参照图2J，去除通过第一开口OP1暴露的第一保护层113和第二保护层117。侧壁绝缘层131也被去除。由此，在第一源种子层111和第二源种子层119之间形成第三开口OP3。
第三开口OP3连同第一开口OP1一起暴露第一源种子层111和第二源种子层119。由于侧壁绝缘层131被去除，所以第二源种子层119的侧壁通过狭缝SI暴露。
在去除第一保护层113和第二保护层117的操作期间，由于第一保护层113和第二保护层117与第一源种子层111和第二源种子层119之间的蚀刻选择性的差异，第一源种子层111和第二源种子层119可用作蚀刻阻挡层。
参照图2K，通过第一开口OP1和第二开口OP2从源区域OPS中暴露的沟道层CH和CH’生长层间源层的第一区域153A。第一区域153A可通过选择性生长方法来生长。
另外，通过第一开口OP1和第三开口OP3从源区域OPS中暴露的第一源种子层111和第二源种子层119生长层间源层的第二区域153B。第二区域153B也可通过选择性生长方法来生长。
参照图2H描述的聚合物PM1可与用于层间源层的生长的材料反应并且尺寸进一步增加。如图2K所示，尺寸增加的聚合物PM2可能侵入已去除了多层层ML和ML’的第二开口OP2，或者侵入已去除了第一保护层113和第二保护层117的第三开口OP3，或者还侵入已去除了牺牲层115的第一开口OP1。
因此，聚合物PM2可能阻挡用于层间源层的生长的材料被汲取到沟道层CH和CH’中，由此，可能不再从沟道层CH和CH’生长层间源层的第一区域153A。
因此，在聚合物PM2与层间源层的第一区域153A之间可能形成空隙V。空隙V可能阻挡层间源层与沟道层CH和CH’彼此联接，这可能导致沟道层与源层之间的不期望的断开。
关于这一点，在本公开的实施方式中，各个沟道层CH的下端被设置在第一源种子层111与第二源种子层119之间(即，层间源层中)，以使得可在第一源种子层111与第二源种子层119之间的源区域OPS中形成用于层间源层的生长的材料移动的路径。即使在源区域OPS中形成聚合物PM2，也可在各个沟道层CH的下面确保层间源层能够生长的空间。
因此，即使形成空隙V，沟道层CH和层间源层也可通过从各个沟道层CH生长的层间源层的第一区域153A以及通过从第一源种子层111和第二源种子层119生长的层间源层的第二区域153B彼此联接。
在本公开的实施方式中，沟道层CH’延伸预定长度，使得其下端穿过第一源种子层111的一部分。因此，无法确保用于层间源层生长的空间。由此，沟道层CH’可能与层间源层联接并且不用作存储器单元。然而，由于沟道层CH’的下端延伸预定长度以穿过第一源种子层111的一部分，沟道层CH’可用于支撑第一源种子层111和第二源种子层119。即，沟道层CH’可辅助形成包括沟道层CH的结构。
图3是示出根据本公开的实施方式的存储器系统1100的配置的框图。
参照图3，根据实施方式的存储器系统1100包括存储器装置1120和存储控制器1110。
存储器装置1120可包括参照图1描述的配置。例如，存储器装置1120可包括单元插塞和虚拟插塞，其具有不同的长度并且形成在第一源种子层和第二源种子层之间的源区域中。存储器装置1120可以是包括多个闪存芯片的多芯片封装。
存储控制器1110被配置为控制存储器装置1120，并且可包括SRAM(静态随机存取存储器)1111、CPU 1112、主机接口1113、ECC(纠错码)1114和存储器接口1115。SRAM 1111用作CPU 1112的操作存储器。CPU1112执行用于存储控制器1110的数据交换的一般控制操作。主机接口1113设置有与存储器系统1100联接的主机的数据交换协议。另外，ECC 1114检测并纠正从存储器装置1120读取的数据中所包括的错误，并且存储器接口1115与存储器装置1120接口。另外，存储控制器1110还可包括存储用于与主机进行接口的代码数据的ROM(只读存储器)等。
上述存储器系统1100可以是配备有存储器装置1120和控制器1110的存储卡或SSD(固态盘)。例如，当存储器系统1100是SSD时，存储控制器1110可经由诸如USB(通用串行总线)、MMC(多媒体卡)、PCI-E(外围组件快速互连)、SATA(串行高级技术附件)、PATA(并行高级技术附件)、SCSI(小型计算机小型接口)、ESDI(增强型小型磁盘接口)或IDE(集成驱动电子器件)的各种接口协议之一与外部(例如，主机)通信。
图4是示出根据本公开的实施方式的计算系统1200的配置的框图。
参照图4，根据本公开的实施方式的计算系统1200可包括电联接至系统总线1260的CPU 1220、RAM(随机存取存储器)1230、用户接口1240、调制解调器1250和存储器系统1210。另外，如果计算系统1200是移动装置，则其还可包括用于向计算系统1200供应操作电压的电池。还可包括应用芯片组、相机图像处理器CIS、移动DRAM等。
如上面参照图3所描述的，存储器系统1210可配置有存储器装置1212和存储控制器1211。
本公开使得可以可靠地确保源层的电特性。
另外，本公开可增强半导体装置的操作可靠性。
本文已公开了实施方式的示例，尽管采用了特定术语，但是它们被使用并且将仅在一般和描述性意义上解释，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员而言将显而易见的是，自本申请提交起，除非另外具体地指示，结合特定实施方式描述的特征、特性和/或元件可单独地使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求书中所阐述的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。
相关申请的交叉引用
本申请要求2016年11月14日提交于韩国知识产权局的韩国专利申请号10-2016-0151070的优先权，其完整公开通过引用并入本文。

Claims (17)

1.一种半导体装置，该半导体装置包括：
第一源种子层；
第二源种子层，该第二源种子层被设置在所述第一源种子层上方与所述第一源种子层间隔开的位置处，并且源区域插置在所述第一源种子层与所述第二源种子层之间；
单元插塞，所述单元插塞被配置为穿透所述第二源种子层并延伸到所述源区域中，所述单元插塞被设置在与所述第一源种子层间隔开的位置处；以及
层间源层，该层间源层被配置为填充所述源区域。
2.根据权利要求1所述的半导体装置，该半导体装置还包括：
至少一个虚拟插塞，该至少一个虚拟插塞被配置为穿透所述第二源种子层并经由所述源区域延伸到所述第一源种子层中。
3.根据权利要求2所述的半导体装置，其中，所述虚拟插塞朝着所述第一源种子层延伸并穿透所述第一源种子层的上部，并且所述虚拟插塞的长度大于各个所述单元插塞的长度。
4.根据权利要求2所述的半导体装置，其中，各个所述单元插塞包括：
第一沟道层，该第一沟道层被配置为穿透所述第二源种子层并延伸到所述源区域中；以及
多层图案，该多层图案被配置为包围所述第一沟道层的穿透所述第二源种子层的部分的外表面。
5.根据权利要求4所述的半导体装置，其中，所述虚拟插塞包括：
第二沟道层，该第二沟道层被配置为穿透所述第二源种子层并经由所述源区域延伸到所述第一源种子层中；
第一多层图案，该第一多层图案被配置为包围所述第二沟道层的穿透所述第二源种子层的第一部分的外表面；以及
第二多层图案，该第二多层图案被配置为包围所述第二沟道层的穿透所述第一源种子层的上部的第二部分的外表面。
6.根据权利要求5所述的半导体装置，其中，所述第一多层图案与所述第二多层图案通过所述层间源层彼此分离。
7.根据权利要求5所述的半导体装置，其中，所述多层图案与所述第一多层图案形成在同一层中。
8.根据权利要求5所述的半导体装置，其中，所述多层图案与所述第一多层图案和所述第二多层图案是由相同的材料形成的。
9.根据权利要求4所述的半导体装置，其中，所述多层图案包括：
隧道绝缘层，该隧道绝缘层被配置为包围各个所述沟道层的外表面；
数据存储层，该数据存储层被配置为包围所述隧道绝缘层；以及
阻挡绝缘层，该阻挡绝缘层被配置为包围所述数据存储层。
10.根据权利要求2所述的半导体装置，该半导体装置还包括：
交替地层叠在所述第二源种子层上的层间绝缘层和导电图案。
11.根据权利要求10所述的半导体装置，其中，所述单元插塞和所述虚拟插塞延伸以穿透所述层间绝缘层和所述导电图案。
12.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括依次层叠的第一源种子层、牺牲层和第二源种子层的初始源层叠结构；
形成穿透所述第二源种子层并延伸到所述牺牲层中的第一沟道层，各个所述第一沟道层被多层层包围；
通过源通孔去除所述牺牲层和所述多层层，使得形成为暴露所述第一沟道层的底部的源区域在所述第一源种子层与所述第二源种子层之间开放；以及
从所述源区域中暴露的所述第一沟道层、所述第一源种子层和所述第二源种子层生长层间源层。
13.根据权利要求12所述的方法，该方法还包括以下步骤：
形成穿透所述第二源种子层和所述牺牲层并延伸到所述第一源种子层中的至少一个第二沟道层，所述第二沟道层被所述多层层包围。
14.根据权利要求13所述的方法，该方法还包括以下步骤：使所述第二沟道层朝着所述第一源种子层延伸比所述第一沟道层大的长度。
15.根据权利要求14所述的方法，该方法还包括以下步骤：在所述源区域中暴露所述第一沟道层的底表面。
16.根据权利要求14所述的方法，该方法还包括以下步骤：使所述第二沟道层延伸到所述第一源种子层中，其中，所述第一沟道层未延伸到所述第一源种子层。
17.根据权利要求12所述的方法，该方法还包括以下步骤：通过依次层叠阻挡绝缘层、数据存储层和隧道绝缘层来形成所述多层层。
CN201710975019.1A 2016-11-14 2017-10-19 半导体装置及其制造方法 Active CN108074934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910280587.9A CN110010618B (zh) 2016-11-14 2017-10-19 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0151070 2016-11-14
KR1020160151070A KR20180053918A (ko) 2016-11-14 2016-11-14 반도체 장치 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910280587.9A Division CN110010618B (zh) 2016-11-14 2017-10-19 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108074934A true CN108074934A (zh) 2018-05-25
CN108074934B CN108074934B (zh) 2021-11-30

Family

ID=62108741

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910280587.9A Active CN110010618B (zh) 2016-11-14 2017-10-19 半导体装置及其制造方法
CN201710975019.1A Active CN108074934B (zh) 2016-11-14 2017-10-19 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910280587.9A Active CN110010618B (zh) 2016-11-14 2017-10-19 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10062707B2 (zh)
KR (1) KR20180053918A (zh)
CN (2) CN110010618B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206103A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 半导体存储器装置及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102427324B1 (ko) 2017-07-25 2022-07-29 삼성전자주식회사 3차원 반도체 메모리 장치
KR20190122431A (ko) * 2018-04-20 2019-10-30 삼성전자주식회사 반도체 메모리 소자
US10636811B1 (en) * 2018-11-02 2020-04-28 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
KR102644525B1 (ko) 2018-11-07 2024-03-07 삼성전자주식회사 수직형 반도체 소자
KR20200065688A (ko) 2018-11-30 2020-06-09 삼성전자주식회사 수직형 메모리 장치
KR20200076806A (ko) 2018-12-19 2020-06-30 삼성전자주식회사 수직형 메모리 장치
KR20200078784A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR102650424B1 (ko) * 2019-02-25 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2020150199A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体記憶装置
US10923498B2 (en) * 2019-04-25 2021-02-16 Sandisk Technologies Llc Three-dimensional memory device containing direct source contact structure and methods for making the same
KR20200126826A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 반도체 메모리 소자
KR20200134577A (ko) * 2019-05-22 2020-12-02 삼성전자주식회사 3차원 반도체 메모리 소자
KR20200141807A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 수직형 반도체 장치 및 그의 제조 방법
KR20210001071A (ko) 2019-06-26 2021-01-06 삼성전자주식회사 수직형 반도체 소자
KR20210009146A (ko) * 2019-07-16 2021-01-26 에스케이하이닉스 주식회사 반도체 메모리 장치
US11621272B2 (en) 2019-07-16 2023-04-04 SK Hynix Inc. Semiconductor memory device
KR20210015445A (ko) 2019-08-02 2021-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210071307A (ko) * 2019-12-06 2021-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR20210083429A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 반도체 소자
KR20210148460A (ko) 2020-05-28 2021-12-08 삼성전자주식회사 반도체 소자
KR20220138906A (ko) 2021-04-06 2022-10-14 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20220399363A1 (en) * 2021-06-15 2022-12-15 Micron Technology, Inc. Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Including A Method Used In Forming A Memory Array Comprising Strings Of Memory Cells
TWI763573B (zh) * 2021-08-02 2022-05-01 羅鴻 具有埋入式導電層的電晶體元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
US20160079267A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR102234799B1 (ko) * 2014-08-14 2021-04-02 삼성전자주식회사 반도체 장치
US9899394B2 (en) * 2015-03-10 2018-02-20 Samsung Electronics Co., Ltd. Vertical memory devices having contact plugs contacting stacked gate electrodes
KR102543998B1 (ko) 2015-12-03 2023-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
US20160079267A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN105977257A (zh) * 2015-03-11 2016-09-28 爱思开海力士有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206103A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 半导体存储器装置及其制造方法

Also Published As

Publication number Publication date
CN108074934B (zh) 2021-11-30
US10062707B2 (en) 2018-08-28
KR20180053918A (ko) 2018-05-24
US20180138195A1 (en) 2018-05-17
CN110010618A (zh) 2019-07-12
CN110010618B (zh) 2024-01-02

Similar Documents

Publication Publication Date Title
CN108074934A (zh) 半导体装置及其制造方法
CN109659308B (zh) 半导体器件及其制造方法
US10644014B2 (en) Semiconductor device and method of manufacturing the same
US9899411B2 (en) Three-dimensional semiconductor memory device and method for fabricating the same
CN109671711B (zh) 半导体器件及其制造方法
KR102606822B1 (ko) 반도체 장치 및 그 제조방법
CN106856197B (zh) 半导体器件及其制造方法
US8987908B2 (en) Semiconductor memory device including a slit
US20170162594A1 (en) Manufacturing method of semiconductor device
CN106558591A (zh) 三维半导体器件
US11264399B2 (en) Semiconductor device and method of manufacturing the same
US11056499B2 (en) Semiconductor memory device
US10770474B2 (en) Manufacturing method of semiconductor device
US10756112B2 (en) Etchant composition, method of manufacturing semiconductor device using the same, and semiconductor device
CN111211132B (zh) 半导体装置及其制造方法
KR20200060156A (ko) 반도체 장치의 제조방법
KR20220078343A (ko) 반도체 메모리 장치 및 그의 제조 방법
KR20230165073A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20240030328A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant