CN111211132B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111211132B
CN111211132B CN201910874509.1A CN201910874509A CN111211132B CN 111211132 B CN111211132 B CN 111211132B CN 201910874509 A CN201910874509 A CN 201910874509A CN 111211132 B CN111211132 B CN 111211132B
Authority
CN
China
Prior art keywords
layer
insulating layer
etch stop
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910874509.1A
Other languages
English (en)
Other versions
CN111211132A (zh
Inventor
李振元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111211132A publication Critical patent/CN111211132A/zh
Application granted granted Critical
Publication of CN111211132B publication Critical patent/CN111211132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中提供了一种半导体装置及其制造方法。该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。

Description

半导体装置及其制造方法
技术领域
本公开的各种实施方式涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体装置及其制造方法。
背景技术
通常，半导体装置可包括存储器单元阵列，该存储器单元阵列包括多个存储器单元。存储器单元阵列可包括按照各种结构布置的存储器单元。为了增加半导体装置的集成度，已提出了三维半导体装置。然而，在制造三维半导体装置的工艺期间，可能由于各种原因而发生工艺失败。工艺失败可降低所得半导体装置的操作可靠性或者导致半导体装置的操作故障。
发明内容
本公开的实施方式可提供一种半导体装置，该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。
本公开的实施方式可提供一种制造半导体装置的方法，该方法包括以下步骤：形成包括交替地层叠的第一材料层和第二材料层的层叠物；在层叠物上形成蚀刻停止层；以及形成包括穿过蚀刻停止层的多个垂直部的绝缘层。该方法还包括形成狭缝，该狭缝延伸以穿过彼此相邻的多个垂直部之间的蚀刻停止层并延伸穿过层叠物。该方法还包括通过狭缝利用线图案替换第二材料层。
附图说明
图1A和图1B是示意性地示出根据实施方式的半导体装置的图。
图2是示意性地示出根据实施方式的外围电路结构的截面图。
图3A至图3E是示意性地示出根据实施方式的半导体装置的立体图。
图4是示出图3C的区域X的放大图。
图5A和图5B是示出根据实施方式的半导体装置的各种截面图。
图6是示出根据实施方式的上绝缘层的垂直部的布局和蚀刻停止图案的布局的平面图。
图7是示出图5A和图5B中的每一个的区域Y的放大截面图。
图8、图9A、图9B、图10A、图10B、图11A至图11C、图12A和图12B是示出根据实施方式的半导体装置的制造方法的图。
图13是示出根据实施方式的存储器系统的配置的框图。
图14是示出根据实施方式的计算系统的配置的框图。
具体实施方式
以下参照附图更充分地描述示例实施方式；然而，这些实施方式可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将能够实现并向本领域技术人员传达示例实施方式的范围。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者可在它们之间存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。诸如“在…之间”、“直接在…之间”、“与…相邻”或“与…直接相邻”的说明元件之间的关系的其它表达应该以相同的方式解释。
本文所使用的术语仅是为了描述特定实施方式，而非意在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定存在所述特征、整数、步骤、操作、元件、组件和/或其组合，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
本公开的实施方式提供一种具有改进的操作可靠性的半导体装置以及该半导体装置的制造方法。
图1A和图1B是示意性地示出根据实施方式的半导体装置的图。
参照图1A和图1B，各个半导体装置可包括设置在基板SUB上方的外围电路结构PC和单元阵列CAR。
基板SUB可以是单晶半导体层。例如，基板SUB可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板或者通过选择性外延生长方法形成的薄外延层。
单元阵列CAR可包括多个存储块。各个存储块可包括多个单元串。各个单元串可电联接到位线、源极线、字线和选择线。各个单元串可包括彼此串联联接的存储器单元和选择晶体管。各条选择线可用作与之对应的选择晶体管的栅电极。各条字线可用作与之对应的存储器单元的栅电极。
外围电路结构PC可包括与单元阵列CAR电联接的N型金属氧化物半导体(NMOS)晶体管和P型金属氧化物半导体(PMOS)晶体管、电阻器和电容器。NMOS晶体管和PMOS晶体管、电阻器和电容器可用作形成行解码器、列解码器、页缓冲器和控制电路的元件。
如图1A所示，外围电路结构PC可设置在基板SUB的不与单元阵列CAR交叠的区域上。
另选地，如图1B所示，外围电路结构PC可设置在单元阵列CAR和基板SUB之间。在这种情况下，由于外围电路结构PC与单元阵列CAR交叠，所以用于安装单元阵列CAR和外围电路结构PC的基板SUB的表面积可减小。
图2是示意性地示出根据实施方式的外围电路结构PC的截面图。图2所示的外围电路结构PC可被包括在图1A所示的外围电路结构PC中，或者被包括在图1B所示的外围电路结构PC中。
参照图2，外围电路结构PC可包括外围栅电极PG、外围栅极绝缘层PGI、结Jn、外围电路线PCL和外围接触插塞PCP。
外围栅电极PG可用作外围电路结构PC的NMOS晶体管和PMOS晶体管的栅电极。外围栅极绝缘层PGI可设置在各个外围栅电极PG和基板SUB之间。
结Jn可以是通过将n型或p型杂质注入到基板SUB的各个有源区域中而限定的区域，并且可设置在各个外围栅电极PG的相对侧并用作源结和漏结。基板SUB的有源区域可由形成在基板SUB中的隔离层ISO分割。隔离层ISO可由绝缘材料形成。
外围电路线PCL可通过外围接触插塞PCP电联接到外围电路结构PC的电路。
外围电路绝缘层PIL可覆盖外围电路结构PC的电路、外围电路线PCL和外围接触插塞PCP。外围电路绝缘层PIL可包括按照多层结构层叠的绝缘层。
图3A至图3E是示意性地示出根据实施方式的半导体装置的立体图。在图3A至图3E中，省略了绝缘层的例示。
参照图3A至图3E，半导体装置可包括多个存储器串CST。存储器串CST可包括沿着沟道结构CH布置的存储器单元和选择晶体管。例如，各个存储器串CST可包括通过对应沟道结构CH串联联接的存储器单元和选择晶体管。各个存储器串CST的存储器单元可按照三维结构布置以增强半导体装置的集成度。
各个沟道结构CH可在第一方向I上延伸并电联接到对应位线BL。位线BL可在与第一方向I交叉的水平面上在第二方向II上延伸。位线BL可经由接触插塞DCT联接到对应沟道结构CH。接触插塞DCT可与位线BL直接接触并朝着对应沟道结构CH延伸。
存储器单元的栅极和选择晶体管的栅极可联接到在第一方向I上层叠并彼此间隔开的导电图案CP1至CPn。导电图案CP1至CPn可用作字线WL、源极选择线SSL和漏极选择线DSL。导电图案CP1至CPn可分别设置在沿第一方向I依次层叠并彼此间隔开的第一至第n层中。第一层可被定义为最远离位线BL的层。第n层可被定义为最接近位线BL的层。
沟道结构CH可朝着位线BL比设置在第n层中的第n图案CPn突出更远。
参照图3A至图3D，导电图案CP1至CPn中的至少第n图案CPn可用作漏极选择线DSL。本公开不限于此。例如，设置在两个或更多个层中的导电图案可用作漏极选择线DSL。在所示的实施方式中，第n图案CPn和设置在第n-1层中的第n-1图案CPn-1可用作漏极选择线DSL。
导电图案CP1至CPn当中的设置在第一层中的至少第一图案CP1可用作源极选择线SSL。本公开不限于此。例如，设置在两个或更多个层中的导电图案可用作源极选择线SSL。在所示的实施方式中，第一图案CP1和设置在第二层中的第二图案CP2可用作源极选择线SSL。
设置在漏极选择线DSL和源极选择线SSL之间的导电图案(例如，CP3至CPn-2)可用作字线WL。
导电图案CP1至CPn中的每一个可通过第一狭缝SI1被划分成对应层中的部分。各个漏极选择线DSL可不仅通过第一狭缝SI1而且通过第二狭缝SI2被划分成对应层中的部分。然而，本公开不限于此。尽管未示出，在实施方式中，各个源极选择线SSL可不仅通过第一狭缝SI1而且通过第三狭缝被划分成对应层中的部分。尽管未示出，在实施方式中，可省略第二狭缝SI2。
第二狭缝SI2或第三狭缝可与字线WL的各个层交叠。在实施方式中，第二狭缝SI2或第三狭缝可能不穿透字线WL。
第一狭缝SI1和第二狭缝SI2可在水平面上在第三方向III上延伸。第三方向III可被定义为与第一方向I和第二方向II交叉的方向。
由各条字线WL共享的沟道结构CH可被划分为由各个不同的漏极选择线DSL控制的两个或更多个组。在实施方式中，漏极选择线DSL可包括通过第二狭缝SI2彼此分离的第一漏极选择线和第二漏极选择线。在这种情况下，由各条字线WL共享的沟道结构CH可被划分为由第一漏极选择线控制的第一组以及由第二漏极选择线控制的第二组。
多个字线WL、多个漏极选择线DSL和多个源极选择线SSL各自可共同包围一行或更多行的沟道结构CH。
沟道结构CH的布置方式可形成锯齿形形状。本公开的实施方式不限于此。在实施方式中，沟道结构CH可在第二方向II和第三方向III上彼此平行布置。
设置在同一层中的漏极选择线DSL可通过第一狭缝SI1和第二狭缝SI2彼此分离。各个字线WL可延伸以与第二狭缝SI2交叠而不被第二狭缝SI2穿透。尽管未示出，在实施方式中，设置在同一层中的源极选择线SSL可不仅通过第一狭缝SI1而且通过第三狭缝彼此分离。在这种情况下，各个字线WL可延伸以与第三狭缝交叠而不被第三狭缝穿透。
参照图3A、图3B和图3D，各个沟道结构CH可穿过漏极选择线DSL、字线WL和源极选择线SSL。参照图3C，各个沟道结构CH可穿过漏极选择线DSL和字线WL。
参照图3A和图3B，沟道结构CH可直接联接到设置在导电图案CP1至CPn下方的源极层SL。源极层SL可具有各种结构。
参照图3A，源极层SL可与沟道结构CH的各个底表面接触。源极层SL可由包括源极掺杂剂的掺杂半导体层形成。源极掺杂剂可包括n型杂质。在实施方式中，可通过将来自参照图1A描述的基板SUB的表面的源极掺杂剂注入到基板SUB中来形成源极层SL。在实施方式中，可通过在参照图1B描述的基板SUB上沉积掺杂半导体层来形成源极层SL。在这种情况下，绝缘层可设置在基板SUB和掺杂半导体层之间。在实施方式中，掺杂半导体层可包括掺杂硅。
各个沟道结构CH可与源极表面SL的顶表面接触，穿过导电图案CP1至CPn，并在第一方向I上朝着位线BL延伸。各个沟道结构CH的侧壁可由多层层ML包围。多层层ML可沿着对应沟道结构CH的侧壁延伸。沟道结构CH的顶表面和底表面可开放而不被多层层ML封闭。
参照图3B，沟道结构CH可穿过导电图案CP1至CPn并延伸到源极层SL中。各个沟道结构CH的侧壁的一部分可与源极层SL接触。
源极层SL可包括第一源极层SL1和接触源极层CTS。源极层SL还可包括第二源极层SL2。沟道结构CH可穿过第二源极层SL2和接触源极层CTS并延伸到第一源极层SL1中。
第一源极层SL1可包围沟道层CH的各个下端。第一源极层SL1可由包括源极掺杂剂的掺杂半导体层形成。源极掺杂剂可包括n型杂质。在实施方式中，可通过将来自参照图1A描述的基板SUB的表面的源极掺杂剂注入到基板SUB中来形成第一源极层SL1。在实施方式中，可通过在参照图1B描述的基板SUB上沉积掺杂半导体层来形成第一源极层SL1。在这种情况下，绝缘层可设置在基板SUB和掺杂半导体层之间。在实施方式中，掺杂半导体层可包括掺杂硅。
接触源极层CTS可设置在第一源极层SL1上并与第一源极层SL1的顶表面接触。接触源极层CTS可与沟道结构CH的侧壁的部分接触并包围沟道结构CH。
沿着各个沟道结构CH的侧壁延伸的多层层可通过接触源极层CTS被划分为第一多层图案ML1和第二多层图案ML2。第一多层图案ML1可被定义为包围对应沟道结构CH的上端的图案。第二多层图案ML2可被定义为设置在第一源极层SL1和对应沟道结构CH之间的图案。
第二源极层SL2可设置在接触源极层CTS和源极选择线SSL之间。第二源极层SL2可形成为包围第一多层图案ML1。在一些情况下可省略第二源极层SL2。第二源极层SL2可由第一狭缝SI1穿透。
接触源极层STS和第二源极层SL2可各自由包括源极掺杂剂的掺杂半导体层形成。源极掺杂剂可包括n型杂质。在实施方式中，掺杂半导体层可包括掺杂硅层。
图4是示出图3C的区域X的放大图。
参照图3C和图4，各个沟道结构CH可联接到与之对应的下沟道结构LPC。
下沟道结构LPC可联接到对应沟道结构CH的下端。各个沟道结构CH可由多层层ML包围。多层层ML可沿着对应沟道结构CH的侧壁延伸。沟道结构CH的顶表面和底表面可开放而不被多层层ML封闭。
下沟道结构LPC可穿过设置在字线WL下方的至少一个源极选择线SSL。下沟道结构LPC的侧壁可由栅极绝缘层GI包围。栅极绝缘层GI可沿着下沟道结构LPC的侧壁延伸。下沟道结构LPC的顶表面和底表面可开放而不被栅极绝缘层GI封闭。
源极层SL可与下沟道结构LPC的底表面接触。源极层SL可由与参照图3A描述的源极层SL的材料相同的材料形成。
参照图3D，各个沟道结构CH可包括穿过导电图案CP1至CPn的柱部PL以及从柱部PL水平地延伸的水平部HP。沟道结构CH的水平部HP可平行于第一图案CP1的下表面延伸。水平部HP可通过从第一狭缝SI1延伸的狭缝延伸部SIE来彼此分离。掺杂区域DA可设置在水平部HP下方。换言之，水平部HP可设置在掺杂区域DA和第一图案CP1之间。
在实施方式中，掺杂区域DA可由包括阱掺杂剂的掺杂半导体层形成。阱掺杂剂可包括p型杂质。在实施方式中，可通过将来自参照图1A描述的基板SUB的表面的阱掺杂剂注入到基板SUB中预定厚度来形成掺杂区域DA。在实施方式中，可通过在参照图1B描述的基板SUB上沉积掺杂半导体层来形成掺杂区域DA。在这种情况下，绝缘层可设置在基板SUB和掺杂半导体层之间。在实施方式中，掺杂半导体层可包括掺杂硅。
各个柱部PL的侧壁可由多层层ML包围。多层层ML可在对应水平部HP与第一图案CP1之间延伸。多层层ML可在对应水平部HP与掺杂区域DA之间延伸。
参照图3E，导电图案CP1至CPn可通过第一狭缝SI1被划分成源极侧导电图案CP_S和漏极侧导电图案CP_D。
源极侧导电图案CP_S当中设置在第n层中的至少第n源极侧图案CPn可用作源极选择线SSL。本公开不限于此。例如，设置在两个或更多个层中的导电图案可各自用作源极选择线SSL。在所示的实施方式中，源极侧导电图案CP_S当中分别设置在第n层和第n-1层中的第n源极侧图案CPn和第n-1源极侧图案CPn-1可各自用作源极选择线SSL。源极侧导电图案CP_S当中设置在源极选择线SSL下方的导电图案(例如，CP1至CPn-2)可用作源极侧字线WL_S。
漏极侧导电图案CP_D当中设置在第n层中的至少第n漏极侧图案CPn可用作漏极选择线DSL。本公开不限于此。例如，设置在两个或更多个层中的导电图案可各自用作漏极选择线DSL。在所示的实施方式中，漏极侧导电图案CP_D当中分别设置在第n层和第n-1层中的第n漏极侧图案CPn和第n-1漏极侧图案CPn-1可各自用作漏极选择线DSL。漏极侧导电图案CP_D当中设置在漏极选择线DSL下方的导电图案(例如，CP1至CPn-2)可用作漏极侧字线WL_D。
公共源极线CSL可设置在源极侧导电图案CP_S上方。公共源极线CSL可设置在与位线BL不同的层中。公共源极线CSL和位线BL可由导电材料形成并且彼此间隔开。例如，公共源极线CSL可设置在位线BL和源极侧导电图案CP_S之间。
各个沟道结构CH可包括源极侧柱S_PL、漏极侧柱D_PL和水平部HP。漏极侧柱D_PL可电联接到对应位线BL。漏极侧柱D_PL可延伸以穿过漏极侧导电图案CP_D并且联接到水平部HP。源极侧柱S_PL可电联接到公共源极线CSL。源极侧柱S_PL可延伸以穿过源极侧导电图案CP_S并且联接到水平部HP。水平部HP可被嵌入在管栅极PG中。源极侧柱S_PL和漏极侧柱D_PL可在第一方向I上从水平部HP延伸。管栅极PG可设置在源极侧导电图案CP_S和漏极侧导电图案CP_D下方，并形成为包围水平部HP。管栅极PG可用作管式晶体管的栅极。管式晶体管可响应于传输到管栅极PG的信号来通过水平部HP将源极侧柱S_PL和漏极侧柱D_PL电联接。
各个沟道结构CH的外表面可由多层层ML包围。多层层ML可沿着对应沟道结构CH的漏极侧柱D_PL、水平部HP和源极侧柱S_PL的外表面延伸。
第一狭缝SI1可形成在沿第二方向II彼此相邻的源极侧导电图案CP_S和漏极侧导电图案CP_D之间，并且可在第三方向III上延伸。源极侧导电图案CP_S、漏极侧导电图案CP_D和公共源极线CSL中的每一个可形成为在第三方向III上延伸的线性形状。
参照图3A至图3E描述的字线WL、WL_D和WL_S可用作存储器单元的栅极。各个漏极选择线DSL可用作漏极选择晶体管的栅极。各个源极选择线SSL可用作源极选择晶体管的栅极。多层层ML、ML1和ML2可包括用于存储数据的数据存储层。
图3A至图3E所示的各个沟道结构CH可包括在第n图案CPn上方朝着对应位线BL突出的上端。各个接触插塞DCT与对应第n图案CPn之间的距离可与对应沟道结构CH的上端的长度成比例。各个沟道结构CH的上端的长度可考虑工艺余量根据半导体装置的设计规则以各种值设计。
可通过形成为包围沟道结构CH的上端的蚀刻停止图案来防止由于各个接触插塞DCT的未对准而导致的工艺失败。参照图5A和图5B描述包围各个沟道结构CH的上端的蚀刻停止图案。
图5A和图5B是示出根据实施方式的半导体装置的各种截面图。
参照图5A和图5B，半导体装置可包括栅极层叠物GST。栅极层叠物GST可设置在蚀刻停止图案ES下方。换言之，蚀刻停止图案ES可设置在栅极层叠物GST上。各个栅极层叠物GST可包括在第一方向I上交替地层叠的层间绝缘层ILD和导电图案CPk至CPn。图5A和图5B中的每一个示出形成各个栅极层叠物GST的上部的层间绝缘层ILD和导电图案CPk至CPn。图5A和图5B中的每一个所示的导电图案CPk至CPn可对应于图3A至图3E中的每一个所示的导电图案CP1至CPn中的第k图案CPk至第n图案CPn。第k图案CPk可以是图3A至图3E中的每一个所示的导电图案CP1至CPn当中设置在第k层中的图案。根据本公开的实施方式的各个栅极层叠物GST还可包括图3A至图3E中的每一个所示的导电图案CP1至CPn当中的第一图案CP1至设置在第k-1层中的第k-1图案CPk-1。
导电图案CPk至CPn中的每一个可包括栅极导电层。例如，栅极导电层可包括掺杂硅层、金属硅化物层和金属层中的至少一个。例如，金属层可包括诸如钨、镍或钴的低电阻金属以提供低电阻栅极导电层。栅极导电层还可包括屏障层。屏障层可以是用于防止金属从金属层扩散的层，并且可包括例如金属氮化物层。例如，金属氮化物层可包括氮化钛、氮化钽层等。
层间绝缘层ILD可包括氧化物(例如，氧化硅)。
在第二方向II上彼此相邻的栅极层叠物GST可通过狭缝SI彼此分离。第二方向II可以是平行于与第一方向I交叉的水平面的方向。层间绝缘层ILD和导电图案CPk至CPn可各自在第二方向II和第三方向III上延伸。第三方向III可以是平行于与第一方向I交叉的水平面并与第二方向II交叉的方向。
蚀刻停止图案ES和栅极层叠物GST可由沟道结构CH穿透。各个沟道结构CH可由对应蚀刻停止图案ES和对应栅极层叠物GST包围。各个沟道结构CH可在第n图案CPn上方突出并具有由对应蚀刻停止图案ES包围的上端。
栅极层叠物GST可在横向方向上比蚀刻停止图案ES突出更远。栅极层叠物GST可朝着狭缝SI比蚀刻停止图案ES突出更远。例如，层间绝缘层ILD和导电图案CPk至CPn可各自朝着狭缝SI比蚀刻停止图案ES突出更远。
蚀刻停止图案ES可由上绝缘层UD包围。上绝缘层UD可包括氧化物。例如，氧化物可包括氧化硅。蚀刻停止图案ES可包括具有不同于层间绝缘层ILD和上绝缘层UD的蚀刻速率的材料。例如，蚀刻停止图案ES可包括氮化物。例如，氮化物可包括氮化硅。
上绝缘层UD可延伸以覆盖蚀刻停止图案ES的各个顶表面和各个侧壁。上绝缘层UD可包括朝着狭缝SI延伸的侧壁。凹陷DP可形成在上绝缘层UD的侧壁中。凹陷DP可与穿过蚀刻停止图案ES的沟道结构CH的上端交叠。如所示，例如，交叠发生在第二方向II上。
上绝缘层UD可包括垂直部P1和水平部P2。上绝缘层UD的垂直部P1可分别设置在蚀刻停止图案ES的面向狭缝SI的侧壁上。水平部P2可从垂直部P1延伸以覆盖蚀刻停止图案ES的顶表面。
水平部P2和栅极层叠物GST可朝着狭缝SI比垂直部P1突出更远。换言之，水平部P2可在与第一方向I交叉的横向方向上比垂直部P1和栅极层叠物GST突出更远。在上述结构中，上绝缘层UD的凹陷DP可分别限定在垂直部P1的侧壁中。
半导体装置还可包括第一阻挡绝缘层BI1。第一阻挡绝缘层BI1可沿着层间绝缘层ILD与导电图案CPk至CPn之间的界面延伸。第一阻挡绝缘层BI1可延伸以覆盖导电图案CPk至CPn的面向沟道结构CH的侧壁。比垂直部P1突出更远的水平部P2的各个表面可由对应第一阻挡绝缘层BI1覆盖。垂直部P1的各个侧壁可由对应第一阻挡绝缘层BI1覆盖。
第一阻挡绝缘层BI1可包括具有高介电常数的绝缘材料。例如，第一阻挡绝缘层BI1可包括金属氧化物。例如，金属氧化物可包括氧化铝。对于一些实施方式，可省略第一阻挡绝缘层BI1。
狭缝SI可由垂直结构VS填充。垂直结构VS可延伸以覆盖栅极层叠物GST的侧壁和上绝缘层UD的侧壁，并且包括朝着凹陷DP突出的突起。
在实施方式中，垂直结构VS可包括填充狭缝SI的绝缘材料。在实施方式中，垂直结构VS可包括侧壁绝缘层和垂直导电图案。侧壁绝缘层可延伸以覆盖狭缝SI的侧壁，并且垂直导电图案可填充由侧壁绝缘层限定的狭缝SI的中央区域。
在形成第一阻挡绝缘层BI1的情况下，垂直结构VS可形成在第一阻挡绝缘层BI1上。
上绝缘层UD的水平部P2可由接触插塞CT穿透。各个接触插塞CT可与图3A至图3E中的每一个所示的接触插塞DCT对应。各个接触插塞CT可联接到对应沟道结构CH。接触插塞CT可包括导电材料。
各个沟道结构CH可包括芯绝缘层CO、半导体层SE和封盖图案CAP。芯绝缘层CO可包括绝缘材料(例如，氧化物)。半导体层SE可沿着芯绝缘层CO的侧壁延伸以覆盖芯绝缘层CO。半导体层SE可用作电荷通过其移动的沟道。例如，半导体层SE可包括硅。芯绝缘层CO可形成至低于半导体层SE的高度。半导体层SE可在第一方向I上比芯绝缘层CO突出更远。封盖图案CAP可设置在芯绝缘层CO上，并且由比芯绝缘层CO突出更远的半导体层SE的上端包围。封盖图案CAP可与半导体层SE接触。封盖图案CAP可包括掺杂有掺杂剂的掺杂半导体层。例如，掺杂半导体层可包括掺杂硅。封盖图案CAP可包括n型掺杂剂。接触插塞CT可联接到对应封盖图案CAP。封盖图案CAP可用作结。
包围各个沟道结构CH的多层层ML可沿着对应沟道结构CH的侧壁延伸。
在接触插塞CT对准期间，如图5A所示，接触插塞CT的中心轴线可与对应沟道结构CH的中心轴线对准而没有对准误差。与此不同，在接触插塞CT对准期间，如图5B所示，由于未对准，接触插塞CT可向沟道结构CH的一侧偏置。
在制造半导体装置的工艺期间，狭缝SI可开放，并且用于蚀刻停止图案ES的蚀刻停止层可通过狭缝SI暴露。在制造半导体装置的工艺期间，蚀刻停止层的通过狭缝SI暴露的部分可被去除以形成凹陷DP。即使在狭缝SI开放之后蚀刻停止层被部分地去除时，蚀刻停止层的由上绝缘层UD的垂直部P1保护的另一部分可保留作为蚀刻停止图案ES。
在蚀刻上绝缘层UD以形成接触插塞CT的工艺期间，通过蚀刻停止图案ES与上绝缘层UD之间的蚀刻速率的差异，可防止第n图案CPn暴露。例如，如图5B所示，在发生接触插塞CT的未对准的情况下，在上绝缘层UD被蚀刻的同时，各个蚀刻停止图案ES的一部分可被蚀刻。然而，由于蚀刻停止图案ES对用于蚀刻上绝缘层UD的蚀刻材料具有高抵抗力，所以蚀刻停止图案ES难以被接触插塞CT完全穿透。因此，在本公开的实施方式中，由于接触插塞CT的未对准而引起的穿孔现象可减轻。
图6是示出根据实施方式的上绝缘层UD的垂直部P1的布局和蚀刻停止图案ES的布局的平面图。图6是沿着图5A的线A-A’截取的半导体装置的横截面图。
参照图6，各个蚀刻停止图案ES可在与第一方向I交叉的水平面上沿着彼此交叉的第二方向II和第三方向III延伸。垂直部P1和垂直结构VS可各自沿着第三方向III按照线性形状延伸。多个垂直部P1可彼此面对，并且垂直结构VS插置在多个垂直部P1之间。第一阻挡绝缘层BI1可沿着对应垂直部P1与垂直结构VS之间的界面延伸。
穿过各个蚀刻停止图案ES的沟道结构CH可沿着第二方向II和第三方向III按照锯齿形方式布置。本公开的实施方式不限于此。穿过各个蚀刻停止图案ES的沟道结构CH可沿着第二方向II和第三方向III彼此平行布置。
如所示，各个沟道结构CH可具有圆形横截面。本公开的实施方式不限于此。例如，各个沟道结构CH的横截面形状可按照各种方式改变以具有例如三角形、矩形、多边形或椭圆形形状。各个沟道结构CH可包括由半导体层SE包围的封盖图案CAP并且可由多层层ML包围。
图7是示出图5A和图5B中的每一个的区域Y的放大截面图。
参照图7，多层层ML可沿着对应沟道结构CH与对应栅极层叠物GST之间的界面延伸。多层层ML可包括围绕对应沟道结构CH的隧道绝缘层TI、围绕隧道绝缘层TI的数据存储层DL和围绕数据存储层DL的第二阻挡绝缘层BI2。
数据存储层DL可由电荷捕获层、包括导电纳米点的材料层或相变材料层形成。
数据存储层DL可使用由对应沟道结构CH与图5A或图5B所示的导电图案CPk至CPn的字线之间的电压差导致的福勒-诺德海姆(Fowler-Nordheim)隧穿存储要改变的数据。为此，数据存储层DL可由能够捕获电荷的氮化硅形成。
数据存储层DL可基于福勒-诺德海姆隧穿以外的操作原理来存储数据。例如，数据存储层DL可由相变材料层形成并且可响应于相变来存储数据。
第二阻挡绝缘层BI2可包括能够阻挡电荷的氧化物。隧道绝缘层TI可包括使电荷隧穿成为可能的氧化硅。
对于一些实施方式，可省略第一阻挡绝缘层BI1和第二阻挡绝缘层BI2中的任一个。
尽管未示出，对于一些实施方式，隧道绝缘层TI和数据存储层DL中的至少一个可沿着第一阻挡绝缘层BI1与层间绝缘层ILD之间的界面以及沟道结构CH与第一阻挡绝缘层BI1之间的界面延伸。
图8、图9A、图9B、图10A、图10B、图11A至图11C、图12A和图12B是示出根据实施方式的半导体装置的制造方法的图。
图8示出穿过预备层叠物ST和蚀刻停止层111的沟道结构129。
参照图8，可通过交替地层叠第一材料层101和第二材料层103来形成预备层叠物ST。第一材料层101可以是用于图5A或图5B所示的层间绝缘层ILD的绝缘材料。第二材料层103可具有不同于第一材料层101的蚀刻速率。例如，各个第一材料层101可包括诸如氧化硅层的氧化物，各个第二材料层103可包括诸如氮化硅层的氮化物。第一材料层101中的最上材料层可设置在预备层叠物ST的最上层中。
可在预备层叠物ST上形成蚀刻停止层111。蚀刻停止层111可具有不同于第一材料层101的蚀刻速率。例如，蚀刻停止层111可包括与第二材料层103相同的材料。例如，蚀刻停止层111和第二材料层103各自可包括氮化物。
形成沟道结构129的步骤可包括形成穿过预备层叠物ST的孔H的步骤以及利用各个沟道结构129填充孔H的步骤。形成沟道结构129的步骤还可包括在形成沟道结构129之前在对应孔H的侧壁上形成多层层ML的步骤。在这种情况下，各个沟道结构129可形成在对应多层层121上。
形成多层层121的步骤可包括从各个孔H的侧壁朝着各个孔H的中央区域依次层叠阻挡绝缘层、数据存储层和隧道绝缘层的步骤。阻挡绝缘层可包括能够阻挡电荷的绝缘层。例如，阻挡绝缘层可包括氧化物。数据存储层可由电荷捕获层、包括导电纳米点的材料层或相变材料层形成。例如，数据存储层可包括氮化硅。隧道绝缘层可包括使得电荷隧穿成为可能的绝缘材料。例如，隧道绝缘层可包括氧化硅。
各个沟道结构129可包括半导体层123、芯绝缘层125和封盖图案127。可沿着各个孔H的侧壁适形地形成半导体层123。例如，可通过沉积硅层来形成半导体层123。可利用芯绝缘层125和封盖图案127来填充由半导体层123限定的各个孔H的中央区域。
芯绝缘层125可包括氧化物。芯绝缘层125的高度可被控制为低于各个孔H的高度。为了控制芯绝缘层125的高度，可去除孔H中的芯绝缘层125的部分。
封盖图案127可设置在芯绝缘层125上并由半导体层123的上端包围。封盖图案127可包括掺杂半导体层。例如，封盖图案127可包括掺杂硅。封盖图案127可包括n型掺杂剂。在实施方式中，与封盖图案127接触的半导体层123的上端可通过诸如激光退火工艺的工艺连同封盖图案127一起再结晶。
图9A和图9B示出穿过蚀刻停止层的沟槽131。图9A是示出沟道结构129和沟槽131的布局的平面图。图9B是沿着图9A的线C-C’截取的截面图。
参照图9A和图9B，可形成沟槽131以穿过图8所示的蚀刻停止层111。由此，蚀刻停止层可被划分成蚀刻停止图案111P1和第一虚拟图案111P2A。各个蚀刻停止图案111P1可按组包围沟道结构129。例如，沟道结构129可被划分成多个组GR。各个组GR可由对应蚀刻停止图案111P1包围。
沟槽131可在组GR之间的边界中彼此平行延伸。第一虚拟图案111P2A可以是蚀刻停止层的保留在由沟道结构129形成的组GR之间的边界中彼此相邻的沟槽131之间的部分区域。
沟槽131可通过光刻工艺形成。在实施方式中，形成沟槽131的工艺可以是与形成图3A至图3D中的每一个所示的第二狭缝SI2的工艺相同的工艺。尽管未示出，第二狭缝SI2可具有大于各个沟槽131的宽度，并且穿过各个组GR的沟道结构129之间的预备层叠物ST的部分和蚀刻停止图案111P1。在实施方式中，形成沟槽131的工艺可作为与形成第二狭缝SI2的工艺分离的单独工艺执行。
图10A和图10B示出狭缝141和上绝缘层133。图10A是示出上绝缘层的垂直部133P1的布局和蚀刻停止图案111P1的布局的平面图。图10B是沿着图10A的线C-C’截取的截面图。
参照图10A和图10B，可形成上绝缘层133，使得利用上绝缘层133填充图9A和图9B所示的沟槽131。上绝缘层133可被划分为垂直部133P1和水平部133P2。垂直部133P1是上绝缘层133的填充沟槽131的部分。水平部133P2是上绝缘层133的从垂直部133P1延伸以覆盖蚀刻停止图案111P1的顶表面和沟道结构129的顶表面的另一部分。水平部133P2可延伸以覆盖图9A和图9B所示的第一虚拟图案111P2A的顶表面。
上绝缘层133可具有与参照图8描述的蚀刻停止层111和第二材料层103不同的蚀刻速率。例如，上绝缘层133可包括诸如氧化硅层的氧化物。
上绝缘层133可由狭缝141穿透。狭缝141可穿过彼此相邻的垂直部133P1之间的上绝缘层133的水平部133P2。狭缝141可延伸以穿过图9A和图9B所示的第一虚拟图案111P2A。因此，第一虚拟图案111P2A可通过狭缝141被划分成第二虚拟图案111P2B。第二虚拟图案111P2B可保留在垂直部122P1和狭缝141之间。狭缝141可延伸以穿过与图9A和图9B所示的第一虚拟图案111P2A交叠的预备层叠物ST。狭缝141可按照平行于垂直部133P1延伸的线性形状形成。狭缝141可通过光刻工艺形成。
图11A至图11C是示出通过狭缝141利用线图案替换图10B所示的第二材料层103的步骤的截面图。
参照图11A，通过狭缝141去除图10B所示的第二材料层103。由此，如图11A所示，在图10B所示的第一材料层101和第二材料层103层叠的方向上彼此相邻的第一材料层101之间限定开放区域143。由于第二材料层103具有不同于第一材料层101的蚀刻速率，所以在选择性地去除第二材料层103的同时第一材料层101的损失可最小化。
在选择性地蚀刻第二材料层103的同时，图10B所示并通过狭缝141暴露的第二虚拟图案111P2B可连同第二材料层103一起被去除。由此，如图11A所示，上绝缘层133的垂直部133P1可暴露，并且可在上绝缘层133的面向狭缝141的侧壁中限定底切区域UC。底切区域UC可由最上第一材料层101(T)以及保留朝着狭缝141比各个垂直部133P1突出更远的水平部133P2限定。
上绝缘层133可具有不同于第二材料层103的蚀刻速率。因此，即使在选择性地去除第二材料层103的同时上绝缘层133的垂直部133P1暴露，垂直部133P1的损失也可最小化。此外，在选择性地去除第二材料层103的同时，蚀刻停止图案111P1可由垂直部133P1保护，如图11A所示。
参照图11B，可利用导电层151填充图11A所示的开放区域143。在形成导电层151之前，可沿着限定开放区域143的表面进一步形成阻挡绝缘层145。阻挡绝缘层145可延伸以覆盖第一材料层101的面向狭缝141的各个侧壁和图11A所示的底切区域UC的表面二者。阻挡绝缘层145可包括用于阻挡电荷的绝缘材料。例如，阻挡绝缘层145可包括金属氧化物。例如，金属氧化物可包括氧化铝层。
在形成阻挡绝缘层145的情况下，可在阻挡绝缘层145上形成导电层151，使得图11A所示的开放区域143由导电层151填充。导电层151可包括掺杂硅层、金属硅化物层和金属层中的至少一个。例如，金属层可包括诸如钨、镍或钴的低电阻金属。导电层151还可包括适形地形成在阻挡绝缘层145上的屏障层。屏障层可包括金属氮化物层。例如，金属氮化物层可包括氮化钛、氮化钽层等。
参照图11C，通过蚀刻导电层151将图11A所示的导电层151划分为线图案151P。由此，可形成图5A和图5B中的每一个所示的栅极层叠物GST。
线图案151P可与图5A或图5B所示的导电图案CPk至CPn对应。阻挡绝缘层145的未由线图案151P覆盖的部分可通过蚀刻导电层151的工艺而暴露。并且阻挡绝缘层145的设置在底切区域UC上的部分可暴露。
图12A和图12B是示出垂直结构155和接触孔161A和161B的截面图。图12A是示出根据本公开的实施方式的接触孔161A没有误差地与沟道结构129对准的情况的截面图。例如，图12A与图5A对应。图12B是示出根据本公开的实施方式的接触孔161A在误差余量内向沟道结构129的一侧偏置的情况的截面图。例如，图12B与图5B对应。
参照图12A和图12B，可由垂直结构155填充图11C所示的狭缝141。在实施方式中，可通过利用绝缘材料填充狭缝141来形成垂直结构155。在实施方式中，形成垂直结构155的步骤可包括在狭缝141的侧壁上形成侧壁绝缘层以覆盖阻挡绝缘层145的步骤以及将导电材料填充到限定在侧壁绝缘层中的狭缝141的中央区域中的步骤。
可通过经由光刻工艺蚀刻上绝缘层的水平部133P2来形成接触孔161A和161B。
如图12A所示，在接触孔161A的中心轴线分别与沟道结构129的中心轴线对准的情况下，可通过对应接触孔161A暴露各个封盖图案127。这里，封盖图案127可用作蚀刻停止层。
如图12B所示，在接触孔161B向沟道结构129的一侧偏置的情况下，不仅封盖图案127而且半导体层123的侧壁可通过对应接触孔161B暴露。这里，封盖图案127和蚀刻停止图案111P1可用作蚀刻停止层。
例如，如果没有形成蚀刻停止图案111P1，则栅极层叠物GST可在形成穿过第一上绝缘层133的接触孔161B的工艺期间暴露。在这种情况下，可能导致穿孔故障。例如，栅极层叠物GST的最上线图案151P可由于穿孔故障而通过接触孔161B暴露。为了防止穿孔故障，比栅极层叠物GST突出更远的沟道结构129的上端的长度可增加。在这种情况下，在去除参照图8描述的各个孔中的芯绝缘层125的部分的步骤，可能难以控制各个孔的芯绝缘层125的蚀刻速率均匀。在这种情况下，由于难以在各个孔中均匀地形成封盖图案127，所以半导体装置的操作特性可劣化。
在本公开的实施方式中，即使比栅极层叠物GST突出更远的各个沟道结构129的上端的高度过度增加，在形成接触孔161B时蚀刻停止图案111P1可用作蚀刻停止层。因此，在本公开的实施方式中，可防止栅极层叠物GST通过接触孔161B暴露，由此可防止穿孔故障。因此，半导体装置的制造工艺的稳定性可增强，并且半导体装置的操作特性可改进。
此后，利用导电材料填充图12A和图12B所示的接触孔161A和161B，由此可形成图5A和图5B所示的接触插塞CT。
在根据本公开的各种实施方式制造半导体装置的工艺中，设置在蚀刻停止层上的绝缘层可包括穿过蚀刻停止层的垂直部。绝缘层的垂直部可在制造半导体装置的工艺期间保护蚀刻停止层，并且可通过绝缘层的垂直部在绝缘层的侧壁中形成凹陷。
由于由垂直部保护并保留的蚀刻停止层，即使在形成穿过绝缘层的接触插塞的工艺期间发生未对准，也可确保工艺的稳定性。因此，工艺失败的可能性可降低，并且半导体装置的操作可靠性可增强。
图13是示出根据本公开的实施方式的存储器系统1100的配置的框图。
参照图13，根据实施方式的存储器系统1100包括存储器装置1120和存储控制器1110。
存储器装置1120可以是由多个存储器芯片形成的多芯片封装。存储器装置1120可包括半导体存储器装置，其包括图5A和图5B所示的结构中的至少一个。
存储控制器1110可控制存储器装置1120，并且包括静态随机存取存储器(SRAM)1111、CPU 1112、主机接口1113、纠错码(ECC)电路1114和存储器接口1115。SRAM 1111可用作CPU 1112的操作存储器。CPU 1112可执行对存储控制器1110的数据交换的总体控制操作。主机接口1113可设置有与存储器系统1100联接的主机的数据交换协议。此外，ECC电路1114可检测并纠正包括在从存储器装置1120读取的数据中的错误，并且存储器接口1115可与存储器装置1120接口。另外，存储控制器1110还可包括存储用于与主机接口的代码数据的只读存储器(ROM)等。
上述存储器系统1100可以是配置有存储器装置1120和存储控制器1110的存储卡或固态盘(SSD)。例如，当存储器系统1100是SSD时，存储控制器1110可经由诸如通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机小型接口(SCSI)、增强小型磁盘接口(ESDI)和集成驱动电子设备(IDE)协议的各种接口协议之一来与外部装置(例如，主机)通信。
图14是示出根据本公开的实施方式的计算系统1200的配置的框图。
参照图14，根据本公开的实施方式的计算系统1200可包括电联接到系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250和存储器系统1210。此外，如果计算系统1200是移动装置，则其还可包括用于向计算系统1200供应操作电压的电池。还可包括应用芯片组、相机图像处理器CIS、移动DRAM等。
本说明书和附图中所公开的实施方式仅旨在帮助本领域普通技术人员更清楚地理解本公开，而非旨在限制本公开的范围。对于本领域技术人员而言显而易见的是，除了所公开的实施方式以外，基于本公开的技术精神的各种实现也是可能的。
除非另外定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有本公开所属领域的普通技术人员通常理解的相同含义。还将理解，本文所使用的术语应该被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文中明确地如此定义，否则将不在理想化或过于正式的意义上解释。
相关申请的交叉引用
本申请要求2018年11月21日提交于韩国知识产权局的韩国专利申请号10-2018-0144622的优先权，其完整公开通过引用并入本文。

Claims (20)

1.一种半导体装置，该半导体装置包括：
蚀刻停止图案，该蚀刻停止图案包括顶表面和侧壁；
栅极层叠物，该栅极层叠物包括在所述蚀刻停止图案下方交替地层叠的多个层间绝缘层和多个导电图案；
多个沟道结构，所述多个沟道结构穿过所述蚀刻停止图案和所述栅极层叠物；
绝缘层，该绝缘层延伸以覆盖所述蚀刻停止图案的顶表面和侧壁；以及
接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的沟道结构，
其中，所述绝缘层具有远离所述蚀刻停止图案的侧壁，并且
其中，所述绝缘层的所述侧壁具有朝着所述蚀刻停止图案的侧壁凹入的凹陷。
2.根据权利要求1所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷与穿过所述蚀刻停止图案的所述沟道结构的各个上端交叠。
3.根据权利要求1所述的半导体装置，其中，所述绝缘层包括：
垂直部，该垂直部设置在所述蚀刻停止图案的侧壁上；以及
水平部，该水平部从所述垂直部延伸以覆盖所述蚀刻停止图案的顶表面。
4.根据权利要求3所述的半导体装置，
其中，所述水平部在与多个所述层间绝缘层和多个所述导电图案层叠的方向交叉的横向方向上比所述垂直部突出更远，并且
其中，所述栅极层叠物在所述横向方向上比所述垂直部突出更远。
5.根据权利要求4所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷形成在所述垂直部的侧表面中。
6.根据权利要求4所述的半导体装置，该半导体装置还包括阻挡绝缘层，该阻挡绝缘层延伸以覆盖所述垂直部的侧表面以及比所述垂直部突出更远的所述水平部的表面。
7.根据权利要求6所述的半导体装置，
其中，所述阻挡绝缘层沿着多个所述导电图案与多个所述层间绝缘层之间的各个界面延伸，并且
其中，所述阻挡绝缘层延伸以覆盖多个所述导电图案的面向所述沟道结构的各个侧壁。
8.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括具有与所述绝缘层的蚀刻速率不同的蚀刻速率的材料。
9.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括氮化物，并且所述绝缘层包括氧化物。
10.根据权利要求1所述的半导体装置，该半导体装置还包括垂直结构，该垂直结构延伸以覆盖所述栅极层叠物的侧壁和所述绝缘层的侧壁，其中，该垂直结构包括朝着包括在所述绝缘层的侧壁中的所述凹陷突出的突起。
11.一种制造半导体装置的方法，该方法包括以下步骤：
形成包括交替地层叠的多个第一材料层和多个第二材料层的层叠物；
在所述层叠物上形成蚀刻停止层；
形成绝缘层，该绝缘层包括穿过所述蚀刻停止层的多个垂直部以及设置在所述蚀刻停止层上的水平部；
形成狭缝，该狭缝延伸以穿过彼此相邻的多个所述垂直部之间的所述蚀刻停止层并且延伸以穿过所述层叠物，所述狭缝与所述垂直部间隔开并且所述蚀刻停止层的一部分被插置于所述狭缝与所述垂直部之间；以及
通过所述狭缝利用线图案替换所述第二材料层。
12.根据权利要求11所述的方法，其中，所述蚀刻停止层包括具有与所述绝缘层的蚀刻速率不同的蚀刻速率的材料。
13.根据权利要求11所述的方法，其中，所述蚀刻停止层包括氮化物，并且所述绝缘层包括氧化物。
14.根据权利要求11所述的方法，其中，所述蚀刻停止层和所述第二材料层包括相同的材料。
15.根据权利要求11所述的方法，其中，形成所述绝缘层的步骤包括以下步骤：
形成穿过所述蚀刻停止层的沟槽；以及
在所述蚀刻停止层上形成所述绝缘层，使得所述沟槽由所述绝缘层的所述垂直部填充。
16.根据权利要求11所述的方法，其中，利用所述线图案替换所述第二材料层的步骤包括以下步骤：
通过所述狭缝去除多个所述第二材料层，使得在多个所述第一材料层和多个所述第二材料层层叠的方向上彼此相邻的多个所述第一材料层之间限定开放区域；
在限定所述开放区域的表面上形成阻挡绝缘层；
形成填充所述开放区域并设置在所述阻挡绝缘层上的导电层；以及
通过蚀刻所述导电层来形成彼此分离的多个所述线图案。
17.根据权利要求16所述的方法，其中，去除多个所述第二材料层的步骤包括以下步骤：
去除所述蚀刻停止层的设置在所述狭缝和所述垂直部之间的所述一部分以暴露底切区域。
18.根据权利要求17所述的方法，其中，形成所述阻挡绝缘层的步骤包括以下步骤：
形成所述阻挡绝缘层以覆盖所述底切区域的表面以及各个所述第一材料层的面向所述狭缝的侧壁。
19.根据权利要求11所述的方法，该方法还包括形成穿过所述蚀刻停止层和所述层叠物的多个沟道结构，
其中，所述绝缘层的所述水平部覆盖所述多个沟道结构。
20.根据权利要求19所述的方法，该方法还包括形成接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的对应沟道结构。
CN201910874509.1A 2018-11-21 2019-09-17 半导体装置及其制造方法 Active CN111211132B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0144622 2018-11-21
KR1020180144622A KR102629478B1 (ko) 2018-11-21 2018-11-21 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN111211132A CN111211132A (zh) 2020-05-29
CN111211132B true CN111211132B (zh) 2024-02-02

Family

ID=70728027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910874509.1A Active CN111211132B (zh) 2018-11-21 2019-09-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11177275B2 (zh)
KR (1) KR102629478B1 (zh)
CN (1) CN111211132B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000581A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220037575A (ko) * 2020-09-18 2022-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20220090957A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 스토퍼층을 포함하는 반도체 장치 및 이를 포함하는 전자 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867831A (zh) * 2011-07-08 2013-01-09 爱思开海力士有限公司 半导体器件及其制造方法
CN105321924A (zh) * 2014-06-03 2016-02-10 爱思开海力士有限公司 半导体器件及其制造方法
KR20170036877A (ko) * 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
CN108666324A (zh) * 2017-03-31 2018-10-16 旺宏电子股份有限公司 存储器结构及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142692B2 (ja) * 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
US10128261B2 (en) * 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8187936B2 (en) * 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8824183B2 (en) 2010-12-14 2014-09-02 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with vertical bit lines and select devices and methods thereof
KR20130072516A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20130116604A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
US8736069B2 (en) * 2012-08-23 2014-05-27 Macronix International Co., Ltd. Multi-level vertical plug formation with stop layers of increasing thicknesses
KR102007274B1 (ko) * 2013-01-15 2019-08-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9064970B2 (en) * 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
KR102074982B1 (ko) * 2013-04-09 2020-02-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
KR20150116510A (ko) * 2014-04-07 2015-10-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20160018921A (ko) 2014-08-07 2016-02-18 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9773803B2 (en) * 2014-09-08 2017-09-26 Toshiba Memory Corporation Non-volatile memory device and method of manufacturing same
WO2016093947A1 (en) * 2014-12-09 2016-06-16 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
US9576971B2 (en) * 2014-12-09 2017-02-21 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
KR20170023654A (ko) * 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102424368B1 (ko) * 2015-10-15 2022-07-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102424720B1 (ko) * 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR102568886B1 (ko) 2015-11-16 2023-08-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102499564B1 (ko) * 2015-11-30 2023-02-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102476691B1 (ko) * 2015-12-21 2022-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
KR102607825B1 (ko) * 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9991280B2 (en) * 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
KR102607833B1 (ko) * 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102681114B1 (ko) * 2016-10-28 2024-07-04 삼성전자주식회사 반도체 메모리 소자
US10163926B2 (en) * 2017-05-16 2018-12-25 Macronix International Co., Ltd. Memory device and method for fabricating the same
KR102421766B1 (ko) * 2017-07-07 2022-07-18 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867831A (zh) * 2011-07-08 2013-01-09 爱思开海力士有限公司 半导体器件及其制造方法
CN105321924A (zh) * 2014-06-03 2016-02-10 爱思开海力士有限公司 半导体器件及其制造方法
KR20170036877A (ko) * 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
CN106558591A (zh) * 2015-09-18 2017-04-05 三星电子株式会社 三维半导体器件
CN108666324A (zh) * 2017-03-31 2018-10-16 旺宏电子股份有限公司 存储器结构及其制造方法

Also Published As

Publication number Publication date
US11177275B2 (en) 2021-11-16
KR102629478B1 (ko) 2024-01-26
US11910604B2 (en) 2024-02-20
US20200161327A1 (en) 2020-05-21
CN111211132A (zh) 2020-05-29
KR20200059636A (ko) 2020-05-29
US20220037359A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
CN111613621B (zh) 半导体存储器装置
CN111106126B (zh) 半导体装置以及该半导体装置的制造方法
CN110911415B (zh) 半导体装置及其制造方法
CN110767657B (zh) 半导体装置及半导体装置的制造方法
US11910604B2 (en) Semiconductor device and method of manufacturing the same
CN110867447B (zh) 半导体器件以及该半导体器件的制造方法
CN111106121B (zh) 制造半导体装置的方法
CN112018125B (zh) 半导体存储器装置
KR102685508B1 (ko) 반도체 메모리 장치
CN111211124B (zh) 半导体装置的制造方法
CN111146205B (zh) 半导体装置及半导体装置的制造方法
US20240074189A1 (en) Semiconductor memory device and method of manufacturing the semiconductor memory device
US20240074190A1 (en) Semiconductor device
KR20230135406A (ko) 반도체 장치 및 그 제조 방법
CN116940121A (zh) 半导体存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant