CN108028063A - 交叉点存储器控制 - Google Patents

交叉点存储器控制 Download PDF

Info

Publication number
CN108028063A
CN108028063A CN201680053247.7A CN201680053247A CN108028063A CN 108028063 A CN108028063 A CN 108028063A CN 201680053247 A CN201680053247 A CN 201680053247A CN 108028063 A CN108028063 A CN 108028063A
Authority
CN
China
Prior art keywords
memory
control
addresses
memory cell
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680053247.7A
Other languages
English (en)
Inventor
R.W.曾
M.J.陶布
K.潘加尔
S.K.古利亚尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108028063A publication Critical patent/CN108028063A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及相变存储器控制。装置包括存储器控制器。存储器控制器包括字线（WL）控制模块和位线（BL）控制模块。存储器控制器至少部分地基于所接收的存储器地址来确定WL地址。存储器控制器还确定BL地址。装置还包括参数选择模块，所述参数选择模块至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。

Description

交叉点存储器控制
技术领域
本公开涉及存储器控制。
背景技术
交叉点存储器(例如三维（3D）交叉点技术)是典型地使用硫属化物材料以用于存储器元件的存储器设备。存储器元件是实际存储信息的单元。在操作中，交叉点存储器，例如，相变存储器，通过在非晶相和结晶相之间改变存储器元件的相而在存储器元件上存储信息。硫属化物材料可以展现结晶相或者非晶相，从而展现低或高的电导率。一般地，非晶相具有低电导率（高阻抗）且与重置状态（逻辑0）相关联，并且结晶相具有高电导率（低阻抗）且与设定状态（逻辑1）相关联。存储器元件可以包括在存储器单元中，存储器单元还包括选择器，即，耦合到存储元件的选择器件。选择器件配置为便于将多个存储器元件组合到阵列中。
相变存储器单元可以布置在交叉点存储器阵列中，交叉点存储器阵列包括布置在网格中的行地址线和列地址线。分别称为字线（WL）和位线（BL）的行地址线和列地址线在网格的形成中交叉，并且每一个存储器单元耦合在WL和BL之间的WL和BL交叉的地方（即，交叉点）。应当指出，行和列是便于提供交叉点存储器中的WL和BL的布置的定性描述的术语。
在读取操作中，跨存储器单元的差动偏置电压配置为大于最大设定电压并且小于用于存储器单元的最小重置电压。作为响应，取决于存储器元件是处于结晶状态（设定）还是处于非晶状态（重置），目标存储器单元可以或者可以不“迅速返回”。迅速返回是复合存储器元件的性质，该性质导致存储器元件的电导率上的突然（例如，以数十皮秒的量级）增加（和电阻上的对应减小）。耦合到存储器单元的感测电路配置为在感测时间间隔中检测迅速返回的存在或者缺失。迅速返回在感测间隔中的存在然后可以被解释为逻辑1，并且迅速返回在感测间隔期间的缺失被解释为逻辑0。
在编程操作期间，可以跨存储器单元维持差动偏置电压达第一时间段之久，所述第一时间段足以使存储器元件迅速返回。然后可以控制通过存储器元件的电流达第二时间段之久以便使存储器元件从非晶状态转变到结晶状态或者从结晶状态转变到非晶状态。
附图说明
所要求保护的主题的特征和优点将从与其一致的实施例的以下详细描述变得清楚明白，该描述应当参照随附各图进行考虑，其中：
图1图示了与本公开的若干实施例一致的系统框图；
图2图示了与本公开的一个实施例一致的用于存储器访问操作的示例时序图；
图3图示了与本公开的各种实施例一致的用于确定针对存储器单元阵列的控制信息的操作的流程图；以及
图4图示了与本公开的各种实施例一致的用于选择针对存储器单元的（多个）控制参数值的操作的流程图。
尽管将参照说明性实施例来进行以下详细描述，但是其许多更改、修改和变形对于本领域技术人员将变得清楚明白。
具体实施方式
在存储器访问操作中，可以通过向WL和BL施加相应电压并且然后向WL和BL施加一个或多个电流来选择、读取和/或编程（即，写入）目标存储器单元，WL和BL在目标存储器单元处交叉。BL和WL可以各自对应于具有分布式阻抗（即，每单位长度的阻抗）的传输线。分布式阻抗包括分布式电阻（即，每单位长度的电阻）和分布式电容（即，每单位长度的电容）。如由目标存储器单元看到的WL的有效阻抗涉及WL路径长度和WL的分布式阻抗。类似地，如由目标存储器单元看到的BL的有效阻抗涉及BL路径长度和BL的分布式阻抗。WL路径对应于目标存储器单元和WL的供应位置之间的WL的部分。BL路径对应于目标存储器单元和BL的供应位置之间的BL的部分。如本文中所使用，供应位置是在WL（或BL）上耦合到开关的输出端口的位置，开关配置为将所选WL（或BL）可控制地耦合到电压和/或电流源。
因而，对于给定WL源电压VWL、给定BL源电压VBL和给定源电流I，目标存储器单元处的所得差动电压VCELL和通过目标存储器单元的所得电流ICELL可以至少部分地基于WL路径长度以及至少部分地基于与目标存储器单元相关联的BL路径长度而变化。
VWL向WL的供应位置的施加和/或VBL向BL的供应位置的施加与实现目标存储器单元处的稳定状态值的VCELL之间的时间间隔的持续时间（即，时间延迟）涉及与WL路径和BL路径相关联的时间常量（即，RC时间常量）。每一个时间常量涉及相应WL和BL的路径长度、分布式电容和分布式电阻。时间延迟可以影响与选择存储器单元相关联的时间间隔的持续时间、与执行存储器访问操作（例如，从存储器单元读取和/或向存储器单元写入）相关联的时间间隔的持续时间和/或感测间隔的持续时间。例如，存储器读取操作的持续时间可以是以10纳秒（ns）的量级。在另一个示例中，存储器写入操作的持续时间可以是以100ns的量级。用于相对靠近WL和BL供应位置的存储器单元以及相对远离WL和BL供应位置的存储器单元的时间常量之间的差异为大约5到10ns。因而，时间延迟可以影响（多个）存储器访问时间，即，存储器访问等待时间。
如本文中描述的一个或多个存储器单元操作参数可以跨存储器单元的阵列而变化。例如，保持电流Ihold可以跨存储器单元的阵列而变化。Ihold对应于通过存储器单元的、配置为将存储器单元维持在导通状态中的最小电流。换言之，与目标存储器单元相关联的（多个）存储器单元操作参数（例如，Ihold）的（多个）值，可以涉及与目标存储器单元相关联的WL地址和/或BL地址。
一般地，本公开描述了配置为至少部分地基于与三维交叉点存储器中的目标存储器单元相关联的地址来选择至少一个控制参数的值的装置、系统和方法。三维交叉点存储器包括相变存储器，并且对应于还可以包括控制层的存储器单元的分层阵列。每一层可以包括存储器单元的阵列。每一个控制参数的（多个）值可以在操作之前确定并且在操作期间选择，或者可以在操作期间确定和选择。在交叉点存储器中，WL路径长度涉及目标BL地址，并且BL路径长度涉及目标WL地址。至少部分地基于与目标存储器单元相关联的目标WL地址和/或目标BL地址来选择（多个）控制参数值配置为适应有效阻抗随路径长度的变化和/或（多个）存储器单元操作参数（例如，Ihold）随位置的变化，如将在下文更加详细地描述。
可以针对每一个控制参数先验地确定一个或多个控制参数值。一个或多个控制参数值的先验确定可以例如包括在向存储器阵列106提供信号之前，在存储器阵列106和/或存储器控制器104的制造之前、期间或之后等等的所述一个或多个参数值的确定。每一个控制参数值可以涉及一个或多个WL地址和/或一个或多个BL地址。（多个）控制参数值可以与（多个）对应的WL地址和/或（多个）BL地址相关联，并且存储在查找表（LUT）中。在操作期间，（多个）所存储的控制参数值可以至少部分地基于目标WL地址和/或目标BL地址而从LUT选择。
如本文中所使用，控制参数包括原电压、（多个）源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲（例如，编程电流脉冲）持续时间。编程电流脉冲可以是设定脉冲（即，配置为向所选存储器单元写入逻辑1）或者重置脉冲（即，配置为向所选存储器单元写入逻辑0）。重置脉冲具有相关联的重置脉冲幅度和重置脉冲持续时间，并且设定脉冲具有相关联的设定脉冲幅度和设定脉冲持续时间。
通过目标存储器单元的电流脉冲的幅度和脉冲的时间持续时间可以影响存储器单元多么好地设定和重置。例如，目标存储器单元可以利用相对低的电流来选择，所述相对低的电流大于配置为将存储器单元维持在导通状态中的最小电流Ihold。在另一个示例中，可以通过在相对短的脉冲持续时间内施加具有相对高的电流幅度的脉冲来重置存储器单元。在另一个示例中，可以通过在相对较长的设定脉冲持续时间内施加中间电流幅度的范围来设定存储器单元。
配置为实现存储器访问操作的一个或多个控制参数的（多个）值可以至少部分地基于一个或多个存储器单元操作参数的标定值和分布来选择。与包括在存储器阵列中的每一个存储器单元相关联的存储器单元操作参数可以在存储器阵列之上变化。存储器单元操作参数包括（多个）存储器单元选择阈值电压、保持电流（Ihold）幅度、（多个）设定和重置编程电流幅度、以及（多个）设定和重置编程脉冲持续时间。例如，每一个存储器单元操作参数可以通过分布来描述，所述分布包括相关联的标定值以及通过用于存储器阵列的至少部分的最大值和最小值界定的值的范围。
在至少一个实施例中，装置、系统和方法配置为适应随WL路径长度和BL路径长度而变化的WL和BL的非零时间常量和损耗。装置、系统和方法可以进一步配置为适应存储器单元操作参数（例如，Ihold）随着存储器单元位置的变化。
装置、系统和方法配置为向存储器阵列提供一个或多个源电压值和一个或多个源电流值。（多个）源电压和/或（多个）源电流可以在相应供应位置处耦合到目标WL和/或目标BL。例如，供应位置可以对应于相应WL和/或BL的第一端。在另一个示例中，供应位置可以对应于沿WL和/或BL的位置。例如，供应位置可以定位于相应WL和/或BL的第一端和第二端之间的中心处。使供应位置定位于中心配置为减小和/或最小化由目标存储器单元看到的有效电阻。
在至少一个实施例中，装置、系统和方法配置为通过提供相对较为接近于标定操作值的、存储器单元处的差动电压VCELL和通过存储器单元的单元电流ICELL来减小能量消耗。在至少一个实施例中，装置、系统和方法配置为通过相比于相对更加远离的存储器单元而言，针对相对较为接近于目标WL和目标BL的源位置的存储器单元而减小电流脉冲持续时间来减小存储器阵列之上的存储器访问等待时间。装置、系统和方法可以通过相比于在整个存储器阵列之上提供“最差情况”相对大些的VCELL和/或ICELL而言，针对存储器阵列的相对较大部分而提供相对较为接近于标定值的VCELL和/或ICELL来进一步减少存储器访问误差。装置、系统和方法可以进一步配置为至少部分地基于目标WL地址和/或目标BL地址来供应对应于Ihold的ICELL值。
图1图示了与本公开的若干实施例一致的系统框图100。系统100包括处理器102、存储器控制器104和存储器阵列106。系统100可以包括一个或多个外围设备103。处理器102通过总线108耦合到存储器控制器104。处理器102可以向存储器控制器104提供（多个）存储器访问请求（即，（多个）读取和/或写入请求，所述请求包括（多个）存储器地址）和/或相关联的数据，并且可以从存储器控制器104接收所读取的数据。（多个）外围设备103可以包括但不限于（多个）用户接口设备（例如，显示器、键盘、触摸屏、鼠标、触摸板等）、（多个）有线和/或无线通信设备（例如，发送器、接收器等）、（多个）存储设备（例如，硬盘驱动、可移除存储介质、外部存储器、固态驱动等）等。应当指出，系统100出于说明和描述的方便而被简化了。存储器阵列106可以对应于交叉点存储器的至少部分，并且可以包括一个或多个拼块（tile），即，（多个）存储器阵列子块。存储器阵列106包括多个WL 115、多个BL 117和多个存储器单元，例如，存储器单元107、109、111。所述多个WL 115包括N+1个WL，例如，WL0，...，WLn，...，和WLN。所述多个BL 117包括M+1个BL，例如，BL0，...，BLm，...，和BLM。在一些实施例中，存储器子块可以是堆叠的。例如，所述多个WL 115、多个BL 117和多个存储器单元然后可以对应于存储器阵列106的一层。
每一个存储器单元耦合于WL和位线BL之间的WL和BL的交叉点处。例如，存储器单元107耦合于WLn和BLm之间的WLn和BLm的交叉点处。每一个存储器单元包括配置为存储信息的存储器元件，并且可以包括耦合到存储器元件的存储器单元选择器件。选择器件可以包括双向阈值开关、二极管、双极性结型晶体管、场效应晶体管等。存储器阵列106配置为存储二进制数据，并且可以向其写入（即，编程）或者从其读取。
每一个WL WL0，...，WLn，...，WLN可以由相应的WL地址来标识，并且每一个BLBL0，...，BLm，...，BLM可以由相应的BL地址来标识。存储器单元的位置然后可以通过在该存储器单元处交叉的WL和BL的地址来标识，例如，通过用于存储器单元107的WL WLn和BLBLm的地址来标识。
一个或多个控制参数中的每一个的一个或多个值可以先验地确定，如本文中所述。例如，（多个）外围设备103、处理器102和存储器控制器104可以配置为便于确定控制参数值。例如，控制参数值可以至少部分地基于与存储器阵列106的一个或多个存储器单元相关联的一个或多个存储器单元操作参数的一个或多个值来确定。例如，（多个）存储器单元操作参数值可以采用实验方式确定。在另一个示例中，控制参数值可以至少部分地基于存储器阵列106中的WL和BL的一个或多个性质来确定。性质可以例如包括分布式阻抗，所述分布式阻抗可以涉及材料性质。在另一个示例中，（多个）控制参数的（多个）值可以由用户经由（多个）外围设备103来设定。
例如，WL和/或BL源电压可以至少部分地基于实现目标存储器单元电流来确定。源电压配置为选择目标存储器单元，同时避免非目标存储器单元的错误选择。在另一个示例中，源电流幅度和脉冲持续时间可以至少部分地基于目标存储器单元的读取和/或编程准确度来确定，同时避免干扰非目标存储器单元。
通过使每一个控制参数值与一个或多个WL地址和/或一个或多个BL地址相关，控制参数值然后可以与一个或多个存储器单元相关联。例如，控制参数值可以由用户经由（多个）外围设备103而与（多个）WL地址和/或（多个）BL地址有关。在另一个示例中，控制参数值可以通过存储器控制器104而与（多个）WL地址和/或（多个）BL地址有关。
多个存储器单元可以组合在分组中。每一个分组可以配置为包括（多个）存储器单元，所述（多个）存储器单元具有在相应定义的值范围内的一个或多个相关联的存储器单元操作参数值。例如，相关联的存储器单元操作参数可以包括存储器单元选择和/或（多个）阈值电压、Ihold、设定和/或重置电流脉冲幅度和/或持续时间。存储器单元的每一个分组然后可以对应于存储器单元阵列106的部分，例如，分区。分区的数目和分区边界可以先验地确定，并且可以存储边界信息。（多个）外围设备103中的一个或多个可以配置为便于确定分区的数目和相关联的分区边界。例如，分区的数目及其相关联的分区边界可以至少部分地基于存储器阵列106的测量结果来确定。测量结果可以包括一个或多个WL和/或一个或多个BL的分布式阻抗和/或（多个）存储器单元操作参数。在另一个示例中，分区的数目和相关联的分区边界可以由用户设定。
存储器单元分区的数目和/或分区边界可以涉及用于电压和电流源的供应位置。在第一示例中，供应位置可以对应于WL和/或BL的相应第一端，如本文中所述。在第二示例中，供应位置可以对应于沿WL和BL的位置，例如，定位于中心。以该第二示例继续，（多个）WL源电压和/或（多个）源电流可以在BLm处或附近耦合于WL 115，并且BL源电压可以在WLn处或附近耦合于BL 117。索引m然后可以是M/2，并且索引n然后可以是N/2。
在实施例中，分区边界可以对应于（多个）WL和/或（多个）BL。例如，第一分区可以由BL0、BLm、WL0和WLn界定，第二分区可以由BLm、BLM、WL0和WLn界定等。在该示例中，分区的数目为四。可以确定目标存储器单元的位置，并且可以至少部分地基于在目标存储器单元处交叉的BL和WL的BL地址和WL地址以及至少部分地基于分区边界来标识包括存储器单元的分区的标识。控制参数值然后可以至少部分地基于所标识的分区来选择。
在另一个实施例中，分区边界可以通过涉及BL和WL地址的一个或多个函数和/或通过BL地址和/或WL地址来限定。例如，对于WL 115和BL 117的第一端处的供应位置，第一分区可以通过BL0、WL0以及穿过存储器单元109、107和111的线154来界定，并且第二分区可以通过线154、BLM和WLN来界定。在该示例中，对应于线154的函数可以确定为y=-(N/M)x+N，其中M和N是分别对应于BLM和WLN的索引。对应于WL0和BL0的索引为0和0，并且对应于WLn的索引为n，并且对应于BLM的索引为M。因而，WL索引在范围0到N中，并且BL索引在范围0到M中。变量x然后可以对应于BL索引，并且变量y然后可以对应于WL索引。第一分区然后可以对应于具有满足不等式y＜(-N/M)x+N的对应WL和BL索引的目标存储器单元，并且第二分区然后可以对应于具有满足不等式y＞(-N/M)x+N的对应WL和BL索引的目标存储器单元。分区边界（即，线154）上的存储器单元可以包括在第一分区或者第二分区中。因而，线154对应于涉及WL路径长度和BL路径长度的组合的分区边界。函数然后可以用于确定目标存储器单元是处于第一分区中还是第二分区中。
分区的数目可以受存储器阵列几何形状所约束。例如，对于三维交叉点存储器阵列，电压供应迹线（即，电压轨道）和电流源（例如，电流镜电路）可以配置为适合存储器阵列覆盖区（footprint）。换言之，存储器阵列的层可以包括电压轨道和（多个）电流镜。例如，分区的数目可以是以两个到四个的范围。在另一个示例中，分区的数目可以大于4。
分区的数目可以进一步与存储器阵列几何形状有关。例如，3DXP存储器阵列可以包括多个台面（即，层）。每一个WL和/或BL的分布式电阻对于一层可以是类似的，但是跨各层可以变化。在该示例中，分区可以对应于一层。
一个或多个控制参数的（多个）值然后可以与每一个所定义的分区相关联。每一个分区可以由WL地址范围和BL地址范围和/或由涉及WL地址和BL地址的函数来定义。在一些实施例中，WL和/或BL地址可以由索引表示。
然后可以形成使WL地址和BL地址与分区标识符相关的第一查找表（LUT）。例如，分区标识符可以对应于索引。每一个索引然后可以与WL地址范围和BL地址范围和/或涉及WL地址和BL地址和不等式指示符的函数相关联。每一个分区标识符然后可以与一个或多个控制参数的（多个）值相关联。例如，分区标识符和控制参数值可以包括在第二LUT中。
例如，用于每一个分区的控制参数可以包括WL和/或BL源电压值，涉及Ihold、设定电流幅度Iset(I设定)和/或重置电流幅度Ireset(I重置)的（多个）源电流值，和/或涉及设定电流和/或重置电流脉冲持续时间τset、τreset的（多个）时间持续时间值。分区的数目可以由存储器单元操作参数的范围来限定，和/或可以受存储器阵列几何形状所约束。例如，对于两个分区，第一分区可以对应于附近的分区，并且第二分区可以对应于远处的分区。在该示例中，术语“附近”和“远处”涉及包括在相应分区中的存储器单元和供应位置之间的电气距离。例如，附近和远处之间的分区边界对应于线154。
因而，可以先验地确定（多个）控制参数值、分区的数目和/或分区边界。存储器控制器104可以配置为实现至少一些控制参数值，例如，源电压和（多个）源电流。例如，存储器控制器104可以包括多个电压源和/或一个或多个电流源，如本文中所述。电压源的数目和电流源的数目可以涉及分区的数目和/或可以受存储器阵列106几何形状所约束，如本文中所述。（多个）控制参数值因而可以与一个或多个分区和/或一个或多个存储器单元相关联。（多个）控制参数值、相关联的分区信息和/或相关联的WL和/或BL地址范围可以存储到存储器控制器104。存储器控制器104和/或存储器控制器104的元件然后可以配置为在操作期间利用所存储的信息。
存储器控制器104包括存储器控制器模块110、WL控制模块114和BL控制模块116。存储器控制器模块110配置为执行与存储器控制器104相关联的操作。例如，存储器控制器模块110可以管理与处理器102（和（多个）外围设备103）的通信。存储器控制器模块110可以配置为存储（多个）控制参数值、相关联的分区信息和/或相关联的WL和/或BL地址范围（“控制信息”）。例如，存储器控制器模块110可以配置为将控制信息存储到控制信息存储器113。存储器控制器模块110可以进一步配置为将部分或者所有的控制信息提供给WL控制模块114和/或BL控制模块116。控制信息可以先验地确定和存储，并且可以先验地提供给WL控制模块114和BL控制模块116和/或在系统100的操作期间检索。
在操作期间，存储器控制器模块110可以配置为标识与每一个所接收的存储器地址相关联的一个或多个目标WL和/或（多个）目标BL。存储器控制器模块110配置为至少部分地基于（多个）所标识的目标WL和/或（多个）目标BL来管理WL控制模块114和BL控制模块116的操作。
WL控制模块114可以包括WL参数选择模块120和控制参数存储器121。在一些实施例中，WL控制模块114可以包括感测模块126。WL控制模块114包括WL驱动器逻辑130、WL控制逻辑132以及多个开关140a，…，140n，…，140N，集体地为WL开关140。开关140可以包括但不限于开关、晶体管（例如，双极性结型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）等）等。在一些实施例中，WL参数选择模块120、WL驱动器逻辑130和/或WL控制逻辑132可以组合到单个模块中。WL控制模块114配置为从存储器控制器模块110接收（多个）目标WL地址，并且选择一个或多个WL WL0，…，WLn，…，和/或WLN以用于读取和/或写入操作。WL控制模块114可以配置为通过将WL选择偏置电压耦合到目标WL而选择目标WL。
BL控制模块116可以包括BL参数选择模块124和控制参数存储器125。BL控制模块116可以包括感测模块126。BL控制模块116包括BL驱动器逻辑134、BL控制逻辑136以及多个开关142a，…，142m，…，142M，集体地为BL开关142。开关142可以包括但不限于开关、晶体管（例如，BJT、MOSFET等）等。在一些实施例中，BL参数选择模块124、BL驱动器逻辑134和/或BL控制逻辑136可以组合到单个模块中。BL控制模块116配置为选择一个或多个BL BL0，…，BLm，…，和/或BLM以用于读取和/或写入操作。BL控制模块116可以配置为通过将BL选择偏置电压耦合到目标BL而选择一个或多个目标BL BL0，…，BLm，…，和/或BLM。
WL控制模块114和BL控制模块116配置为从存储器控制模块110接收控制信息。例如，控制信息可以在系统100的初始加电时或附近进行接收。控制信息然后可以存储在（多个）控制参数存储器121和/或125中。所存储的控制信息然后可以在系统100的操作期间可用。
WL控制模块114配置为接收目标WL地址，并且BL控制模块116配置为从存储器控制器模块110接收目标BL地址。目标WL地址和目标BL地址对应于涉及来自例如处理器102的存储器访问操作请求的存储器地址。例如，WL参数选择模块120和WL驱动器逻辑130可以配置为接收目标WL地址，并且BL参数选择模块124和BL驱动器逻辑134可以配置为接收目标BL地址。在另一个示例中，WL参数选择模块120和/或BL参数选择模块124可以配置为接收目标WL地址和目标BL地址二者。
WL驱动器逻辑130和BL驱动器逻辑134配置为分别控制开关140和142以便在WL供应位置处选择性地向目标WL耦合WL控制逻辑132以及在BL供应位置处选择性地向目标BL耦合BL控制逻辑136。例如，对于目标存储器单元107，目标WL是WLn，并且目标BL是BLm。例如，WL供应位置可以对应于WLn的第一端141a，并且BL供应位置可以对应于BLm的第一端143a。在另一个示例中，WL供应位置可以对应于中间位置141b，并且BL供应位置可以对应于中间位置143b。在该第二示例中，开关140n的输出端口可以在中间位置141b处耦合到WLn，并且开关142m的输出端口可以在中间位置143b处耦合到BLm。
参数选择模块120、124配置为至少部分地基于目标WL地址和/或目标BL地址来确定和/或选择用于一个或多个控制参数的（多个）值。（多个）参数选择模块120和/或124可以配置为访问存储在（多个）相应的控制参数存储器121和/或125中的控制信息。（多个）参数选择模块120和/或124可以配置为至少部分地基于WL地址和BL地址以及至少部分地基于包括在控制参数存储器121、125中的分区边界来标识包括目标存储器单元的分区。（多个）参数选择模块120、124可以进一步配置为确定和/或选择与所标识的分区相关联的（多个）控制参数值。一个或两个参数选择模块120和/或124可以选择一个或多个控制参数值。所选值可以各自由相应的唯一标识符来表示。所选值和/或对应的标识符然后可以提供给WL控制逻辑132和BL控制逻辑136。
WL控制逻辑132可以配置为接收多个WL源电压VWL1，…，VWLp。在另一个示例中，WL控制逻辑132可以配置为接收一个或多个源电流I1，…，Iq。在另一个示例中，BL控制逻辑136可以配置为接收多个BL源电压VBL1，…，VBLr。源电压VWL1，…，VWLp、VBL1，…，VBLr和/或（多个）源电流I1，…，Iq先验地就确定了，如本文中所述。WL源电压、BL源电压和源电流的数目可以涉及分区的数目，如本文中所述。在另一个示例中，WL控制逻辑132可以包括计时器133。在该示例中，WL控制逻辑132可以配置为向目标WL（例如WLn）提供电流脉冲达脉冲持续时间时间间隔之久。脉冲持续时间可以由计时器133设定和/或控制。例如，脉冲持续时间可以涉及编程电流脉冲，如本文中所述。
WL控制逻辑132可以配置为经由所选开关将所选WL源电压VWL1，…，或VWLp耦合到目标WL的供应位置，例如，经由开关140n耦合到WLn的第一端141a或者中间位置141b。BL控制逻辑136可以配置为经由所选开关将所选BL源电压VBL1，…，或VBLr耦合到目标BL的供应位置，例如，经由开关142m耦合到BLm的第一端143a或者中间位置143b。源电压可以至少部分地基于从（多个）参数选择模块120和/或124接收的（多个）控制参数值和/或（多个）对应的标识符来选择。所选WL源电压和所选BL源电压配置为在目标存储器单元（例如，存储器单元107）处导致差动电压VCELL，所述差动电压VCELL适应与去往目标存储器单元107的WL路径和BL路径相关联的损耗。例如，至少部分地基于BLm的BL地址选择的BL源电压以及至少部分地基于WLn的WL地址选择的WL源电压可以配置为提供在存储器单元107的阈值电压的容差内的VCELL值。
所选WL源电压和所选BL源电压可以在选择时间间隔内耦合到相应的目标WL WLn和目标BL BLm。选择时间间隔的持续时间可以包括在（多个）控制参数存储器121和/或125中。选择时间间隔的持续时间可以涉及WL WLn地址和/或BL BLm地址。然后可以读取和/或编程目标存储器单元107。读取包括在感测时间间隔期间针对快速返回的存在或缺失来监控目标存储器单元107。感测时间间隔的持续时间可以涉及WL WLn地址和/或BL BLm地址。
WL控制逻辑132可以配置为经由所选开关将所选电流源I1，…，Iq耦合到目标WL的供应位置。电流源I1，…，Iq可以至少部分地基于从（多个）参数选择模块120和/或124接收的（多个）控制参数值和/或（多个）对应的标识符来选择。例如，所选源电流可以配置为在目标存储器单元107处导致存储器单元电流ICELL，所述存储器单元电流ICELL适应与WL路径相关联的损耗并且涉及为包括目标存储器单元107的分区所先验确定的保持电流Ihold。
编程目标存储器单元包括在一时间段（即，脉冲持续时间）内向所选WL（例如，WLn）的供应位置141a或141b施加源电流，如本文中所述。源电流幅度和脉冲持续时间值可以从控制参数存储器121检索。例如，源电流幅度Iset和持续时间τset可以配置为导致足以设定存储器单元107的存储器单元107处的持续时间和电流脉冲。在另一个示例中，源电流Ireset和持续时间τreset可以配置为导致足以重置存储器单元107的存储器单元107处的电流脉冲。
WL控制逻辑132可以配置为在脉冲持续时间时间间隔内经由所选开关（例如，开关140n）向目标WL的供应位置141a或141b耦合所选源电流I1，…，Iq。源电流和/或脉冲持续时间间隔可以至少部分地基于从（多个）参数选择模块120和/或124接收的（多个）控制参数值和/或（多个）对应的标识符来选择。所选源电流配置为导致通过目标存储器单元（例如，存储器单元107）的电流ICELL，所述电流ICELL适应与去往目标存储器单元107的WL路径和BL路径相关联的损耗。所选脉冲持续时间配置为适应与去往目标存储器单元107的WL路径和BL路径相关联的时间常量和/或电容。
因而，存储器控制器104可以配置为至少部分地基于存储器阵列中的目标存储器单元的WL地址和/或BL地址来选择一个或多个控制参数值。（多个）所选控制参数值配置为适应涉及与目标存储器单元相关联的WL路径和/或BL路径的损耗和/或时间延迟。所选控制参数值可以配置为适应（多个）存储器单元操作参数（例如，Ihold）在存储器阵列之上的变化。然后可以针对存储器阵列106减小与存储器访问操作相关联的能量消耗、存储器访问等待时间和/或误比特率。
因而，可以适应（多个）存储器单元操作参数在存储器单元阵列之上的变化。例如，至少部分地基于位置（即，WL地址和/或BL地址）选择重置脉冲持续时间配置为适应涉及WL路径长度和/或BL路径长度的RC时间常量的变化。能量效率可以改进，存储器单元的操作寿命可以增加，和/或热学干扰可以降低。
在另一个示例中，至少部分地基于位置选择WL和/或BL源电压配置为适应涉及WL路径长度和/或BL路径长度的电阻的变化（和损耗）。能量效率可以改进。存储器单元电流ICELL的控制可以改进，因而减少来自（多个）解除选择的存储器单元的影响离子化和/或后向传导。电流尖峰可以减少，由此减少对耦合到存储器单元阵列的外围的一个或多个外围开关（例如，晶体管）的损坏的可能性。
在另一个示例中，至少部分地基于位置选择WL和/或BL源电压、源电流和/或持续时间配置为适应跨存储器阵列的存储器单元阈值电压的变化（例如，由于季节变化引起）和/或涉及WL路径长度和/或BL路径长度的电阻的变化（和损耗）。
在另一个示例中，至少部分地基于位置选择（多个）源电流设定和/或重置脉冲幅度和/或（多个）持续时间配置为适应季节变化。存储器单元电流和存储器单元温度之间的关系涉及季节，因而，季节变化可以影响该关系。因而，至少部分地基于位置选择（多个）源电流设定和/或重置脉冲幅度和/或（多个）持续时间配置为实现期望的目标温度（例如，用于针对设定的晶体成核和/或生长，或者用于针对重置的融化）。编程准确度因而可以改进。
图2图示了与本公开的一个实施例一致的用于存储器访问操作的示例200时序图。示例200包括第一WL源电压波形202和第二源电压波形204、第一BL源电压波形212和第二BL源电压波形214。示例200还包括第一电流波形222和第二电流波形224。波形是时间的函数。电压和电流波形涉及选择存储器单元（例如，存储器单元107）以及对所选存储器单元107执行存储器访问操作。
在该示例200中，波形202、212和222对应于相对较为靠近相应BL和/或WL的供应位置定位的存储器单元的第一分区，并且波形204、214和224对应于相对比较远离相应BL和/或WL的供应位置定位的存储器单元的第二分区。第一源电压波形202和212配置为选择包括在第一分区中的目标存储器单元，并且第二源电压波形204和214配置为选择包括在第二分区中的目标存储器单元。第一差动源电压△VSEL1对应于电压VBL1和VWL1之间的差异，电压VBL1和VWL1分别是与波形202和212相关联的源电压值。第二差动源电压△VSEL2对应于电压VBL2和VWL2之间的差异，电压VBL2和VWL2分别是与波形204和214相关联的源电压值。△VSEL2大于△VSEL1，并且配置为相比于第一分区而言适应包括在第二分区中的WL路径和/或BL路径中的相对较大的损耗。较少的△VSEL1可以导致第一分区中相对较少的错误选择（即，非目标存储器单元的选择）。用于包括在第一分区中的目标存储器单元的差动单元偏置电压VCELL可以近似等于用于包括在第二分区中的目标存储器单元的差动偏置电压。
第一源电流波形222和第二源电流波形224图示了涉及选择和保持存储器单元以及编程存储器单元的源电流脉冲幅度。脉冲幅度Isel1、Isel2涉及用于分别包括在第一分区或者第二分区中的目标存储器单元的相应保持电流脉冲幅度。在该示例中，用于第一分区的保持电流Ihold1大于用于第二分区的保持电流Ihold2，因而，Isel1大于Isel2。Isel1和Isel2配置为实现分别大于或者等于第一和第二分区中的Ihold1和/或Ihold2的存储器单元电流。Isel1和Isel2可以先验地确定和存储，如本文中所述。
Iset对应于电流源设定脉冲幅度，并且Ireset对应于电流源重置脉冲幅度。Iset对于两个分区而言可以相同或者可以不相同。类似地，Ireset对于两个分区而言可以相同或者可以不相同。编程（多个）脉冲持续时间可以在两个分区之间不同。Iset和Ireset的值可以先验地确定，如本文中所述。
示例200还图示了第一编程脉冲持续时间τ1、第二编程脉冲持续时间τ2和第三编程脉冲持续时间τ3。第一和第二编程脉冲持续时间τ1、τ2分别对应于用于第一分区和第二分区的源重置电流脉冲持续时间。第二编程脉冲持续时间τ3对应于用于第一和第二分区的源设定电流脉冲持续时间。脉冲持续时间可以先验地确定，如本文中所述。
在时间t0处，将WL源电压和BL源电压施加于目标WL和目标BL的相应源位置。在时间t1处，已经选择目标存储器单元，并且将所选编程电流施加于目标WL的供应位置。t0和t1之间的时间间隔的持续时间对应于选择时间间隔τs。在选择时间间隔τs期间，可以将Isel1或Isel2施加于目标WL的供应位置，其配置为针对包括目标存储器单元的分区实现处于Ihold或以上的目标存储器单元电流。在对应于第一编程脉冲持续时间τ1的完成的时间t2处，包括在第一分区中的目标存储器单元的编程可以完成，并且Ireset电流源可以从目标WL解耦合。在对应于第二编程脉冲持续时间τ2的完成的时间t3处，包括在第二分区中的目标存储器单元的编程可以完成，并且Ireset电流源可以从目标WL解耦合。在对应于第三编程脉冲持续时间τ3的完成的时间τ4处，目标存储器单元的编程可以完成，并且Iset电流源可以从目标WL解耦合。
因而，示例200图示了用于存储器单元的两个分区的源选择偏置电压、选择电流、编程电流和编程脉冲持续时间。源选择偏置电压、编程电流和编程脉冲持续时间配置为适应与两个分区的相应WL路径和BL路径相关联的不等损耗和不等时间常量。选择电流配置为适应比用于第二（例如，远处的）分区的Ihold小的用于第一（例如，近处的）分区的Ihold。
因而，装置、系统和方法配置为至少部分地基于与交叉点存储器（例如，3DXP技术）中的目标存储器单元相关联的地址来选择至少一个控制参数的值。每一个控制参数的（多个）值可以在操作之前确定，并且在操作期间选择，或者可以在操作期间确定和选择。至少部分地基于与目标存储器单元相关联的目标WL地址和/或目标BL地址选择（多个）控制参数值配置为适应有效阻抗随着路径长度的变化和/或（多个）存储器单元操作参数（例如，Ihold）随着位置的变化，如本文中所述。
图3图示了与本公开的各种实施例一致的用于确定针对存储器单元阵列的控制信息的操作的流程图300。操作可以例如由（多个）外围设备103、处理器102和/或存储器控制器104来执行。流程图300描绘了示例性操作，所述示例性操作配置为确定和存储涉及存储器阵列（例如，存储器阵列106）的控制信息。特别地，流程图300描绘了示例性操作，所述示例性操作配置为确定作为WL和/或BL路径长度的函数的控制参数值，以使控制参数值与（多个）WL和/或BL地址相关，并且存储控制参数，如本文中所述。
在操作302处，流程图300的操作可以以开始而开启。在操作304处，控制参数值可以确定。例如，控制参数值可以采用实验方式确定和/或由例如用户设定。在操作306处，存储器控制器（例如，存储器控制器104）可以利用电压源和（多个）电流源进行配置。电压源和（多个）电流源可以涉及（多个）控制参数值。在操作308处，一个或多个WL和/或BL地址可以与控制参数值相关联。在操作310处，使WL和BL地址与控制参数值相关的控制信息可以存储到存储器控制器（例如，存储器控制器104）。在操作312处，程序流然后可以继续。
因而，流程图300的操作配置为选择和/或确定一个或多个控制参数值，将（多个）控制参数值与一个或多个WL和/或BL地址相关联，并且将控制信息存储到存储器控制器。
图4图示了与本公开的各种实施例一致的用于选择针对存储器单元的（多个）控制参数值的操作的流程图400。操作可以例如由存储器控制器（例如，存储器控制器104）执行，所述存储器控制器包括WL控制模块114、BL控制模块116、WL参数选择模块120和/或BL参数选择模块124。流程图400描绘了示例性操作，所述示例性操作配置为至少部分地基于存储器单元阵列中的目标存储器单元的位置来选择控制参数值。特别地，流程图400描绘了示例性操作，所述示例性操作配置为至少部分地基于用于存储器访问操作的WL地址和/或BL地址来选择控制参数值，如本文中所述。
在操作402处，流程图400的操作可以以开始而开启。在操作404处，可以至少部分地基于所接收的存储器地址而确定WL地址。在操作406处，BL地址可以确定。在操作408处，控制参数值可以至少部分地基于WL地址和/或BL地址中的至少一个选择和/或确定。例如，控制参数值可以使用LUT来选择。在操作410处，存储器单元可以选择。例如，存储器单元可以至少部分地基于WL地址和/或BL地址来选择。在操作412处，存储器访问操作可以对所选存储器单元执行。在操作414处，程序流然后可以继续。
因而，流程图400的操作配置为至少部分地基于WL和/或BL地址来选择和/或确定一个或多个控制参数值，以便选择用于（多个）存储器访问操作（例如，读取和/或编程）的存储器单元，以及使用（多个）所选控制参数值来执行（多个）存储器访问操作。因而，可以适应WL和/或BL路径阻抗和/或存储器单元操作参数（例如，Ihold）中的变化。
尽管图3和4图示了根据一个实施例的各种操作，但是要理解到，并非在图3和/或4中描绘的所有操作对于其它实施例都是必要的。实际上，本文中完全设想到的是，在本公开的其它实施例中，在图3和/或4中描绘的操作和/或本文描述的其它操作可以以没有在任何附图中具体示出的方式组合，但是仍然完全与本公开一致。因而，针对没有在一个附图中精确示出的特征和/或操作的权利要求被视为处于本公开的范围和内容内。
如在本文的任何实施例中所使用，术语“逻辑”和/或术语“模块”可以是指配置为执行前述操作中的任一个的应用、软件、固件和/或电路。软件可以体现为记录在非暂时性计算机可读存储介质上的软件封装体、代码、指令、指令集和/或数据。固件可以体现为硬编码（例如，非易失性）在存储器设备中的代码、指令或者指令集和/或数据。
如在本文的任何实施例中所使用，“电路”可以例如单个地或者以任何组合地包括硬接线电路、可编程电路（诸如，包括一个或多个单独的指令处理核的计算机处理器）、状态机电路和/或存储由可编程电路执行的指令的固件。逻辑和/或模块可以集体地或者单独地体现为形成较大系统的部分的电路，所述较大系统例如为集成电路（IC）、专用集成电路（ASIC）、片上系统（SoC）、台式计算机、膝上型计算机、平板计算机、服务器、智能电话等。
在一些实施例中，硬件描述语言可以用于规定用于本文描述的各种模块和/或电路的（多个）电路和/或逻辑实现。例如，在一个实施例中，硬件描述语言可以与超高速集成电路（VHSIC）硬件描述语言（VHDL）相符或者兼容，所述超高速集成电路（VHSIC）硬件描述语言（VHDL）使得能够实现本文描述的一个或多个电路和/或模块的半导体制造。VHDL可以与IEEE标准1076-1987、IEEE标准1076.2、IEEE 1076.1、VHDL-2006的IEEE草案3.0、VHDL-2008的IEEE草案4.0和/或IEEE VHDL标准和/或其它硬件描述标准的其它版本。
控制信息存储器113、控制参数存储器121和/或控制参数存储器125可以包括以下类型的存储器中的一个或多个：半导体固件存储器、可编程存储器、非易失性存储器、只读存储器、电可编程存储器、随机存取存储器、闪速存储器、磁盘存储器和/或光盘存储器。附加地或者可替换地，系统存储器可以包括其它和/或之后研发的类型的计算机可读存储器。
本文描述的操作的实施例可以实现在具有存储于其上的指令的计算机可读存储设备上，所述指令在由一个或多个处理器执行时执行所述方法。处理器可以包括例如处理单元和/或可编程电路。存储器设备可以包括：机器可读存储设备，包括任何类型的有形的非暂时存储设备，例如任何类型的盘，包括软盘、光盘、压缩盘只读存储器（CD-ROM）、压缩盘可再写（CD-RW）和磁光盘；半导体设备，诸如只读存储器（ROM）、随机存取存储器（RAM），诸如动态和静态RAM、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、闪速存储器、磁卡或光学卡；或者适用于存储电子指令的任何类型的存储设备。
因而，装置、系统和方法配置为至少部分地基于与交叉点存储器（例如，3DXP技术）中的目标存储器单元相关联的地址来选择至少一个控制参数的值。每一个控制参数的（多个）值可以在操作之前确定并且在操作期间选择，或者可以在操作期间确定和选择。至少部分地基于与目标存储器单元相关联的目标WL地址和/或目标BL地址选择（多个）控制参数值配置为适应有效阻抗随路径长度的变化和/或（多个）存储器单元操作参数（例如，Ihold）随位置的变化，如本文中所述。
示例
本公开的示例包括这样的主题材料，诸如方法、用于执行方法的动作的部件、设备、或者装置或系统，其涉及选择和/或确定与存储器单元相关联的控制参数的值，如下文所讨论。
示例1 根据该示例，提供了一种装置。该装置包括存储器控制器。存储器控制器包括字线（WL）控制模块和位线（BL）控制模块。存储器控制器要至少部分地基于所接收的存储器地址来确定WL地址。存储器控制器还要确定BL地址。示例还包括至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值的参数选择模块。
示例2 该示例包括示例1的元素，其中控制参数涉及选择和/或执行目标存储器单元上的存储器访问操作中的至少一个。
示例3 该示例包括示例1的元素，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
示例4 该示例包括示例1的元素，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
示例5 该示例包括根据示例1到4中任一项的元素，其中存储器控制器还包括控制信息存储器。
示例6 该示例包括示例5的元素，其中控制信息存储器存储控制信息，所述控制信息包括用于第一多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
示例7 该示例包括根据示例1到4中任一项的元素，其中WL控制模块和/或BL控制模块中的至少一个包括存储用于第二多个控制参数中的每一个的至少一个值的控制参数存储器。
示例8 该示例包括示例7的元素，其中控制参数存储器包括查找表。
示例9 该示例包括根据示例1到4中任一项的元素，其中所选值涉及与WL地址和BL地址中的至少一个相关联的有效阻抗。
示例10 该示例包括根据示例1到4中任一项的元素，其中所选值涉及与BL地址相关联的WL路径长度和/或与WL地址相关联的BL路径长度中的至少一个。
示例11 该示例包括示例10的元素，其中所选值涉及与WL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例12 该示例包括示例10的元素，其中所选值涉及与BL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例13 该示例包括根据示例1到4中任一项的元素，其中所选值涉及至少一个操作参数中的变化。
示例14 该示例包括示例13的元素，其中所述至少一个操作参数从包括以下的组中选择：存储器单元选择阈值电压、保持电流幅度、设定编程电流幅度、重置编程电流幅度、设定编程脉冲持续时间和重置编程脉冲持续时间。
示例15 该示例包括示例3的元素，其中源电流幅度对应于保持电流、重置编程电流和/或设定编程电流中的至少一个。
示例16 该示例包括示例3的元素，其中源脉冲持续时间对应于重置脉冲持续时间或者设定脉冲持续时间。
示例17 该示例包括根据示例1到4中任一项的元素，其中所选值涉及存储器单元阵列的分区。
示例18 该示例包括根据示例1到4中任一项的元素，其中WL控制模块将源电压和/或源电流中的至少一个可控制地耦合到WL供应位置。
示例19 该示例包括根据示例1到4中任一项的元素，其中BL控制模块将源电压可控制地耦合到BL供应位置。
示例20 该示例包括根据示例1到4中任一项的元素，其中WL控制模块包括计时器，所述计时器设定脉冲持续时间。
示例21 该示例包括根据示例1到4中任一项的元素，其中WL控制模块包括多个电压源。
示例22 该示例包括示例21的元素，其中WL控制模块还包括至少一个电流源。
示例23 该示例包括根据示例1到4中任一项的元素，其中BL控制模块包括多个电压源。
示例24 该示例包括根据示例1到4中任一项的元素，其中参数选择模块是BL参数选择模块，并且控制参数是BL源电压。
示例25 该示例包括根据示例1到4中任一项的元素，其中参数选择模块是WL参数选择模块，并且控制参数是WL源电压。
示例26 该示例包括根据示例1到4中任一项的元素，其中参数选择模块是WL参数选择模块，并且控制参数是源电流。
示例27 根据该示例，提供了一种方法。该方法包括通过存储器控制器至少部分地基于所接收的存储器地址来确定字线（WL）地址；通过存储器控制器确定位线（BL）地址；以及通过参数选择模块至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。
示例28 该示例包括示例27的元素，其中控制参数涉及选择和/或执行目标存储器单元上的存储器访问操作中的至少一个。
示例29 该示例包括示例27的元素，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
示例30 该示例包括示例27的元素，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
示例31 该示例包括示例27的元素，并且还包括通过控制信息存储器存储控制信息。
示例32 该示例包括示例31的元素，其中控制信息包括用于第一多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
示例33 该示例包括示例27的元素，并且还包括通过WL控制模块和/或BL控制模块中的至少一个而将用于第二多个控制参数中的每一个的至少一个值存储到控制参数存储器。
示例34 该示例包括示例33的元素，其中控制参数存储器包括查找表。
示例35 该示例包括示例27的元素，其中所选值涉及与WL地址和BL地址中的至少一个相关联的有效阻抗。
示例36 该示例包括示例27的元素，其中所选值涉及与BL地址相关联的WL路径长度和/或与WL地址相关联的BL路径长度中的至少一个。
示例37 该示例包括示例36的元素，其中所选值涉及与WL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例38 该示例包括示例36的元素，其中所选值涉及与BL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例39 该示例包括示例27的元素，其中所选值涉及至少一个操作参数中的变化。
示例40 该示例包括示例39的元素，其中所述至少一个操作参数从包括以下的组中选择：存储器单元选择阈值电压、保持电流幅度、设定编程电流幅度、重置编程电流幅度、设定编程脉冲持续时间和重置编程脉冲持续时间。
示例41 该示例包括示例29的元素，其中源电流幅度对应于保持电流、重置编程电流和/或设定编程电流中的至少一个。
示例42 该示例包括示例29的元素，其中源脉冲持续时间对应于重置脉冲持续时间或者设定脉冲持续时间。
示例43 该示例包括示例27的元素，其中所选值涉及存储器单元阵列的分区。
示例44 该示例包括示例27的元素，并且还包括通过WL控制模块将源电压和/或源电流中的至少一个可控制地耦合到WL供应位置。
示例45 该示例包括示例27的元素，并且还包括通过BL控制模块将源电压可控制地耦合到BL供应位置。
示例46 该示例包括示例27的元素，并且还包括通过计时器设定脉冲持续时间。
示例47 该示例包括示例27的元素，其中WL控制模块包括多个电压源。
示例48 该示例包括示例47的元素，其中WL控制模块还包括至少一个电流源。
示例49 该示例包括示例27的元素，其中BL控制模块包括多个电压源。
示例50 该示例包括示例27的元素，其中参数选择模块是BL参数选择模块，并且控制参数是BL源电压。
示例51 该示例包括示例27的元素，其中参数选择模块是WL参数选择模块，并且控制参数是WL源电压。
示例52 该示例包括示例27的元素，其中参数选择模块是WL参数选择模块，并且控制参数是源电流。
示例53 根据该示例，提供了一种系统。该系统包括处理器；交叉点存储器阵列和存储器控制器。交叉点存储器阵列包括存储器单元、字线（WL）和位线（BL）。存储器单元耦合在字线与位线之间。存储器控制器包括WL控制模块；BL控制模块；和参数选择模块。存储器控制器至少部分地基于所接收的存储器地址来确定WL地址。存储器控制器还确定BL地址。参数选择模块至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。
示例54 该示例包括示例53的元素，其中控制参数涉及选择和/或执行存储器单元上的存储器访问操作中的至少一个。
示例55 该示例包括示例53的元素，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
示例56 该示例包括示例53的元素，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
示例57 该示例包括根据示例53到56中任一项的元素，其中存储器控制器还包括控制信息存储器。
示例58 该示例包括示例57的元素，其中控制信息存储器存储控制信息，所述控制信息包括用于第一多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
示例59 该示例包括根据示例53到56中任一项的元素，其中WL控制模块和/或BL控制模块中的至少一个包括存储用于第二多个控制参数中的每一个的至少一个值的控制参数存储器。
示例60 该示例包括示例59的元素，其中控制参数存储器包括查找表。
示例61 该示例包括根据示例53到56中任一项的元素，其中所选值涉及与WL地址和BL地址中的至少一个相关联的有效阻抗。
示例62 该示例包括根据示例53到56中任一项的元素，其中所选值涉及与BL地址相关联的WL路径长度和/或与WL地址相关联的BL路径长度中的至少一个。
示例63 该示例包括示例62的元素，其中所选值涉及与WL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例64 该示例包括示例62的元素，其中所选值涉及与BL路径长度有关的时间常量和/或有效电阻中的至少一个。
示例65 该示例包括示例62的元素，其中WL路径长度对应于WL供应位置与存储器单元之间的距离。
示例66 该示例包括示例62的元素，其中BL路径长度对应于BL供应位置与存储器单元之间的距离。
示例67 该示例包括根据示例53到56中任一项的元素，其中所选值涉及至少一个操作参数中的变化。
示例68 该示例包括示例67的元素，其中所述至少一个操作参数从包括以下的组中选择：存储器单元选择阈值电压、保持电流幅度、设定编程电流幅度、重置编程电流幅度、设定编程脉冲持续时间和重置编程脉冲持续时间。
示例69 该示例包括示例55的元素，其中源电流幅度对应于保持电流、重置编程电流和/或设定编程电流中的至少一个。
示例70 该示例包括示例55的元素，其中源脉冲持续时间对应于重置脉冲持续时间或者设定脉冲持续时间。
示例71 该示例包括根据示例53到56中任一项的元素，其中所选值涉及存储器单元阵列的分区。
示例72 该示例包括根据示例53到56中任一项的元素，其中存储器阵列包括多个分区。
示例73 该示例包括示例72的元素，其中分区的数目为两个。
示例74 该示例包括示例72的元素，其中分区的数目在两个到四个的范围中。
示例75 该示例包括示例72的元素，其中分区的数目涉及至少一个存储器单元操作参数。
示例76 该示例包括示例72的元素，其中分区的数目涉及存储器阵列的大小。
示例77 该示例包括示例72的元素，其中分区的数目涉及包括在存储器控制器中的电流源的数目和/或电压源的数目中的至少一个。
示例78 该示例包括示例72的元素，其中每一个分区由WL地址范围和/或BL地址范围来限定。
示例79 该示例包括示例72的元素，其中分区的数目为两个，并且这两个分区通过使WL地址范围与BL地址范围相关的线来界定。
示例80 该示例包括根据示例53到56中任一项的元素，其中WL控制模块将源电压和/或源电流中的至少一个可控制地耦合到WL供应位置。
示例81 该示例包括示例80的元素，其中WL供应位置对应于WL的第一端。
示例82 该示例包括示例80的元素，其中WL供应位置对应于沿WL的中间位置。
示例83 该示例包括示例80的元素，其中中间位置对应于WL的中心位置。
示例84 该示例包括根据示例53到56中任一项的元素，其中BL控制模块将源电压可控制地耦合到BL供应位置。
示例85 该示例包括示例84的元素，其中BL供应位置对应于BL的第一端。
示例86 该示例包括示例84的元素，其中BL供应位置对应于沿BL的中间位置。
示例87 该示例包括示例84的元素，其中中间位置对应于BL的中心位置。
示例88 该示例包括根据示例53到56中任一项的元素，其中WL控制模块包括计时器，所述计时器设定脉冲持续时间。
示例89 该示例包括根据示例53到56中任一项的元素，其中WL控制模块包括多个电压源。
示例90 该示例包括示例89的元素，其中WL控制模块还包括至少一个电流源。
示例91 该示例包括根据示例53到56中任一项的元素，其中BL控制模块包括多个电压源。
示例92 该示例包括根据示例53到56中任一项的元素，其中参数选择模块是BL参数选择模块，并且控制参数是BL源电压。
示例93 该示例包括根据示例53到56中任一项的元素，其中参数选择模块是WL参数选择模块，并且控制参数是WL源电压。
示例94 该示例包括根据示例53到56中任一项的元素，其中参数选择模块是WL参数选择模块，并且控制参数是源电流。
示例95 根据该示例，提供了一种系统。该系统包括布置为执行示例27到52中任一项的示例的至少一个设备。
示例96 根据该示例，提供了一种设备。该设备包括执行示例27到52中任一项的示例的部件。
示例97 一种具有存储在其上的指令的计算机可读存储设备，所述指令在由一个或多个处理器执行时导致以下操作，包括：根据示例27到52中任一项的方法。
已经在本文中描述了各种特征、方面和实施例。所述特征、方面和实施例准许与彼此的组合以及变化和修改，如将由本领域技术人员理解的。本公开因此应当视为涵盖这样的组合、变形和修改。

Claims (24)

1.一种装置，包括：
存储器控制器，所述存储器控制器包括字线（WL）控制模块和位线（BL）控制模块，所述存储器控制器至少部分地基于所接收的存储器地址来确定WL地址，所述存储器控制器还确定BL地址；以及
参数选择模块，至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。
2.权利要求1所述的装置，其中控制参数涉及选择和/或执行目标存储器单元上的存储器访问操作中的至少一个。
3.权利要求1所述的装置，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
4.权利要求1所述的装置，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
5.权利要求1到4中任一项所述的装置，其中所述存储器控制器还包括控制信息存储器。
6.权利要求5所述的装置，其中控制信息存储器存储控制信息，所述控制信息包括用于多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
7.根据权利要求1到4中任一项所述的装置，其中WL控制模块和/或BL控制模块中的至少一个包括存储用于多个控制参数中的每一个的至少一个值的控制参数存储器。
8.一种方法，包括：
通过存储器控制器至少部分地基于所接收的存储器地址来确定字线（WL）地址；
通过存储器控制器确定位线（BL）地址；以及
通过参数选择模块至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。
9.权利要求8所述的方法，其中控制参数涉及选择和/或执行目标存储器单元上的存储器访问操作中的至少一个。
10.权利要求8所述的方法，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
11.权利要求8所述的方法，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
12.权利要求8所述的方法，还包括：
通过控制信息存储器存储控制信息。
13.权利要求12所述的方法，其中控制信息包括用于多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
14.权利要求8所述的方法，还包括：
通过WL控制模块和/或BL控制模块中的至少一个将用于多个控制参数中的每一个的至少一个值存储到控制参数存储器。
15.一种系统，包括：
处理器；
交叉点存储器阵列，包括存储器单元、字线（WL）和位线（BL），所述存储器单元耦合在所述字线与位线之间；以及
存储器控制器，包括：
WL控制模块；
BL控制模块；以及
参数选择模块，
所述存储器控制器至少部分地基于所接收的存储器地址来确定WL地址，所述存储器控制器还确定BL地址，
所述参数选择模块至少部分地基于WL地址和/或BL地址中的至少一个来选择控制参数的值。
16.权利要求15所述的系统，其中控制参数涉及选择和/或执行存储器单元上的存储器访问操作中的至少一个。
17.权利要求15所述的系统，其中控制参数从包括以下的组中选择：源电压、源电流幅度、选择时间间隔持续时间、感测时间间隔持续时间和源脉冲持续时间。
18.权利要求15所述的系统，其中所选值与WL地址范围和/或BL地址范围中的至少一个相关联。
19.根据权利要求15到18中任一项所述的系统，其中存储器控制器还包括控制信息存储器。
20.权利要求19所述的系统，其中控制信息存储器存储控制信息，所述控制信息包括用于多个控制参数中的每一个的至少一个值以及相关联的分区信息、相关联的WL地址范围和/或相关联的BL地址范围中的至少一个。
21.根据权利要求15到18中任一项所述的系统，其中WL控制模块和/或BL控制模块中的至少一个包括存储用于多个控制参数中的每一个的至少一个值的控制参数存储器。
22.一种系统，包括布置为执行权利要求8到14中任一项所述的方法的至少一个设备。
23.一种设备，包括执行权利要求8到14中任一项所述的方法的部件。
24.一种具有存储在其上的指令的计算机可读存储设备，所述指令在由一个或多个处理器执行时导致以下操作，包括：根据权利要求8到14中任一项所述的方法。
CN201680053247.7A 2015-09-14 2016-08-09 交叉点存储器控制 Pending CN108028063A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/853,246 US9601193B1 (en) 2015-09-14 2015-09-14 Cross point memory control
US14/853246 2015-09-14
PCT/US2016/046135 WO2017048411A1 (en) 2015-09-14 2016-08-09 Cross point memory control

Publications (1)

Publication Number Publication Date
CN108028063A true CN108028063A (zh) 2018-05-11

Family

ID=58238934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680053247.7A Pending CN108028063A (zh) 2015-09-14 2016-08-09 交叉点存储器控制

Country Status (5)

Country Link
US (3) US9601193B1 (zh)
EP (2) EP3350809A4 (zh)
CN (1) CN108028063A (zh)
TW (1) TWI708141B (zh)
WO (1) WO2017048411A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601193B1 (en) 2015-09-14 2017-03-21 Intel Corporation Cross point memory control
KR102544160B1 (ko) * 2016-09-19 2023-06-16 에스케이하이닉스 주식회사 전압 제어 장치
US10032508B1 (en) 2016-12-30 2018-07-24 Intel Corporation Method and apparatus for multi-level setback read for three dimensional crosspoint memory
US10090067B1 (en) 2017-05-30 2018-10-02 Seagate Technology Llc Data storage device with rewritable in-place memory
US10068663B1 (en) 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US11449431B2 (en) 2017-05-30 2022-09-20 Seagate Technology Llc Data storage device with rewritable in-place memory
US10147501B1 (en) 2017-05-30 2018-12-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10360977B2 (en) 2018-03-30 2019-07-23 Intel Corporation Tailoring current magnitude and duration during a programming pulse for a memory device
KR20200123898A (ko) 2019-04-22 2020-11-02 삼성전자주식회사 상이한 동작 모드들에서 동작하는 뱅크들을 포함하는 불휘발성 메모리 장치, 메모리 컨트롤러의 동작 방법, 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치
TWI695385B (zh) * 2019-05-31 2020-06-01 旺宏電子股份有限公司 非揮發性記憶體與其操作方法
KR20200145320A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US11043268B2 (en) * 2019-07-16 2021-06-22 Samsung Electronics Co., Ltd. Resistive memory devices and methods of operating resistive memory devices including adjustment of current path resistance of a selected memory cell in a resistive memory device
JP2023516345A (ja) * 2020-03-03 2023-04-19 マイクロン テクノロジー，インク． マルチデッキメモリアレイについての改善されたアーキテクチャ
US11397657B1 (en) 2021-01-07 2022-07-26 Micron Technology, Inc. Managing memory objects that are assigned a respective designation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373475A (en) * 1991-08-13 1994-12-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device in which the number of word lines selected simultaneously in a refresh mode is externally selectable and method of manufacturing the same
JP2002367390A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US20030026142A1 (en) * 2001-08-03 2003-02-06 Nec Corporation Semiconductor memory having a defective memory cell relieving circuit
US20040233709A1 (en) * 2003-05-22 2004-11-25 Kenji Tsuchida MRAM having memory cell array in which cross-point memory cells are arranged by hierarchical bit line scheme and data read method thereof
US20050122810A1 (en) * 2003-12-04 2005-06-09 Jung-Bae Lee Methods and systems for dynamically selecting word line off times and/or bit line equalization start times in memory devices
CN101331553A (zh) * 2005-12-16 2008-12-24 夏普株式会社 非易失性半导体存储器件
CN101727979A (zh) * 2008-10-10 2010-06-09 株式会社东芝 半导体存储装置
CN101819817A (zh) * 2009-02-26 2010-09-01 索尼公司 存储设备及其操作方法
CN103247347A (zh) * 2012-02-11 2013-08-14 三星电子株式会社 提供智能存储器架构的方法和系统

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0617372A1 (en) * 1993-03-25 1994-09-28 International Business Machines Corporation Apparatus for determing the optimal value of a control parameter and use of the apparatus
US5627784A (en) * 1995-07-28 1997-05-06 Micron Quantum Devices, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US6073204A (en) * 1997-04-23 2000-06-06 Micron Technology, Inc. Memory system having flexible architecture and method
US6438670B1 (en) * 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
US6374323B1 (en) * 1998-11-16 2002-04-16 Infineon Technologies Ag Computer memory conflict avoidance using page registers
DE69940061D1 (de) * 1999-09-30 2009-01-22 St Microelectronics Srl Speicherprüfverfahren und nicht-fluchtiger Speicher mit niedriger Fehlerverdeckungswahrscheinlichkeit
US6321282B1 (en) * 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
JP2001216800A (ja) * 2000-02-01 2001-08-10 Fujitsu Ltd 半導体集積回路および半導体集積回路の特性調整方法
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8139409B2 (en) * 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US7342829B2 (en) * 2005-09-30 2008-03-11 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating a memory device
DE102005052293B4 (de) * 2005-11-02 2013-08-14 Infineon Technologies Ag Speicherschaltung und Verfahren zum Schreiben in einen Zielspeicherbereich
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US20080205120A1 (en) * 2007-02-23 2008-08-28 Chih-Ta Star Sung Multiple layer random accessing memory
JP2009211735A (ja) 2008-02-29 2009-09-17 Toshiba Corp 不揮発性記憶装置
US7903462B1 (en) * 2008-04-04 2011-03-08 Link A Media Devices Corporation E/P durability by using a sub-range of a full programming range
US8225031B2 (en) * 2008-10-30 2012-07-17 Hewlett-Packard Development Company, L.P. Memory module including environmental optimization
US8874825B2 (en) * 2009-06-30 2014-10-28 Sandisk Technologies Inc. Storage device and method using parameters based on physical memory block location
JP2011040112A (ja) 2009-08-06 2011-02-24 Toshiba Corp 不揮発性半導体記憶装置
US9378831B2 (en) * 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US20110297912A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
KR101681738B1 (ko) * 2010-06-11 2016-12-02 삼성전자주식회사 더미 메모리 셀을 포함하는 불휘발성 메모리 장치 및 그것의 프로그램 방법
US20120036315A1 (en) 2010-08-09 2012-02-09 International Business Machines Corporation Morphing Memory Architecture
JP2012203936A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
KR101762828B1 (ko) * 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
JP5813380B2 (ja) * 2011-06-03 2015-11-17 株式会社東芝 半導体記憶装置
KR101792870B1 (ko) 2011-06-21 2017-11-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101866293B1 (ko) * 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
US20130135919A1 (en) * 2011-11-25 2013-05-30 Makoto Hamada Semiconductor storage device
KR101938659B1 (ko) * 2012-02-29 2019-01-15 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US8638608B2 (en) * 2012-03-26 2014-01-28 Sandisk Technologies Inc. Selected word line dependent select gate voltage during program
JP5548319B2 (ja) 2012-04-20 2014-07-16 パナソニック株式会社 不揮発性記憶素子の駆動方法
US8848431B2 (en) * 2012-07-30 2014-09-30 Honeywell International Inc. Magnetic field sensing using magnetoresistive random access memory (MRAM) cells
KR20140021321A (ko) * 2012-08-10 2014-02-20 에스케이하이닉스 주식회사 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템
KR20150024685A (ko) * 2013-08-27 2015-03-09 삼성전자주식회사 특성이 서로 다른 칩으로 구성된 메모리 모듈
KR20150034552A (ko) * 2013-09-26 2015-04-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102233810B1 (ko) * 2014-02-03 2021-03-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
US9343164B2 (en) * 2014-03-07 2016-05-17 Sandisk Technologies Inc. Compensating source side resistance versus word line
US9601193B1 (en) * 2015-09-14 2017-03-21 Intel Corporation Cross point memory control

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373475A (en) * 1991-08-13 1994-12-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device in which the number of word lines selected simultaneously in a refresh mode is externally selectable and method of manufacturing the same
JP2002367390A (ja) * 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US20030026142A1 (en) * 2001-08-03 2003-02-06 Nec Corporation Semiconductor memory having a defective memory cell relieving circuit
US20040233709A1 (en) * 2003-05-22 2004-11-25 Kenji Tsuchida MRAM having memory cell array in which cross-point memory cells are arranged by hierarchical bit line scheme and data read method thereof
US20050122810A1 (en) * 2003-12-04 2005-06-09 Jung-Bae Lee Methods and systems for dynamically selecting word line off times and/or bit line equalization start times in memory devices
CN101331553A (zh) * 2005-12-16 2008-12-24 夏普株式会社 非易失性半导体存储器件
CN101727979A (zh) * 2008-10-10 2010-06-09 株式会社东芝 半导体存储装置
CN101819817A (zh) * 2009-02-26 2010-09-01 索尼公司 存储设备及其操作方法
CN103247347A (zh) * 2012-02-11 2013-08-14 三星电子株式会社 提供智能存储器架构的方法和系统

Also Published As

Publication number Publication date
EP3350809A4 (en) 2019-04-17
US20170076794A1 (en) 2017-03-16
US20190096482A1 (en) 2019-03-28
EP3503109B1 (en) 2022-05-04
TW201719414A (zh) 2017-06-01
US9601193B1 (en) 2017-03-21
EP3503109A1 (en) 2019-06-26
EP3350809A1 (en) 2018-07-25
TWI708141B (zh) 2020-10-21
US10134468B2 (en) 2018-11-20
WO2017048411A1 (en) 2017-03-23
US10546634B2 (en) 2020-01-28
US20170229172A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
CN108028063A (zh) 交叉点存储器控制
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
US10043576B2 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10026782B2 (en) Implementation of VMCO area switching cell to VBL architecture
Li et al. An overview of non-volatile memory technology and the implication for tools and architectures
US10147876B1 (en) Phase change memory electrode with multiple thermal interfaces
US9312002B2 (en) Methods for programming ReRAM devices
CN103137191B (zh) 用于对相变存储器单元编程的方法和装置
CN104412326A (zh) 电阻性存储器的稳定
TW201101303A (en) Programming reversible resistance switching elements
CN102473456B (zh) 非易失性存储器的层级式交点阵列
CN105070735A (zh) 三维阻变存储器件及其操作方法
CN107533864A (zh) 相变存储器电流
US9646660B2 (en) Selectable memory access time
US8897058B2 (en) Nonvolatile memory apparatus and method for driving the same
CN104160450B (zh) 非易失性半导体存储装置
CN105144297A (zh) 电阻可变存储器感测
US10839897B1 (en) Set/reset methods for crystallization improvement in phase change memories
CN105869670A (zh) 电阻式随机存取存储器
WO2019156730A1 (en) Write-once read-many amorphous chalcogenide-based memory
CN102890963B (zh) 一种非易失性随机存储器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180511

RJ01 Rejection of invention patent application after publication