CN107958929A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107958929A
CN107958929A CN201710722930.1A CN201710722930A CN107958929A CN 107958929 A CN107958929 A CN 107958929A CN 201710722930 A CN201710722930 A CN 201710722930A CN 107958929 A CN107958929 A CN 107958929A
Authority
CN
China
Prior art keywords
type
semiconductor
igbt
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710722930.1A
Other languages
English (en)
Inventor
石井宪
石井宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107958929A publication Critical patent/CN107958929A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置，具备IGBT和用于保护该IGBT的二极管，能维持耐压且降成本。在有源区(41)，在半导体基板(1)的正面侧设有IGBT(10)的MOS栅。在边缘终端区(42)，在半导体基板(1)的正面隔着场氧化膜(31)设有齐纳二极管(20)。半导体基板(1)是将具备在n‑型的起始晶片(1)的一个主面的表面层使硼扩散成的p+型扩散层(2)的扩散晶片切断而单片化得到的半导体芯片。IGBT(10)的最外p+型区(6a)隔着场氧化膜(31)在深度方向上与齐纳二极管(20)对置。p+型扩散层(2)厚度为100μm以上。n‑型漂移区(3)厚度为100μm以上。半导体基板(1)厚度为200μm以上。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
作为汽车等中使用的将导入到发动机的燃料室内的混合气点燃而使其燃烧的内燃机用点火装置的构成部，有根据发动机控制单元(ECU：Engine Control Unit)的信号来控制供给到点火线圈的初级侧线圈的低压电流的半导体装置(点火器)。在该点火器中，从栅极控制的容易性考虑，目前主要使用IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)。
图12是表示通常的内燃机点火装置的电路构成的电路图。图13是表示通常的点火器的电路构成的电路图。图12所示的内燃机点火装置100具备点火器101、点火线圈102和火花塞103。点火器101具备作为使流到点火线圈的初级侧线圈的低压电流通断的开关的IGBT111，和控制该IGBT 111的控制电路·保护电路112。IGBT 111是根据来自ECU 104的电信号使从电池(14V)流到点火线圈102的初级侧线圈的低压电流通断的开关。
IGBT 111的集电极端子C(点火器101的高电位侧端子)与点火线圈102的初级侧线圈连接。IGBT 111的发射极端子E(点火器101的低电位侧端子)接地(ground)。IGBT 111的栅极端子G与ECU 104的栅极驱动电路连接。点火线圈102通过相互感应作用使供给到初级侧线圈的低压电流升压，而使次级侧线圈产生与匝数比对应的高压电流。在点火线圈102的次级侧线圈连接有火花塞103。
在该内燃机点火装置100中，通过根据来自ECU 104的导通信号使IGBT111导通，从而低压电流从电池流到点火线圈102的初级侧线圈。另一方面，通过根据来自ECU 104的关断信号使IGBT 111关断而使集电极端子C的电位上升，从而切断流到点火线圈102的初级侧线圈的电流，该初级线圈的电压上升。由此，在点火线圈102的次级侧线圈产生高压电流，火花塞103的间隙放电，发动机被点燃。
作为点火器101的控制电路·保护电路112，已知电流限制电路(未图示)、过电流保护电路112a、过热检测电路和软关断电路112b、波形整形电路112c、计时器(未图示)、异常检测电路(未图示)等(图13)。电流限制电路控制IGBT 111的栅极电压，以使流到点火线圈102的初级侧线圈的低压电流成为预定的电流值。过电流保护电路112a在IGBT 111中流通过电流的异常时，无论来自ECU 104的控制信号如何，均瞬间切断流到IGBT 111的电流。
软关断电路将在点火线圈102的次级侧线圈产生的高压电流的上升抑制到在发动机的燃料室内不发生由火花塞103的间隙引起的放电的程度。波形整形电路112c限制施加到IGBT 111的集电极-栅极间的电压。过热检测电路测定半导体芯片的温度，检测过热等异常。计时器测定IGBT 111的导通时间。异常检测电路测定流到IGBT 111的电流值、和/或施加到IGBT 111的集电极-发射极间的电压值，检测异常状态。
对点火器101的主要部分的截面结构进行说明。图14是表示目前的点火器的主要部分的结构的截面图。在图14中示出垂直型的IGBT 111、构成控制电路·保护电路112的横向型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：绝缘栅型场效应晶体管)112d。如图14所示，半导体基板(半导体芯片)120是在成为IGBT 111的p+型集电区的p+型起始基板121上依次层叠成为n+型缓冲区122和n-型漂移区123的各半导体层而成的。
在半导体基板120的正面的表面层选择性地设置有p型基区124。在p型基区124的内部选择性地设置有n+型发射区125。设有贯通p型基区124而到达n-型漂移区123的p+型区126。p+型区126作为p+型接触区发挥功能。在p型基区124的被n-型漂移区123与n+型发射区125所夹的部分的表面上，隔着栅极绝缘膜设置有栅电极127。由p型基区124、n+型发射区125、p+型区126和栅电极127构成IGBT 111的MOS栅。
p型基区124兼作MOSFET 112d的背栅极，在p型基区124的内部分别选择性地设置有n+型源极区128和n+型漏极区129。在p型基区124的被n+型源极区128与n+型漏极区129所夹的部分的表面上，隔着栅极绝缘膜设置有栅电极130。由p型基区124、n+型源极区128、n+型漏极区129和栅电极130构成MOSFET 112d的MOS栅。符号131～134分别表示发射极、集电极、源电极和漏电极。
作为可以应用于汽车用的点火器的IGBT，提出了仅将电流集中大的发射极焊盘周边的单元作为间歇发射极结构，在闩锁耐量的降低最大的发射极焊盘周边应用间歇发射极结构而成的装置(例如，参照下述专利文献1)。间歇发射极结构是指在沿着平面栅结构的MOS栅的方向上，以恒定的间隔周期性地设置发射区的结构。在下述专利文献1中，公开了邻接地设置p+型集电区和n-型漂移区而成的所谓的非穿通(NPT：Non Punch Through)型IGBT。
另外，作为能够应用于汽车用的点火器的其它IGBT，提出了具备以在IGBT的集电极-栅极间以栅极侧为阳极侧的方式配置的齐纳二极管而成的装置(例如，参照下述专利文献2(第0004段，图4))。在下述专利文献2中，在IGBT从导通变为关断时，使集电极侧相对于发射极侧(接地电位)成为大幅低的电位，由此通过利用齐纳二极管将在IGBT的集电极端子产生的过大的浪涌电压钳位，从而保护IGBT不受浪涌电压影响。
另外，以往，作为点火器，公知在同一半导体芯片上配置IGBT和控制电路·保护电路而成的单芯片型、由各不相同的半导体芯片构成IGBT和控制电路·保护电路而成的多芯片型。作为在同一半导体基板(半导体芯片)上配置IGBT和保护电路而成的单片式的点火器，提出了在同一半导体基板上配置IGBT和齐纳二极管而成的装置(例如，参照下述专利文献3～5)。在下述专利文献3～5中，在半导体基板上，隔着绝缘膜配置有齐纳二极管。
现有技术文献
专利文献
专利文献1：日本特开平10-093084号公报
专利文献2：日本特开2009-130096号公报
专利文献3：日本特开平8-088354号公报
专利文献4：日本专利第5194359号公报
专利文献5：国际公开第2014/142331号
专利文献6：日本特开平3-038035号公报
发明内容
技术问题
对IGBT要求通常动作时的开关功能、和/或集电极-发射极间的耐压性能等，除此以外，还要求在异常时不被破坏的破坏耐量。耐压是指不引起元件破坏的极限的电压。异常时是指在集电极-发射极间产生剧烈的浪涌电压的情况等。在为点火器的情况下，例如有通常动作时的耐压为500V且浪涌施加时的耐压为800V的情况。为了得到在该通常动作时和异常时要求的功能、性能，使用在成为p+型集电区的起始晶片141上依次使成为n+型缓冲区和n-型漂移区的各半导体层142、143外延生长而成的外延晶片140(图8的(a))。图8是表示半导体晶片的结构的一个例子的截面图。
然而，外延晶片140由于制造工序数目增加所以比较昂贵。因此，在逆变器用途等中，使用利用FZ(Floating Zone：浮游带)法制作的低廉的FZ晶片(未图示)代替上述外延晶片140。FZ晶片由n型或p型的单层构成。因此，在点火器用途中使用例如n型的FZ晶片的情况下，需要通过离子注入在FZ晶片的背面的表面层形成p+型集电区的工序。另外，在产品组装时，在将FZ晶片切断而将单片化的半导体芯片焊接到绝缘基板上的电路图案(铜箔)时，在芯片侧面(切断面)会附着焊料。
芯片侧面由于切断引起的损伤而导致耐压变低。并且，在芯片侧面露出的p+型集电区与n-型漂移区之间的pn结端部是对IGBT施加反向电压时主要流通电流的部分，在该pn结端部附着有焊料的情况下，作为产品的功能会丧失而导致不合格。通过离子注入而形成于FZ晶片的背面的p+型集电区的厚度为几μm，所以在芯片侧面露出的p+型集电区与n-型漂移区之间的pn结端部容易附着焊料。因此，需要避免在产品组装时因在芯片侧面附着焊料而产生的不良影响的结构。
作为用于避免因该焊料导致的不良影响的方法，可举出在芯片侧面形成从芯片正面到达背面的p型区的方法，此外，还需要用于形成芯片侧面的p型区的离子注入工序等。这样，在点火器用途中使用FZ晶片的情况下，由于制造工序数增加，所以成本增大，使用低廉的FZ晶片的优点减弱。为了解决该问题，可举出使用扩散晶片(DW：Diffused Wafer)150(图8的(b))的方法，所述扩散晶片150在n-型的起始晶片151的一个主面的表面层具备例如使硼(B)扩散而形成的p+型扩散层152。
在扩散晶片150中，能够使成为p+型集电区的p+型扩散层152的厚度确保为100μm左右，因此与FZ晶片相比，能够避免因附着于芯片侧面的焊料所导致的不良影响。另外，扩散晶片150与外延晶片140相比更低廉。然而，对扩散晶片150而言，在扩散晶片150的制作中无法形成2级的相同导电型杂质浓度分布曲线(n-型漂移区和n+型缓冲区的杂质浓度分布曲线)。例如，作为扩散晶片的制作方法，提出了通过切断在两个主面形成了扩散层的硅(Si)晶片的中央部，从而得到仅在一个主面具备扩散层的扩散晶片的方法(例如，参照上述专利文献6)。
因此，在点火器用途中使用扩散晶片150的情况下，对于没有设置n+型缓冲区方面，需要使n-型漂移区153变厚而确保耐压，或者通过离子注入在扩散晶片150形成n+型缓冲区。n-型漂移区153是扩散晶片150的p+型扩散层152以外的部分。在扩散晶片150形成n+型缓冲区的情况下，由于制造工序数增加而导致成本增大。另外，难以在与扩散晶片150的正面相距几十μm的深度位置形成高杂质浓度的n+型缓冲区。因此，对使用扩散晶片150制作IGBT111和/或MOSFET 112d(参照图14)等而言，为了得到预定的标准，需要花费工夫。
另外，在使用扩散晶片150的情况下，优选以与产品时相同的厚度形成成为p+型集电区的p+型扩散层152，因此在制造工艺中不进行用于使晶片厚度变薄的背面磨削。因此，扩散晶片150的厚度在从制造工艺开始时就处于与产品厚度相同的薄的状态，为了在制造工艺中抑制晶片的翘曲和/或晶片输送中晶片破裂、缺损等发生，例如确保为200μm左右。即，在使用扩散晶片150的情况下，n-型漂移区153的厚度为100μm左右。然而，在增加n-型漂移区153的厚度的情况下，对于浪涌电压的耐量(以下，称为浪涌耐量)降低。
针对因n-型漂移区的厚度增加而导致浪涌耐量降低方面，以在同一半导体基板配置IGBT和保护该IGBT不受浪涌电压影响的齐纳二极管(ZD：Zener Diode)而成的构成的点火器为例进行说明。图9是表示目前的点火器的主要部分的结构的另一个例子的截面图。图9相当于上述专利文献3、专利文献5的图1、上述专利文献4的图5。图10是表示图9的齐纳二极管的平面布局的俯视图。平面布局是指从半导体基板120的正面侧观察到的各部的平面形状和配置构成。图9所示的点火器在同一半导体基板120具备IGBT 111和齐纳二极管(图9中示为CGZD)160。IGBT 111的构成与图14同样。
在比IGBT 111靠近外侧(芯片端部侧)的位置，在半导体基板120的正面上隔着场氧化膜135设有齐纳二极管160。齐纳二极管160的内侧(IGBT 111侧)端部160a与IGBT 111的栅极端子G电连接，外侧端部160b与IGBT 111的集电极电位的阻挡电极136电连接。齐纳二极管160的内侧端部160a位于与配置于最外侧的p+型区126的外侧端部(以下，称为最外p+型区126a)和n-型漂移区123的交界大致相同的位置(图10)。符号161、162分别为构成齐纳二极管160的p型多晶硅(poly-Si)层和n型多晶硅层。
齐纳二极管160在IGBT 111的关断时在IGBT 111的集电极端子C产生浪涌电压时，通过从IGBT 111的集电极向发射极流通电流，使IGBT 111通电，从而保护不受浪涌电压影响。在这样的构成的点火器中，在IGBT 111的关断时，在IGBT 111的集电极端子C产生比齐纳二极管160的动作更剧烈的例如静电(ESD：Electro-Static Discharge：静电放电)等浪涌电压。此时，通过使IGBT 111通电，从而耗尽层从由p+型区126与n-型漂移区123形成的pn结向n-型漂移区123扩展(参照后述的图11)。因此，因半导体基板120的构成不同而设计条件不同。
在使用外延晶片140(参照图8的(a))作为半导体基板120的情况下，例如将n-型漂移区123的电阻率和厚度分别设为20Ω·cm和50μm时，n-型漂移区123的耐压为500V左右。该耐压是从p+型区126与n-型漂移区123之间的pn结向n-型漂移区123扩展的耗尽层到达n+型缓冲区122而穿通时的集电极-发射极间电压。如果耗尽层到达n+型缓冲区122，则浪涌电流从集电极侧向发射极侧流到IGBT 111，但通过适当设定n+型缓冲区122的电阻率和厚度，能够确保预定的浪涌耐量。
另一方面，在使用扩散晶片150(参照图8的(b))作为半导体基板120的情况下，为p+型集电区121与n-型漂移区123邻接的非穿通型。因此，在从p+型区126与n-型漂移区123之间的pn结扩展到n-型漂移区123的耗尽层到达p+型集电区121时，与存在n+型缓冲区的情况相比，流通大的浪涌电流，可能导致IGBT 111破坏。因此，在浪涌电压产生时，需要设定n-型漂移区123的电阻率和厚度，以使得从基板正面侧扩展的耗尽层不到达p+型集电区121。另外，如上所述，为了抑制制造工艺中晶片发生翘曲和/或破裂、缺损，而将n-型漂移区123的厚度设定为较厚。
例如，在将n-型漂移区123的电阻率和厚度分别设为20Ω·cm和80μm的情况下，浪涌电压产生时的n-型漂移区123的耐压为800V。即，成为在浪涌电压产生时，集电极-发射极间电压达到800V也不会引起IGBT 111破坏的构成，浪涌耐量提高。然而，提高n-型漂移区123的耐压的情况下，需要与n-型漂移区123的耐压相配合地提高齐纳二极管160与半导体基板120之间的绝缘分离结构的绝缘破坏耐压。该绝缘分离结构由配置于齐纳二极管160与半导体基板120之间的场氧化膜135构成。场氧化膜135的绝缘破坏耐压由场氧化膜135的宽度L101、厚度t101决定。
具体而言，考虑到可靠性(安全余量)，将场氧化膜135的厚度t101设定为在浪涌电压产生时在齐纳二极管160与半导体基板120之间产生的电位差中能够耐受最低限度的厚度以上。图11是表示图9的齐纳二极管与半导体基板之间的电位差分布的特性图。符号171、172分别为n-型漂移区123和齐纳二极管160的电压分布。符号173为齐纳二极管160与半导体基板120之间的电位差分布，相当于场氧化膜135的电压分布。例如，在浪涌电压产生时施加于IGBT 111的集电极-发射极间电压为600V。
如图11所示，在浪涌电压产生时，耗尽层170从p+型区126与n-型漂移区123之间的pn结向外侧扩展。因此，n-型漂移区123的电压集中点(电压分布171的最大值)向外侧移动，成为耗尽层170的端部位置170a。具体而言，在浪涌电压产生时，在n-型漂移区123，从IGBT111的发射极电位(＝0V)的位置126b向外侧以预定的斜率线性升高，在耗尽层170的端部位置170a示为最大值600V，且到芯片端部为止维持最大值的分布171施加电压。IGBT 111的发射极电位的位置126b是最外p+型区126a的外侧端部位置。
另一方面，齐纳二极管160的内侧端部160a为IGBT 111的栅极电位，外侧端部160b为IGBT 111的集电极电位(基板电位)。因此，在浪涌电压产生时，在齐纳二极管160，从齐纳二极管160的内侧端部160a向外侧以预定的斜率线性升高，在外侧端部160b示为最大值600V的分布172施加电压。因此，在深度方向上与n-型漂移区123的电压集中点(耗尽层170的端部位置170a)对置的部分172c中，施加于齐纳二极管160的电压小于600V(在图11中例如为200V)，在与n-型漂移区123之间产生最大电位差ΔVmax(＝600V-200V＝400V)。
应予说明，齐纳二极管160配置于比最外p+型区126a更靠近外侧，且在深度方向上不与最外p+型区126a对置的位置。因此，齐纳二极管160的内侧端部160a位于与最外p+型区126a的外侧端部与n-型漂移区123的交界相同的位置(参照图10)，或者位于比该交界更靠近外侧的位置。即，齐纳二极管160的电压分布172成为最小的位置与n-型漂移区123的电压分布171成为最小的位置相同，或者比n-型漂移区123的电压分布171成为最小的位置更靠近外侧。在图11中示出齐纳二极管160的电压分布172成为最小的位置与n-型漂移区123的电压分布171成为最小的位置为相同位置的情况。
在场氧化膜135中，以在齐纳二极管160与n-型漂移区123之间产生的电位差ΔV相同的电位和分布173施加电压。具体而言，施加于场氧化膜135的电压在深度方向上与齐纳二极管160的内侧端部160a对置的位置135a为最小值0V。施加于场氧化膜135的电压从表示最小值0V的位置135a朝向外侧以预定的斜率线性升高，在深度方向上与耗尽层170的端部位置170a对置的位置135c处示为最大值(ΔVmax＝400V)。并且，施加于场氧化膜135的电压从示为最大值400V的位置135c向外侧以预定的斜率线性下降，在深度方向上与齐纳二极管160的外侧端部160b对置的位置135b(芯片端部附近)示为最小值0V。
即，施加于场氧化膜135的最大电压为齐纳二极管160与n-型漂移区123之间的最大电位差ΔVmax，场氧化膜135的电压分布173成为以最大电压为顶点的大致三角形状的分布。并且，如上所述，在使用扩散晶片150(参照图8的(b))作为半导体基板120的情况下，由于n-型漂移区123的厚度增加而使n-型漂移区123的耐压变高，所以齐纳二极管160与n-型漂移区123之间的最大电位差ΔVmax也可能升高。因此，与n-型漂移区123的耐压升高相对应，需要使场氧化膜135的厚度t101变厚，而使场氧化膜135的耐压提高。
例如，场氧化膜135在400nm的厚度t101能够耐受400V的浪涌电压。此时，如果通过增加n-型漂移区123的厚度而使施加于场氧化膜135的最大电压为600V，则需要使场氧化膜135的厚度t101为600nm以上。这样，通过增加场氧化膜135的厚度t101，能够将场氧化膜135的耐压在一定程度的范围内提高。但是，会产生制造工序数目增加、场氧化膜135的形成时间增加、因半导体晶片长时间暴露于高温下而导致合格率降低、因半导体晶片表面的阶梯差增大而对缩小化带来阻碍等新的问题。
因此，通常采取通过增加齐纳二极管160的pn结长度，或者降低连接到驱动电路与栅电极之间的串联电阻的电阻值等，来降低动作电阻的对策。然而，在该对策中，硅部(n-型漂移区123)内与多晶硅部(齐纳二极管160)内之间的电压变动速度差在一定程度上是饱和的，所以使在齐纳二极管160与n-型漂移区123之间产生的电位差减小是存在限度的。另外，还存在由于增加齐纳二极管160的pn结长度而导致齐纳二极管160所占面积增大的问题。
本发明为了消除上述因现有技术导致的问题，目的在于提供一种具备IGBT、用于保护该IGBT的齐纳二极管的半导体装置，且能够实现低成本化的半导体装置。
技术方案
为了解决上述的问题，实现本发明的目的，本发明的半导体装置具有如下特征。在第一导电型半导体层的表面层选择性地设置有第二导电型的第一半导体区。在上述第一半导体区的内部选择性地设置有第一导电型的第二半导体区。在上述第一导电型半导体层的表面层选择性地设置有第二导电型的第三半导体区。上述第二导电型的第三半导体区与上述第一半导体区和上述第二半导体区接触。上述第三半导体区的杂质浓度比上述第一半导体区的杂质浓度高。以与上述第一半导体区的位于上述第一导电型半导体层与上述第二半导体区之间的区域接触的方式设有栅极绝缘膜。隔着上述栅极绝缘膜在上述第一半导体区的表面上设有栅电极。在上述第一导电型半导体层的与上述第一半导体区侧相反的一侧的表面设有第二导电型半导体层。第一电极与上述第一半导体区和上述第二半导体区接触。第二电极与上述第二导电型半导体层接触。半导体元件具有上述第一导电型半导体层、上述第二导电型半导体层、上述第一～第三半导体区、上述栅极绝缘膜、上述栅电极和上述第一电极、上述第二电极。在上述第一导电型半导体层的上述第一半导体区侧的表面上设有氧化膜。在上述氧化膜的表面上设有二极管。上述二极管的一个端部与上述栅电极电连接，上述二极管的另一个端部与阻挡电极电连接。上述二极管的上述一个端部侧的部分隔着上述氧化膜与上述第三半导体区对置。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述二极管的上述一个端部侧的1/3以上的部分隔着上述氧化膜在深度方向上与上述第三半导体区对置。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二导电型半导体层的厚度为100μm以上。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第一导电型半导体层的厚度为100μm以上。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述第二导电型半导体层是设置于第一导电型的半导体基板的表面层的扩散层。上述第一导电型半导体层是上述半导体基板的除上述第二导电型半导体层以外的部分。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述半导体基板的厚度为200μm以上。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述半导体元件设置于有源区。上述二极管设置于包围上述有源区的周围的终端区域。上述终端区域配置成设置有上述二极管的部分向上述有源区侧突出的布局。
根据上述的发明，能够在维持将IGBT与二极管的电绝缘的场氧化膜(氧化膜)的绝缘破坏耐压的状态下构成IGBT(半导体元件)和用于保护该IGBT的二极管。另外，根据上述的发明，可以使IGBT为非穿通型，所以可以使用比外延晶片更低廉的扩散晶片。
发明效果
根据本发明的半导体装置，是具备IGBT和用于保护该IGBT的二极管的半导体装置，起到能够维持耐压并且降低成本的效果。
附图说明
图1是表示实施方式的半导体装置的结构的截面图，并且是表示图3的切断线X-X’处的截面结构的截面图。
图2是放大地表示图3的齐纳二极管的俯视图。
图3是表示实施方式的半导体装置的平面布局的俯视图。
图4是表示图1的边缘终端区中的耗尽层的状态的说明图。
图5是表示在场衰减试验中使用的浪涌电压产生电路的电路图。
图6是表示在场衰减试验中的内燃机点火装置的浪涌电压施加点的说明图。
图7是表示在场衰减试验中施加的浪涌电压波形的特性图。
图8是表示半导体晶片的结构的一个例子的截面图。
图9是表示目前的点火器的主要部分的结构的另一个例子的截面图。
图10是表示图9的齐纳二极管的平面布局的俯视图。
图11是表示图9的齐纳二极管与半导体基板之间的电位差分布的特性图。
图12是表示通常的内燃机点火装置的电路构成的电路图。
图13是表示通常的点火器的电路构成的电路图。
图14是表示目前的点火器的主要部分的结构的截面图。
图15是表示实施方式的半导体装置的另一个例子的平面布局的俯视图。
符号说明
1：n-型的起始晶片(n-型的半导体基板)
2：p+型扩散层
3：n-型漂移区
4：p型基区
5：n+型发射区
6：p+型区
6a：最外p+型区
7：栅极绝缘膜
8：栅电极
9：层间绝缘膜
10：IGBT
11：发射极
12：集电极
13：栅极焊盘
14：栅极配线
20：齐纳二极管
20a：齐纳二极管的内侧端部
20b：齐纳二极管的外侧端部
21：p型多晶硅层
22：n型多晶硅层
31：场氧化膜
32：阻挡电极
33：p型保护环
34：能够使最外p+型区的外周端部延伸的极限位置
41：有源区
42：边缘终端区
42a：边缘终端区的设有齐纳二极管的部分(第一部分)
42b：边缘终端区的未设有齐纳二极管的部分(第二部分)
51、52：耗尽层
60：浪涌电压产生电路
61：样品
62：样品工作用电源
63、65：开关
64：高电压电源
71：点火线圈
72：电容器
73：电阻器
74：点火器
75：ECU
76：电池
L1：场氧化膜的宽度
L2：齐纳二极管的长度
L3：从最外p+型区的外侧端部到阻挡电极的长度
L4：齐纳二极管的内侧端部侧的与最外p+型区对置的部分的宽度
具体实施方式
以下，参照附图详细说明本发明的半导体装置的优选的实施方式。在本说明书和附图中，在前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的构成标记相同的符号，并省略重复的说明。
(实施方式)
对实施方式的半导体装置的结构进行说明。图1是表示实施方式的半导体装置的结构的截面图，并且是表示图3的切断线X-X’处的截面结构的截面图。图2是放大地表示图3的齐纳二极管20的俯视图。图3是表示实施方式的半导体装置的平面布局的俯视图。在图3中，用粗线表示栅极配线14和阻挡电极32。图1～图3所示的实施方式的半导体装置例如使用具备在n-型的起始晶片1的一个主面(背面)的表面层使例如硼(B)扩散而形成的p+型扩散层(第二导电型半导体层)2的扩散晶片而制作(制造)。
在以下的说明中，示出将扩散晶片切断(切割)而单片化的n-型的半导体基板(半导体芯片：以下，称为半导体基板1)。半导体基板1具有例如大致矩形状的平面形状。在同一半导体基板1设有IGBT 10和齐纳二极管(CGZD)20。IGBT 10设置于有源区41。p+型扩散层2作为p+型集电区发挥功能。作为半导体基板1的除p+型扩散层2以外的部分的n-型半导体层(第一导电型半导体层)为n-型漂移区3。即，IGBT 10是p+型集电区与n-型漂移区3邻接的非穿通型，未设有n+型缓冲区。
p+型扩散层2的厚度优选例如为100μm以上的程度。其理由如下。在产品组装时，在绝缘基板上的电路图案(铜箔)焊接半导体基板1时，焊料附着于基板侧面(切断面)。此时，能够避免焊料附着于p+型扩散层2与n-型漂移区3之间的pn结端部。为了确保预定耐压(例如300V以上的程度)，需要使n-型漂移区3的厚度最低为几十μm以上，例如为40μm以上且200μm以下的程度。
另外，优选n-型漂移区3的厚度为100μm以上的程度。其理由是因为在制造工艺中的扩散晶片的操作方面，例如如果是5英寸的扩散晶片，则优选半导体基板1的厚度为200μm以上的程度。n-型漂移区3的电阻值优选能够确保IGBT 10的耐压，且能够确保构成IGBT 10的控制电路·保护电路的横向型的MOSFET(参照图13)的耐压的1Ω以上且100Ω以下的程度。
齐纳二极管20设置于边缘终端区42。齐纳二极管20具有将在IGBT 10的集电极端子产生的过大的浪涌电压钳位而保护IGBT 10不受浪涌电压影响的功能。有源区41是在导通状态时流通电流的区域。边缘终端区42是有源区41与芯片端部之间的区域，其包围有源区41的周围，缓和n-型漂移区3的基板正面(半导体基板1的正面)侧的电场，保持耐压。
边缘终端区42中的设置有齐纳二极管20的部分(以下，称为第一部分)42a成为仅齐纳二极管20的长度L2部分向内侧(有源区41侧)凸状地突出的平面形状，宽度比其它部分(以下，称为第二部分)42b宽(图3)。齐纳二极管20的长度L2是指从内侧向外侧的方向的长度。
在有源区41中，在半导体基板1的另一主面(正面：n-型漂移区3侧的表面)的表面层选择性地设置有p型基区4。在p型基区(第一半导体区)4的内部选择性地设置有n+型发射区(第二半导体区)5。设有在深度方向上贯通p型基区4而到达n-型漂移区3的p+型区(第三半导体区)6。p+型区6与n+型发射区5接触，作为p+型接触区发挥功能。优选p+型区6形成于后述的场氧化膜31的形成之前。
另外，优选p+型区6为低电阻。具体而言，优选形成p+型区6时的离子注入的剂量例如为5×1014/cm2以上。其理由是因为，在配置于最外侧的p+型区6(以下，称为最外p+型区6a)，后述的在深度方向上与齐纳二极管20对置的部分例如在浪涌电压产生时瞬间流通大电流。
最外p+型区6a的外侧端部的位置以在浪涌电压产生时和/或IGBT 10的关断时，从最外p+型区6a与n-型漂移区3之间的pn结延伸的耗尽层不到达阻挡电极32的方式设定。其理由是因为，在该耗尽层到达了阻挡电极32的情况下，IGBT 10的集电极-发射极间会发生短路，因此IGBT 10无法发挥功能。
另外，在边缘终端区42的第二部分42b中，最外p+型区6a在有源区41与边缘终端区42的交界处终止。在边缘终端区42的第一部分42a中，最外p+型区6从有源区41延伸到边缘终端区42。例如，在边缘终端区42的第一部分42a中，如下所述，如果使最外p+型区6a向外侧延伸，则从与n-型漂移区3之间的pn结延伸的耗尽层不到达阻挡电极32，并且能够防止芯片面积增大。
在边缘终端区42的第二部分42b中，将边缘终端区42的第二部分42b的宽度设定为从最外p+型区6a与n-型漂移区3之间的pn结延伸的耗尽层不到达阻挡电极32的宽度。因此，在边缘终端区42的第一部分42a中，能够使从最外p+型区6a的外侧端部到阻挡电极32的长度(与基板正面平行的方向的长度)L3至少延伸到边缘终端区42的第二部分42b的宽度残留的位置34。
在p型基区4的被n-型漂移区3与n+型发射区5所夹的部分的表面上，隔着栅极绝缘膜7设有栅电极8。由这些p型基区4、n+型发射区5、p+型区6、栅极绝缘膜7和栅电极8构成平面栅结构的MOS栅。发射极(第一电极)11与n+型发射区5和p+型区6接触，并且利用层间绝缘膜9而与栅电极8电绝缘。在整个半导体基板1的背面(p+型扩散层2侧的表面)设有集电极(第二电极)12。
在边缘终端区42中，在半导体基板1的正面上，隔着场氧化膜31设有齐纳二极管20。齐纳二极管20是通过在与基板正面平行的方向上，从内侧(有源区侧)向外侧(芯片端部侧)交替反复地配置成为p型阳极区的p型多晶硅(poly-Si)层21以及成为n型阳极区的n型多晶硅层22而成。齐纳二极管20的两端是n型多晶硅层22。由p型多晶硅层21与n型多晶硅层22的pn结形成的多个二极管串联连接，至少1个该二极管以串联的方式反向连接。
齐纳二极管20的一个端部(内侧端部20a)经由栅极配线14而与IGBT10的栅电极8电连接，另一个端部(外侧端部20b)与集电极电位(基板电位)的阻挡电极32电连接。栅极配线14是与栅电极8和栅极焊盘13连接的栅极流道(runner)(金属配线)。另外，齐纳二极管20隔着场氧化膜31在深度方向上与最外p+型区6a对置。
例如，与齐纳二极管20的内侧端部20a相距长度L2的1/3以上程度是隔着场氧化膜31在深度方向上与最外p+型区6a对置(图2)。具体而言，例如，在场氧化膜31的绝缘破坏耐压为400V、n-型漂移区3的电阻率为20Ω·cm的情况下，齐纳二极管20的内侧端部侧(栅极电位侧)的隔着场氧化膜31在深度方向上与最外p+型区6a对置的部分的宽度L4可以为50μm以上且210μm以下的程度。
IGBT 10的发射极电位(＝0V)的位置是最外p+型区6a的外侧端部位置(在图1为符号34)。因此，在边缘终端区42的第一部分42a中，可以使IGBT 10的发射极电位的位置比齐纳二极管20的内侧端部20a更靠近外侧。即，作为n-型漂移区3的电压集中点的从p+型区6与n-型漂移区3之间的pn结起耗尽层51、52的端部位置51a、52a(参照图4)比现有结构(参照图11)更靠近外侧。
场氧化膜31的厚度至少为施加于场氧化膜31的两端的电压(即场氧化膜31的绝缘耐压)的10倍左右的厚度[nm]以上的程度。即，在场氧化膜31的绝缘耐压为400V的情况下，场氧化膜31的厚度至少为400nm左右。另外，场氧化膜31的厚度包括安全余量，可以为施加于场氧化膜31的两端的电压的20倍左右的厚度[nm]的程度，例如厚度为1000nm～3000nm的程度。
另外，场氧化膜31优选尽可能在制造工艺初期形成。其理由是因为，在场氧化膜31的形成时对半导体基板1施加热履历，在半导体基板1的正面上产生凹凸等。齐纳二极管20被层间绝缘膜9覆盖。阻挡电极32在芯片端部附近与半导体基板1的正面接触，并与n-型漂移区3电连接。阻挡电极32也可以隔着n型沟道截止区(未图示)而与n-型漂移区3电连接。
图4是表示图1的边缘终端区中的耗尽层的状态的说明图。如上所述，IGBT 10为非穿通型，因此n-型漂移区3的厚度比设置有n+型缓冲区的穿通型IGBT厚。与n-型漂移区3的厚度增加相对应，n-型漂移区3的耐压也变高。例如，如图4所示，在集电极-发射极间电压为800V时，从最外p+型区6a与n-型漂移区3之间的pn结向n-型漂移区3延伸的耗尽层51比集电极-发射极间电压为600V时的同耗尽层52向外侧延伸。
即，与n-型漂移区3的厚度增加量相对应，浪涌耐量降低。因此，与n-型漂移区3的厚度增加量相对应，需要扩展场氧化膜31的宽度L1。场氧化膜31的宽度L1是指场氧化膜31的内侧端部与外侧端部间的长度。例如，在现有结构中，在n-型漂移区123的耐压为500V的情况下，场氧化膜135的宽度L101为80μm(参照图9)。此时，在本发明中，在n-型漂移区3的耐压上升到800V的情况下，场氧化膜31的宽度L1可以设定为128μm(＝80μm×800V/500V)以上。
另外，有时在IGBT 10的集电极-发射极间也产生浪涌电压，其耐量通常通过场衰减试验来评价。图5是表示在场衰减试验中使用的浪涌电压产生电路的电路图。图6是表示场衰减试验中的内燃机点火装置的浪涌电压施加点的说明图。图7是表示在场衰减试验施加的浪涌电压波形的特性图。场衰减试验是指测定点火器等电子设备对于从交流发电机的励磁线圈释放出的场衰减噪声等的各种负浪涌电压的耐量(以下，称为场衰减噪声耐量)的试验。
图5所示的浪涌电压产生电路60是对样品61施加负浪涌电压的场衰减试验装置。样品61在配置于与样品工作用电源62之间的第一开关63导通时工作。在样品61与高电压电源64之间配置有与第一开关63的导通关断联动地导通关断的第二开关65。对于样品61，在第二开关65的导通时，从高电压电源64施加例如+30V～-350V的程度的预定电压(参照图7)。例如在IGBT 10中，在p+型扩散层2与n-型漂移区3之间的pn结端部附着有焊料的情况下，-350V左右的负电压会导致样品61破坏。
该样品61是图6所示的内燃机点火装置。图6所示的内燃机点火装置是通常的内燃机点火装置(参照图12)。点火线圈71相当于图12的点火线圈102，电容器72和电阻器73相当于图12的火花塞103。IGBT 10是使流到点火线圈71的初级侧线圈的低压电流通断的开关，构成点火器74。ECU 75相当于图12的ECU 104。在点火线圈71与向该点火线圈71供给电流的电池76之间(浪涌施加点)，利用浪涌电压产生电路60施加上述预定电压。
通常，在IGBT 10的集电极-发射极间施加集电极电位相对于发射极电位为正电位的正电压，但利用浪涌电压产生电路60施加集电极电位相对于发射极电位为负电位的负电压(负浪涌电压)。由此，构成点火器74的IGBT 10的情况下，从基板正面的发射极电位的区域(n+型发射区5、p型基区4和p+型区6)经由n-型漂移区3和p+型扩散层2向集电极12流通电流(以下，称为负浪涌电流)。此时，IGBT 10的发热量在p+型扩散层2与n-型漂移区3之间的pn结部为最高。
在通过浪涌电压产生电路60施加的负电压比在p+型扩散层2与n-型漂移区3之间的pn结得到的反向耐压高的情况下，在该pn结部发生击穿，流通负浪涌电流。例如对于芯片面积20mm2的IGBT 10，反向耐压用30V和50V比较的情况下，成为与反向耐压几乎成比例的场衰减噪声耐量。这是因为，在p+型区6与n-型漂移区3之间的pn结发生击穿之后的IGBT 10的动作电阻低，所以与反向耐压的不同无关而流通几乎相同的程度的负浪涌电流。由IGBT 10的p+型扩散层2与n-型漂移区3之间的pn结决定的反向耐压在p+型扩散层2的电阻率足够低的情况下由n-型漂移区3的电阻率决定而变高，在p+型扩散层2的电阻率高的情况下，由p+型扩散层2的电阻率决定而变低。IGBT 10的反向耐压例如为与以往结构相同的程度(28V左右)以上，例如可以为700V左右。
另外，使用扩散晶片制作的非穿通型的IGBT 10与使用外延晶片制作的穿通型IGBT不同，不具备n+型缓冲区。另外，在非穿通型的IGBT 10中，为了确保n-型漂移区3的耐压，n-型漂移区3的电阻值无法像穿通型IGBT的n+型缓冲区那样降低。通常，n-型漂移区的电阻值比n+型缓冲区的电阻值高将近2个数量级，因此在本发明的非穿通型的IGBT 10中，由p+型扩散层2与n-型漂移区3之间的pn结决定的反向耐压为几百V。通常非穿通型IGBT的场衰减噪声耐量为60V左右即可，所以本发明的IGBT 10只要是通常的芯片尺寸就能够充分获得场衰减噪声耐量。
如上所述，根据实施方式，通过以隔着场氧化膜在深度方向上与IGBT的最外p+型区对置的方式配置齐纳二极管，从而能够使在负浪涌电压产生时的n-型漂移区的电压集中点位于比齐纳二极管的内侧端部(栅极电位侧端部)更靠近外侧的位置。因此，能够减小在负浪涌电压产生时在齐纳二极管与半导体基板之间产生的电位差。即，能够减小施加于场氧化膜的电压。因此，通过使用扩散晶片来代替外延晶片制作非穿通型IGBT，即使该IGBT的n-型漂移区的厚度增加，也不需要进行场氧化膜的厚度的设计变更。
这样，由于无需进行场氧化膜的厚度的设计变更，所以能够与使用外延晶片制作的穿通型IGBT相同程度地维持场氧化膜的厚度。因此，无需针对每种产口重新设定用于形成场氧化膜的制造工艺的方法，可以使用已有的生产线。另外，由于场氧化膜的成膜时间(热处理)增加而会使结晶缺陷增加等，无需进行用于对场氧化膜的结晶缺陷进行检查的试验。因此，能够避免因场氧化膜的厚度增加导致的合格率降低，并且能够防止成本伴随着场氧化膜形成而增加。
另外，根据实施方式，扩散晶片低廉，通过使用扩散晶片，能够实现外延晶片的例如1/2左右的材料费(半导体结晶费)。因此，能够降低产品成本。例如，在点火器用途的IC(Integrated circuit：集成电路)芯片中，半导体结晶费(半导体基板的材料费)所占的比例高达3、4成左右，因此本发明有用。另外，根据实施方式，由于使用扩散晶片制作非穿通型IGBT，所以无需像FZ晶片那样进行用于形成n+型缓冲区的离子注入和/或用于避免因附着于芯片侧面的焊料导致的不良影响的结构。因此，能够降低制造工艺的成本。
接下来，对实施方式的半导体装置的另一个例子进行说明。图15是表示实施方式的半导体装置的另一个例子的平面布局的俯视图。图15所示的实施方式的半导体装置与图3所示的实施方式的半导体装置的不同之处在于，在边缘终端区42，呈包围有源区41的周围的大致同心圆状地设有p型保护环33。具备与p型保护环33接触的电极(未图示)。该电极未设置于边缘终端区42的第一部分42a。在图15中示出4条p型保护环33，但不限于此，可以对p型保护环33的条数进行各种改变。
以上，本发明不限于上述实施方式，在不脱离本发明的主旨的范围内可以进行各种改变。例如，在上述的实施方式中，使边缘终端区的第一部分(配置了齐纳二极管的部分)向内侧凸状地突出，宽度比第二部分宽，但边缘终端区的宽度也可以在包围有源区的周围的整周上恒定。另外，在上述的实施方式中，以在同一半导体基板配置了IGBT和齐纳二极管的情况为例进行了说明，但以隔着场氧化膜，在深度方向上与齐纳二极管的栅极电位侧对置的方式，设置以IGBT的发射极电位且与p+型接触区相同程度的杂质浓度的p+型区即可，IGBT与齐纳二极管也可以配置于不同的半导体基板。另外，本发明即便是导电型(n型、p型)反转也同样成立。
产业上的可利用性
如上所述，本发明的半导体装置对在汽车的点火器等中使用的功率半导体装置有用。

Claims (7)

1.一种半导体装置，其特征在于，具备半导体元件，所述半导体元件具有：
第一导电型半导体层；
第二导电型的第一半导体区，其选择性地设置于所述第一导电型半导体层的表面层；
第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部；
第二导电型的第三半导体区，其选择性地设置于所述第一导电型半导体层的表面层，与所述第一半导体区和所述第二半导体区接触，且杂质浓度比所述第一半导体区的杂质浓度高；
栅绝缘膜，其以与所述第一半导体区的位于所述第一导电型半导体层与所述第二半导体区之间的区域接触的方式设置；
栅电极，其隔着所述栅绝缘膜设置于所述第一半导体区的表面上；
第二导电型半导体层，其设置于所述第一导电型半导体层的与所述第一半导体区侧相反的一侧的表面；
第一电极，其与所述第二半导体区和所述第三半导体区接触；以及
第二电极，其与所述第二导电型半导体层接触，
所述半导体装置还具备：
氧化膜，其设置于所述第一导电型半导体层的所述第一半导体区侧的表面上；以及
二极管，其设置于所述氧化膜的表面上，所述二极管的一个端部与所述栅电极电连接，所述二极管的另一个端部与阻挡电极电连接，
其中，所述二极管的所述一个端部侧的部分隔着所述氧化膜与所述第三半导体区对置。
2.根据权利要求1所述的半导体装置，其特征在于，所述二极管的所述一个端部侧的1/3以上的部分隔着所述氧化膜在深度方向上与所述第三半导体区对置。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述第二导电型半导体层的厚度为100μm以上。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述第一导电型半导体层的厚度为100μm以上。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述第二导电型半导体层为设置于第一导电型的半导体基板的表面层的扩散层，
所述第一导电型半导体层是所述半导体基板的除所述第二导电型半导体层以外的部分。
6.根据权利要求5所述的半导体装置，其特征在于，所述半导体基板的厚度为200μm以上。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，所述半导体元件设置于有源区，
所述二极管设置于包围所述有源区的周围的终端区域，
所述终端区域配置成设置有所述二极管的部分向所述有源区侧突出的布局。
CN201710722930.1A 2016-10-17 2017-08-22 半导体装置 Pending CN107958929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016203501A JP2018067570A (ja) 2016-10-17 2016-10-17 半導体装置
JP2016-203501 2016-10-17

Publications (1)

Publication Number Publication Date
CN107958929A true CN107958929A (zh) 2018-04-24

Family

ID=61904108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710722930.1A Pending CN107958929A (zh) 2016-10-17 2017-08-22 半导体装置

Country Status (3)

Country Link
US (1) US20180108764A1 (zh)
JP (1) JP2018067570A (zh)
CN (1) CN107958929A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451138A (zh) * 2021-08-30 2021-09-28 南京华瑞微集成电路有限公司 一种具有自偏置终端的平面mosfet及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875303B (zh) * 2018-08-31 2022-05-06 无锡华润上华科技有限公司 一种瞬态电压抑制器件及其制造方法
KR102539366B1 (ko) * 2019-10-09 2023-06-01 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리
US11201144B2 (en) * 2019-10-09 2021-12-14 Semiconductor Components Industries, Llc Electrostatic discharge handling for sense IGBT using Zener diode
CN114582839B (zh) * 2022-05-06 2022-08-09 绍兴中芯集成电路制造股份有限公司 集成esd多晶硅层的半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338035A (ja) * 1989-07-05 1991-02-19 Toshiba Ceramics Co Ltd 拡散ウェハの製造方法
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
US20010009287A1 (en) * 1997-03-17 2001-07-26 Fuji Electric, Co., Ltd. High breakdown voltage MOS type semiconductor apparatus
US20040262684A1 (en) * 2003-04-18 2004-12-30 Leonardo Fragapane Junction electronic component and an integrated power device incorporating said component
US20080258224A1 (en) * 2007-04-20 2008-10-23 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
CN103165677A (zh) * 2011-12-13 2013-06-19 瑞萨电子株式会社 半导体装置
US20130256746A1 (en) * 2012-04-02 2013-10-03 Fuji Electric Co., Ltd. Semiconductor device
US20160141364A1 (en) * 2014-11-13 2016-05-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4054155B2 (ja) * 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
US20070176239A1 (en) * 2006-01-31 2007-08-02 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFETS with improved ESD protection capability
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
JP2016058645A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6690161B2 (ja) * 2015-09-16 2020-04-28 富士電機株式会社 デバイスおよびデバイス製造方法
JP6665478B2 (ja) * 2015-10-14 2020-03-13 富士電機株式会社 半導体装置
US10090294B2 (en) * 2016-03-04 2018-10-02 Rohm Co., Ltd. Semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338035A (ja) * 1989-07-05 1991-02-19 Toshiba Ceramics Co Ltd 拡散ウェハの製造方法
US20010009287A1 (en) * 1997-03-17 2001-07-26 Fuji Electric, Co., Ltd. High breakdown voltage MOS type semiconductor apparatus
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
US20040262684A1 (en) * 2003-04-18 2004-12-30 Leonardo Fragapane Junction electronic component and an integrated power device incorporating said component
US20080258224A1 (en) * 2007-04-20 2008-10-23 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
CN103165677A (zh) * 2011-12-13 2013-06-19 瑞萨电子株式会社 半导体装置
US20130256746A1 (en) * 2012-04-02 2013-10-03 Fuji Electric Co., Ltd. Semiconductor device
US20160141364A1 (en) * 2014-11-13 2016-05-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451138A (zh) * 2021-08-30 2021-09-28 南京华瑞微集成电路有限公司 一种具有自偏置终端的平面mosfet及其制备方法
CN113451138B (zh) * 2021-08-30 2021-11-23 南京华瑞微集成电路有限公司 一种具有自偏置终端的平面mosfet及其制备方法

Also Published As

Publication number Publication date
JP2018067570A (ja) 2018-04-26
US20180108764A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN107958929A (zh) 半导体装置
CN104981903B (zh) 半导体装置
JP5099282B1 (ja) 高耐圧集積回路装置
CN104321871B (zh) 半导体装置和半导体装置的制造方法
CN102714205A (zh) 具有集成的瞬态过压保护的接合焊盘
JPH06104444A (ja) アクティブクランプを備えたパワーｍｏｓｆｅｔ回路
CN105321944A (zh) 半导体集成电路装置
JP6275282B2 (ja) 半導体装置、その製造方法および半導体モジュール
CN106796917A (zh) 半导体装置及半导体装置的制造方法
CN109755293A (zh) 半导体装置
JP2011124397A (ja) 半導体装置およびその製造方法
CN105103284B (zh) 半导体装置
CN101714575A (zh) 静电放电保护半导体器件及其制造方法
US9691752B1 (en) Semiconductor device for electrostatic discharge protection and method of forming the same
JP5943037B2 (ja) 半導体装置
US10312343B2 (en) Device and device manufacturing method
CN107204365A (zh) 开关装置以及点火装置
JP6379308B1 (ja) 半導体装置
JP2017089614A (ja) イグナイタ
JP2001244463A (ja) 半導体装置
JP5125899B2 (ja) 内燃機関用点火装置
CN114792725A (zh) 半导体装置
CN107035596A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180424

WD01 Invention patent application deemed withdrawn after publication