CN107888850A - 用于双斜坡模/数转换器的斜坡信号发生器 - Google Patents

用于双斜坡模/数转换器的斜坡信号发生器 Download PDF

Info

Publication number
CN107888850A
CN107888850A CN201710723238.0A CN201710723238A CN107888850A CN 107888850 A CN107888850 A CN 107888850A CN 201710723238 A CN201710723238 A CN 201710723238A CN 107888850 A CN107888850 A CN 107888850A
Authority
CN
China
Prior art keywords
voltage
zero set
automatic zero
ramp
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710723238.0A
Other languages
English (en)
Other versions
CN107888850B (zh
Inventor
海老原弘知
杨征
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN107888850A publication Critical patent/CN107888850A/zh
Application granted granted Critical
Publication of CN107888850B publication Critical patent/CN107888850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/56—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor using a semiconductor device with negative feedback through a capacitor, e.g. Miller integrator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

本申请案涉及一种用于双斜坡模/数转换器的斜坡信号发生器。本文中描述用于具有增加的模/数转换范围的图像传感器的设备及方法。一种实例方法可包含：禁用比较器的第一自动调零开关，所述第一自动调零开关耦合到所述比较器的斜坡电压输入；由斜坡发生器增加被提供到所述比较器的所述斜坡电压输入的斜坡电压的自动调零电压电平；及禁用所述比较器的第二自动调零开关，所述第二自动调零开关耦合到所述比较器的位线输入。

Description

用于双斜坡模/数转换器的斜坡信号发生器
技术领域
本发明大体上涉及图像传感器，且更特定来说但不排它地，涉及图像传感器的增加的模/数转换范围。
背景技术
图像传感器已变得无所不在。图像传感器在数码静态相机、蜂窝式电话、安全摄像机、以及医疗、汽车及其它应用中广泛使用。用以制造图像传感器的技术已经快速地持续发展。例如，针对更高分辨率及更低电力消耗的要求已经促进这些装置的进一步微型化及集成。
图像传感器常规上在像素阵列上接收光，其在像素中产生电荷。光的强度可能影响每一像素中产生的电荷量，其中较高强度产生较高电荷量。基于与参考电压信号的比较，可由图像传感器中的模/数转换器(ADC)电路将电荷转换成电荷的数字表示。然而，如果产生的电荷量大于ADC电路的电压范围，那么电荷的数字表示可能不正确。
已经采用了许多技术来增加ADC电路的电压范围。然而，此类技术中的一些可能不能提供期望的范围。
发明内容
在一方面中，本发明涉及一种方法。所述方法包括：禁用比较器的第一自动调零开关，所述第一自动调零开关耦合到所述比较器的斜坡电压输入；由斜坡发生器增加被提供给所述比较器的所述斜坡电压输入的斜坡电压的自动调零电压电平；及禁用所述比较器的第二自动调零开关，所述第二自动调零开关耦合到所述比较器的位线输入。
在另一方面中，本发明涉及一种方法。所述方法包括：由斜坡发生器将基极参考电压提供给比较器的参考电压输入，所述参考电压输入包含具有栅极的NMOS晶体管，其中所述基极参考电压耦合到所述NMOS晶体管的所述栅极；禁用耦合到所述比较器的所述参考电压输入的第一自动调零开关；由所述斜坡发生器将自动调零偏移电压加到所述基极参考电压；及禁用耦合到所述比较器的位线输入的第二自动调零开关。
在又一方面中，本发明涉及一种成像系统。所述系统包括：像素阵列，其用于捕获图像光并产生图像电荷；读出电路，其经耦合以读出所述图像电荷且响应于所述图像电荷与斜坡电压的比较而将所述图像电荷转换成对应于所述图像电荷的一或多个数字信号，所述读出电路包含：比较器，其经耦合以接收参考信号输入处的所述斜坡电压及位线输入处的所述图像电荷，其中所述参考信号输入及所述位线输入在所述图像电荷与所述斜坡电压的所述比较之前通过启用各自的参考输入自动调零开关及位线输入自动调零开关进行自动调零；及斜坡发生器，其经耦合以将所述斜坡电压提供给所述读出电路，其中在所述参考输入自动调零开关被禁用之后但在所述位线输入自动调零开关被禁用之前，将所述斜坡电压增加自动调零偏移电压。
附图说明
参考以下图式描述本发明的非限制及非详尽实例，其中相同参考数字贯穿各个视图指代相同部分，除非另有说明。
图1说明根据本发明的实施例的成像系统的一个实例。
图2是根据本发明的实施例的比较器。
图3A是根据本发明的实施例的斜坡发生器的说明性框图。
图3B是根据本发明的实施例的实例时序图。
图4A是根据本发明的实施例的参考电压发生器的实例示意图。
图4B是根据本发明的实施例的实例时序图。
图4C是根据本发明的实施例的实例时序图。
图5是根据本发明的实施例的实例时序图。
图6A是根据本发明的实施例的斜坡发生器的示意图。
图6B是根据本发明的实施例的说明性时序图。
图7A是根据本发明的实施例的斜坡发生器的实例示意图。
图7B是根据本发明的实施例的实例时序图。
图7C是根据本发明的实施例的实例时序图。
对应的参考字符贯穿图式的若干视图指示对应组件。所属领域的技术人员应了解，图中的元件是出于简单且清楚的目的而说明，且不一定是按比例绘制。例如，图中一些元件的尺寸可能相对于其它元件而被夸大以帮助改进对本发明的各种实施例的理解。此外，为了更清楚地了解本发明的这些各种实施例，通常不描绘在商业可行的实施例中有用或必要的常见但好理解的元件。
具体实施方式
本文中描述了用于具有增加的模/数转换范围的图像传感器的设备及方法的实例。在以下描述中，陈述众多特定细节以提供对实例的详尽理解。然而，所属领域的技术人员将认识到，可在没有所述特定细节中的一或多个的情况下实践或以其它方法、组件、材料等等实践本文中描述的技术。在其它实例中，未展示或详细描述众所周知的结构、材料或操作以避免模糊某些方面。
贯穿此说明书对“一个实例”、或“一个实施例”的参考意味着结合实例描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在贯穿本说明书的各种地方出现短语“在一个实例中”或“在一个实施例中”不一定均指代同一实例。此外，特定特征、结构或特性可在一或多个实例中以任何合适方式组合。
观察本说明书，使用若干术语。此类术语具有其所来源于的领域中的一般含义，除非本文中具体定义或其使用背景清楚地以其它方式指示。应注意，贯穿此文档，元件名称及符号可互换使用(例如，Si相对于硅)；然而，这两个均具有相同意义。
图1说明根据本发明的实施例的成像系统100的一个实例。成像系统100包含像素阵列102、控制电路104、读出电路108及功能逻辑106。在一个实例中，像素阵列102是光二极管或图像传感器像素(例如，像素P1、P2……Pn)的二维(2D)阵列。如所说明，光二极管被布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人、地方、物体等的图像数据，接着可用于呈现人、地方、物体等的2D图像。然而，光二极管不必布置成行及列且可采取其它配置。
在一个实例中，在像素阵列102中的每一图像传感器光二极管/像素已获取其图像数据或图像电荷之后，图像数据接着由读出电路108读出且接着被转移到功能逻辑106。读出电路108可经耦合以从像素阵列102中的多个光二极管读出图像数据。在各种实例中，读出电路108可包含放大电路、模/数转换(ADC)电路或其它。在一些实施例中，对于读出列中的每一个，可包含一或多个比较器112。功能逻辑106可简单地存储图像数据或甚至可通过施加后期图像效果(例如，剪裁、旋转、移除红眼、调整亮度、调整对比度或其它)来操纵图像数据。在一个实例中，读出电路108可沿着读出列线(已说明)一次性读出一行图像数据，或可使用例如串行读出或同时全并行读出所有像素的多种其它技术(未说明)来读出所述图像数据。
为了执行ADC，例如，读出电路108可从斜坡发生器电路110接收参考电压VRAMP。比较器112可接收VRAMP，所述比较器还可从像素阵列102的像素接收图像电荷。比较器112可基于VRAMP与图像电荷电压电平的比较来确定图像电荷的数字表示。取决于ADC操作的时序，信号VRAMP可处于不同的电压电平，且可用于在由读出电路108接收(例如，读取)图像电荷之前对比较器112的输入进行自动调零。在一些实施例中，例如，当输入自动调零时，VRAMP可增加，这可提供在信号比较期间使用的电压范围的增加。虽然斜坡发生器110被示为成像系统100的单独块，但是斜坡发生器110也可包含在例如列读出电路108或电压发生器块(未展示)的其它块中。
在一个实例中，控制电路104耦合到像素阵列102以控制像素阵列102中的多个光二极管的操作。例如，控制电路104可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号为全局快门信号，其用于同时启用像素阵列102内的所有像素以在单个获取窗期间同时俘获其各自的图像数据。在另一实例中，所述快门信号为滚动快门信号，使得在连续获取窗期间循序地启用像素的每一行、列或群组。在另一实例中，图像获取与光照效果(例如闪光)同步。
在一个实例中，成像系统100可包含于数码相机、手机、膝上型计算机或类似物中。另外，成像系统100可耦合到其它硬件，例如处理器(通用处理器或其它处理器)、存储器元件、输出(USB端口、无线发射器、HDMI端口等)、照明/闪光、电输入(键盘、触摸显示器、跟踪垫、鼠标、麦克风等等)和/或显示器。其它硬件可将指令传送到成像系统100，从成像系统100提取图像数据或操纵由成像系统100供应的图像数据。
图2是根据本发明的实施例的比较器212。比较器212可为比较器112的实例。比较器212可响应于在位线输入上接收到的图像电荷信号与在VRAMP输入上接收到的参考电压信号VRAMP的比较而提供输出信号。例如，输出信号可提供接收到的图像电荷信号的数字表示。
比较器212的所说明实施例包含耦合在参考电压(在一些实例中，接地)与两个NMOS输入晶体管之间的NMOS尾晶体管。两个NMOS输入晶体管可并联耦合在NMOS尾晶体管与两个各自的PMOS晶体管之间。两个PMOS晶体管可并联耦合在两个NMOS输入晶体管与参考电压(例如，VDD)之间。两个PMOS晶体管可进一步通过其栅极耦合在一起。另外，比较器212可包含耦合在两个NMOS输入晶体管中的各自NMOS输入晶体管的栅极与相同的NMOS输入晶体管的漏极侧之间的两个自动调零开关AZQ1及AZQ2。在一些实施例中，可包含两个噪声滤波电容器CINREF及CINBL以将其各自的输入电容性地耦合到两个NMOS输入晶体管的栅极。
比较器212可被描述为具有参考电压输入侧及位线(例如，图像电荷)输入侧。参考电压输入侧可接收参考电压VRAMP，且位线输入侧可接收图像电荷电压信号。参考电压输入侧可包含NMOS输入晶体管中的一个、自动调零开关AZQ1以及PMOS晶体管中的一个。参考电压输入侧的PMOS晶体管的栅极可耦合到同一晶体管的漏极，这可导致两个PMOS晶体管的栅极耦合到漏极。图像电荷输入侧可包含NMOS晶体管中的一个、自动调零开关AZQ2以及PMOS晶体管中的一个。
NMOS尾晶体管可经耦合以在栅极处接收TAIL BIAS信号，其可启用/禁用NMOS尾晶体管且进而启用/禁用比较器212。
在操作中，比较器212可在ADC操作期间将位线输入上的图像电荷信号的电压电平与VRAMP参考信号的电压电平进行比较。图3B提供VRAMP参考信号的实例。例如，ADC期间(例如，图3B的t6与t7之间)的VRAMP信号的电压范围可用于确定图像电荷电平。然而，在ADC之前，比较器的输入(例如，VRAMP及位线)可被归一化(例如，自动调零)到PMOS晶体管的基极电压电平VDD-Vds，这可在本文中被称为自动调零电压电平。分别被提供给AZQ1及AZQ2的栅极的控制信号A及B可在执行ADC操作之前将NMOS输入晶体管的栅极与其各自的源极耦合/去耦。归一化NMOS输入晶体管的栅极上的电压可强制输入达到相同的电压电平，以便消除ADC操作中的任何误差或噪声。
在一些实施例中，增加自动调零电压电平可允许比较器212确定较大的图像电荷值。增加自动调零电压电平的一种技术可为在比较器212的自动调零操作期间增加VRAMP的电压。例如，当比较器212被归一化时，例如在AZQ1被禁用之后但在AZQ2被禁用之前，可增加VRAMP的电压电平，其实例在图3B中提供。增加自动调零电压可导致比较器212的电压范围的增加，因为自动调零电压电平与最小输入电压电平之间的电压差可能增加，这可导致比较器212的电压范围的增加。
图3A是根据本发明的实施例的斜坡发生器310的说明性框图。斜坡发生器310可为斜坡发生器电路110的实例。斜坡发生器310可产生参考电压信号VRAMP，其可被提供给例如读出电路108的成像系统读出电路。例如比较器112及/或212的比较器可接收参考电压信号VRAMP，所述比较器中的一个可与成像系统的每一读出列(例如，位线)相关联。比较器可将读出列上的图像电荷信号与VRAMP信号进行比较，且因此输出数字信号。
斜坡发生器310的所说明实施例包含参考电压发生器314、斜坡偏移发生器316、电压取样保持(VSH)电路318、电流源320及积分器322。参考电压发生器314将参考电压VREF提供给VSH电路318的输入。斜坡偏移发生器316产生偏移电压Ramp Offset，且经由电容器Voffcap 334将其提供给VSH电路318。VSH电路318将VREF及各种偏移电压提供给积分器322，其提供电压信号VRAMP。例如，取决于斜坡发生器310的操作，VRAMP可基于VREF及由电流源320提供的电流。如下文将更详细地论述，VRAMP响应于斜坡发生器310的各种电路而随时间变化，所述各种电路响应于一或多个控制信号而操作。控制信号可由例如(例如)控制电路104的成像系统控制电路提供。
斜坡偏移发生器322的所说明实施例包含放大器330及开关332。斜坡偏移发生器322可响应于控制信号而将偏移电压Ramp Offset提供给VSH电路318。放大器330可在非反相输入处接收电压信号VOFFSET，且可在反相输入处接收放大器330的输出。放大器330的输出可进一步耦合到开关332的一个端子。开关332可为第二端子耦合到接地且第三端子耦合到VSH电路318电容器Voffcap 334的一侧的三端开关。开关332可由控制信号OFFSET_EN来控制，所述控制信号可使得开关响应于OFFSET_EN转变为或处于高逻辑电平(例如，高)而将放大器330的输出耦合到Voffcap 334。当OFFSET_EN转变为或处于低逻辑电平(例如，低)时，作为响应，开关332可将接地耦合到Voffcap 334。VOFFSET的电压可为与Ramp Offset的电压电平成比例的电压电平。
VSH电路318的所说明实施例包含开关360、电压偏移电容器Voffcap 334及取样保持电容器SHcap 336。VSH电路318可取样及保持由参考电压发生器314及斜坡偏移发生器316提供的电压并将其提供给积分器322。VSH电路310可提供参考电压(其可为如下文将更详细论述的电压的组合)，同时与各种参考电压发生器隔离以便防止参考电压发生器314及斜坡偏移发生器316中产生的噪声(例如)被提供给积分器322及提供到比较器212上。当开关360响应于控制信号REF_SH为高而闭合时，VSH 318可对VREF取样。当REF_SH转变为低逻辑电平后，开关360即断开，导致VSH电路318与参考电压发生器314隔离。如上文所论述，Ramp Offset电压可基于开关332的控制被加到VREF。电容器SHcap 336可保持VREF(其可包含Ramp Offset电压)，并将其提供给积分器322。
积分器322的所说明实施例包含放大器324、反馈电容器326及开关328。积分器322可基于VREF及由电流源320提供的电流产生VRAMP。放大器324可具有经耦合以从VSH电路318接收VREF的非反相输入，及经耦合以从电流源320接收电流及/或从放大器322的输出接收反馈信号的反相输入。反馈信号可取决于控制信号INTEG_EN的状态而改变。例如，当开关328由于INTEG_EN为低而断开时，也可为VRAMP的放大器322的输出可由于反馈电容器326对放大器322的反相输入提供反馈而基于由电流源320提供的电流的电平从VSH减小到低电压。相反，当开关328闭合时，反馈电容器326可被放大器322的输出旁通，且VRAMP可等于VSH。
图3B是根据本发明的实施例的实例时序图300。时序图300将用于说明斜坡发生器310的操作。另外，时序图300说明了斜坡发生器310的相对时序及接收VRAMP的ADC比较器(例如比较器212)的操作。因而，图2中所示的控制信号包含在时序图300中。一般来说，斜坡发生器310可增加例如比较器212的ADC比较器的自动调零电压。可在整个发明中提及比较器212，但不应认为有限制。
在时间t1之前，例如控制自动调零开关AZQ1及AZQ2的控制信号A及B可处于低电平，由此启用AZQ1及AZQ2。结果，NMOS输入晶体管的栅极可耦合到自动调零电压，其可为VDD-Vds(如上文所论述)。另外且也在时间t1之前，斜坡发生器310可由于开关360闭合而将VREF提供给VSH电路318，所述开关可响应于REF_SH处于高电平而闭合。
在时间t1处，控制信号A转变为高逻辑电平，从而禁用AZQ1。结果，经耦合以接收VRAMP的比较器212的NMOS输入晶体管的栅极与其漏极断开。
在时间t2处，VREF的电压电平可增加与比较器212的NMOS输入晶体管的阈值电压(Vth)成比例的量。VREF的增加量在本文中可被称为AZ Offset。通过将AZ Offset加到VREF，VRAMP按比例增加。
在时间t3处，控制信号REF_SH可转变为低，这可导致开关360断开以便将参考电压发生器314与VSH电路318隔离，且进而与积分器322隔离。在时间t3之后，包含自动调零增加AZ Offset的VREF由VSH电路318保持。
在时间t4处，控制信号B可转变为高，从而禁用AZQ2。结果，比较器212的位线输入现在可准备好接收图像电荷信号。
在时间t5之前，控制信号OFFSET_EN可为低，这可导致开关332将接地耦合到电容器Voffcap 334。然而，在时间t5处，OFFSET_EN可转变为高，这可导致开关332耦合到斜坡偏移发生器316的放大器330的输出，而不是接地。结果，Voffcap 334可被充电到与基于VOFFSET的Ramp Offset成比例的电压，这可导致VREF及最终VRAMP增加等于Ramp Offset电压的电压量。
在时间t6之前，开关328可闭合，这可导致放大器324的输出将电容器326充电到与VSH相当的电平。因而，VRAMP可能与VSH的电压相同。然而，在时间t6处，控制信号INTEG_EN可转变为高，这可断开开关328。结果，放大器324的输出可经由反馈电容器326耦合到放大器324的反相输入，且来自电流源320的大部分电流对反馈电容进行充电。由于从放大器的输出到负输入的反馈，负输入的电压可保持在与VSH几乎相同的电压，因此放大器324的输出的电压可开始下降。因此，在时间t6处，VRAMP可开始与来自电流源320的电流相当地降低。VRAMP可以负斜坡下降例如直到时间t7。在时间t7处，INTEG_EN转变为低，导致断开开关328并使VRAMP回到VSH＝VREF+AZ Offset+Ramp Offset。在t7之后，可能会发生后续积分。
当ADC的模拟增益例如为低时，可发生AZ Offset加到VREF。可通过改变斜坡信号的斜率来改变ADC的增益。可通过改变反馈电容326的大小或来自电流源320的电流来改变斜坡信号的斜率。或比较器可具有衰减器(例如，电容分压器)以减小斜坡信号的幅度，且在改变衰减器的增益的情况下，可改变ADC的增益。然而，如果接收VRAMP的ADC的模拟增益为高(例如为模拟增益的2倍)，那么可省略AZ Offset的添加。
图4A是根据本发明的实施例的参考电压发生器414的实例示意图。参考电压发生器414可为参考电压发生器314的实例。例如，参考电压源414可产生VREF及AZ Offset，并将其提供给电压取样保持电路，例如VSH电路318。另外，参考电压发生器414可针对工艺变化进行调整以确保例如AZ Offset与比较器212的NMOS输入晶体管的Vth成比例。
参考电压发生器414的所说明实施例包含放大器438、分压器440、自动调零偏移电压发生器482、放大器448、反馈电容器CFB 450、开关452及输入电容器CIN 484。放大器438可经耦合以在非反相输入处接收参考电压VBGR，且经耦合以通过分压器440在反相输入处接收反馈。放大器438的输出耦合到晶体管的栅极，其可耦合在VDD与分压器440之间。分压器440包含串联耦合在晶体管的源极与接地之间的多个电阻器。可在电阻器中的每一个之间形成节点，且每一节点可通过各自的开关耦合到分压器440的输出节点。确定开关中的每一个的状态(例如，断开或闭合)的控制信号SEL_VREF可由分压器440接收。结果，可响应于控制信号SEL_VREF及VBGR的值来确定输出电压VREF_BGR。
放大器448可在非反相输入处接收参考电压VREF_BGR，且可在反相输入处接收节点D上的电压。将如下文所论述的VREF的电压电平可取决于开关452的状态及开关486的状态。例如，如果开关452闭合，那么放大器448的输出可将反馈提供给放大器448的反相输入。结果，VREF_BGR可被提供为VREF。然而，当开关452断开时，电容器CIN 484及CFB 450上的电压可确定VREF的电压电平。
自动调零偏移电压发生器482的所说明实施例包含PMOS晶体管442、NMOS晶体管444、NMOS晶体管446及开关486。为了解决工艺变化，晶体管442到446可类似于比较器212的相似晶体管，但是经缩放以减小其各自的变化及随机噪声。晶体管444被进一步缩放以减小其过驱动电压。例如，PMOS晶体管442可具有较大的“m”，其可等于比较器212的PMOS晶体管的aN倍。NMOS晶体管444的大小也可较大，且可具有m＝16aN以减小其过驱动电压，且NMOS晶体管446可具有aN/2的m。NMOS晶体管444可与NMOS输入晶体管相关联，且NMOS晶体管446可与两个比较器212的NMOS尾晶体管相关联。
三个晶体管442到446可串联耦合在VDD与接地之间，且例如可仿真比较器212的参考电压侧。PMOS晶体管442可经耦合以与耦合到VDD的源极及耦合到NMOS晶体管444的漏极的漏极进行二极管耦合。NMOS晶体管也可与耦合到NMOS晶体管446的漏极的源极进行二极管耦合，所述NMOS晶体管446的漏极可在源极处耦合到接地。NMOS晶体管446的栅极可经耦合以接收TAIL BIAS信号，其可启用自动调零偏移电压发生器482。TAIL BIAS信号可与由比较器212接收的TAIL BIAS信号相同或类似。
开关486可为三端开关，且可具有耦合到节点Voff_H的一个端子及耦合到节点Voff_L的第二端子。开关486的第三端子可耦合到电容器CIN 484的第一侧。节点Voff_H可为其中PMOS晶体管442耦合到NMOS晶体管444的节点，而节点Voff_L可为其中NMOS晶体管444耦合到NMOS晶体管446的节点。一般来说，晶体管442到446可充当分压器，其中节点Voff_H及Voff_L处的电压之间的电压差几乎与比较器212的NMOS输入晶体管的Vth成比例。
当开关452处于断开位置中时，节点D处的电压可等于VREF_BGR的电压。
图4B是根据本发明的实施例的实例时序图400。时序图将用于说明参考电压发生器414的实例操作。
在时间t1之前，VREF_BGR可被提供给放大器448的非反相输入，且控制信号AZ_VREF可处于高电平，这可导致开关452闭合。因而，放大器448的输出可耦合到放大器448的反相输入。因此，VREF可处于VREF_BGR。然而，在时间t1处，AZ_REF可转变为低，这可导致开关452断开。断开开关452可使得放大器448的输出通过CFB450电容性地耦合到负输入。
在时间t2之前，VREFOFFSET_EN可为低，这可导致节点Voff_H上的电压耦合到CIN484。然而，在时间t2处，VREFOFFSET_EN可转变为高，这可导致开关486将节点Voff_L上的电压耦合到电容器CIN 484。结果，可将电压ΔVREF加到VREF_BGR。ΔVREF可与(Voff_H-Voff_L)*CIN/CFB成比例，所述(Voff_H-Voff_L)*CIN/CFB可与比较器212的NMOS晶体管的Vth成比例。
图4C是根据本发明的实施例的实例时序图405。时序图405将用于说明参考电压发生器414的实例操作。时序图405可类似于时序图400，除了在时间t2处可发生VREF_BGR的电压电平的降低之外。在时间t2处，分压器440可接收信号SEL_VREF，其可改变分压器440的设置。结果，VREF_BGR可减少量ΔVREF_BGR。ΔVREF_BGR可为确保获得关于比较器212的NMOS输入晶体管的Vth的电压裕度的量。例如，ΔVREF_BGR可为大约100mV。
图5是根据本发明的实施例的实例时序图500。将参考斜坡发生器310、参考电压发生器414及比较器212来论述时序图500。时序图500可类似于图300，除了VREF的取样保持操作发生在施加Ramp Offset(例如，加到VREF)之后，而不是之前。
在时间t0处，控制信号AZ_REF转变为低，这可导致开关452断开。断开开关452可使节点D浮动，但是经由反馈电容CFB 450与VREF耦合。
在时间t1处，控制信号A可转变为高，这可禁用比较器212的自动调零开关AZQ1。禁用AZQ1可使斜坡参考侧NMOS晶体管的栅极去耦。
在时间t2处，控制信号VREFOFFSET_EN可转变为高，这导致自动调零偏移发生器482的开关486将节点Voff_L耦合到电容器CIN 484，电容器CIN 484在时间t2之前耦合到节点Voff_H。如图4B中所示，例如，将开关486从Voff_H移动到Voff_L可使得ΔVREF加到VREF_BGR，其中ΔVREF与(Voff_H-Voff_L)*CIN/CFB成比例。在图5中，ΔVREF被称为ΔVramp_ref。结果，VREF增加了ΔVREF。
在时间t4处，控制信号B转变为高，这使自动调零开关AZQ2去耦。结果，比较器212的位线输入NMOS晶体管准备好接收图像电荷。应注意，VSH电路318的开关360处于闭合位置中，使得VREF继续由参考电压发生器414提供给VSH电路318。
在时间t5处，改变控制信号SEL_VREF，且将VREF_BGR增加与Ramp Offset成比例的电压。因为开关360在时间t5之前闭合，所以将Ramp Offset加到VREF，VREF进而被加到VRAMP。
在时间t6处，控制信号REF_SH转变为低，这断开VSH电路318的开关360。在时间t6之前，向VSH电路318提供来自参考电压发生器314的VREF，这包含AZ Offset电压增加。可断开开关360以将参考电压发生器314中产生的噪声与积分器322隔离。另外，在开关360断开之后，VSH电路318可继续保持VREF(包含AZ Offset及Ramp Offset)到积分器322。
在时间t7处，控制信号INTEG_EN转变为高，这导致积分器322将来自电流源320的电流与VREF进行积分。积分可导致积分时间期间VRAMP的线性降低，当INTEG_EN转变为低时，积分可在时间t8处结束。在时间t8之后，VRAMP将由于VREF被VSH电路318保持而增加回到VREF。随后可能发生额外的积分。
图6A是根据本发明的实施例的斜坡发生器610的示意图。斜坡发生器610可为斜坡发生器电路110的实例。斜坡发生器610可将电压信号VRAMP提供给例如比较器212的比较器的参考电压输入。斜坡发生器610可将各种偏移电压加到VRAMP以增加例如可用于比较器212的电压范围。在一些实施例中，斜坡发生器610可为参考电压发生器314与斜坡偏移发生器316的组合。
斜坡发生器610的所说明实施例包含电压发生器688、积分器622、电容器Cref654、电容器Coff 634及电容器CGND 636。电容器654、634及636可耦合在电压发生器688与积分器622之间。积分器622可类似于积分器322，且因而可不关于图6A进行详细论述。另外，电容器634及636可类似于VSH电路318的电容器Voffcap 334及SHcap 336，且可不关于图6A进行详细论述。
电压发生器688可产生ΔVRAMP_REF(例如，AZ Offset)及ΔVRAMP_VOFF(例如，Ramp Offset)。AZ Offset及Ramp Offset均可被加到VREG_BGR，这可能分别是由于开关656及658的状态而引起的。AZ Offset及Ramp Offset可由电压VOFFSET及电容器Cref 654、Coff 634及CGND 636的并联组合来确定，所述电容器可进行大小调整以提供期望的电压AZOffset及Ramp Offset。在一些实施例中，VREF_BGR可由参考电压发生器414的放大器438及分压器440的组合提供。
图6B是根据本发明的实施例的说明性时序图600。例如，时序图600将用于说明斜坡发生器610的与将VRAMP提供给比较器212相关的操作。例如，比较器212可使用参考电压信号VRAMP进行ADC操作。
在时间t1之前，控制信号REF_SH可转变为低，这可导致开关660断开。结果，VREF_BGR可与积分器322的输入断开，但是VREF_BGR可保持在电容器CGND 636、Coff 634及Cref654上。在时间t1处，控制信号A可转变为高，这可禁用自动调零开关AZQ1。结果，比较器212的VRAMP输入可准备好接收参考信号VRAMP。
在时间t2之前，开关658可耦合到接地，且电容Coff 634可被放电。然而，在时间t2处，控制信号VREFOFFSET_EN可转变为高，这可导致开关658耦合到放大器630，从而可将电压VOFFSET提供给电容器Coff 634的一侧，而不是接地。将开关658耦合到放大器630可将Coff 634的一侧充电到VOFFSET，这可导致电压ΔVRAMP_REF加到存在于电容器CGND 636上的VREF_BGR。也可称为“AZ Offset”的ΔVRAMP_REF可与VOFFSET*(Coff/(Creff+Coff+CGND))成比例。另外，ΔVRAMP_REF也可与比较器212的NMOS输入晶体管的Vth成比例。
在时间t4处，控制信号B可转变为高，这可禁用自动调零开关AZQ2。结果，比较器212的位线输入可准备好接收图像电荷信号。
在时间t5之前，开关654可耦合到接地，这可使电容器Cref 654放电。然而，在时间t5处，控制信号OFFSET_EN可转变为高，这可导致开关656耦合到放大器630，从而可将电压VOFFSET提供给电容器Cref 654而不是接地。将开关656耦合到放大器630可对Cref 654的一侧充电，这可导致电压ΔVRAMP_VOFF加到存在于电容器CGND 636上的VREF_BGR。也可称为Ramp Offset的ΔVRAMP_VOFF可与VOFFSET*(Cref/(Cref+Coff+CGND))成比例。
在时间t6处，控制信号INTEG_En转变为高，这导致积分器622将来自电流源620的电流与VRAMP(包含AZ Offset及Ramp Offset)进行积分。积分可导致积分时间期间VRAMP的线性降低，当INTEG_EN转变为低时，积分可在时间t7处结束。在时间t7之后，由于VREF_BGR(包含AZ Offset及Ramp Offset)被电容器CGND 636保持，VRAMP可增加回到VREF_BGR(包含AZ Offset及Ramp Offset)。随后可能发生额外的积分。
图7A是根据本发明的实施例的斜坡发生器710的实例示意图。斜坡发生器710可为斜坡发生器110的实例。例如，斜坡发生器710可将参考电压信号VRAMP提供给比较器212用于ADC操作。
斜坡发生器710的所说明实施例包含参考电流发生器782及电流换向数/模转换器(DAC)790。电流换向DAC 790可产生电流Iref_sig，其可被提供给电阻器Rout以产生电压信号VRAMP。参考电流发生器782可产生电流Iref_offset，其可基于开关766的状态而被提供给Rout。例如，从Iref_sig中减去Iref_offset可将AZ Offset电压加到VRAMP。
电流换向DAC 790的所说明实施例可包含并联耦合在参考电压VDD与多个开关764中的各自开关之间的多个电流源762。多个开关764可并联耦合在其各自的电流源与共同节点G之间。多个电流源762中的电流源的组合基于其各自的开关处于闭合状态而可产生电流Iref_sig。Iref_sig可被提供给节点G，且可流动通过电阻器Rout。跨越Rout的电压降可在斜坡发生器710的输出上产生电压信号VRAMP。
参考电流发生器782的所说明实施例可包含PMOS晶体管776、NMOS晶体管778、NMOS晶体管780、放大器774、放大器772、晶体管770、晶体管768及开关766。为了解决工艺变化，晶体管776到780可类似于比较器212的相似晶体管，但是经缩放以减小其各自的过驱动电压，从而可解决工艺变化。例如，PMOS晶体管776可具有较大的“m”，其可等于比较器212的PMOS晶体管的面积的aN倍。NMOS晶体管778的大小也可较大，且可具有m＝16aN，且NMOS晶体管780可具有aN/2的m。NMOS晶体管778可对应于比较器212的NMOS输入晶体管，且NMOS晶体管780可对应于两个比较器212的NMOS尾晶体管。
三个晶体管776到780可例如串联耦合在VDD与接地之间。PMOS晶体管776可与耦合到VDD的源极及耦合到NMOS晶体管778的漏极的漏极进行二极管耦合。NMOS晶体管778也可与耦合到NMOS晶体管780的漏极的源极进行二极管耦合，所述NMOS晶体管780的漏极可在源极处耦合到接地。NMOS晶体管780的栅极可经耦合以接收TAIL BIAS信号，其可启用参考电流发生器782。
放大器774可具有耦合到节点Voff_H的非反相输入，及经耦合以从放大器774的输出接收反馈的反相输入。放大器772可具有耦合到节点Voff_L的非反相输入，及经耦合以经由电阻器Rref接收放大器774的输出的反相输入。放大器772的输出可耦合到晶体管792的栅极。晶体管792可具有耦合到电阻器Rref的源极及耦合到晶体管770的漏极的漏极。晶体管770可与其栅极进行二极管耦合，所述栅极也耦合到晶体管768的栅极。晶体管770及768的源极可耦合在一起且耦合到接地。另外，电流换向DAC 790的电阻器Rout的一侧也可耦合到晶体管770及760的源极且耦合到接地。晶体管768的漏极可耦合到开关766的一侧，所述一侧可耦合到另一侧上的节点G。开关766可接收控制信号IREFOFFSET_EN。
参考电流发生器782可产生Iref_offset，使得由于Iref_offset引起的跨越Rout的电压降产生ΔVRAMP_REF，例如AZ Offset。Iref_Offset可基于由放大器774及772提供的电压(例如Voff_H_o及Voff_L_o)差而产生。Voff_H_o及Voff_L_o可分别与Voff_H及Voff_L几乎相同。此外，Voff_H_o与Voff_L_o之间的差可与比较器212的NMOS晶体管的Vth加上其过电压的四分之一(例如，(Vth+Vov/4))成比例。晶体管768及770以及Rref的m个因子的比率也可确定Iref_offset。Iref_offset可通过Rout转换为电压以产生ΔVRAMP_REF。因此，ΔVRAMP_REF可与(Vth+Vov/4)*(y/x)*(Rout/Rref)成比例。因而，当开关766闭合时，Iref_offset可从Iref_sig中减去，这可将流动通过Rout的电流的量降低Iref_offset，导致从VRAMP中减去ΔVRAMP_REF，例如AZ Offset。然而，断开开关766可将Iref_sig增加与Iref_offset成比例的量，这可导致VRAMP增加与ΔVRAMP_REF(例如AZ Offset)成比例的量。
图7B是根据本发明的实施例的实例时序图700。时序图700将用于说明斜坡发生器710的一个实例操作。
在时间t1处，控制信号A转变为高，这导致自动调零开关AZQ1被禁用，且进而导致比较器212的VRAMP输入NMOS晶体管的栅极与其漏极去耦。
在时间t2之前，开关766处于闭合状态使得Iref_offset被提供给ΔVRAMP_REF。具体来说，参考电流发生器782可通过Rref产生与可产生跨越Rout的ΔVRAMP_REF的电流成比例的电流Iref_offset。因为Iref_offset流动通过晶体管792及770，所以由于电流镜像，相同的或成比例的电流可能流动通过晶体管768。此外，因为开关766闭合，所以从Iref_sig中减去Iref_offset，使得Iref_sig-Iref_offset正流动通过Rout。结果，VRAMP处于不包含ΔVRAMP_REF(例如AZ Offset)的电压。
然而，在时间t2处，控制信号IREFOFFSET_EN转变为低，这导致开关766断开。结果，Iref_offset可能不再从Iref_sig中减去，这可导致额外的电流流动通过Rout，且因此VRAMP可增加Iref_offset*Rout，其可与ΔVRAMP_REF(例如AZ Offset)成比例。一般来说，断开开关766可将Iref_offset加回到流动通过Rout的电流，使得VRAMP增加ΔVRAMP_REF。
在时间t2之后，时序图700可类似于(例如)时序图300，且将不会进行完整地论述。然而，在时间t5与t6之间的ADC期间，电流换向DAC 790可线性地降低Iref_sig以提供如时序图700中所示的VRAMP的形状。
图7C是根据本发明的实施例的实例时序图705。时序图705将用于说明斜坡发生器710的实例操作。由于Iref_sig在时间t2处降低，因此时序图705与时序图700不同，这可导致在相同时间期间VRAMP稍微降低。当将ΔVRAMP_REF(例如AZ Offset)与比较器212的NMOS晶体管的Vth进行比较时，Iref_sig的降低可提供一定裕度。实例裕度量可为大约100mV。例如，可通过电流换向DAC 790的多个开关764中的改变来提供Iref_sig的降低。
对本发明的所说明的实例的以上描述(包含在说明书摘要中描述的内容)不希望为穷举性的或将本发明限于所公开的精确形式。如所属领域的技术人员将认识到，虽然出于说明性目的在本文中描述了本发明的特定实例，但各种修改在本发明的范围内是可能的。
鉴于以上详细描述可对本发明做出这些修改。以下权利要求书中使用的术语不应被解释为将本发明限于说明书中公开的特定实例。而是，本发明的范围将完全由根据已制定的权利要求解释规则来解释的以下权利要求书确定。

Claims (22)

1.一种方法，其包括：
禁用比较器的第一自动调零开关，所述第一自动调零开关耦合到所述比较器的斜坡电压输入；
由斜坡发生器增加被提供给所述比较器的所述斜坡电压输入的斜坡电压的自动调零电压电平；及
禁用所述比较器的第二自动调零开关，所述第二自动调零开关耦合到所述比较器的位线输入。
2.根据权利要求1所述的方法，其中由所述斜坡发生器增加被提供给所述比较器的所述斜坡电压输入的所述斜坡电压的所述自动调零电压电平包括：
在禁用所述比较器的所述第一自动调零开关之后，增加由所述斜坡发生器的参考电压发生器产生的参考电压的电压电平；及
至少响应于由所述参考电压发生器产生的所述参考电压而产生所述斜坡电压；及将所述斜坡电压提供给所述比较器的所述斜坡电压输入。
3.根据权利要求1所述的方法，其中由所述斜坡发生器增加被提供给所述比较器的所述斜坡电压输入的所述斜坡电压的所述自动调零电压电平包括：
将所述斜坡电压的所述自动调零电压电平增加与形成所述比较器的所述斜坡电压输入及所述位线输入的NMOS晶体管的阈值电压成比例的量。
4.根据权利要求1所述的方法，其中由所述斜坡发生器增加被提供给所述比较器的参考电压输入的所述参考电压的所述自动调零电压电平包括：
将第一参考电压提供给第一电容器，所述第一电容器耦合在接地与积分器的输入之间；
将偏移电压电平提供给第二电容器，所述第二电容器耦合在第一侧上的所述积分器的所述输入与第二侧上的比较器的输出之间；及
将所述第二电容器的所述第二侧耦合到接地以将所述自动调零电压电平放电到所述第一电容器上，其中被提供给所述第一电容器的所述第一参考电压将所述自动调零电压电平增加与形成所述比较器的所述斜坡电压输入及所述位线输入的NMOS晶体管的阈值电压成比例的量。
5.根据权利要求1所述的方法，其中由所述斜坡发生器增加被提供给所述比较器的所述参考电压输入的所述参考电压的所述自动调零电压电平包括：
由所述斜坡发生器的参考电流发生器产生参考电流，其中所述参考电流产生所述参考电压作为跨越电阻器的电压降；
由耦合到所述参考电流发生器的电流偏移发生器产生偏移电流；及
将所述偏移电流加到所述参考电流以将所述自动调零电压电平增加与所述比较器的NMOS输入晶体管的阈值电压成比例的量。
6.根据权利要求1所述的方法，其进一步包括：
由所述斜坡发生器增加被提供给所述比较器的所述参考电压输入的所述参考电压的斜坡偏移电压电平；及
将所述位线输入上的电压与所述参考电压输入上的所述参考电压进行比较。
7.根据权利要求1所述的方法，其进一步包括：
在所述比较器的所述位线输入上接收图像电荷信号；及
在信号积分期间将所述图像电荷信号与所述斜坡电压进行比较。
8.一种方法，其包括：
由斜坡发生器将基极参考电压提供给比较器的参考电压输入，所述参考电压输入包含具有栅极的NMOS晶体管，其中所述基极参考电压耦合到所述NMOS晶体管的所述栅极；
禁用耦合到所述比较器的所述参考电压输入的第一自动调零开关；
由所述斜坡发生器将自动调零偏移电压加到所述基极参考电压；及
禁用耦合到所述比较器的位线输入的第二自动调零开关。
9.根据权利要求8所述的方法，其中所述自动调零偏移电压与所述NMOS晶体管的阈值电压成比例。
10.根据权利要求8所述的方法，其进一步包括：
由所述斜坡发生器将斜坡偏移电压加到所述基极参考电压与所述自动调零偏移电压的组合，其中所述斜坡发生器将电容器放电以增加所述斜坡偏移电压。
11.根据权利要求8所述的方法，其中所述斜坡发生器通过将基极参考电流提供给输出电阻器产生所述基极参考电压，且其中由于所述基极参考电流引起的跨越所述输出电阻器的电压降是所述基极参考电压，且
其中由所述斜坡发生器将自动调零偏移电压加到所述基极参考电压包括：
将偏移参考电流加到所述基极参考电流以增加跨越所述输出电阻器的电压降，其中由于将所述偏移参考电流加到所述基极参考电流引起的跨越所述输出电阻器的所述电压降是所述基极参考电压加上所述自动调零偏移电压。
12.根据权利要求8所述的方法，其中由所述斜坡发生器将所述自动调零偏移电压加到所述基极参考电压包括：
在第一时间将所述基极参考电压提供给积分器；
在第二时间将所述自动调零偏移电压提供给所述积分器，所述积分器基于反馈电压及与电容性地耦合到所述比较器的输入的所述比较器的所述NMOS晶体管的阈值电压成比例的电压差的组合将所述自动调零偏移电压加到所述基极参考电压。
13.根据权利要求8所述的方法，其中所述基极参考电压被提供给取样保持电路，且由第一电容器保持，且其中所述取样保持电路包含第二电容器，其经耦合以充电到与所述自动调零偏移电压成比例的电压，且
其中由所述斜坡发生器将自动调零偏移电压加到所述基极参考电压包括放电与保持在所述第二电容器上的所述自动调零偏移电压成比例的所述电压以加到保持在所述第一电容器上的所述基极参考电压。
14.根据权利要求8所述的方法，其进一步包括：
在禁用所述第二自动调零开关之前，由所述斜坡发生器将斜坡偏移电压加到所述基极参考电压与所述自动调零偏移电压的组合。
15.根据权利要求8所述的方法，其进一步包括：
由所述比较器在所述位线输入上接收图像电荷信号；
由所述斜坡发生器对所述基极参考电压、所述自动调零偏移电压及斜坡偏移电压的组合进行积分，以将负斜坡电压提供给所述比较器的所述参考电压输入；及
将所述图像电荷信号与所述负斜坡电压进行比较，以提供所述图像电荷信号的数字表示。
16.一种成像系统，其包括：
像素阵列，其用于捕获图像光并产生图像电荷；
读出电路，其经耦合以读出所述图像电荷且响应于所述图像电荷与斜坡电压的比较而将所述图像电荷转换成对应于所述图像电荷的一或多个数字信号，所述读出电路包含：
比较器，其经耦合以在参考信号输入处接收所述斜坡电压并在位线输入处接收所述图像电荷，其中所述参考信号输入及所述位线输入在所述图像电荷与所述斜坡电压的所述比较之前通过启用各自的参考输入自动调零开关及位线输入自动调零开关进行自动调零；及
斜坡发生器，其经耦合以将所述斜坡电压提供给所述读出电路，其中在所述参考输入自动调零开关被禁用之后但在所述位线输入自动调零开关被禁用之前，将所述斜坡电压增加自动调零偏移电压。
17.根据权利要求16所述的成像系统，其中所述自动调零偏移电压与所述比较器的NMOS输入晶体管的阈值电压成比例，所述NMOS输入晶体管形成所述比较器的所述参考信号输入及所述位线输入。
18.根据权利要求16所述的成像系统，其中所述斜坡发生器包含具有至少第一电容器、第二电容器及第三电容器的电压取样保持电路，其中所述第一电容器经耦合以接收偏移电压，其中所述第一电容器经放电以将所述自动调零偏移电压加到存储在所述第三电容器上的参考电压，且其中响应于所述偏移电压及所述第一电容器、所述第二电容器及所述第三电容器的组合而提供所述自动调零偏移电压。
19.根据权利要求16所述的成像系统，其中所述斜坡发生器包括：
换向数/模转换器DAC，其经耦合以产生参考电流且将所述参考电流提供给输出电阻器以产生所述斜坡电压；及
偏移参考电流发生器，其经耦合以将偏移参考电流提供给所述换向DAC，其中将所述偏移参考电流加到所述参考电流将所述斜坡电压增加所述自动调零偏移电压。
20.根据权利要求16所述的成像系统，其中所述斜坡发生器包括：
自动调零偏移电压发生器，其通过输入电容器耦合到积分器，其中所述积分器将所述自动调零偏移电压加到参考电压以提供所述斜坡电压，且其中响应于通过反馈电容器耦合到所述积分器的输入的反馈电压及与通过所述输入电容器耦合到所述积分器的所述输入的所述比较器的所述NMOS晶体管的阈值电压成比例的电压差的组合而产生所述自动调零偏移电压。
21.根据权利要求16所述的成像系统，其中所述斜坡发生器包括：
电压取样保持电路，其经耦合以从参考电压发生器接收参考电压，所述电压取样保持电路包含第一电容器及第二电容器，其中所述第一电容器经耦合以保持所述参考电压，且所述第二电容器经耦合以将斜坡偏移电压量增加提供给所述参考电压；及
耦合到所述电压取样保持电路的积分器，所述积分器经耦合以对所述参考电压、所述自动调零偏移电压及所述斜坡偏移电压的组合进行积分以将负斜坡电压提供给所述比较器。
22.根据权利要求21所述的成像系统，其中所述斜坡发生器包括：
斜坡偏移电压发生器，其经电容性地耦合以将所述斜坡偏移电压提供给所述电压取样保持电路。
CN201710723238.0A 2016-09-27 2017-08-22 用于提供增加的模/数转换范围的成像系统和设备及方法 Active CN107888850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/277,642 US9774811B1 (en) 2016-09-27 2016-09-27 Ramp signal generator for double ramp analog to digital converter
US15/277,642 2016-09-27

Publications (2)

Publication Number Publication Date
CN107888850A true CN107888850A (zh) 2018-04-06
CN107888850B CN107888850B (zh) 2020-10-30

Family

ID=59886782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710723238.0A Active CN107888850B (zh) 2016-09-27 2017-08-22 用于提供增加的模/数转换范围的成像系统和设备及方法

Country Status (3)

Country Link
US (1) US9774811B1 (zh)
CN (1) CN107888850B (zh)
TW (1) TWI650022B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109167942A (zh) * 2018-09-04 2019-01-08 深圳阜时科技有限公司 一种模数转换器和控制方法及成像装置
CN110635788A (zh) * 2018-06-25 2019-12-31 原盛科技股份有限公司 影像传感器电路及其中的斜坡信号产生电路
CN112165586A (zh) * 2020-09-28 2021-01-01 成都微光集电科技有限公司 Adc功能安全校验装置和方法、cmos图像传感器、参考像素单元
CN113920938A (zh) * 2021-10-27 2022-01-11 锐芯微电子股份有限公司 校准装置、显示芯片和显示器
CN114567736A (zh) * 2021-03-23 2022-05-31 深圳市汇顶科技股份有限公司 具有高供电噪声抑制的电流转向架构
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10154211B2 (en) * 2014-11-20 2018-12-11 Teledyne Dalsa B.V. Circuit controller for controlling a pixel circuit and a method of controlling a pixel circuit
EP3070827B1 (en) * 2015-03-16 2022-09-07 General Electric Technology GmbH Start-up of hvdc networks
JP2018019269A (ja) * 2016-07-28 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 センサ、駆動方法、及び、電子機器
US10079990B2 (en) 2016-09-27 2018-09-18 Omnivision Technologies, Inc. Comparator for double ramp analog to digital converter
US10401942B2 (en) * 2017-02-22 2019-09-03 Ambiq Micro Inc. Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
KR20190044261A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 저잡음 싱글-슬롭 비교 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US10356351B1 (en) 2018-02-07 2019-07-16 Omnivision Technologies, Inc. Image sensor with dual conversion gain readout
KR102469116B1 (ko) * 2018-03-13 2022-11-22 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
IT201900001847A1 (it) * 2019-02-08 2020-08-08 St Microelectronics Srl Un'interfaccia di amplificazione, e relativo sistema di misura e procedimento per calibrare un'interfaccia di amplificazione
US11240456B2 (en) * 2019-06-14 2022-02-01 Omnivision Technologies, Inc. Column amplifier reset circuit
KR20210107957A (ko) 2020-02-24 2021-09-02 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 장치
WO2023114215A1 (en) * 2021-12-13 2023-06-22 Gigajot Technology, Inc. Low row noise ramp generator
WO2023197163A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Comparator and method of comparing voltages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832034B (zh) * 2004-12-20 2012-01-04 三星电子株式会社 用于产生高电压的方法和电路以及相关的半导体存储器件
CN101939917B (zh) * 2008-02-07 2013-07-31 夏普株式会社 A/d转换电路及固体摄像装置
US20140266309A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Cds circuit and analog-digital converter using dithering, and image sensor having same
US9380231B2 (en) * 2014-02-17 2016-06-28 Samsung Electronics Co., Ltd. Correlated double sampling circuit and image sensor including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset
JP4905187B2 (ja) * 2007-03-09 2012-03-28 ソニー株式会社 画像処理装置、撮像装置、および画像処理方法、並びにコンピュータ・プログラム
JP2011250554A (ja) * 2010-05-26 2011-12-08 Sony Corp 電源回路、集積回路装置、固体撮像装置および電子機器
US8514322B2 (en) * 2010-06-16 2013-08-20 Aptina Imaging Corporation Systems and methods for adaptive control and dynamic range extension of image sensors
US8743258B2 (en) 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832034B (zh) * 2004-12-20 2012-01-04 三星电子株式会社 用于产生高电压的方法和电路以及相关的半导体存储器件
CN101939917B (zh) * 2008-02-07 2013-07-31 夏普株式会社 A/d转换电路及固体摄像装置
US20140266309A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Cds circuit and analog-digital converter using dithering, and image sensor having same
US9380231B2 (en) * 2014-02-17 2016-06-28 Samsung Electronics Co., Ltd. Correlated double sampling circuit and image sensor including the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635788A (zh) * 2018-06-25 2019-12-31 原盛科技股份有限公司 影像传感器电路及其中的斜坡信号产生电路
CN109167942A (zh) * 2018-09-04 2019-01-08 深圳阜时科技有限公司 一种模数转换器和控制方法及成像装置
CN112165586A (zh) * 2020-09-28 2021-01-01 成都微光集电科技有限公司 Adc功能安全校验装置和方法、cmos图像传感器、参考像素单元
CN114567736A (zh) * 2021-03-23 2022-05-31 深圳市汇顶科技股份有限公司 具有高供电噪声抑制的电流转向架构
CN114567736B (zh) * 2021-03-23 2023-08-01 深圳市汇顶科技股份有限公司 具有高供电噪声抑制的电流转向架构
CN113920938A (zh) * 2021-10-27 2022-01-11 锐芯微电子股份有限公司 校准装置、显示芯片和显示器
CN113920938B (zh) * 2021-10-27 2022-08-19 锐芯微电子股份有限公司 校准装置、显示芯片和显示器
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Also Published As

Publication number Publication date
CN107888850B (zh) 2020-10-30
US9774811B1 (en) 2017-09-26
TW201826778A (zh) 2018-07-16
TWI650022B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN107888850A (zh) 用于双斜坡模/数转换器的斜坡信号发生器
CN108737754B (zh) 双斜坡模/数转换器的比较器
US10498999B2 (en) Comparator for double ramp analog to digital converter
CN106470322B (zh) 减轻图像传感器的列固定图案噪声的读出电路
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
US10334193B2 (en) Read-out circuits of image sensors and image sensors including the same
CN110121037B (zh) 具有双重转换增益读出的图像传感器
US9736411B2 (en) Image sensor pixel having multiple sensing node gains
TWI578789B (zh) 經由斜波產生器之影像感測器電源供應抑制比雜訊減少
US9906745B2 (en) Column comparator system and method for comparing a ramping signal and an input signal
CN104282700B (zh) 图像传感器及其操作方法
US9503667B2 (en) Method to read out pixels an ultra low readout noise architecture
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
TW201644266A (zh) 用於低雜訊影像感測器之斜波產生器
WO2018001014A1 (zh) 像素电路及其驱动方法、图像传感器及图像获取装置
CN112243099B (zh) 具有比较器的列放大器复位电路
TWI813038B (zh) 比較器第一級箝位
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级
TW202412506A (zh) 電壓域全域快門讀出電路
CN117135487A (zh) 电压域全局快门读出电路时序
TW202348023A (zh) 用於在局域斜坡緩衝器電路中之斜坡穩定輔助電路的校準電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant