CN107886987A - 存储系统及其操作方法 - Google Patents

存储系统及其操作方法 Download PDF

Info

Publication number
CN107886987A
CN107886987A CN201710866068.1A CN201710866068A CN107886987A CN 107886987 A CN107886987 A CN 107886987A CN 201710866068 A CN201710866068 A CN 201710866068A CN 107886987 A CN107886987 A CN 107886987A
Authority
CN
China
Prior art keywords
write operation
page
memory block
threshold
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710866068.1A
Other languages
English (en)
Other versions
CN107886987B (zh
Inventor
权正贤
赵上球
洪道善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107886987A publication Critical patent/CN107886987A/zh
Application granted granted Critical
Publication of CN107886987B publication Critical patent/CN107886987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储系统包括：存储器件，其包括一个或多个存储块，并且被配置成经由写入操作而在包括在每个存储块中的多个页中储存数据；以及存储器控制器，其被配置成对针对存储块执行的写入操作的操作数量进行计数，检查是否对每个页执行了写入操作，从页之中选择一个或多个牺牲页，并且复制储存在牺牲页中的数据。

Description

存储系统及其操作方法
相关申请的交叉引用
本申请要求于2016年9月29日提交给韩国知识产权局的编号为10-2016-0125575的韩国专利申请的优先权，其整体内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种包括非易失性存储器件的存储系统，更具体地，涉及一种能够减小非易失性器件中的相邻区域之间的干扰的存储系统及其操作方法。
背景技术
半导体存储器件大体分成易失性存储器件和非易失性存储器件。
易失性存储器件具有高的写入和读取速度，但是在电源切断时丢失储存在其中的数据。易失性存储器件的示例包括动态随机存取存储器(DRAM)、静态RAM(SRAM)等。另一方面，非易失性存储器件具有较低的写入和读取速度，但是即使电源切断仍保持储存在其中的数据。因此，当需要储存无论电源如何都应当保持的数据时，使用非易失性存储器件。非易失性存储器件的示例包括只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变随机存取存储器(PCRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(MRAM)等。
PCRAM是一种类型的非易失性存储器件，其包括由相变材料(例如，锗(Ge)-锑(Sb)-碲(Te))形成的存储单元，并且可以以这样的方式来储存数据：相变材料通过施加给其的热量而变成晶相或非晶相。诸如MRAM、PCRAM等的非易失性存储器具有类似于易失性RAM的数据处理速度的数据处理速度，并且具有即使电源关断数据仍被保持的特性。
图1是图示了构成PCRAM的相变电阻器(PCR)元件4的示图。
PCR元件4包括顶电极1、底电极3和布置在顶电极1与底电极3之间的相变材料(PCM)层2。当将电压和电流施加至电极1和电极3时，在PCM层2中诱生高温，使得PCM层2的电传导状态随电阻的改变而改变。就此而言，主要使用AgInSbTe作为PCM层2的材料。此外，PCM层2采用具有硫族元素(S、Se和Te)的硫族化物作为主要成分，具体地，采用由Ge-Sb-Te形成的锗锑碲合金(Ge2Sb2Te5)。
图2A和图2B是图示了图1中所示的PCR元件的原理的示图。
如图2A中所示，如果低于阈值的低电流流经PCR元件4，则PCM层2的温度变得适合于PCM层2的晶化。相应地，PCM层2进入晶相，从而变成低电阻相的材料。
可选地，如图2B中所示，如果阈值或更大的高电流流经PCR元件4，则PCM层2的温度达到融化点或更高。相应地，PCM层2进入非晶相，从而变成高电阻相的材料。
这样，PCR元件4可以非易失性地储存与两个电阻相相对应的数据。即，PCR元件4处于指向数据“1”的低电阻相和指向数据“0”的高电阻相，因而可以储存两个数据逻辑状态。
图3是图示了由图1的PCR元件形成的存储单元阵列的示图。
存储单元阵列包括在位线BL与字线WL的交接处的单位存储单元MC。每个单位存储单元MC包括PCR元件和单元开关。就此而言，单元开关可以形成为二极管D。二极管D由PN二极管元件制成。
PCR元件的一侧电极与位线BL耦接，而其另一电极耦接到二极管D的P型区域。二极管D的N型区域耦接到字线WL。
在单元阵列中，在写入操作期间，将低电压(例如，地电压VSS)施加给选中的字线WL2，并且将与写入数据相对应的驱动电压Vd施加给选中的位线BL2。在这种情况下，未选中的位线BL1和BL3进入浮置状态，而未选中的字线WL1和WL3维持在高电压VPPX。
如上所述，当将电压施加给选中的字线WL2和选中的位线BL2时，电流在布置于其间的对应交接处的存储单元MC中流动，由此产生热量。例如，当低电流流动预定时间时，成为低温加热状态，使得对应的存储单元MC的PCR元件进入晶相(即，设置相)。可选地，当高电流流动预定时间时，创建了高温加热状态，使得对应的存储单元MC的PCR元件进入非晶相(即，复位相)。
然而，在写入操作期间，从目标存储单元产生的热量影响相邻的存储单元。因此，对特定存储单元的重复写入操作可以改变相邻的存储单元的数据，从而导致编程串扰。
这样，非易失性存储器件的存储单元可以因各种效应而偏离第一编程状态。这样的各种效应可以包括编程串扰、读取串扰、电荷漂移、温度降低、累积写入/擦除周期和磨损等。因此，包括非易失性存储器件的存储系统在编程的数据的可靠性被存储单元的状态漂移破坏之前执行将现存单元刷新或者将数据移动至新单元的重写操作。
发明内容
各种实施例针对一种存储系统及其操作方法，该存储系统能够通过减小由重复的写入操作所导致的相邻区域之间的串扰来提升数据的可靠性。
在一个实施例中，一种存储系统可以包括：存储器件，其包括一个或多个存储块，并且被配置成经由写入操作而在包括在每个存储块中的多个页中储存数据；以及存储器控制器，其被配置成对针对存储块执行的写入操作的操作数量进行计数，检查是否对每个页执行了写入操作，从页之中选择一个或多个牺牲页，并且复制储存在牺牲页中的数据。
在一个实施例中，一种用于存储系统的操作方法可以包括：对针对存储器件中包括的一个或多个存储块执行的写入操作的操作数量进行第一次计数；检查每个存储块中包括的多个页之中的被执行了写入操作的页；当写入操作的第一次计数的操作数量超过第一阈值时，基于检查的结果来在页之中选择一个或多个牺牲页；并且复制储存在选中牺牲页中的数据。
附图说明
图1是图示了构成PCRAM的相变电阻器(PCR)元件的示图。
图2A和图2B是图示了图1中所示的PCR元件的原理的示图。
图3是图示了由图1中所示的PCR元件形成的存储单元阵列的示图。
图4是图示了根据一个实施例的存储系统的框图。
图5是图示了图4中所示的存储器控制器的操作的示图。
图6是图示了根据一个实施例的图4的存储系统的操作的流程图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以按照不同的形式来实施，而不应当被解释成局限于本文中所阐述的实施例。相反地，提供这些实施例以使得此公开将是彻底且完整的，并且这些实施例将把本发明的范围充分传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各个附图和实施例中指代相同的部分。
附图不一定成比例，并且在一些情况下，为了清楚地图示出实施例的特征，可能已经夸大了比例。当第一层被称作在第二层或衬底“之上”时，其不仅指第一层直接形成在第二层或衬底之上的情况，也指第三层存在于第一层与第二层或衬底之间的情况。
图4是图示了根据一个实施例的存储系统400的框图。
参见图4，存储系统400可以包括存储器控制器410和存储器件420，并且可以响应于主机(未示出)的请求来操作。具体地，存储系统400可以储存将由主机访问的数据DATA。即，存储系统400可以用作主机的主存储设备或辅助存储设备。
图4的存储器件420可以包括PCRAM。然而，本公开不局限于此，而可以包括诸如MRAM、RRAM和FRAM的非易失性存储器。即，即使在不将电源供应给存储器件420时，其仍可以保持储存的数据。存储器件420经由写入操作而储存从主机提供的数据DATA，并且经由读取操作而将储存的数据DATA提供给主机。
存储器件420包括多个存储块420_1至420_N，并且存储块420_1至420_N中的每个包括耦接到字线WL的多个存储单元。例如，耦接到一个字线的存储单元组可以定义成一页，而对存储器件420的写入或读取操作可以基于页来执行。
根据一个实施例，存储器控制器410响应于来自主机的请求而控制存储器件420的常规操作。例如，存储器控制器410将从主机提供的数据DATA储存在存储器件420中，并且将从存储器件420读取的数据DATA提供给主机。为此，存储器控制器410控制存储器件420的操作，例如写入操作、读取操作和擦除操作。此外，存储器控制器410可以执行关于存储器件420的后台操作，例如刷洗操作(scrub operation)。随着对存储器件420的高集成的要求的增加，变得常见的是，存储器件420中包括的多个存储块420_1至420_N由多电平单元形成。
然而，如上所述，在写入操作期间，存储单元的数据可能被由字线或存储单元之间的干扰引起的串扰所破坏。为了防止这种情况，存储器控制器410可以基于写入操作的操作数量来感测具有高串扰概率的页，该写入操作是对相应的存储块420_1至420_N或者存储块420_1至420_N中的每个存储块的相应的页执行的。感测到的页被选择为牺牲页(victimpages)，而储存在牺牲页中的数据可以被刷新或重写。存储器控制器410的这种操作在下文中可以称作刷洗操作。
如图4中所示，根据一个实施例的存储器控制器410可以包括写入操作计数单元412、写入操作检查单元414和刷洗操作确定单元416。
存储器控制器410的写入操作计数单元412可以对针对存储块420_1至420_N中的每个存储块执行的写入操作的操作数量计数。写入操作计数单元412可以将写入操作的计数的操作数量与第一阈值相比较，并输出分别与存储块420_1至420_N相对应的多个计数信号CTn。
即，如果对存储块420_1至420_N之中的一个存储块的写入操作的计数的操作数量超过第一阈值，则写入操作计数单元412可以使能计数信号CTn之中的一个，该计数信号CTn之中的一个与其写入操作的操作数量超过第一阈值的存储块相对应。例如，如果对第一存储块420_1执行的写入操作的计数的操作数量超过第一阈值，则写入操作计数单元412可以使能与第一存储块420_1相对应的第一计数信号CT1。就此而言，第一阈值可以小于写入操作的操作数量，这会导致存储器件420的相邻字线之间的串扰。
存储器控制器410的写入操作检查单元414可以产生多个码值CODEn，多个码值CODEn的每个比特值指示存储块420_1至420_N的每个存储块中的被执行写入操作的对应的页是否是脏页(dirty page)。多个码值CODEn可以分别对应于多个存储块420_1至420_N，而每个码值CODEn的比特值可以分别对应于包括在对应的存储块中的多个页。每个码值CODEn每当对存储块420_1至420_N之中的对应的一个存储块中的一个或多个页执行了写入操作时可以被更新。
例如，当存储块420_1至420_N的每个存储块中包括K个页时，写入操作检查单元414可以产生分别与存储块420_1至420_N相对应的“N”个码值CODEn[1:k]。就此而言，当对第一存储块420_1中包括的页之中的第一页和第三页执行写入操作时，写入操作检查单元414可以更新第一码值CODE1的第一比特值和第三比特值，第一码值CODE1对应于第一存储块420_1，而第一比特值和第三比特值分别对应于第一存储块420_1的第一页和第三页。例如，写入操作检查单元414可以将第一码值CODE1产生成具有比特值[101…0]。
刷洗操作确定单元416可以基于分别从写入操作计数单元412和写入操作检查单元414输出的计数信号CTn和码值CODEn来确定是否执行刷洗操作。当计数信号CTn之中的一个计数信号被使能时，刷洗操作确定单元416可以在与被使能的计数信号相对应的存储块中将与码值CODEn的被使能的比特值相对应的页以及相邻页选择为牺牲页。存储器控制器410可以对选中的牺牲页执行刷洗操作。将参照图5来更详细地描述这种刷洗操作。
此外，写入操作检查单元414可以基于码值CODEn来产生分别与存储块420_1至420_N相对应的多个脏页信号DPn。每个脏页信号DPn可以表示对存储块420_1至420_N之中的对应的存储块的全部页执行了写入操作。例如，当与第一存储块420_1相对应的第一码值CODE1的全部比特值被使能(例如，[111…1])时，写入操作检查单元414可以使能与第一存储块420_1相对应的第一脏页信号DP1。
在这种情况下，写入操作检查单元414可以将第一码值CODE1初始化成使全部比特值都被禁止(例如，[000…0])。例如，第一码值CODE1的每个比特值可以根据对第一存储块420_1的页的随后的写入操作来重新使能。
在一个实施例中，响应于从写入操作检查单元414输出的脏页信号DPn之中的被使能的脏页信号，写入操作计数单元412可以将存储块420_1至420_N之中的与被使能的脏页信号DPn相关的存储块的写入操作的操作数量初始化。
具体地，写入操作计数单元412可以在对应的脏页信号DPn的使能之间的时间片段期间对相应的存储块420_1至420_N执行的写入操作的操作数量计数，并且无论对应的脏页信号DPn何时被使能，都将对相应的存储块420_1至420_N执行的写入操作的计数的操作数量与第二阈值相比较。如果对存储块执行的写入操作的计数的操作数量与在相关的脏页信号DPn的使能时的第二阈值相同，则写入操作计数单元412可以将写入操作的操作数量初始化。在此实施例中，第二阈值可以为与被使能的脏页信号DPn相关的存储块中包括的页的数量。脏页信号DPn的被使能意味着已经对与被使能的脏页信号DPn相关的存储块中的全部页执行了写入操作。此外，在脏页信号DPn的使能时，对与被使能的脏页信号DPn相关的存储块执行了页的数量(即，第二阈值)那么多次写入操作。因此，可以认为已经对与被使能的脏页信号DPn相关的存储块中的全部页均匀地执行了写入操作。对全部页的均匀写入操作可以减小相邻页之间的串扰概率，从而全部参数都可以被初始化，以防止不必要的刷洗操作。
图5是图示了图4中所示的存储器控制器410的操作的示图。具体地，为了描述由存储器控制器410执行的刷洗操作，图示了从写入操作计数单元412和写入操作检查单元414输出的计数信号CT、码值CODE和脏页信号DP的各种组合。
图5中所示的计数信号CT、码值CODE和脏页信号DP可以对应于存储块420_1至420_N之中的任意一个。虽然在图5中图示了存储块包括八个页的示例，但是本公开不局限于此。
参见图5，第一情况CASE A和第二情况CASE B是这样的情况：其中，已经对存储块执行了第一阈值那么多次(例如，100次)写入操作。即，如果写入操作计数单元412将计数信号CT使能成高电平H，则刷洗操作确定单元416基于从写入操作检查单元414输出的码值CODE来选择牺牲页。
第一情况CASE A图示了写入操作检查单元414已经将码值CODE的第三比特值和第四比特值使能成高电平H。即，已经对存储块中包括的页之中的第三页和第四页执行了写入操作。在此情况下，刷洗操作确定单元416基于码值CODE而将第二页至第五页(所述页是为高电平H的第三页和第四页以及相邻页(即，其第二页和第五页))选择为牺牲页，并且存储器控制器410可以对第二页至第五页执行刷洗操作。最终，基于表示是否已经执行写入操作的码值CODE，可以对已经执行写入操作的页和与其相邻的页二者执行刷洗操作。
可选地，第二情况CASE B图示了写入操作检查单元414已经将码值CODE的全部比特值使能成高电平H。即，可以检查到的是，已经对存储块中包括的全部页执行了写入操作。因此，刷洗操作确定单元416基于码值CODE而将第一页至第八页全部选择为牺牲页，而存储器控制器410可以对第一页至第八页执行刷洗操作。
图5的第三情况CASE C或第四情况CASE D图示了这样的情况：其中，对存储块执行的写入操作的操作数量小于第一阈值，但是已经对存储块中包括的全部页执行了写入操作。即，由于码值CODE的全部比特值都被使能，因此写入操作检查单元414可以使能脏页信号DP。
在此情况下，由于对存储块执行的写入操作的操作数量未超过第一阈值，因此写入操作计数单元412将计数信号CT禁止成低电平L。因此，存储器控制器410不执行刷洗操作，并且码值CODE的全部比特值被初始化，使得将要对页执行的写入操作可以被重新检查(CASE C和CASE D)。
此外，每次脏页信号DP被使能时，写入操作计数单元412可以将在脏页信号DP的使能之间的时间片段期间执行的写入操作WRITE’#的操作数量与第二阈值(例如，八次)相比较。即，每当对存储块中的全部页执行了写入操作时，将写入操作的操作数量与存储块中的页的数量进行比较。当写入操作的操作数量与页的数量相同时(CASE D)，存储器控制器410可以将全部参数初始化。即，由于对全部页均匀地执行写入操作，因此减小串扰的概率。因此，可以不仅将码值CODE初始化，还可以将写入操作的操作数量等初始化，由此可以防止不必要的刷洗操作。
图6是图示了根据一个实施例的图4的存储系统的操作的流程图。
1)计数和检查写入操作(S610和S620)
存储器控制器410可以对存储器件420中执行的写入操作计数，并且检查写入操作是否被执行。具体地，存储器控制器410的写入操作计数单元412可以对针对存储器件420中包括的多个存储块420_1至420_N中的每个存储块执行的写入操作的操作数量计数。
此外，存储器控制器410的写入操作检查单元414可以检查是否已经对存储块420_1至420_N的每个页执行写入操作。即，在存储块420_1至420_N的每个中包括的多个页之中，可以检查和管理被执行了写入操作的页。
2)选择牺牲页和复制数据(S640和S650)
如果在写入操作计数步骤S610处计数的写入操作的操作数量超过第一阈值V1(在步骤S630处的“是”)，则在对应的存储块的多个页之中选择牺牲页，并且可以复制储存在选中牺牲页中的数据。
具体地，存储器控制器410的写入操作计数单元412可以将相应的存储块420_1至420_N的写入操作的操作数量与第一阈值V1相比较。对于比较的结果为其写入操作的操作数量超过第一阈值V1的存储块，存储器控制器410的刷洗操作确定单元416可以将其写入操作被写入操作检查单元414检查了的页及其相邻的页选择为牺牲页。因此，存储器控制器410可以复制储存在牺牲页中的数据，从而保护在写入操作期间可能在其中导致串扰的存储单元的数据。
3)检查和计数复位(S670和S680)
作为写入操作检查步骤S620的结果，当在步骤S660处确定了一个存储块中包括的全部页都被检查了时，写入操作检查单元414可以将全部被检查的页复位，并且重新检查是否对对应的存储块执行了写入操作。
此外，写入操作计数单元412可以将第二阈值V2与全部页都被检查了时对存储块执行的写入操作的操作数量相比较。如果比较的结果为在全部页都被检查了时对存储块执行的写入操作的操作数量与第二阈值V2相同，则写入操作计数单元414可以将对存储块的写入操作的操作数量复位，并且从开始重新计数。即，这表示已经对页均匀地执行了写入操作，从而意味着可以消除因先前执行的写入操作所引起的串扰。因此，可以将全部参数初始化，并且可以防止不必要的刷洗操作。
如上所述，本公开的实施例目标在于降低因重复的写入操作而导致的相邻页之间出现的串扰，并且被配置成以这样的方式来执行刷洗操作：对存储块进行写入操作的操作数量计数，并且检查是否已经对存储块中包括的每个页执行写入操作。因此，由于不需要基于页的计数操作，因此可以降低存储器控制器的操作或区域中的过热。
此外，在存储块中均匀地执行的写入操作也可以消除因先前的写入操作导致的串扰。因此，可以将参数的累积值复位。因此，可以防止不必要的刷洗操作，从而可以延展存储器件的使用寿命。
虽然出于说明的目的已经描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离由所附权利要求书限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

Claims (15)

1.一种存储系统，包括：
存储器件，其包括一个或多个存储块，并且被配置成经由写入操作而在包括在每个存储块中的多个页中储存数据；以及
存储器控制器，其被配置成对针对存储块执行的写入操作的操作数量进行计数，检查是否对每个页执行了写入操作，从页之中选择一个或多个牺牲页，并且复制储存在牺牲页中的数据。
2.根据权利要求1所述的存储系统，其中，存储器控制器包括：
写入操作计数单元，其被配置成对针对存储块执行的写入操作的操作数量进行第一次计数，并且当写入操作的第一次计数的操作数量超过第一阈值时使能计数信号；
写入操作检查单元，其被配置成检查是否对每个页执行了写入操作，并且根据检查的结果来输出码值；以及
刷洗操作确定单元，其被配置成基于计数信号和码值来确定是否对存储块执行刷洗操作。
3.根据权利要求2所述的存储系统，其中，码值包括分别与存储块中的页相对应的多个比特值，每个比特值在对对应的页执行了写入操作时被使能。
4.根据权利要求3所述的存储系统，其中，刷洗操作确定单元在计数信号被使能时将与码值的被使能的比特值相对应的页及其相邻的页选择为牺牲页。
5.根据权利要求3所述的存储系统，其中，当码值的全部比特值都被使能时，写入操作检查单元将被使能的比特值初始化，并且使能脏页信号。
6.根据权利要求5所述的存储系统，其中，写入操作计数单元对在码值的全部比特值都被使能时执行的写入操作的操作数量进行第二次计数，并且将写入操作的第二次计数的操作数量与脏页信号被使能时的第二阈值相比较。
7.根据权利要求6所述的存储系统，其中，当写入操作的第二次计数的操作数量与第二阈值相同时，写入操作计数单元将写入操作的第一次计数的操作数量初始化。
8.根据权利要求7所述的存储系统，其中，第二阈值指的是存储块中包括的页的数量。
9.如权利要求2所述的存储系统，其中，第一阈值是不导致存储器件的相邻字线之间的串扰的写入操作的最大操作数量。
10.一种用于存储系统的操作方法，包括：
对针对存储器件中包括的一个或多个存储块执行的写入操作的操作数量进行第一次计数；
检查每个存储块中包括的多个页之中的被执行了写入操作的页；
当写入操作的第一次计数的操作数量超过第一阈值时，基于检查的结果来在页之中选择一个或多个牺牲页；并且
复制储存在选中牺牲页中的数据。
11.如权利要求10所述的操作方法，其中，选择牺牲页包括：
将写入操作的第一次计数的操作数量与第一阈值相比较；并且
当比较的结果为写入操作的第一次计数的操作数量超过第一阈值时，将被检查的页及其相邻的页选择为牺牲页。
12.如权利要求10所述的操作方法，还包括：当检查的结果为存储块中包括的全部页都被检查了时，将检查的结果复位。
13.如权利要求10所述的操作方法，还包括：
当检查的结果为存储块中包括的全部页都被检查了时，对写入操作的操作数量进行第二次计数；
将写入操作的第二次计数的操作数量与第二阈值相比较；并且
当写入操作的第二次计数的操作数量与第二阈值相同时将写入操作的第一次计数的操作数量复位。
14.如权利要求13所述的操作方法，其中，第二阈值指的是存储块中包括的页的数量。
15.如权利要求10所述的操作方法，其中，第一阈值是不导致存储器件的相邻字线之间的串扰的写入操作的最大操作数量。
CN201710866068.1A 2016-09-29 2017-09-22 存储系统及其操作方法 Active CN107886987B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160125575A KR20180035981A (ko) 2016-09-29 2016-09-29 메모리 시스템 및 그의 동작 방법
KR10-2016-0125575 2016-09-29

Publications (2)

Publication Number Publication Date
CN107886987A true CN107886987A (zh) 2018-04-06
CN107886987B CN107886987B (zh) 2021-04-27

Family

ID=61686208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710866068.1A Active CN107886987B (zh) 2016-09-29 2017-09-22 存储系统及其操作方法

Country Status (3)

Country Link
US (1) US10747448B2 (zh)
KR (1) KR20180035981A (zh)
CN (1) CN107886987B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390976A (zh) * 2018-04-19 2019-10-29 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110660432A (zh) * 2018-06-29 2020-01-07 华邦电子股份有限公司 电阻式存储器及写入方法
CN110825553A (zh) * 2018-08-10 2020-02-21 爱思开海力士有限公司 针对存储器件的存储系统以及存储系统的操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672486B2 (en) 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
KR102499061B1 (ko) * 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
US11776611B2 (en) * 2021-08-03 2023-10-03 Micron Technology, Inc. Managing write disturb for units of a memory device using weighted write disturb counts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
CN101452992A (zh) * 2007-11-28 2009-06-10 财团法人工业技术研究院 相变化存储装置及其制造方法
US8595593B2 (en) * 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
CN104347108A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器、包括其的存储系统以及操作存储器的方法
CN104679437A (zh) * 2013-11-27 2015-06-03 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置
US9224471B2 (en) * 2011-10-18 2015-12-29 Micron Technology, Inc. Stabilization of resistive memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150106132A (ko) 2014-03-11 2015-09-21 삼성전자주식회사 전자 장치의 캐시 메모리 제어 방법 및 장치
US9711234B1 (en) * 2016-03-17 2017-07-18 EMC IP Holding Co., LLC Non-volatile memory read/write disturb monitoring

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
CN101452992A (zh) * 2007-11-28 2009-06-10 财团法人工业技术研究院 相变化存储装置及其制造方法
US8595593B2 (en) * 2008-12-24 2013-11-26 Hynix Semiconductor Inc. Nonvolatile memory device having a copy back operation and method of operating the same
US9224471B2 (en) * 2011-10-18 2015-12-29 Micron Technology, Inc. Stabilization of resistive memory
CN104347108A (zh) * 2013-08-09 2015-02-11 爱思开海力士有限公司 存储器、包括其的存储系统以及操作存储器的方法
CN104679437A (zh) * 2013-11-27 2015-06-03 群联电子股份有限公司 数据写入方法、存储器控制电路单元与存储器储存装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110390976A (zh) * 2018-04-19 2019-10-29 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110390976B (zh) * 2018-04-19 2021-06-08 华邦电子股份有限公司 存储器装置及其数据更新方法
CN110660432A (zh) * 2018-06-29 2020-01-07 华邦电子股份有限公司 电阻式存储器及写入方法
CN110660432B (zh) * 2018-06-29 2021-07-30 华邦电子股份有限公司 电阻式存储器及写入方法
CN110825553A (zh) * 2018-08-10 2020-02-21 爱思开海力士有限公司 针对存储器件的存储系统以及存储系统的操作方法
CN110825553B (zh) * 2018-08-10 2023-10-27 爱思开海力士有限公司 针对存储器件的存储系统以及存储系统的操作方法

Also Published As

Publication number Publication date
KR20180035981A (ko) 2018-04-09
US10747448B2 (en) 2020-08-18
CN107886987B (zh) 2021-04-27
US20180088840A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107886987A (zh) 存储系统及其操作方法
US11088206B2 (en) Methods of forming a phase change memory with vertical cross-point structure
CN110021333A (zh) 存储器装置和存储器系统
CN101331553B (zh) 非易失性半导体存储器件
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
US8107275B2 (en) Nonvolatile memory device using variable resistive element
US8213254B2 (en) Nonvolatile memory device with temperature controlled column selection signal levels
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
KR101802448B1 (ko) 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
US20080175036A1 (en) Resistance random access memory having common source line
KR20160015992A (ko) 비휘발성 메모리 장치와 그 센싱 방법
KR100781982B1 (ko) 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조
CN112289359B (zh) 存储装置及操作该存储装置的方法
KR102559577B1 (ko) 저항성 메모리 장치
CN110942794A (zh) 在编程期间具有寄生电阻补偿的电阻存储器设备
KR20110044535A (ko) 비휘발성 메모리 장치, 이를 포함하는 저장 시스템 및 이의 구동 방법
TWI675438B (zh) 半導體記憶裝置
KR102619682B1 (ko) 메모리 장치 및 그 동작 방법
KR102313601B1 (ko) 메모리 장치의 동작 방법
KR20180051286A (ko) 크로스 포인트 어레이 구조를 갖는 상변화 메모리 장치
KR100929297B1 (ko) 상 변화 메모리 장치, 형성 방법 및 이를 이용한멀티미디어 저장 장치
KR102684076B1 (ko) 저항성 메모리 장치
CN113646842A (zh) 用于读取包含两端子开关材料的交叉点型存储阵列的方法
EP3985671A1 (en) Memory device including phase change memory cell and operation method thereof
US11107524B2 (en) Methods and apparatus for resisitive memory device for sense margin compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant