CN110942794A - 在编程期间具有寄生电阻补偿的电阻存储器设备 - Google Patents

在编程期间具有寄生电阻补偿的电阻存储器设备 Download PDF

Info

Publication number
CN110942794A
CN110942794A CN201910462744.8A CN201910462744A CN110942794A CN 110942794 A CN110942794 A CN 110942794A CN 201910462744 A CN201910462744 A CN 201910462744A CN 110942794 A CN110942794 A CN 110942794A
Authority
CN
China
Prior art keywords
memory cell
voltage
word line
cell
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910462744.8A
Other languages
English (en)
Inventor
李埈圭
李墉焌
B.A.詹朱厄
林菜昱
平野诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110942794A publication Critical patent/CN110942794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种集成电路存储器设备，包括电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。编程电路包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。

Description

在编程期间具有寄生电阻补偿的电阻存储器设备
相关申请的交叉引用
本申请要求于2018年9月21日在韩国知识产权局提交的韩国专利申请第10-2018-0114375号的权益，其公开内容通过引用整体并入本文。
技术领域
本发明构思涉及存储器设备，更具体地，涉及电阻存储器设备及其操作方法。
背景技术
已经响应于对存储器设备的更高容量和更低功耗的需求而进行了对下一代存储器设备的研究。这种下一代存储器设备需要具有动态随机存取存储器(DRAM)的高集成度、闪存的非易失性和静态RAM(SRAM)的高速性能。作为满足上述要求的下一代存储器设备，正在讨论相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)、电阻RAM(RRAM)等。
发明内容
本发明构思提供一种电阻存储器设备，其根据存储器单元阵列中所选择的存储器单元的位置来补偿寄生电阻值的变化，从而改善电阻存储器设备的编程性能和耐久性。
根据本发明的一些实施例，提供了一种集成电路存储器设备，该设备包括：电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。该编程电路可以包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。
根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。字线驱动器可以包括电压发生器，该电压发生器被配置为在用写入数据编程阵列的操作期间响应于由控制电路生成的多位编程电压控制信号来生成字线编程电压。字线驱动器还可以包括电耦合到多个字线的行解码器。该字线驱动器对由电压发生器生成的字线编程电压和由控制电路生成的地址信号进行响应。
根据本发明的另外的实施例，提供了一种编程其中具有电阻存储器单元的阵列的集成电路存储器设备的方法。该方法包括：通过以第一编程电压驱动连接到第一电阻存储器单元的第一字线，同时使第一单元电流通过第一电阻存储器单元到与第一电阻存储器单元相关联的第一位线，将阵列中的第一电阻存储器单元编程到第一逻辑电平。该方法还包括：通过以大于第一编程电压的第二编程电压驱动连接到第二电阻存储器单元的第一字线，同时使第二单元电流通过第二电阻存储器单元到与第二电阻存储器单元相关联的第二位线，将阵列中的第二电阻存储器单元编程到第一逻辑电平。该方法还可以包括：通过以大于第一和第二编程电压的第三编程电压驱动连接到第三电阻存储器单元的第一字线，同时使第三单元电流通过第三电阻存储器单元到与第三电阻存储器单元相关联的第三位线，将阵列中的第三电阻存储器单元编程到第一逻辑电平。另外，在这些实施例的一些中，在第一、第二和第三电阻存储器单元的编程期间第一、第二和第三单元电流可以分别是等同的。存储器设备还可以包括字线解码器，其通过第一字线电连接到第一、第二和第三电阻存储器单元。第一电阻存储器单元可以相对于第二电阻存储器单元更靠近字线解码器，第二电阻存储器单元可以相对于第三电阻存储器单元更靠近字线解码器。
根据本发明构思的另一方面，提供了一种电阻存储器设备，包括：包括多个存储器单元的存储器单元阵列；控制电路，被配置为基于根据多个存储器单元中的每一个的地址定义寄生电阻的映射表来生成与多个存储器单元中的所选择的存储器单元的地址对应的编程电压控制信号。还提供了电压发生器，其被配置为基于编程电压控制信号来生成具有多个编程电压电平中的第一编程电压电平的编程电压。还提供了行解码器，其被配置为向连接到所选择的存储器单元的所选择的字线提供编程电压。
根据本发明构思的另一实施例，提供了一种电阻存储器设备，其包括其中具有多个存储器单元的存储器单元阵列。提供了电压发生器，其被配置为基于多个存储器单元中的所选择的存储器单元的位置信息和多个存储器单元的单元电阻分布来生成与多个编程电压电平中的第一编程电压电平对应的编程电压。提供了行解码器，其被配置为向连接到所选择的存储器单元的所选择的字线提供编程电压。提供了写入电路，其被配置为向连接到所选择的存储器单元的所选择的位线提供编程电流。
根据本发明构思的另一实施例，提供了一种电阻存储器设备，其包括其中具有多个存储器组(其中每组包括多个存储器单元)的存储器单元阵列。提供了被配置为存储映射表的控制电路。该映射表被配置为根据多个存储器单元中的每一个的地址来定义寄生电阻。控制电路还被配置为基于映射表生成与多个存储器单元中的所选择的存储器单元的地址对应的编程电压控制信号。提供了电压发生器，其被配置为基于编程电压控制信号来生成具有多个编程电压电平中的第一编程电压电平的编程电压。提供了行解码器，其被配置为向连接到所选择的存储器单元的所选择的字线提供编程电压。提供了写入电路，其被配置为向连接到所选择的存储器单元的所选择的位线提供编程电流。
附图说明
从以下结合附图进行的详细描述中，将更清楚地理解本发明构思的实施例，在附图中：
图1是根据实施例的存储器系统的框图；
图2示出了根据实施例的映射表；
图3是根据实施例的存储器设备的框图；
图4是根据实施例的存储器单元阵列的框图；
图5示出了根据实施例的存储器组；
图6A至图6C示出了根据一个或多个实施例的存储器单元的示例；
图7A和图7B示出了根据一个或多个实施例的存储器单元的电阻分布；
图8示出了根据实施例的被建模用于描述写入操作的存储器设备；
图9示出了图8的存储器设备的变型(modification)；
图10示出了根据实施例的基于单元电阻分布的输入功率；
图11示出了根据实施例的图5的存储器组被划分为多个区域的示例；
图12示出了根据实施例的电压发生器；
图13示出了图12的电压发生器的变型；
图14至图16示出了根据一个或多个实施例的被划分为多个区域的存储器组；
图17示出了根据实施例的基于单元电阻分布的输入功率；
图18示出了根据实施例的具有多层结构的存储器设备；
图19是根据实施例的存储器设备的编程方法的流程图；以及
图20示出了根据实施例的计算系统。
具体实施方式
在下文中，将参考附图详细描述本发明构思的实施例。
图1是根据实施例的存储器系统10的框图。
参考图1，存储器系统10可以包括存储器设备100和存储器控制器200。存储器设备100可以是非易失性存储器设备。存储器设备100可以包括存储器单元阵列110、控制电路120和电压发生器130。存储器单元阵列110可以包括多个电阻存储器单元。因此，存储器设备100可以被称为“电阻存储器设备”。为方便起见，电阻存储器单元被称为“存储器单元”，并且电阻存储器设备被称为“存储器设备”。
存储器控制器200可以响应于来自主机的读取/写入请求来控制存储器设备100以读取存储在存储器设备100中的数据或者将数据写入存储器设备100。具体地，存储器控制器200可以通过向存储器设备100提供地址ADDR、命令CMD和控制信号CTRL来控制对存储器设备100的读取、写入和擦除操作。此外，可以在存储器控制器200与存储器设备100之间发送和接收要写入的数据DT或读取的数据DT。
存储器单元阵列110可包括多个存储器单元。存储器单元可以被分别安置在多个字线和多个位线彼此交叉的区域中。因此，存储器设备100可以被称为“交叉点存储器”。在下文中，存储器单元中的用于执行写入操作的存储器单元被称为“所选择的存储器单元”。所选择的存储器单元的寄生电阻可以根据存储器单元阵列110中所选择的存储器单元的位置而不同。具体地，所选择的存储器单元与驱动电路(例如，字线选择开关或位线选择开关)之间的导线长度可以根据所选择的存储器单元的位置而不同，并且寄生电阻可以相应地不同。
存储器单元阵列110可包括多个存储器单元。例如，存储器单元可以包括包含可变电阻元件的电阻存储器单元。例如，当可变电阻元件包括相变材料(Ge-Sb-Te(GST))并且具有根据温度而改变的电阻时，存储器设备100可以是相变随机存取存储器(PRAM)。作为另一示例，当可变电阻元件包括上电极、下电极、以及在上电极与下电极之间的复合金属氧化物时，存储器设备100可以是电阻随机存取存储器(ReRAM)。作为另一示例，当可变电阻元件包括磁性上电极、磁性下电极、以及在磁性上电极与磁性下电极之间的介电质时，存储器设备100可以是磁性随机存取存储器(MRAM)。在下文中，将描述存储器设备100是PRAM的实施例。
控制电路120可以响应于写入命令和地址ADDR来生成用于调节所选择的存储器单元的编程电压的编程电压控制信号CTRL_VPGM。在一个实施例中，控制电路120可以基于映射表MT生成与所选择的存储器单元的地址对应的编程电压控制信号CTRL_VPGM。在一个实施例中，映射表MT可以定义与每个存储器单元的地址ADDR对应的寄生电阻。例如，映射表MT可以存储在控制电路120的寄存器中。然而，本发明构思的实施例不限于此。映射表MT可以存储在控制电路120的外部，例如，反熔丝。
图2示出了根据实施例的映射表MTa。
参考图2，映射表MTa可以对应于图1的映射表MT的示例。存储器单元阵列110可以被划分为多个存储器组。可以关于一个存储器组来定义映射表MTa，并且可以将映射表MTa共同地应用于存储器组。在一个实施例中，映射表MTa可以基于一个存储器组中的根据X轴方向从1到i的坐标(例如，图3中的X_ADDR)和根据Y轴方向从1到j的坐标(例如，图3中的Y_ADDR)，来存储对应的区域或寄生电阻。
在一个实施例中，根据X轴方向的坐标可以将距驱动电路(例如，字线选择开关)的距离设置为参考，并且根据Y轴方向的坐标可以将距驱动电路(例如，位线选择开关)的距离设置为参考。随着距驱动电路的距离减小，存储器单元的寄生电阻会更小，并且随着距驱动电路的距离增加，存储器单元的寄生电阻会更大。
根据映射表MTa，存储器组可以被划分为第一区域A1至第n区域An，并且包括在不同区域中的存储器单元的寄生电阻可以不同。例如，包括在第一区域A1中的存储器单元的寄生电阻可以被确定为第一寄生电阻Rpara1，并且包括在第二区域A2中的存储器单元的寄生电阻可以被确定为第二寄生电阻Rpara2。第一寄生电阻Rpara1可以与第二寄生电阻Rpara2不同。例如，第一寄生电阻Rpara1可以小于第二寄生电阻Rpara2。
然而，本发明构思的实施例不限于此。在另一实施例中，映射表可以基于一个存储器组中的根据X轴方向从1到i的坐标(例如，图3中的X_ADDR)和根据Y轴方向从1到j的坐标(例如，图3中的Y_ADDR)，来存储对应的编程电压或编程电压控制信号。例如，包括在第一区域A1中的存储器单元的编程电压可以被确定为第一编程电压，并且包括在第二区域A2中的存储器单元的编程电压可以被确定为第二编程电压。第一编程电压可以与第二编程电压不同。例如，第一编程电压的电压电平可以高于第二编程电压的电压电平。
再次参考图1，电压发生器130可以基于编程电压控制信号CTRL_VPGM生成具有第一编程电压电平的编程电压，该第一编程电压电平是多个编程电压电平之一。多个编程电压电平可以对应于多个预定义的寄生电阻。因此，编程电压电平的数量可以对应于存储在映射表MT中的寄生电阻的数量。以这种方式，电压发生器130可以基于存储器单元中所选择的存储器单元的位置信息和存储器单元的单元电阻分布，来生成与编程电压电平中的第一编程电压电平对应的编程电压。在一个实施例中，电压发生器130可以在存储器单元阵列110的编程操作开始之前生成编程电压。换句话说，可以在将编程电流施加到所选择的存储器单元之前设置编程电压。
根据实施例，可以通过根据所选择的存储器单元的地址使用编程电压执行编程操作来补偿所选择的存储器单元的位置。具体地，可以通过根据所选择的存储器单元的地址调节编程电压来恒定地保持所选择的存储器单元的输入功率，即焦耳热(Joule's heat)。因此，可以防止由根据所选择的存储器单元的位置的寄生电阻引起的写入操作的性能劣化，并且可以改进存储器设备100的耐久性。
在一些实施例中，存储器系统10可以由嵌入在电子设备中的内部存储器实现。例如，存储器系统10可以是通用闪存(UFS)存储器设备、嵌入式多媒体卡(eMMC)或固态驱动器(SSD)。在一些实施例中，存储器系统10可以由从电子设备可拆卸的外部存储器实现。例如，存储器系统10可以包括UFS存储卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微安全数字(micro-SD)卡、迷你安全数字(mini-SD)卡、极端数字(xD)卡或记忆棒。
图3是根据实施例的存储器设备100的框图。
参考图3，存储器设备100可以包括存储器单元阵列110、控制电路120、电压发生器130、行解码器140、列解码器150和写入电路160。例如，存储器设备100可以对应于图1的存储器设备100。尽管未示出，但是存储器设备100还可以包括数据输入和输出电路、输入和输出接口等。
存储器单元阵列110可以通过字线WL连接到行解码器140，并且可以通过位线BL连接到列解码器150。存储器单元阵列110可包括多个存储器组。在一个或多个实施例中，存储器组可以各种方式被定义为存储体(bank)、盘位(bay)、分块(tile)、子分块等。
控制电路120可以基于命令CMD、地址ADDR和控制CTRL输出各种控制信号，例如，编程电压控制信号CTRL_VPGM、行地址X_ADDR、列地址Y_ADDR和写入控制信号CTRL_W，以便编程存储器单元阵列110中的数据，从存储器单元阵列110读取数据，或者擦除存储在存储器单元阵列110中的数据。以这种方式，控制电路120可以控制存储器设备100的整体操作。另外，尽管未示出，控制电路120还可以输出读取控制信号或读取电压控制信号。
在一个实施例中，控制电路120可以响应于写入命令和地址ADDR来生成编程电压控制信号CTRL_VPGM。具体地，控制电路120可以基于映射表MT选择与地址ADDR对应的区域或寄生电阻，并生成与所选择的区域或寄生电阻对应的编程电压控制信号CTRL_VPGM。例如，控制电路120可以生成编程电压控制信号CTRL_VPGM，使得编程电压随着寄生电阻更低而增加，并且编程电压随着寄生电阻更高而减小。
在一个实施例中，控制电路120还可以响应于写入命令来生成用于激活电压发生器130的连接控制信号CTRL_CON。控制电路120可以将连接控制信号CTRL_CON提供给电压发生器130，然后将编程电压控制信号CTRL_VPGM提供给电压发生器130。当连接控制信号CTRL_CON被激活时，电压发生器130中的电流路径可以被激活。
电压发生器130可以基于从控制电路120接收的各种电压控制信号，来生成用于对存储器单元阵列110执行编程、读取和擦除操作的各种类型的电压。具体地，电压发生器130可以生成字线电压VWL，例如，编程电压、读取电压、通过电压、擦除验证电压或编程验证电压。
在一个实施例中，可以预设多个编程电压电平，并且电压发生器130可以响应于编程电压控制信号CTRL_VPGM来生成具有第一编程电压电平的编程电压，该第一编程电压电平是编程电压电平之一。因此，编程电压可以根据存储器单元阵列110中所选择的存储器单元的位置(即，所选择的存储器单元的地址)而可变。在这种情况下，第一编程电压电平可以随着寄生电阻更小而增加。例如，在图2的映射表MTa的情况下，用于编程包括在第一区域A1中的存储器单元的编程电压电平是最高的，并且用于编程包括在第n区域An中的存储器单元的编程电压电平可以是最低的。
行解码器140可以响应于行地址X_ADDR来选择多个字线WL中的一个。例如，行解码器140可以包括分别连接到多个字线WL的多个字线选择开关或行选择开关。可以响应于行地址X_ADDR来驱动行选择开关。行解码器140可以被配置为将编程电压提供给字线WL中的连接到所选择的存储器单元的所选择的字线。
列解码器150可以响应于列地址Y_ADDR来选择多个位线BL中的一个。例如，列解码器150可以包括分别连接到多条位线BL的多个位线选择开关或列选择开关。可以响应于列地址Y_ADDR来驱动列选择开关。列解码器150可以被配置为使得位线BL中的连接到所选择的存储器单元的所选择的位线电连接到写入电路160。
写入电路160可以被配置为从控制电路120接收写入控制信号CTRL_W，并且响应于写入控制信号CTRL_W向所选择的位线提供编程电流。在一个实施例中，编程电流可以具有固定值。在一个或多个实施例中，写入电路160可以被称为写入驱动器。尽管未示出，但是存储器设备100还可以包括读取电路。读取电路可以包括感测放大器，其放大从所选择的存储器单元读取的数据。
图4是根据实施例的存储器单元阵列110的框图。
参考图4，存储器单元阵列110可包括多个存储体BK1、BK2和BKm。例如，存储体BK1、BK2和BKm可以沿一个方向布置在存储器单元阵列110中。例如，存储器单元阵列110可以包括m个存储体，其中m是2或更大的整数。存储体BK1、BK2和BKm均可以包括多个分块TL。在一个实施例中，存储器组可以对应于存储体。在一个或多个实施例中，存储器组可以对应于分块。在一个或多个实施例中，存储器组可以对应于盘位。盘位可包括多个分块，并且存储体可包括多个盘位。
图5示出了根据实施例的存储器组111。参考图5，存储器可以包括多条字线WL1至WLa、多条位线BL1至BLb、以及多个存储器单元MC。存储器单元MC可以分别布置在字线WL1至WLa和位线BL1至BLb彼此交叉的区域中，其中“a”和“b”均可以是正整数。在一个实施例中，a和b可以彼此不同。然而，本发明构思的实施例不限于此。在一个或多个实施例中，a和b可以彼此相同。
存储器组111可以在第一方向(例如，X方向)上安置为与行解码器141相邻，并且可以在第二方向(例如，Y方向)上安置为与列解码器151相邻。这样，通过行解码器141和列解码器151定义的存储器组111可以被称为“分块”。可以基于共同连接到字线WL1至WLa的行解码器141和共同连接到位线BL1至BLb的列解码器151来定义分块。存储器单元MC的寄生电阻可以根据存储器组111中的存储器单元MC的位置而不同。
第一存储器单元MC1可以被安置在第一字线WL1和第一位线BL1彼此交叉的区域中，并且第二存储器单元MC2可以被安置在第a字线WLa和第一位线BL1交叉彼此的区域中。在这种情况下，第一存储器单元MC1和第二存储器单元MC2与行解码器141之间的距离可以彼此基本相同，但是第二存储器单元MC2与列解码器151之间的距离比第一存储器单元MC1与列解码器151之间的距离长。因此，在写入操作期间，第二存储器单元MC2的寄生电阻可以大于第一存储器单元MC1的寄生电阻。
另外，第三存储器单元MC3可以安置在第a字线WLa和第b位线彼此交叉的区域中。在这种情况下，第二存储器单元MC2和第三存储器单元MC3与列解码器151之间的距离可以彼此基本相同，但是第三存储器单元MC3与行解码器141之间的距离比第二存储器单元MC2与行解码器141之间的距离长。因此，在写入操作期间，第三存储器单元MC3的寄生电阻可以大于第二存储器单元MC2的寄生电阻。
图6A至图6C示出了根据一个或多个实施例的存储器单元MC、MCa和MCb的示例。
参考图6A，存储器单元MC可以包括可变电阻元件R、选择元件SW和加热元件H。可变电阻元件R可以被称为可变电阻器或可变电阻材料，并且选择元件SW可以被称为开关元件。另外，加热元件H可以被称为加热电极或加热电极层。
在一个实施例中，可变电阻元件R可以连接在选择元件SW和加热元件H之间。选择元件SW可以连接到位线BL。加热元件H可以连接到字线WL。换句话说，选择元件SW的一端可以连接到位线BL，并且选择元件SW的另一端可以连接到可变电阻元件R。另外，加热元件H的一端可以连接到字线WL，并且加热元件H的另一端可以连接到可变电阻元件R。
可以通过施加的电脉冲(例如，编程电流)将可变电阻元件R改变为多个电阻状态中的一个。根据示例实施例，可变电阻元件R可以包括相变材料，其晶态根据电流量而改变。相变材料可以使用各种类型的材料，例如，其中两种元素被组合的GaSb、InSb、InSe、Sb2Te3和GeTe，其中三种元素被组合的GeSbTe(GST)、GaSeTe、InSbTe、SnSb2Te4和InSbGe，以及其中四种元素被组合的AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2。
相变材料可以具有：具有相对高电阻的无定形态和具有相对低电阻的晶态。相变材料的相位可以通过根据电流量产生的焦耳热来改变。可以通过使用相变来写入数据。例如，可以通过将高电阻状态或复位状态定义为“0”并将低电阻状态或置位状态定义为“1”来将数据存储在可变电阻元件R中。
同时，在一个或多个实施例中，可变电阻元件R可以包括钙钛矿化合物、过渡金属氧化物、磁性材料、铁磁材料或反铁磁材料，来替代相变材料。
选择元件SW可以根据施加到连接的字线WL的电压或电流来控制到可变电阻元件R的电流供应。选择元件SW可以是包括硫族化合物的双向阈值开关(OTS)。双向阈值开关可以包括包含砷(AS)、锗(Ge)、硒(Se)、碲(Te)、硅(Si)、铋(Bi)、硫(S)和锑(Sb)的材料。具体地，双向阈值开关可以包括六元素材料，其中硒(Se)和硫(S)被添加到包含锗(Ge)、硅(Si)、砷(As)和碲(Te)的复合物中。
加热元件H可以在数据写入操作(例如，复位或置位操作)期间加热可变电阻元件R。加热元件H可以包括导电材料，该导电材料能够产生足够的热以使可变电阻元件相变而不与可变电阻元件R反应。例如，加热元件H可以包括碳基导电材料。
在示例实施例中，加热元件H可包括高熔点金属或其氮化物，例如TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、氮化碳(CN)、碳氮化钛(TiCN)、和碳氮化钽(TaCN)。
参考图6B，存储器单元MCa可以包括可变电阻元件Ra，并且可变电阻元件Ra可以连接在位线BL和字线WL之间。存储器单元MCa可以通过经由位线BL施加的编程电流来存储数据。另外，存储在存储器单元MCa中的数据可以通过经由字线WL施加的读取电流来读取。
参考图6C，存储器单元MCb可以包括可变电阻元件Rb和双向二极管Db。可变电阻元件Rb可以包括用于存储数据的电阻材料。双向二极管Db可以连接在可变电阻元件Rb和位线BL之间，并且可变电阻元件Rb可以连接到字线WL和双向二极管Db。双向二极管Db可以阻挡流过未选择的电阻存储器单元的泄漏电流。
图7A是示出当图5的存储器单元MC是单级单元(SLC)时根据电阻的存储器单元MC的分布的示图。
参考图7A，水平轴表示电阻，并且竖直轴表示存储器单元MC的数量。例如，当存储器单元MC是用1位编程的单级单元时，存储器单元MC可以具有低电阻状态LRS或高电阻状态HRS。
低电阻状态LRS和高电阻状态HRS可以对应于数据“0”和数据“1”之一。在一个实施例中，电阻水平(R)可以按数据“0”到数据“1”的顺序增加。也就是说，低电阻状态LRS可以对应于数据“0”，并且高电阻状态HRS可以对应于数据“1”。
通过将编程电流施加到存储器单元MC将存储器单元MC从高电阻状态HRS切换到低电阻状态LRS的操作被称为置位操作或置位写入操作。另外，通过将编程电流施加到存储器单元MC将存储器单元MC从低电阻状态LRS切换到高电阻状态HRS的操作被称为复位操作或复位写入操作。
图7B是示出当图5的存储器单元MC是多级单元(MLC)时根据电阻的存储器单元MC的分布的示图。
参考图7B，水平轴表示电阻，并且竖直轴表示存储器单元MC的数量。例如，当存储器单元MC是用2位编程的多级单元时，存储器单元MC可以具有第一电阻状态RS1、第二电阻状态RS2、第三电阻状态RS3和第四电阻状态RS4之一。然而，本发明构思的实施例不限于此。在一个或多个实施例中，多个存储器单元可以包括各自能够存储3位数据的三级单元(TLS)，并且可以相应地具有八个电阻状态之一。在一个或多个实施例中，多个存储器单元可以包括各自能够存储4位或更多数据的存储器单元。
电阻状态RS1、RS2、RS3和RS4中的每一个可以对应于数据“00”、数据“01”、数据“10”和数据“11”中的一个。在一个实施例中，电阻水平(R)可以按数据“11”、数据“01”、数据“00”和数据“10”的顺序增加。也就是说，第一电阻状态RS1可以对应于数据“11”，第二电阻状态RS2可以对应于数据“01”，第三电阻状态RS3可以对应于数据“00”，并且第四电阻状态RS4可以对应数据“10”。
图8示出了根据实施例的被建模用于描述写入操作的存储器设备100。
参考图3和图8，在所选择的存储器单元MC_sel的写入操作期间，行解码器140可以选择多个字线中的所选择的字线WL_sel，并且由电压发生器130生成的编程电压Vpgm可以被施加到所选择的字线WL_sel。另外，在所选择的存储器单元MC_sel的写入操作期间，列解码器150可以选择多个位线中的所选择的位线BL_sel，并且写入电路160可以将编程电流Ipgm施加到所选择的位线BL_sel。这样，可以使用编程电压Vpgm和编程电流Ipgm通过“混合编程方法”对所选择的存储器单元MC_sel进行编程。
所选择的存储器单元MC_sel的单元电阻Rdyn可具有关于多个存储器单元的分布。另外，可以根据存储器单元阵列110中所选择的存储器单元MC_sel的位置产生寄生电阻Rpara。当所选择的位线BL_sel连接到电压端子Vpp时，节点ND的电压Vx(下文中，称为“节点电压”)可以根据单元电阻Rdyn和寄生电阻Rpara而改变。具体地，当单元电流Icell恒定时，如果单元电阻Rdyn和寄生电阻Rpara增加，则节点电压Vx可以减小，并且如果单元电阻Rdyn和寄生电阻Rpara减小，则节点电压Vx可以增加。
可以基于编程电压Vpgm和节点电压Vx确定流过所选择的字线WL_sel的附加电流Iadd。具体地，当节点电压Vx高于或等于编程电压Vpgm时，附加电流Iadd可以不流动并且附加电流Iadd可以是0A。同时，当节点电压Vx低于编程电压Vpgm时，附加电流Iadd可以流动并且附加电流Iadd可以具有特定值。因此，流过所选择的存储器单元MC_sel的单元电流Icell可以对应于编程电流Ipgm和附加电流Iadd之间的差(即，Icell＝Ipgm-Iadd)。
当附加电流Iadd不流动时，编程电流Ipgm可以表示为下面的等式1：
[等式1]
Figure BDA0002078535480000131
Rdyn_mid可以对应于参考单元电阻，例如，图10的Rdyn_mid。从等式1，节点电压Vx可以表示为下面的等式2。
[等式2]
Figure BDA0002078535480000132
这样，当电压端子Vpp的电压电平和编程电流Ipgm恒定时，寄生电阻Rpara和单元电阻Rdyn中的至少一个增加，节点电压Vx减小。
图9示出了图8的存储器设备100的变型100a。
参考图9，与图8的存储器设备100相比，存储器设备100a还可以包括晶体管TR。例如，晶体管TR可以是NMOS晶体管，但是本发明构思的实施例不限于此。栅极电压Vg可以被施加到晶体管TR的栅极，其第一端子可以连接到节点ND，并且其第二端子可以连接到电源电压端子Vdd。
在这种情况下，栅极电压Vg可以对应于编程电压Vpgm。例如，栅极电压Vg可以对应于编程电压Vpgm和阈值电压Vth之和。当栅极电压Vg和节点电压Vx之间的差大于阈值电压Vth时，晶体管可以接通，并且附加电流Iadd可以具有特定值。同时，当栅极电压Vg和节点电压Vx之间的差小于阈值电压Vth时，晶体管不可以接通，并且没有附加电流Iadd可以从中流过。
图10示出了根据实施例的基于单元电阻分布的输入功率。参考图10，水平轴表示单元电阻Rdyn。多个存储器单元可以具有从最小单元电阻Rdyn_min到最大单元电阻Rdyn_max的单元电阻分布。在一个实施例中，可以将存储器单元的最大单元电阻Rdyn_max和最小单元电阻Rdyn_min的中值确定为参考电阻Rdyn_mid。同时，水平轴表示每个存储器单元的输入功率，即焦耳热。当大于或等于熔化热MH的输入功率被施加到存储器单元时，可以对存储器单元执行编程操作。
在一个实施例中，可以基于最小单元电阻Rdyn_min来确定编程电流Ipgm。根据焦耳定律，当电流I流过电阻器R时，导体中每单位时间消耗的能量I2*R全部变为热量，并且此时产生的热量为“焦耳热”。可以基于编程电流Ipgm确定单元电流Icell。当单元电流Icell恒定时，随着单元电阻Rdyn增加，焦耳热如第一示图101中那样增加。因此，当具有大于最小单元电阻Rdyn_min的单元电阻的存储器单元被编程时，输入功率可以增加，因此存储器单元可能被过度编程(overprogram)。另外，随着对存储器单元的编程次数增加，可能加速对存储器单元的损坏。
然而，根据图8和图9的实施例，可以基于编程电流Ipgm和单元电阻Rdyn确定单元电流Icell。具体地，当单元电阻Rdyn在最小单元电阻Rdyn_min和参考单元电阻Rdyn_mid之间时，节点电压Vx可以高于或等于编程电压Vpgm。因此，由于没有附加电流Iadd可以流动，所以单元电流Icell可以等于编程电流Ipgm。同时，当单元电阻Rdyn在参考单元电阻Rdyn_mid和最大单元电阻Rdyn_max之间时，节点电压Vx可以低于编程电压Vpgm。因此，由于附加电流Iadd可以流动，所以单元电流Icell可以小于编程电流Ipgm。因此，由于单元电阻分布引起的焦耳热可以具有第二示图102的形式。具有最大单元电阻Rdyn_max的存储器单元可以不被过度编程。另外，可以防止对存储器单元的损坏加速。
可以确定编程电压Vpgm，使得多个存储器单元的输入功率的最大值JH_max具有最低值。在一个实施例中，由于具有参考单元电阻Rdyn_min的存储器单元的输入功率可以具有最大值JH_max，因此可以确定编程电压Vpgm，使得最大值JH_max具有最低值。因此，第二示图102可以具有基本上平坦的形状。
然而，在对所选择的存储器单元MC_sel的写入操作期间，尽管采用混合编程方法，但由于寄生电阻Rpara，一些存储器单元的输入功率可能不具有第二示图102的形式。因此，根据一个或多个实施例，可以根据存储器单元阵列110中所选择的存储器单元MC_sel的位置来控制编程电压Vpgm。因此，存储器单元的输入功率可以具有第二示图102的形式。下面将参考图11至图17描述其细节。
图11示出了根据实施例的图5的存储器组111被划分为多个区域的示例。
参考图2和图11，存储器组111可以被划分为第一区域A1至第n区域An(n是2或更大的整数)。存储器组111可以根据映射表MTa被划分为例如在X轴方向上从1到i的坐标以及在Y轴方向上从1到j的坐标。在这种情况下，i可以是小于或等于图5中的b的整数，并且j可以是小于或等于图5中的a的整数。包括在存储器组111中的区域的数量可以根据下面的等式3来确定：
[等式3]
Figure BDA0002078535480000151
Rdyn_max是图10中的最大单元电阻，并且Rdyn_min是图10中的最小单元电阻。Rpara_max是最大寄生电阻，并且Rpara_min是最小寄生电阻。例如，Rpara_max可以对应于图2的映射表MTa的第n寄生电阻Rpara_n，并且Rpara_min可以对应于图2的映射表MTa的第一寄生电阻Rpara1。
根据映射表MTa，包括在第一区域A1中的存储器单元的寄生电阻可以由第一寄生电阻Rpara1确定。另外，包括在第二区域A2中的存储器单元的寄生电阻可以由大于第一寄生电阻Rpara1的第二寄生电阻Rpara2确定。这样，可以针对每个区域不同地确定包括在存储器组111中的存储器单元的寄生电阻。另外，包括在同一区域中的存储器单元的寄生电阻可以被确定为相同的寄生电阻。
图12示出了根据实施例的电压发生器130。
参考图12，电压发生器130可以包括分压器131和开关组SWG。分压器131可以包括串联连接的多个电阻器R1至R4。电阻器R1的一端可以连接到第一电压端子Va，并且电阻器R4的一端可以连接到第二电压端子Vb。分压器131可以被配置为输出分别对应于多个编程电压电平的多个电压。在这种情况下，分压器131中包括的电阻器的数量可以对应于编程电压电平的数量。
开关组SWG可以包括多个开关SW1至SW4，这些开关SW1至SW4连接在分压器131和输出端子OUT之间，并且根据编程电压控制信号CTRL_VPGM接通和断开。在一个实施例中，可以生成编程电压控制信号CTRL_VPGM作为M位信号Sel<M-1:0>(M是正整数)。当根据映射表将存储器组划分为n个子组时，可以确定M的值，使得2M变为n或更大。例如，当n是16时，M可以是4。第一级开关SW1可以响应于Sel<0>而被驱动，第二级开关SW2可以响应于Sel<1>而被驱动，第三级开关SW2可以响应于Sel<2>而被驱动，并且第四级开关SW4可以响应于Sel<M-1>(即，Sel<3>)而被驱动。开关的级数可以由M确定。
图13示出了图12的电压发生器130的变型130a。
参考图13，与图12的电压发生器130相比，电压发生器130a还可以包括开关SWa。电压发生器130a还可以包括来自控制电路120的连接控制信号CTRL_CON。在一个实施例中，当从存储器控制器接收到写入命令时，控制电路120可以激活连接控制信号CTRL_CON。在一个实施例中，控制电路120可以在向存储器设备100供电时激活连接控制信号CTRL_CON。在一个实施例中，控制电路120可以在启用写入操作之前激活连接控制信号CTRL_CON。
当连接控制信号CTRL_CON被激活时，开关SWa可以接通，并且多个电阻器R1至R4以及第一电压端子Va和第二电压端子Vb可以彼此连接。因此，可以激活分压器131a的电流路径，并且可以将电压发生器130a设置为输出编程电压Vpgm。
图14示出了根据实施例的被划分为多个区域的存储器组112。
参考图14，存储器组112可以被划分为第一子组112a至第四子组112d。例如，存储器组112可以对应于“分块”，并且第一子组112a至第四子组112d可以对应于“子分块”。行解码器142可以在第二方向(Y轴方向)上安置在存储器组112的中间，并且列解码器152可以在第一方向(X轴方向)上安置在存储器组112的中间。
第一子组112a至第四子组112d可以连接至行解码器142和列解码器152。例如，根据图2的映射表MTa，第一子组112a至第四子组112d可以被划分为第一区域A1至第n区域An。
可以基于距行解码器142的距离从1到i定义第一子组112a的X坐标，并且可以基于距列解码器152的距离从1到j定义第一子组112a的Y坐标。因此，第一子组112a可以被划分为第一区域A1至第n区域An。类似地，可以基于距行解码器142的距离从1到i定义第二子组112b的X坐标，并且可以基于距列解码器152的距离从1到j定义第二子组112b的Y坐标。因此，第二子组112b可以被划分为第一区域A1至第n区域An。
图15示出了根据实施例的被划分为多个区域的存储器组113。参考图15，存储器组113可以被划分为第一子组113a至第四子组113d。例如，存储器组113可以对应于“分块”，并且第一子组113a至第四子组113d可以对应于“子分块”。第一行解码器143a和第二行解码器143b可以在第二方向(Y轴方向)上安置在存储器组112的左侧和右侧，并且列解码器153可以在第一方向(X轴方向)上安置在存储器组113的中间。
第一子组113a和第二子组113b可以连接到第一行解码器143a和列解码器153，并且第三子组113c和第四子组113d可以连接到第二行解码器143b和列解码器153。例如，根据图2的映射表MTa，第一子组113a至第四子组113d可以被划分为第一区域A1至第n区域An。
可以基于距第一行解码器143a的距离从1到i定义第一子组113a的X坐标，并且可以基于距列解码器153的距离从1到j定义第一子组113a的Y坐标。因此，第一子组113a可以被划分为第一区域A1至第n区域An。类似地，可以基于距第一行解码器143a的距离从1到i定义第二子组113b的X坐标，并且可以基于距列解码器153的距离从1到j定义第二子组113b的Y坐标。因此，第二子组113b可以被划分为第一区域A1至第n区域An。
同时，可以基于距第二行解码器143b的距离从1到i定义第三子组113c的X坐标，并且可以基于距列解码器153的距离从1到j定义第三子组113c的Y坐标。因此，第三子组113c可以被划分为第一区域A1至第n区域An。类似地，可以基于距第二行解码器143b的距离从1到i定义第四子组113d的X坐标，并且可以基于距列解码器153的距离从1到j定义第四子组113d的Y坐标。因此，第四子组113d可以被划分为第一区域A1至第n区域An。
图16示出了根据实施例的被划分为多个区域的存储器组114。参考图16，存储器组114可以被划分为第一子组114a至第四子组114d。例如，存储器组114可以对应于“分块”，并且第一子组114a至第四子组114d可以对应于“子分块”。行解码器144可以在第二方向(Y轴方向)上安置在存储器组114的中间，并且第一列解码器154a和第二列解码器154b可以在第一方向(X轴方向)上分别安置在存储器组114的上端和下端。
第一子组114a和第四子组114d可以连接到行解码器144和第二列解码器154b，并且第二子组114b和第三子组114c可以连接到行解码器144和第一列解码器154a。例如，根据图2的映射表MTa，第一子组114a至第四子组114d可以被划分为第一区域A1至第n区域An。
可以基于距行解码器144的距离从1到i定义第一子组114a的X坐标，并且可以基于距第二列解码器154b的距离从1到j定义第一子组114a的Y坐标。因此，第一子组114a可以被划分为第一区域A1至第n区域An。类似地，可以基于距行解码器144的距离从1到i定义第二子组114b的X坐标，并且可以基于距第一列解码器154a的距离从1到j定义第二子组114b的Y坐标。因此，第二子组114b可以被划分为第一区域A1至第n区域An。
同时，可以基于距行解码器144的距离从1到i定义第三子组114c的X坐标，并且可以基于距第一列解码器154a的距离从1到j定义第三子组114c的Y坐标。因此，第三子组114c可以被划分为第一区域A1至第n区域An。类似地，可以基于距行解码器144的距离从1到i定义第四子组114d的X坐标，并且可以基于距第二列解码器154b的距离从1到j定义第四子组114d的Y坐标。因此，第四子组114d可以被划分为第一区域A1至第n区域An。
图17示出了根据实施例的基于单元电阻分布的输入功率。参考图5和图17，水平轴表示单元电阻Rdyn，并且竖直轴表示每个存储器单元的输入功率，即焦耳热。第一示图171表示包括在第n区域An中的存储器单元的输入功率。由于包括在第n区域An中的存储器单元的寄生电阻大，所以当具有高单元电阻Rdyn的存储器单元被编程时，节点电压Vx可以进一步减小。因此，单元电流Icell可以进一步减小。因此，具有高单元电阻Rdyn的存储器单元的输入功率可以类似于熔化热MH，并且存储器单元可以不被过度编程。
根据比较示例，第二组172表示当对第一区域A1中包括的存储器单元不执行位置补偿时的输入功率。由于包括在第一区域A1中的存储器单元的寄生电阻小，因此节点电压Vx可以相对高。具体地，当节点电压Vx高于或等于编程电压Vpgm时，单元电流Icell可以等于编程电流Ipgm。因此，尽管应用了混合编程方法，但是当包括在第一区域A1中的存储器单元之间单元电阻Rdyn高时，存储器单元的输入功率可以增加，如第二组172所示。因此，尽管应用了混合编程方法，但是当具有高单元电阻Rdyn的存储器单元的寄生电阻小时，存储器单元可能被过度编程，并且随着编程次数增加，可能加速对存储器单元的损坏。
然而，根据一个或多个实施例，当参考映射表对包括在第一区域A1中的存储器单元执行位置补偿时，包括在第一区域A1中的且具有小的寄生电阻的存储器单元的编程电压Vpgm可能增加。在这种情况下，包括在第一区域A1中的存储器单元的编程电压Vpgm可以被确定为高于节点电压Vx。因此，节点电压Vx可以低于编程电压Vpgm，并且附加电流Iadd可以流动。在这种情况下，单元电流Icell可以小于编程电流Ipgm，并且具有高单元电阻Rdyn的存储器单元的输入功率可以变得类似于熔化热MH。因此，具有高单元电阻Rdyn的存储器单元的输入功率也可以具有基本上平坦的形状，如第一示图171中所示。
图18示出了根据实施例的具有多层结构的存储器设备300。参考图18，存储器设备300可以是三维(3D)交叉点存储器设备。第一位线BL1至第三位线BL3可以在第二方向(例如，Y方向)上延伸，并且可以在第三方向(例如，Z方向)上堆叠。第一字线WL1至第六字线WL6可以在第一方向(例如，X方向)上延伸。
第一层的存储器单元可以被安置在第一位线BL1和第一字线WL1至第三字线WL3彼此交叉的区域中。第二层的存储器单元可以被安置在第二位线BL2和第一字线WL1至第三字线WL3彼此交叉的区域中。第三层的存储器单元可以被安置在第二位线BL2和第四字线WL4至第六字线WL6彼此交叉的区域中。第四层的存储器单元可以被安置在第三位线BL3和第四字线WL4至第六字线WL6彼此交叉的区域中。外围电路可以被安置在第零层中。例如，图1的控制电路120、电压发生器130、行解码器140、列解码器150或写入电路可以被安置在第零层中。
在一个实施例中，可以为每个层定义存储器组。例如，第一层的存储器单元可以被分组为多个存储器组，并且每个存储器组可以根据映射组被划分为多个区域。可以根据区域确定编程电压控制信号(例如，图1中的CTRL_VPGM)。因此，可以不同地确定与区域对应的编程电压(例如，图8中的Vpgm)。然而，本发明构思的实施例不限于此。可以关于层来定义存储器组。例如，第一层和第二层的存储器单元可以被定义为一个存储器组。
图19是根据实施例的存储器设备的编程方法的流程图。参考图19，存储器设备的编程方法可包括例如由图3的存储器设备100按时间序列执行的操作。在下文中，将参考图3、图8、图13和图19描述存储器设备的编程方法。
在操作S110中，存储器设备100从存储器控制器200接收写入命令和地址ADDR。此外，存储器设备100还可以从存储器控制器200接收写入数据和各种控制信号CTRL。
在操作S130中，控制电路120响应于写入命令来生成用于激活电压发生器130的连接控制信号CTRL_CON。在操作S150中，控制电路120基于映射表根据地址生成编程电压控制信号CTRL_VPGM。控制电路120基于映射表选择对应于地址的区域或寄生电阻，并生成对应于所选择的区域或寄生电阻的编程电压控制信号CTRL_VPGM。另外，控制电路120可以基于地址ADDR生成行地址X_ADDR和列地址Y_ADDR。
在操作S170中，电压发生器130根据连接控制信号CTRL_CON和编程电压控制信号CTRL_VPGM生成编程电压Vpgm。可以根据连接控制信号CTRL_CON激活电压发生器130。具体地，由于分压器131a连接到第一电压端子Va和第二电压端子Vb，所以分压器131a的电流路径可以接通。然后，电压发生器130可以根据编程电压控制信号CTRL_VPGM生成编程电压Vpgm，并通过所选择的字线WL_sel将生成的编程电压Vpgm提供给节点ND。在这种情况下，在所选择的位线BL_sel电连接到电压端子Vpp之前，电压发生器130可以将优化的编程电压Vpgm提供给节点ND。
在操作S190中，存储器设备100可以通过使用所生成的编程电压Vpgm对所选择的存储器单元MC_sel执行编程操作。在这种情况下，所选择的位线BL_sel电连接到电压端子Vpp，并且可以根据写入数据对所选择的存储器单元MC_sel执行编程操作。
图20示出了根据实施例的计算系统1000。
参考图20，计算系统1000可以包括存储器系统1100、处理器1200、RAM1300、输入/输出(I/O)设备1400和电源1500，其中所述存储器系统1100可以包括存储器设备1110和存储器控制器1120。同时，尽管图20未示出，但是计算系统1000还可以包括端口，所述端口被配置为与视频卡、声卡、存储卡、通用串行总线(USB)设备或其他电子设备通信。计算系统1000可以由个人计算机实现，或者可以由诸如笔记本计算机、移动电话、个人数字助理(PDA)和相机的移动电子设备实现。
处理器1200可以运行特定计算或任务。在一个或多个实施例中，处理器1200可以是微处理器或中央处理单元(CPU)。处理器1200可以通过诸如地址总线、控制总线和数据总线的总线1600与RAM 1300、I/O设备1400和存储器系统1100通信。存储器系统1100可以通过使用图1至图19所示的实施例来实现。在一个或多个实施例中，处理器1200还可以连接到扩展总线，例如外围组件互连(PCI)总线。
RAM 1300可以存储计算系统1000的操作所需的数据。例如，RAM 1300可以由DRAM、移动DRAM、SRAM、PRAM、FRAM、RRAM和/或MRAM来实现。I/O设备1400可以包括诸如键盘、小键盘或鼠标的输入设备，以及诸如打印机或显示器的输出设备。电源1500可以提供计算系统1000的操作所需的操作电压。
根据一个或多个实施例，电阻存储器设备可以通过根据存储器单元阵列中所选择的存储器单元的位置调节编程电压，来补偿寄生电阻值根据所选择的存储器单元的位置的变化。具体地，即使当所选择的存储器单元的位置改变时，也可以通过调节编程电压来恒定地保持施加到所选择的存储器单元的输入功率。因此，可以防止对存储器单元的损坏，以改进存储器单元的耐久性。
尽管已经参考本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以对其在形式和细节上进行各种改变。

Claims (20)

1.一种集成电路存储器设备，包括：
电阻存储器单元的阵列；以及
编程电路，通过多个字线和多个位线电耦合到所述阵列中的电阻存储器单元的相应行和列，所述编程电路包括控制电路和字线驱动器，所述控制电路和字线驱动器被共同配置为在用写入数据编程所述阵列的操作期间生成字线编程电压，所述字线编程电压具有作为所述阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。
2.根据权利要求1所述的存储器设备，其中，根据所述函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，所述第二寄生电阻大于所述第一寄生电阻。
3.根据权利要求2所述的存储器设备，其中，所述字线驱动器包括电压发生器，所述电压发生器被配置为在用写入数据编程所述阵列的操作期间响应于由控制电路生成的多位编程电压控制信号来生成字线编程电压。
4.根据权利要求3所述的存储器设备，其中，所述字线驱动器包括电耦合到多个字线的行解码器，所述字线驱动器对由电压发生器生成的字线编程电压和由控制电路生成的地址信号进行响应。
5.根据权利要求1所述的存储器设备，其中，所述字线驱动器包括电压发生器，所述电压发生器被配置为在用写入数据编程所述阵列的操作期间响应于由控制电路生成的多位编程电压控制信号来生成字线编程电压。
6.根据权利要求5所述的存储器设备，其中，所述字线驱动器包括电耦合到多个字线的行解码器，所述字线驱动器对由电压发生器生成的字线编程电压和由控制电路生成的地址信号进行响应。
7.一种电阻存储器设备，包括：
包括多个存储器单元的存储器单元阵列；
控制电路，被配置为基于根据多个存储器单元中的每一个的地址定义寄生电阻的映射表来生成与多个存储器单元中的所选择的存储器单元的地址对应的编程电压控制信号；
电压发生器，被配置为基于编程电压控制信号来生成具有多个编程电压电平中的第一编程电压电平的编程电压；以及
行解码器，被配置为向连接到所选择的存储器单元的所选择的字线提供编程电压。
8.根据权利要求7所述的电阻存储器设备，其中，根据所选择的存储器单元和行解码器之间的距离来改变所选择的存储器单元的寄生电阻，以及
随着寄生电阻更小，第一编程电压电平基于编程电压信号而增加。
9.根据权利要求7所述的电阻存储器设备，还包括：写入电路，被配置为向连接到所选择的存储器单元的所选择的位线提供编程电流。
10.根据权利要求9所述的电阻存储器设备，其中，当所选择的存储器单元的单元电阻小于或等于参考电阻时，流过所选择的存储器单元的单元电流等于编程电流，以及
当单元电阻大于参考电阻时，单元电流小于编程电流。
11.根据权利要求10所述的电阻存储器设备，其中，所述参考电阻对应于多个存储器单元的单元电阻分布的中值。
12.根据权利要求9所述的电阻存储器设备，还包括：列解码器，被配置为将写入电路电连接到所选择的位线，
其中，根据所选择的存储器单元和行解码器之间的距离以及所选择的存储器单元和列解码器之间的距离中的至少一个来改变所选择的存储器单元的寄生电阻，以及
随着寄生电阻更小，第一编程电压电平基于编程电压信号而增加。
13.根据权利要求7所述的电阻存储器设备，其中，存储器单元阵列包括多个存储器组，以及
映射表是关于多个存储器组之一定义的，并且共同应用于多个存储器组。
14.根据权利要求13所述的电阻存储器设备，其中，所述存储器组中的每一个通过映射表被划分为具有不同寄生电阻的n个区域，并且
n是2或更大的整数。
15.根据权利要求14所述的电阻存储器设备，其中，基于多个存储器单元的单元电阻分布和寄生电阻来确定n的值。
16.根据权利要求14所述的电阻存储器设备，其中，编程电压控制信号是M位信号，以及
2M大于或等于n。
17.根据权利要求7所述的电阻存储器设备，其中，电压发生器包括：
分压器，包括串联连接在第一电压端子和第二电压端子之间的多个电阻器，并且被配置为输出与多个编程电压电平对应的多个电压；以及
开关组，包括连接在分压器和输出端子之间的且根据编程电压控制信号而接通和断开的多个开关，并且被配置为将编程电压输出到输出端子。
18.一种电阻存储器设备，包括：
包括多个存储器单元的存储器单元阵列；
电压发生器，被配置为基于多个存储器单元中的所选择的存储器单元的位置信息和多个存储器单元的单元电阻分布来生成与多个编程电压电平中的第一编程电压电平对应的编程电压；
行解码器，被配置为向连接到所选择的存储器单元的所选择的字线提供编程电压；以及
写入电路，被配置为向连接到所选择的存储器单元的所选择的位线提供编程电流。
19.根据权利要求18所述的电阻存储器设备，其中，根据所选择的存储器单元和行解码器之间的距离来改变所选择的存储器单元的寄生电阻，以及
随着寄生电阻更小，第一编程电压电平增加。
20.根据权利要求18所述的电阻存储器设备，还包括：列解码器，被配置为将写入电路电连接到所选择的位线，
其中，根据所选择的存储器单元和行解码器之间的距离以及所选择的存储器单元和列解码器之间的距离中的至少一个来改变所选择的存储器单元的寄生电阻，以及
随着寄生电阻更小，第一编程电压电平增加。
CN201910462744.8A 2018-09-21 2019-05-30 在编程期间具有寄生电阻补偿的电阻存储器设备 Pending CN110942794A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0114375 2018-09-21
KR1020180114375A KR102619667B1 (ko) 2018-09-21 2018-09-21 저항성 메모리 장치

Publications (1)

Publication Number Publication Date
CN110942794A true CN110942794A (zh) 2020-03-31

Family

ID=69883310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910462744.8A Pending CN110942794A (zh) 2018-09-21 2019-05-30 在编程期间具有寄生电阻补偿的电阻存储器设备

Country Status (3)

Country Link
US (1) US10818352B2 (zh)
KR (1) KR102619667B1 (zh)
CN (1) CN110942794A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666647B (zh) * 2018-09-03 2019-07-21 瑞昱半導體股份有限公司 記憶體裝置
CN113808637B (zh) * 2020-06-16 2024-08-06 联华电子股份有限公司 磁阻式随机存取存储器
KR20220019498A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 적층형 메모리 장치
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device
KR20240060191A (ko) * 2022-10-28 2024-05-08 삼성전자주식회사 저장 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040062071A1 (en) * 2002-09-30 2004-04-01 Rodriguez John Anthony Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US20060044923A1 (en) * 2004-09-02 2006-03-02 Hahn Wook-Ghee Programming circuits and methods for multimode non-volatile memory devices
CN104681090A (zh) * 2013-12-03 2015-06-03 三星电子株式会社 控制单元晶体管的接口状态提高感测界限的电阻存储装置
CN105575424A (zh) * 2014-10-29 2016-05-11 三星电子株式会社 电阻式存储器件及其操作方法
CN107689236A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 非易失性存储器件和存储系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139409B2 (en) * 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
JP5060191B2 (ja) 2007-07-18 2012-10-31 株式会社東芝 抵抗変化メモリ装置のデータ書き込み方法
US8154904B2 (en) * 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
KR101678886B1 (ko) 2009-11-25 2016-11-23 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
KR20110128047A (ko) * 2010-05-20 2011-11-28 삼성전자주식회사 3차원 적층 구조를 갖는 반도체 장치 및 데이터 디스큐잉 방법
KR101866293B1 (ko) 2011-08-23 2018-06-14 삼성전자주식회사 라이트 신호 생성 회로 및 이를 포함하는 가변 저항 메모리 장치, 그 구동 방법
CN103229244B (zh) 2011-11-29 2016-08-03 松下知识产权经营株式会社 电阻变化型非易失性存储装置及其写入方法
US8885400B2 (en) * 2013-02-21 2014-11-11 Sandisk 3D Llc Compensation scheme for non-volatile memory
KR20140107948A (ko) 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
WO2015182100A1 (ja) 2014-05-26 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体記憶装置
KR102136846B1 (ko) * 2014-09-29 2020-07-22 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
JP2018092980A (ja) * 2016-11-30 2018-06-14 株式会社東芝 半導体集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040062071A1 (en) * 2002-09-30 2004-04-01 Rodriguez John Anthony Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US20060044923A1 (en) * 2004-09-02 2006-03-02 Hahn Wook-Ghee Programming circuits and methods for multimode non-volatile memory devices
CN104681090A (zh) * 2013-12-03 2015-06-03 三星电子株式会社 控制单元晶体管的接口状态提高感测界限的电阻存储装置
CN105575424A (zh) * 2014-10-29 2016-05-11 三星电子株式会社 电阻式存储器件及其操作方法
CN107689236A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 非易失性存储器件和存储系统

Also Published As

Publication number Publication date
KR20200034502A (ko) 2020-03-31
US10818352B2 (en) 2020-10-27
US20200098427A1 (en) 2020-03-26
KR102619667B1 (ko) 2023-12-29

Similar Documents

Publication Publication Date Title
CN110473574B (zh) 包括计数电路块的半导体系统
KR102619667B1 (ko) 저항성 메모리 장치
US8107275B2 (en) Nonvolatile memory device using variable resistive element
US11665907B2 (en) Non-volatile memory
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
KR102559577B1 (ko) 저항성 메모리 장치
US9633726B2 (en) Resistive memory device, resistive memory system, and method of operating resistive memory device
US8213254B2 (en) Nonvolatile memory device with temperature controlled column selection signal levels
CN110600067A (zh) 用于补偿关闭单元的电流的存储器设备及其操作方法
CN110660434B (zh) 存储器装置及其操作方法
US10770137B2 (en) Resistive memory device including compensation circuit
WO2011127557A1 (en) Phase change memory with double write drivers
CN110021324B (zh) 可变电阻存储器件
KR20180082137A (ko) 비휘발성 메모리 장치 및 이의 동작 방법
CN114974335A (zh) 用于控制通过存储器单元的电流的技术
CN112927742A (zh) 电阻式存储器装置
EP3985671B1 (en) Memory device including phase change memory cell and operation method thereof
KR102684076B1 (ko) 저항성 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination