CN110825553A - 针对存储器件的存储系统以及存储系统的操作方法 - Google Patents

针对存储器件的存储系统以及存储系统的操作方法 Download PDF

Info

Publication number
CN110825553A
CN110825553A CN201910098303.4A CN201910098303A CN110825553A CN 110825553 A CN110825553 A CN 110825553A CN 201910098303 A CN201910098303 A CN 201910098303A CN 110825553 A CN110825553 A CN 110825553A
Authority
CN
China
Prior art keywords
write
count value
memory
write count
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910098303.4A
Other languages
English (en)
Other versions
CN110825553B (zh
Inventor
洪道善
权正贤
申原圭
郑承奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110825553A publication Critical patent/CN110825553A/zh
Application granted granted Critical
Publication of CN110825553B publication Critical patent/CN110825553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种针对存储器件的存储系统以及存储系统的操作方法。存储系统包括存储器件和存储器控制器。存储器件具有多个存储区域。存储器控制器被配置为：当针对第一存储区域连续产生的写入命令的数量达到参考值时，产生针对与多个存储区域中的一个存储区域相对应的第一存储区域的读取命令。

Description

针对存储器件的存储系统以及存储系统的操作方法
相关申请的交叉引用
本申请要求2018年8月10日提交的申请号为10-2018-0094039的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言涉及存储系统，并且更具体地，涉及存储系统和操作该存储系统的方法。
背景技术
储存在相变存储(PCM)器件中的数据的逻辑电平可以根据PCM器件的每个存储单元中包括的相变材料(例如，诸如锗-锑-碲(GST)材料的硫族化合物材料)的相态来确定。例如，如果某个存储单元中包括的相变材料具有晶态，则所述某个存储单元可以被视为具有逻辑“高(1)”电平的存储单元，而如果所述某个存储单元中包括的相变材料具有非晶态，则所述某个存储单元可以被视为具有逻辑“低(0)”电平的存储单元。PCM器件展现出相对高的操作速度和高集成密度。因此，PCM器件作为替换计算机或其他数字系统中的动态随机存取存储(DRAM)器件的候选者可能是有吸引力的。与其他非易失性存储器件一样，PCM器件可能具有有限的寿命和有限的耐久性。具体地，由于相变材料的特性和设计的限制，PCM器件的写入周期的数量可能受到限制，并且随着PCM器件的写入周期的数量增大，错误发生的概率可能增大。因此，检测和验证在PCM器件的写入操作和读取操作期间发生的错误可能是重要的。
错误校正码(ECC)机制被广泛用于检测和验证在PCM器件操作时发生的错误。当在PCM器件中执行写入操作时，写入数据可以通过ECC编码操作被改变为包括奇偶校验数据的码字，并且该码字可以被储存到存储单元中。储存在存储单元中的码字可以在执行读取操作时通过ECC解码操作被恢复为原始数据的原样。在ECC解码操作期间，错误数据可以使用码字中包括的奇偶校验数据来检测，并且错误数据可以在某些情况下被校正。
发明内容
根据一个实施例，提供了一种存储系统。存储系统包括存储器件和存储器控制器。存储器件具有多个存储区域。存储器控制器被配置为：当针对第一存储区域连续产生的写入命令的数量达到参考值时，产生针对第一存储区域的读取命令，所述第一存储区域与所述多个存储区域中的一个存储区域相对应。
根据一个实施例，提供了一种存储系统。存储系统包括存储器件和存储器控制器。存储器件具有多个存储区域。存储器控制器被配置为：从针对第一存储区域重复产生的写入命令的数量等于或大于参考值的时间点起，每当产生针对第一存储区域的写入命令时，产生针对储存在第一存储区域中的数据的读取命令，所述第一存储区域与所述多个存储区域中的一个存储区域相对应。
根据一个实施例，提供了一种操作存储系统的方法，所述存储系统包括具有多个存储区域的存储器件。所述方法包括：当产生针对第一存储区域的写入命令时，对针对第一存储区域的当前写入计数值进行计数，以将当前写入计数值改变为更新的写入计数值，所述第一存储区域与多个存储区域中的一个存储区域相对应。将更新的写入计数值与参考值进行比较，并且当更新的写入计数值达到参考值时，产生针对第一存储区域的读取命令。
根据一个实施例，提供了一种操作存储系统的方法，所述存储系统包括具有多个存储区域的存储器件。所述方法包括：当产生针对第一存储区域的写入命令时，对针对第一存储区域的当前写入计数值进行计数，以将当前写入计数值改变为更新的写入计数值，所述第一存储区域与多个存储区域中的一个存储区域相对应。将更新的写入计数值与参考值进行比较，并且从更新的写入计数值等于或大于参考值的时间点起，每当产生针对第一存储区域的写入命令时，产生针对第一存储区域的读取命令。
附图说明
图1是示出根据本公开的实施例的存储系统的框图。
图2是示出图1的存储系统中包括的存储器件的存储块之中的一个存储块的配置的示意图。
图3是示出图1的存储系统中包括的写入计数电路的示例的配置的框图。
图4是示出图3的写入计数电路中包括的写入计数值储存电路的配置的示意图。
图5是示出在根据本公开的实施例的存储系统中根据写入命令的写入计数值电路中的写入计数值的更新过程的示意图。
图6是示出在根据本公开的实施例的存储系统中根据复位信号的写入计数值储存电路的复位过程的示意图。
图7是示出根据本公开的实施例的存储系统的操作的流程图。
图8是示出图1的存储系统中包括的写入计数电路的另一个示例的配置的框图。
图9是示出根据本公开的实施例的存储系统的操作的流程图。
具体实施方式
在以下对实施例的描述中，将要理解的是，术语“第一”和“第二”旨在标识元件，但不用于仅定义元件本身或表示特定顺序。另外，当一个元件被称为位于另一个元件“上”、“之上”、“上方”、“下”或“下方”时，它意指相对位置关系，而不用于限制某些情况：该元件直接接触另一元件，或者在它们之间存在至少一个中间元件。因此，本文使用的诸如“在......上”、“在......之上”、“在......上方”、“在......下”、“在......下方”、“在......之下”之类的术语仅用于描述特定实施例的目的而不旨在限制本公开的范围。此外，当元件被称为“连接”或“耦接”到另一元件时，该元件可以直接电连接或机械连接或耦接到另一元件，或者可以通过替换其间的另一元件而形成连接关系或耦接关系。
各种实施例针对具有错误校正码(ECC)功能的存储系统和操作该存储系统的方法。
在ECC机制被应用于诸如PCM器件的存储器件的操作的情况下，可以通过ECC解码操作来实现PCM器件中的错误数据的检测和校正。ECC解码操作可以在存储器件的读取命令(例如，PCM设备)被产生之后来执行。因此，如果连续产生针对PCM器件中的某个单元区域的多个写入命令，则在针对某个单元区域的读取命令被产生之前，可能无法验证是否出现了针对某个单元区域的错误数据。根据本公开的各种实施例，PCM器件可以被设计为使得：在针对某个单元区域的多个写入命令被连续产生预定次数之后，在每个PCM器件中针对某个单元区域的读取操作至少执行一次，以检测某个单元区域中的错误数据。
图1是示出根据本公开的实施例的存储系统100的框图，并且图2是示出图1的存储系统100中包括的存储器件200的存储块之中的一个存储块的配置的示意图。参考图1，存储系统100可以被配置为包括与存储器件相对应的PCM器件200和控制PCM器件200的存储器控制器300。在一些实施例中，PCM器件200可以由相变随机存取存储(PCRAM)器件来实现，而在其他实施例中，PCM器件200可以由除PCRAM器件之外的器件来实现。PCM器件200可以包括多个存储区域，例如，第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)。尽管实施例将每个存储区域定义为存储块，但是本公开不限于此。例如，在一些其他实施例中，存储区域可以被定义为与存储块不同的页。存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块可以通过块地址BLOCK_ADDRESS(另外，由'BLK_ADDR'表示)来选择。如图2所示，与第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的一个存储块相对应的第一存储块BLOCK(0)可以被配置为包括多个页，例如，第一页至第n页PAGE(0)、PAGE(1)、......和PAGE(n-1)。第一页至第n页PAGE(0)、PAGE(1)、......和PAGE(n-1)中的每一页可以通过页地址PAGE_ADDRESS来选择。第一页至第n页PAGE(0)、PAGE(1)、......和PAGE(n-1)可以具有相同的配置。第二存储块至第m存储块BLOCK(1)、......和BLOCK(m-1)中的每一个存储块可以具有与第一存储块BLOCK(0)相同的配置。
存储器控制器300可以基于从主机102输出的命令来控制PCM器件200的写入操作和读取操作。如果针对PCM器件200的某个单元区域的写入操作连续执行预定次数，则存储器控制器300可以产生读取命令，而与主机102的任何输出信号无关。连续执行写入操作的预定次数可以由用户来设置。当针对PCM器件200的某个单元区域的写入操作连续执行的次数小于预定次数时，不执行错误检测/校正操作。因此，如果连续执行写入操作的预定次数减少，则错误检测/校正操作(即，ECC解码操作)之间的间隔时间可以减少，而如果连续执行写入操作的预定次数增多，则错误检测/校正操作(即，ECC解码操作)之间的间隔时间可以增大。
如本文中所使用的关于参数(诸如预定时间)的词语“预定”意指参数的值在参数被用在过程或算法中之前被确定。对于一些实施例，参数的值在过程或算法开始之前被确定。在其他实施例中，参数的值在过程或算法期间但在参数用于过程或算法之前被确定。
在一个实施例中，存储器控制器300可以被配置为包括命令处理电路310、写入计数电路320、ECC电路330和数据缓冲器340。命令处理电路310可以包括读取命令发生器312。ECC电路330可以包括ECC编码器331和ECC解码器332。虽然未在附图中示出，但是构成存储器控制器300的命令处理电路310、写入计数电路320、ECC电路330和数据缓冲器340可以与时钟信号同步以在适当的时间点操作。
命令处理电路310可以从主机102接收命令/地址信号CMD/ADDR，或者可以将命令/地址信号CMD/ADDR输出到主机102。命令/地址信号CMD/ADDR可以包括命令CMD和地址ADDR。从主机102发送到命令处理电路310的命令CMD可以包括写入命令或读取命令。从主机102发送到命令处理电路310的地址ADDR可以包括块地址BLK_ADDR和页地址PAGE_ADDRESS，所述块地址BLK_ADDR用于选择构成PCM器件200的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的一个存储块，所述页地址PAGE_ADDRESS用于选择包括在所选存储块中的第一页至第n页PAGE(0)、PAGE(1)、......和PAGE(n-1)中的一页。每当从主机102输出的命令/地址信号CMD/ADDR被施加到命令处理电路310时，命令处理电路310可以将包括在命令/地址信号CMD/ADDR中的命令/块地址信号CMD/BLK_ADDR发送到PCM器件200和写入计数电路320。如果块地址BLK_ADDR和页地址PAGE_ADDRESS被从主机102发送到命令处理电路310，则块地址BLK_ADDR和代替块地址BLK_ADDR的页地址PAGE_ADDRESS都可以被发送到PCM器件200和写入计数电路320。这可以同样地应用于实施例。如果读取命令通过读取命令发生器312来产生，则命令处理电路310可以将读取命令和块地址BLK_ADDR发送到PCM器件200。
不管主机102如何，命令处理电路310的读取命令发生器312都可以产生针对PCM器件200的某个单元区域的读取命令。为了使读取命令发生器312产生读取命令，读取命令发生器312可以从写入计数电路320接收读取命令发生控制信号RCG和块地址BLK_ADDR。如果读取命令发生控制信号RCG和块地址BLK_ADDR从写入计数电路320发送到读取命令发生器312，则读取命令发生器312可以产生针对某个单元区域的读取命令，所述某个单元区域与通过块地址BLK_ADDR选中的存储块相对应。命令处理电路310可以将由读取命令发生器312产生的读取命令和由写入计数电路320提供的块地址BLK_ADDR发送到PCM器件200。
写入计数电路320可以对针对PCM器件200中所包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块连续执行写入操作的次数进行计数。针对第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块连续执行写入操作的次数可以对应于并且可以等于针对第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块连续产生的写入命令的数量。写入计数电路320可以包括储存电路，其用于储存针对PCM器件200中所包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块连续产生的写入命令的数量。每当针对存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的一个存储块(例如，第一存储块BLOCK(0))的写入命令和块地址BLK_ADDR被从命令处理电路310发送到写入计数电路320时，写入计数电路320可以更新针对第一存储块BLOCK(0)连续产生的写入命令的数量。如果读取命令和块地址BLK_ADDR被从命令处理电路310发送到写入计数电路320，则写入计数电路320的储存电路可以被初始化以将针对第一存储块BLOCK(0)连续产生的写入命令的数量复位为初始值(例如，零)。
写入计数电路320可以将针对存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的一个存储块(例如，第一存储块BLOCK(0))连续产生的写入命令的数量与预定数量进行比较。如果针对存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的一个存储块(例如，第一存储块BLOCK(0))连续产生的写入命令的数量等于预定数量，则写入计数电路320可以产生读取命令发生控制信号RCG和与第一存储块BLOCK(0)的块地址BLK_ADDR相对应的值“0”。读取命令发生控制信号RCG和与第一存储块BLOCK(0)的块地址BLK_ADDR相对应的值“0”可以被发送到包括在命令处理电路310中的读取命令发生器312。
在PCM器件200的写入操作和读取操作期间，ECC电路330可以执行用于校正错误数据的操作。根据写入命令，ECC电路330的ECC编码器331可以执行从主机102输出的写入数据WR_DATA的ECC编码操作。码字型写入数据可以通过ECC编码操作而从ECC编码器331输出。码字型写入数据可以包括原始写入数据WR_DATA和奇偶校验数据。码字型写入数据可以通过数据缓冲器340被储存到PCM器件200中。根据读取命令，ECC电路330的ECC解码器332可以对通过数据缓冲器340从PCM器件200接收的码字型读取数据执行ECC解码操作。ECC解码器332可以从码字型读取数据中去除奇偶校验数据以产生读取数据RD_DATA并将其输出。从ECC解码器332输出的读取数据RD_DATA可以被发送到主机102。
从ECC编码器331输出的码字型写入数据可以被产生为包括奇偶校验数据，所述奇偶校验数据在随后的读取操作中执行的ECC解码操作期间用于检测并校正错误数据。即，ECC编码操作可以仅产生奇偶校验数据而不运行错误检测/校正操作。因此，仅针对PCM器件200的某个存储块连续执行多个写入操作，可能无法检测是否在某个存储块中产生了错误数据。在PCM器件200的写入操作和读取操作期间产生的错误数据可以通过ECC解码操作来检测并校正。ECC解码器332可以使用码字型读取数据中所包括的奇偶校验数据来检测错误数据。如果检测到错误数据，则ECC解码器332可以在ECC电路330的错误校正能力范围内校正错误数据。在一个实施例中，错误校正能力可以被定义为使用ECC电路330可校正的最大错误比特位的数量(或者最大错误符号)。如果错误数据的错误比特位(或者错误符号)的数量大于ECC电路330的错误校正能力，则ECC解码器332可以将块故障信号BLK_FAIL_SIGNAL发送到主机102，以通知主机102储存有错误数据的存储块是故障块。
在执行写入操作时，数据缓冲器340可以暂时储存从ECC编码器331输出的码字型写入数据，并且可以将码字型写入数据输出到PCM器件200。在执行读取操作时，数据缓冲器340可以暂时储存从PCM器件200输出的码字型读取数据，并且可以将码字型读取数据输出到ECC解码器332。在一个实施例中，数据缓冲器340可以使用诸如动态随机存取存储(DRAM)器件或静态随机存取存储(SRAM)器件的易失性存储器件来实现。可选地，数据缓冲器340可以使用非易失性存储器件或使用包括非易失性存储器件和易失性存储器件的组合存储器件来实现。
图3是示出在图1的存储系统100中包括的写入计数电路320的示例的配置的框图。图4是示出在图3的写入计数电路320中包括的写入计数值储存电路322的配置的示意图。参考图3，写入计数电路320可以被配置为包括写入计数值复位电路321、写入计数值储存电路322、写入计数器323和写入计数值查验器324。写入计数值复位电路321可以接收来自命令处理电路(图1的310)的读取命令READ_CMD和块地址BLK_ADDR。读取命令READ_CMD可以通过主机102或读取命令发生器312来产生。如果读取命令READ_CMD和块地址BLK_ADDR被输入到写入计数值复位电路321，则写入计数值复位电路321可以将复位信号RESET和块地址BLK_ADDR输出到写入计数值储存电路322。
写入计数值储存电路322可以储存针对PCM器件200中所包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块而连续产生的写入命令的计数值。如图4所示，写入计数值储存电路322可以具有第一储存区域STORAGE1和第二储存区域STORAGE2。第一储存区域STORAGE1可以包括多个块地址储存元件，所述多个块地址储存元件分别与第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)相对应。即，第一储存区域STORAGE1可以包括第一块地址储存元件至第m块地址储存元件。在这种情况下，第一块地址至第m块地址BLOCK(0)_ADDR、BLOCK(1)_ADDR、......和BLOCK(m-1)_ADDR可以分别储存在第一块地址储存元件至第m块地址储存元件中。第二储存区域STORAGE2可以包括多个写入计数值储存元件，所述多个写入计数值储存元件分别与第一块地址至第m块地址BLOCK(0)_ADDR、BLOCK(1)_ADDR、......和BLOCK(m-1)_ADDR相对应。即，第二储存区域STORAGE2可以包括第一写入计数值储存元件至第m写入计数值储存元件。在这种情况下，分别与第一块地址至第m块地址BLOCK(0)_ADDR、BLOCK(1)_ADDR、......和BLOCK(m-1)_ADDR相对应的第一写入计数值至第m写入计数值VALUE(0)、VALUE(1)、......和VALUE(m-1)可以被储存在第一写入计数值储存元件至第m写入计数值储存元件中的相应一个写入计数值储存元件中。例如，储存在第一写入计数值储存元件中的第一写入计数值VALUE(0)可以表示针对PCM器件200的通过第一块地址BLOCK(0)_ADDR选中的任何一个存储块连续产生的写入命令的数量。
参考图3和图4，写入计数值储存电路322可以从命令处理电路310接收写入命令WRITE_CMD和块地址BLK_ADDR。如果写入命令WRITE_CMD和块地址BLK_ADDR被输入到写入计数值储存电路322，则写入计数值储存电路322可以将储存在与输入的块地址BLK_ADDR相对应的写入计数值储存元件中的当前写入计数值发送到写入计数器323。写入计数值储存电路322可以从写入计数器323接收更新的写入计数值。如果更新的写入计数值被输入到写入计数值储存电路322，则储存在写入计数值储存电路322中的当前写入计数值可以用更新的写入计数值来替换。另外，写入计数值储存电路322可以将更新的写入计数值和输入的块地址BLK_ADDR都发送到写入计数值查验器324。
写入计数器323可以将从写入计数值储存电路322输出的当前写入计数值加1，以产生比当前写入计数值大1的更新的写入计数值。更新的写入计数值可以被从写入计数器323发送到写入计数值储存电路322。在一个实施例中，写入计数器323可以使用具有第一输入端子、第二输入端子和输出端子的加法器来实现。在这种情况下，可以将当前写入计数值施加到写入计数器323的第一输入端子，并且可以将数据“1”施加到写入计数器323的第二输入端子。结果，写入计数器323可以将当前写入计数值增加1以提供更新的写入计数值，并且可以通过其输出端子来输出更新的写入计数值。
写入计数值查验器324可以将从写入计数值储存电路322输出的更新的写入计数值与预定数(也称为参考值)进行比较，并且可以根据比较结果来输出读取命令发生控制信号RCG和块地址BLK_ADDR。如果更新的写入计数值小于参考值，则写入计数值查验器324可以中断读取命令发生控制信号RCG和块地址BLK_ADDR的输出。相反，如果更新的写入计数值等于或大于参考值，则写入计数值查验器324可以输出读取命令发生控制信号RCG和块地址BLK_ADDR。从写入计数值查验器324输出的读取命令发生控制信号RCG和块地址BLK_ADDR可以被发送到读取命令发生器312。
图5是示出根据写入命令而储存在写入计数值储存电路322中的写入计数值的更新过程的示意图。参考图5，与第一写入计数值相对应的数据'00010'可以被储存在与第一块地址BLOCK(0)_ADDR相对应的第一写入计数值储存元件中。储存在第一写入计数值储存元件中的数据'00010'意指：针对任何一个存储块(例如，PCM器件200的通过第一块地址BLOCK(0)_ADDR选中的第一存储块BLOCK(0))的写入命令被连续产生三次。类似地，与第二写入计数值相对应的数据'00101'可以被储存在与第二块地址BLOCK(1)_ADDR相对应的第二写入计数值储存元件中，并且与第m写入计数值相对应的数据'00011'可以被储存在与第m块地址BLOCK(m-1)_ADDR相对应的第m写入计数值储存元件中。在这种情况下，如果针对PCM器件200的第二存储块BLOCK(1)的写入命令WRITE_CMD被产生，则针对第二存储块BLOCK(1)的写入命令WRITE_CMD和第二块地址BLOCK(1)_ADDR可以被发送到写入计数值储存电路322。写入计数值储存电路322可以将与当前写入计数值相对应的数据'00101'输出到写入计数器323。写入计数器323可以执行用于将当前写入计数值“00101”增加1的加法操作，以将数据“00110”输出作为更新的写入计数值。更新的写入计数值“00110”可以被发送到写入计数值储存电路322。写入计数值储存电路322可以用更新的写入计数值'00110'来替换储存在第二写入计数值储存元件中的当前写入计数值“00101”。另外，更新的写入计数值'00110'可以被输入到写入计数值查验器324。
图6是示出写入计数值储存电路322根据复位信号RESET的复位过程的示意图。参考图6，如果针对PCM器件200的第二存储块BLOCK(1)的读取命令被产生，则写入计数值复位电路321可以将复位信号RESET和第二块地址BLOCK(1)_ADDR输出到写入计数值储存电路322。如果复位信号RESET和第二块地址BLOCK(1)_ADDR被输入到写入计数值储存电路322，则写入计数值储存电路322可以将与第二块地址BLOCK(1)_ADDR的当前写入计数值相对应的数据'00101'初始化为初始值'00000'。
图7是示出根据本公开的实施例的存储系统的操作的流程图。以下描述可以对应于如下示例：产生针对从存储系统中所包括的存储器件的多个存储块中选择的任意一个存储块的读取命令或写入命令。选中的存储块可以是PCM器件200中所包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的任意一个存储块。参考图7，可以辨别是否产生了读取命令(参见步骤401)。如果在步骤401处产生了读取命令，则可以执行步骤407。如果在步骤401处没有产生读取命令，则可以辨别是否产生了写入命令(参见步骤402)。如果在步骤402处没有产生写入命令，则可以再次执行步骤401。如果在步骤402处产生了写入命令，则可以执行步骤403。根据步骤403，命令处理电路310可以将第一存储块BLOCK(0)的第一块地址BLOCK(0)_ADDR和写入命令WRITE_CMD发送到写入计数电路320。写入计数电路320可以更新针对第一存储块的写入计数值，以产生更新的写入计数值(参见步骤404)。结果，可以用更新的写入计数值来替换针对第一块地址BLOCK(0)_ADDR的当前写入计数值。可以将更新的写入计数值与参考值进行比较(参见步骤405)。
如果在步骤405处更新的写入计数值等于参考值，则可以执行步骤406。根据步骤406，可以产生针对具有第一块地址BLOCK(0)_ADDR的第一存储块BLOCK(0)的读取命令。例如，写入计数电路320可以将读取命令发生控制信号RCG和第一块地址BLOCK(0)_ADDR输出到包括在命令处理电路310中的读取命令发生器312。读取命令发生器312可以产生针对具有第一块地址BLOCK(0)_ADDR的第一存储块BLOCK(0)的读取命令。命令处理电路310可以将针对第一存储块BLOCK(0)的读取命令发送到存储器件(即，PCM器件200)，以执行第一存储块BLOCK(0)的读取操作。随后，可以执行步骤407。根据步骤407，可以将针对运行读取命令的第一存储块BLOCK(0)的写入计数值复位为零。针对通过第一存储块BLOCK(0)的读取操作而从PCM器件200输出的读取数据可以执行ECC操作，以辨别第一存储块BLOCK(0)是否为故障块(参见步骤408)。
图8是示出图1的存储系统100中包括的写入计数电路320的示例的配置的框图。在图8中，如图3中所使用的相同附图标记表示相同的元件。参考图8，与写入计数电路320的其他示例相对应的写入计数电路320'可以具有与图3所示的写入计数电路320实质相同的配置，除了写入计数电路320'被实现为不具有写入计数值复位电路(图3的321)并且写入计数电路320'被实现为包括代替写入计数值查验器324的写入计数值查验器324'。由于写入计数电路320'被实现为不具有写入计数值复位电路(图3的321)，因此写入计数电路320'可以不执行写入计数值的复位操作。因此，如果命令CMD和块地址BLK_ADDR被从主机102发送到命令处理电路310，则存储系统100的命令处理电路310可以将命令CMD和块地址BLK_ADDR仅发送到PCM器件200而不发送到写入计数电路320'。
例如，写入计数值储存电路322可以储存针对PCM器件200中包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的每一个存储块而连续产生的写入命令的计数值。写入计数值储存电路322可以被实现为具有与参考图4所描述的相同的配置。写入计数值储存电路322可以从命令处理电路(图1的310)接收写入命令WRITE_CMD和块地址BLK_ADDR。如果写入命令WRITE_CMD和块地址BLK_ADDR被输入到写入计数值储存电路322，则写入计数值储存电路322可以将储存在与输入的块地址BLK_ADDR相对应的写入计数值储存元件中的当前写入计数值发送到写入计数器323。写入计数值储存电路322可以从写入计数器323接收更新的写入计数值。如果更新的写入计数值被输入到写入计数值储存电路322，则储存在写入计数值储存电路322中的当前写入计数值可以用更新的写入计数值来代替。另外，写入计数值储存电路322可以将更新的写入计数值和输入的块地址BLK_ADDR都发送到写入计数值查验器324'。
写入计数器323可以将从写入计数值储存电路322输出的当前写入计数值加1，以产生比当前写入计数值大1的更新的写入计数值。更新的写入计数值可以被从写入计数器323发送到写入计数值储存电路322。在一个实施例中，写入计数器323可以使用具有第一输入端子、第二输入端子和输出端子的加法器来实现。在这种情况下，可以将当前写入计数值施加到写入计数器323的第一输入端子，并且可以将数据“1”施加到写入计数器323的第二输入端子。结果，写入计数器323可以将当前写入计数值增加1以提供更新的写入计数值，并且可以通过其输出端子来输出更新的写入计数值。
写入计数值查验器324'可以将从写入计数值储存电路322输出的更新的写入计数值与预定数(也称为参考值)进行比较，并且可以根据比较结果来输出读取命令发生控制信号RCG和块地址BLK_ADDR。如果针对PCM器件中所包括的某个存储块执行的写入操作的次数增多，则在所述某个存储块中发生错误的概率可能增大。因此，如果在所述某个存储块中发生错误的概率高于临界值，则在针对某个存储块的写入操作被执行之后，可能需要执行针对某个存储块的读取操作和ECC操作。在一个实施例中，参考值可以被定义为在针对某个存储块的写入操作期间导致错误数据的写入周期的次数。如果参考值增大，则在单位时间期间执行的读取操作和ECC操作的数量可以减少，但是错误发生的概率可能变得更高。相反，如果参考值减小，则在单位时间期间执行的读取操作和ECC操作的次数可以增多，但错误发生的概率可能降低。因此，考虑到读取操作和ECC操作的频率以及错误发生的概率，可能需要适当地确定参考值。
如果更新的写入计数值小于参考值，则写入计数值查验器324'可以中断读取命令发生控制信号RCG和块地址BLK_ADDR的输出。相反，如果更新的写入计数值等于或大于参考值，则写入计数值查验器324'可以输出读取命令发生控制信号RCG和块地址BLK_ADDR。从写入计数值查验器324'输出的读取命令发生控制信号RCG和块地址BLK_ADDR可以被发送到包括在命令处理电路(图1的310)中的读取命令发生器(图1的312)。
根据写入计数电路320'的操作，如果针对PCM器件200中包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的任意一个存储块(例如，第一存储块BLOCK(0))的更新的写入计数值等于或大于参考值，则写入计数值查验器324'可以将读取命令发生控制信号RCG和块地址BLK_ADDR输出到包括在命令处理电路(图1的310)中的读取命令发生器(图1的312)。因此，从针对第一存储块BLOCK(0)的更新的写入计数值等于参考值的时间点起，每当另外产生针对第一存储块BLOCK(0)的写入命令时，可以产生针对第一存储块BLOCK(0)的读取命令发生控制信号RCG。如果产生了针对第一存储块BLOCK(0)的读取命令发生控制信号RCG，则可以执行储存在第一存储块BLOCK(0)中的数据的读取操作和ECC操作。即，从针对第一存储块BLOCK(0)的更新的写入计数值达到参考值的时间点起，每当执行针对第一存储块BLOCK(0)的写入操作时，可以执行储存在第一存储块BLOCK(0)中的数据的读取操作和ECC操作。
图9是示出根据本公开的实施例的存储系统的操作的流程图。以下描述可以对应于如下示例：产生针对从存储系统中包括的存储器件的多个存储块中选中的任意一个存储块的读取命令或写入命令。选中的存储块可以是图1的PCM器件200中包括的第一存储块至第m存储块BLOCK(0)、BLOCK(1)、......和BLOCK(m-1)中的任意一个存储块。参考图9，如果在步骤501处产生针对第一存储块BLOCK(0)的写入命令，则通过针对第一存储块BLOCK(0)的写入命令，第一块地址BLOCK(0)_ADDR和写入命令WRITE_CMD可以被发送到写入计数电路(图8的320')(参见步骤502)。写入计数电路320'可以更新针对第一存储块的写入计数值，以产生更新的写入计数值(参见步骤503)。结果，针对第一块地址BLOCK(0)_ADDR的当前写入计数值可以用更新的写入计数值来替换。可以将更新的写入计数值与参考值进行比较，以辨别更新的写入计数值是否小于参考值(参见步骤504)。
如果在步骤504处更新的写入计数值小于参考值，则不产生针对第一存储块BLOCK(0)的使写入计数操作终止的读取命令。如果在步骤504处更新的写入计数值等于或大于参考值，则可以产生针对具有第一块地址BLOCK(0)_ADDR的第一存储块BLOCK(0)的读取命令(参见步骤505)。例如，写入计数电路320'可以将读取命令发生控制信号RCG和第一块地址BLOCK(0)_ADDR输出到包括在命令处理电路310中的读取命令发生器312。读取命令发生器312可以产生针对具有第一块地址BLOCK(0)_ADDR的第一存储块BLOCK(0)的读取命令。命令处理电路310可以将针对第一存储块BLOCK(0)的读取命令发送到存储器件(即，PCM器件200)，以执行第一存储块BLOCK(0)的读取操作。随后，可以针对通过第一存储块BLOCK(0)的读取操作而从PCM器件200输出的读取数据执行ECC操作，以辨别第一存储块BLOCK(0)是否为故障块(参见步骤506)。
根据上述各种实施例，如果针对存储器件中的某些存储区域连续产生的写入命令的数量等于或大于参考值，则可以用ECC操作运行针对某些存储区域的读取命令，以辨别在某个存储区域中是否产生了错误数据。结果，可以改善存储器件的寿命和耐用性。
上面已经出于说明性目的公开了本公开的实施例。本领域普通技术人员将理解，在不脱离所附权利要求中公开的本公开的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (21)

1.一种存储系统，包括：
存储器件，其具有多个存储区域；以及
存储器控制器，其被配置为：当针对第一存储区域连续产生的写入命令的数量达到参考值时，产生针对所述第一存储区域的读取命令，所述第一存储区域与所述多个存储区域中的一个存储区域相对应。
2.如权利要求1所述的存储系统，其中，所述存储器件包括相变存储PCM器件。
3.如权利要求1所述的存储系统，其中，所述多个存储区域包括多个存储块。
4.如权利要求1所述的存储系统，其中，所述多个存储区域包括多个页。
5.如权利要求1所述的存储系统，其中，所述存储器控制器包括：
命令处理电路，其被配置为：处理从主机输出的命令，并且被配置为：响应于读取命令发生控制信号来产生针对所述第一存储区域的所述读取命令，而不管所述主机如何；以及
写入计数电路，其被配置为：当针对所述第一存储区域连续产生的所述写入命令的数量达到所述参考值时，将所述读取命令发生控制信号输出到所述命令处理电路。
6.如权利要求5所述的存储系统，其中，所述命令处理电路包括读取命令发生器，所述读取命令发生器从所述写入计数电路接收所述读取命令发生控制信号和所述第一存储区域的地址，以产生针对所述第一存储区域的所述读取命令。
7.如权利要求5所述的存储系统，其中，当通过所述主机产生所述命令时，所述命令处理电路将所述命令和所述第一存储区域的地址两者发送到所述写入计数电路和所述存储器件。
8.如权利要求5所述的存储系统，其中，所述写入计数电路包括：
写入计数值储存电路，其被配置为：储存针对所述存储区域的每个存储区域连续产生的所述写入命令的计数值，并且被配置为：当针对所述第一存储区域的所述写入命令被从所述命令处理电路发送到所述写入计数值储存电路时，将针对所述第一存储区域的当前写入计数值改变并储存为更新的写入计数值；
写入计数器，其被配置为：对从所述写入计数值储存电路输出的所述当前写入计数值进行计数，以产生所述更新的写入计数值并将其输出到所述写入计数值储存电路；以及
写入计数值查验器，其被配置为：将所述更新的写入计数值与所述参考值进行比较，并且被配置为：当所述更新的写入计数值等于所述参考值时，将针对所述第一存储区域的所述读取命令发生控制信号输出到所述命令处理电路。
9.如权利要求8所述的存储系统，
其中，所述写入计数电路还包括写入计数值复位电路，当针对所述第一存储区域的所述读取命令被从所述命令处理电路发送到所述写入计数值复位电路时，所述写入计数值复位电路输出针对所述第一存储区域的复位信号；以及
其中，所述写入计数值储存电路被配置为：当所述复位信号被从所述写入计数值复位电路发送到所述写入计数值储存电路时，将针对所述第一存储区域的写入计数值复位。
10.如权利要求1所述的存储系统，其中，所述存储器控制器还包括错误校正码ECC电路，所述ECC电路在所述存储器件的读取操作期间检测并校正错误数据。
11.如权利要求10所述的存储系统，其中，所述ECC电路包括：
ECC编码器，其被配置为在所述存储器件的写入操作期间产生包括原始写入数据和奇偶校验数据的码字型写入数据；以及
ECC解码器，其被配置为在所述读取操作期间检测并校正从所述存储器件输出的码字型读取数据。
12.一种存储系统，包括：
存储器件，其具有多个存储区域；以及
存储器控制器，其被配置为：从针对第一存储区域重复产生的写入命令的数量等于或大于参考值的时间点起，每当产生针对所述第一存储区域的所述写入命令时，产生针对储存在所述第一存储区域中的数据的读取命令，所述第一存储区域与所述多个存储区域中的一个存储区域相对应。
13.如权利要求12所述的存储系统，其中，所述存储器件包括相变存储PCM器件。
14.如权利要求12所述的存储系统，其中，所述多个存储区域包括多个存储块。
15.如权利要求12所述的存储系统，其中，所述多个存储区域包括多个页。
16.如权利要求12所述的存储系统，其中，所述存储器控制器包括：
命令处理电路，其被配置为：处理从主机输出的命令，并且被配置为：响应于读取命令发生控制信号来产生针对所述第一存储区域的所述读取命令，而不管所述主机如何；以及
写入计数电路，其被配置为：在针对所述第一存储区域重复产生的所述写入命令的数量等于或大于所述参考值时，每当产生针对所述第一存储区域的所述写入命令时，将所述读取命令发生控制信号输出到所述命令处理电路。
17.如权利要求16所述的存储系统，其中，所述命令处理电路包括读取命令发生器，所述读取命令发生器从所述写入计数电路接收所述读取命令发生控制信号和所述第一存储区域的地址，以产生针对所述第一存储区域的所述读取命令。
18.如权利要求16所述的存储系统，其中，当通过所述主机产生所述命令时，所述命令处理电路将所述命令和所述第一存储区域的地址两者发送到所述写入计数电路和所述存储器件。
19.如权利要求16所述的存储系统，其中，所述写入计数电路包括：
写入计数值储存电路，其被配置为：储存针对所述存储区域的每个存储区域产生的所述写入命令的计数值，并且被配置为：当针对所述第一存储区域的所述写入命令被从所述命令处理电路发送到所述写入计数值储存电路时，将针对所述第一存储区域的当前写入计数值改变并储存为更新的写入计数值；
写入计数器，其被配置为：对从所述写入计数值储存电路输出的所述当前写入计数值进行计数，以产生所述更新的写入计数值并将其输出到所述写入计数值储存电路；以及
写入计数值查验器，其被配置为：将所述更新的写入计数值与所述参考值进行比较，并且被配置为：当所述更新的写入计数值等于或大于所述参考值时，将针对所述第一存储区域的所述读取命令发生控制信号输出到所述命令处理电路。
20.如权利要求12所述的存储系统，其中，所述存储器控制器还包括错误校正码ECC电路，所述ECC电路在所述存储器件的读取操作期间检测并校正错误数据。
21.如权利要求20所述的存储系统，其中，所述ECC电路包括：
ECC编码器，其被配置为在所述存储器件的写入操作期间产生包括原始写入数据和奇偶校验数据的码字型写入数据；以及
ECC解码器，其被配置为在所述读取操作期间检测并校正从所述存储器件输出的码字型读取数据。
CN201910098303.4A 2018-08-10 2019-01-31 针对存储器件的存储系统以及存储系统的操作方法 Active CN110825553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0094039 2018-08-10
KR1020180094039A KR20200018156A (ko) 2018-08-10 2018-08-10 메모리장치에 대한 에러정정코드 기능을 갖는 메모리 시스템 및 그 운영방법

Publications (2)

Publication Number Publication Date
CN110825553A true CN110825553A (zh) 2020-02-21
CN110825553B CN110825553B (zh) 2023-10-27

Family

ID=69406510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098303.4A Active CN110825553B (zh) 2018-08-10 2019-01-31 针对存储器件的存储系统以及存储系统的操作方法

Country Status (3)

Country Link
US (1) US10665297B2 (zh)
KR (1) KR20200018156A (zh)
CN (1) CN110825553B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276794B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN110209597B (zh) * 2019-05-24 2021-10-15 北京百度网讯科技有限公司 处理访问请求的方法、装置、设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105718530A (zh) * 2016-01-15 2016-06-29 上海磁宇信息科技有限公司 文件存储系统及其文件存储控制方法
CN105825896A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 存储器系统及操作该存储器系统的方法
JP2017054483A (ja) * 2015-09-08 2017-03-16 ソニー株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
CN106971758A (zh) * 2015-11-16 2017-07-21 三星电子株式会社 半导体存储装置、存储系统以及操作存储系统的方法
CN107767919A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体存储器设备、包括其的存储器系统及操作其的方法
US20180076832A1 (en) * 2016-09-13 2018-03-15 Toshiba Memory Corporation Memory system that carries out soft bit decoding
CN107886987A (zh) * 2016-09-29 2018-04-06 爱思开海力士有限公司 存储系统及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099437A (ko) 2016-02-23 2017-09-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105825896A (zh) * 2015-01-23 2016-08-03 三星电子株式会社 存储器系统及操作该存储器系统的方法
JP2017054483A (ja) * 2015-09-08 2017-03-16 ソニー株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
CN106971758A (zh) * 2015-11-16 2017-07-21 三星电子株式会社 半导体存储装置、存储系统以及操作存储系统的方法
CN105718530A (zh) * 2016-01-15 2016-06-29 上海磁宇信息科技有限公司 文件存储系统及其文件存储控制方法
CN107767919A (zh) * 2016-08-17 2018-03-06 三星电子株式会社 半导体存储器设备、包括其的存储器系统及操作其的方法
US20180076832A1 (en) * 2016-09-13 2018-03-15 Toshiba Memory Corporation Memory system that carries out soft bit decoding
CN107886987A (zh) * 2016-09-29 2018-04-06 爱思开海力士有限公司 存储系统及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
雷馨: ""磁阻式随机存储器MRAM在片上高速缓存方面的应用"", vol. 12, no. 12, pages 164 - 167 *

Also Published As

Publication number Publication date
US20200051627A1 (en) 2020-02-13
KR20200018156A (ko) 2020-02-19
CN110825553B (zh) 2023-10-27
US10665297B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
US10468086B2 (en) Memory systems and methods of controlling refresh operations of memory systems
US8510633B2 (en) Semiconductor storage device and method of operating the same
KR100842680B1 (ko) 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
KR100681429B1 (ko) 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
US10795763B2 (en) Memory system and error correcting method thereof
KR20190129653A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US8347183B2 (en) Flash memory device using ECC algorithm and method of operating the same
CN108228381B (zh) 存储系统及其错误校正方法
US7747926B2 (en) Methods and apparatus for a memory device with self-healing reference bits
CN110046056B (zh) 检测并校正数据错误的存储器件及其操作方法
US20080082870A1 (en) Parallel bit test device and method using error correcting code
US11030040B2 (en) Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system
CN113393889A (zh) 记忆体系统
CN110825553B (zh) 针对存储器件的存储系统以及存储系统的操作方法
CN115705265A (zh) 存储器设备及其操作方法
US20170186500A1 (en) Memory circuit defect correction
US10901842B2 (en) Memory system and operating method thereof
CN116153378A (zh) 错误检查刷写操作方法和使用该方法的半导体系统
CN111831486B (zh) 半导体装置和包括该半导体装置的半导体系统
US10915398B2 (en) Memory system and operating method thereof
US11392457B2 (en) Error correction method of a memory system
TW201435892A (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
CN112017724B (zh) 存储系统和在存储系统中纠正错误的方法
TWI748507B (zh) 資料存取系統及操作資料存取系統的方法
US11921578B2 (en) Error correction methods and semiconductor devices and semiconductor systems using the error correction methods and the semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant