CN113646842A - 用于读取包含两端子开关材料的交叉点型存储阵列的方法 - Google Patents
用于读取包含两端子开关材料的交叉点型存储阵列的方法 Download PDFInfo
- Publication number
- CN113646842A CN113646842A CN202080026930.8A CN202080026930A CN113646842A CN 113646842 A CN113646842 A CN 113646842A CN 202080026930 A CN202080026930 A CN 202080026930A CN 113646842 A CN113646842 A CN 113646842A
- Authority
- CN
- China
- Prior art keywords
- cell
- voltage
- memory array
- current
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000011533 mixed conductor Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 abstract description 120
- 210000000225 synapse Anatomy 0.000 abstract description 15
- 230000010365 information processing Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 9
- 229910001370 Se alloy Inorganic materials 0.000 description 8
- 229910001215 Te alloy Inorganic materials 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000946 synaptic effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013527 convolutional neural network Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910001245 Sb alloy Inorganic materials 0.000 description 1
- 229910018110 Se—Te Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012575 bio-layer interferometry Methods 0.000 description 1
- 238000013529 biological neural network Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Neurology (AREA)
- Molecular Biology (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明的目的是提供在用于突触装置的存储阵列中的模拟信息处理的电流读取方法。为此，本发明提供了一种读取包含两端子开关材料的存储阵列的方法，该方法包括以下步骤：(a)向所述存储阵列施加电压以选择一个或更多个单元；以及(b)同时测量所述所选择的一个或更多个单元的电流以获得电流之和，其中，施加到在步骤(a)中选择的所述一个或更多个单元的电压大于施加到未选择的一个或更多个单元的电压，同时处于使所述所选择的一个或更多个单元全都未导通的范围内。
Description
技术领域
本发明涉及用于读取包含两端子开关材料的存储阵列的方法，更具体地，本发明涉及用于读取用于突触装置的存储阵列的方法，该方法可以同时读取在低电流范围内在存储阵列中流动的电流，由此以低功耗读取根据从存储阵列选择的单元而区分的电流以及电流之和。
背景技术
人工智能半导体行业现在处于萌芽阶段。近年来，半导体设计和制造公司已开始发布原型或早期产品。这些原型或早期产品是基于互补型金属氧化物半导体(CMOS)技术的第一代人工智能半导体产品，并且在材料方面与常规半导体产品没有差别。殷切地期望在第二代人工智能半导体产品中引入和使用新材料。
具有生物突触的所有关键特征的人工突触必须被实现为单个装置，以制造集成度与生物神经网络的集成度相近的第二代人工智能半导体。特别地，为了增加集成度，需要装置大小小，并且电流(电阻)逐渐变化的特性非常重要，以便一个突触具有各种权重。为了达到这样的目的，已提出和制造了各种类型的人工突触装置。这些装置中的大多数是基于诸如闪存存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)和磁性随机存取存储器(MRAM)这样的存储装置。
迄今为止已在用于突触装置的半导体领域中研究的技术是使用诸如RRAM、PRAM和MRAM这样的忆阻器来区分存储阵列中的低电阻状态与高电阻状态，并将信息存储在每个单元中。已经在以开关型的数字方法实现高电阻变化并根据电阻的这种变化读取存储阵列中的单元的逻辑状态的方向进行了研究。然而，由于突触系统具有在连续变化的模拟方法中而非在数字方法中出现的特性，因此以数字方法测量单元的逻辑状态的变化不能充分地处理信息。因此，用于神经形态应用等的突触装置需要能够同时读取来自多个单元的电流，并通过来自相应单元的电流之和来感测电流的变化。
另外，由于装置大小必须小并且降低工艺成本非常重要以便制造用于这种突触装置的存储单元，因此需要基于交叉点结构来制造存储单元。与通常已知的由晶体管和存储单元组成的1T1R结构相比，可以在存储单元竖直堆叠而不使用晶体管的情况下在三个维度上制造交叉点结构，由此增加存储单元的密度并减少制造工艺的数目。
这种交叉点结构需要包含下述两端子开关材料，所述两端子开关材料允许存储单元在低电压区域中具有非常少量的电流流动并在特定电压或更高电压下表现出电流的快速上升。在具有交叉点结构的存储阵列中通过彼此交叉的字线和位线执行对单元进行选择、读取和编程的处理。特别地，在对单元进行读取和编程时出现的潜行电流和电压降使增加存储阵列的大小变得困难。使用开关材料来解决这种问题。
因此，本发明涉及用于读取用于具有这样的交叉点结构并包含两端子开关材料的突触装置的存储阵列的方法。
发明内容
技术问题
本发明提供了用于读取电流以用于处理用于突触装置的存储阵列中的模拟信息的方法。
技术解决方案
根据本发明的实施方式，提供了一种用于读取包含两端子开关材料的存储阵列的方法，该方法包括以下步骤：(a)通过向所述存储阵列施加电压来选择至少一个单元；以及(b)同时测量来自所选择的所述至少一个单元的电流之和，其中，施加到在操作(a)中选择的至少一个单元的电压高于施加到未选择的至少一个单元的电压，同时处于使所述所选择的至少一个单元全都未导通的范围内。
有利效果
按照根据本发明的方法，由于可以同时从具有交叉点型结构的存储阵列读取多个单元并通过来自各个单元的电流之和来感测总电流的变化量，因此可以增加存储器半导体作为用于神经形态应用的突触装置或完全连接层和卷积神经网络(CNN)的利用率。
附图说明
图1是例示了用于读取具有交叉点结构的存储阵列的常规方法的曲线图。
图2是例示了根据本发明的实施方式的用于从具有交叉点结构的存储阵列中选择单元的方法的示图。
图3是例示了根据本发明的实施方式的用于读取具有交叉点结构的存储阵列的方法的曲线图。
图4是例示了根据本发明的实施方式的根据在具有交叉点结构的存储阵列中选择的单元的位置的读取方法的示图。
图5是例示了根据本发明的实施方式的向具有交叉点结构的存储阵列施加脉冲电压的示图。
具体实施方式
下文中，将参考附图来描述本发明的实施方式的配置和功能。在对本发明的以下描述中，当对并入到本文中的已知功能和配置的详细描述会使本发明的主题相当不清楚时，将省略该详细描述。另外，当部件“包括”元件时，还可以包括另一元件，而非排除另一元件，除非另有说明。
根据本发明的实施方式的用于读取包含两端子开关材料的存储阵列的方法包括以下步骤：(a)通过向存储阵列施加电压来选择至少一个单元；以及(b)同时测量来自所选择的至少一个单元的电流之和。施加到在操作(a)中选择的至少一个单元的电压高于施加到未选择的至少一个单元的电压，同时处于使所选择的至少一个单元全都未导通的电压范围内。
存储阵列包含两端子开关材料并具有其中作为地址线的字线和位线被布置为栅格的交叉点结构，并且这种存储单元将字线与位线在字线与位线的交叉点处连接。存储单元可以例如基于诸如电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)和磁性随机存取存储器(MRAM)这样的存储装置来制造，同时包含两端子开关材料。
两端子开关材料具有在被施加高于一定电平的电压时造成电阻显著变化的特性。包含两端子开关材料的存储单元中出现电阻变化的电压被表现为阈值电压，并且出现电阻变化的现象被表现为导通。
通过仅允许非常低的电流在在低于或等于阈值电压的未选择单元中流动并允许能够区分所选择单元的逻辑状态的电压被施加到通过使用两端子开关材料的特性来选择的单元，执行具有交叉点结构的存储阵列中的一般读取处理。
参考图1来描述用于读取包含两端子开关材料并具有交叉点结构的存储阵列的常规方法。电压Vinh被施加到未选择的单元，并且在应用电压Vinh的区域中，具有高电阻和低电阻的单元并未被区分，并且电流的流动变得非常少。相比之下，电压Vread1被施加到所选择的单元，并且可以根据通过施加处于具有低电阻的阈值电压Vth_A与具有高电阻的阈值电压Vth_B之间的电平的电压Vread1(Vth_A<Vread1<Vth_B)而选择的单元中流动的电流来区分逻辑状态。图1例示了电压Vread1允许电流Itarget,off在具有高电阻的单元中流动并允许电流Itarget,on在具有低电阻的单元中流动。常规方法可以从存储阵列中选择仅一个单元并只读取数字开和关状态，由此难以应用于突触装置，并且由于开状态下电流的流动非常大，因此会造成功耗问题。
本发明提供了用于选择至少一个单元并通过所选择的至少一个单元来读取在存储阵列中流动的电流之和的方法。将参考图2来描述这种处理。通过高电压差来选择处于被施加高电压Vsel_BL和Vsel_WL的位线和字线彼此交叉的点处的单元并进行读取，而不选择与被施加低电压的Vdesel_BL和Vdesel_WL的位线或字线中的任一者连接的单元。例如，当3V电压Vsel_BL被施加到两条位线，-3V电压Vsel_WL被施加到两条字线，0V电压Vdesel_BL和Vdesel_WL被施加到其余的位线和字线时，6V的电压被施加到单元T1至T6，并且低于或等于3V的电压被施加到其余单元。在这种情况下，由于非常小的电流在被施加低于或等于3V的电压的单元中流动，因此在读取处理中不读取和选择这些单元，而由于具有大电平的电流在被施加6V电压的单元T1至T6中流动，因此在读取处理中读取和选择单元T1至T6。两端子开关材料使得能够进行选择。
图3例示了以这种方式从被选择的单元读取电流的处理。与在常规方法中一样，电压Vinh被施加到未选择的单元。在被施加电压Vinh的区域中，根据单元的电阻状态出现电流的流动。因此，单元不被区分，并且电流的流动变得非常少。
然而，与用于向所选择的单元施加处于具有低电阻的阈值电压Vth_A与具有高电阻的阈值电压Vth_B之间的电平的电压的常规方法不同，根据本发明的实施方式的方法允许电压被施加到所选择的至少一个单元，使得该电压处于使所选择的至少一个单元全都不导通的亚阈值区域电压的范围内以及比图3中被指示为电压“Vread2”的施加到未选择的至少一个单元的电压高的电压范围内。例如，图3例示了电压Vread2处于比电压Vinh高的电压与比电压Vth1低的电压之间的范围内，电压Vth1是所选择的单元中的具有最低电阻的单元的阈值电压。
另外，因施加到所选择的至少一个单元的电压而流动的最小电流可以处于比因施加到未选择的至少一个单元的电压而流动的电流之和高的范围内。
如图3中例示的，当例如图2中的因施加“Vread2”而选择的单元具有不同电阻并且电阻的大小为T6>T5>T4>T3>T2>T1时，电流IT6在具有最高电阻的单元T6中流动，因此电流的流动变小。原因是因为，当电流IT6比流过未选择单元的电流Iinh之和高时，可以容易地选择单元。因此，当电流Iinh在n个单元中流动时，电流IT6可以高于n×Iinh。
另外，因施加到所选择的至少一个单元的电压而流动的最小电流可以高于或等于因施加到未选择的至少一个单元的偏置电压而流动的单位单元的电流的n倍(这里，n是同一列和行中单元的数目)。
更具体地，参照图3，当作为因施加到所选择单元的电压Vread2(处于比电压Vinh高的电压与比电压Vth1低的电压之间的范围内)而在相应单元中流动的电流中的最低电流的IT6变为高于或等于在未选择单位单元中流动的电流Iinh的n倍(这里，n是整数)时，可以更顺利地选择单元，并且存储阵列的大小可以增加。如上所述，通过控制因施加到未选择的至少一个单元的偏置电压而流动的单位单元的电流的差异，因施加到所选择的至少一个单元的电压而流动的最小电流使得能够调整存储阵列的大小并使得能够容易地选择单元。
另外，在本发明的实施方式中，施加到所选择的至少一个单元的电压可以被施加到所述至少一个单元，以处于因电压而在相应单元中流动的电流可以根据单元的电阻特性而彼此区分开的电压范围内。
如上所述，在所选择单元中流动的电流可以被区分和测量，由此通过模拟操作增加了存储阵列作为突触装置的利用率。参照图3，作为施加到在读取处理中选择的单元的电压的电压Vread2可以被设置为处于比电压Vsep高的电压与比作为最低阈值电压的电压Vth1低的电压之间的范围内，其中在电压Vsep处，I-V曲线根据所选择单元的电阻特性而分离。在这种情况下，因被施加的电压Vread2而在具有不同电阻的单元T1至T6中流动的电流全都具有不同的值。
另外，在本发明的实施方式中，在所选择的至少一个单元中流动的电流中的最大电流与最小电流之间的差值可以超出使在相应单元中流动的电流可测量的电压范围。
例如，如上所述，为了区分和测量根据所选择单元的电阻特性而流动的电流，在所选择单元中流动的电流的值中的最高值可以被设置为大于或等于最低值的1.2倍。参照图3，当施加到所选择单元的电压Vread2被设置为处于比在其处I-V曲线被分离的电压Vsep高的电压和比作为最低阈值电压的电压Vth1低的电压之间的范围内而作为在通过Vread2选择的相应单元中流动的电流中的最高电流的电流IT6被设置为大于或等于作为最低电流的电流T1的1.2倍时，可以更顺利地执行读取处理，
另外，在本发明的实施方式中，两端子开关材料可以是双向(ovonic)阈值开关材料、过渡金属氧化物开关材料、混合离子-电子导体(MIEC)开关材料、互补电阻开关材料和掺杂非晶硅当中的至少一种。除了以上材料之外，材料也不受特别限制，只要该材料可以执行本发明的实施方式中定义的两端子开关功能即可。
通过当被施加高于或等于阈值电压的电压时电阻迅速减小，两端子开关材料从绝缘体状态转变为导体状态。在本发明中，通过使用该特性，可以从具有交叉点结构的存储阵列中选择多个单元。从这个观点出发，以上提到的两端子开关材料可以应用于在本发明中提出的读取方法。
作为以上提到的双向阈值开关材料，常常使用硫族化物材料，并且可以使用In-Ge-As-Se合金、Te-Se合金、As-Se合金、Ge-Te合金、Ge-Se合金、As-Se-Te合金、Ge-As-Se合金、Ge-As-Sb合金、Ge-Sb-Te合金、Ge-Sb-Se合金、Ge-As-Te合金、Si-Ge-As-Se合金、Si-Te-As-Ge合金、In-Sb-Te合金、In-Sb-Se合金、In-Ge-As合金、In-Ge-Te合金、In-Te合金等。
另外，NbOx可以用作过渡金属氧化物开关材料，诸如CuGeS之类的含Cu的化合物或含La、Sr、Ce、Ti、Li、Gd等的MIEC导体可以用作MIEC开关材料，并且掺杂有W的SiOx、掺杂有As的SiOx以及掺杂有B的SiOx可以用作掺杂的非晶硅。
然而，除了以上示例的材料之外，材料也不受特别限制，只要材料可以通过电阻的变化来执行开关功能。
特别地，这种两端子开关材料可以是具有阈值电流(也就是说，在电阻突然出现降低的时间点在20nA至5μA的范围内的电流)的材料。在本发明中，在所选择的单元中，测量亚阈值区域中的电流。由于亚阈值区域中的电流低于阈值电流，因此如果使用具有太低阈值电流的两端子开关材料，则可能难以测量电流。另一方面，如果阈值电流太高，则功耗可能高，这不是优选的。
根据本发明的实施方式，提供了一种读取包含两端子开关材料的存储阵列的方法，其中，控制通过金属线(即，字线或位线)施加到存储单元的电压，使得到达在存储阵列中选择的一个或更多个单元的电流的个体单元电压中的根据从电源到所选择单元的电流流动距离而出现的电压降得以补偿，并且该电流流动距离由施加到存储阵列的电流从电源到达所选择单元之前所述电流所经过的单元的数目以及字线和位线的长度来确定。
当选择了单元并向其施加电压时，因所施加的电压而流动的电流经过作为金属线的字线和位线，直到电流到达所选择的单元，因此电流可以具有由于电阻导致的电压降，并还具有由于到连接到金属线的单元的泄漏电流而导致的电压降。当出现这种电压降并且电流到达所选择单元时，低于目标电压的电压被施加到所选择单元。因此，为了使目标电压施加到所选择单元，应该考虑到这一点进行补偿。
为了进行补偿，在图4中，将所选择单元为Wij+0至Wij+3的情况与图4中选择的单元为Wij+10至Wij+13的情况进行比较。当选择了作为靠近电源的单元的Wij+0至Wij+3时，通过字线施加的电压Vsel_WL被几乎原样地施加到所选择的单元。然而，在远离电源的Wij+10至Wij+13中，由于通过在中间未选择的单元Wij+0至Wij+9泄漏的电流以及因经过字线而引起的电阻，导致不可避免地出现大的电压降。因此，待施加的电压根据将在存储阵列中选择的单元的位置而变化。为了利用所选择单元作为单个突触装置，如果所施加的电压根据位置而变化，则不能获得准确的信息。因此，必须调整将被施加以补偿该电压降的电压。
施加到所选择单元的电压等于如上所述施加到字线和位线的电压之间的差值。例如，在图4中，当Vsel_WL为3V并且Vsel_BLs1为-3V时，6V被施加到作为所选择单元的Wij+0至Wij+3。然而，如果所选择单元为Wij+10至Wij+13，则即使通过字线施加的电压Vsel_WL最初为3V，它也可能在实际到达所选择单元之后变为2.5V。这里，当-3V被应用于Vsel_BLs2以与Vsel_BLs1相同时，5.5V被施加到作为所选择单元的Wij+10至Wij+13，因此存在的问题是施加了低于目标电压的电压。特别地，如果Wij+0至Wij+3和Wij+10至Wij+13全都是所选择单元，则因首先被施加电压的Wij+0至Wij+3而泄漏的电流较大，因此电压降显得较大。
为了解决这种电压降，当通过选择出现大电压降的位置处的单元来施加电压时，可以在考虑到根据所选择单元的位置的电压降的情况下，通过使施加到字线和位线的电压之间的差值较大来补偿该电压降。在图4中，如果施加到Wij+10至Wij+13的电压由于电压降而变为2.5V，则为了对此进行补偿，如果-3.5V应用于Vsel_BLs2而非应用与Vsel_BLs1相同的-3V，则与其中没有出现电压降的Wij+0至Wij+3的电压相同的6V电压被施加到作为所选择单元的Wij+10至Wij+13。
该电压降补偿可以通过同时控制施加到位线和字线的电压来实现，但可以通过在不改变位线或字线一侧的电压的情况下只改变位线或字线另一侧的电压来实现，以用于电压降补偿。也就是说，可以通过在不改变字线电压的情况下只控制位线电压以用于电压降补偿来实现电压降补偿。相反，可以通过在不改变位线电压的情况下改变字线电压来实现电压降补偿。通过以这种方式只改变位线或字线一侧的电压，可以使控制方法更简单。
在本发明中，施加到存储阵列的电压可以是随时间变化的脉冲电压。向实际的突触装置施加根据随时间变化的输入信息而变化的脉冲电压，而非单个电压。因此，当施加随时间变化的脉冲电压时，可以利用根据本发明的用于读取存储阵列的方法。图5例示了施加这种脉冲类型的电压，其中，字线是恒定的，但位线随时间变化，从而导致由位线之间的电压差引起的脉冲电压。该脉冲电压成为输入信号，并且从存储阵列流动的电流成为最终输出信号，使得存储阵列作为突触装置进行操作。
Claims (7)
1.一种用于读取包含两端子开关材料的存储阵列的方法，该方法包括以下步骤：
(a)通过向存储阵列施加电压来选择至少一个单元；以及
(b)同时测量来自所选择的所述至少一个单元的电流之和，
其中，施加到在操作(a)中选择的所述至少一个单元的电压高于施加到未选择的至少一个单元的电压，同时处于使所选择的所述至少一个单元全都未导通的范围内。
2.根据权利要求1所述的方法，
其中，因施加到所选择的所述至少一个单元的电压而流动的最小电流处于比因施加到未选择的至少一个单元的电压而流动的电流之和高的范围内。
3.根据权利要求1所述的方法，
其中，所述两端子开关材料是双向阈值开关材料、过渡金属氧化物开关材料、MIEC开关材料、互补电阻开关材料和掺杂非晶硅中的至少一种。
4.根据权利要求1所述的方法，
其中，所述两端子开关材料具有20nA或更大且5μA或更小的阈值电流。
5.根据权利要求1所述的方法，
其中，控制通过字线和/或位线施加到所述存储阵列的电压，使得到达在所述存储阵列中选择的一个或更多个单元的电流的个体单元电压中的、根据从电源到所选择的单元的电流流动距离而出现的电压降得以补偿，并且
所述电流流动距离由施加到所述存储阵列的电流从所述电源到达所述所选择的单元之前所述电流所经过的单元的数目以及字线和位线的长度来确定。
6.根据权利要求5所述的方法，
其中，通过控制施加到连接到所述所选择的单元的位线和字线中的一者或二者的电压来实现电压降补偿。
7.根据权利要求1所述的方法，
其中，通过位线和/或字线施加到所述存储阵列的电压是随时间变化的脉冲电压。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/372,935 | 2019-04-02 | ||
| US16/372,935 US10896726B2 (en) | 2019-04-02 | 2019-04-02 | Method for reading a cross-point type memory array comprising a two-terminal switching material |
| PCT/KR2020/004517 WO2020204628A1 (ko) | 2019-04-02 | 2020-04-02 | 투-터미널 스위칭 물질을 포함하는 크로스 포인트 타입의 메모리 어레이를 리딩하는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113646842A true CN113646842A (zh) | 2021-11-12 |
Family
ID=72663371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080026930.8A Pending CN113646842A (zh) | 2019-04-02 | 2020-04-02 | 用于读取包含两端子开关材料的交叉点型存储阵列的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10896726B2 (zh) |
| EP (1) | EP3951783A4 (zh) |
| KR (1) | KR20220038277A (zh) |
| CN (1) | CN113646842A (zh) |
| WO (1) | WO2020204628A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10896726B2 (en) * | 2019-04-02 | 2021-01-19 | Junsung KIM | Method for reading a cross-point type memory array comprising a two-terminal switching material |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855568A (zh) * | 1991-08-19 | 2006-11-01 | 能源变换设备有限公司 | 多位单个单元存储元件及其制造的阵列 |
| US20110188289A1 (en) * | 2010-01-29 | 2011-08-04 | Unity Semiconductor Corporation | Access signal adjustment circuits and methods for memory cells in a cross-point array |
| KR20110114333A (ko) * | 2010-04-13 | 2011-10-19 | 주식회사 하이닉스반도체 | 가변 저항 메모리 소자의 구동 방법 |
| US20140293674A1 (en) * | 2013-04-02 | 2014-10-02 | Micron Technology, Inc. | RRAM, and Methods of Storing and Retrieving Information for RRAM |
| US20150074326A1 (en) * | 2013-09-10 | 2015-03-12 | Micron Technology, Inc. | Accessing memory cells in parallel in a cross-point array |
| US20160118117A1 (en) * | 2014-10-28 | 2016-04-28 | Samsung Electronics Co., Ltd. | Resistive memory device, resistive memory system, and method of operating resistive memory device |
| WO2016067805A1 (ja) * | 2014-10-30 | 2016-05-06 | ソニー株式会社 | 不揮発性メモリ装置 |
| US20160180928A1 (en) * | 2014-12-18 | 2016-06-23 | SK Hynix Inc. | Electronic device and operating method for the same |
| US20160283842A1 (en) * | 2014-03-06 | 2016-09-29 | Progress, Inc. | Neural network and method of neural network training |
| WO2017048293A1 (en) * | 2015-09-18 | 2017-03-23 | Hewlett Packard Enterprise Development Lp | Multi-level sensing circuits for crossbar memory arrays |
| US20170337466A1 (en) * | 2016-05-17 | 2017-11-23 | Silicon Storage Technology, Inc. | Deep Learning Neural Network Classifier Using Non-volatile Memory Array |
| US10134469B1 (en) * | 2016-06-30 | 2018-11-20 | Crossbar, Inc. | Read operation with data latch and signal termination for 1TNR memory array |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7136300B2 (en) | 2003-10-06 | 2006-11-14 | Hewlett-Packard Development Company, Lp. | Magnetic memory device including groups of series-connected memory elements |
| JP4088323B1 (ja) * | 2006-12-06 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP5216254B2 (ja) | 2007-06-22 | 2013-06-19 | 株式会社船井電機新応用技術研究所 | メモリ素子アレイ |
| JP5072564B2 (ja) | 2007-12-10 | 2012-11-14 | 株式会社東芝 | 半導体記憶装置及びメモリセル電圧印加方法 |
| JP5197512B2 (ja) | 2009-07-02 | 2013-05-15 | 株式会社東芝 | 半導体記憶装置 |
| US8274812B2 (en) * | 2010-06-14 | 2012-09-25 | Crossbar, Inc. | Write and erase scheme for resistive memory device |
| US9305644B2 (en) * | 2011-06-24 | 2016-04-05 | Rambus Inc. | Resistance memory cell |
| US9208880B2 (en) * | 2013-01-14 | 2015-12-08 | Zeno Semiconductor, Inc. | Content addressable memory device having electrically floating body transistor |
| KR101875835B1 (ko) | 2016-06-24 | 2018-08-02 | 서울대학교산학협력단 | 두 지점 전류 방식 감지를 이용하여 스닉 전류를 상쇄하는 크로스바 저항 메모리 및 그 읽기 방법 |
| KR102056397B1 (ko) | 2017-05-26 | 2019-12-16 | 한양대학교 산학협력단 | 산포 개선을 위한 상변화 메모리 읽기 방법 및 그 장치 |
| WO2019094864A1 (en) * | 2017-11-13 | 2019-05-16 | Massachusetts Institute Of Technology | Magneto-ionic devices using a solid state proton pump and methods for using the same |
| US10896726B2 (en) * | 2019-04-02 | 2021-01-19 | Junsung KIM | Method for reading a cross-point type memory array comprising a two-terminal switching material |
-
2019
- 2019-04-02 US US16/372,935 patent/US10896726B2/en active Active
-
2020
- 2020-04-02 US US17/599,528 patent/US11996146B2/en active Active
- 2020-04-02 KR KR1020217032797A patent/KR20220038277A/ko not_active Application Discontinuation
- 2020-04-02 EP EP20783910.1A patent/EP3951783A4/en active Pending
- 2020-04-02 WO PCT/KR2020/004517 patent/WO2020204628A1/ko unknown
- 2020-04-02 CN CN202080026930.8A patent/CN113646842A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855568A (zh) * | 1991-08-19 | 2006-11-01 | 能源变换设备有限公司 | 多位单个单元存储元件及其制造的阵列 |
| US20110188289A1 (en) * | 2010-01-29 | 2011-08-04 | Unity Semiconductor Corporation | Access signal adjustment circuits and methods for memory cells in a cross-point array |
| KR20110114333A (ko) * | 2010-04-13 | 2011-10-19 | 주식회사 하이닉스반도체 | 가변 저항 메모리 소자의 구동 방법 |
| US20140293674A1 (en) * | 2013-04-02 | 2014-10-02 | Micron Technology, Inc. | RRAM, and Methods of Storing and Retrieving Information for RRAM |
| US20150074326A1 (en) * | 2013-09-10 | 2015-03-12 | Micron Technology, Inc. | Accessing memory cells in parallel in a cross-point array |
| US20160283842A1 (en) * | 2014-03-06 | 2016-09-29 | Progress, Inc. | Neural network and method of neural network training |
| US20160118117A1 (en) * | 2014-10-28 | 2016-04-28 | Samsung Electronics Co., Ltd. | Resistive memory device, resistive memory system, and method of operating resistive memory device |
| WO2016067805A1 (ja) * | 2014-10-30 | 2016-05-06 | ソニー株式会社 | 不揮発性メモリ装置 |
| US20160180928A1 (en) * | 2014-12-18 | 2016-06-23 | SK Hynix Inc. | Electronic device and operating method for the same |
| WO2017048293A1 (en) * | 2015-09-18 | 2017-03-23 | Hewlett Packard Enterprise Development Lp | Multi-level sensing circuits for crossbar memory arrays |
| US20170337466A1 (en) * | 2016-05-17 | 2017-11-23 | Silicon Storage Technology, Inc. | Deep Learning Neural Network Classifier Using Non-volatile Memory Array |
| US10134469B1 (en) * | 2016-06-30 | 2018-11-20 | Crossbar, Inc. | Read operation with data latch and signal termination for 1TNR memory array |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3951783A1 (en) | 2022-02-09 |
| KR20220038277A (ko) | 2022-03-28 |
| WO2020204628A1 (ko) | 2020-10-08 |
| US10896726B2 (en) | 2021-01-19 |
| EP3951783A4 (en) | 2023-03-22 |
| US11996146B2 (en) | 2024-05-28 |
| US20200321052A1 (en) | 2020-10-08 |
| US20220148654A1 (en) | 2022-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10770141B2 (en) | Semiconductor memory devices including a memory array and related method incorporating different biasing schemes | |
| US11164635B2 (en) | Operations on memory cells | |
| US10366747B2 (en) | Comparing input data to stored data | |
| US10388371B2 (en) | Memory cell selector and method of operating memory cell | |
| TWI701663B (zh) | 具有記憶胞之積體電路及記憶陣列中之被選記憶胞的寫入方法 | |
| US20090079009A1 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
| US10644065B2 (en) | Nonvolatile memory device | |
| KR102487755B1 (ko) | 교차점 메모리 어레이 내의 셀렉터들의 서브임계 전압 형성 | |
| WO2022046535A1 (en) | Increase of a sense current in memory | |
| CN113646842A (zh) | 用于读取包含两端子开关材料的交叉点型存储阵列的方法 | |
| US10566054B2 (en) | Semiconductor memory device | |
| US10943649B2 (en) | Apparatus and method for controlling gradual conductance change in synaptic element | |
| US11380391B2 (en) | Neural network memory with mechanism to change synaptic weight | |
| KR102619682B1 (ko) | 메모리 장치 및 그 동작 방법 | |
| KR101101999B1 (ko) | 저항 변화 메모리 장치 | |
| CN114207724A (zh) | 控制突触元件中电阻逐渐变化的装置和方法 | |
| KR20090026632A (ko) | 반도체 메모리 장치 | |
| KR20210013896A (ko) | 저항성 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |