CN107689416A - 磁存储器 - Google Patents

磁存储器 Download PDF

Info

Publication number
CN107689416A
CN107689416A CN201710109879.7A CN201710109879A CN107689416A CN 107689416 A CN107689416 A CN 107689416A CN 201710109879 A CN201710109879 A CN 201710109879A CN 107689416 A CN107689416 A CN 107689416A
Authority
CN
China
Prior art keywords
layer
terminal
magnetosphere
magnetic memory
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710109879.7A
Other languages
English (en)
Inventor
齐藤好昭
与田博明
加藤侑志
石川瑞惠
及川壮
及川壮一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107689416A publication Critical patent/CN107689416A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

本发明涉及磁存储器。提供一种改善了写入效率的SOT写入方式的磁存储器。根据本实施方案的磁存储器具备：第1至第3端子；导电性的第1非磁性层，具有第1至第3部分，所述第1部分位于所述第2部分与所述第3部分之间，所述第2部分与所述第1端子电连接，所述第3部分与所述第2端子电连接；第1磁阻元件，具有与所述第3端子电连接的第1磁性层、配置在所述第1磁性层与所述第1部分之间的第2磁性层、以及配置在所述第1磁性层与所述第2磁性层之间的第2非磁性层；和第1层，至少配置在所述第1部分与所述第2磁性层之间，包含Mg、Al、Si、Hf和稀土元素中的至少一种元素、以及氧和氮中的至少一种元素。

Description

磁存储器
相关申请的交叉引用
本申请基于2016年8月4日在日本提交的在先日本专利申请第2016-153898号并要求其优先权，该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明的实施方案涉及一种磁存储器。
背景技术
近年来，关于使用了自旋轨道相互作用(Spin Orbit Interaction)或自旋霍尔效应(Spin Hall Effect)的写入方式的磁存储器的研究开发正积极地进行。自旋霍尔效应为如下的现象：通过使电流在非磁性层中流动，彼此具有相反方向的自旋角动量(以下也简称为自旋)的电子被向相反方向散射，产生自旋电流Is，由此在电子流动的垂直方向的界面积蓄相反方向的自旋。
磁性隧道结(MTJ:Magnetic Tunnel Junction)元件具备磁化方向固定的第1磁性层(也称为参考层)、磁化方向可变的第2磁性层(也称为存储层)以及配置在第1磁性层和第2磁性层之间的非磁性绝缘层。将该MTJ元件的第2磁性层(存储层)层叠在上述非磁性层上，并且通过当电流在非磁性层中流动时在非磁性层中产生的自旋电流、及积蓄了自旋的电子向MTJ元件的存储层赋予自旋力矩SOT(Spin Obit Torque)，可使存储层的磁化方向反转。将利用自旋轨道相互作用或自旋霍尔效应进行写入的磁性随机存取存储器(MRAM:Magnetic Random Acess Memory)称为SOT-MRAM。另外，该SOT-MRAM中的读出利用使读出电流在参考层与非磁性层之间流动的MTJ元件的磁阻效应(MR效应)来进行。
另一方面，已知使写入电流在MTJ元件的存储层与参考层之间流动，向存储层赋予自旋转移力矩(STT:Spin Transfer Torque)，从而进行写入的STT-MRAM。在该STT-MRAM中，读出与写入的情况同样，使读出电流在存储层与参考层之间流动来进行。即，STT-MRAM的读出电流路径与写入电流路径相同，因此伴随小型化的器件特性的偏差增大。难以通过抑制各电流的偏差而确保读出电流、写入电流、连接至MTJ元件的晶体管的电流、以及MTJ元件的非磁性绝缘层的击穿电流的各自的裕量(マージン)。
与此相对，SOT-MRAM的读出电流路径与写入电流路径不同，因此对于电流的偏差的裕量更大。因此，分别控制读出电流、晶体管电流、MTJ元件的非磁性绝缘层的击穿电流的各自的偏差，以及写入电流、晶体管电流、向非磁性层的电迁移的电流的偏差即可。即，在使成为存储器元件的MTJ元件小型化(大容量)时，对于各自偏差的裕量与STT-MRAM的情况相比具有压倒性的优势。然而，现状是，存在与STT-MRAM相比，SOT-MRAM的写入效率不好的课题。
发明内容
本实施方案提供改善了写入效率的SOT写入方式的磁存储器。
根据本实施方案的磁存储器具备：第1至第3端子、导电性的第1非磁性层、第1磁阻元件和第1层；所述第1非磁性层具有第1至第3部分，所述第1部分位于所述第2部分与所述第3部分之间，所述第2部分与所述第1端子电连接，所述第3部分与所述第2端子电连接；所述第1磁阻元件具有第1磁性层、第2磁性层和第2非磁性层，所述第1磁性层与所述第3端子电连接，所述第2磁性层配置在所述第1磁性层与所述第一部分之间，所述第2非磁性层配置在所述第1磁性层与所述第2磁性层之间；所述第1层至少配置在所述第1部分与所述第2磁性层之间，包含Mg、Al、Si、Hf及稀土元素中的至少一种元素、以及氧和氮中的至少一种元素。
附图说明
图1是表示SOT-MRAM的存储器基元的一例的立体图。
图2是表示STT-MRAM的存储器基元的一例的立体图。
图3是说明SOT-MRAM的存储器基元的一个课题的照片。
图4是表示自旋霍尔角对于导电层的厚度依存性的曲线图。
图5是表示MTJ元件中的矫顽力的偏差对于存储层的厚度依存性的曲线图。
图6A是表示根据第1实施方案的磁存储器的立体图。
图6B是表示根据第1实施方案的第1变形例的磁存储器的立体图。
图7A是表示根据第1实施方案的第2变形例的磁存储器的立体图。
图7B是表示根据第1实施方案的第3变形例的磁存储器的立体图。
图8是表示具有叠层结构的存储层或参考层的截面图。
图9是表示根据第2实施方案的磁存储器的立体图。
图10是表示根据第2实施方案的变形例的磁存储器的立体图。
图11是表示第1实施例的磁存储器的饱和磁化Ms的测定结果的图。
图12是表示第1实施例的磁存储器的矫顽力Hc的测定结果的图。
图13是表示第2实施例的磁存储器的写入电流的评价结果的图。
图14是表示第2实施例的磁存储器的写入电流的测定结果的图。
图15是表示第3实施例的磁存储器中的写入电流对于层15的厚度依存性的图。
图16是表示第4实施例的磁存储器的磁化反转特性的图。
图17是表示施加于第4实施例的磁存储器中的MTJ元件的电压与在导电层中流动、且观察到磁化反转的电流值的关系的图。
图18是表示根据第3实施方案的磁存储器的电路图。
附图标记说明
10...存储器基元，12a...导电层(SO层)，12b...导电层，13a...端子，13b...端子，14a...上自旋，14b...下自旋，15...层，16...配线，17，18...磁性层，19...非磁性层，20、20l～20n...MTJ元件(磁阻元件)，21...存储层，22...非磁性绝缘层，23...参考层，25、25l～25n··开关元件，26...端子，30...开关元件，100...存储器基元阵列，110...字线选择电路，120a、120b...位线选择电路，130a、130b...写入电路，140a、140b...读出电路
具体实施方案
在说明本发明的实施方案之前，说明导致本发明的原委。
图1示出了SOT-MRAM的存储器基元的一例。该存储器基元具备：非磁性导电层(以下，也称为SO层)12a、12b；配置在导电层12a上的成为存储器元件的磁阻元件(例如MTJ元件)20；开关元件30；和配线40。导电层12b与导电层12a连接。导电层12a具有端子13a，导电层12b具有端子13b。予以说明，可省去导电层12b。在该情况下，端子13b配置于导电层12a，MTJ元件20配置于端子13a与端子13b之间的导电层12a的区域。导电层12a、12b为导电性的非磁性层，当使电流流过时产生自旋电流，对MTJ元件的存储层赋予自旋力矩(SOT(SpinObit Torque))。即，导电层12a、12b成为承担自旋轨道相互作用的导电性非磁性层。予以说明，在图1中，使用晶体管作为开关元件30，但也可以使用基于控制信号进行开/关的晶体管以外的开关元件。
MTJ元件20具备磁化方向可变的存储层21、磁化方向固定的参考层23以及配置在存储层21与参考层23之间的非磁性绝缘层22。在此，“磁化方向可变”是指写入前后磁化方向可变化，“磁化方向固定”是指写入前后磁化方向不变化。存储层21与导电层12a连接，参考层23与配线40连接。晶体管30的源极和漏极的一者(以下也称为端子)与导电层12a的端子13a连接。另外，晶体管30的源极和漏极的另一者(以下也称为端子)以及栅极(以下也称为控制端子)与未图示的控制电路连接。另外，如图1中所示，导电层12b的端子13b或者接地，或者与上述控制电路连接。另外，上述控制电路也与配线40连接。
在该SOT-MRAM中，写入操作通过如下来进行：使写入电流Iw经由晶体管30在端子13a和端子13b之间的导电层12a、12b中流动；读出操作通过如下来进行：使读出电流Ir经由晶体管30在端子13a、导电层12a、MTJ元件20、以及配线40中流动。即，如上所述，写入路径与读出电流路径不同。
图2示出了STT-MRAM的存储器基元的一例。该存储器基元具备配线16、MTJ元件20和配线40。MTJ元件20配置在配线16与配线40之间，具备存储层21、参考层23以及配置在存储层21与参考层23之间的非磁性绝缘层22。存储层21和参考层23中的一者与配线16连接，另一者与配线40连接。予以说明，在图2中，存储层21与配线16连接，参考层23与配线40连接。该STT-MRAM中，写入通过使写入电流Iw经由晶体管30在配线16与配线40之间流动来进行，读出通过使读出电流Ir经由晶体管30在配线16与配线40之间流动来进行。即，写入路径和读出电流路径是相同的。
如上所述，与STT-MRAM相比，SOT-MRAM的写入效率差，需要提高其效率。写入效率由作为热稳定性的指标的Δ(＝KV/kBT))除以Ic的值、即Δ/Ic表示。此处，K表示存储层的单轴磁各向异性，V表示存储层的体积，kB表示玻尔兹曼常数，T表示存储层的绝对温度。予以说明，KV表示存储层与参考层的各自的自旋处于平行状态时和处于反平行状态时的能量势垒的高度。将使存储层的磁化方向相对于参考层的磁化方向为平行→反平行的情况下需要的写入电流设为Ip，将使存储层的磁化方向相对于参考层的磁化方向为反平行→平行的情况下需要的写入电流设为Iap时，Ic为它们的平均值，即，Ic＝(Ip+Iap)/2。
另外，图3中示出通过透射电子显微镜(TEM:Transmission ElectronMicroscope)测定的在实际制作SOT-MRAM的存储器基元时MTJ元件附近的截面的照片。该存储器基元是在Ta构成的厚度为9.7nm的导电层(也称为SO层)上形成MTJ元件的存储器基元。如从图3可知，在MTJ元件的正下方以外的区域的导电层与层间绝缘膜相接的区域中，导电层的表面被氧化，9.7nm的厚度减少到5.3nm。即，被氧化的层的厚度为4.4(＝9.7-5.3)nm。
图4示出自旋霍尔角ΘSH对于包含非磁性重金属元素的导电层的厚度依存性的测定结果。予以说明，在该图4中，作为导电层，使用了β-Ta。写入电流密度Jc、即Ic除以导电层的截面积的值与自旋霍尔角ΘSH的绝对值存在比例关系。因此，例如，当将导电层的厚度tTa从10nm薄膜化至6nm时，写入电流的平均值Ic成为1/2.8倍，变小。因此，为了减小写入电流，优选使导电层的厚度变薄。然而，如图3中所说明的那样，在将导电层的厚度薄膜化为6nm时，导电层的形成了MTJ元件的区域以外的区域的厚度变为1.6(＝6-4.4)nm。因此，导致导电层高电阻化，存在不再发挥作为电极的作用的问题。
制作使用β-Ta作为导电层、使用CoFeB作为在该导电层上形成的MTJ元件的存储层、且将存储层的厚度分别为1.1nm、1.2nm、1.4nm、1.6nm时的试样，将这些试样的存储层的矫顽力Hc的测量结果示于图5。如从该图5可知，存储层的矫顽力Hc的偏差大。其理由如下。
通常，包含CoFeB作为存储层的MTJ元件的基底使用无定形层。因此，CoFeB在成膜阶段也成为无定形的，在其上形成的作为非磁性绝缘层的MgO取向(100)。由于通过后退火在与MgO(100)晶面一致的状态下CoFeB均匀生长，因此矫顽力Hc的偏差非常小。
然而，在SOT-MRAM的情况下，为了减小写入电流，对于作为MTJ元件的基底的导电层，使用自旋轨道相互作用大的晶体结构的β-Ta等的结晶层。因此，导电层上的CoFeB不完全成为无定形的，其生长方向产生偏差，牵涉到矫顽力Hc的偏差。除此以外，作为矫顽力Hc产生偏差的主要原因，退火后的CoFeB的磁化绝对值、即饱和磁化Ms即使在300℃的退火后也变大为Ms～1600emu/cc，CoFeB中的B被作为导电层的β-Ta所吸收而扩散也成为主要原因之一。
为了减少写入电流，优选如上所述使用自旋霍尔角ΘSH大的材料作为导电层。作为自旋霍尔角ΘSH大的材料，已知由Ta、W、Re、Os、Ir、Pt、Au和Ag中的一种元素构成的金属、包含至少一种上述元素的合金、或者如Cu-Bi等那样在Cu等的导电层中放入包含自旋轨道散射大的5d电子的材料并合金化了的材料。
此外，报告了在将β-W成膜时，若在将氧混合于稀有气体Ar中而成的气氛中进行成膜，则在现阶段自旋霍尔角ΘSH成为最大(＝-0.5)(Nature Comm.DOI：10.1038/ncomms10644)。
接着，对与导电层的材料相关的课题进行说明。当在由β-W构成的层上将作为单层膜的CoFeB成膜并通过铁磁性磁谐振法来评价自旋霍尔角ΘSH时，如上所述，得到ΘSH＝-0.5(Nature Comm.DOI：10.1038/ncomms10644)。当制作在β－W层上使用CoFeB作为存储层的MTJ元件、在300℃下进行退火时，虽然在β-Ta层上没有发现MTJ元件特性方面的问题，但在β-W上MTJ元件的特性降低，且在CoFeB层中出现非磁性的层(死层(Dead layer))，因此MR特性显著降低。明确了上述非磁性层的厚度从0.2nm增加到0.3nm以上，MR比也从约200％变为低于50％。这对于实现大容量的MRAM是个大问题，需要加以解决。
本发明人进行了深入研究，结果，完成了发明能解决上述问题的SOT-MRAM。在以下的实施方案中说明该SOT-MRAM。
(第1实施方案)
参照图6A对根据第1实施方案的磁存储器进行说明。本实施方案的磁存储器是SOT-MRAM，具有至少一个存储器基元，在图6A中示出该存储器基元。该存储器基元10具备：导电层12a、导电层12b、配置在导电层12a上的层15、配置在导电层12a的层15上的MTJ元件20、开关元件25和开关元件30。导电层12b与导电层12a连接。导电层12a具有端子13a，导电层12b具有端子13b。予以说明，端子13a、13b也可以分别与导电层12a、12b电连接。其中，端子13a、13b用于使电流在导电层12a、12b中流动。予以说明，在图6A中，使用晶体管作为开关元件25、30，但也可以使用基于控制信号进行开/关的晶体管以外的开关元件。以下，以开关元件25、30为晶体管进行说明。
层15是Mg、Al、Si、Hf和稀土元素中的至少一种元素的氧化物或氮化物。即，可以是含有上述至少一种元素的合金的氧化物或氮化物。
MTJ元件20具备磁化方向可变的存储层21、磁化方向固定的参考层23以及配置在存储层21与参考层23之间的非磁性绝缘层22。存储层21经由层15与导电层12a连接，参考层23与晶体管25的源极和漏极的一者(以下也称为端子)连接。晶体管25的源极和漏极的另一者(以下也称为端子)经由第3端子26与未图示的控制电路连接，栅极(以下也称为控制端子)与上述控制电路连接。予以说明，也可以省去晶体管25。在该情况下，施加到MTJ元件20的参考层23的电压的控制经由第3端子26通过控制电路来进行。予以说明，第3端子用于向MTJ元件20施加电压或使电流在MTJ元件20中流动。
晶体管30的源极和漏极的一者(以下也称为端子)与导电层12a的端子13a连接。予以说明，晶体管30的源极和漏极的另一者(以下也称为端子)以及栅极(以下也称为控制端子)与未图示的控制电路连接。另外，如图6A中所示，导电层12b的端子13b接地或与上述控制电路连接。予以说明，在端子13b与上述控制电路之间也可以配置晶体管。
在该SOT-MRAM中，写入操作通过如下来进行：经由晶体管25向MTJ元件20的参考层23施加电压，同时经由晶体管30使写入电流Iw在端子13a和端子13b之间的导电层12a、12b中流动。当该写入电流Iw在导电层12a中流动时，被自旋极化成上自旋和下自旋中的一方的电子14a在导电层12a的上表面侧流动，被自旋极化成上自旋和下自旋中的另一方的电子14b在导电层12a的下表面侧流动。由此可产生自旋电流，给MTJ元件20的存储层21带来自旋力矩，使存储层21的磁化方向反转。予以说明，在写入操作中，也可以经由晶体管25向MTJ元件20的参考层23施加电压。通过施加电压，可使MTJ元件20的存储层21的单轴磁各向异性发生变化，使存储层21的磁化方向容易反转。予以说明，如图6B中所示，也可以省去晶体管25，使MTJ元件20的参考层23经由第3端子26与位线(未图示)电连接。
另外，读出操作通过如下来进行：使未图示的读出电流Ir经由晶体管30在端子13a、导电层12a、MTJ元件20、以及晶体管25或上述位线中流动。分别进行这些写入操作和读出操作的写入电路和读出电路包括在上述控制电路中。
另外，在第1实施方案中，层15配置在包含MTJ元件20正下方的导电层12a的区域的区域上。即，当向导电层12a投影时，层15的投影面积大于MTJ元件20的存储层21的投影面积。因此，层15面向导电层12a的面的面积大于存储层21面向层15的面的面积。而且，与写入电流Iw的流动方向交叉的、层15及存储层21的各自的侧面之间的距离d0优选比自旋扩散长度长。重金属的自旋扩散长度虽然取决于物质，但短至0.5nm～数nm。通过这样构成，容易从导电层12a通过存储层21吸收大量的自旋。
在这样构成的第1实施方案的磁存储器中，在导电层12a与MTJ元件20的存储层21之间配置氧化物或氮化物的层15，因此能防止元素在存储层21与导电层12a之间相互扩散。例如，即使存储层21包含硼(B)，也能防止该硼扩散至导电层12a并被吸收。由此，能抑制存储层21中产生因磁化消失的非磁性层。另外，由于可抑制该非磁性层的产生，能够减小写入电流的值，减小矫顽力Hc的偏差。另一方面，为了增大MR，自CoFeB去除B是重要的。从该观点出发，优选形成在存储层中包含由铁磁性层/非磁性层/铁磁性层构成的非磁性层的多层结构。
对于层15的厚度，由于增厚时写入电流的值急剧增大，因此优选其厚度为1nm以下，更优选为0.9nm以下。作为该层15的材料，优选在Ta、W、Pt等的导电层12a中被自旋极化了的电子难以被散射的氧化物。虽然稀土元素包含具有f电子的磁性元素，但f电子在费米面的能量位置无能带，因此电自旋散射小。因此，认为作为层15包含稀土类元素的氧化物或氮化物，也可获得希望的结果。相反地，很明显，不优选在层15中使用作为导电层12a中使用的材料的Ta、W等的氧化物和氮化物。
另外，层15成为在MTJ元件20的小型化加工时的蚀刻阻挡体。通过良好地调整蚀刻时间，如图7A中示出的第1实施方案的第2变形例的磁存储器那样，能在导电层12a上残留层15。如该变形例那样，通过在导电层12a上残留层15，可使导电层12a薄膜化以减小写入电流Ic，由此能提高写入效率。另外，在图7A所示的第2变形例中，也可以与图6B所示的第1变形例同样，省去晶体管25而与位线(未示出)电连接。在图7B中示出了该情况，图7B是示出根据第1实施方案的第3变形例的磁存储器的立体图。
另外，即使层15成为蚀刻阻挡体，未被层15覆盖的导电层12a的区域与被层15覆盖的导电层12a的区域相比，由于蚀刻或氧化有时厚度变薄。为了防止导电层12a高电阻化，被层15覆盖的导电层12a的区域的厚度与未被层15覆盖的导电层12a的区域的厚度的差优选为2nm以下，更优选为1nm以下。即，层15正下方区域的导电层12a的厚度与其以外的区域的导电层的厚度的差优选为2nm以下，更优选为1nm以下。
另外，在第1实施方案中，通过在包含MTJ元件20的正下方的区域的导电层12a的区域中配置层15，与变形例同样，可使导电层12a薄膜化以减小写入电流Ic，从而能提高写入效率。这可通过如下来实现：在电流流过导电层12a期间，由于自旋霍尔效应，上自旋和下自旋分离在导电层12a的上表面侧和下表面侧，分离出的自旋之一被储存层21自旋吸收，由此实现了磁化反转。这是因为该自旋吸收并非仅被MTJ元件20正下方的区域吸收，自旋积蓄了的MTJ元件20周围的区域的自旋也被存储层21吸收。因此，对于减小写入电流Ic、即提高写入效率来说，在MTJ元件20周围的导电层12a被氧化的图3所示的状态不是希望的状态。关于减小矫顽力Hc的偏差的主要因素，认为有效的是：通过将层15配置在导电层12a与MTJ元件20之间从而可实现CoFeB的无定形生长；通过后退火抑制B向导电层12a的大量的原子扩散。
如上说明的，根据本实施方案和变形例，使用导电层12a的写入电流和电流密度的效率良好，能够提高写入效率。另外，也能抑制矫顽力Hc的偏差。由于层15也成为导电层12a的蚀刻阻挡体，因此能提供可容易制作薄导电层的磁存储器。
在本实施方案中，作为存储层、参考层的磁性材料没有特别的限制，可使用Ni-Fe合金、Co-Fe合金、Co-Fe-Ni合金。另外，也可使用(Co,Fe)-(B)、(Co,Fe,Ni)-(B)、(Co,Fe,Ni)-(B)-(P,Al,Mo,Nb,Mn)系或Co-(Zr,Hf,Nb,Ta,Ti)系等的无定形材料。在此，例如，(Co,Fe,Ni)是指包含Co、Fe、Ni中的至少一种元素。另外，(B)是指可以包括B，也可以不包含B。
另外，作为存储层21、参考层23的磁性材料，可使用Co-Fe-Al系、Co-Fe-Si系、Co-Fe-Al-Si系、Co-Mn-Si系、或者Co-Mn-Fe-Si系等霍斯勒(heusler)材料。更优选的是，不是单层，而是优选具有多个磁性层层叠而成的叠层结构。在该情况下，例如如图8中所示，在磁性层17、18之间配置非磁性层19，经由该非磁性层19邻接的磁性层17、18进行磁耦合，例如进行反铁磁性耦合或铁磁性耦合。予以说明，在存储层21具有面内磁化的情况下，为了减少漏磁场的影响，磁耦合优选为反铁磁性耦合。
特别是，存储层21优选具有叠层结构。在磁化方向(自旋)与膜表面平行的情况下，作为上述叠层结构，优选为CoFe(B)/Cu/CoFe(B)、Fe(CoB)/Cr/Fe(CoB)、Mn系霍斯勒磁性合金/MgO/Mn系霍斯勒磁性合金或fcc磁性层/Ru/fcc磁性层/(Ta,W,Mo)/CoFeB、CoFe/Cr/CoFe/(Ta,N,Mo)/CoFeB、CoFe/Cu/CoFe/(Ta,N,Mo)/CoFeB。在此，fcc表示面心立方结构。
另外，在自旋与膜表面垂直时，优选为Co(Fe)(B)/Pt/Co(Fe)(B)、Co(Fe)(B)/Pd/Co(Fe)(B)、Co(Fe)(B)/Ni/Co(Fe)(B)、(Co/Pt)n/Ru/(Co/Pt)m等的fcc磁性层(叠层膜)/Ru/fcc磁性层(叠层膜)/(Ta,W,Mo)/CoFeB，在使用fcc磁性层(叠层膜)时，优选在与非磁性绝缘层22的界面插入极薄膜的(Ta,W,Mo)/CoFeB。在此，(Co/Pt)n是指将(Co/Pt)层层叠了n次的叠层膜。
如后述第2实施方案那样，在具有于1个存储器基元中配置多个MTJ元件的多比特(マルチビット)的存储器基元的磁存储器中，能够扩大可向各MTJ元件施加电压以使电流在导电层中流动，从而使施加了电压MTJ元件的存储层的自旋反转的裕量。予以说明，在第2实施方案中，即使改变施加到多个MTJ元件的电压的符号，例如分为施加+V的MTJ元件和施加-V的MTJ元件，使施加了-V的MTJ元件的存储层的自旋反转，也可进一步扩大裕量。该扩大裕量的效果是通过向MTJ元件施加电压而带来的磁各向异性的变化、和自旋注入磁化反转得到辅助的效果中的任一者或者两者混合而产生的。根据耗电量的观点，提高MTJ元件的电阻以使施加电压而产生的磁各向异性的变化的贡献增大是好的，但也存在读出速度下降的缺点。
另一方面，使MTJ元件的电阻下降时，自旋注入磁化反转的辅助贡献增大，读出速度变快，但与只是纯粹由施加电压而产生的磁各向异性的变化的贡献的情况相比，耗电量增大。通过根据存储器的设计来选择什么值的MTJ元件的电阻，可设计出使哪一个辅助效果的贡献变大。在该第2实施方案的磁存储器中，将上述叠层结构用于各MTJ元件的存储层时，裕量进一步扩大，因而更优选。
作为参考层23，希望具有单向各向异性，作为存储层21，希望具有单轴各向异性。另外，其厚度优选为0.1nm～100nm。进一步，这些磁性层的厚度必须是不变成超顺磁性程度的厚度，更希望为0.4nm以上。
另外，这些磁性材料可添加Ag(银)、Cu(铜)、Au(金)、Al(铝)、Mg(镁)、Si(硅)、Bi(铋)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)、Nb(铌)等非磁性元素来调节磁特性，或调节其它，如结晶性、机械特性、化学特性等各种物性。
特别是，在接近非磁性绝缘层22的磁性层中使用MR(磁阻)增大的Co-Fe、Co-Fe-Ni、富Fe的Ni-Fe，在不与非磁性绝缘层22相接的磁性层中使用富Ni的Ni-Fe、富Ni的Ni-Fe-Co等时，可在保持大的MR的状态下，调整开关磁场，因而更优选。
另外，作为非磁性绝缘层22的材料，优选使用AlOx、MgO、Mg-AlOx等氧化物。
另外，作为导电层12a的材料，优选包括存在5d电子以上的外层电子的非磁性重金属元素的金属、或者包含至少一种上述元素的合金等。例如，优选选自Ta、W、Re、Os、Ir、Pt、Au和Ag中的一种元素的金属层、或包含至少一种上述元素的合金、或Cu-Bi等。
另外，作为导电层12a，也可以使用2层以上的叠层结构。在该情况下，优选接近储存层一侧的层的电阻小。在该情况下，MTJ元件正下方的电流量增加，因此与接近存储层一侧的层的电阻高的情况相比，写入电流降低。在导电层12a为两层结构的情况下，作为远离存储层一侧的层，可以包含Hf、Al、Mg、Ti中的至少一种元素，除了上述元素也可以包含B。作为接近存储层一侧的层，优选Ta、W、Re、Os、Ir、Pt、Au和Ag中的一种元素构成的金属、包含至少一种上述元素的合金、或Cu-Bi等。
另外，作为层15的材料，优选由Mg、Al、Si、Hf、稀土元素或它们的合金的氧化物、氮化物构成。更具体地，优选为氧化镁(MgO)、氮化铝(AlN)、氧化铝(AlOx)、氮化硅(SiN)、氧化硅(SiOx)、氧化铪(HfOx)、以及La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb的氧化物或氮化物。予以说明，在上述化学式中，x表示组成比。这些物质的组成不必从化学计量来看是完全正确的组成，例如，可以存在氧、氮等的欠缺或过剩与不足。因此，层15优选包含Mg、Al、Si、Hf和稀土元素中的至少一种元素、以及氧和氮中的至少一种元素。
另外，非磁性绝缘层22的厚度，希望薄至隧道电流流过的程度。然而，如后述的第2实施方案那样，在需要以电压来改变MTJ元件的存储层的矫顽力(即磁各向异性)时，不优选采取太低的面积电阻RA，希望为数十Ωμm2～数千KΩμm2。在该情况下，在面积电阻为数千KΩμm2时，对于存储层的磁化反转来说，电压控制和通过导电层的写入(SOT写入)为主要因素，在面积电阻为数十Ωμm2时，对于存储层的磁化反转来说，电压控制、SOT写入及STT写入的合计为主要因素。
参考层23的材料没有特别限制，优选更稳定地固定在一个方向。作为使磁性层的磁化固定在一个方向上的方法，可使用将多个磁性层层叠了的叠层结构。更具体地，可使用Co(Co-Fe)/Ru(钌)/Co(Co-Fe)、Co(Co-Fe)/Rh(铑)/Co(Co-Fe)、Co(Co-Fe)/Ir(铱)/Co(Co-Fe)、Co(Co-Fe)/Os(锇)/Co(Co-Fe)、Co(Co-Fe)/Re(铼)/Co(Co-Fe)、Co-Fe-B等的无定形材料层/Ru(钌)/Co-Fe、Co-Fe-B等的无定形材料层/Ir(铱)/Co-Fe、Co-Fe-B等的无定形材料层/Os(锇)/Co-Fe、Co-Fe-B等的无定形材料层/Re(铼)/Co-Fe等。
另外，也可以使用(Co/Pt)n/Ru/(Co/Pt)m/(Ta,W,Mo)/CoFeB、(Co/Pt)n/Ir/(Co/Pt)m/(Ta,W,Mo)/CoFeB、(Co/Pt)n/Re/(Co/Pt)m/(Ta,W,Mo)/CoFeB、(Co/Pt)n/Rh/(Co/Pt)m/(Ta,W,Mo)/CoFeB等3个不同的磁性层层叠而成的3层结构。在该3层结构中，m、n表示层叠数。例如，(Co/Pt)n表示将Co/Pt层叠了n层。另外，也可以使用Pd代替Pt。
可进一步与这些叠层结构的参考层邻接地设置反铁磁性层。作为该情况下的反铁磁性层，与上述同样，可以使用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3等。使用该结构时，参考层的磁化更不易受到来自位线和字线的电流磁场的影响，磁化被牢固地固定。另外，可减少来自参考层的漏磁场((杂散磁场)stray field)，改变构成参考层的2层的磁性层的膜厚，由此可调整存储层的磁化偏移。进一步，磁性层的厚度优选为不变成超顺磁性的程度的厚度，更希望为0.4nm以上。
(第2实施方案)
接着，参照图9对根据第2实施方案的磁存储器进行说明。该第2实施方案的磁存储器具有至少一个存储器基元，该存储器基元示于图9。根据该第2实施方案的存储器10具备导电层12a、n(n≥2)个MTJ元件201～20n、晶体管251～25n和晶体管30。
导电层12a具有端子13a和13b。n个MTJ元件201～20n在端子13a和端子13b之间的导电层12a的区域中彼此相离地配置。MTJ元件201～20n分别具备配置在导电层12a上方的参考层23、配置在参考层23与导电层12a之间的存储层21、配置在存储层21与参考层23之间的非磁性绝缘层22。各MTJ元件20i(i＝1，...，n)成为存储1比特的存储器元件，存储器基元成为具有n个比特的1字节基元。该第2实施方案的构成要素的材料可使用与第1实施方案的构成要素的材料相同的材料。另外，在存储器基元内，可配置不用作存储器元件的虚设存储装置(例如，MTJ元件)。
各MTJ元件20i(i＝1，...，n)的参考层23与晶体管25i的源极和漏极的一者连接，晶体管25i的源极和漏极的另一者与第3端子26连接。另外，晶体管30的源极和漏极的一者与端子13a连接，另一者与未图示的控制电路连接。予以说明，也可以如图6B所示的第1实施方案的第1变形例那样，省去与各MTJ元件20i(i＝1，...，n)的参考层23连接的晶体管25i。在该情况下，各MTJ元件20i(i＝1，...，n)的参考层23各自经由第3端子26和未图示的配线(位线)与未图示的控制电路连接。
另外，在第2实施方案中，MTJ元件201～20n的各自的存储层21与导电层12a之间，与图6A所示的第1实施方案同样，配置层15。层15为包含Mg、Al、Si、Hf和稀土元素中的至少一种元素的氧化物或氮化物。即，可以是包含上述至少一种元素的合金的氧化物或氮化物。
在第2实施方案中，与第1实施方案同样，层15配置在包括各MTJ元件20i(i＝1，...，n)正下方的导电层12a的区域的区域上。即，从上方观察时，层15的平面面积大于MTJ元件20的存储层21的平面面积。而且，与写入电流Iw流动的方向交叉的、层15及存储层21各自的侧面间的距离d0优选短于自旋扩散长度。
另外，如图10所示的第2实施方案的变形例那样，可以以覆盖导电层12a的上表面的方式配置层15。予以说明，在第2实施方案的磁存储器中，以至少覆盖邻接的MTJ元件之间的导电层12a的上表面的方式来配置层15即可，可以不完全覆盖导电层12a的上表面。予以说明，也可以如图7B所示的第1实施方案的第3变形例那样，省去与各MTJ元件20i(i＝1，...，n)的参考层23连接的晶体管25i。在该情况下，各MTJ元件20i(i＝1，...，n)的参考层23各自经由配线(位线)与控制电路连接。
(写入方法)
接着，对存储器基元10的第1写入方法进行说明。在本实施方案中，向存储器基元10的写入在两个阶段中进行。以写入(0,1,0,0，...，0,1)作为一个字节信息的情形为例对向存储器基元10的写入进行说明。即，以向MTJ元件202、20n写入信息“1”，向其它MTJ元件写入信息“0”的情形为例进行说明。
首先，使用未图示的控制电路使晶体管30、晶体管251～25n处于导通(ON)的状态，向MTJ元件201～20n的参考层23施加第1电位(例如正电位)，同时使写入电流Iw在导电层12a的端子13a与端子13b之间流动。此时，所有的MTJ元件201～20n的存储层21的磁化稳定性(单轴磁各向异性)变弱，该阈值电流为Ic→Ich。此处，例如选择Ich为Ic/2。即，通过向MTJ元件的参考层施加电压，使单轴磁各向异性降低。在该状态下，通过使写入电流Iw0的(Iw>Iw0>Ich)在导电层12a中流动，向所有MTJ元件201～20n写入信息“0”，即，写入(0，0，0，0，...，0,0)。通常，使阈值电流Ich的1.5倍左右的写入电流流动时，写入错误率可控制在10-11左右，因此成为Iw0～1.5Ich。
接着，通过未图示的控制电路使待写入信息“1”的比特的晶体管、例如晶体管252、25n处于导通(ON)的状态，向MTJ元件202、20n的参考层23施加第2电位(例如正电位)。另外，此时使用未图示的控制电路使晶体管30也处于导通(ON)的状态，使与写入信息“0”时相反方向的写入电流Iw1(Ic>Iw1>Ich)在导电层12a中流动。于是，分别向MTJ单元202、258的存储层21写入信息“1”。此时，与上述同样，成为Iw1～1.5Ich。其结果，能够通过两次的写入操作，写入1字节的信息(0,1,0,0，...，0,1)。予以说明，上述两次写入操作通过未图示的控制电路进行，上述两阶段中进行第1阶段的写入的第1写入电路和进行第2阶段的写入的第2写入电路都包括在未图示的控制电路中。
予以说明，上述第1写入方法是按如下进行：对MTJ元件201～20n的参考层23施加第1电位(例如正电位)，同时使第1写入电流在导电层12a的端子13a与端子13b之间流动，向MTJ元件201～20n中待写入信息的MTJ元件的参考层施加第2电位，同时使与第1写入电流相反方向的第2写入电流在导电层12a的端子13a与端子13b之间流动。
也可以是与该第1写入方法不同的第2写入方法。该第2写入方法与第1写入方法同样以两个阶段进行。首先，对MTJ元件201～20n赋予两种电位，形成容易写入的比特、难以写入的比特。例如，通过对应的晶体管252～25n向激活的比特(MTJ元件)202～20n施加例如正的电位Va，通过对应的晶体管251向失活的比特(MTJ元件)201施加负的电位Vp。此时，使写入电流在导电层12a中例如从第1端子13a向第2端子13b流动。由此，向激活的比特(MTJ元件)202～20n写入信息“0”。随后，经由晶体管251向MTJ元件201施加正的电位Va，同时经由晶体管252～25n向MTJ元件202～20n施加例如负的电位Vp，进一步使写入电流在导电层12a中从第2端子13b向第1端子13a流动。由此，向MTJ元件201写入信息“1”。
该第2写入方法是按如下进行：向磁阻元件201～20n中的第1组磁阻元件的参考层施加第1电位且向磁阻元件201～20n中的与上述第1组不同的第2组磁阻元件的参考层施加与上述第1电位不同的第2电位，同时使第1写入电流在第1端子13a与第2端子13b之间流动，向上述第1组的磁阻元件的参考层施加第2电位且向上述第2组的磁阻元件的参考层施加上述第1电位，同时使与第1写入电流相反方向的第2写入电流在上述第1端子13a与第2端子13b之间流动。
从存储器基元10的读出按如下进行。使晶体管30和晶体管251～25n处于导通(ON)的状态，通过流过晶体管251～25n的电流，测定所选择的比特的电阻，以判别信息。
在上述的情况下，通过MTJ元件的选择使该MTJ元件处于易写的状态，但也能通过MTJ元件的选择来使单轴磁各向异性增大，相反地处于难写的状态。例如，向选择的MTJ元件的参考层23施加负的电位。在该情况下，成为仅非选择的MTJ元件的写入。
根据这样构成的第2实施方案，与第1实施方案同样，通过在MTJ元件与导电层12a之间配置层15，写入电流和写入电流密度的效率良好，能改善写入效率。另外，也可抑制矫顽力Hc的偏差。由于层15也成为导电层12a的蚀刻阻挡体，因此能提供可容易制作薄的导电层的磁存储器。
另外，在第1和第2实施方案及它们的变形例中，MTJ元件的长轴方向与流过导电层12a的电流方向大致正交，但在存储层或参考层的磁化方向垂直的情况下，没有必要改变MTJ元件的形状的长宽比。另外，在磁化方向为面内的情况下，MTJ元件的长轴方向也可以相对于流过导电层12a的电流方向倾斜，在倾斜角θ为30度<θ<90度的情况下，具有写入电流减小的优点。另外，在0度<θ<30度的情况下，虽然写入电流没有怎么减小，但也具有写入速度提高的优点，以该观点，在任一情况下，对于减少耗电量都是有利的。
予以说明，在第1实施方案及其变形例中，当使F为最小加工尺寸时，存储器基元的尺寸是12F2。然而，在第2实施方案及其变形例的存储器基元中，可成为6F2，与第1实施方案及其变形例相比，可减小存储器基元的占有面积。
在第1和第2实施方案及其变形例中，使用MTJ元件作为存储器元件，但也可使用非磁性绝缘层22为非磁性金属层的磁阻元件。
实施例
以下，参照实施例更详细地说明实施方案。
(第1实施例)
首先，作为根据第1实施例的磁存储器，对图6A所示的第1实施方案的存储器基元，通过改变层15的材料制成试样1～试样14，在300℃进行退火。使用CoFeB作为MTJ元件20的存储层21，使用MgO作为非磁性绝缘层22，使用CoFe作为参考层23。
试样1使用厚度6.0nm的β-Ta作为导电层(SO层)12a，不形成层15。试样2使用厚度6.0nm的W作为导电层12a，不形成层15。
试样3使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.95nm的MgOx作为层15。
试样4使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.9nm的AlOx作为层15。
试样5使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.95nm的SiN作为层15。
试样6使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.98nm的HfOx作为层15。
试样7使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.95nm的GdOx作为层15。
试样8使用厚度6.0nm的β-Ta作为导电层12a，使用厚度0.98nm的ErOx作为层15。
试样9使用厚度6.0nm的β-W作为导电层12a，使用厚度0.9nm的MgOx作为层15。
试样10使用厚度6.0nm的β-W作为导电层12a，使用厚度0.93nm的AlOx作为层15。
试样11使用厚度6.0nm的β-W作为导电层12a，使用厚度0.9nm的SiN作为层15。
试样12使用厚度6.0nm的β-W作为导电层12a，使用厚度0.92nm的HfOx作为层15。
试样13使用厚度6.0nm的β-W作为导电层12a，使用厚度0.95nm的GdOx作为层15。
试样14使用厚度6.0nm的β-W作为导电层12a，使用厚度0.96nm的ErOx作为层15。
图11中示出了测定试样1～试样14中由CoFeB构成的存储层21中出现的非磁性的层(死层(dead layer))的厚度及存储层的饱和磁化Ms的结果。如从图11可知的那样，通过在MTJ元件与导电层12a之间插入层15，可使由CoFeB的存储层21中出现的非磁性的层(死层)的厚度不足0.1nm，可抑制磁电阻特性的降低。另外，插入了层15的试样3～14与未插入层15的试样1和2相比，可使饱和磁化减小。
图12中示出了在上述试样3、试样7、试样10、试样11和试样14的各自中，使由CoFeB构成的存储层21的厚度变化为1.1nm、1.2nm、1.4nm、1.6nm时矫顽力的测定结果。予以说明，各试样为与图5中说明的试样相同的尺寸，即60nm×180nm。如从图12可知的那样，可知通过插入层15，与图5所示的试样相比较，可降低矫顽力Hc的偏差。
(第2实施例)
对第2实施例进行说明。制作为第1实施例中说明的试样1～试样14的各自的MTJ元件、且具有厚度1.2nm的由CoFeB构成的存储层的MTJ元件，通过在导电层SO中流动的电流，向各自的MTJ元件进行写入。图13中示出了对向插入了层15的试样3和未插入层15的试样1进行写入的评价结果。图13的横轴表示SO层中流动的电流，纵轴表示电阻。在图15中，实线表示插入了层15的试样3的情况，用虚线表示试样1的情况。予以说明，各试样的SO层的宽度都为600nm。
如从图13可知的那样，可知插入了层15的试样3与未插入层15的试样1相比，写入电流减小。
另外，图14示出求出了试样1～试样14的各自的MTJ元件的写入电流的结果。在图14中，写入电流记载为相同试样的5个MTJ元件的写入电流Ic的平均值。如从图14可知的那样，在SO层的材质相同的试样中，形成了层15的情况与不形成层15的情况相比，写入电流Ic明显减小。认为这与存储层中出现的非磁性的层(死层)减少、及自旋吸收效果的效率提高有关。
(第3实施例)
对第3实施例进行说明。制作为第1实施例中说明的试样3、4、10、11、13各自的MTJ元件、且作为具有厚度1.2nm的由CoFeB构成的存储层的MTJ元件而改变了层15的厚度的试样，通过导电层SO中流动的电流向各自的MTJ元件进行写入试验。图15中示出了对该写入电流Ic的层15的厚度依存性的评价结果。
如从图15可知的那样，层15的厚度为1.15nm时，写入电流急剧增大。因此，层15的厚度优选为1nm以下，更优选为0.9nm以下。
(第4实施例)
作为第4实施例的磁存储器，制作图9所示的第2实施方案的存储器基元。该第4实施例的存储器基元具有在导电层12a中配置例如4个MTJ元件20的结构。该导电层12a由厚度为10nm、宽度(与写入电流交叉方向的尺寸)为600nm的Ta形成。作为各MTJ元件20的存储层21，分别制作具有面内磁化的、为单层结构的存储器基元以及为叠层结构的存储器基元。作为单层结构的存储层21，制作厚度1.2nm的由CoFeB构成的存储层21。另外，制作3种具有叠层结构的存储层21。例如，制作了CoFeB(1.2)/Cu/CoFeB(1.2)作为第1叠层结构，制作了FeB(1.2)/Cr/FeB(1.2)作为第2叠层结构，制作了NiFe(1.2)/Ru/NiFe(0.8)/Ta(0.3)/CoFeB(0.8)作为第3叠层结构。予以说明，括号中的数字表示各层的厚度(nm)。例如，CoFeB(1.2)表示厚度1.2nm的CoFeB。
图16中示出了在上述多个存储器基元中的一个存储器基元中，将施加到MTJ元件的参考层23的电压设为0V时在导电层12a中流动的电流ISO作为横轴，将MTJ元件的电阻值作为纵轴，MTJ元件的存储层的磁化反转特性。在将图9中写入电流Iw的箭头所示方向设为正方向，相反方向设为负方向时，以图16的实线所示的磁化反转特性表示在正方向流动的电流ISO,switching+，以虚线所示的磁化反转特性表示在负方向流动的电流ISO,switching-。
另外，求出在各存储器基元中，施加到MTJ元件的电压与在导电层12a中流动并观察到磁化反转的电流值ISO,switching之间的关系。图17中示出了对于具备具有厚度1.2nm的由CoFeB构成的单层结构作为存储层21的MTJ元件的存储器基元，和具备具有FeB(1.2)/Cr/FeB(1.2)的叠层结构作为存储层21的MTJ元件的存储器基元，将施加到MTJ元件的电压VMTJ作为纵轴、将在导电层12a中流动并观察到磁化反转的电流值ISO,switching作为横轴而观察到的特性。
在图17中，用“P”表示的区域表示存储器基元内的所有MTJ元件的存储层21与参考层23的磁化方向处于彼此平行的状态，用“AP”表示的区域表示存储器基元内的所有MTJ元件的存储层21与参考层23的磁化方向处于彼此反平行的状态，用“P/AP”表示的区域表示在存储器基元中，存在存储层21与参考层23的磁化方向处于彼此平行状态的MTJ元件和处于反平行状态的MTJ元件。
如从图17可知的那样，与存储层为单层结构的情况相比，在具有叠层结构的情况下电压相对于电流的斜率增大。即，具有叠层结构的情况下施加到MTJ元件的电压的效果增大。因此，串扰的裕量，即抑制存储器基元中的MTJ元件的误写入的裕量增大。
予以说明，存储层具有叠层结构的其它存储器基元，即存储层为CoFeB(1.2)/Cu/CoFeB(1.2)时的存储器基元、存储层为NiFe(1.2)/Ru/NiFe(0.8)/Ta(0.3)/CoFeB(0.8)时的存储器基元也能获得同样良好的特性。
另外，在具备存储层具有叠层结构的MTJ元件的存储器基元中，作为分别施加到想要反转存储层的磁化方向的MTJ元件和不想反转存储层的磁化方向的MTJ元件的电压，使用绝对值相同而符号相反的电压。例如可知，通过向想要反转的MTJ元件的参考层施加-V的电压、向不想反转的MTJ元件的参考层施加+V的电压，可进一步增大裕量。
另外，制作了具有垂直磁化的MTJ元件来作为MTJ元件。作为各MTJ元件20的存储层21，分别制作了具有垂直磁化的、为单层结构的存储器基元和为叠层结构的存储器基元。作为单层结构的存储层21，制作了由CoFeB构成的存储层。另外，作为具有叠层结构的存储层21，制作了5种叠层结构。例如，制作了Co(Fe)(B)/Pt/Co(Fe)(B)作为第1叠层结构，制作了Co(Fe)(B)/Pd/Co(Fe)(B)作为第2叠层结构，制作了Co(Fe)(B)/Ni/Co(Fe)(B)作为第3叠层结构，制作了Co(Fe)(B)/Ni/Co(Fe)(B)作为第4叠层结构，制作了CoPt/Ru/CoPt叠层/(Ta、W、Mo)/CoFeB作为第5叠层结构。在具备具有垂直磁化的MTJ元件的存储器基元中，也观测到与图17所示的具有面内磁化的情况同样的倾向，从扩大裕量的观点出发，可知优选使用叠层结构的存储层。
对上述第1和第2实施方案和它们的实施例进行说明。然而，本发明并不限于这些具体例。例如，关于构成MTJ元件和SO层的具体材料、厚度、形状、尺寸等，只要通过本领域技术人员适当选择就可与本发明同样地实施、获得同样的效果的都包括在本发明的范围之内。
(第3实施方案)
参照图18对根据第3实施方案的磁存储器进行说明。图18是第3实施方案的磁存储器的电路图。该第3实施方案的磁存储器具备存储器基元MC配置为阵列状的存储器基元阵列100、与配置在同一列方向的存储器基元MC对应设置的两条字线WL1和WL2、与配置在同一行方向的存储器基元MC对应设置的三条位线BL1、BL2和BL3、字线选择电路110、位线选择电路120a、120b、写入电路130a、130b、以及读出电路140a、140b。
各存储器基元MC为图6A所示的第1实施方案的磁存储器的存储器基元10，具备晶体管25、30。如图6A所示那样，存储器基元10具有导电层12a和磁阻元件(MTJ元件)20。予以说明，在第3实施方案的存储器基元10中，图6A所示的导电层12b被省去，端子13a被配置在导电层12a上。
磁阻元件20的一端经由层15与导电层12a连接，另一端与晶体管25的源极和漏极中的一者连接。晶体管25的源极和漏极中的另一者与位线BL1连接，栅极与字线WL1连接。导电层12a的第1端子(图6A的端子13a)与晶体管30的源极和漏极中的一者连接，第2端子(图6A的端子13b)与位线BL3连接。晶体管30的源极和漏极中的另一者与位线BL2连接，栅极与字线WL2连接。
(写入操作)
接着，对向存储器基元的写入进行说明。首先，以进行写入的存储器基元MC的晶体管30处于导通的状态的方式，字线选择电路110向与该晶体管30的栅极连接的字线WL2施加高电平电位。此时，上述存储器基元MC所属的列的其它存储器基元MC中的晶体管30也处于导通状态。然而，与上述存储器基元MC内的晶体管30的栅极连接的字线WL1以及对应于其它列的字线WL1、WL2分别被施加低电平电位。
接着，通过位线选择电路120a、120b，选择与进行写入的存储器基元MC连接的位线BL2和BL3。然后，在该被选择的位线BL2和BL3中，通过写入电路130a、130b使写入电流从位线选择电路120a和位线选择电路120b中的一者向另一者流动。通过该写入电流，磁阻元件20的存储层21(参照图6A)的磁化方向可发生磁化反转，进行写入。予以说明，如果使写入电流从位线选择电路120a和位线选择电路120b中的另一者向一者流动，磁阻元件20的存储层21(参照图6A)的磁化方向可向与前述情况相反的方向磁化反转，进行写入。
(读出操作)
接着，对从存储器基元读出的操作进行说明。首先，向与进行读出的存储器基元MC连接的字线WL1施加高电平电位，使上述存储器基元MC内的晶体管25处于导通状态。此时，上述存储器基元MC所属的列的其它存储器基元MC中的晶体管25也处于导通状态。然而，与上述存储器基元MC内的晶体管30的栅极连接的字线WL2以及与其它列对应的字线WL1、WL2分别被施加低电平电位。
接着，通过位线选择电路120a、120b，选择与进行读出的存储器基元MC连接的位线BL1和BL3。然后，在该选择的位线BL1和位线BL3中，通过读出电路140a、140b，使读出电流从位线选择电路120a和位线选择电路120b中的一者向另一者流动。此时，例如，通过读出电路140a、140b检测上述选择的位线BL1和BL3之间的电压，可检测出磁阻元件20的存储层21(参照图6A)与参考层23之间磁化方向是处于彼此平行的状态(相同方向)，还是处于彼此反平行的状态(相反方向)。即，可以进行读出。
予以说明，字线选择电路110、位线选择电路120a、120b、写入电路130a、130b以及读出电路140a、140b包括在第1和第2实施方案中说明的控制电路中。
该第3实施方案也与第1实施方案同样，使用了导电层12a的写入电流和电流密度的效率提高，可改善写入效率。另外，也可抑制矫顽力Hc的偏差。由于层15也成为导电层12a的蚀刻阻挡体，因此能提供可容易制作薄导电层的磁存储器。
虽然说明了本发明的几个实施方案，但这些实施方案作为例子提出，并不旨在限制本发明的范围。这些实施方案可以以其它各种方式实施，可在不脱离本发明的宗旨的范围内进行各种省略、置换、变更。这些实施方案及其变形与包含在本发明的范围和宗旨内同样，也包含在权利要求书记载的发明及其等同的范围内。

Claims (13)

1.磁存储器，其具备：
第1至第3端子；
导电性的第1非磁性层，该第1非磁性层具有第1至第3部分，所述第1部分位于所述第2部分与所述第3部分之间，所述第2部分与所述第1端子电连接，所述第3部分与所述第2端子电连接；
第1磁阻元件，该第1磁阻元件具有与所述第3端子电连接的第1磁性层、配置在所述第1磁性层与所述第1部分之间的第2磁性层、以及配置在所述第1磁性层与所述第2磁性层之间的第2非磁性层；和
第1层，该第1层至少配置在所述第1部分与所述第2磁性层之间，包含Mg、Al、Si、Hf和稀土元素中的至少一种元素、以及氧和氮中的至少一种元素。
2.权利要求1所述的磁存储器，其还具备：
第1电路，该第1电路向所述第3端子施加电压，同时使写入电流在所述第1端子与所述第2端子之间流动；和
第2电路，该第2电路使读出电流在所述第3端子与所述第1端子之间流动。
3.权利要求1所述的磁存储器，其还具备：
第4端子；
第2磁阻元件，该第2磁阻元件具有与所述第4端子电连接的第3磁性层、第4磁性层、配置在所述第3磁性层与所述第4磁性层之间的第3非磁性层；和
第2层，该第2层包含Mg、Al、Si、Hf和稀土元素中的至少一种元素、以及氧和氮中的至少一种元素；
所述第1非磁性层还具有配置在所述第1部分与所述第2部分之间的第4部分，
所述第4磁性层配置在所述第3非磁性层与所述第4部分之间，
所述第2层配置在所述第4部分与所述第4磁性层之间。
4.权利要求3所述的磁存储器，其中，所述第1层与所述第2层彼此连接。
5.权利要求3所述的磁存储器，其中，所述第1层与所述第2层彼此相离地配置。
6.权利要求3至5中任一项所述的磁存储器，其还具备如下电路：向所述第3和第4端子施加第1电位，同时使第1写入电流在所述第1端子与第2端子之间流动；向与所述第1和第2磁阻元件中待写入数据的磁阻元件连接的所述第3端子或所述第4端子施加第2电位，同时使与第1写入电流相反方向的第2写入电流在所述第1端子与第2端子之间流动。
7.权利要求3至5中任一项所述的磁存储器，其还具备如下电路：向所述第3端子施加第1电位并向所述第4端子施加与所述第1电压不同的第2电位，同时使第1写入电流在所述第1端子与第2端子之间流动；向所述第3端子施加所述第2电位并向所述第4端子施加所述第1电位，同时使与所述第1写入电流相反方向的第2写入电流在所述第1端子与第2端子之间流动。
8.权利要求1至7中任一项所述的磁存储器，其中，所述第1层的厚度为1nm以下。
9.权利要求1至8中任一项所述的磁存储器，其中，所述第1层包含氧化镁、氮化铝、氧化铝、氮化硅、氧化硅和氧化铪的任一种，或包含La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm和Yb中的至少一种元素、以及氧和氮中的至少一种元素。
10.权利要求1至9中任一项所述的磁存储器，其中，所述第1层面面向所述第1非磁性层的面的面积大于所述第2磁性层面向所述第1层的面的面积。
11.权利要求1至10中任一项所述的磁存储器，其中，所述第2磁性层具备：第5磁性层、配置在所述第5磁性层与所述第1层之间的第6磁性层、配置在所述第5磁性层与所述第6磁性层之间的第4非磁性层。
12.权利要求1至11中任一项所述的磁存储器，其中，所述第1非磁性层包含Ta、W、Re、Os、Ir、Pt、Au和Ag中的至少一种元素，或包含Cu-Bi。
13.权利要求1至12中任一项所述的磁存储器，其还具备与所述第3端子电连接的第1开关元件和与所述第2端子电连接的第2开关元件。
CN201710109879.7A 2016-08-04 2017-02-28 磁存储器 Pending CN107689416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016153898A JP6374452B2 (ja) 2016-08-04 2016-08-04 磁気メモリ
JP2016-153898 2016-08-04

Publications (1)

Publication Number Publication Date
CN107689416A true CN107689416A (zh) 2018-02-13

Family

ID=61070118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710109879.7A Pending CN107689416A (zh) 2016-08-04 2017-02-28 磁存储器

Country Status (4)

Country Link
US (2) US20180040807A1 (zh)
JP (1) JP6374452B2 (zh)
CN (1) CN107689416A (zh)
TW (1) TWI633542B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880344A (zh) * 2018-09-06 2020-03-13 东芝存储器株式会社 磁存储装置
CN110890396A (zh) * 2018-09-10 2020-03-17 东芝存储器株式会社 磁存储装置
CN111223506A (zh) * 2018-11-27 2020-06-02 中电海康集团有限公司 基于自旋轨道矩的mram存储单元及存储阵列
WO2021036446A1 (zh) * 2019-08-30 2021-03-04 浙江驰拓科技有限公司 测试结构和测试方法
CN112466358A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 磁性隧道结存储器
CN112599556A (zh) * 2019-09-17 2021-04-02 铠侠股份有限公司 磁性存储器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998268B1 (ko) * 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
JP6280195B1 (ja) * 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
JP6416180B2 (ja) 2016-12-16 2018-10-31 株式会社東芝 磁気記憶装置
JP6642773B2 (ja) * 2017-09-07 2020-02-12 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、及びスピン流磁化反転素子の製造方法
FR3078443B1 (fr) * 2018-02-23 2023-01-13 Commissariat Energie Atomique Jonction tunnel magnetique a anisotropie de forme perpendiculaire et variabilite minimisee, point memoire et element logique comprenant la jonction tunnel magnetique, procede de fabrication de la jonction tunnel magnetique
WO2019167575A1 (ja) * 2018-02-28 2019-09-06 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2019230341A1 (ja) * 2018-05-31 2019-12-05 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
KR102517332B1 (ko) * 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
JP6946252B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
JP6946253B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
JP6952672B2 (ja) 2018-11-28 2021-10-20 株式会社東芝 磁気記憶装置
EP3671749B1 (en) * 2018-12-20 2021-08-11 IMEC vzw Stt-assisted sot-mram bit cell
KR102650546B1 (ko) 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
WO2020166141A1 (ja) * 2019-02-13 2020-08-20 国立大学法人東北大学 磁性積層膜、磁気メモリ素子及び磁気メモリ
US20220115439A1 (en) * 2019-02-15 2022-04-14 Applied Materials, Inc. Magnetic memory devices and methods of formation
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
US11469267B2 (en) 2019-05-17 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT MRAM having dielectric interfacial layer and method forming same
US11177430B2 (en) * 2019-06-17 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
US10916282B2 (en) * 2019-06-20 2021-02-09 International Business Machines Corporation Control of switching trajectory in spin orbit torque devices by micromagnetic configuration
CN112186098B (zh) * 2019-07-02 2023-04-07 中电海康集团有限公司 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
JP2021015839A (ja) * 2019-07-10 2021-02-12 Tdk株式会社 磁気メモリ及び磁気メモリの制御方法
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
JP2021034480A (ja) * 2019-08-21 2021-03-01 国立大学法人東京工業大学 磁気記録デバイス
US11502246B2 (en) 2020-06-04 2022-11-15 Samsung Electronics Co., Ltd. Magnetoresistive device, magnetic memory, and method of fabricating a magnetoresistive device
TWI751728B (zh) 2020-10-07 2022-01-01 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件
US20220406798A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Neuromorphic ferroelectric field effect transistor (fefet) device with anti-ferroelectric buffer layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280339A1 (en) * 2011-02-16 2012-11-08 Avalanche Technology, Inc. PERPENDICULAR MAGNETIC TUNNEL JUNCTION (pMTJ) WITH IN-PLANE MAGNETO-STATIC SWITCHING-ENHANCING LAYER
CN102800803A (zh) * 2011-05-23 2012-11-28 索尼公司 存储元件和存储设备
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
US20140121649A1 (en) * 2012-10-28 2014-05-01 Wayne A. Calco Wound dressing assembly with absorbent layer
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
WO2016011435A1 (en) * 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US20160043305A1 (en) * 2014-08-06 2016-02-11 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7881104B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
US8541855B2 (en) * 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
JP5490167B2 (ja) * 2012-03-23 2014-05-14 株式会社東芝 磁気メモリ
US9373775B2 (en) * 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US9691458B2 (en) * 2013-10-18 2017-06-27 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9384812B2 (en) * 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120280339A1 (en) * 2011-02-16 2012-11-08 Avalanche Technology, Inc. PERPENDICULAR MAGNETIC TUNNEL JUNCTION (pMTJ) WITH IN-PLANE MAGNETO-STATIC SWITCHING-ENHANCING LAYER
CN102800803A (zh) * 2011-05-23 2012-11-28 索尼公司 存储元件和存储设备
CN104704564A (zh) * 2012-08-06 2015-06-10 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
CN103633239A (zh) * 2012-08-26 2014-03-12 三星电子株式会社 磁存储器及其提供方法和编程方法
US20140121649A1 (en) * 2012-10-28 2014-05-01 Wayne A. Calco Wound dressing assembly with absorbent layer
CN104051611A (zh) * 2013-03-14 2014-09-17 三星电子株式会社 磁存储器及其提供方法和编程方法
WO2016011435A1 (en) * 2014-07-17 2016-01-21 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US20160043305A1 (en) * 2014-08-06 2016-02-11 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880344A (zh) * 2018-09-06 2020-03-13 东芝存储器株式会社 磁存储装置
CN110880344B (zh) * 2018-09-06 2023-10-27 铠侠股份有限公司 磁存储装置
CN110890396A (zh) * 2018-09-10 2020-03-17 东芝存储器株式会社 磁存储装置
CN110890396B (zh) * 2018-09-10 2023-10-31 铠侠股份有限公司 磁存储装置
CN111223506A (zh) * 2018-11-27 2020-06-02 中电海康集团有限公司 基于自旋轨道矩的mram存储单元及存储阵列
CN111223506B (zh) * 2018-11-27 2021-08-20 中电海康集团有限公司 基于自旋轨道矩的mram存储单元及存储阵列
WO2021036446A1 (zh) * 2019-08-30 2021-03-04 浙江驰拓科技有限公司 测试结构和测试方法
CN112599556A (zh) * 2019-09-17 2021-04-02 铠侠股份有限公司 磁性存储器
CN112599556B (zh) * 2019-09-17 2023-12-19 铠侠股份有限公司 磁性存储器
CN112466358A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 磁性隧道结存储器

Also Published As

Publication number Publication date
US20180145247A1 (en) 2018-05-24
US20180040807A1 (en) 2018-02-08
TWI633542B (zh) 2018-08-21
JP6374452B2 (ja) 2018-08-15
JP2018022796A (ja) 2018-02-08
TW201805944A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107689416A (zh) 磁存储器
US10978234B2 (en) Magnetic stack, multilayer, tunnel junction, memory point and sensor comprising such a stack
CN107403821B (zh) 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜
JP4693450B2 (ja) 磁気抵抗効果素子および磁気メモリ
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
JP5433284B2 (ja) Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP4371781B2 (ja) 磁気セル及び磁気メモリ
KR101312900B1 (ko) 기억 소자 및 메모리
JP4682998B2 (ja) 記憶素子及びメモリ
US7486486B2 (en) Magnetic device to reduce reversal current in current-driven magnetic reversal and magnetic memory using same
CN102403027B (zh) 存储元件和存储装置
CN100533589C (zh) 磁单元和磁存储器
CN101452991B (zh) 具有热辅助写入的磁元件
JP4080982B2 (ja) 磁気メモリ
US20150008550A1 (en) Magnetic memory element
JP4277870B2 (ja) 記憶素子及びメモリ
US20130059168A1 (en) Magnetoresistance Device
US10490736B2 (en) Magnetic memory
US20220139435A1 (en) Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
CN102403024B (zh) 存储元件和存储装置
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2006108316A (ja) 記憶素子及びメモリ
JP2004023015A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
Akmaldinov Ferromagnetic/antiferromagnetic exchange bias nanostructures for ultimate spintronic devices
CN114730829A (zh) 压控层间交换耦合磁阻存储器设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180213