JP2021034480A - 磁気記録デバイス - Google Patents

磁気記録デバイス Download PDF

Info

Publication number
JP2021034480A
JP2021034480A JP2019151364A JP2019151364A JP2021034480A JP 2021034480 A JP2021034480 A JP 2021034480A JP 2019151364 A JP2019151364 A JP 2019151364A JP 2019151364 A JP2019151364 A JP 2019151364A JP 2021034480 A JP2021034480 A JP 2021034480A
Authority
JP
Japan
Prior art keywords
magnetic
layer
recording device
spin
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019151364A
Other languages
English (en)
Inventor
ナム ハイ ファム
Nam Hai Pham
ナム ハイ ファム
フィン ズィカン グエン
Duy Khang Nguyen Huynh
フィン ズィカン グエン
孝典 白倉
Takanori SHIROKURA
孝典 白倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2019151364A priority Critical patent/JP2021034480A/ja
Publication of JP2021034480A publication Critical patent/JP2021034480A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】高いUMR比を有する磁気記録デバイスを提供する。【解決手段】磁気記録デバイス300は、記憶セル302を備える。記憶セル302は、非磁性層314と、非磁性層314に接合されたデータの記録を行う強磁性層312とを含む積層構造310を有する。強磁性層312は、非磁性層314のスピンホール効果によって注入される純スピン流の量子化軸と平行な磁化容易軸を有する。注入される純スピン流のスピン軌道トルクによる強磁性層の磁化反転が、データ書き込みに用いられ、強磁性層中のマグノン励起・吸収とスピン無秩序散乱によるUMR(一方向性磁気抵抗)効果が読み出しに用いられる。【選択図】図3

Description

本発明は、磁気記録デバイスに関する。
IT機器の待機電力を削減するため、磁気抵抗効果を利用した不揮発性メモリである磁気抵抗メモリ(MRAM:Magnetoresistive Random Access Memory)が注目されている。MRAMの記録セルは絶縁層を2種類の強磁性層で挟んだ3層構造からなる。2種の強磁性層のうち、磁化の向きが固定されている層を固定層、磁化の向きが可変な層を自由層と呼び、自由層の磁化の向きを制御することでデータを記録する。
データの書込みにはスピン流が用いられており、スピン流の生成方式は2種類に大別される。1つ目は、固定層に電流を印加してスピン流を生成するスピントランスファートルク(STT)方式である。2つ目は、自由層に別途接合されたスピン流源に電流を印加してスピンホール効果によるスピン流を生成するスピン軌道トルク(SOT)方式である。スピン流源層はスピン軌道相互作用の強い材料で構成され、重金属(HM)やトポロジカル絶縁体(TI)が候補となっている。STT方式は二端子回路として動作するが、SOT方式は基本的に三端子回路である。したがって、SOT方式は周辺回路が複雑化するという欠点がある。しかし、SOT方式はSTT方式よりも書込み時間が1桁程度短くできること、またスピン流生成効率が高い材料をスピン注入源に利用できるため、書込み時の消費エネルギーを抑えられるという利点がある。
一方、データの読出しには、STT方式、SOT方式ともにトンネル磁気抵抗(TMR)効果を利用する。TMR効果により、各層の磁化が平行なとき記録セルの抵抗値は最小、反平行なとき最大となる。各層の磁化が平行から反平行に変化した際の抵抗変化率はTMR比と呼ばれており、TMR比が大きいほどデータの読出しが容易となる。したがって、STT方式、SOT方式ともに大きなTMR比が求められる。
大きなTMR比を得るためには、2種の強磁性層と絶縁層の材料の組み合わせが重要である。大きなTMR比が得られる材料の組み合わせとして、両強磁性層にCoFeB(ホウ素をドープした鉄コバルト合金)を、絶縁層に、MgO(酸化マグネシウム)を用いるものが知られている。しかし、STT−MRAM、SOT−MRAMのさらなる高性能化が求められる中で、CoFeBとMgOの組み合わせを超える実用的な材料は発見されていない。したがって、TMR効果を用いるSTT−MRAM、SOT−MRAMは、材料自由度が著しく低いという問題がある。
また、書込み電流の低減およびデータの熱揺らぎ耐性を向上させるため、STT−MRAM、SOT−MRAMの両強磁性層は垂直磁化を有することが望ましい。しかし、非特許文献1にあるように、大きなTMR比と垂直磁化を両立するためにはSTT方式で30層、SOT方式ではそれにスピン流源層を加えた31層の複雑な積層構造をとる必要がある。さらに、各層はオングストロームオーダーでの精密な膜厚制御が要求されるため、歩留の低下や製造コストの増加が問題となる。
US2018−0166500A1 国際公開WO2018−204785A1
2014 IEEE International Electron Devices Meeting,San Francisco,CA,2014,pp. 33.2.1−33.2.4. Nature Physics 11,570(2015). Thin Solid Films 216,162(1992). Physics Review Letter 121,087207(2018).
STT−MRAM、SOT−MRAMにおける材料自由度の低下や、構造の複雑化という問題点は、データの読出しにTMR効果を利用することに起因している。これら問題点を解決するため、データの読出しにTMR効果を用いない新たな磁気記録デバイスが提案された(特許文献1)。特許文献1の記録セルは強磁性層とスピン軌道相互作用の強い材料からなる非磁性層の2層からなり、データは磁性層の磁化の向きとして記録される。非特許文献1のデバイスは、物理的に直接接触していない複数の強磁性層を備えることにより多値化が可能である(特許文献2)。データの書込みはSOT−MRAMと同様、非磁性層のスピンホール効果によって注入される純スピン流により行う。一方、データの読出しには、界面のスピン散乱に起因した一方向性磁気抵抗(UMR)効果を用いる。本明細書では、界面のスピン散乱に起因したUMR効果を界面スピン散乱UMR効果と呼称する。
図1(a)、(b)は、界面スピン散乱UMR効果の原理を示す図である。非特許文献2で報告されているように、界面スピン散乱UMR効果は強磁性層111と非磁性層110の接合界面で起こる。非磁性層110に電流を印加すると、スピン軌道相互作用により非磁性層表面にスピン蓄積113、114が生じる。このとき、強磁性層111と非磁性層110の界面スピン蓄積113のスピン偏極方向と、強磁性層111の磁化Mの相対角度に応じて、界面における伝導電子112の散乱確率が変化する。
図1(a)では、強磁性層111の磁化Mは、紙面手前方向を向いており、図1(b)では、磁化Mは紙面奥行き方向を向いている。また図1(a)、(b)ともに、界面スピン蓄積113の磁気モーメントは、紙面手前方向を向いている。
図1(a)に示すように、蓄積スピン113の磁気モーメントの向きと、強磁性層111の磁化Mの向きが平行なとき、散乱確率が低くなる。反対に、図1(b)に示すように、反平行なとき散乱確率が高くなる。この界面での散乱確率の変化は、記録セルの抵抗値の変化として現れる。したがって、界面スピン散乱UMR効果を用いて、強磁性層111の磁化の向きを抵抗値として読み出すことができる。
特許文献1の記憶セルは強磁性層と非磁性層の積層構造であり、STT−MRAM、SOT−MRAMの構造よりも非常に簡便である。また、SOT方式と同様の磁化反転方式を二端子回路で動作可能である。さらに、特許文献1や非特許文献2で報告されているように、強磁性層と非磁性層の材料として様々な組み合わせが可能であり、材料自由度が高い。
しかし、界面スピン散乱UMR効果には抵抗変化が極めて小さいという欠点がある。抵抗の最大値と最小値の変化率であるUMR比は0.005%程度であり、実用化に必要な抵抗変化率である1%よりも3桁程度小さい(非特許文献3)。したがって、界面スピン散乱UMR効果は実用的ではなく、異なる機構に起因したUMR効果の利用が不可欠である。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、高いUMR比を有する磁気記録デバイスの提供にある。
本発明のある態様は磁気記録デバイスに関する。磁気記録デバイスは、抵抗率の高い強磁性体からなる強磁性層と、抵抗率が高く強いスピン軌道相互作用を有する非磁性体からなる非磁性層の積層構造を備える。データは強磁性層の磁化の向きで記録される。データの書込みは、強磁性層に接合された非磁性層からのスピン注入により生じるSOTで行われる。一方、データの読出しには、強磁性体中のマグノンによるスピン無秩序散乱に起因したUMR効果を利用する。本明細書では、強磁性体中のマグノンによるスピン無秩序散乱に起因したUMR効果を、「マグノンUMR効果」と呼称する。
本発明によれば、高いUMR比を有する磁気記録デバイスを提供できる。
図1(a)、(b)は、界面スピン散乱UMR効果の原理を示す図である。 図2(a)〜(c)は、マグノンUMR効果の原理を説明する図である。 実施の形態に係る磁気記録デバイスを示す図である。 2ビットセルを有する磁気記録デバイスを示す図である。 図5(a)、(b)は、作製したサンプルの構造を示す図である。 図6(a)、(b)は、図5(a)、(b)の2つのサンプルについて、マグノンUMR効果によるUMR比を測定した結果を示す図である。 評価に用いた測定回路の回路図である。 図8(a)、(b)は、図5(a)、(b)の2つのサンプルにおけるUMR比の温度依存性および電流密度J依存性を示す図である。
(マグノンUMR効果の原理)
図2(a)〜(c)は、マグノンUMR効果の原理を説明する図である。マグノンUMR効果は、図2(a)には、強磁性層212と非磁性層214の積層構造210が示される。マグノンUMR効果は、(i)非磁性層214と強磁性層212の界面216におけるマグノンの励起・吸収と、(ii)強磁性層212の内部218におけるマグノンによる伝導電子のスピン無秩序散乱の複合的な現象として把握される。図2(b)、(c)には、界面216と、強磁性層212の内部218の様子が拡大して示される。
本明細書では、多数キャリアが電子の場合を例にとり単に伝導電子と称する、本発明の多数キャリアは電子に限定されるものではなく、正孔であってもよく、この場合、マグノンと正孔のスピン無秩序散乱が重要となる。
図2(b)、(c)を参照して、界面216におけるマグノンの励起・吸収について説明する。非磁性層214に電流を印加すると強磁性層212にスピン220が注入される。注入スピン220の向きは、電子の磁気モーメント222と同じ向きに定義した。このとき、強磁性層212の磁化Mの微視的構成要素である局在電子の磁気モーメント222は注入スピン220と相互作用し、角運動量の交換を起こす。この角運動量交換により、磁気モーメント222の揺らぎの増大・減少が起こる。磁気モーメント222の揺らぎの量子はマグノンである。従って、磁気モーメント222の揺らぎの増大はマグノン励起に対応し、揺らぎの減少はマグノン吸収に対応する。
図2(b)、(c)に示すように、マグノンの励起・吸収確率は注入スピン220と磁気モーメント222の相対角度に依存する。具体的には、図2(b)に示すように、注入スピン220と磁気モーメント222が平行なときマグノン吸収確率が励起確率よりも大きくなり、図2(c)に示すように、反平行なときマグノン励起確率が吸収確率よりも大きくなる。つまり、スピン220と磁気モーメント222が平行なときはマグノンが少なくなり、反平行なときマグノンが多くなる。つまり強磁性層212における磁化M(磁気モーメント222)の向きを変化させることにより、マグノンの量を制御できる。
次に、強磁性層212の内部218のマグノンによる伝導電子224のスピン無秩序散乱について説明する。強磁性層212内部を流れる伝導電子224は、s、p−dまたはs、p−f交換相互作用により、磁気モーメント222の向きに依存したスピン無秩序散乱を受ける。このとき、伝導電子224は、マグノンが多いほど磁気モーメント222から大きな散乱を受けるため、抵抗が高くなる。上述のようにマグノンの多寡は注入スピン220と磁気モーメント222の平行・反平行で決まる。したがって、注入スピン220の向きを固定し、磁化M(磁気モーメント222)の向きを制御することで、スピン無秩序散乱の大小を変化させ、抵抗値を制御するができる。つまり磁化Mの向きを、抵抗値に変換できる。
以上がマグノンUMR効果の原理である。このマグノンUMR効果の原理により、マグノンUMR効果で1%を超える大きなUMR比を実現するためには、以下の3つの設計指針に則り材料を設計すればよい。
(1)第1指針
1つ目は、強磁性層212内部でのスピン無秩序散乱を大きくするため、強磁性層材料としてs、p−dまたはs、p−f交換相互作用の強い高抵抗な強磁性材料を採用するという点である。
(2)第2指針
2つ目は、強磁性層212のマグノン励起効率を高めるため、非磁性層214にスピン流生成効率の高い材料を採用するという点である。
(3)第3指針
3つ目は、非磁性層214から強磁性層212へのスピン注入効率を高めるため、非磁性層214と強磁性層212との抵抗率を近づけるという点である。指針3より、強磁性層212は高抵抗材料であるから、非磁性層214も高抵抗でなければならない。ここで、非磁性層214の抵抗率は材料選択や成膜時の成膜条件、たとえば基板温度やスパッターの圧力などの制御により調整される。
(磁気記録デバイスの構成)
(実施例1)
図3は、実施の形態に係る磁気記録デバイス300を示す図である。磁気記録デバイス300は、記憶セル302および外部回路304を備える。記憶セル302は、強磁性層312と非磁性層314の2層の積層構造310を備える。積層構造310は図2の積層構造210に対応する。
記憶セル302は2端子セルであり、1ビットの情報を保持可能である。実際には磁気記録デバイス300は、複数の記憶セル302を備え、多ビットの情報を記憶可能である。外部回路304は、記憶セル302と電気的に接続され、記憶セル402にデータを書き込み、またデータを読み出し可能に構成される。
強磁性層312は、非磁性層314から注入されるスピンの偏極方向と平行な磁化容易軸を有する。書込みおよび読出しのために印加された電流は、非磁性層314と強磁性層312の双方に分流される。
外部回路304は、強磁性層312の磁化反転に必要なしきい値電流以上の書き込み電流を記憶セル302に印加することにより、データの書込みを行う。このデータ書き込みは、非磁性層314から強磁性層312へのスピン注入により生じるSOTで行われる。
また外部回路304は、しきい値電流以下の読み出し電流を記憶セル302に印加し、マグノンUMR効果により強磁性層312の磁化の向きに応じた抵抗値を検出することにより、データ読み出しを行う。マグノンUMR効果により読み出されたデータは、外部回路304で増幅されうる。
1%を超える大きなUMR比を実現するために、磁気記録デバイス300は上述の指針にもとづいて、以下のように構成するとよい。
非磁性層314は、(i)強いスピン軌道相互作用を有するPt、Ta、W、Ir、3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属X、または(ii)金属Xと、N,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物から構成されてもよい。あるいは非磁性層314は、(iii)Bi、Sb、Se、Teのうち1つまたは複数を構成元素に含むトポロジカル絶縁体で構成されてもよい。
また強磁性層312は、(i)3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属Y、または(ii)金属Yと、N,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物から構成されてもよい。あるいは強磁性層312は、(iii)IV族、II−V族、I−VI族半導体に3d元素を1つまたは複数添加した強磁性半導体で構成されてもよい。
また非磁性層314の抵抗率は、成膜温度、成膜圧力、成膜速度、基板バイアス電圧のうち、1つまたは複数を組み合わせることにより、強磁性層312の抵抗率と同じオーダーに調整される。たとえば強磁性層312の抵抗率と非磁性層314の抵抗率の比が0.2〜5倍の範囲に含まれる場合に、同じオーダーであるといえる。
また強磁性層312の磁化容易軸は、形状磁気異方性、一軸結晶磁気異方性および、磁場中成膜、磁場中アニール、斜め蒸着による誘導磁気異方性のうち、1つまたは複数を組み合わせることにより、非磁性層314のスピン軌道相互作用により注入されるスピン流の量子化軸と平行に調整される。
(実施例2)
図4は、2ビットセルを有する磁気記録デバイス400を示す図である。磁気記録デバイス400は、二端子の記憶セル402および外部回路404を備える。記憶セル402は、2ビットに多値化されており、非磁性層414と強磁性層412、416からなる積層構造410を有する。外部回路404は、記憶セル402と電気的に接続され、記憶セル402にデータを書き込み、またデータを読み出し可能に構成される。
ここで、強磁性層412と強磁性層416は磁化反転に必要なしきい値電流Ith1,Ith2が異なるように設計される。ここではIth1>Ith2とする。強磁性層412、416は、非磁性層414から注入されるスピンの偏極方向と平行な磁化容易軸を有する。
書込みおよび読出しのために印加された電流は、非磁性層414と強磁性層412、416に分流される。
外部回路404は、データの書込みは、強磁性層412、416のしきい値電流Ith1,Ith2(Ith1>Ith2)が異なることを利用し、複数の強磁性層412,416に選択的にデータを書き込む。すなわち書き込み電流Iwが、Iw>Ith1>Ith2のとき、強磁性層412,416の磁化が反転し、書き込み電流Iwが、Ith1>Iw>Ith2のとき、強磁性層416の磁化のみが反転する。
データの読出しは、強磁性層412、416のしきい値電流Ith1,Ith2以下の読み出し電流Irを記憶セル402に印加し、マグノンUMR効果により強磁性層412、416の磁化の向きに応じた抵抗値を検出することにより、データ読み出しを行う。マグノンUMR効果により読み出されたデータは、外部回路404で増幅されうる。
ここでは2ビットセルを説明したが、しきい値電流の異なる複数n個(n≧2)の強磁性層を接合することで、1つの記憶セルあたりnビットに多値化できる。ただし、nは整数であり、すべての強磁性層は非磁性層から注入されるスピンの偏極方向と平行な磁化容易軸を有する。強磁性層のしきい値電流は、各磁性層の膜厚、材料を変えることで制御することができる。
図4では、非磁性層414の異なる面(上面と下面)に、2つの強磁性層412、416が接合されているが、その限りでなく、非磁性層414の同一面上に、複数n個の強磁性層を配置してもよい。この場合において、各強磁性層同士は物理的に非接触とされる。なお、各磁性層の形状は直方体に制限されない。
図4の磁気記録デバイス400についても、1%を超える大きなUMR比を実現するために、上述の指針にもとづいて構成される。
非磁性層314は、(i)強いスピン軌道相互作用を有するPt、Ta、W、Ir、3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属X、または(ii)金属Xと、N,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物(たとえばPtO)で構成されてもよい。あるいは非磁性層314は、(iii)Bi、Sb、Se、Teのうち1つまたは複数を構成元素に含むトポロジカル絶縁体(たとえばBiSb)で構成してもよい。
また強磁性層312は、(i)3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属Y、または(ii)金属Yと、N,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物で構成されてもよい。あるいは強磁性層312は、(iii)IV族、II−V族、I−VI族半導体に3d元素を1つまたは複数添加した強磁性半導体で構成してもよい。
また非磁性層414の抵抗率は、成膜温度、成膜圧力、成膜速度、基板バイアス電圧のうち、1つまたは複数を組み合わせることにより、強磁性層412,416の抵抗率と同じオーダーに調整される。
また強磁性層412および416の磁化容易軸は、形状磁気異方性、一軸結晶磁気異方性および、磁場中成膜、磁場中アニール、斜め蒸着による誘導磁気異方性のうち、1つまたは複数を組み合わせることにより、非磁性層414のスピン軌道相互作用により注入されるスピン流の量子化軸と平行に調整される。
(マグノンUMR効果の評価)
以下、上述の3つの設計指針1〜3のうち、設計指針1の妥当性について説明する。
図5(a)、(b)は、設計指針1の妥当性の評価のために作製したサンプルの構造を示す図である。図5(a)は、すべての指針を満たすサンプル(SampleA)であり、図5(b)は、設計指針3のみ満たさないサンプル(SampleB)を示す。
次に、すべての指針を満たすサンプルにおけるマグノンUMR効果のUMR比と、指針1、2を満たさない非特許文献4のマグノンUMR効果のUMR比を比較し、指針2の影響を補正することで指針1の妥当性を評価した(評価2)。
図5(a)、(b)のサンプルSampleA,SampleBは、同一のBi0.9Sb0.1(10nm)/Ga0.91Mn0.09As(10nm)の積層構造を有しており、設計指針1、2を満たしている。強磁性層GaMnAsはs、p−d交換相互作用の強い強磁性半導体であり、非磁性層BiSbはスピン流生成効率が高いトポロジカル絶縁体である。
サンプルSampleAとSampleBは、BiSb層の結晶性が異なっており、それにより指針3を満たすか否かが制御されている。作製した2つのサンプルにおいてGaMnAsは同品質であり、室温での伝導率は10S/mのオーダーである。
図5(a)に示す、指針3を満たす、すなわちすべての指針を満たすサンプルSampleAは、BiSb層が多結晶であり、その室温での伝導率は1.5×10S/mであり、GaMnAsと同じオーダーである。一方、図5(b)に示す、指針3を満たさないサンプルSampleBはBiSb層が[001]配向の単結晶であり、室温での伝導率は2×10S/mとGaMnAsよりも1桁伝導率が高くなっており、オーダーが異なっている。
図6(a)、(b)は、2つのサンプルについて、マグノンUMR効果によるUMR比を測定した結果を示す図である。図6(a)にSampleAの、図6(b)にSampleBにおける抵抗変化ΔRxxの磁場Hext依存性を示す。ここで、ΔRxxは各磁場における抵抗値Rxx(Hext)から、平均の抵抗値Rxxaveを差し引いた値である。
図7は、評価に用いた測定回路の回路図である。図7であり、磁場は+y方向に、電流は+x方向に1.6×10A/cmだけ印加した。測定温度は4Kである。図7の測定系の場合、GaMnAs層の磁化がy方向にあるときに界面スピン散乱UMR効果およびマグノンUMR効果が最大、最小となる。y方向に印加した外部磁場は、磁化のy成分を制御する役割を担っている。図6(a)、図6(b)より、磁場の向きに依存した抵抗変化が得られた。このとき、SampleAおよびSampleBにおけるUMR比=ΔRxx/Rxx-aveの最大値はそれぞれ0.56%、0.021%であり、すべての指針を満たすSampleAのUMR比の方が、指針3を満たさないSampleBのUMR比よりも大きいことが分かる。
図8(a)、(b)は、サンプルSampleA,SampleBにおけるUMR比の温度依存性および電流密度J依存性を示す。図8(a)より、SampleAでは電流密度および測定温度の上昇に伴い、UMR比が増大していることが分かり、UMR比は1%を超えうることが分かる。また、UMR比の電流密度依存性には、マグノンに起因するJの非線形項が存在する。また、UMR比の温度依存性に関しても、温度上昇に伴う熱エネルギー増大により磁化が揺らぎ、マグノンが励起されやすくなるという傾向と合致する。したがって、すべての指針を満たすSampleAではマグノンUMR効果が支配的であり、1%を超える大きなUMR比が得られることが分かる。
一方、図8(b)より、SampleBでも電流密度の増大に伴うUMR比の増大が見られるが、マグノンに起因するJの非線形項が見られない。また、UMR比が測定温度に関してほぼ無相関であることが分かる。さらに、得られたUMR比も最大でSampleAの50分の1程度である。以上より、指針3のみを満たさないSampleBではマグノンUMR効果の寄与は限定的であり、得られるUMR効果も1%を著しく下回ることが分かる。したがって、指針3を満たすことでマグノンUMR効果が促進されることが分かり、指針3の妥当性が実証された。
次に、指針1の妥当性について検証する。非特許文献4では強磁性層としてCo、非磁性層としてPtを用い、マグノンUMR効果によるUMR比を測定している。この系は、本発明の設計指針における指針1、2を満たさないサンプルに該当する。本実施例では、BiSb/GaMnAs構造のSampleAにおいて、40K、1.6×10A/cmの条件下で1.1%のUMR比を得た。一方、非特許文献4におけるCo/Ptの系では、50K、10×10A/cmの条件下で0.001%程度のUMR比しか得られていない。したがって、BiSb/GaMnAsとCo/PtとでUMR比に3桁の開きがあることが分かる。一方、電流密度の違いや、指針2に対応するスピン流生成効率の違いによりUMR比に違いが生じうる。しかし、本実施例の条件と非特許文献4の条件の違いでは、最大でも2桁しかUMR比の差が生じえず、指針2および電流密度の違いだけではこの差を説明することができない。これは強磁性層のs,p−d、s,p−f交換相互作用の重要性を示しており、指針1の妥当性を裏付けるものである。
210 積層構造
212 強磁性層
214 非磁性層
216 界面
220 注入スピン
222 磁気モーメント
224 伝導電子
300 磁気記録デバイス
302 記憶セル
304 外部回路
310 積層構造
312 強磁性層
314 非磁性層
400 磁気記録デバイス
402 記憶セル
404 外部回路
410 積層構造
412 強磁性層
414 非磁性層
416 強磁性層

Claims (11)

  1. 非磁性層と、前記非磁性層に接合されたデータの記録を行う強磁性層とを含む積層構造の記憶セルを備え、
    前記強磁性層は、前記非磁性層のスピンホール効果によって注入される純スピン流の量子化軸と平行な磁化容易軸を有し、
    注入される純スピン流のスピン軌道トルクによる前記強磁性層の磁化反転をデータ書き込みに用い、
    前記強磁性層中のマグノン励起・吸収とスピン無秩序散乱によるUMR(一方向性磁気抵抗)効果を読み出しに用いることを特徴とする磁気記録デバイス。
  2. 前記積層構造は、前記非磁性層に接合される複数の強磁性層を含み、前記が接合されており、前記記憶セルは多ビット化されていることを特徴とする請求項1に記載の磁気記録デバイス。
  3. 各強磁性層の書き込み電流およびマグノン励起・吸収とスピン無秩序散乱によるUMR効果の大きさが異なることを特徴とする請求項2に記載の磁気記録デバイス。
  4. 外部回路を通じて1つもしくは複数種類の構造を電気的に結合することにより構成されることを特徴とする請求項1または2に記載の磁気記録デバイス。
  5. 前記非磁性層は、強いスピン軌道相互作用を有するPt、Ta、W、Ir、3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属、または、前記金属と、N,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物から構成されることを特徴とする請求項1または2に記載の磁気記録デバイス。
  6. 前記非磁性層は、Bi、Sb、Se、Teのうち1つまたは複数を構成元素に含むトポロジカル絶縁体を含むことを特徴とする請求項1または2に記載の磁気記録デバイス。
  7. 前記強磁性層は、3d、4d、5d、4f、5f元素のうち1つまたは複数からなる金属、または前記金属とN,P,O,Sの1つまたは複数、V属、VI属元素のいずれかとの化合物から構成されることを特徴とする請求項1または2に記載の磁気記録デバイス。
  8. 前記強磁性層は、IV族、II−V族、I−VI族半導体に3d元素を1つまたは複数添加した強磁性半導体から構成されることを特徴とする請求項1または2に記載の磁気記録デバイス。
  9. 前記非磁性層と前記強磁性層の抵抗率の比は、0.2〜5であることを特徴とする請求項1または2に記載の磁気記録デバイス。
  10. 前記非磁性層の抵抗率は、成膜温度、成膜圧力、成膜速度、基板バイアス電圧のうち、1つまたは複数を組み合わせることにより、前記強磁性層との比が0.2〜0.5となっていることを特徴とする請求項9に記載の磁気記録デバイス。
  11. 前記強磁性層は、形状磁気異方性、一軸結晶磁気異方性および、磁場中成膜、磁場中アニール、斜め蒸着による誘導磁気異方性のうち、1つまたは複数を組み合わせることにより、前記非磁性層のスピン軌道相互作用により注入されるスピン流の量子化軸と平行な磁化容易軸を有することを特徴とする請求項1または2に記載の磁気記録デバイス。
JP2019151364A 2019-08-21 2019-08-21 磁気記録デバイス Pending JP2021034480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019151364A JP2021034480A (ja) 2019-08-21 2019-08-21 磁気記録デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019151364A JP2021034480A (ja) 2019-08-21 2019-08-21 磁気記録デバイス

Publications (1)

Publication Number Publication Date
JP2021034480A true JP2021034480A (ja) 2021-03-01

Family

ID=74676057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019151364A Pending JP2021034480A (ja) 2019-08-21 2019-08-21 磁気記録デバイス

Country Status (1)

Country Link
JP (1) JP2021034480A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875827B2 (en) * 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059634A (ja) * 2015-09-15 2017-03-23 株式会社東芝 磁気メモリ
JP2017510016A (ja) * 2014-01-28 2017-04-06 クアルコム,インコーポレイテッド 3フェーズgshe−mtj不揮発性フリップフロップ
WO2017090730A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JP2018022796A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気メモリ
WO2018039645A1 (en) * 2016-08-26 2018-03-01 Intel Corporation Integrated circuit device structures and double-sided fabrication techniques
JP2018157108A (ja) * 2017-03-17 2018-10-04 株式会社東芝 磁気メモリ
WO2018204785A1 (en) * 2017-05-04 2018-11-08 Massachusetts Institute Of Technology Multi-bit-per-cell memory device based on the unidirectional spin hall magnetoresistance
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
JP2019047110A (ja) * 2017-09-05 2019-03-22 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP2019047121A (ja) * 2017-08-31 2019-03-22 延世大学校 産学協力団Industry−Academic Cooperation Foundation,Yonsei University スピン−軌道トルク磁気素子
JP2019133732A (ja) * 2018-12-26 2019-08-08 Tdk株式会社 データの書き込み方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510016A (ja) * 2014-01-28 2017-04-06 クアルコム,インコーポレイテッド 3フェーズgshe−mtj不揮発性フリップフロップ
JP2017059634A (ja) * 2015-09-15 2017-03-23 株式会社東芝 磁気メモリ
WO2017090730A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JP2018022796A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気メモリ
WO2018039645A1 (en) * 2016-08-26 2018-03-01 Intel Corporation Integrated circuit device structures and double-sided fabrication techniques
JP2018157108A (ja) * 2017-03-17 2018-10-04 株式会社東芝 磁気メモリ
WO2018204785A1 (en) * 2017-05-04 2018-11-08 Massachusetts Institute Of Technology Multi-bit-per-cell memory device based on the unidirectional spin hall magnetoresistance
JP2019041098A (ja) * 2017-08-22 2019-03-14 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
JP2019047121A (ja) * 2017-08-31 2019-03-22 延世大学校 産学協力団Industry−Academic Cooperation Foundation,Yonsei University スピン−軌道トルク磁気素子
JP2019047110A (ja) * 2017-09-05 2019-03-22 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
JP2019133732A (ja) * 2018-12-26 2019-08-08 Tdk株式会社 データの書き込み方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CAN ONUR AVCI,外3名: "Origins of the Unidirectional Spin Hall Magnetoresistance in Metallic Bilayers", PHYSICAL REVIEW LETTERS, vol. 121, JPN6023017988, 2018, US, pages 087207 - 1, ISSN: 0005051437 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11875827B2 (en) * 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator

Similar Documents

Publication Publication Date Title
US8758909B2 (en) Scalable magnetoresistive element
JP5867030B2 (ja) 記憶素子、記憶装置
US6436526B1 (en) Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
KR102198034B1 (ko) 호이슬러 다중층을 포함하는 자기 접합을 제공하는 방법 및 시스템
JP6934673B2 (ja) 磁気トンネル接合素子および磁気メモリ
JP6424999B1 (ja) スピン素子の安定化方法及びスピン素子の製造方法
US20120286382A1 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
WO2011001746A1 (ja) 磁気メモリー素子及びその駆動方法
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TW201428951A (zh) 提供具有熱穩定和容易切換之磁性自由層的方法與系統
JP6428988B1 (ja) スピン素子の安定化方法及びスピン素子の製造方法
JP6462960B1 (ja) データの書き込み方法及び磁気メモリ
JP2012094870A (ja) 耐久性が改良された熱アシスト磁気ランダムアクセスメモリ素子
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2019165244A (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP7169683B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2018093059A (ja) スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
US11450467B2 (en) Magnetoresistive element having a giant interfacial perpendicular magnetic anisotropy and method of making the same
JP2013115399A (ja) 記憶素子、記憶装置
JP2013115412A (ja) 記憶素子、記憶装置
JP2005228998A (ja) 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス
JP2004221526A (ja) 磁性薄膜及びそれを用いた磁気抵抗効果素子並びに磁気デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017