CN110890396A - 磁存储装置 - Google Patents

磁存储装置 Download PDF

Info

Publication number
CN110890396A
CN110890396A CN201910064055.1A CN201910064055A CN110890396A CN 110890396 A CN110890396 A CN 110890396A CN 201910064055 A CN201910064055 A CN 201910064055A CN 110890396 A CN110890396 A CN 110890396A
Authority
CN
China
Prior art keywords
magnetic layer
sub
layer
magnetic
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910064055.1A
Other languages
English (en)
Other versions
CN110890396B (zh
Inventor
吉川将寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN110890396A publication Critical patent/CN110890396A/zh
Application granted granted Critical
Publication of CN110890396B publication Critical patent/CN110890396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开主要涉及磁存储装置。实施方式的磁存储装置具备：具有可变的磁化方向的第1磁性层、具有固定的磁化方向的第2磁性层以及设置于所述第1磁性层与所述第2磁性层之间的非磁性层，所述第1磁性层包含多晶态的第1子磁性层和非晶态的第2子磁性层。

Description

磁存储装置
本申请主张以日本专利申请2018-168867号(申请日：2018年9月10日)为在先申请的优先权。本申请通过参照该在先申请而包含在先申请的全部内容。
技术领域
实施方式主要涉及磁存储装置。
背景技术
已提出了在半导体基板上集成了磁阻效应元件(magnetoresistive element)以及晶体管的磁存储装置(半导体集成电路装置)。
在磁存储装置中，重要的是减少写入错误率(write error rate)(WER)。为此，需要减少写入电流的偏差等特性的偏差。
然而，至今为止，不一定能够说已经获得了减少了写入特性的偏差的磁存储装置。
发明内容
实施方式提供一种能够减少特性的偏差的磁存储装置。
实施方式的磁存储装置具备：具有可变的磁化方向的第1磁性层、具有固定的磁化方向的第2磁性层、以及设置于所述第1磁性层与所述第2磁性层之间的非磁性层，所述第1磁性层包含多晶态的第1子磁性层和非晶态的第2子磁性层。
附图说明
图1是将实施方式所涉及的磁存储装置中的磁阻效应元件的基本结构示意性地示出的截面图。
图2是将实施方式所涉及的磁存储装置中的第1磁性层的第1结构例示意性地示出的截面图。
图3是将实施方式所涉及的磁存储装置中的第1磁性层的第2结构例示意性地示出的截面图。
图4是将实施方式所涉及的磁存储装置中的第1磁性层的第3结构例示意性地示出的截面图。
图5是将实施方式所涉及的磁存储装置中的第1磁性层的第4结构例示意性地示出的截面图。
图6是将实施方式所涉及的磁存储装置中的第1磁性层的第5结构例示意性地示出的截面图。
具体实施方式
以下，参照附图对实施方式进行说明。
图1是将实施方式所涉及的磁存储装置中的磁阻效应元件的基本结构示意性地示出的截面图。应予说明，磁阻效应元件也被称为MTJ(magnetic tunnel junction，磁隧道结)元件。
图1所示的磁阻效应元件是具有垂直磁化(perpendicular magnetization)的STT(spin transfer torque，自旋转移矩)型的磁阻效应元件，包括：第1磁性层10、第2磁性层20、夹于第1磁性层10与第2磁性层20之间的非磁性层(nonmagnetic layer)30、第3磁性层40、衬底层(under layer)50以及盖层(cap layer)60。
图1所示的磁阻效应元件，从制备器件的基板侧起依次层叠(stack)有第1磁性层10、非磁性层30以及第2磁性层20。将具有这样的层叠结构的磁阻效应元件称为底部存储层型磁阻效应元件。如下所述，第1磁性层10这样的磁化方向(magnetization direction)可变的磁性层被称为存储层(storage layer)，第2磁性层20这样的具有固定的磁化方向的磁性层被称为参考层(reference layer)。相反地，具有从基板侧起依次层叠有第2磁性层20、非磁性层30和第1磁性层10的结构的磁阻效应元件被称为顶部存储层型磁阻效应元件。本实施方式的磁阻效应元件并不局限于图1所示的底部存储层型磁阻效应元件，也能够应用于顶部存储层型磁阻效应元件。
第1磁性层10具有可变的磁化方向，作为磁阻效应元件的存储层发挥功能。磁化方向可变是指磁化方向相对于预定写入电流发生变化。第1磁性层10至少含有铁(Fe)以及硼(B)。第1磁性层10除了含有铁(Fe)以及硼(B)之外，还可以含有钴(Co)。关于该第1磁性层10，在后面进行详细说明。通常，第1磁性层由单层构成。
第2磁性层20具有固定的磁化方向，作为磁阻效应元件的参考层发挥功能。磁化方向固定是指磁化方向相对于预定写入电流不发生变化。第2磁性层20含有第1子磁性层21和第2子磁性层22。在此，将第1子磁性层21称为界面(interface)参考层，将第2子磁性层22称为子参考层。第1子磁性层21至少含有铁(Fe)以及硼(B)。第1子磁性层21除了含有铁(Fe)以及硼(B)之外，还可以含有钴(Co)。第2子磁性层22含有选自钴(Co)、铂(Pt)、镍(Ni)以及钯(Pd)中的至少一种元素。
非磁性层30存在于第1磁性层21与第2磁性层22之间，作为磁阻效应元件的隧道势垒层发挥功能。非磁性层30含有镁(Mg)以及氧(O)。MgO膜作为晶体结构具有NaCl结构。另外，为了获得100％以上的隧穿磁阻效应比(tunnel magnetoresistive ratio)，使用了(001)取向的((001)oriented)MgO膜。此外，作为非磁性层30，也可以使用由镁(Mg)、铝(Al)和氧(O)构成的MgAlO等。
第3磁性层40具有与第2磁性层20的磁化方向反平行(antiparallel)的固定的磁化方向。第3磁性层40抵消从第2磁性层20向第1磁性层10施加的磁场，作为磁阻效应元件的位移抵消层(shift canceling layer)发挥功能。第3磁性层40含有选自钴(Co)、铂(Pt)、镍(Ni)以及钯(Pd)中的至少一种元素。
衬底层50设置于第1磁性层10之下。衬底层50由氧化镁、氮化镁、氮化锆、氮化铌、氮化硅、氮化铝、氮化铪、氮化钽、氮化钨、氮化铬、氮化钼、氮化钛、氮化钒等形成。
盖层60设置于第3磁性层40上。盖层60由铂、钨、钽、钌等形成。
在存储层10的磁化方向相对于参考层20的磁化方向为平行的情况下，磁阻效应元件呈低阻状态，而在存储层10的磁化方向相对于参考层20的磁化方向为反平行的情况下，磁阻效应元件呈高阻状态。因此，根据磁阻效应元件的阻抗状态(低阻状态以及高阻状态)，能够存储二进制数据(binary data)(0或者1)。另外，能够根据写入电流的方向设定二进制数据。
此外，在图1所示的例子中，第1磁性层10、第2磁性层20以及非磁性层30的层叠结构(stacked structure)是从下层侧起依次层叠了第1磁性层10、非磁性层30以及第2磁性层20的结构。应予说明，即使是相反地从下层侧起依次层叠了第2磁性层20、非磁性层30以及第1磁性层10的结构的情况下，也能够应用于后述的实施方式。
图2是将图1所示的第1磁性层(存储层)10的第1结构例示意性地示出的截面图。
如下所述，在所有的实施方式中，第1磁性层10含有晶体学(crystallography)上非均质的第1子磁性层11以及晶体学上均质且连续的第2子磁性层12。即，通过层叠非均质层和均质层的效果，能够得到所希望的特性。
本结构例的第1磁性层10含有多晶态的第1子磁性层11a以及非晶态的第2子磁性层12a。进一步说明，本结构例的第1磁性层10含有由非均质的多晶构成的第1子磁性层11a以及均质的非晶态的第2子磁性层12a。第1子磁性层11a设置于非磁性层30侧，第2子磁性层12a设置于衬底层50侧。即，第1子磁性层11a设置于非磁性层30与第2子磁性层12a之间。第1子磁性层11a的厚度比第2子磁性层12a的厚度薄也没有关系。在此，将多晶的第1子磁性层11a以及非晶态的第2子磁性层12a的膜厚定义为各自的相(phase)状态的平均膜厚。即，在多晶的第1子磁性层11a中可以存在非晶部，在非晶态的第2子磁性层12a中可以存在晶体相。为了使MR比最大化，优选第1子磁性层11a的50％以上进行了结晶化，更优选其80％以上进行了结晶化。然而，非晶层需要连续地存在。
上述的第1磁性层10可以通过在衬底层50上通过溅射形成第1磁性层10用的CoFeB层后，以预定退火条件(退火温度、退火时间等)进行退火而形成。
通过使用具有上述结构的第1磁性层10，能够得到减少了写入电流的偏差等的磁存储装置。结果，能够降低写入错误率(WER)。以下，对此进行说明。
制作以325℃进行了退火的试样作为本实施方式的试样，制作以475℃进行了退火的试样作为比较例的试样。在比较例的试样中，第1磁性层10整体成为多晶态。
对本实施方式的试样和比较例的试样进行比较，确认了本实施方式的试样的写入电流的偏差少。另外，确认了与比较例的试样相比，本实施方式的试样的元件阻抗、MR比(MRratio)、矫顽力(coercive force)Hc以及热稳定性能量(thermal stability energy)ΔE的偏差也少。
为了得到具有高MR比等的优异的磁阻效应元件，优选第1磁性层10和第2磁性层20具有晶态。在本结构例中，第1磁性层10的第1子磁性层11a为多晶态，因此，为得到高MR比，第1子磁性层11a是有效的。然而，在多晶态的第1磁性层10中，在晶粒界面(crystal grainboundary)容易产生陷阱(trap)。因此，起因于这样的陷阱，有可能产生特性的偏差。另一方面，在非晶态的第2子磁性层12a中，不产生晶粒界面上的陷阱。因此，为减少特性的偏差(写入电流等的偏差)，第2子磁性层12a是有效的。在本结构例中，第1磁性层10含有多晶态的第1子磁性层11a以及非晶态的第2子磁性层12a，因此能够得到具有MR比等良好的特性且减少了特性的偏差(写入电流等的偏差)的磁阻效应元件。
多晶态的第1子磁性层11a以及非晶态的第2子磁性层12a具有层叠结构，但因在边界区域存在凹凸，所以并非形成了明显的界面(interface)。在此，将非晶态的第2子磁性层12a定义为晶体粒径小于1nm。第1子磁性层11a是多晶，晶体粒径为3～10nm。这些晶态能够根据通过透射电子显微镜(transmission electron microscope)观察剖面部的亮视场像(bright-field image)以及暗视场像(dark-field image)和/或使用了该样本的纳米EDX或XAFS得到的径向分布函数(radial distribution function)来进行判别。在此，“晶体粒径”使用各个晶体粒径的平均值。
另外，大多情况下，多晶的第1子磁性层11a的晶体粒径与非磁性层30的晶体粒径相等。特别是在使用了MgO(001)层、MgAlO(001)层的隧道势垒层的情况下，第1子磁性层11a是从隧道势垒层侧进行结晶化而得的，因此，第1子磁性层11a的晶体粒径与隧道势垒层的晶体粒径会相等。
另外，为减少特性的偏差(写入电流等的偏差)，重要的也是抑制磁畴壁移动型磁化反转(domain wall motion type magnetization reversal)中的磁化反转偏差。为此，优选磁畴壁宽度要宽(有效垂直磁各向异性(effective perpendicular magnetizationanisotropy)小)。在本结构例中，非晶态的第2子磁性层12a具有宽的磁畴壁宽度，所以，通过第2子磁性层12a，能够减少特性的偏差。
关于第1子磁性层11a以及第2子磁性层12a的膜厚的平衡，为得到大的MR比，只要作为多晶的第1子磁性层11a存在1个原子层以上即可。即，只要为0.3nm以上的晶体层(第1子磁性层11a)即可，更优选为0.5nm以上的晶体层。在此，因第1子磁性层11a与第2子磁性层12a之间的界面是非常不明显的，所以在此将各层的平均膜厚定义为膜厚。因此，第1子磁性层11a并非局限于其整体进行了结晶化，晶体相也可以非连续地存在。即，在第1子磁性层11a中也可以局部地存在非晶部。然而，为了非晶层对均质性的维持以及磁畴壁的顺畅移动起到重要的作用，非晶态的第2子磁性层12a需要连续地存在。即，在此作为均质的层的第2子磁性层12a需要具有连续性。另外，在第1子磁性层11a以及第2子磁性层12a由CoFeB形成的情况下，第2子磁性层12a中的B组成比率(composition ratio)(atomic％)大多情况下大于第1子磁性层11a的B组成比率(atomic％)。
图3是将图1所示的第1磁性层(存储层)10的第2结构例示意性地示出的截面图。应予说明，基本事项与第1结构例相同，因此省略在第1结构例中已进行说明的事项的说明。
本结构例的第1磁性层10含有多晶态的第1子磁性层11b以及单晶态的第2子磁性层12b。第1子磁性层11b设置于非磁性层30侧，第2子磁性层12b设置于衬底层50侧。第1子磁性层11b的厚度也可以比第2子磁性层12b的厚度薄。
在本结构例中，由于第2子磁性层12b为单晶态，所以在第2子磁性层12b中不产生晶粒界面上的陷阱。因此，基于与第1结构例中所说明的理由相同的理由，为减少特性的偏差，第2子磁性层12b是有效的。另外，在本结构例中，第2子磁性层12b具有宽的磁畴壁宽度，因此基于与第1结构例中所说明的理由相同的理由，通过第2子磁性层12b能够减少特性的偏差。
由以上可知，在本结构例中，也与第1结构例同样地能够得到具有MR比等良好的特性且减少了特性的偏差(写入电流等的偏差)的磁阻效应元件。
图4是将图1所示的第1磁性层(存储层)10的第3结构例示意性地示出的截面图。应予说明，基本的事项与第1结构例相同，因此省略在第1结构例中已说明的事项的说明。
本结构例的第1磁性层10含有多晶态的第1子磁性层11c以及多晶态的第2子磁性层12c。第2子磁性层12c所包含的多晶的平均粒径小于第1子磁性层11c所包含的多晶的平均粒径。第1子磁性层11c设置于非磁性层30侧，第2子磁性层12c设置于衬底层50侧。第1子磁性层11c的厚度可以比第2子磁性层12c的厚度薄。优选第1子磁性层11c的晶体粒径小于2nm，第2子磁性层12c的晶体粒径为2nm以上。这起因于对磁化反转特性偏差大的磁阻效应元件进行TEM观察的情况下，存储层由3nm以上的晶粒所构成。
通常，晶粒粒径变大则晶粒界面的倾角(inclination)会变大。即，容易形成大倾角晶界。在晶粒界面附近，成为交换耦合能(exchange coupling energy)的基础的交换刚度常数(exchange stiffness constant)变小。因此，晶界能变小，磁畴壁稳定化，所以磁畴壁产生陷阱的概率增大。在本结构例中，第2子磁性层12c所包含的多晶的平均粒径小，因此，形成小倾角的晶粒界面(小倾角晶界)。在该情况下，晶粒界面附近的交换刚度常数的降低被抑制，在晶粒界面与晶粒内的交换刚度常数的变化变小。结果，能够减少第2子磁性层12c的晶粒界面上的陷阱概率。因此，基于与第1结构例中说明的理由相同的理由，为减少特性的偏差，第2子磁性层12c是有效的。另外，在本结构例中，第2子磁性层12c也具有宽的磁畴壁宽度，基于与第1结构例中说明的理由相同的理由，通过第2子磁性层12c能够减少磁化反转特性的偏差。
由以上可知，在本结构例中也与第1结构例同样地能够得到具有MR比等良好的特性且减少了特性的偏差(写入电流等的偏差)的磁阻效应元件。
图5是将图1所示的第1磁性层(存储层)10的第4结构例示意性地示出的截面图。应予说明，基本的事项与第1结构例相同，因此省略在第1结构例中已说明的事项的说明。
本结构例的第1磁性层10含有晶态(例如，多晶态)的第1子磁性层11d以及晶态(例如，多晶态)的第2子磁性层12d。第2子磁性层12d具有比第1子磁性层11d低的晶体取向性(crystal orientation)。第1子磁性层11d设置于非磁性层30侧，第2子磁性层12d设置于衬底层50侧。第1子磁性层11d的厚度可以比第2子磁性层12d的厚度薄。在第1子磁性层11d以及第2子磁性层12d为CoFeB的情况下，结晶化的CoFeB为BCC结构，呈(001)取向。因此，根据基于XRD的解析，通过(001)峰的摇摆曲线的半峰全宽(half-width)，基于晶体取向的大小关系，能够判断上述的低晶体取向性以及高晶体取向性。
另外，在多晶薄膜的情况下，晶体取向性与晶体粒径具有相关关系，大多情况下，具有晶体粒径大的薄膜的晶体取向性低，晶体粒径小的薄膜的晶体取向性高的倾向。在这种情况下，图4所示的例子与图5所示的例子会具有相关关系，会同时满足条件。
在本结构例中，第2子磁性层12d具有低晶体取向性。因此，能够使第2子磁性层12d的磁畴壁宽度变宽(使有效垂直磁各向异性变小)。因此，根据与第1结构例中说明的理由相同的均质层与非均质层的层叠效果，通过第2子磁性层12d，能够减少特性的偏差。
由以上可知，在本结构例中也与第1结构例同样地能够得到具有MR比等良好的特性且减少了特性的偏差(写入电流等的偏差)的磁阻效应元件。
应予说明，在上述的第1～第4结构例中，第1子磁性层11(11a、11b、11c、11d)设置于非磁性层30侧，第2子磁性层12(12a、12b、12c、12d)设置于衬底层50侧，但也可以相反地，第1子磁性层11(11a、11b、11c、11d)设置于衬底层50侧，第2子磁性层12(12a、12b、12c、12d)设置于非磁性层30侧。
图6是将图1所示的第1磁性层(存储层)10的第5结构例示意性地示出的截面图。应予说明，基本的事项与第1结构例相同，因此省略在第1结构例中已说明的事项的说明。
在本结构例中，在第2子磁性层12e的两侧设置有第1子磁性层11e1以及11e2。第1子磁性层11e1以及11e2可以使用与第1～第4结构例所示的第1子磁性层11a、11b、11c或11d相同的磁性层。第2子磁性层12e可以使用与第1～第4结构例所示的第2子磁性层12a、12b、12c或12d相同的磁性层。第2子磁性层12c的厚度与第1子磁性层11e1以及11e2的总厚度相同或比其厚。
本结构例也具有与第1～第4结构例中说明的结构同样的结构，因此，也能够得到与第1～第4结构例中说明的效果相同的效果。
在上述的所有实施方式中，第1磁性层10含有晶体学上非均质的第1子磁性层11以及晶体学上均质且连续的第2子磁性层12。即，通过层叠非均质层与均质层的效果，能够得到所希望的特性。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不旨在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式和/或其变形包含于发明的范围和/或主旨，并且包含于权利要求书所记载的发明及其等同的范围。

Claims (16)

1.一种磁存储装置，具备：
具有可变的磁化方向的第1磁性层；
具有固定的磁化方向的第2磁性层；以及
设置于所述第1磁性层与所述第2磁性层之间的非磁性层，
所述第1磁性层包含多晶态的第1子磁性层和非晶态的第2子磁性层。
2.根据权利要求1所述的磁存储装置，
所述第1子磁性层设置于所述非磁性层与所述第2子磁性层之间。
3.根据权利要求1所述的磁存储装置，
所述第2子磁性层比所述第1子磁性层薄。
4.根据权利要求1所述的磁存储装置，
所述第1磁性层至少含有铁即Fe以及硼即B。
5.一种磁存储装置，具备：
具有可变的磁化方向的第1磁性层；
具有固定的磁化方向的第2磁性层；以及
设置于所述第1磁性层与所述第2磁性层之间的非磁性层，
所述第1磁性层包含多晶态的第1子磁性层和单晶态的第2子磁性层。
6.根据权利要求5所述的磁存储装置，
所述第1子磁性层设置于所述非磁性层与所述第2子磁性层之间。
7.根据权利要求5所述的磁存储装置，
所述第2子磁性层比所述第1子磁性层薄。
8.根据权利要求5所述的磁存储装置，
所述第1磁性层至少含有铁即Fe以及硼即B。
9.一种磁存储装置，具备：
具有可变的磁化方向的第1磁性层；
具有固定的磁化方向的第2磁性层；以及
设置于所述第1磁性层与所述第2磁性层之间的非磁性层，
所述第1磁性层包含多晶态的第1子磁性层和多晶态的第2子磁性层，
所述第2子磁性层所包含的多晶的平均粒径比所述第1子磁性层所包含的多晶的平均粒径小。
10.根据权利要求9所述的磁存储装置，
所述第1子磁性层设置于所述非磁性层与所述第2子磁性层之间。
11.根据权利要求9所述的磁存储装置，
所述第2子磁性层比所述第1子磁性层薄。
12.根据权利要求9所述的磁存储装置，
所述第1磁性层至少含有铁即Fe以及硼即B。
13.一种磁存储装置，具备：
具有可变的磁化方向的第1磁性层；
具有固定的磁化方向的第2磁性层；以及
设置于所述第1磁性层与所述第2磁性层之间的非磁性层，
所述第1磁性层包含晶态的第1子磁性层和晶态的第2子磁性层，
所述第2子磁性层具有比所述第1子磁性层低的晶体取向性。
14.根据权利要求13所述的磁存储装置，
所述第1子磁性层设置于所述非磁性层与所述第2子磁性层之间。
15.根据权利要求13所述的磁存储装置，
所述第2子磁性层比所述第1子磁性层薄。
16.根据权利要求13所述的磁存储装置，
所述第1磁性层至少含有铁即Fe以及硼即B。
CN201910064055.1A 2018-09-10 2019-01-23 磁存储装置 Active CN110890396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018168867A JP2020043202A (ja) 2018-09-10 2018-09-10 磁気記憶装置
JP2018-168867 2018-09-10

Publications (2)

Publication Number Publication Date
CN110890396A true CN110890396A (zh) 2020-03-17
CN110890396B CN110890396B (zh) 2023-10-31

Family

ID=69719695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910064055.1A Active CN110890396B (zh) 2018-09-10 2019-01-23 磁存储装置

Country Status (4)

Country Link
US (1) US11018187B2 (zh)
JP (1) JP2020043202A (zh)
CN (1) CN110890396B (zh)
TW (1) TWI695481B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793896A (zh) * 2020-05-26 2021-12-14 Tdk株式会社 磁畴壁移动元件及磁存储阵列

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161180A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
JP2022050080A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
JP2022051178A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182342A1 (en) * 2004-07-02 2008-07-31 International Business Machines Corporation Magnetic Tunnel Barriers and Associated Magnetic Tunnel Junctions with High Tunneling Magnetoresistance
US20170263857A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Magnetoresistive memory device
CN107689416A (zh) * 2016-08-04 2018-02-13 株式会社东芝 磁存储器
CN107819068A (zh) * 2016-09-14 2018-03-20 东芝存储器株式会社 半导体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203702A (ja) 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2006294106A (ja) * 2005-04-08 2006-10-26 Hitachi Global Storage Technologies Netherlands Bv 磁気記録媒体
US20070047140A1 (en) * 2005-08-29 2007-03-01 Tabakovic Ibro M Electroplated multiple layer soft magnetic materials with high magnetic moment
JP2007250094A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
JPWO2009054062A1 (ja) * 2007-10-26 2011-03-03 キヤノンアネルバ株式会社 サンドイッチ構造の磁化自由層を有する磁気トンネル接合素子
US8183653B2 (en) * 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
JP5123365B2 (ja) * 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8786036B2 (en) * 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
JP5214765B2 (ja) 2011-03-25 2013-06-19 株式会社東芝 磁気抵抗素子および磁気メモリ
US20140284733A1 (en) * 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
KR102082328B1 (ko) * 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
US10734143B2 (en) * 2017-03-30 2020-08-04 Tdk Corporation R-T-B based sintered magnet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182342A1 (en) * 2004-07-02 2008-07-31 International Business Machines Corporation Magnetic Tunnel Barriers and Associated Magnetic Tunnel Junctions with High Tunneling Magnetoresistance
US20170263857A1 (en) * 2016-03-14 2017-09-14 Kabushiki Kaisha Toshiba Magnetoresistive memory device
CN107689416A (zh) * 2016-08-04 2018-02-13 株式会社东芝 磁存储器
CN107819068A (zh) * 2016-09-14 2018-03-20 东芝存储器株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793896A (zh) * 2020-05-26 2021-12-14 Tdk株式会社 磁畴壁移动元件及磁存储阵列

Also Published As

Publication number Publication date
TWI695481B (zh) 2020-06-01
JP2020043202A (ja) 2020-03-19
CN110890396B (zh) 2023-10-31
US11018187B2 (en) 2021-05-25
TW202011569A (zh) 2020-03-16
US20200083291A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
US10643681B2 (en) Memory device
CN110890396B (zh) 磁存储装置
US10340445B2 (en) PSTTM device with bottom electrode interface material
US10580964B2 (en) Memory device
US20150287908A1 (en) Magnetic random access memory with perpendicular enhancement layer
US9166143B1 (en) Magnetic random access memory with multiple free layers
US9647202B2 (en) Magnetic random access memory with perpendicular enhancement layer
CN107534081B (zh) 存储器件
US10586919B2 (en) Memory device
WO2016186178A1 (ja) ノンコリニア磁気抵抗素子
JP2012151213A (ja) 記憶素子、メモリ装置
US10516097B2 (en) Memory device
JP2012151213A5 (zh)
KR102316542B1 (ko) 메모리 소자
JP6567272B2 (ja) 磁性多層スタック
TWI812741B (zh) 磁穿隧接合元件及半導體裝置
JPWO2018042732A1 (ja) 磁気トンネル接合素子およびその製造方法
US11050014B2 (en) Memory device
CN112310271B (zh) 磁性随机存储器的磁性隧道结结构
KR101956977B1 (ko) 메모리 소자
CN117156955A (zh) 磁隧道结及其制备方法
CN112490354A (zh) 一种磁性随机存储器存储单元及磁性随机存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant