JP2022050080A - 磁気記憶装置及び磁気記憶装置の製造方法 - Google Patents

磁気記憶装置及び磁気記憶装置の製造方法 Download PDF

Info

Publication number
JP2022050080A
JP2022050080A JP2020156465A JP2020156465A JP2022050080A JP 2022050080 A JP2022050080 A JP 2022050080A JP 2020156465 A JP2020156465 A JP 2020156465A JP 2020156465 A JP2020156465 A JP 2020156465A JP 2022050080 A JP2022050080 A JP 2022050080A
Authority
JP
Japan
Prior art keywords
conductor
storage device
magnetic storage
dopant
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020156465A
Other languages
English (en)
Inventor
太一 五十嵐
Taichi IGARASHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020156465A priority Critical patent/JP2022050080A/ja
Priority to TW110131027A priority patent/TWI775577B/zh
Priority to CN202111023374.1A priority patent/CN114203700A/zh
Priority to US17/465,696 priority patent/US12114577B2/en
Publication of JP2022050080A publication Critical patent/JP2022050080A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)
  • Manufacturing Of Magnetic Record Carriers (AREA)

Abstract

【課題】 誤動作を抑制される磁気記憶装置を提供する。【解決手段】 一実施形態による磁気記憶装置は、第1導電体と、第1導電体上の非晶質の第2導電体と、第2導電体上の第1素子であって、第1素子は、ドーパントを導入された酸化シリコンを備える、第1素子と、第1素子上の第3導電体と、第3導電体上の第1積層体を備える。第1積層体は、第1磁性層と、第2磁性層と、第1磁性層と第2磁性層との間の第1絶縁層と、を含む。【選択図】 図5

Description

実施形態は、概して磁気記憶装置及び磁気記憶装置の製造方法に関する。
磁気抵抗効果素子を用いた記憶装置が知られている。
特開2013-153104号公報
誤動作を抑制される磁気記憶装置を提供しようとするものである。
一実施形態による磁気記憶装置は、第1導電体と、上記第1導電体上の非晶質の第2導電体と、上記第2導電体上の第1素子であって、上記第1素子は、ドーパントを導入された酸化シリコンを備える、第1素子と、上記第1素子上の第3導電体と、上記第3導電体上の第1積層体を備える。上記第1積層体は、第1磁性層と、第2磁性層と、上記第1磁性層と上記第2磁性層との間の第1絶縁層と、を含む。
図1は、第1実施形態の磁気記憶装置の機能ブロックを示す。 図2は、第1実施形態のメモリセルアレイの回路図である。 図3は、第1実施形態のメモリセルアレイの一部の断面の構造を示す。 図4は、第1実施形態のメモリセルアレイの一部の断面の構造を示す。 図5は、第1実施形態のメモリセルの構造の例の断面を示す。 図6は、第1実施形態の磁気記憶装置の一部の製造工程の間の或る時点での構造を示す。 図7は、図6に続く時点の構造を示す。 図8は、図7に続く時点の構造を示す。 図9は、図8に続く時点の構造を示す。 図10は、磁気記憶装置の参考用の製造工程の間の一状態を示す。 図11は、参考用の磁気記憶装置での或る動作の間の状態を示す。 図12は、第2実施形態の磁気記憶装置の一部の製造工程の間の或る時点での構造を示す。 図13は、第1実施形態の磁気記憶装置の一部の製造工程の間の或る時点での構造を示す。 図14は、図13に続く時点の構造を示す。 図15は、第2実施形態の変形例磁気記憶装置の一部の製造工程の間の或る時点での構造を示す。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰り返しの説明は省略される場合がある。略同一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。
以下、xyz直交座標系が用いられて、実施形態が記述される。以下の記述において、「下」との記述及びその派生語並びに関連語は、z軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、z軸上のより大きい座標の位置を指す。
1.第1実施形態
1.1.構造(構成)
1.1.1.全体の構造
図1は、第1実施形態の磁気記憶装置の機能ブロックを示す。図1に示されるように、磁気記憶装置1は、メモリセルアレイ11、入出力回路12、制御回路13、ロウ選択回路14、カラム選択回路15、書込み回路16、及び読出し回路17を含む。
メモリセルアレイ11は、複数のメモリセルMC、複数のワード線WL、及び複数のビット線BLを含む。メモリセルMCは、データを不揮発に記憶することができる。各メモリセルMCは、1つのワード線WL及び1つのビット線BLと接続されている。ワード線WLは行(ロウ)と関連付けられている。ビット線BLは列(カラム)と関連付けられている。1つの行の選択及び1つ又は複数の列の選択により、1つ又は複数のメモリセルMCが特定される。
入出力回路12は、例えばメモリコントローラ2から、種々の制御信号CNT、種々のコマンドCMD、アドレス信号ADD、データ(書込みデータ)DATを受け取り、例えばメモリコントローラ2にデータ(読出しデータ)DATを送信する。
ロウ選択回路14は、入出力回路12からアドレス信号ADDを受け取り、受け取られたアドレス信号ADDにより特定される行と関連付けられた1つのワード線WLを選択された状態にする。
カラム選択回路15は、入出力回路12からアドレス信号ADDを受け取り、受け取られたアドレス信号ADDにより特定される列と関連付けられた複数のビット線BLを選択された状態にする。
制御回路13は、入出力回路12から制御信号CNT及びコマンドCMDを受け取る。制御回路13は、制御信号CNTによって指示される制御及びコマンドCMDに基づいて、書込み回路16及び読出し回路17を制御する。具体的には、制御回路13は、メモリセルアレイ11へのデータの書込みの間に、データ書込みに使用される電圧を書込み回路16に供給する。また、制御回路13は、メモリセルアレイ11からのデータの読出しの間に、データ読出しに使用される電圧を読出し回路17に供給する。
書込み回路16は、入出力回路12から書込みデータDATを受け取り、制御回路13の制御及び書込みデータDATに基づいて、データ書込みに使用される電圧をカラム選択回路15に供給する。
読出し回路17は、センスアンプを含み、制御回路13の制御に基づいて、データ読出しに使用される電圧を使用して、メモリセルMCに保持されているデータを割り出す。割り出されたデータは、読出しデータDATとして、入出力回路12に供給される。
1.1.2.メモリセルアレイの回路構成
図2は、第1実施形態のメモリセルアレイ11の回路図である。図2に示されるように、メモリセルアレイ11は、M+1(Mは自然数)本のワード線WLa(WLa<0>、WLa<1>、…、WLa<M>)及びM+1本のワード線WLb(WLb<0>、WLb<1>、…、WLb<M>)を含む。メモリセルアレイ11はまた、N+1(Nは自然数)本のビット線BL(BL<0>、BL<1>、…、BL<N>)を含む。
各メモリセルMC(MCa及びMCb)は、2つのノードを有し、第1ノードにおいて1本のワード線WLと接続され、第2ノードにおいて1本のビット線BLと接続されている。より具体的には、メモリセルMCaは、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、メモリセルMCa<α、β>を含み、メモリセルMCa<α、β>は、ワード線WLa<α>とビット線BL<β>との間に接続される。同様に、メモリセルMCbは、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、メモリセルMCb<α、β>を含み、メモリセルMCb<α、β>は、ワード線WLb<α>とビット線BL<β>との間に接続される。
各メモリセルMCは、1つの磁気抵抗効果素子VR(VRa又はVRb)及び1つのスイッチング素子SE(SEa又はSEb)を含む。より具体的には、αが0以上M以下の整数の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、メモリセルMCa<α、β>は、磁気抵抗効果素子VRa<α、β>及びスイッチング素子SEa<α、β>を含む。さらに、αが0以上M以下の全てのケース及びβが0以上N以下の整数の全てのケースの全ての組合せについて、メモリセルMCb<α、β>は、磁気抵抗効果素子VRb<α、β>及びスイッチング素子SEb<α、β>を含む。
各メモリセルMCにおいて、磁気抵抗効果素子VRとスイッチング素子SEは直列に接続されている。磁気抵抗効果素子VRは1本のワード線WLと接続されており、スイッチング素子SEは1本のビット線BLと接続されている。
磁気抵抗効果素子VRは、低抵抗の状態と高抵抗の状態との間を切り替わることができる。磁気抵抗効果素子VRは、この2つの抵抗状態の違いを利用して、1ビットのデータを保持することができる。
スイッチング素子SEは、例えば以下に記述されるようなスイッチング素子であることが可能である。スイッチング素子は、2つの端子を有し、2端子間に第1閾値未満の電圧が第1方向に印加されている場合、そのスイッチング素子は高抵抗状態、例えば電気的に非導通状態である(オフ状態である)。一方、2端子間に第1閾値以上の電圧が第1方向に印加されている場合、そのスイッチング素子は低抵抗状態、例えば電気的に導通状態である(オン状態である)。スイッチング素子は、さらに、このような第1方向に印加される電圧の大きさに基づく高抵抗状態及び低抵抗状態の間の切り替わりの機能と同じ機能を、第1方向と反対の第2方向についても有する。スイッチング素子のオン又はオフにより、当該スイッチング素子と接続された磁気抵抗効果素子VRへの電流の供給の有無、すなわち当該磁気抵抗効果素子VRの選択又は非選択が制御されることが可能である。
1.1.3.メモリセルアレイの構造
図3及び図4は、第1実施形態のメモリセルアレイ11の一部の断面の構造を示す。図3は、xz面に沿った断面を示し、図4は、yz面に沿った断面を示す。
図3及び図4に示されるように、半導体基板(図示せず)の上方に複数の導電体21が設けられている。導電体21は、y軸に沿って延び、x軸に沿って並ぶ。各導電体21は、1つのワード線WLとして機能する。
各導電体21は、上面において、複数のメモリセルMCbのそれぞれの底面と接続されている。メモリセルMCbは、xy面において、例えば円の形状を有する。メモリセルMCbは各導電体21上でy軸に沿って並んでおり、このような配置によってメモリセルMCbはxy面において行列状に配置されている。各メモリセルMCbは、スイッチング素子SEbとして機能する構造と、磁気抵抗効果素子VRbとして機能する構造を含む。スイッチング素子SEbとして機能する構造及び磁気抵抗効果素子VRbとして機能する構造は、各々、後述のように1又は複数の層を含む。
メモリセルMCbの上方に、複数の導電体22が設けられている。導電体22は、x軸に沿って延び、y軸に沿って並ぶ。各導電体22は、底面において、x軸に沿って並ぶ複数のメモリセルMCbのそれぞれの上面と接している。各導電体22は、1つのビット線BLとして機能する。
各導電体22は、上面において、複数のメモリセルMCaのそれぞれの底面と接続されている。メモリセルMCaは、xy面において、例えば円の形状を有する。メモリセルMCaは各導電体22上でx軸に沿って並んでおり、このような配置によってメモリセルMCaはxy面において行列状に配置されている。各メモリセルMCaは、スイッチング素子SEaとして機能する構造と、磁気抵抗効果素子VRaとして機能する構造を含む。スイッチング素子SEaとして機能する構造及び磁気抵抗効果素子VRaとして機能する構造は、各々、後述のように1又は複数の層を含む。
y軸に沿って並ぶ複数のメモリセルMCaのそれぞれの上面上に、さらなる導電体21が設けられている。
図3及び図4に示される最下の導電体21の層からメモリセルMCaの層までの構造がz軸に沿って繰返し設けられることによって、図2に示されるようなメモリセルアレイ11が実現されることが可能である。
メモリセルアレイ11は、さらに、導電体21、導電体22、及びメモリセルMCを設けられていない領域において層間絶縁体を含む。
1.1.4.メモリセルの構造
図5は、第1実施形態のメモリセルの構造の例の断面を示す。図5は、或る導電体22が位置する層と、当該層からz軸に沿って1つ上の導電体21が位置する層までの構造を示す。すなわち、図5に示されるメモリセルMCは、メモリセルMCaに相当する。
図5に示されるように、図示せぬ半導体基板の上方に、層間絶縁体23が設けられている。層間絶縁体23は、後述の可変抵抗材料25の材料と同じ材料を含むか、そのような材料から実質的に構成される(なる)。本明細書及び特許請求の範囲において、「実質的に」を含んだ「実質的に構成される(なる)」及び同種の記載は、「実質的に構成される」要素が、意図せぬ不純物を含むことを許容することを意味する。層間絶縁体23は、例として、酸化シリコン(SiO)を含むか、酸化シリコンから実質的に構成されることが可能である。
層間絶縁体23中に導電体22が設けられている。各導電体22の上面上に、メモリセルMCが位置する。各メモリセルMCは、スイッチング素子SE、スイッチング素子SE上の磁気抵抗効果素子VR、ハードマスク35、及び側壁絶縁体36を含む。メモリセルMCは、さらなる層を含んでいても良い。
各スイッチング素子SEは、1つの導電体22の上面上に位置する。スイッチング素子SEは、下部電極24、可変抵抗材料(層)25、及び上部電極26を含む。下部電極24は導電体22の上面上に位置する。可変抵抗材料25は下部電極24の上面上に位置する。上部電極26は可変抵抗材料25の上面上に位置する。
下部電極24は、非晶質の導電体を含むか、非晶質の導電体からなる。導電体の例は、導電性カーボン(C)、酸化インジウムスズ(In-SnO)、ホウ化ハフニウム(HfB(二ホウ化ハフニウム(HfB)))等のホウ化物を含む。下部電極24は、後述のように可変抵抗材料25へのドーパントのイオン注入の間、可変抵抗材料25を通過する一部のドーパントを導入される。このため、下部電極24は、可変抵抗材料25に含まれるドーパントを少量含むとともに、上面において、イオン注入の対象とされていない場合よりも高いラフネスを有する。
可変抵抗材料25は、絶縁体からなる材料で形成されており、イオン注入により導入されたドーパントを含有する。絶縁体は窒化物及び(又は)酸化物を含み、例えば、シリコン窒化物(SiN)、ハフニウム酸化物(HfOx)、及び(又は)SiO或いはSiOから実質的に構成された材料を含む。ドーパントは、例えば、ヒ素(As)、及び(又は)ゲルマニウム(Ge)を含む。可変抵抗材料25は、結晶質である。可変抵抗材料25は、イオン注入の対象とされているため、上面において、イオン注入の対象とされていない場合よりも高いラフネスを有する。
可変抵抗材料25によるスイッチング素子SEの機能の発現及び特性は、可変抵抗材料25中のドーパントの濃度に依存する。可変抵抗材料25は、可変抵抗材料25がスイッチング素子SEとして発揮することを求められる特性を有することを可能にする濃度のドーパントを含有する。本明細書及び特許請求の範囲において、或る要素のドーパントの濃度は、当該要素の平均の濃度、または最大の濃度を指す。より具体的には、可変抵抗材料25は、図3及び図4を参照して記述されるような、スイッチング素子SEを導通させるためにスイッチング素子SEに印加される電圧が有することが必要な第1閾値を可変抵抗材料25が有することを可能にするドーパント濃度を有する。
上部電極26は、結晶質の導電体であり、例えば、TiNを含むか、TiNから実質的に構成される。
各上部電極26の上面上に、1つの磁気抵抗効果素子VRが位置する。本実施形態において、磁気抵抗効果素子VRは、トンネル磁気抵抗効果を示し、MTJ(magnetic tunnel junction)素子の場合について説明を行う。具体的には、磁気抵抗効果素子VRは、強磁性層31、絶縁層32、及び強磁性層33を含む。例として、図5に示されるように、絶縁層32は強磁性層31の上面上に位置し、強磁性層33は絶縁層32の上面上に位置する。
強磁性層31は、強磁性層31、絶縁層32、及び強磁性層33の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して45°以上90°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層31の磁化の向きは磁気記憶装置1でのデータの読出し及び書込みによっても不変であることを意図されている。強磁性層31は、いわゆる参照層として機能することができる。強磁性層31は、複数の層を含んでいてもよい。
絶縁層32は、例えば、酸化マグネシウム(MgO)を含むか、MgOから実質的に構成され、いわゆるトンネルバリアとして機能する。
強磁性層33は、例えば、コバルト鉄ボロン(CoFeB)又はホウ化鉄(FeB)を含むか、CoFeB又はFeBからなる。強磁性層33は、強磁性層31、絶縁層32、及び強磁性層33の界面を貫く方向に沿った磁化容易軸を有し、例えば界面に対して45°以上90°以下の角度の磁化容易軸を有し、例えば界面と直交する方向に沿った磁化容易軸を有する。強磁性層33の磁化の向きはデータ書込みによって可変であり、強磁性層33は、いわゆる記憶層として機能することができる。
強磁性層33の磁化の向きが強磁性層31の磁化の向きと平行であると、磁気抵抗効果素子VRは、或る低い抵抗を有する。強磁性層33の磁化の向きが強磁性層31の磁化の向きと反平行であると、磁気抵抗効果素子VRは、強磁性層31と33の磁化の向きが半平行である場合の抵抗よりも高い抵抗を有する。
強磁性層33から強磁性層31に向かって或る大きさの書込み電流が流れると、強磁性層33の磁化の向きは強磁性層31の磁化の向きと平行になる。一方、強磁性層31から強磁性層33に向かって別の或る大きさの書込み電流が流れると、強磁性層33の磁化の向きは強磁性層31の磁化の向きと反平行になる。
ハードマスク35は、磁気抵抗効果素子VRの上面上、例えば、強磁性層33の上面上に位置する。ハードマスク35は、導電体からなり、例えば、TiNを含むか、TiNからなる。
磁気抵抗効果素子VRの側面は側壁絶縁体36により覆われている。側壁絶縁体36は、さらに、スイッチング素子SEの側面の全体又は一部を覆っていても良い。図5は、側壁絶縁体36が、上部電極26の側面を覆う例を示す。側壁絶縁体36は、例えばシリコン窒化物を含むか、シリコン窒化物からなる。
y軸に沿って並ぶ複数のメモリセルMCのそれぞれのハードマスク35の上面上に、導電体21が位置する。
1.1.5.層間絶縁体23のドーパント濃度
後述のように、可変抵抗材料25の形成のための工程によって、層間絶縁体23も、可変抵抗材料25に含まれるドーパントを含有し得る。しかしながら、層間絶縁体23のドーパントの濃度は極めて低い。層間絶縁体23のドーパント濃度は、少なくとも、可変抵抗材料25に含まれるドーパント濃度よりはるかに低く、可変抵抗材料25がスイッチング素子SEの機能を発現するために含有することが必要なドーパント濃度よりもはるかに低く、数桁程度低い。換言すると、層間絶縁体23は、可変抵抗材料25の第1閾値よりはるかに高い閾値の電圧でしか導通しないことを可能にするドーパント濃度を有する。
1.2.製造方法
図6~図9は、第1実施形態の磁気記憶装置の一部の製造工程の間の状態の構造を順に示す。図6~図9は、図5に示される断面と同じ断面を示す。
図6に示されるように、層間絶縁体23中に複数の導電体22が形成される。次いで、層間絶縁体23の上面及び導電体22の上面上に、下部電極24A、及び可変抵抗材料25Aが、この順に堆積される。堆積の方法の例は、CVD(chemical vapor deposition)、及びスパッタリングを含む。下部電極24A、及び可変抵抗材料25Aは、それぞれ、後の工程によって、下部電極24、及び可変抵抗材料25へと加工される要素である。下部電極24Aは、非晶質である。可変抵抗材料25Aは、SiOを含むか、SiOから実質的に構成され、結晶質である。
図7に示されるように、可変抵抗材料25Aの上面から、可変抵抗材料25に含まれるドーパントがイオン注入によって導入される。上記のように、可変抵抗材料25Aは結晶質である。このため、可変抵抗材料25A中で、チャネリング効果(チャネリング現象)が生じ得、ドーパントは、可変抵抗材料25Aに、その上面から侵入した後に、可変抵抗材料25Aの底面に向かって進行し得る。ドーパントが、可変抵抗材料25A中を進行している間にエネルギーを失って可変抵抗材料25Aに留まることにより、可変抵抗材料25Aから可変抵抗材料25Bが形成される。可変抵抗材料25Bは、後の工程で、可変抵抗材料25へと成形される要素である。イオン注入は、例えば、ドーパントがz軸に沿って、すなわち、可変抵抗材料25Aの上面に垂直な角度で進行するように行われることが可能である。
ドーパントは、可変抵抗材料25が意図されるスイッチング動作を発現することを可能にするように、可変抵抗材料25の上面から底面に亘って広く分布することが望ましい。このような状態にできるだけ近い状態が得られるように、エネルギーを含め、イオン注入の条件が選択される。このような条件でのイオン注入により、一部のドーパントは確率に依存して他のドーパントよりも高いエネルギーを獲得する。高めのエネルギーを有するドーパントは、可変抵抗材料25Bの底面を超えて、下部電極24Aに達する。
一方、下部電極24Aは、上記のように、非晶質である。非晶質の物質では、結晶質の物質で起こるようなチャネリング効果は、ほとんど或いは全く起こらない。非晶質の物質では、原子が結晶質物質でのように規則的に配列されていないからである。このため、下部電極24Aに侵入したドーパントが下部電極24Aの底面を超えて、層間絶縁体22に侵入することは、大きく抑制され、ほとんど或いは全く起こらない。同じく、ドーパントが導電体22に侵入することも大きく抑制される。
イオン注入により、可変抵抗材料25Bの上面、及び下部電極24Aの上面は、イオン注入前の可変抵抗材料25Bの上面、及び下部電極24Aの上面より高いラフネスを有する。
図8に示されるように、可変抵抗材料25Bの上面上に、上部電極26A、強磁性層31A、絶縁層32A、強磁性層33A、及びハードマスク35Aが、この順に堆積される。堆積の方法の例は、CVD、及びスパッタリングを含む。上部電極26A、強磁性層31A、絶縁層32A、及び強磁性層33Aは、後の工程によって、それぞれ、上部電極26、強磁性層31、絶縁層32、及び強磁性層33へと成形される要素である。ハードマスク35Aは、磁気抵抗効果素子VRが形成される予定の領域の直上において残存し、その他の領域において開口35A1を有する。開口35A1は、ハードマスク35Aの上面から底面に亘る。
図9に示されるように、ここまでの工程によって得られる構造が、イオンビームエッチング(IBE)により部分的に除去される。イオンビームは、z軸に対して角度を有する。このようなイオンビームは、ハードマスク35Aの開口35A1の中へと侵入し、開口35A1内で露出している要素を部分的に除去する。一部のイオンビームは、ハードマスク35Aにより阻まれて、開口35A1内の深い領域に到達しない。しかし、ハードマスク35AもIBEによって部分的に除去され、IBEの進行に伴ってハードマスク35Aの上面は徐々に低下する。この結果、IBEの進行とともに、イオンビームは、開口35A1内のより深い領域に到達するようになる。
IBEは、少なくとも、強磁性層31A、絶縁層32A、及び強磁性層33Aが部分的に除去されて、強磁性層31、絶縁層32、及び強磁性層33の複数の組へと分割されるまで継続される。そのために、オーバーエッチングの条件で行われる。このため、例えば、IBEの進行により、上部電極26Aは、開口35A1中の部分をエッチングされる。条件によっては、可変抵抗材料25Bまでエッチングされてもよい。エッチングの結果、強磁性層31A、絶縁層32A、及び強磁性層33Aから、強磁性層31、絶縁層32、及び強磁性層33が形成される。さらに、上部電極26Aから、上部電極26が形成される。エッチングの条件によっては、上部電極26Aの上部のみが除去される場合や、可変抵抗材料25Aまで除去される場合もある。
ハードマスク35Aは、部分的に除去されることにより、ハードマスク35になる。次に、IBEによる分離により、ハードマスク35Aの開口35A1の下方において、側面を露出されている構造の側面上に側壁絶縁体36が形成される。現行の例に基づくと、ハードマスク35、強磁性層31、絶縁層32、強磁性層33、及び上部電極26の側面上に、側壁絶縁体36が形成される。
図1に示されるように、ハードマスク35、強磁性層31、絶縁層32、強磁性層33、及び上部電極26からなる構造がマスクとして用いられる等方性のエッチングにより、可変抵抗材料25B及び下部電極24Aが部分的に除去される。エッチングは、例えば、RIEである。エッチングにより、可変抵抗材料25B及び下部電極24Aから、可変抵抗材料25及び下部電極24の複数の組が形成される。次いで、導電体21が形成される。
1.3.効果
第1実施形態によれば、以下に記述されるように、誤動作を抑制される磁気記憶装置が提供されることが可能である。
スイッチング素子SEのような、双方向で動作するとともにドーパントの導入により形成されるスイッチング素子は、以下の方法で形成されることが可能である。図10は、磁気記憶装置の参考用の製造工程の間の一状態を示し、磁気記憶装置1の図5の部分に相当する部分の構造を示す。
図10に示されるように、第1実施形態の図7と同様に、層間絶縁体123及び導電体22Aの上面上に、下部電極124A、及び可変抵抗材料25Aが、この順に形成される。下部電極124Aは、後の工程によって、下部電極124へと加工される要素であり、結晶質である。層間絶縁体123及び下部電極124は、それぞれ、第1実施形態の層間絶縁体23及び下部電極24と同じ機能を有することを意図されている。
可変抵抗材料25Aに、ドーパントがイオン注入により導入され、可変抵抗材料25Bが形成される。下部電極124Aが結晶質であるため、下部電極124Aにおいてチャネリング効果が生じる。チャネリング効果は、下部電極124Aに侵入したドーパントが、下部電極124A中を進行することを可能にする。このため、一部のドーパントが、下部電極124Aを超えて、層間絶縁体123に達する。
ドーパントを含有する層間絶縁体123は、ドーパントを含有する可変抵抗材料25と、成分の組成において同じである。このため、層間絶縁体123が、意図せずにスイッチング素子として機能し得る。このことに起因して、以下のような現象が生じ得る。
図11は、参考用の磁気記憶装置での或る動作の間の状態を示す。図11は、図10に示される状態から、第1実施形態の図8、図9、及び図1を参照して記述される工程と同様の工程の実行により得られる構造を示す。図11に示されるように、左側のメモリセルMCR1が選択されており、メモリセルMCR1の下方の導電体22と導電体21に、スイッチング素子SERをオンさせる電圧が印加されており、電流が流れている。図10を参照して記述されるように、メモリセルMCR1の下方の導電体22と、メモリセルMCR2の下方の導電体22の間の層間絶縁体123Rは、スイッチング素子SEと同様のスイッチング素子SERBとして機能し得る。このため、電圧の大きさ等の種々の要因の組合せによっては、スイッチング素子SERBが導通(オン)して、メモリセルMCR1の下方の導電体22と、メモリセルMCR2の下方の導電体22との間で電流IRが流れ得る。さらに、電流IRがメモリセルMCR2のスイッチング素子SERを流れることにより、当該スイッチング素子SERが導通し得る。この現象は、メモリセルMCR1に対する正しいデータリードを阻害し、誤リードを引き起こす。
第1実施形態の磁気記憶装置1によれば、各スイッチング素子SEは、非晶質の下部電極24を含む。このことに起因して、層間絶縁体23は、可変抵抗材料25がスイッチング素子SEの機能を発現するために含有することが必要であるとともに可変抵抗材料25が実際に有するドーパント濃度よりもはるかに低いドーパント濃度を有する。このため、層間絶縁体23は、スイッチング素子SEと同様のスイッチング素子として機能することが抑制又は回避される。このため、或る選択されたメモリセルMCからのデータのリードのための選択メモリセルMCへの電圧の印加によっても、層間絶縁体23が導通することは抑制又は回避される。ひいては、非選択メモリセルMCのスイッチング素子SEもが導通することが抑制又は回避される。よって、誤動作、特に誤ったリードの発生を抑制された磁気記憶装置1が提供されることが可能である。
2.第2実施形態
第2実施形態は、スイッチング素子の構造の点において、第1実施形態と異なる。第2実施形態は、その他の点については、第1実施形態と同じである。以下、第2実施形態の構成のうち、第1実施形態の構成と異なる点が主に記述される。
2.1.構造
図12は、第2実施形態のメモリセルの構造の例の断面を示し、第1実施形態の図5に示される領域と同じ領域を示す。第2実施形態のメモリセルMC、及びスイッチング素子SEは、第1実施形態でのメモリセルMC及びスイッチング素子SEとの区別のために、それぞれ、メモリセルMCB及びスイッチング素子SEBと称される場合がある。各メモリセルMCBは、メモリセルMCに含まれる要素に加えて、下部電極45を含む。
下部電極45は、下部電極24の上面上に位置し、結晶質の導電体からなり、例えば、結晶質のTiNを含むか、結晶質のTiNから実質的に構成される。下部電極45は、イオン注入の対象とされているため、上面において、イオン注入の対象とされていない場合よりも高いラフネスを有する。
可変抵抗材料25は、下部電極45の上面上に位置する。
2.2.製造方法
図13は、第2実施形態の磁気記憶装置の一部の製造工程の間の一状態の構造を示す。図13は、図12に示される断面と同じ断面を示す。
図13に示されるように、第1実施形態の図6に示される工程と同様の工程により、層間絶縁体23の上面及び導電体22の上面上に、下部電極24Aが形成される。次いで、下部電極24Aの上面上に、下部電極45Aが形成される。堆積の方法の例は、CVD及びスパッタリングを含む。下部電極45Aは、後の工程によって、下部電極45へと成形される要素であり、結晶質である。下部電極45Aの上面上に、図6と同様の工程により、可変抵抗材料25Aが形成される。
図14に示されるように、第1実施形態の図7に示される工程と同様の工程により、可変抵抗材料25Aにドーパントがイオン注入によって導入される。ドーパントは、下部電極45Aへ侵入し得、さらに、下部電極45Aでのチャネリング効果により、下部電極24Aにも侵入し得る。しかしながら、下部電極24Aに侵入したドーパントが下部電極24Aの底面を超えて、層間絶縁体23に侵入することは、大きく抑制され、ほとんど或いは全く起こらない。
これ以降の工程については、下部電極24Aと可変抵抗材料25Aの間に下部電極45Aが設けられていることを除いて、第1実施形態の図8、図9、及び図1を参照して記述される工程と同じである。すなわち、図8に示される工程と同じ工程により、上部電極26A、強磁性層31A、絶縁層32A、強磁性層33A、及びハードマスク35Aが形成される。図9に示される工程と同じ工程により、強磁性層31A、絶縁層32A、強磁性層33A、及び上部電極26Aから、強磁性層31、絶縁層32、強磁性層33、及び上部電極26が形成される。さらに、ハードマスク35、強磁性層31、絶縁層32、強磁性層33、及び上部電極26Aの側面上に、側壁絶縁体36が形成される。
図1を参照して記述される工程と同様の工程により、図11に示されるように、可変抵抗材料25B及び下部電極24Aから、可変抵抗材料25及び下部電極24の複数の組が形成され、次いで、導電体21が形成される。
2.3.利点
第2実施形態によれば、第1実施形態と同じく、各スイッチング素子SEは、非晶質の下部電極24を含む。このため、第1実施形態と同じ利点を得られる。
2.4.変形例
図15に示されるように、下部電極45は、導電体22と下部電極24の間に設けられていてもよい。変形例によっても、第1実施形態と同じ利点を得られる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…磁気記憶装置、2…メモリコントローラ、11…メモリセルアレイ、12…入出力回路、13…制御回路、14…ロウ選択回路、15…カラム選択回路、16…書込み回路、17…読出し回路、MC…メモリセル、WL…ワード線、BL…ビット線、VR…磁気抵抗効果素子、SE…スイッチング素子、21…導電体、22…導電体、23…層間絶縁体、24…下部電極、25…可変抵抗材料、26…上部電極、29…絶縁体、30…絶縁体、31…強磁性層、32…絶縁層、33…強磁性層、35…ハードマスク、36…側壁絶縁体、41…ハードマスク、45…下部電極。

Claims (20)

  1. 第1導電体と、
    前記第1導電体上の非晶質の第2導電体と、
    前記第2導電体上の第1素子であって、前記第1素子は、ドーパントを導入された酸化シリコンを備える、第1素子と、
    前記第1素子上の第3導電体と、
    前記第3導電体上の第1積層体であって、第1磁性層と、第2磁性層と、前記第1磁性層と前記第2磁性層との間の第1絶縁層と、を含む第1積層体と、
    を備える磁気記憶装置。
  2. 第4導電体と、
    前記第4導電体と前記第1導電体との間の絶縁体をさらに備える、
    請求項1に記載の磁気記憶装置。
  3. 前記絶縁体は、酸化シリコンを備える、
    請求項2に記載の磁気記憶装置。
  4. 前記第4導電体上の非晶質の第5導電体と、
    前記第5導電体上の第2素子であって、前記第2素子は、前記ドーパントを導入された酸化シリコンを備える、第2素子と、
    前記第2素子上の第6導電体と、
    前記第6導電体上の第2積層体であって、第3磁性層と、第4磁性層と、前記第3磁性層と前記第4磁性層との間の第2絶縁層と、を含む第2積層体と、
    をさらに備える、
    請求項3に記載の磁気記憶装置。
  5. 前記第2導電体は、導電性カーボン、酸化インジウムスズ、ホウ化ハフニウム、ホウ化物を備える、
    請求項1に記載の磁気記憶装置。
  6. 前記第1素子は、イオン注入された前記ドーパントを含有する、
    請求項1に記載の磁気記憶装置。
  7. 前記ドーパントはヒ素、ゲルマニウムの1つ以上を含む、
    請求項1に記載の磁気記憶装置。
  8. 前記第3導電体は、結晶質である、
    請求項1に記載の磁気記憶装置。
  9. 第1導電体と、
    前記第1導電体上の非晶質の第2導電体と、
    前記第2導電体上の第3導電体と、
    前記第3導電体上の第1素子であって、前記第1素子は、ドーパントを導入された酸化シリコンを備える、第1素子と、
    前記第1素子上の第4導電体と、
    前記第4導電体上の第1積層体であって、第1磁性層と、第2磁性層と、前記第1磁性層と前記第2磁性層との間の第1絶縁層と、を含む第1積層体と、
    を含む磁気記憶装置。
  10. 第5導電体と、
    前記第5導電体と前記第1導電体との間の絶縁体をさらに備える、
    請求項9に記載の磁気記憶装置。
  11. 前記絶縁体は、酸化シリコンを備える、
    請求項10に記載の磁気記憶装置。
  12. 前記第5導電体上の非晶質の第6導電体と、
    前記第6導電体上の第2素子であって、前記第2素子は、前記ドーパントを導入された酸化シリコンを備える、第2素子と、
    前記第2素子上の第7導電体と、
    前記第7導電体上の第2積層体であって、第3磁性層と、第4磁性層と、前記第3磁性層と前記第4磁性層との間の第2絶縁層と、を含む第2積層体と、
    をさらに備える、
    請求項11に記載の磁気記憶装置。
  13. 前記第2導電体は、導電性カーボン、酸化インジウムスズ、ホウ化ハフニウム、ホウ化物を備える、
    請求項9に記載の磁気記憶装置。
  14. 前記ドーパントはヒ素、ゲルマニウム、アンチモン、キセノン、及びクリプトンの1つ以上を含む、
    請求項9に記載の磁気記憶装置。
  15. 第1導電体上に、非晶質の第2導電体を形成することと、
    前記第2導電体上に酸化シリコンを形成することと、
    前記酸化シリコンに、ドーパントをイオン注入により導入すること、
    前記酸化シリコン上に第3導電体を形成することと、
    前記第3導電体上に、第1磁性層と、第2磁性層と、前記第1磁性層と前記第2磁性層との間の第1絶縁層と、を含む第1積層体を形成することと、
    を備える磁気記憶装置の製造方法。
  16. 前記第2導電体を形成することは、前記第1導電体上及び絶縁体上に前記第2導電体を形成することを含む、
    請求項15に記載の磁気記憶装置の製造方法。
  17. 前記絶縁体は、酸化シリコンを備える、
    請求項16に記載の磁気記憶装置の製造方法。
  18. 前記第2導電体は、導電性カーボン、酸化インジウムスズ、ホウ化ハフニウム、ホウ化物を備える、
    請求項16に記載の磁気記憶装置の製造方法。
  19. 前記ドーパントはヒ素、ゲルマニウム、アンチモン、キセノン、及びクリプトンの1つ以上を含む、
    請求項16に記載の磁気記憶装置の製造方法。
  20. 前記第3導電体は、結晶質である、
    請求項16に記載の磁気記憶装置の製造方法。
JP2020156465A 2020-09-17 2020-09-17 磁気記憶装置及び磁気記憶装置の製造方法 Pending JP2022050080A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020156465A JP2022050080A (ja) 2020-09-17 2020-09-17 磁気記憶装置及び磁気記憶装置の製造方法
TW110131027A TWI775577B (zh) 2020-09-17 2021-08-23 磁性記憶裝置及磁性記憶裝置之製造方法
CN202111023374.1A CN114203700A (zh) 2020-09-17 2021-08-30 磁存储装置及磁存储装置的制造方法
US17/465,696 US12114577B2 (en) 2020-09-17 2021-09-02 Magnetoresistance memory device and method of manufacturing magnetoresistance memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156465A JP2022050080A (ja) 2020-09-17 2020-09-17 磁気記憶装置及び磁気記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022050080A true JP2022050080A (ja) 2022-03-30

Family

ID=80627150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156465A Pending JP2022050080A (ja) 2020-09-17 2020-09-17 磁気記憶装置及び磁気記憶装置の製造方法

Country Status (4)

Country Link
US (1) US12114577B2 (ja)
JP (1) JP2022050080A (ja)
CN (1) CN114203700A (ja)
TW (1) TWI775577B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021144968A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置及び記憶装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5624425B2 (ja) 2010-10-14 2014-11-12 株式会社東芝 半導体装置及びその製造方法
JP2013153104A (ja) 2012-01-26 2013-08-08 Toshiba Corp 半導体記憶装置及びその製造方法
US9741930B2 (en) 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
KR20180121260A (ko) * 2017-04-28 2018-11-07 에스케이하이닉스 주식회사 크로스-포인터 어레이 장치 및 이의 제조 방법
JPWO2018203459A1 (ja) * 2017-05-01 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 選択素子および記憶装置
JP2019057636A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
JP2019169219A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
JPWO2019198410A1 (ja) * 2018-04-09 2021-05-20 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
JP2020043202A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置
JP2020043223A (ja) * 2018-09-11 2020-03-19 キオクシア株式会社 磁気メモリ
TWI815948B (zh) * 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US11271036B2 (en) * 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
US11538817B2 (en) * 2020-06-26 2022-12-27 Sandisk Technologies Llc Bonded memory devices and methods of making the same

Also Published As

Publication number Publication date
US20220085278A1 (en) 2022-03-17
US12114577B2 (en) 2024-10-08
TW202213343A (zh) 2022-04-01
CN114203700A (zh) 2022-03-18
TWI775577B (zh) 2022-08-21

Similar Documents

Publication Publication Date Title
US11475931B2 (en) Magnetoresistive memory device
CN110910930B (zh) 存储装置及其制造方法
US9680087B2 (en) Methods for manufacturing carbon ribbons for magnetic devices
TWI775577B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US20220093847A1 (en) Magnetoresistance memory device and method of manufacturing magnetoresistance memory device
TWI815128B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
CN116709785A (zh) 存储器件以及存储器件的制造方法
US11557725B2 (en) Memory device comprising silicon oxide layer and conductor sharing a dopant
US20240099019A1 (en) Magnetoresistance memory device and method for manufacturing magnetoresistance memory device
TWI852225B (zh) 磁性記憶裝置之製造方法
US20230298647A1 (en) Memory device
US12102012B2 (en) Magnetoresistance memory device and method of manufacturing magnetoresistance memory device
US20240324477A1 (en) Storage device and method of manufacturing a storage device
US20230301116A1 (en) Magnetic memory device
US20240081156A1 (en) Memory device and method of manufacturing the same
TW202431954A (zh) 磁性記憶裝置
JP2020167210A (ja) 記憶装置および記憶装置の製造方法
TW202011530A (zh) 記憶裝置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106