CN110910930B - 存储装置及其制造方法 - Google Patents

存储装置及其制造方法 Download PDF

Info

Publication number
CN110910930B
CN110910930B CN201910176594.4A CN201910176594A CN110910930B CN 110910930 B CN110910930 B CN 110910930B CN 201910176594 A CN201910176594 A CN 201910176594A CN 110910930 B CN110910930 B CN 110910930B
Authority
CN
China
Prior art keywords
conductor
axis
ferromagnetic
electrically connected
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910176594.4A
Other languages
English (en)
Other versions
CN110910930A (zh
Inventor
伊藤雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110910930A publication Critical patent/CN110910930A/zh
Application granted granted Critical
Publication of CN110910930B publication Critical patent/CN110910930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

实施方式提供一种高品质的存储装置及其制造方法。第1导电体沿着第1轴延伸。第1积层体沿着第1轴延伸，与第1导电体电连接，且包含沿着第1轴延伸的第1强磁性体。第1绝缘体与第1积层体电连接。第2强磁性体与第1绝缘体电连接。开关元件使第1端与第2强磁性体电连接，响应于施加至第1端与第2端之间的电压而允许或阻断从第1端向第2端的电流，且响应于施加至第2端与第1端之间的电压而允许或阻断从第2端向第1端的电流。第2导电体沿着第2轴延伸，与第1开关元件的第2端电连接。

Description

存储装置及其制造方法
[相关申请案]
本申请案享有以日本专利申请案2018-173091号(申请日：2018年9月14日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
实施方式概括而言涉及一种存储装置及其制造方法。
背景技术
已知有一种使用可进行元件的切换的电阻存储数据的存储装置。
发明内容
实施方式提供一种更高性能的存储装置及其制造方法。
一实施方式的存储装置包含第1导电体、第1积层体、第1绝缘体、第2强磁性体、第1开关元件、及第2导电体。所述第1导电体沿着第1轴延伸。所述第1积层体沿着所述第1轴延伸，与所述第1导电体电连接，且包含沿着所述第1轴延伸的第1强磁性体。所述第1绝缘体与所述第1积层体电连接。所述第2强磁性体与所述第1绝缘体电连接。所述第1开关元件具有第1端及第2端，使所述第1端与所述第2强磁性体电连接，响应于施加至所述第1端与所述第2端之间的电压而允许或阻断从所述第1端向所述第2端的电流，且响应于施加至所述第2端与所述第1端之间的电压而允许或阻断从所述第2端向所述第1端的电流。所述第2导电体沿着第2轴延伸，且与所述第1开关元件的所述第2端电连接。
附图说明
图1是表示第1实施方式的存储装置的功能方块。
图2是第1实施方式的存储单元阵列的电路图。
图3是第1实施方式的存储单元阵列的一部分的概略性的构造的立体图。
图4中的(a)、(b)是表示第1实施方式的存储单元阵列的一部分的截面构造。
图5是表示第1实施方式的MTJ元件的构造。
图6是表示第1实施方式的存储装置的一部分的动作中的一状态。
图7中的(a)、(b)是表示第1实施方式的存储装置的制造工序之间的一状态。
图8中的(a)、(b)是表示继图7之后的状态。
图9中的(a)、(b)是表示继图8之后的状态。
图10中的(a)、(b)是表示继图9之后的状态。
图11中的(a)、(b)是表示继图10之后的状态。
图12中的(a)、(b)是表示继图11之后的状态。
图13中的(a)、(b)是表示继图12之后的状态。
图14中的(a)、(b)是表示继图13之后的状态。
图15中的(a)、(b)是表示继图14之后的状态。
图16中的(a)、(b)是表示比较用的存储装置的制造工序之间的一状态。
图17是第2实施方式的存储单元阵列的一部分的概略性的构造的立体图。
图18中的(a)、(b)是表示第2实施方式的存储单元阵列的一部分的截面构造。
图19中的(a)、(b)是表示第2实施方式的存储装置的制造工序之间的一状态。
图20中的(a)、(b)是表示继图19之后的状态。
图21中的(a)、(b)是表示继图20之后的状态。
图22中的(a)、(b)是表示继图21之后的状态。
图23中的(a)、(b)是表示继图22之后的状态。
图24中的(a)、(b)是表示继图23之后的状态。
图25中的(a)、(b)是表示继图24之后的状态。
图26中的(a)、(b)是表示继图25之后的状态。
图27中的(a)、(b)是表示继图26之后的状态。
图28是第2实施方式的变化例的存储单元阵列的一部分的概略性的构造的立体图。
具体实施方式
以下，参照附图记述实施方式。在以下的记述中，存在具有大致相同的功能及构成的构成要素标注相同符号，而省略重复的说明的情况。附图是示意性的图，厚度与平面尺寸的关系、各层的厚度的比率等可与实物不同。另外，可包含即便在附图相互间相互的尺寸的关系或比率也不同的部分。另外，关于某实施方式的记述，只要未明示或自明地排除，则全部也可作为其他实施方式的记述适用。
在本说明书及权利要求书中，所谓某第1要素“连接”于另一第2要素，包含第1要素直接地或始终或选择性地经由成为导电性的要素连接于第2要素。
(第1实施方式)
<构成及构造>
图1是表示第1实施方式的存储装置的功能方块。如图1所示，存储装置1包含存储单元阵列11、输入输出电路12、控制电路13、行选择电路14、列选择电路15、写入电路16、及读出电路17。
存储单元阵列11包含多个存储单元MC、多条字线WL、及多条位线BL。存储单元MC可非易失地存储数据。各存储单元MC与1条字线WL及1条位线BL连接。字线WL与行(row)建立关联。位线BL与列(column)建立关联。通过1个行的选择及1个或多个列的选择，来特定1个或多个存储单元MC。
输入输出电路12例如从存储器控制器接收各种控制信号CNT、各种指令CMD、地址信号ADD、数据(写入数据)DAT，例如将数据(读出数据)DAT发送至存储器控制器。
行选择电路14从输入输出电路12接收地址信号ADD，使与基于所接收的地址信号ADD的行对应的1条字线WL为已被选择的状态。
列选择电路15从输入输出电路12接收地址信号ADD，使与基于所接收的地址信号ADD的列对应的多条位线BL为已被选择的状态。
控制电路13从输入输出电路12接收控制信号CNT及指令CMD。控制电路13基于由控制信号CNT指示的控制及指令CMD，对写入电路16及读出电路17进行控制。具体来说，控制电路13在向存储单元阵列11写入数据的期间，将用于数据写入的电压供给至写入电路16。另外，控制电路13在从存储单元阵列11读出数据的期间，将用于数据读出的电压供给至读出电路17。
写入电路16从输入输出电路12接收写入数据DAT，基于控制电路13的控制及写入数据DAT，将用于数据写入的电压供给至列选择电路15。
读出电路17包含传感放大器，基于控制电路13的控制，使用用于数据读出的电压算出保存在存储单元MC中的数据。所算出的数据作为读出数据DAT供给至输入输出电路12。
图2是第1实施方式的存储单元阵列11的电路图。如图2所示，存储单元阵列11包含M+1(M为自然数)条字线WLa(WLa<0>、WLa<1>、…、WLa<M>)及M+1条字线WLb(WLb<0>、WLb<1>、…、WLb<M>)。存储单元阵列11另外包含N+1(N为自然数)条位线BL(BL<0>、BL<1>、…、BL<N>)。
各存储单元MC(MCa及MCb)具有2个节点，在第1节点与1条字线WL连接，在第2节点与1条位线BL连接。更具体来说，存储单元MCa关于α为0以上且M以下的所有情形、β为0以上且N以下的所有情形的所有组合，包含存储单元MCa<α，β>，存储单元MCa<α，β>连接于字线WLa<α>与位线BL<β>之间。同样地，存储单元MCb关于α为0以上且M以下的所有情形、β为0以上且N以下的所有情形的所有组合，包含存储单元MCb<α，β>，存储单元MCb<α，β>连接于字线WLb<α>与位线BL<β>之间。
各存储单元MC包含1个电阻变化元件VR(VRa或VRb)及1个开关元件SEL(SELa或SELb)。更具体来说，关于α为0以上且M以下的所有情形、β为0以上且N以下的所有情形的所有组合，存储单元MCa<α，β>包含电阻变化元件VRa<α，β>及开关元件SELa<α，β>。进而，关于α为0以上且M以下的所有情形、β为0以上且N以下的所有情形的所有组合，存储单元MCb<α，β>包含电阻变化元件VRb<α，β>及开关元件SELb<α，β>。
在各存储单元MC中，电阻变化元件VR与开关元件SEL串联连接。电阻变化元件VR与1条字线WL连接，开关元件SEL与1条位线BL连接。
电阻变化元件VR可在低电阻的状态与高电阻的状态之间切换。电阻变化元件VR可利用该2种电阻状态的差异保存1比特的数据。
开关元件SEL具有2个端子，在对2端子间向第1方向施加小于第1阈值的电压的情况下，该开关元件SEL为高电阻状态，例如为电性上非导通状态(断开状态)。另一方面，在对2端子间向第1方向施加第1阈值以上的电压的情况下，该开关元件SEL为低电阻状态，例如为电性上导通状态(接通状态)。开关元件SEL进而在与第1方向相反的第2方向也具有与此种基于向第1方向施加的电压的大小而在高电阻状态与低电阻状态之间切换的功能相同的功能。通过开关元件SEL的接通或断开，可控制向与该开关元件SEL连接的电阻变化元件VR的电流的供给的有无，也就是说可控制该电阻变化元件VR的选择或非选择。
图3是第1实施方式的存储单元阵列11的一部分的概略性的构造的立体图。在图3中，未表示或简化表示若干要素。图4在部分(a)中表示沿着图3的IVA-IVA线的截面的一部分的构造，在部分(b)中表示沿着图3的IVB-IVB线的截面的一部分的构造。
如图3及图4所示，在基板(未图示)的沿着xy面的面的上方设置着绝缘体20的第1部分20a。在基板设置着晶体管(未图示)。
绝缘体20的第1部分20a沿着xy面扩展。在第1部分20a上设置着多个导电体21。导电体21沿着y轴延伸，并沿着x轴具有间隔地排列。各导电体21作为1条位线BL发挥功能。
在各导电体21的上表面上设置着积层体22。积层体22沿着y轴延伸，并沿着x轴具有间隔地排列。各积层体22例如沿着该积层体22的下方的对应的导电体21延伸，例如具有与对应的导电体21的沿着xy面的形状(平面形状)相同的平面形状。此处，将积层体22的间隔设为F。
各积层体22包含至少1个强磁性体，表现由积层体22中所包含的强磁性体所致的磁化。积层体22中的1个强磁性体的磁化的方向不会根据于存储装置1中的数据的读出及写入而变化，积层体22可作为所谓参照层发挥功能。
在各积层体22的上表面上设置着多个绝缘体23。绝缘体23的沿着x轴的长度例如与该绝缘体23的下方的对应的积层体22的宽度相同。绝缘体23的沿着y轴的长度例如与F大致相等。
绝缘体23包含非磁性的绝缘体，或由非磁性的绝缘体构成，例如包含氧化镁(MgO)，或由MgO构成。绝缘体23可作为隧道势垒发挥功能。
在各绝缘体23的上表面上设置着1个强磁性体24。强磁性体24的沿着x轴的长度例如与该强磁性体24的下方的对应的积层体22的宽度相同。强磁性体24的沿着y轴的长度例如与F大致相等。强磁性体24例如包含钴铁硼(CoFeB)或硼化铁(FeB)，或由CoFeB或FeB构成。强磁性体24的磁化的方向可根据数据写入而变化，可作为所谓存储层发挥功能。
积层体22、1个绝缘体23、及1个强磁性体24的组表现穿隧磁阻效应，可作为1个电阻变化元件VR发挥功能。穿隧磁阻效应是指在包含隔着绝缘体的2个强磁性体的构造中，在2个强磁性体的磁化的方向平行的情况下与反平行的情况下电阻值不同的现象。平行的情况下的电阻值小于反平行的情况下的电阻值。表示2个不同的电阻值的状态，可分别分配至2值的数据。图4所示的电阻变化元件VR包含MTJ(magnetic tunnel junction，磁隧道结)。
各积层体22如上所述与多个强磁性体24连接，因此，可作为包含与该积层体22连接的多个强磁性体24的各者的多个电阻变化元件VR的各参照层发挥功能。也就是说，各积层体22由多个电阻变化元件VR甚至由多个存储单元MC共用。为方便起见，可认为各积层体22中的、1个绝缘体23及1个强磁性体24的组的下方的部分22a与绝缘体23及强磁性体24一起作为1个电阻变化元件VR发挥功能。
在各强磁性体24的上表面上设置着导电体25。导电体25例如具有与该导电体25的下方的对应的强磁性体24的平面形状相同的平面形状。导电体25包含铂(Pt)、钨(W)、钽(Ta)、及钌(Ru)的至少一者，或由Pt、W、Ta、及Ru构成。
在沿着x轴排列的多个导电体25的各自的上表面上设置着可变电阻材料26。可变电阻材料26沿着x轴延伸，并沿着y轴具有间隔地排列。可变电阻材料26例如具有F的宽度(沿着y轴的长度)。另外，可变电阻材料26的间隔例如为F。
各可变电阻材料26可作为与多个电阻变化元件VR的各者连接的多个开关元件SEL发挥功能，这些多个电阻变化元件VR与该可变电阻材料26连接。也就是说，各可变电阻材料26由多个存储单元MC共用。
开关元件SEL例如为具有2端子型的开关功能的开关元件，相当于2端子中的第1端子的上表面及底面的一者，2端子中的第2端子为可变电阻材料26的上表面及底面的另一者。可变电阻材料26例如也可包含选自由Te、Se、及S所组成的群的至少1种以上的硫属元素。或者，可变电阻材料26例如也可含有作为包含所述硫属元素的化合物的硫化物。另外，可变电阻材料26例如也可进而包含选自由B、Al、Ga、In、C、Si、Ge、Sn、As、P、及Sb所组成的群的至少1种以上的元素。
在各可变电阻材料26的上表面上设置着1个导电体31。导电体31沿着x轴延伸，并沿着y轴具有间隔地排列。各导电体31例如具有与下方的对应的可变电阻材料26的平面形状相同的平面形状。导电体31例如具有F的宽度(沿着y轴的长度)。另外，导电体31的间隔例如为F。各导电体31作为1条字线WL发挥功能。
此外，所述中表记的F在将在y轴方向邻接的导电体31间设为1个间距的情况下(或者在将在x方向邻接的导电体21间设为1个间距的情况下)，相当于1个间距的一半。
在各导电体31的上表面上设置着1个硬质遮罩32。硬质遮罩32例如为氮化硅(SiN)。硬质遮罩32沿着x轴延伸，并沿着y轴具有间隔地排列。各硬质遮罩32例如具有与下方的对应的导电体31的平面形状相同的平面形状。此外，硬质遮罩32由于在下述制造工序中使用，所以也可不存在于最终的构造中。
在从绝缘体20a的上表面至导电体25的层为止的层中未设置导电体21、积层体22、绝缘体23、强磁性体24、导电体25、可变电阻材料26、导电体31、及硬质遮罩32的部分，设置着绝缘体20的另一部分20b。
在图4中连接的2个强磁性体或导电体之间也可进而设置有导电体。
图5表示第1实施方式的电阻变化元件VR的构造。积层体22包含至少1个作为强磁性体的强磁性体221。强磁性体221的磁化的方向不会根据在存储装置1中的数据的读出及写入而变化。强磁性体24及221具有沿着贯穿强磁性体24、绝缘体23、及强磁性体221的界面的方向的磁化容易轴(由箭头表示)。强磁性体24及221也可具有沿着强磁性体24、绝缘体23、及强磁性体221的界面的磁化容易轴。
如果强磁性体24的磁化的方向与强磁性体221的磁化的方向平行，那么电阻变化元件VR处于P状态，处于低电阻状态。如果强磁性体24的磁化的方向与强磁性体221的磁化的方向为反平行，那么电阻变化元件VR处于AP状态，处于高电阻状态。
为了数据读出，对与数据读出对象的存储单元MC的电阻变化元件VR连接的字线WL及位线BL施加适当的电压。利用该电压，在电阻变化元件VR中流通读出电流Ir。读出电流Ir基于电阻变化元件VR为AP还是P状态而具有不同的大小。基于在电阻变化元件VR中流通的读出电流Ir的大小，由读出电路17判断电阻变化元件VR的电阻状态。
如果从强磁性体24朝向强磁性体221流通写入电流IwP，那么强磁性体24的磁化的方向与强磁性体221的磁化的方向平行。另一方面，如果从强磁性体221朝向强磁性体24流通写入电流IwAP，那么强磁性体24的磁化的方向与强磁性体221的磁化的方向为反平行。所述的强磁性体221的磁化的方向“不变”，是指强磁性体221的磁化的方向不会因可使强磁性体24的磁化的方向反转的大小的电流而变化(反转)。
强磁性体221例如包含钴铂(CoPt)、钴镍(CoNi)、或钴钯(CoPd)，或由CoPt、CoNi、或CoPd构成。强磁性体221具有与积层体22的平面形状相同的平面形状。
积层体22可具有SAF(synthetic antiferromagnetic，合成反铁磁)构造。因此，积层体22可进而包含导电体222及强磁性体223。强磁性体223位于1个导电体21的上表面上。强磁性体223抑制由强磁性体221产生且施加至强磁性体24的磁场(漏磁场)。强磁性体223具有与强磁性体221的磁化相反的方向的磁化。强磁性体223包含CoPt、CoNi、或CoPd，或者由CoPt、CoNi、或CoPd构成。强磁性体223具有与积层体22的平面形状相同的平面形状。
导电体222使强磁性体223与强磁性体221反强磁性耦合。导电体222例如包含Ru或Ir，或者由Ru或Ir构成。已知有Ru及Ir使隔着Ru或Ir的层的2个磁性体基于Ru或Ir的厚度磁性耦合或反强磁性耦合。导电体222具有使强磁性体223与强磁性体221反强磁性耦合的厚度。导电体222具有与积层体22的平面形状相同的平面形状。导电体222也可进而包含Pt及/或Pd的层。
<动作>
选择1个电阻变化元件VR用于数据的写入或数据的读出。因此，仅与被选择电阻变化元件VR连接的开关元件(被选择开关元件)SEL必须接通。因此，对与被选择开关元件SEL连接的字线WL和与被选择电阻变化元件VR连接的位线BL施加某电压V。电压V具有随着被选择开关元件SEL接通而流通与对于被选择开关元件SEL的处理对应的大小的电流I1(也就是说，写入电流IWAP或IWP、或者读出电流Ir)的大小。可变电阻材料26由于与多个电阻变化元件VR连接，所以通过施加电压V，如图6所示，可遍及可变电阻材料26的较广范围流通电流。但是，不对字线WL(导电体31)与非选择的位线BL(导电体21)之间施加电压V。因此，通过电压V，电流主要在部分26a流通，在部分26a流通电流I1。另一方面，在可变电阻材料26的除部分26a以外的部分26b中，仅流通电流I2(<I1)。因此，仅可变电阻材料26的部分26a接通。这样一来，即便可变电阻材料26与多个电阻变化元件VR连接，也可仅在被选择电阻变化元件VR中流通数据写入或读出所需要的电流。
<制造方法>
图7至图15依序表示第1实施方式的存储装置1的制造工序之间的状态。图7至图15的各者在部分(a)中表示沿着图3的IVA-IVA线的截面的一部分的构造，在部分(b)中表示沿着图3的IVB-IVB线的截面的一部分的构造。
如图7所示，在绝缘体20的部分20a的上表面上，依序沉积有导电体21A、积层体22A、绝缘体23A、强磁性体24A、及导电体25A。导电体21A、积层体22A、绝缘体23A、强磁性体24A、及导电体25A分别包括与导电体21、积层体22、绝缘体23、强磁性体24、及导电体25实质上相同的材料。其次，在导电体25A的上表面上形成有硬质遮罩41。硬质遮罩41具有在形成导电体21及积层体22的区域的上方残存并且在其他部分开口的图案。也就是说，硬质遮罩41的图案具有沿着y轴延伸的线状的形状，沿着x轴具有间隔。
如图8所示，通过将硬质遮罩41用作遮罩的蚀刻，将导电体21A、积层体22A、绝缘体23A、强磁性体24A、及导电体25A局部地去除。蚀刻可为RIE(reactive ion etching，反应性离子蚀刻)或IBE(ion beam etching，离子束蚀刻)。通过蚀刻形成导电体21、积层体22、绝缘体23B、强磁性体24B、及导电体25B。绝缘体23B、强磁性体24B、及导电体25B与导电体21及积层体22同样地沿着y轴延伸，沿着x轴具有间隔地排列。通过使用IBE，可抑制积层体22中的强磁性体221及223、以及强磁性体24B的磁特性劣化。
图8的IBE为了抑制遮蔽效应，可仅使用沿着yz面前进的离子束进行。或者，图8的IBE可使用以相对于xy面接近垂直的角度前进的离子束进行。另外，图8的IBE既可仅包含相同的条件的1次蚀刻的步骤，也可包含不同的条件的多次蚀刻的步骤。
存在如下情况：通过图8的IBE例如自导电体21A及(或)积层体22A中的导电体去除的材料再次沉积在绝缘体23B的侧面上。再次沉积的导电体可作为使绝缘体23B迂回的电流路径发挥功能。为了将再次沉积的导电体去除，也可应用条件不同的IBE步骤。或者，通过使再次沉积的导电体氧化，也可抑制迂回路径的功能。
如图9所示，在通过至此为止的工序所获得的构造上沉积绝缘体20的部分20b。绝缘体20的部分20b填埋包含导电体21、积层体22、绝缘体23B、强磁性体24B、导电体25B、及硬质遮罩41的构造之间的区域。
如图10所示，绝缘体20的部分20b的上部及硬质遮罩41例如通过CMP(chemicalmechanical polishing，化学机械研磨)去除。CMP例如将导电体25B的上表面作为终止层，在导电体25B的上表面的高度停止。
如图11所示，在导电体25B的上表面上及绝缘体20b的上表面上的整个表面，依序沉积有可变电阻材料26A及导电体31A。可变电阻材料26A及导电体31A分别包括与可变电阻材料26及导电体31相同的材料。
如图12所示，在导电体31A的上表面上形成硬质遮罩42。硬质遮罩42具有在形成可变电阻材料26及导电体31的积层构造的区域的上方残存并且在其他部分具有开口43的图案。也就是说，硬质遮罩42的图案具有沿着x轴延伸的线状的形状，并沿着y轴具有间隔。硬质遮罩42包括与硬质遮罩32实质上相同的材料。
如图13所示，通过将硬质遮罩42用作遮罩的蚀刻，将导电体31A及可变电阻材料26A局部地去除。蚀刻可为RIE或IBE。蚀刻在导电体25B的上表面及绝缘体20的部分20b的上表面的高度停止。为了使蚀刻在导电体25B的上表面及绝缘体20的部分20b的上表面的高度停止，例如可使用RIE。通过蚀刻，导电体25B的上表面中的开口43的下方的部分露出，并且形成可变电阻材料26及导电体31。另外，通过蚀刻，硬质遮罩42的上表面降低，硬质遮罩42中在蚀刻结束的时间点残存的部分作为硬质遮罩32残存。在使用IBE的情况下，IBE例如可仅使用沿着xz面前进的离子束进行。
如图14所示，将导电体25B中的开口43的下方的部分去除。去除例如可通过RIE进行，也就是说，可通过经O2处理使露出的部分挥发来进行。导电体25B的局部去除的结果，形成导电体25，并且强磁性体24B的上表面局部地露出。
如图15所示，将强磁性体24B及绝缘体23B中的开口43的下方的部分通过蚀刻来去除。蚀刻例如为IBE。通过蚀刻，导电体24B向硬质遮罩32、导电体31、可变电阻材料26、及导电体25的多个积层构造的各自的下方的部分分离，结果，形成强磁性体24。另外，通过蚀刻形成绝缘体23。绝缘体23的蚀刻也可到达至积层体22中为止。
其次，通过在利用至此为止的工序所获得的构造上的整个表面进而沉积绝缘体20的部分20b来获得图4的构造。
<优点(效果)>
根据第1实施方式，像以下记述的一样，可提供高性能的存储装置及存储装置的更容易的制造方法。
像第1实施方式的存储装置一样位于位线与字线的交点的存储单元可利用如以下的工序形成。首先，如图16所示，形成作为位线BL发挥功能的导电体121，在导电体121上，沉积构成存储单元的多个层的材料的积层体150。积层体150例如包含MTJ元件及选择器的材料122A、123A、124A、及125A。材料122A、123A、124A、及125A分别加工为与积层体22、绝缘体23、强磁性体24、导电体25、及可变电阻材料26相同的要素。其次，将积层体150通过IBE分离为多个独立的积层体。各个积层体作为1个存储单元发挥功能。接着，在沿着x轴排列的多个积层体上形成字线。
然而，在该制造方法中，需要存储单元与位线的位置对准、及存储单元与字线的位置对准。此种位置对准由于存储单元、位线、及字线微细所以非常困难，与存储单元、位线、及字线的相对性的位置容易从所期望的位置偏离。
另外，难以进行积层体150的IBE。也就是说，如图16所示，为了积层体150的IBE，在积层体150的上表面上形成遮罩141。遮罩141具有与积层体150的厚度相同的厚度。IBE中的离子束为了抑制通过IBE从积层体150去除的材料再次沉积在积层体150，相对于z轴具有角度。然而，存在如下情况：由于遮罩141的开口的纵横比较高，所以会产生遮蔽效应，也就是说，相对于z轴具有角度的离子束不到达至积层体150的下部。此使得难以或无法利用IBE对积层体150进行加工。如果遮罩141的开口的面积较大，那么可抑制遮蔽效应，但存储单元MC的集成度较低。
根据第1实施方式，各积层体22在xy面具有线状的形状，由存储单元MC共用，另外，各可变电阻材料26在xy面具有线状的形状，由多个存储单元MC共用。换句话说，积层体22及可变电阻材料26不针对每1个存储单元MC而设置。因此，不需要将包含积层体22A及可变电阻材料26A的较厚的积层体分割为各存储单元用的部分的工序，也就是说不需要像图16一样的工序。因此，利用IBE的积层体的图案化比图16的例更容易，无须像图16的工序中的遮罩141一样具有较宽的开口。该情况可提高存储装置1的存储单元MC的集成度。
即便积层体22及可变电阻材料26由多个存储单元MC共用，强磁性体24也针对每个存储单元MC而独立。存储单元MC中的穿隧磁阻效应依赖于强磁性体24的磁化的方向，所以即便积层体22及可变电阻材料26不针对每个存储单元MC独立，各存储单元MC也可表现穿隧磁阻效应而保存数据。
另外，积层体22具有线状的形状。因此，用于某数量的存储单元MC所需要的积层体22的数量与积层体22针对每个存储单元而设置的情况相比较少。一般来说，磁性体从其边缘产生磁场，所以如果积层体22的数量较少，那么积层体22的边缘的数量也较少。因此，第1实施方式的来自积层体22的漏磁场的强度与积层体22针对每个存储单元而设置的情况相比较弱。此使强磁性体24等强磁性体的磁化更稳定，能够提供可更稳定地保存数据的存储装置1。
另外，积层体22中的导电体222具有与积层体22针对每个存储单元而设置的情况相比较大的体积。因此，积层体22可使强磁性体221及强磁性体223与积层体22针对每个存储单元MC而设置的情况相比更强地反强磁性成像。此使积层体22的磁化更安定，能够提供可更稳定地保存数据的存储装置1。
另外，线状的形状的积层体22可利用与使导电体21A图案化的工序共通的工序来形成，线状的可变电阻材料26可利用与使导电体31A图案化的工序共通的工序来形成。因此，可高效率地形成积层体22及可变电阻材料26。
另外，强磁性体24通过将强磁性体24A利用与导电体21的形成共通的工序图案化并且利用与导电体31的形成共通的工序图案化的步骤来形成。因此，各强磁性体24自行对准地形成在1个导电体21与1个导电体31的交点。因此，与将强磁性体24利用像图16的工序一样与导电体21及31的图案化独立的工序形成的情况不同，抑制强磁性体24从导电体21及31的交点偏离。此可抑制各强磁性体24与对应的导电体21及31的电接触的不良，能够提供更高性能的存储装置1。
另外，强磁性体24通过利用与导电体21的形成共通的工序图案化并且利用与导电体31的形成共通的工序图案化的步骤来形成。因此，例如不需要像图16的工序一样用以使积层体150针对每个存储单元分离的专用的图案化工序，甚至用于此的遮罩141的曝光的工序。因此，存储装置1可利用与包含图16的工序的制造方法的情况相比较少的曝光工序来形成。
(第2实施方式)
第2实施方式在存储单元阵列11的构造的方面与第1实施方式不同。以下，主要记述与第1实施方式不同的方面。
图17是第2实施方式的存储单元阵列11的一部分的概略性的构造的立体图。在图17中，未表示或简化表示若干要素。图18在部分(a)中表示沿着图17的XVIII-XVIII线的截面的一部分的构造，在部分(b)中表示沿着图17的XVIII-XVIII线的截面的一部分的构造。
如图17及图18所示，存储单元阵列11不包含第1实施方式(图3及图4)中的可变电阻材料26，而包含可变电阻材料51。可变电阻材料26设置在沿着x轴排列的多个导电体25的上表面上，相对于此，各可变电阻材料51设置在1个导电体25的上表面上。因此，可变电阻材料51沿着x轴及y轴排列。
各导电体31设置在沿着x轴排列的多个可变电阻材料51的上表面上。
图19至图27依序表示第2实施方式的存储装置1的制造工序之间的状态。图19至图27的各者在部分(a)中表示沿着图18的XVIIIA-XVIIIA线的截面的一部分的构造，在部分(b)中表示沿着图18的XVIIIB-XVIIIB线的截面的一部分的构造。图19至图27的工序分别类似于第1实施方式的图7至图15的工序。
如图19所示，在绝缘体20的部分20a的上表面上，依序沉积有导电体21A、积层体22A、绝缘体23A、强磁性体24A、导电体25A、及可变电阻材料51A。可变电阻材料51A包括与可变电阻材料51实质上相同的材料。接着，在可变电阻材料51A的上表面上形成硬质遮罩52。硬质遮罩52具有在形成导电体21、积层体22、绝缘体23、及强磁性体24的积层构造的区域的上方残存并且在其他部分开口的图案。也就是说，硬质遮罩52的图案具有沿着y轴延伸的线状的形状，并沿着x轴具有间隔。
如图20所示，通过将硬质遮罩52用作遮罩的蚀刻，将导电体21A、积层体22A、绝缘体23A、强磁性体24A、导电体25A、及可变电阻材料51A局部地去除。蚀刻可为RIE或IBE。通过蚀刻，形成导电体21、积层体22、绝缘体23B、强磁性体24B、导电体25B、及可变电阻材料51B。可变电阻材料51B沿着y轴延伸，并沿着x轴具有间隔地排列。关于与图20相关的其他特征，应用关于图8的记述。
如图21所示，在利用至此为止的工序所获得的构造的整个表面沉积绝缘体20的部分20b。绝缘体20的部分20b填埋包含导电体21、积层体22、绝缘体23B、强磁性体24B、导电体25B、及可变电阻材料51B的积层构造之间的区域。
如图22所示，绝缘体20的部分20b的上部及硬质遮罩52例如通过CMP来去除。CMP例如将可变电阻材料51B的上表面作为终止层，在可变电阻材料51B的上表面的高度停止。
如图23所示，在可变电阻材料51B的上表面上及绝缘体20b的上表面上的整个表面沉积导电体31A。
如图24所示，在导电体31A的上表面上形成硬质遮罩54。硬质遮罩54在形成导电体31的区域的上方残存并且在其他部分具有开口55。也就是说，硬质遮罩54的图案具有沿着x轴延伸的线状的形状，并沿着y轴具有间隔。硬质遮罩54包括与硬质遮罩32实质上相同的材料。
如图25所示，与图13同样地，通过将硬质遮罩54用作遮罩的蚀刻，将导电体31A及可变电阻材料51B局部地蚀刻，将绝缘体20b中的开口55的下方且比导电体25B靠上方的部分去除。蚀刻可为RIE或IBE。蚀刻在导电体25B的上表面的高度停止。蚀刻的结果，导电体25B的上表面中的开口55的下方的部分露出。为了使蚀刻在导电体25B的上表面停止，例如可使用RIE。通过蚀刻，形成可变电阻材料51及导电体31。关于与图25相关的其他特征，应用关于图13的记述。
如图26所示，与图14同样地，将导电体25B中的开口55的下方的部分去除。去除的结果，形成导电体25，并且强磁性体24B的上表面局部地露出。关于与图26相关的其他特征，应用关于图14的记述。
如图27所示，与图15相同，通过蚀刻将强磁性体24B及绝缘体23B局部地去除。该结果，形成强磁性体24及绝缘体23。
接下来，通过在利用至此为止的工序所获得的构造上的整个表面进而沉积绝缘体20的部分20b，获得图18的构造。
根据第2实施方式，与第1实施方式相同，各积层体22在xy面具有线状的形状，由多个存储单元MC共用，积层体22不针对每1个存储单元MC而设置。因此，与第1实施方式相同，不需要将包含积层体22A及可变电阻材料26A的较厚的积层体分割为各存储单元用的部分的工序，也就是说不需要像图16一样的工序。
另外，与第1实施方式相同，积层体22具有线状的形状。因此，与第1实施方式相同，可提供可更稳定地保存数据的存储装置1。
另外，线状的形状的积层体22可利用与使导电体21A图案化的工序共通的工序来形成。因此，可高效率地形成积层体22。
另外，强磁性体24及可变电阻材料51通过将强磁性体24A及可变电阻材料51A利用与导电体21的形成共通的工序图案化并且利用与导电体31的形成共通的工序图案化的步骤来形成。因此，各强磁性体24及可变电阻材料51自行对准地形成在1个导电体21与1个导电体31的交点。因此，在利用与导电体21及31的图案化独立的工序形成的情况下，例如与图16的工序的情况不同，强磁性体24及可变电阻材料51的组从导电体21及31的交点偏离的情况得到抑制。此可抑制强磁性体24及可变电阻材料51的各组与对应的导电体21及31的电接触的不良，能够提供更高性能的存储装置1。
另外，强磁性体24A及可变电阻材料51通过利用与导电体21的形成共通的工序图案化并且利用与导电体31的形成共通的工序图案化的步骤来形成。因此，例如不需要像图16的工序一样用以使积层体150针对每个存储单元分离的专用的图案化工序，甚至用于此的遮罩141的曝光的工序。因此，存储装置1可利用与包含图16的工序的制造方法的情况相比较少的曝光工序来形成。
<变化例>
图17的构造可沿着z轴重复地设置。图28表示那样的例，且是第1实施方式的变化例的存储单元阵列11的一部分的概略性的构造的立体图。图28与图3同样地，未表示或简化表示若干要素。
图28中的导电体21_1、积层体22_1、强磁性体24_1、可变电阻材料26_1、及导电体31_1分别相当于图3中的导电体21、积层体22、强磁性体24、可变电阻材料26、及导电体31。在以下的记述中，标注包含某数字与下划线的参照符号的要素具有与标注无下划线的参照符号的要素相同或同样的特征，用于将标注无下划线的参照符号的要素相互区别。
导电体21_1、积层体22_1、强磁性体24_1、可变电阻材料26_1、及导电体31_1的层构成第1存储器层ML1。包含下述第2存储器层ML2、第3存储器层ML3、及第4存储器层ML4，第1存储器层ML1～第4存储器层ML4的各者构成1个单位构造。也就是说，在第1存储器层ML1～第4存储器层ML4的各者中，形成多条字线WL、多条位线BL、及在这些多条字线WL的各者与这些多条位线BL的1条之间连接有1个存储单元MC的构造。
在各导电体31_1的上表面上设置着积层体61_1。积层体61_1沿着x轴延伸，沿着y轴排列。积层体61_1包含与积层体22中所包含的层相同的特性及功能的层。也就是说，积层体61包含强磁性体611(未图示)、导电体612(未图示)、及强磁性体613(未图示)。强磁性体611、导电体612、及强磁性体613分别包含与强磁性体221、导电体222、及强磁性体223相同的材料。
在各积层体61_1的上表面上设置着多个强磁性体24_2。在沿着y轴排列的多个强磁性体24_2的上表面上设置着可变电阻材料62_1。可变电阻材料62_1沿着y轴延伸，并沿着x轴具有间隔地排列。可变电阻材料62_1包含与可变电阻材料26相同的材料。
在各可变电阻材料62_1的上表面上，设置着导电体21_2。导电体21_2沿着y轴延伸，并沿着x轴具有间隔地排列。
导电体31_1、积层体61_1、强磁性体24_2、可变电阻材料62_1、及导电体21_2构成第2存储器层ML2。
设置着包含导电体21_2的第3存储器层ML3。第3存储器层ML3包含导电体21_2、积层体22_2、强磁性体24_3、可变电阻材料26_2、及导电体31_2。第3存储器层ML3具有与第1存储器层ML1相同的构造。
设置着包含导电体31_2的第4存储器层ML4。第4存储器层ML4包含导电体31_2、积层体61_2、强磁性体24_4、可变电阻材料62_2、及导电体21_3。第4存储器层ML4具有与第2存储器层ML2相同的构造。
通过将至此为止记述的构造扩展，也可进一步设置存储器层。例如，第(2k+1)存储器层(k为2以上的自然数)与第(2k)存储器层共有导电体，并且具有与第1存储器层ML1相同的构造。另外，第(2k+2)存储单元与第(2k+1)存储器层共有导电体，并且具有与第2存储单元层ML2相同的构造。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并不旨在限定发明的范围。这些实施方式可以其他各种方式实施，在不脱离发明的主旨的范围内，可进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，同样地包含在权利要求书所记载的发明与其均等的范围中。
【符号的说明】
1 存储装置
11 存储单元阵列
12 输入输出电路
13 控制电路
14 行选择电路
15 列选择电路
16 写入电路
17 读出电路
MC 存储单元
VR 电阻变化元件
SEL 开关元件
WL 字线
BL 位线
20 绝缘体
21 导电体
22 积层体
23 绝缘体
24 强磁性体
25 导电体
26 可变电阻材料
31 导电体
32 硬质遮罩

Claims (9)

1.一种存储装置，具备：
第1导电体，沿着第1轴延伸；
第1积层体，沿着所述第1轴延伸，与所述第1导电体电连接，且包含沿着所述第1轴延伸的第1强磁性体；
第1绝缘体，与所述第1积层体电连接；
第2强磁性体，与所述第1绝缘体电连接；
第1开关元件，具有第1端及第2端，使所述第1端与所述第2强磁性体电连接，所述第1开关元件响应于施加至所述第1端与所述第2端之间的电压而允许或阻断从所述第1端向所述第2端的电流，且响应于施加至所述第2端与所述第1端之间的电压而允许或阻断从所述第2端向所述第1端的电流；以及
第2导电体，沿着第2轴延伸，与所述第1开关元件的所述第2端电连接。
2.根据权利要求1所述的存储装置，还具备：
第2绝缘体，与所述第1积层体电连接；以及
第3强磁性体，与所述第2绝缘体电连接。
3.根据权利要求2所述的存储装置，其中
所述第1开关元件的所述第1端与所述第3强磁性体电连接。
4.根据权利要求1所述的存储装置，其中
所述第1积层体包含：
第3导电体，沿着所述第1轴延伸，与所述第1强磁性体电连接；以及
第4强磁性体，沿着所述第1轴延伸，与所述第3导电体电连接。
5.根据权利要求1所述的存储装置，其中
所述第1积层体位于所述第1导电体的上方，
所述第1绝缘体位于所述第1积层体的上方，
所述第2强磁性体位于所述第1绝缘体的上方，
所述第1开关元件位于所述第2强磁性体的上方，
所述第2导电体位于所述第1开关元件的上方。
6.根据权利要求1所述的存储装置，其中
所述第1开关元件包含：
沿着所述第2轴延伸的可变电阻材料；
当从所述第1端朝向所述第2端施加小于第1阈值的电压时，阻断从所述第1端向所述第2端流通的电流，
当从所述第1端朝向所述第2端施加所述第1阈值以上的电压时，从所述第1端向所述第2端流通电流，
当从所述第2端朝向所述第1端施加小于第2阈值的电压时，阻断从所述第2端向所述第1端流通的电流，
当从所述第2端朝向所述第1端施加所述第2阈值以上的电压时，从所述第2端向所述第1端流通电流。
7.根据权利要求1所述的存储装置，还具备：
第2积层体，沿着所述第2轴延伸，与所述第2导电体电连接，且包含沿着所述第2轴延伸的第3强磁性体；
第2绝缘体，与所述第2积层体电连接；
第5强磁性体，与所述第2绝缘体电连接；
第2开关元件，具有第3端及第4端，使所述第3端与所述第5强磁性体电连接，所述第2开关元件响应于施加至所述第3端与所述第4端之间的电压而允许或阻断从所述第3端向所述第4端的电流，且响应于施加至所述第3端与所述第4端之间的电压而允许或阻断从所述第4端向所述第3端的电流；以及
第3导电体，沿着所述第1轴延伸，与所述第2开关元件的所述第4端电连接。
8.一种存储装置，具备：
多个第1导电体，沿着第1轴延伸；
多个第1积层体，沿着所述第1轴延伸，分别与所述多个第1导电体电连接，所述多个第1积层体的各者包含沿着所述第1轴延伸的第1强磁性体；
多个第1绝缘体，在所述多个第1积层体上在包括所述第1轴及与所述第1轴交叉的第2轴的面内配置为矩阵状，且与所述多个第1积层体电连接；
多个第2强磁性体，分别与所述多个第1绝缘体中的1个电连接；
多个开关元件，具有第1端及第2端，所述多个开关元件的各者使所述第1端与所述多个第2强磁性体中的1个连接，响应于施加至所述第1端与所述第2端之间的电压而允许或阻断从所述第1端向所述第2端的电流，且响应于施加至所述第2端与所述第1端之间的电压而允许或阻断从所述第2端向所述第1端的电流；以及
多个第2导电体，沿着所述第2轴延伸，所述多个第2导电体的各者与所述多个开关元件中的沿着所述第2轴延伸的多个开关元件的各者的所述第2端电连接。
9.一种存储装置的制造方法，具备如下步骤：
在第1导电体上，形成包含第1强磁性体的第1积层体；
在所述第1积层体上，依序形成第1绝缘体及第2强磁性体；
将所述第1导电体、所述第1积层体、所述第1绝缘体、及所述第2强磁性体分离为沿着第1轴的多个部分，从所述第1导电体、所述第1积层体、所述第1绝缘体、及所述第2强磁性体分别形成沿着第1轴延伸的多个第2导电体、多个第2积层体、多个第2绝缘体、及多个第3强磁性体；
在所述多个第3强磁性体上形成遍及所述多个第3强磁性体扩展的第1可变电阻材料；以及
将所述多个第2绝缘体、所述多个第3强磁性体、及所述第1可变电阻材料分离为沿着与所述第1轴相交的第2轴的多个部分，从所述多个第2绝缘体、所述多个第3强磁性体、及所述第1可变电阻材料，分别形成多个第3绝缘体、多个第4强磁性体、及多个第2可变电阻材料。
CN201910176594.4A 2018-09-14 2019-03-08 存储装置及其制造方法 Active CN110910930B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-173091 2018-09-14
JP2018173091A JP2020047662A (ja) 2018-09-14 2018-09-14 記憶装置および記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN110910930A CN110910930A (zh) 2020-03-24
CN110910930B true CN110910930B (zh) 2023-10-20

Family

ID=69773164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910176594.4A Active CN110910930B (zh) 2018-09-14 2019-03-08 存储装置及其制造方法

Country Status (4)

Country Link
US (1) US11050015B2 (zh)
JP (1) JP2020047662A (zh)
CN (1) CN110910930B (zh)
TW (1) TWI702597B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433021A (zh) * 2002-01-16 2003-07-30 株式会社东芝 磁存储器
CN107799546A (zh) * 2016-09-07 2018-03-13 东芝存储器株式会社 存储装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697313B2 (en) * 2007-10-16 2010-04-13 Qimonda Ag Integrated circuit, memory cell, memory module, method of operating an integrated circuit, and method of manufacturing a memory cell
US7855435B2 (en) * 2008-03-12 2010-12-21 Qimonda Ag Integrated circuit, method of manufacturing an integrated circuit, and memory module
US20100032642A1 (en) * 2008-08-06 2010-02-11 Chanro Park Method of Manufacturing a Resistivity Changing Memory Cell, Resistivity Changing Memory Cell, Integrated Circuit, and Memory Module
JP5439147B2 (ja) 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
JP5161911B2 (ja) 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
JP2013041912A (ja) 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ
KR20130076459A (ko) 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8841644B2 (en) 2012-07-06 2014-09-23 Micron Technology, Inc. Thermal isolation in memory cells
US9543515B2 (en) 2013-11-07 2017-01-10 Intel Corporation Electrode materials and interface layers to minimize chalcogenide interface resistance
JP6106118B2 (ja) * 2014-03-13 2017-03-29 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US20150263068A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Variable resistance memory and the method of controlling the same
US10734443B2 (en) * 2018-08-27 2020-08-04 Allegro Microsystems, Llc Dual manetoresistance element with two directions of response to external magnetic fields

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433021A (zh) * 2002-01-16 2003-07-30 株式会社东芝 磁存储器
CN107799546A (zh) * 2016-09-07 2018-03-13 东芝存储器株式会社 存储装置及其制造方法

Also Published As

Publication number Publication date
JP2020047662A (ja) 2020-03-26
TWI702597B (zh) 2020-08-21
US20200091409A1 (en) 2020-03-19
CN110910930A (zh) 2020-03-24
US11050015B2 (en) 2021-06-29
TW202011396A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
JP6316474B1 (ja) 磁気メモリ
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
US10515678B2 (en) Magnetic memory devices
US8958239B2 (en) Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit
US20100109085A1 (en) Memory device design
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US20200083288A1 (en) Magnetic memory
US11682441B2 (en) Magnetoresistive memory device and method of manufacturing magnetoresistive memory device
CN110910930B (zh) 存储装置及其制造方法
US7772660B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US11502125B2 (en) Magnetoresistive memory device
US11069850B2 (en) Magnetic memory device and manufacturing method of the same
US10446230B2 (en) Memory device
CN112563410A (zh) 磁性存储装置
US20230133622A1 (en) Semiconductor memory
CN116709785A (zh) 存储器件以及存储器件的制造方法
CN107017275B (zh) 磁存储装置
US7105879B2 (en) Write line design in MRAM
EP3506359A1 (en) Memory device with magnetic tunnel junctions and method for manufacturing thereof
US11482572B2 (en) Semiconductor memory device with resistance change memory element and manufacturing method of semiconductor memory device with resistance change memory element
CN110911554A (zh) 存储装置
CN113394340A (zh) 磁存储装置以及磁存储装置的制造方法
CN117641938A (zh) 磁存储装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant