CN117641938A - 磁存储装置及其制造方法 - Google Patents

磁存储装置及其制造方法 Download PDF

Info

Publication number
CN117641938A
CN117641938A CN202311014763.7A CN202311014763A CN117641938A CN 117641938 A CN117641938 A CN 117641938A CN 202311014763 A CN202311014763 A CN 202311014763A CN 117641938 A CN117641938 A CN 117641938A
Authority
CN
China
Prior art keywords
insulating layer
switching element
conductor
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311014763.7A
Other languages
English (en)
Inventor
五十岚太一
伊藤雄一
北川英二
岩山昌由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN117641938A publication Critical patent/CN117641938A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

实施方式提供降低磁阻效应元件的加工难易度的磁存储装置及其制造方法。实施方式的磁存储装置包括：第1布线；与第1布线排列配置的第2布线；设置在第1布线上的第1开关元件；设置在第2布线上的第2开关元件；与第1开关元件设置在同一层、且包围第1开关元件的第1绝缘层；与第2开关元件设置在同一层、且包围第2开关元件，并且不与第1绝缘层接触的第2绝缘层；设置在第1开关元件及第1绝缘层上的第1导电体；设置在第2开关元件及第2绝缘层上的第2导电体；设置在第1导电体上的第1磁阻效应元件；以及设置在第2导电体上的第2磁阻效应元件。

Description

磁存储装置及其制造方法
本申请享受以日本专利申请2022-132628号(申请日：2022年8月23日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及磁存储装置及其制造方法。
背景技术
已知有使用了磁阻效应元件来作为存储元件的磁存储装置(MRAM：Magnetoresistive Random Access Memory，磁阻随机访问存储器)。
发明内容
本发明要解决的问题在于，提供降低磁阻效应元件的加工难易度的磁存储装置及其制造方法。
实施方式涉及的磁存储装置包括：第1布线，其在第1方向上延伸；第2布线，其在第1方向上延伸，在与第1方向交叉的第2方向上与第1布线排列配置；第1开关元件，其设置在第1布线上；第2开关元件，其设置在第2布线上；第1绝缘层，其与第1开关元件设置在同一层，包围第1开关元件；第2绝缘层，其与第2开关元件设置在同一层，包围第2开关元件，没有与第1绝缘层接触；第1导电体，其设置在第1开关元件及第1绝缘层上；第2导电体，其设置在第2开关元件及第2绝缘层上；第1磁阻效应元件，其设置在第1导电体上；以及第2磁阻效应元件，其设置在第2导电体上。
附图说明
图1是第1实施方式涉及的磁存储装置的框图。
图2是第1实施方式涉及的磁存储装置所具备的存储单元阵列的电路图。
图3是第1实施方式涉及的磁存储装置所具备的存储单元阵列的剖视图。
图4是第1实施方式涉及的磁存储装置所具备的存储单元阵列中的中间电极的俯视图。
图5是第1实施方式涉及的磁存储装置所具备的磁阻效应元件的剖视图。
图6是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的流程图。
图7是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图8是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图9是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图10是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图11是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图12是示出第1实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图13是第2实施方式涉及的磁存储装置所具备的存储单元阵列的剖视图。
图14是第3实施方式涉及的磁存储装置所具备的存储单元阵列的剖视图。
图15是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的流程图。
图16是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图17是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图18是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图19是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图20是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图21是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
图22是示出第3实施方式涉及的磁存储装置所具备的存储单元阵列的制造工序的剖视图。
标号说明
1…磁存储装置，10…存储单元阵列，11…行选择电路，12…列选择电路，13…译码电路，14…写入电路，15…读出电路，16…电压生成电路，17…输入输出电路，18…控制电路，20…半导体基板，21、23、29…绝缘层，22、30…布线层，24、26…元件，25、27b…导电体，27…硬掩模，27a…势垒金属(barrier metal)，28…绝缘体，31、33、35、37、38…非磁性体，32、34、36…铁磁性体，40、60…抗蚀剂掩模，50…层叠膜。
具体实施方式
以下，参照附图，对实施方式进行说明。此外，在以下的说明中，对具有相同的功能和构成的构成要素标注共同的参照标号。另外，在对具有共同的参照标号的多个构成要素进行区分的情况下，对该共同的参照标号标注添标来进行区分。此外，在不需要特别地对多个构成要素进行区分的情况下，对该多个构成要素仅标注共同的参照标号，不标注添标。在此，添标不限于下标字符、上标字符，例如包括在参照标号的末尾添加的小写字母以及意味着排列的索引等。
1.第1实施方式
对第1实施方式涉及的磁存储装置进行说明。第1实施方式涉及的磁存储装置例如是使用了通过磁隧道结(MTJ：Magnetic Tunnel Junction)而具有磁阻效应(Magnetoresistive Effect)的元件(也称为MTJ元件)来作为电阻变化元件的、垂直磁化方式的磁存储装置。
在以下的说明中，对应用MTJ元件来作为电阻变化元件的情况进行说明，并且，记载为磁阻效应元件MTJ来进行说明。
1.1构成
1.1.1磁存储装置的构成
首先，参照图1，对磁存储装置1的整体构成的一例进行说明。图1是示出第1实施方式涉及的磁存储装置1的整体构成的一例的框图。此外，在图1的例子中，通过箭头线示出了各构成要素间的连接的一部分，但各构成要素间的连接并不限定于此。
如图1所示，磁存储装置1包括存储单元阵列10、行选择电路11、列选择电路12、译码电路13、写入电路14、读出电路15、电压生成电路16、输入输出电路17以及控制电路18。
存储单元阵列10包括多个存储单元MC。各存储单元MC与行(row)和列(column)的组相关联。具体而言，位于同一行的存储单元MC连接于同一字线WL。并且，位于同一列的存储单元MC连接于同一位线BL。
行选择电路11经由字线WL而与存储单元阵列10连接。行选择电路11从译码电路13接收地址ADD的译码结果(行地址)。行选择电路11将与行地址对应的字线WL设定为选择状态。
列选择电路12经由位线BL而与存储单元阵列10连接。列选择电路12从译码电路13接收地址ADD的译码结果(列地址)。列选择电路12将与列地址对应的位线BL设定为选择状态。
译码电路13对从输入输出电路17接收到的地址ADD进行译码。地址ADD包括列地址和行地址。译码电路13将地址ADD的译码结果向行选择电路11和列选择电路12供给。
写入电路14进行对存储单元MC写入数据。写入电路14例如包括写入驱动器(未图示)。
读出电路15进行从存储单元MC读出数据。读出电路15例如包括读出放大器(senseamplifier)(未图示)。
电压生成电路16使用从磁存储装置1的外部(未图示)提供的电源电压，生成用于存储单元阵列10的各种动作的电压。例如，电压生成电路16生成用于写入动作的电压，将所生成的电压向写入电路14输出。另外，例如，电压生成电路16生成用于读出动作的电压，将所生成的电压向读出电路15输出。
输入输出电路17将从磁存储装置1的外部接收到的地址ADD向译码电路13传送。输入输出电路17将从磁存储装置1的外部接收到的命令CMD向控制电路18传送。输入输出电路17在磁存储装置1的外部与控制电路18之间收发各种控制信号CNT。输入输出电路17将从磁存储装置1的外部接收到的数据DAT向写入电路14传送，将从读出电路15传送来的数据DAT向磁存储装置1的外部输出。
控制电路18基于控制信号CNT和命令CMD，来控制磁存储装置1内的行选择电路11、列选择电路12、译码电路13、写入电路14、读出电路15、电压生成电路16、以及输入输出电路17的动作。
1.1.2存储单元阵列的电路构成
接着，参照图2，对存储单元阵列10的构成的一例进行说明。图2是示出存储单元阵列10的构成的电路图。在图2的例子中，存储单元MC、字线WL以及位线BL由包含索引(“＜＞”)的添标进行分类来表示。
如图2所示，多个存储单元MC在存储单元阵列10内配置为矩阵状。各存储单元MC与多条位线BL(BL＜0＞、BL＜1＞、…、BL＜N＞)中的一条和多条字线WL(WL＜0＞、WL＜1＞、…、WL＜M＞)中的一条的组相关联(M和N为任意的整数)。即，存储单元MC＜i，j＞(0≤i≤M，0≤j≤N)连接在字线WL＜i＞与位线BL＜j＞之间。
存储单元MC＜i，j＞包括选择器SEL＜i，j＞和磁阻效应元件MTJ＜i，j＞。选择器SEL＜i，j＞与磁阻效应元件MTJ＜i，j＞串联连接。例如，选择器SEL＜i，j＞的一端与一条字线WL＜i＞连接，另一端与磁阻效应元件MTJ＜i，j＞的一端连接。磁阻效应元件MTJ＜i，j＞的另一端与一条位线BL＜j＞连接。
选择器SEL(以下，也记载为“开关元件”)作为在对所对应的磁阻效应元件MTJ的写入动作和读出动作时控制向磁阻效应元件MTJ的电流供给的开关，发挥功能。更具体而言，例如，存储单元MC内的选择器SEL在施加于该存储单元MC的电压低于预先设定的阈值电压的情况下，作为电阻值大的绝缘体将电流切断(成为断开(OFF)状态)。另一方面，选择器SEL在施加于该存储单元MC的电压为阈值电压以上的情况下，作为电阻值小的导电体而供电流流过(成为导通(ON)状态)。即，选择器SEL具有能够与所流过的电流的方向无关地根据施加于存储单元MC的电压的大小来对流过电流还是切断电流进行切换的功能。
选择器SEL例如也可以是两端子型的开关元件。在施加于两端子间的电压低于阈值电压的情况下，选择器SEL处于几乎没有电流流过的高电阻状态、或非导通状态。在施加于两端子间的电压为阈值电压以上的情况下，选择器SEL处于低电阻状态、即电导通状态。无论电压是哪种极性，开关元件都能够具有该功能。
磁阻效应元件MTJ作为将数据以非易失的方式存储的存储元件发挥功能。磁阻效应元件MTJ能够通过由选择器SEL控制了供给的电流，切换为低电阻状态或高电阻状态。磁阻效应元件MTJ能够通过该电阻状态的变化来写入数据。
1.1.3存储单元阵列的构造
接着，参照图3和图4，对存储单元阵列10的构造的一例进行说明。在以下的说明中，将与半导体基板20的表面平行的面作为XY平面，将与XY平面垂直的方向作为Z方向。另外，在XY平面内，将沿着字线WL的方向作为X方向，将沿着位线BL的方向作为Y方向。另外，在各构成要素中，将朝向Z方向上的半导体基板20的面作为下表面，将相对的面作为上表面。图3是沿着Y方向的存储单元阵列10的剖视图。图4示出了XY平面中的导电体25(中间电极ME)的俯视图。
如图3所示，磁存储装置1包括半导体基板20、绝缘层21、23、29、布线层22、30、元件24、26、导电体25、硬掩模27、以及绝缘体28。在Z方向上层叠的元件24、导电体25、元件26以及硬掩模27的组合作为一个存储单元MC发挥功能。
绝缘层21设置在半导体基板20的上表面上。在包括绝缘层21的上表面的上部区域设置有多个布线层22。多个布线层22在X方向上延伸，在Y方向上排列配置。布线层22作为字线WL发挥功能。布线层22由导电材料构成。此外，布线层22也可以经由绝缘层设置在半导体基板20上。另外，也可以在半导体基板20与布线层22之间设置有未图示的电路(晶体管元件和布线层等)。
绝缘层23设置在绝缘层21的上表面上。本实施方式的绝缘层23在存储单元MC之间被分离。绝缘层23与元件24设置在同一层。绝缘层23例如具有包围元件24的圆锥台的形状。即，绝缘层23的侧面可以具有锥形形状。绝缘层23例如使用包含氧化硅(SiO)的绝缘材料。
多个元件24设置在布线层22的上表面上。一个元件24作为一个存储单元MC的选择器SEL发挥功能。例如，多个元件24在XY平面内，沿着X方向和Y方向配置为矩阵状。并且，配置于X方向的多个元件24设置在一个布线层22的上表面上。此外，也可以在布线层22与元件24之间设置有将布线层22与元件24电连接的电极。元件24由包含绝缘体的材料形成，含有通过离子注入而导入的掺杂剂。绝缘体例如包含氧化物。更具体而言，绝缘体例如包含SiO或实质上由SiO构成的材料。掺杂剂例如包含砷(As)或锗(Ge)。例如，这些材料具有在SiO中容易凝聚的特性。以下，对掺杂剂为As的情况进行说明。
元件24是通过向绝缘层23注入掺杂剂而形成的。在进行掺杂剂的离子注入时，元件24的上表面受到由掺杂剂导致的物理损伤。因此，Z方向上的元件24的上表面的位置比绝缘层23的上表面的位置低。例如，若将绝缘层23的Z方向上的长度(膜厚)设为h1，将元件24的Z方向上的长度(膜厚)设为h2，则有h1＞h2的关系。
元件24例如具有大致圆柱形状。大致圆柱形状包括上表面和下表面为正圆或大致等同于正圆的形状的情况。此外，元件24的形状并不限定于圆柱形状。元件24的形状例如取决于掺杂剂的轮廓(profile)。因此，例如，元件24也可以是圆锥台。而且，元件24的上表面也可以是矩形形状。以下，为了简化说明，对元件24为圆柱形状的情况进行说明。另外，在图3的例子中，示出了布线层22与元件24的Y方向上的长度相同的情况，但并不限定于此。布线层22的Y方向上的长度(即，字线WL的布线宽度)与元件24的Y方向上的长度(即，圆形的选择器SEL的直径)也可以不同。
元件24是通过向绝缘层23注入掺杂剂而形成的。即，元件24是不利用基于干法蚀刻等的加工而形成的。因此，绝缘层23与元件24的界面例如无法在TEM(TransmissionElectron Microscope，透射电子显微镜)下观察到。不过，元件24例如能够通过利用TEM的EELS(Electron Energy-Loss spectroscopy，电子能量损失谱)或EDX(Energy DispersiveX-ray spectroscopy，能量色散X射线光谱)等的分析来测定掺杂剂的分布而确认。
导电体25设置在绝缘层23及元件24的上表面上。导电体25作为选择器SEL(元件24)与磁阻效应元件MTJ(元件26)的中间电极ME(Middle Electrode)发挥功能。导电体25可以具有大致圆锥台形状。即，导电体25的侧面可以具有锥形形状。导电体25由导电材料形成，例如包含氮化钛(TiN)。
元件26设置在导电体25的上表面上。元件26作为磁阻效应元件MTJ发挥功能。元件26可以具有大致圆锥台。即，元件26的侧面可以具有锥形形状。关于元件26的构成的详情，后述。
硬掩模27设置在元件26的上表面上。硬掩模27作为在对元件26、导电体25以及绝缘层23进行加工时的硬掩模发挥功能。硬掩模27可以具有大致圆锥台。即，硬掩模27的侧面可以具有锥形形状。硬掩模27主要由导电材料构成，例如包含TiN、钨(W)，但也可以使用绝缘材料。
包含绝缘层23、元件24、导电体25、元件26以及硬掩模27的层叠体可以具有大致圆锥台形状。以硬掩模27作为掩模而将层叠体一并加工。因此，硬掩模27的下表面的外周形状与元件26的上表面的外周形状大致相同。元件26的下表面的外周形状与导电体25的上表面的外周形状大致相同。另外，导电体25的下表面的外周形状与绝缘层23的上表面的外周形状大致相同。大致相同例如可以包括因材料的不同引起的蚀刻速率的不同等、制造工序上的误差。例如，层叠体的侧面从上表面侧朝向下表面侧，锥形角度(即，侧面的倾斜角度)可能变小。例如，若将元件26的锥形角度设为θ1，将导电体25的锥形角度设为θ2，将绝缘层23的锥形角度设为θ3，则具有θ1＞θ2＞θ3的关系。此外，层叠体的形状并不限定于圆锥台形状。层叠体的侧面取决于对层叠体加工时的蚀刻特性。例如，层叠体也可以是圆柱形状。而且，层叠体的上表面(硬掩模27)也可以是矩形形状。以下，为了简化说明，对层叠体是圆锥台形状的情况进行说明。
绝缘体28设置于导电体25、元件26、以及硬掩模27的侧面。绝缘体28作为在将绝缘层29成膜时用于保护元件26的保护膜、即侧壁SW发挥功能。此外，绝缘体28的上端的高度是任意的。绝缘体28的上端的高度既可以比元件26的上端高，也可以比元件26的上端低。而且，也可以省略绝缘体28。例如，绝缘体28是对绝缘层23加工时的再附着物。因此，绝缘体28的构成元素可以与绝缘层23的构成元素相同。绝缘体28例如包含SiO。
绝缘层29设置于层叠体的同一层。绝缘层29例如使用氮化硅(SiN)。
多个布线层30设置在硬掩模27和绝缘层29的上表面上。布线层30作为位线BL发挥功能。布线层30在Y方向上延伸，在X方向上排列配置。硬掩模27的上表面与多个布线层30中的任一个的下表面连接。更具体而言，沿着Y方向配置的多个硬掩模27(即元件26)与一个布线层30连接。布线层30由导电材料形成，例如包含钨(W)。此外，也可以在硬掩模27与布线层30之间设置有将硬掩模27与布线层30电连接的电极。
如图3和图4所示，在本实施方式中，例如在元件24的上表面为大致圆形的情况下，将最长的直径(以下，记载为“长径”)设为d1。另外，在导电体25的下表面、即与元件24及绝缘层23相对向的面为大致圆形的情况下，将其长径设为d2。于是，长径d1与长径d2有d1＜d2的关系。换言之，在本实施方式中，元件24的上表面(与导电体25相对向的面)的面积比导电体25的下表面(与元件24及绝缘层23相对向的面)的面积小。因此，将相邻的元件24的上表面间的距离设为d3，将相邻的导电体25的下表面间的距离设为d4。于是，距离d3与距离d4有d3＞d4的关系。此外，元件24的上表面的形状也可以不同于与其相接的导电体25的下表面的形状。例如，也可以是，元件24的上表面和导电体25的下表面中的任一方为圆形，另一方为矩形。
在本实施方式中，对在字线WL的上方配置磁阻效应元件MTJ和位线BL的情况进行了说明，但并不限定于此。例如，也可以在位线BL的上方配置磁阻效应元件MTJ和字线WL。在该情况下，布线层22作为位线BL发挥功能，布线层30作为字线WL发挥功能。
1.1.4磁阻效应元件的构成
接着，参照图5，对磁阻效应元件MTJ的构成的一例进行说明。图5是示出元件26、即磁阻效应元件MTJ的构成的剖视图。
如图5所示，磁阻效应元件MTJ(元件26)例如包括非磁性体31、铁磁性体32、非磁性体33、铁磁性体34、非磁性体35、铁磁性体36、非磁性体37以及非磁性体38。非磁性体31作为基底层UL(Under layer)发挥功能。铁磁性体32作为位移消除层SCL(Shift cancellinglayer)发挥功能。非磁性体33作为间隔层SP(Spacer layer)发挥功能。铁磁性体34作为参考层RL(Reference layer)发挥功能。非磁性体35作为隧道势垒层TB(Tunnel barrierlayer)发挥功能。铁磁性体36作为存储层SL(Storage layer)发挥功能。非磁性体37作为盖层CAP(Capping layer)发挥功能。非磁性体38作为顶层TOP(Top layer)发挥功能。
磁阻效应元件MTJ例如从字线WL(布线层22)侧朝向位线BL(布线层30)侧，以非磁性体31、铁磁性体32、非磁性体33、铁磁性体34、非磁性体35、铁磁性体36、非磁性体37以及非磁性体38的顺序层叠有多个膜。此外，也可以从字线WL(布线层22)侧朝向位线BL(布线层30)侧，以非磁性体38、非磁性体37、铁磁性体36、非磁性体35、铁磁性体34、非磁性体33、铁磁性体32以及非磁性体31的顺序层叠有多个膜。
磁阻效应元件MTJ例如作为构成磁阻效应元件MTJ的磁性体的磁化方向朝向与膜面垂直的方向(在图5的例子中为Z方向)的垂直磁化型的磁阻效应元件发挥功能。此外，磁阻效应元件MTJ也可以在上述的各层31～38之间包括未图示的另外的层。
非磁性体31是非磁性的导电体，具有作为使与选择器SEL(元件24)的电连接性提高的电极的功能。另外，非磁性体31例如包含高熔点金属。高熔点金属例如表示熔点比铁(Fe)和钴(Co)高的材料，例如包含从锆(Zr)、铪(Hf)、钨(W)、铬(Cr)、钼(Mo)、铌(Nb)、钛(Ti)、钽(Ta)、钒(V)、钌(Ru)以及铂(Pt)中选择的至少一种元素。
铁磁性体32具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。铁磁性体32的磁化方向被固定，在图5的例子中，朝向铁磁性体34的方向。此外，“磁化方向被固定”意味着磁化方向不会因能够使铁磁性体36(存储层SL)的磁化方向反转的大小的电流(自旋转矩)而变化。铁磁性体32例如包括从钴铂(CoPt)、钴镍(CoNi)、以及钴钯(CoPd)中选择的至少一种合金。铁磁性体32也可以是由多个层构成的层叠体。在该情况下，铁磁性体32例如可以包括从钴(Co)与铂(Pt)的多层膜(Co/Pt多层膜)、钴(Co)与镍(Ni)的多层膜(Co/Ni多层膜)以及钴(Co)与钯(Pd)的多层膜(Co/Pd多层膜)中选择的至少一种多层膜。
非磁性体33设置于铁磁性体32(位移消除层SCL)与铁磁性体34(参考层RL)之间。非磁性体33是非磁性的导电体，例如包括从钌(Ru)、锇(Os)、铱(Ir)、钒(V)以及铬(Cr)中选择的至少一种元素。
铁磁性体34具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。铁磁性体34的磁化方向被固定，在图5的例子中，朝向铁磁性体32的方向。铁磁性体34例如包含铁(Fe)、钴(Co)以及镍(Ni)中的至少一种。另外，铁磁性体34还可以包括硼(B)。更具体而言，例如，铁磁性体34可以包含铁钴硼(FeCoB)或硼化铁(FeB)，具有体心立方系的晶体结构。
此外，虽然在图5中省略了图示，但铁磁性体34也可以是由多个层构成的层叠体。具体而言，例如，构成铁磁性体34的层叠体也可以是如下构造，即具有上述的包含铁钴硼(FeCoB)或硼化铁(FeB)的层作为与非磁性体35的界面层，并且在该界面层与非磁性体33之间隔着非磁性的导电体而层叠另外的铁磁性体。构成铁磁性体34的层叠体内的非磁性的导电体例如能够包含从钽(Ta)、铪(Hf)、钨(W)、锆(Zr)、钼(Mo)、铌(Nb)及钛(Ti)中选择的至少一种金属。构成铁磁性体34的层叠体内的另外的铁磁性体例如可以包括从钴(Co)与铂(Pt)的多层膜(Co/Pt多层膜)、钴(Co)与镍(Ni)的多层膜(Co/Ni多层膜)及钴(Co)与钯(Pd)的多层膜(Co/Pd多层膜)中选择的至少一种多层膜。
铁磁性体32及34通过非磁性体33而反铁磁性地耦合。即，铁磁性体32及34以互相具有反平行的磁化方向的方式耦合。因此，在图5的例子中，铁磁性体32及34的磁化方向朝向互相相对向的方向。将这样的铁磁性体32、非磁性体33以及铁磁性体34的耦合构造称为SAF(Synthetic Anti-Ferromagnetic，合成反铁磁)构造。由此，铁磁性体32能够抵消铁磁性体34的漏磁场给铁磁性体36的磁化方向带来的影响。因此，因铁磁性体34的漏磁场等而铁磁性体36的磁化的反转容易度产生非对称性的情况(即，铁磁性体36的磁化方向反转时的反转容易度在从一方向另一方反转的情况下和在其相反方向上反转的情况下不同)得以抑制。
非磁性体35是非磁性的绝缘体，例如包含氧化镁(MgO)。非磁性体35例如具有膜面取向为(001)面的NaCl晶体结构，在铁磁性体36的结晶化处理中，作为种子(seed)材料发挥功能，该种子材料成为用于使结晶质的膜从与铁磁性体36的界面进行生长的核。非磁性体35设置于铁磁性体34与铁磁性体36之间，与这两个铁磁性体一起形成磁隧道结。
铁磁性体36具有铁磁性，在与膜面垂直的方向上具有易磁化轴方向。换言之，铁磁性体36具有沿着Z方向朝向位线BL侧和字线WL侧中的任一者的方向的磁化方向。铁磁性体36包含铁(Fe)、钴(Co)以及镍(Ni)中的至少任一种。铁磁性体36还可以包括硼(B)。更具体而言，例如，铁磁性体36可以包含铁钴硼(FeCoB)或硼化铁(FeB)，具有体心立方系的晶体结构。
非磁性体37具有对铁磁性体36的阻尼常数的上升进行抑制而使写入电流降低的功能。非磁性体37例如包含从氧化镁(MgO)、氮化镁(MgN)、氮化锆(ZrN)、氮化铌(NbN)、氮化硅(SiN)、氮化铝(AlN)、氮化铪(HfN)、氮化钽(TaN)、氮化钨(WN)、氮化铬(CrN)、氮化钼(MoN)、氮化钛(TiN)、氮化钒(VN)中选择的至少一种氮化物或氧化物。另外，非磁性体37也可以是这些氮化物或氧化物的混合物。即，非磁性体37并不限于由两种元素形成的二元化合物，可以包含由三种元素形成的三元化合物，例如氮化钛铝(AlTiN)等。
非磁性体38是非磁性的导电体，具有作为使磁阻效应元件MTJ的上端与位线BL的电连接性提高的上部电极(top electrode)的功能。非磁性体38例如包括从钨(W)、钽(Ta)、氮化钽(TaN)、钛(Ti)、以及氮化钛(TiN)中选择的至少一种元素或化合物。
在本实施方式中，向磁阻效应元件MTJ流入写入电流，通过该写入电流向存储层SL注入自旋转矩。并且采用通过所注入的自旋转矩来控制存储层SL的磁化方向的自旋注入写入方式。磁阻效应元件MTJ能够根据存储层SL和参考层RL的磁化方向的相对关系是平行还是反平行，而得到低电阻状态和高电阻状态中的某一状态。
当在磁阻效应元件MTJ中沿着图5中的箭头A1的方向、即从存储层SL朝向参考层RL的方向流动某大小的写入电流Ic0时，存储层SL和参考层RL的磁化方向的相对关系成为平行。在该平行状态的情况下，磁阻效应元件MTJ的电阻值成为最低，磁阻效应元件MTJ被设定为低电阻状态。该低电阻状态被称为“P(Parallel，平行)状态”，例如被规定为数据“0”的状态。
另外，当在磁阻效应元件MTJ中沿着图5中的箭头A2的方向、即从参考层RL朝向存储层SL的方向(与箭头A1相反的方向)流动比写入电流Ic0大的写入电流Ic1时，存储层SL和参考层RL的磁化方向的相对关系成为反平行。在该反平行状态的情况下，磁阻效应元件MTJ的电阻值成为最高，磁阻效应元件MTJ被设定为高电阻状态。该高电阻状态被称为“AP(Anti-Parallel，反平行)状态”，例如被规定为数据“1”的状态。
此外，在以下的说明中，按照上述的数据的规定方法进行说明，但数据“1”和数据“0”的规定方法并不限于上述的例子。例如，也可以将P状态规定为数据“1”，将AP状态规定为数据“0”。
1.2存储单元阵列的制造方法
接着，参照图6～图12，对存储单元阵列10的制造方法的一例进行说明。图6是示出存储单元阵列10的制造方法的流程图。图7～图12是用于说明存储单元阵列10的制造方法的存储单元阵列10的剖视图。在以下的说明中，省略对构成元件26(磁阻效应元件MTJ)的层叠构造的详情的说明。
如图6所示，依次执行S1～S8作为存储单元阵列10的制造工序。对各工序的详情进行说明。
[S1]
首先，如图7所示，形成字线WL。更具体而言，在形成在半导体基板20的上表面上的绝缘层21内形成作为字线WL发挥功能的布线层22。此外，布线层22也可以是在绝缘层21的上部形成了槽图案后，用导电材料埋入槽图案内部而形成的槽布线。或者，布线层22也可以是在绝缘层21上进行了导电材料的成膜后对该导电材料进行加工而形成的。在该情况下，在形成布线层22后，以埋入布线层22之间的方式形成绝缘层21。
[S2]
接着，如图8所示，进行绝缘层23的成膜。更具体而言，在绝缘层21及布线层22的上表面上，例如通过CVD(Chemical Vapor deposition，化学气相沉积)来进行绝缘层23的成膜。
[S3]
接着，如图9所示，形成离子注入(I/I：Ion Implantation)用的抗蚀剂掩模。更具体而言，在绝缘层23的上表面上使用光刻技术来形成离子注入用的抗蚀剂掩模40。抗蚀剂掩模40中，与元件24(选择器SEL)对应的区域(以下，记载为“开口区域”)是开口的。
[S4]
接着，如图9所示，注入As，形成元件24(选择器SEL)。更具体而言，向在抗蚀剂掩模40的开口区域露出的绝缘层23注入As。此时，通过As的注入，绝缘层23(元件24)的膜厚减少。在离子注入后，抗蚀剂掩模40例如通过O2灰化而被除去。接着，进行用于As的活性化的热处理。由此，在绝缘层23的掺杂有As的区域形成元件24。
[S5]
接着，如图10所示，进行导电体25(中间电极ME)和与元件26(磁阻效应元件MTJ)对应的层叠膜50的成膜。更具体而言，在绝缘层23及元件24的上表面上，导电体25、和与元件26对应的层叠膜50(即，非磁性体31、铁磁性体32、非磁性体33、铁磁性体34、非磁性体35、铁磁性体36、非磁性体37以及非磁性体38)通过CVD或溅射技术等而依次成膜。
[S6]
接着，如图11所示，形成硬掩模27。更具体而言，首先，在与元件26对应的层叠膜50的上表面上，进行与硬掩模27对应的导电材料的成膜。接着，利用光刻技术，形成用于对导电材料进行加工的抗蚀剂掩模。接着，对导电材料进行加工。在对导电材料进行了加工后，抗蚀剂掩模被除去。由此，形成硬掩模27。
[S7]
接着，如图12所示，对与元件26对应的层叠膜50、导电体25以及绝缘层23连续地进行加工。更具体而言，将硬掩模27作为掩模，例如通过IBE(Ion Beam Etching，离子束蚀刻)，对与元件26对应的层叠膜50、导电体25以及绝缘层23连续地进行加工。对绝缘层23进行了加工时的再附着物附着于元件26(加工后的层叠膜50)的侧面，形成绝缘体28。由此，形成磁阻效应元件MTJ(元件26)和中间电极ME。
[S8]
接着，如图3所示，以将存储单元MC埋入的方式形成绝缘层29。更具体而言，在进行了绝缘层29的成膜后，例如通过CMP(Chemical Mechanical Polishing，化学机械研磨)，对绝缘层29进行研磨直到硬掩模27的上表面露出为止。由此，绝缘层29平坦化。
[S9]
接着，如图3所示，在硬掩模27的上表面上形成布线层30(位线BL)。
1.3本实施方式涉及的效果
根据本实施方式涉及的构成，能够使磁阻效应元件MTJ的加工的难易度降低。以下，对本效果进行详述。
例如，有时将硬掩模作为掩模，对用于选择器SEL、中间电极ME以及磁阻效应元件MTJ的材料的层叠体进行加工。在这样的情况下，例如在磁阻效应元件MTJ和中间电极ME的加工中为了降低由RIE(Reactive Ion Etching，反应离子蚀刻)引起的化学损伤而使用IBE。另外，在选择器SEL的加工中，为了降低由IBE引起的物理损伤而使用RIE。通过降低物理损伤，选择器SEL的泄漏(leak)特性的劣化被降低。因此，硬掩模设为在IBE和RIE的中途不会消失那样的较厚的膜厚。当硬掩模的膜厚变厚时，整体的高宽比增加。因此，对于IBE和RIE的加工精度的要求变高。即，磁阻效应元件MTJ的加工的难易度上升。因此，有时在进行与中间电极ME和磁阻效应元件MTJ对应的层叠膜的成膜前对选择器SEL进行加工。在该情况下，工序数增加，因此，制造成本增加。
例如，在将磁阻效应元件MTJ、中间电极ME以及选择器SEL的侧面加工为锥形形状的情况下，相邻的选择器SEL间的距离比相邻的中间电极ME间的距离短。在该情况下，容易在相邻的选择器SEL间产生漏电流或容易发生因电容耦合等导致的干扰，在写入动作和读出动作中产生误动作的可能性变高。而且，为了抑制相邻的选择器SEL间的干扰而有可能无法提高XY平面内的存储单元MC的单元密度。
相对于此，若是本实施方式涉及的构成，则能够通过向绝缘层23注入掺杂剂来形成元件24(选择器SEL)。由此，能够不使用硬掩模27地形成选择器SEL。由于不需要选择器SEL的加工，因此能够抑制选择器SEL的加工损伤。
而且，若是本实施方式涉及的构成，则没有元件24(选择器SEL)的加工，因此，能够通过IBE，将元件26(磁阻效应元件MTJ)、导电体25(中间电极ME)、以及绝缘层23一并加工。因此，能够抑制硬掩模27的厚膜化。由此，能够抑制由硬掩模27的厚膜化引起的磁阻效应元件MTJ的加工的难易度的上升。
而且，由于能够通过IBE将元件26、导电体25以及绝缘层23一并加工，因此，能够削减存储单元MC的制造工序，能够降低制造成本。
而且，若是本实施方式涉及的构成，则能够使存储单元MC间、即选择器SEL间的绝缘层23分离。由此，能够抑制在相邻的选择器SEL间，经由绝缘层23的掺杂剂的扩散、和漏电流的增加。
而且，若是本实施方式涉及的构成，则能够使元件24(选择器SEL)的上表面的直径比导电体25(中间电极ME)的下表面的直径小。即，能够使选择器SEL的上表面的面积比中间电极ME的下表面的面积小。因此，能够使相邻的选择器SEL间的距离比相邻的中间电极ME间的距离长。因此，能够抑制相邻的选择器SEL间的干扰。即，能够抑制相邻的磁阻效应元件MTJ间的干扰。由此，能够抑制误动作，提高磁存储装置的可靠性。
而且，若是本实施方式涉及的构成，则能够抑制磁阻效应元件MTJ的加工难易度的上升，且能够抑制相邻的磁阻效应元件MTJ间的干扰，因此，能够提高存储单元MC的单元密度，能够实现磁存储装置的高集成化。
而且，若是本实施方式涉及的构成，则在通过IBE对绝缘层23进行加工时，能够在元件26的侧面形成绝缘体28。由此，能够在形成绝缘层29时，抑制元件26的特性劣化。更具体而言，例如，在绝缘层29为SiN的情况下，能够通过绝缘体28来防止元件26(磁阻效应元件MTJ)中的MgO层与SiN直接接触。
1.4变形例
接着，参照图13，对第1实施方式的变形例进行说明。在第1实施方式的变形例中，对与第1实施方式不同的存储单元阵列10的构造进行说明。图13是沿着Y方向的存储单元阵列10的剖视图。以下，以与第1实施方式不同的点为中心进行说明。
如图13所示，在本例中，存储单元MC间的绝缘层23没有被完全除去(分离)。其它构造与第1实施方式的图3同样。
更具体而言，将处于导电体25的下侧的绝缘层23的Z方向上的长度(膜厚)设为h1。将元件24的Z方向上的长度(膜厚)设为h2，将存储单元MC间的绝缘层23的膜厚最薄的部分的Z方向上的长度(膜厚)设为h3。于是，高度h1、高度h2以及高度h3有h1＞h2＞h3＞0的关系。
若是本例涉及的构成，则能够得到与第1实施方式同样的效果。
2.第2实施方式
接着，对第2实施方式进行说明。在第2实施方式中，对与第1实施方式不同的存储单元MC的构造进行说明。以下，以与第1实施方式不同的点为中心进行说明。
2.1存储单元阵列的构造
接着，参照图14，对存储单元阵列10的构造的一例进行说明。图14是沿着Y方向的存储单元阵列10的剖视图。
如图14所示，在本实施方式中，在布线层22的上表面上依次层叠有元件26、导电体25、元件24(和绝缘层23)、以及硬掩模27。绝缘体28被废弃。此外，也可以在布线层22与元件26之间设置有将布线层22与元件26电连接的电极。
由元件26、导电体25、绝缘层23(和元件24)、以及硬掩模27构成的层叠体可以具有大致圆锥台形状。层叠体以硬掩模27作为掩模而被一并加工。因此，硬掩模27的下表面的外周形状与绝缘层23的上表面的外周形状大致相同。绝缘层23的下表面的外周形状与导电体25的上表面的外周形状大致相同。导电体25的下表面的外周形状与元件26的上表面的外周形状大致相同。例如，层叠体的侧面的锥形角度从上表面侧朝向下表面侧变小。
在本实施方式中，例如，在硬掩模27的下表面、即与元件24和绝缘层23相对向的面为大致圆形的情况下，将其长径设为d5。在导电体25的上表面、即与元件24和绝缘层23相对向的面为大致圆形的情况下，将其长径设为d6。在导电体25的下表面、即与元件26相对向的面为大致圆形的情况下，将其长径设为d7。于是，元件24的长径d1、与长径d5、d6、d7有d1＜d5＜d6＜d7的关系。即，元件24的上表面的面积比硬掩模27的下表面的面积小。将绝缘层23的下表面和元件24的下表面合计而得的面积比元件26的上表面的面积小。
2.2存储单元阵列的制造方法
接着，参照图15～图22，对存储单元阵列10的制造方法的一例进行说明。图15是示出存储单元阵列10的制造方法的流程图。图16～图22是用于说明存储单元阵列10的制造方法的存储单元阵列10的剖视图。在以下的说明中，将构成元件26(磁阻效应元件MTJ)的层叠构造的详情的说明省略。
如图15所示，依次执行S11～S19作为存储单元阵列10的制造工序。对各工序的详情进行说明。
[S11]
与第1实施方式的S1同样地形成字线WL。
[S12]
接着，如图16所示，依次进行与元件26(磁阻效应元件MTJ)对应的层叠膜50、导电体25、绝缘层23的成膜。更具体而言，在绝缘层21和布线层22的上表面上，通过CVD或溅射技术等依次进行与元件26对应的层叠膜50(即非磁性体31、铁磁性体32、非磁性体33、铁磁性体34、非磁性体35、铁磁性体36、非磁性体37、以及非磁性体38)、导电体25、以及绝缘层23的成膜。
[S13]
接着，如图17所示，形成硬掩模用的抗蚀剂掩模。更具体而言，在绝缘层23的上表面上利用光刻技术，形成硬掩模用的抗蚀剂掩模60。抗蚀剂掩模60中，与硬掩模27对应的区域是开口的。
[S14]
接着，如图18所示，进行势垒金属27a的成膜。更具体而言，以覆盖抗蚀剂掩模60的上表面上和抗蚀剂掩模60的开口区域的方式，进行势垒金属27a的成膜。势垒金属27a作为形成硬掩模27时的势垒金属发挥功能。势垒金属27a的膜厚设为不将抗蚀剂掩模60的开口区域埋入的薄膜。势垒金属27a由导电材料构成，例如使用TiN。
[S15]
接着，如图19所示，注入As，形成元件24(选择器SEL)。更具体而言，在抗蚀剂掩模60的开口区域中，经由势垒金属27a向绝缘层23注入As。在此，在将抗蚀剂掩模60的开口区域的长径设为d8时，元件24的长径d1因在开口区域的侧面成膜的势垒金属27a的膜厚而比开口区域的长径d8小。即，有d1＜d8的关系。此外，在图19的例子中，经由势垒金属27a向绝缘层23注入As。因此，在第1实施方式中说明过的元件24的膜厚的减少几乎没有发生。
[S16]
接着，形成硬掩模27。更具体而言，首先，如图20所示，以将抗蚀剂掩模60的开口区域埋入的方式，进行导电体27b的成膜。导电体27b由导电材料构成。接着，除去抗蚀剂掩模60之上的势垒金属27a和导电体27b。接着，如图21所示，除去抗蚀剂掩模60。由此，形成包含势垒金属27a和导电体27b的硬掩模27。
[S17]
接着，如图22所示，对绝缘层23、导电体25、以及与元件26对应的层叠膜50进行加工。更具体而言，以硬掩模27作为掩模，例如通过IBE对绝缘层23、导电体25、以及与元件26对应的层叠膜50连续地进行加工。由此，形成磁阻效应元件MTJ和中间电极ME。
[S18]
接着，与第1实施方式的S8同样地，以将存储单元MC埋入的方式形成绝缘层29。
[S19]
接着，与第1实施方式的S9同样地，在硬掩模27的上表面上形成布线层30(位线BL)。
2.3本实施方式涉及的效果
根据本实施方式涉及的构成，能够得到与第1实施方式同样的效果。
而且，若是本实施方式涉及的构成，则会在元件26(磁阻效应元件MTJ)的上表面上形成导电体25(中间电极ME)。而且，会在导电体25的上表面上形成元件24(选择器SEL)。因此，在通过IBE对元件24和导电体25进行加工时，能够抑制给元件26带来化学损伤。由此，能够降低因加工损伤引起的磁阻效应元件MTJ的劣化。
3.变形例等
此外，不限于上述的实施方式，能够应用各种变形。
例如，在上述的实施方式中，对存储层SL设置于参考层RL的上方的顶部自由型的磁阻效应元件MTJ进行了说明，但不限于此。例如，磁阻效应元件MTJ也可以是存储层SL设置于参考层RL的下方的底部自由型。
另外，在上述的实施方式中，对所有存储单元MC设置于同一层内的存储单元阵列10进行了说明，但不限于此。多个存储单元MC也可以在Z方向上层叠。
另外，中间电极ME和磁阻效应元件MTJ的形成方法并不限定于上述的实施方式。只要选择器SEL的形成方法与上述的实施方式同样，中间电极ME和磁阻效应元件MTJ能够通过任意的方法来制造。
而且，上述实施方式中的“连接”还包括在其间插设有例如晶体管或电阻等其它任意元素而间接地连接的状态。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含在发明的范围、宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种磁存储装置，具备：
第1布线，其在第1方向上延伸；
第2布线，其在所述第1方向上延伸，在与所述第1方向交叉的第2方向上与所述第1布线排列配置；
第1开关元件，其设置在所述第1布线上；
第2开关元件，其设置在所述第2布线上；
第1绝缘层，其与所述第1开关元件设置在同一层，包围所述第1开关元件；
第2绝缘层，其与所述第2开关元件设置在同一层，包围所述第2开关元件，没有与所述第1绝缘层接触；
第1导电体，其设置在所述第1开关元件及所述第1绝缘层上；
第2导电体，其设置在所述第2开关元件及所述第2绝缘层上；
第1磁阻效应元件，其设置在所述第1导电体上；以及
第2磁阻效应元件，其设置在所述第2导电体上。
2.根据权利要求1所述的磁存储装置，
所述第1开关元件的与所述第1导电体相对向的第1主面的面积，比所述第1导电体的与所述第1开关元件相对向的第2主面的面积小。
3.根据权利要求2所述的磁存储装置，
所述第1主面的长径比所述第2主面的长径短。
4.根据权利要求1所述的磁存储装置，
所述第1开关元件包含硅和砷，
所述第1绝缘层包含硅，不包含砷。
5.根据权利要求1所述的磁存储装置，
所述第1开关元件的与所述第1方向及所述第2方向交叉的第3方向上的长度，比所述第1绝缘层的所述第3方向上的长度短。
6.根据权利要求1所述的磁存储装置，
所述第1导电体的与所述第1绝缘层相对向的面的外形，与所述第1绝缘层的与所述第1导电体相对向的面的外形相同。
7.根据权利要求1所述的磁存储装置，
所述第1绝缘层的侧面的倾斜角度，比所述第1磁阻效应元件的侧面的倾斜角度小。
8.根据权利要求1所述的磁存储装置，还具备：
第1硬掩模，其设置在所述第1磁阻效应元件上；
第2硬掩模，其设置在所述第2磁阻效应元件上；以及
第3布线，其设置在所述第1硬掩模及所述第2硬掩模上，在所述第2方向上延伸。
9.根据权利要求1所述的磁存储装置，
所述第1磁阻效应元件和所述第2磁阻效应元件各自包括参考层、存储层、以及设置于所述参考层与所述存储层之间的隧道势垒层。
10.一种磁存储装置，具备：
第1布线；
磁阻效应元件，其设置在所述第1布线上；
导电体，其设置在所述磁阻效应元件上；
开关元件，其设置在所述导电体上；
绝缘层，其与所述开关元件设置在同一层，包围所述开关元件；以及
硬掩模，其设置在所述开关元件和所述绝缘层上，
所述开关元件的与所述硬掩模相对向的第1主面的面积，比所述硬掩模的与所述开关元件相对向的第2主面的面积小。
11.根据权利要求10所述的磁存储装置，
所述第1主面的长径比所述第2主面的长径短。
12.根据权利要求10所述的磁存储装置，
所述开关元件包含硅和砷，
所述绝缘层包含硅，不包含砷。
13.根据权利要求10所述的磁存储装置，
所述磁阻效应元件包括参考层、存储层、以及设置于所述参考层与所述存储层之间的隧道势垒层。
14.一种磁存储装置的制造方法，包括：
在第1绝缘层内形成在第1方向上延伸的第1布线的工序；
使第2绝缘层在所述第1绝缘层及所述第1布线上成膜的工序；
在所述第2绝缘层上形成与设置在所述第1布线上的开关元件对应的抗蚀剂掩模的工序；
向所述第2绝缘层的没有形成所述抗蚀剂掩模的区域注入砷，来形成所述开关元件的工序；
使导电体和与磁阻效应元件对应的层叠膜在所述开关元件及所述第2绝缘层上成膜的工序；
形成硬掩模的工序；以及
将所述硬掩模作为掩模，对所述层叠膜、所述导电体、以及所述第2绝缘层连续地进行加工的工序。
15.根据权利要求14所述的磁存储装置的制造方法，
所述层叠膜包括第1铁磁性体、第2铁磁性体、以及设置于所述第1铁磁性体与所述第2铁磁性体之间的非磁性体。
16.根据权利要求14所述的磁存储装置的制造方法，
在所述进行加工的工序中，通过离子束蚀刻即IBE对所述层叠膜、所述导电体、以及所述第2绝缘层进行加工。
17.根据权利要求14所述的磁存储装置的制造方法，还包括：
在所述硬掩模上形成在与所述第1方向交叉的第2方向上延伸的第2布线的工序。
18.一种磁存储装置的制造方法，包括：
在第1绝缘层内形成在第1方向上延伸的第1布线的工序；
使与磁阻效应元件对应的层叠膜、导电体以及第2绝缘层在所述第1绝缘层及所述第1布线上成膜的工序；
在所述第2绝缘层上形成抗蚀剂掩模的工序；
使势垒金属在所述抗蚀剂掩模上成膜的工序；
经由所述势垒金属向所述第2绝缘层注入砷，来形成开关元件的工序；
形成硬掩模的工序；以及
将所述硬掩模作为掩模，对所述第2绝缘层、所述导电体以及所述层叠膜连续地进行加工的工序。
19.根据权利要求18所述的磁存储装置的制造方法，
所述层叠膜包括第1铁磁性体、第2铁磁性体、以及设置于所述第1铁磁性体与所述第2铁磁性体之间的非磁性体。
20.根据权利要求18所述的磁存储装置的制造方法，
在所述进行加工的工序中，通过离子束蚀刻即IBE对所述第2绝缘层、所述导电体以及所述层叠膜进行加工。
CN202311014763.7A 2022-08-23 2023-08-14 磁存储装置及其制造方法 Pending CN117641938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-132628 2022-08-23
JP2022132628A JP2024030070A (ja) 2022-08-23 2022-08-23 磁気記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN117641938A true CN117641938A (zh) 2024-03-01

Family

ID=89997178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311014763.7A Pending CN117641938A (zh) 2022-08-23 2023-08-14 磁存储装置及其制造方法

Country Status (4)

Country Link
US (1) US20240074327A1 (zh)
JP (1) JP2024030070A (zh)
CN (1) CN117641938A (zh)
TW (1) TW202425759A (zh)

Also Published As

Publication number Publication date
US20240074327A1 (en) 2024-02-29
JP2024030070A (ja) 2024-03-07
TW202425759A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
JP6316474B1 (ja) 磁気メモリ
US10553783B2 (en) Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10707269B2 (en) Semiconductor storage device
US11475931B2 (en) Magnetoresistive memory device
US20200083288A1 (en) Magnetic memory
CN110910930B (zh) 存储装置及其制造方法
CN113380944A (zh) 磁存储装置
CN115811926A (zh) 存储装置
US20230247912A1 (en) Magnetic memory device and manufacturing method of magnetic memory device
CN116709785A (zh) 存储器件以及存储器件的制造方法
CN117641938A (zh) 磁存储装置及其制造方法
US20220085103A1 (en) Magnetic memory device and method for manufacturing the same
US20240315049A1 (en) Magnetic memory device, and manufacturing method of magnetic memory device
TWI844208B (zh) 記憶裝置及記憶裝置之製造方法
US20220302373A1 (en) Magnetic memory device and manufacturing method of magnetic memory device
US20230284537A1 (en) Memory device and method for manufacturing memory device
TWI804225B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US12069959B2 (en) Magnetic memory device and manufacturing method of magnetic memory device
TWI850723B (zh) 記憶體裝置
US20240292631A1 (en) Semiconductor storage device and manufacturing method therefor
US20240349615A1 (en) Magnetic memory device and method for fabricating the same
CN115084356A (zh) 磁存储装置及磁存储装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination