CN115811926A

CN115811926A - 存储装置

Info

Publication number: CN115811926A
Application number: CN202211060325.XA
Authority: CN
Inventors: 五十岚太一; 伊藤雄一; 北川英二; 矶田大河
Original assignee: Kioxia Corp
Current assignee: Kioxia Corp
Priority date: 2021-09-14
Filing date: 2022-08-31
Publication date: 2023-03-17
Also published as: JP2023042247A; US20230083008A1; TW202312161A

Abstract

实施方式提供能够使存储装置的特性提高的存储装置。实施方式的存储装置具备：第1布线，其在与基板的第1面垂直的第1方向上设置在所述基板的上方；第2布线，其设置在所述基板与所述第1布线之间；以及存储单元，其设置在所述第1布线与所述第2布线之间，包括在所述第1方向上排列的开关元件和磁阻效应元件。所述磁阻效应元件包括：第1电极；第2电极，其在所述第1方向上设置在所述第1电极的上方；非磁性层，其设置在所述第1电极与所述第2电极之间；第1磁性层，其设置在所述第1电极与所述非磁性层之间；第2磁性层，其设置在所述第2电极与所述非磁性层之间；以及第1层，其设置在所述第2电极与所述第2磁性层之间。所述第1层包含选自镁、过渡金属以及镧系元素中的至少一种和氧。所述第1层的所述第1方向上的第1尺寸为所述非磁性层的所述第1方向上的第2尺寸的1.1倍以上且2倍以下。

Description

存储装置

本申请享受以日本专利申请2021-149447号(申请日：2021年9月14日)和美国专利申请17/550194(申请日：2021年12月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及存储装置。

背景技术

已知使用了可变电阻元件(例如磁阻效应元件)来作为存储元件的存储装置。为了提高存储装置的特性，推进了与存储装置有关的各种各样的技术的研究以及开发。

发明内容

本发明要解决的技术课题在于，提供能够使存储装置的特性提高的存储装置。

实施方式的存储装置具备：第1布线，其在与基板的第1面垂直的第1方向上设置在所述基板的上方；第2布线，其设置在所述基板与所述第1布线之间；以及存储单元，其设置在所述第1布线与所述第2布线之间，包括在所述第1方向上排列的开关元件和磁阻效应元件。所述磁阻效应元件包括：第1电极；第2电极，其在所述第1方向上设置在所述第1电极的上方；非磁性层，其设置在所述第1电极与所述第2电极之间；第1磁性层，其设置在所述第1电极与所述非磁性层之间；第2磁性层，其设置在所述第2电极与所述非磁性层之间；以及第1层，其设置在所述第2电极与所述第2磁性层之间。所述第1层包含选自镁、过渡金属以及镧系元素中的至少一种和氧。所述第1层的所述第1方向上的第1尺寸为所述非磁性层的所述第1方向上的第2尺寸的1.1倍以上且2倍以下。

附图说明

图1是表示第1实施方式的存储装置的结构例的框图。

图2是表示第1实施方式的存储装置的存储单元阵列的结构例的图。

图3是表示第1实施方式的存储装置的存储单元阵列的结构例的鸟瞰图。

图4是表示第1实施方式的存储装置的存储单元阵列的结构例的剖视图。

图5是表示第1实施方式的存储装置的存储单元阵列的结构例的剖视图。

图6是表示第1实施方式的存储装置的存储单元的结构例的剖视图。

图7是用于对第1实施方式的存储装置的存储元件的结构例进行说明的图。

图8是用于对第1实施方式的存储装置的比较例进行说明的剖视图。

图9是表示第2实施方式的存储装置的存储单元的结构例的剖视图。

图10是表示第3实施方式的存储装置的存储单元的结构例的剖视图。

图11是表示第4实施方式的存储装置的存储单元的结构例的剖视图。

标号说明

100：存储装置；1：存储元件；2：选择器；11、13：磁性层；12：隧道势垒层；14：偏移消除(shift cancel)层；16：基底层；17：盖层。

具体实施方式

以下，参照附图对本实施方式的详细进行说明。在以下的说明中，对具有相同的功能和结构的要素标记同一标号。

在以下的各实施方式中，关于相同的多个构成要素(例如电路、布线、各种电压以及信号等)，有时在参照标号的末尾标记用于区别化的数字/英文字符。在被标记了在末尾伴随有用于区别化的数字/英文字符的参照标号的构成要素也可以不相互进行区别的情况下，使用省略了末尾的数字/英文字符的记载(参照标号)。

[实施方式]

参照图1～图11，对实施方式的存储装置进行说明。

(1)第1实施方式

参照图1～图8，对第1实施方式的存储装置进行说明。

[a]结构例

参照图1～图7，对实施方式的存储装置的结构例进行说明。

(a-1)整体结构

图1是表示本实施方式的存储装置的结构例的图。

如图1所示，本实施方式的存储装置100与存储装置100外部的设备(在以下中被称为外部设备)900相连接。

外部设备900对存储装置100发送命令CMD、地址ADR以及控制信号CNT。数据DT被在存储装置100与外部设备900之间进行传送。外部设备900在写入动作时向存储装置100发送要写入到存储装置100内的数据(以下被称为写入数据)。外部设备900在读出动作时从存储装置100接受从存储装置100读出的数据(以下被称为读出数据)。

本实施方式的存储装置100包括存储单元阵列110、行控制电路120、列控制电路130、写入电路140、读出电路150、电压生成电路160、输入输出电路170以及控制电路180。

存储单元阵列110包括多个存储单元MC、多条字线WL以及多条位线BL。

多个存储单元MC的各个与存储单元阵列110内的多个行以及多个列的各个相关联。各存储单元MC与多条字线WL中的所对应的一条相连接。各存储单元MC与多条位线BL中的所对应的一条相连接。

行控制电路120经由字线WL与存储单元阵列110连接。行控制电路120接受地址ADR中的存储单元阵列110的行地址(或者行地址的译码结果)。行控制电路120基于行地址的译码结果，对多条字线WL进行控制。由此，行控制电路120将多条字线WL(多个行)的各个设定为选择状态或者非选择状态。在以下中，设定为了选择状态的字线WL被称为选择字线WL，选择字线WL以外的字线WL被称为非选择字线WL。

列控制电路130经由位线BL而与存储单元阵列110连接。列控制电路130接受地址ADR中的存储单元阵列110的列地址(或者列地址的译码结果)。列控制电路130基于列地址的译码结果，对多条位线BL进行控制。由此，列控制电路130将多条位线BL(多个列)的各个设定为选择状态或者非选择状态。在以下中，设定为了选择状态的位线BL被称为选择位线BL，选择位线BL以外的位线BL被称为非选择位线BL。

写入电路140进行向存储单元MC的数据写入。写入电路140对选择字线WL和选择位线BL的各个供给用于数据写入的电压(或者电流)。由此，某写入电压(或者写入电流)被供给至所被选择了的存储单元MC。写入电路140能够对所被选择了的存储单元MC供给多个写入电压中的与写入数据对应的某一个电压。例如，多个写入电压各自具有与写入数据相应的极性(偏置方向)。例如，写入电路140包括写入驱动器(未图示)和写入汇(sink)(未图示)等。

读出电路150进行从存储单元MC的数据读出。读出电路150对从所被选择了的存储单元MC输出到选择位线BL的信号进行放大。读出电路150基于被放大后的信号，判别存储单元MC内的数据。例如，读出电路150包括前置放大器(未图示)、感测放大器(未图示)、读出驱动器(未图示)以及读出汇(未图示)等。

电压生成电路160使用从外部设备900提供的电源电压，生成用于存储单元阵列110的各种动作的电压。例如，电压生成电路160生成在写入动作中所使用的各种电压。电压生成电路160将所生成的电压输出至写入电路140。例如，电压生成电路160生成在读出动作中使用的各种电压。电压生成电路160将所生成的电压输出至读出电路150。

输入输出电路170作为存储装置100与外部设备900之间的各种信号ADR、CMD、CNT、DT的接口电路发挥功能。输入输出电路170向控制电路180传送来自外部设备900的地址ADR。输入输出电路170向控制电路180传送来自外部设备900的命令CMD。输入输出电路170在外部设备900与控制电路180之间传送各种控制信号CNT。输入输出电路170向写入电路140传送来自外部设备900的写入数据DT。输入输出电路170向外部设备900传送来自读出电路150的数据DT来作为读出数据。

控制电路(也被称为定序器、状态机、内部控制器)180对命令CMD进行译码。控制电路180基于命令CMD的译码结果和控制信号CNT，对存储装置100内的行控制电路120、列控制电路130、写入电路140、读出电路150、电压生成电路160以及输入输出电路170的动作进行控制。控制电路180对地址ADR进行译码。控制电路180向行控制电路120和列控制电路130等发送地址ADR的译码结果。例如，控制电路180包括暂时性地存储命令CMD和地址ADR的寄存器电路(未图示)。此外，寄存器电路、用于命令CMD的译码的电路(命令译码器)以及用于地址ADR的译码的电路(地址译码器)也可以在控制电路180的外部设置在存储装置100内。

(a-2)存储单元阵列

参照图2～图5，对本实施方式的存储装置中的存储单元阵列的结构例进行说明。

图2是表示本实施方式的存储装置的存储单元阵列的结构例的等效电路图。

如图2所示，多个存储单元MC在存储单元阵列110内配置为矩阵状。各存储单元MC与多条位线BL(BL＜0＞、BL＜1＞、……、BL＜i-1＞)中的所对应的一条以及多条字线WL(WL＜0＞、WL＜1＞、……、WL＜j-1＞)中的所对应的一条相连接。i和j为2以上的整数。

各存储单元MC包括存储元件1和选择器2。

存储元件1例如为可变电阻元件。存储元件1的电阻状态根据被供给了的电压(或者电流)而变化为多个电阻状态(例如低电阻状态和高电阻状态)中的某一个电阻状态。存储元件1能够通过该元件1的电阻状态与数据(例如“0”数据和“1”数据)的关联来存储数据。

选择器2作为存储单元MC的选择元件来发挥功能。选择器2具有如下功能：在对于所对应的存储元件1的数据写入时和从所对应的存储元件1的数据读出时，控制对于存储元件1的电压(或者电流)供给。

例如，选择器2为两端子型的开关元件。例如，在作为选择器2的该开关元件2的两端子间所施加的电压小于开关元件2的阈值电压的情况下，开关元件2变化为断开(off，截止)状态(高电阻状态、电非导通状态)。在开关元件2的两端子间所施加的电压为开关元件2的阈值电压以上的情况下，开关元件2变化为导通(on)状态(低电阻状态、电导通状态)。两端子型的开关元件2也可以无论所被施加的电压为哪个极性(例如正极性和负极性)都具有上述功能。

开关元件2能够不依赖于在存储单元MC内所施加的电压的极性(在存储单元MC内流动的电流的方向)，而根据被施加于存储单元MC的电压的大小，对在存储单元MC内是流动电流、还是不流动电流进行切换。

除此之外，该开关元件2也可以还包含选自硼(B)、铝(Al)、镓(Ga)、铟(In)、碳(C)、硅(Si)、锗(Ge)、锡(Sn)、砷(As)、磷(P)、锑(Sb)中的至少一种以上的元素。

此外，作为选择器2的两端子型的开关元件2，例如也可以包括含有掺杂剂(杂质)的绝缘体。被添加到绝缘体的掺杂剂是有助于绝缘体内的电传导的杂质。在该开关元件2中所使用的绝缘体的一个例子为氧化硅。在开关元件2的材料为氧化硅的情况下，被添加到氧化硅的掺杂剂为磷或者砷。此外，开关元件2的被添加到氧化硅的掺杂剂的种类不限定于上述的例子。

图3～图5是用于对本实施方式的存储装置100的存储单元阵列110的构造例进行说明的图。图3是用于对存储单元阵列110的构造例进行说明的鸟瞰图。图4是表示存储单元阵列110的沿着Y方向(Y轴)的截面构造的示意剖视图。图5是表示存储单元阵列110的沿着X方向(X轴)的截面构造的示意剖视图。

如图3～图5所示，存储单元阵列110设置在基板90的上表面上。

X方向是与基板90的上表面平行的方向。Y方向是与基板90的上表面平行、且与X方向交叉的方向。在以下中，与基板90的上表面平行的面被称为X-Y平面。与X-Y平面垂直的方向(轴)设为Z方向(Z轴)。与由X方向和Z方向构成的面平行的面被称为X-Z平面。与由Y方向和Z方向构成的面平行的面被称为Y-Z平面。

多条布线(导电层)50在Z方向上隔着基板90上的绝缘层91而设置在基板90的上表面的上方。多条布线50沿着X方向排列。各布线50沿着Y方向延伸。多条布线50各自例如作为位线BL发挥功能。

多条布线(导电层)51在Z方向上设置在多条布线50的上方。多条布线51沿着Y方向排列。各布线51沿着X方向延伸。多条布线51各自例如作为字线WL发挥功能。

多个存储单元MC设置在多条布线50与多条布线51之间。多个存储单元MC在X-Y平面内排列为矩阵状。

在Y方向上排列的多个存储单元MC在Z方向上设置在一条布线50上。在Y方向上排列的多个存储单元MC连接于共同的位线BL。

在X方向上排列的多个存储单元MC在Z方向上设置在一条布线51下。在X方向上排列的多个存储单元MC连接于共同的字线WL。

在Y方向上排列的两个存储单元MC之间设置有具有Y方向上的某尺寸(间隔)的空间。在X方向上排列的两个存储单元MC之间设置有具有X方向上的某尺寸(间隔)的空间(space)。存储单元MC之间的Y方向上的间隔实质上与存储单元MC之间的X方向上的间隔相同。但是，存储单元MC之间的Y方向上的间隔也可以与存储单元MC之间的X方向上的间隔不同。

例如在存储单元阵列110具有图2的电路结构的情况下，选择器2在Z方向上设置在存储元件1的下方。选择器2设置在存储元件1与布线50之间。存储元件1设置在布线51与选择器2之间。

这样，各存储单元MC是存储元件1和选择器2的层叠体。通过该存储单元MC，存储单元阵列110具有层叠型的结构。

此外，存储单元MC有时根据在存储单元阵列110的形成中所使用的工艺(例如蚀刻方法)而具有锥状的截面形状。

在图4和图5中示出绝缘层91设置在了多条布线50与基板90之间的例子。在基板90为半导体基板的情况下，也可以一个以上的场效应晶体管(未图示)设置在基板90的上表面的半导体区域上。场效应晶体管由绝缘层91覆盖。基板90上的场效应晶体管为行控制电路120等的电路的构成元件。场效应晶体管经由绝缘层91内的接触插塞(未图示)和布线(未图示)而与存储单元阵列110连接。这样，也可以在Z方向上的存储单元阵列110的下方设置有用于控制存储单元阵列110的动作的电路。此外，若基板90为绝缘性基板，则多条布线50也可以没有绝缘层91地直接设置在基板90的上表面上。

层叠型的存储单元阵列110的电路结构和构造不限定于图2～图5所示的例子。根据存储元件1和选择器2相对于位线BL和字线WL的连接关系，存储单元阵列110的电路结构和构造可以被适当地进行变形。例如，具有图2的电路结构的存储单元阵列110的构造不限定于图3～图5的例子。例如，选择器2也可以在Z方向上设置在存储元件1的上方。在该情况下，布线51被作为位线BL来使用，布线50被作为字线WL来使用。

(a-3)存储单元

图6是示意地表示本实施方式的存储装置100中的存储单元MC的结构例的剖视图。

如图6所示，在层叠体的存储单元MC中，存储元件1和选择器2排列在Z方向上。如上述的那样，存储元件1在Z方向上设置在选择器2上。

例如，作为存储元件1的可变电阻元件为磁阻效应元件。在该情况下，本实施方式的存储装置100为如MRAM(Magnetoresistive random access memory，磁阻随机访问存储器)那样的磁存储器。

＜选择器的结构例＞

如图6所示，在选择器2为两端子型的开关元件的情况下，选择器2至少包括可变电阻层(以下被称为选择器层或者开关层)20和两个电极(导电层)21A、21B。选择器层20在Z方向上设置在两个电极21A、21B之间。选择器层20例如为可变电阻层。包括可变电阻层的选择器层20可以具有多个电阻状态(电阻值)。

在图6的例子中，电极(以下也被称为下部电极)21A在Z方向上设置在选择器层20的下方，电极(以下也被称为上部电极)21B在Z方向上设置在选择器层20的上方。例如，电极21A设置在布线50与选择器层20之间。电极21B设置在选择器层20与磁阻效应元件1之间。

选择器2经由电极21A而与布线50连接。选择器2经由电极21B而与磁阻效应元件1连接。

根据被施加于选择器2(存储单元MC)的电压，选择器层20的电阻状态成为高电阻状态(非导通状态)或者低电阻状态(导通状态)。在选择器层20的电阻状态为高电阻状态的情况下，选择器2断开。在选择器层20的电阻状态为低电阻状态的情况下，选择器2导通。

在存储单元MC被设定为选择状态的情况下，选择器2导通，因此，选择器层20的电阻状态成为低电阻状态。在该情况下，选择器2对存储元件1供给电压(或者电流)。在存储单元MC被设定为非选择状态的情况下，选择器2断开，因此，选择器层20的电阻状态成为高电阻状态。在该情况下，选择器2切断对于存储元件1的电压(或者电流)。

此外，根据选择器层20的材料，选择器层20的电阻状态的变化有时也依赖于在选择器2(存储单元MC)内流动的电流(例如电流的大小)。

＜磁阻效应元件的结构例＞

磁阻效应元件1包括两个磁性层11、13和非磁性层12。非磁性层12在Z方向上设置在两个磁性层11、13之间。在图6的例子中，从布线(例如位线)50侧朝向布线(例如字线)51侧，按磁性层11、非磁性层12以及磁性层13的顺序而在Z方向上排列有磁性层11、非磁性层12、磁性层13这多个层。

两个磁性层11、13以及非磁性层12形成磁隧道结。在以下中，包括磁隧道结的磁阻效应元件1被称为MTJ元件1。MTJ元件1中的非磁性层12被称为隧道势垒层。

磁性层11、13例如为包含钴(Co)、铁(Fe)以及(或者)硼(B)等的铁磁性层。磁性层11、13既可以为单层膜(例如合金膜)，也可以为多层膜(例如人工晶格膜)。隧道势垒层12例如为包含氧和镁的绝缘层(例如氧化镁层)。隧道势垒层12既可以为单层膜，也可以为多层膜。此外，隧道势垒层12也可以还包含氧和镁以外的元素。

在本实施方式中，MTJ元件1为垂直磁化型的磁阻效应元件。

例如，各磁性层11、13具有垂直磁各向异性。各磁性层11、13的易磁化轴方向与磁性层11、13的层面(膜面)垂直。各磁性层11、13具有与磁性层11、13的层面垂直的磁化。各磁性层11、13的磁化方向与磁性层11、13的排列方向(Z方向)平行。

两个磁性层11、13中的一方的磁性层的磁化方向是可变的，另一方的磁性层的磁化方向不变。MTJ元件1能够根据一方的磁性层的磁化方向和另一方的磁性层的磁化方向的相对关系(磁化排列)而具有多个电阻状态(电阻值)。

在图6的例子中，磁性层13的磁化方向是可变的。磁性层11的磁化方向不变(固定状态)。在以下中，磁化方向可变的磁性层13被称为存储层。在以下中，磁化方向不变(固定状态)的磁性层11被称为参考层。此外，存储层13有时也被称为自由层、磁化自由层或者磁化可变层。参考层11有时也被称为钉扎(pin)层、被钉扎(pinned)层、磁化不变层或者磁化固定层。

此外，根据存储单元阵列110的电路结构，也存在如下情况：参考层在Z方向上设置在隧道势垒层12的上方，存储层在Z方向上设置在隧道势垒层12的下方。

在本实施方式中，“参考层(磁性层)的磁化方向不变”或者“参考层(磁性层)的磁化方向为固定状态”意味着：在用于改变存储层13的磁化方向的电流或者电压被供给至了MTJ元件1的情况下，参考层11的磁化方向不会根据所供给的电流或者电压而在电流或者电压的供给前后发生变化。

在存储层13的磁化方向与参考层11的磁化方向相同的情况下(MTJ元件1的磁化排列状态为平行排列状态的情况下)，MTJ元件1的电阻状态为第1电阻状态。在存储层13的磁化方向与参考层11的磁化方向不同的情况下(MTJ元件1的磁化排列状态为反平行排列状态的情况下)，MTJ元件1的电阻状态为与第1电阻状态不同的第2电阻状态。第2电阻状态(反平行排列状态)的MTJ元件1的电阻值比第1电阻状态(平行排列状态)的MTJ元件1的电阻值高。在以下中，关于MTJ元件1的磁化排列状态，平行排列状态也被记载为P状态，反平行排列状态也被记载为AP状态。

例如，MTJ元件1包括两个电极(导电层)19A、19B。磁性层11、13以及隧道势垒层12在Z方向上设置在两个电极19A、19B之间。参考层11设置在电极19A与隧道势垒层12之间。存储层13设置在电极19B与隧道势垒层12之间。

例如，也可以在MTJ元件1内设置有偏移消除层14。在该情况下，偏移消除层14设置在参考层11与电极19A之间。偏移消除层14是用于对参考层11的漏磁场的影响进行缓和的磁性层。在MTJ元件1包括偏移消除层14的情况下，非磁性层15设置在偏移消除层14与参考层11之间。非磁性层15例如为钌层等的金属层。偏移消除层14经由非磁性层15与参考层11反铁磁性地耦合。由此，包括参考层11和偏移消除层14的层叠体形成SAF(Syntheticantiferromagnetic，合成反铁磁)构造。在SAF构造中，偏移消除层14的磁化方向成为与参考层11的磁化方向相反。通过SAF构造，参考层11的磁化方向能够更稳定地成为固定状态。此外，有时形成SAF构造的两个磁性层11、14以及非磁性层15的集合也被称为参考层。

例如，也可以在偏移消除层14与电极19A之间设置有非磁性层(以下被称为基底层)16。基底层16为用于改善与基底层16相接的磁性层(在此为偏移消除层14)的特性(例如结晶性和磁特性)的层。

基底层16为非磁性层(例如导电性化合物层)。此外，基底层16也可以被视为下部电极19A的构成要素。

在本实施方式中，MTJ元件1包括盖层(cap layer)17。

盖层17设置在磁性层(在此为存储层)13与上部电极19B之间。盖层17为非磁性层。盖层17为用于改善与盖层17相接的磁性层(在此为存储层13)的特性(例如结晶性和磁特性)的层。

在本实施方式中，盖层17的材料与隧道势垒层12的材料相同。在隧道势垒层12的材料包含氧和镁的情况下，盖层17的材料包含氧和镁。在隧道势垒层12为氧化镁层的情况下，盖层17为氧化镁层。例如，在盖层17中所使用的氧化镁的组成实质上与在隧道势垒层12中所使用的氧化镁的组成相同。但是，在盖层17中所使用的氧化镁的组成有时也与在隧道势垒层12中所使用的氧化镁的组成不同。此外，盖层17也可以与隧道势垒层12同样地还包含氧和镁以外的元素。

例如，存储单元MC具有Z方向上的尺寸H1。存储单元MC的尺寸H1相当于布线50的上表面(选择器2的电极21A的底面)与布线51的底面(MTJ元件1的上部电极19B的上表面)之间的尺寸。

在本实施方式的MRAM中，盖层17在磁性层13的特性改善的功能之外也被作为存储单元MC内的内部电阻元件(BIR：Built-in resistor)来使用。

作为内部电阻元件的盖层(以下也被称为BIR盖层)17防止因在存储单元MC内流动的过大的电流而存储单元MC被损坏。

与隧道势垒层12的膜厚t0以及盖层17的膜厚t1相应地，隧道势垒层12的电阻R0以及盖层17的电阻R1会变化。

在本实施方式中，盖层17的膜厚t1比隧道势垒层12的膜厚t0厚。

由此，在盖层17的材料与隧道势垒层12的材料相同的情况下，盖层17的电阻R1成为比隧道势垒层12的电阻R0高。

例如为了盖层17作为内部电阻元件发挥功能，优选盖层17的电阻R1为隧道势垒层12的电阻R0的2倍以上。其结果，本实施方式的MRAM100能够抑制在存储单元MC内流动有可能产生MTJ元件1的损坏(例如隧道势垒层的绝缘损坏)的过大电流。

图7是表示隧道势垒层和盖层的膜厚比与隧道势垒层和盖层的电阻比的关系的曲线图。

在图7中，曲线图的横轴表示盖层17的膜厚t1相对于隧道势垒层12的膜厚t0之比(t1/t0)，曲线图的纵轴表示盖层17的电阻R1相对于隧道势垒层12的电阻R0之比(R1/R0)。曲线图的纵轴由Log标度来表示。

在本实施方式中，对于隧道势垒层12的电阻R0和盖层17的电阻R1，基于电阻面积乘积(resistance area product)来进行评价。在以下中，电阻面积乘积的值被记载为RA值。

在图7的例子中，盖层17的材料与隧道势垒层12的材料相同。隧道势垒层12和盖层17为氧化镁层。

如图7所示，在盖层17的膜厚t1与隧道势垒层12的膜厚t0之比(t1/t0)为1.1的情况下，盖层17与隧道势垒层12的RA值之比(R1/R0)成为2以上。

即，在盖层17的膜厚t1为隧道势垒层12的膜厚t0的1.1倍的情况下，盖层17的RA值R1成为隧道势垒层12的RA值R0的2倍。

为了存储单元MC的所希望的动作，BIR盖层17的膜厚t1为隧道势垒层12的膜厚t0的2.0倍以下。在该情况下，BIR盖层17的电阻R1为隧道势垒层12的电阻R0的100倍以下。

但是，在考虑了用于对于存储单元MC的写入动作和读出动作的电压或者电流的供给以及写入电路140和读出电路150的动作(例如电压或者电流的供给能力)的负荷的情况下，BIR盖层17相对于隧道势垒层12的RA比(R1/R0)优选为10以下。因而，盖层17的膜厚t1更优选为隧道势垒层12的膜厚t0的1.5倍以下。在该情况下，BIR盖层17的电阻R1为隧道势垒层12的电阻R0的10倍以下。例如，盖层17的膜厚t1为隧道势垒层12的膜厚t0的1.3倍以下或者1.4倍以下。在该情况下，BIR盖层17的电阻R1为隧道势垒层12的电阻R0的5倍以下。

由此，即使为盖层17被用作了内部电阻元件(BIR)，也不产生对于存储单元MC的各种动作的恶劣影响。

此外，根据存储单元阵列和存储单元的结构，作为内部电阻元件的盖层17的电阻(RA值)有时也比隧道势垒层12的电阻值的100倍高。在该情况下，盖层17的膜厚t1可以被设定为比隧道势垒层12的膜厚t0的2倍大。

对于本实施方式的MRAM100的动作，基于周知的写入动作和周知的读出动作来加以执行。例如在写入动作时，通过对于字线WL和位线BL的电压或者电流的供给，所希望的写入电流被供给至存储单元MC。例如在读出动作时，通过对于字线WL和位线BL的电压或者电流的供给，所希望的读出电流被供给至存储单元MC。

另外，本实施方式的MRAM100使用周知的制造方法来形成。因而，在本实施方式中，省略本实施方式的MRAM100的制造方法的说明。

但是，如上述的那样，在本实施方式中，隧道势垒层12的膜厚t0和盖层17的膜厚t1被进行控制，以使得MTJ元件1的盖层17的膜厚t1成为MTJ元件1的隧道势垒层12的膜厚t0的1.1倍以上(以及2倍以下)。

[b]总结

在具有层叠型的存储单元阵列的存储装置(例如MRAM)中，存储单元阵列内的构成部件(例如布线)具有寄生电容。

在对于选择状态的存储单元的动作时，在非选择状态的存储单元中，选择器为断开状态。与非选择状态的存储单元相连接的布线通过被供给至了该布线的电流或者电压来被进行充电。

在与被进行了充电的状态的布线相连接的存储单元被选择为了动作对象的情况下，为了将选择器设定为导通状态，选择器的阈值电压(或者电流)以上的电压被施加于该布线。

在选择器成为了导通状态的情况下，被进行了充电的状态的布线放电。由此，除了用于存储单元的预定动作的电流(写入电流或者读出电流)，布线的放电电流也被供给至存储单元。

在以下中，用于存储单元的动作的电流和放电电流的合计的电流被称为过冲(overshoot)电流。

过冲电流在成为了选择状态的存储单元内流动。在过冲电流的大小超过了与存储单元内的存储元件(例如MTJ元件的隧道势垒层)的电流有关的容许值的情况下，存储元件(例如隧道势垒层)会被损坏。

考虑元件的特性不均，有时为了抑制由过冲电流导致的存储元件的损坏而在各存储单元内设置内部电阻元件。

在存储单元内设置了内部电阻元件的情况下，Z方向上的存储单元的尺寸(存储单元的高度)变高与Z方向上的内部电阻元件的尺寸相应的量。

为了提高存储单元阵列的存储密度，相邻的存储单元间的空间的尺寸具有被缩小的倾向。

例如存储单元阵列内的存储单元的纵横比由存储单元的高度与相邻的存储单元间的空间的尺寸(存储单元间的间隔)之比来定义。

在存储单元阵列内的相邻的存储单元间的空间的尺寸被设定为了某值的情况下，包括内部电阻元件的存储单元的纵横比变为比不包括内部电阻元件的存储单元的纵横比大。

图8是用于对本实施方式的MRAM的比较例进行说明的图。

图8的(a)示出比较例的MRAM的存储单元阵列的结构。

在图8的(a)中，各存储单元MCZ包括内部电阻元件8Z。内部电阻元件8Z为与MTJ元件1Z以及选择器2相独立的元件。例如，内部电阻元件8Z例如包括电阻层80和至少一个电极81。电阻层(例如包括氧化硅层和氮化硅层中的至少一个的层)80设置在布线50与选择器2的电极21A之间。电极81设置在电阻层80与布线50之间。此外，也有时在电阻层80与电极21A之间还设置有内部电阻元件8Z的电极(导电层)。

在图8的(a)的比较例的MRAM中，盖层17Z的膜厚t1Z比隧道势垒层12的膜厚t0薄。例如，盖层17Z的膜厚t1Z为隧道势垒层12的膜厚t0的0.6倍以下。因而，盖层17Z的电阻(RA值)比隧道势垒层12的电阻小。

内部电阻元件8Z的Z方向上的尺寸tBIR比隧道势垒层12的膜厚t0大。例如，尺寸tBIR比膜厚t0与膜厚t1Z的合计厚度大。一般而言，尺寸tBIR比膜厚t0的1.1倍(以及膜厚t0的2倍)充分地大。

存储单元MCZ的Z方向上的尺寸为“HZ”。相邻的存储单元MCZ间的空间的尺寸为“DZ”。存储单元MCZ的纵横比为“HZ/DZ”。

当纵横比变高时，与用于存储单元MCZ之间的分离的空间有关的余裕(例如加工余裕)变小。其结果，由于存储单元MCZ之间的分离的不良，有可能产生相邻的存储单元的短路。

为了完全地将相邻的存储单元MCZ分离，也能够使存储单元MCZ间的间隔增加。但是，会产生存储单元阵列的存储密度的降低、或者MRAM的芯片尺寸的增加。

另外，当存储单元MCZ的纵横比变大时，具有存储单元MCZ和存储单元阵列的形成难度(例如蚀刻的难度)变高的倾向。

图8的(b)示出本实施方式的MRAM中的存储单元阵列的结构。

如上述的那样，在本实施方式中，各存储单元MC的盖层17具有作为内部电阻元件(BIR)的功能。

如图8的(b)所示，存储单元MC的Z方向上的尺寸为“H1”。相邻的存储单元MC间的空间的尺寸(间隔)为“D1”。在本实施方式中，存储单元MC的纵横比为“H1/D1”。

即使为盖层17的膜厚t1变为了比比较例的盖层17Z的膜厚t1Z大，膜厚t1也为膜厚t0的1.1倍～2倍左右。进一步，在本实施方式中，不设置与MTJ元件1以及选择器2分开设置的内部电阻元件(图8的(a)的元件8Z)。

因而，在本实施方式中，存储单元MC的尺寸H1变为比比较例的存储单元MCZ的尺寸HZ小。

因此，在本实施方式的MRAM中的间隔D1与比较例的MRAM中的间隔DZ相等的情况下，存储单元MC的纵横比(H1/D1)变为比存储单元MCZ的纵横比(HZ/DZ)小。

因此，本实施方式的MRAM100能够抑制存储单元阵列110的存储密度的降低和MRAM100的芯片尺寸的增大。

如上述的那样，本实施方式的MRAM100的盖层17被作为存储单元MC的内部电阻元件来使用。因而，本实施方式的MRAM100能够抑制由过大的过冲电流而导致的MTJ元件的损坏。

另外，对于作为存储元件的MTJ元件1，为了抑制元件的特性不均，使用比较良好地被进行了控制的形成工艺来加以形成。

因而，在作为MTJ元件1的构成部件的盖层17被用作内部电阻元件的情况下，作为内部电阻元件的盖层17的电阻的不均被抑制。其结果，本实施方式的MRAM100关于存储单元阵列110内的多个存储单元MC，能够抑制包括内部电阻元件的存储单元MC的特性不均。

另外，如本实施方式这样，在与存储层13相接的隧道势垒层12以及作为盖层17的氧化镁层的膜厚增加了的情况下，MTJ元件1中的DMI(Dzyaloshinskii-MoriyaInteraction)的影响会变大。其结果，本实施方式的MRAM100能够减小MTJ元件1的磁化反转阈值电流(Ic)的大小。

如上所述，本实施方式的存储装置能够提高存储装置的特性。

(2)第2实施方式

参照图9对第2实施方式的存储装置进行说明。

图9是表示本实施方式的存储装置的存储单元的结构例的示意剖视图。

在图9所示的存储单元MC中，盖层17A的材料与隧道势垒层12的材料不同。

例如，金属氧化物被使用为盖层17A的材料。

在盖层17A中所使用的金属氧化物包含选自钽(Ta)、钴(Co)、镍(Ni)、铁(Fe)、钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铜(Cu)、锌(Zn)、镓(Ga)、钼(Mo)、锆(Zr)、钌(Ru)、铌(Nb)、钨(W)、铪(Hf)、镧(La)以及镥(Lu)中的至少一种。

例如，盖层17A为包含过渡金属和氧的层、包含镧系元素和氧的层、或者包含过渡金属、镧系元素以及氧的层。作为一个例子，盖层17A为过渡金属氧化物层或者镧系元素氧化物层。此外，盖层17A也可以在过渡金属、镧系元素以及氧之外还包含镁。

过渡金属氧化物和镧系元素氧化物的带隙具有比较小的带隙。但是，过渡金属氧化物和镧系元素氧化物的晶格常数比氧化镁的晶格常数大。因此，通过对过渡金属氧化物层和镧系元素氧化物层的膜厚进行控制，包含过渡金属氧化物和镧系元素氧化物的盖层17A的电阻(RA值)R1A能够被进行控制。

在盖层17A为过渡金属氧化物层或者镧系元素氧化物层的情况下，过渡金属氧化物层17A或者镧系元素氧化物层17A的膜厚t1A比使用了氧化镁的隧道势垒层12的膜厚t0厚。由此，包含过渡金属氧化物或者镧系元素氧化物的层17A作为盖层发挥功能，并且，作为内部电阻元件发挥功能。

在本实施方式中，包含过渡金属氧化物或者镧系元素氧化物的盖层17A的膜厚t1A具有包含氧化镁的隧道势垒层12的膜厚t0的1.1倍以上、且2倍以下(例如1.5倍以下)的大小。

由此，包含过渡金属氧化物层或者镧系元素氧化物层的盖层17A的电阻(例如RA值)R2成为隧道势垒层12的电阻的2倍以上。例如，盖层17A的电阻R2为隧道势垒层12的电阻R0的100倍以下，更优选为10倍以下。

此外，也可以使用了上述所例示的元素以外的元素的氧化物层(例如金属氧化物层)被使用为作为内部电阻元件发挥功能的盖层17A。另外，盖层17A也可以是在Z方向上层叠了氧化镁层、过渡金属氧化物层以及镧系元素氧化物层中的两个以上的层叠膜。

这样，包含过渡金属氧化物或者镧系元素氧化物的盖层17A具有上述的内部电阻元件所期望的电阻。

其结果，本实施方式的存储装置能够获得与上述的实施方式的存储装置实质上相同的效果。

(3)第3实施方式

参照图10对第3实施方式的存储装置进行说明。

图10是表示本实施方式的存储装置的存储单元的结构例的示意剖视图。

在图10所示的存储单元MC中，偏移消除层14A具有作为存储单元MC内的内部电阻的功能。

偏移消除层14A的电阻(例如RA值)R3比隧道势垒层12的电阻R0高。如上述的那样，内部电阻元件的电阻优选为隧道势垒层12的电阻R0的2倍以上。因而，例如偏移消除层14A的RA值R3被设定为隧道势垒层12的RA值R0的2倍以上。例如，偏移消除层14A的RA值R3被设定为隧道势垒层12的RA值R0的100倍以下，更优选被设定为10倍以下。

偏移消除层14A的膜厚和偏移消除层14A的材料被进行控制，以使得在磁性层14A维持作为偏移消除层14A的功能的同时，偏移消除层14A的RA值R3变为比隧道势垒层12的RA值R0高。在该情况下，参考层11的膜厚以及材料和非磁性层15的膜厚以及材料也可以与偏移消除层14A的膜厚以及材料一起被进行控制。

例如在本实施方式中，盖层17X的膜厚t1X比隧道势垒层12的膜厚t0薄。因而，盖层17X的电阻(RA值)R1X比隧道势垒层12的电阻(RA值)R0低。

此外，也可以是盖层(例如第1实施方式或者第2实施方式的盖层)和偏移消除层14A这两方被作为内部电阻元件来使用。

本实施方式的存储装置能够获得与上述实施方式同样的效果。

(4)第4实施方式

参照图11对第4实施方式的存储装置进行说明。

图11是表示本实施方式的存储装置的存储单元的结构例的示意剖视图。

在图11的例子中，基底层16A被作为内部电阻元件来使用。

在该情况下，基底层16A的电阻(例如RA值)R4比隧道势垒层12的电阻R0高。例如，基底层16A的电阻R4为隧道势垒层12的电阻R0的2倍以上、且100倍以下(更优选为10倍以下)。

通过基底层16A的材料和基底层16A的膜厚等的控制，作为内部电阻元件的基底层(以下也被称为BIR基底层)16A的RA值被设为比隧道势垒层12的RA值高。

例如BIR基底层16A包含由与隧道势垒层12的材料(例如包含氧和镁的材料)相同的材料形成的层(以下被称为电阻层)60。电阻层(例如氧化镁层)60的膜厚t2比隧道势垒层(例如氧化镁层)12的膜厚t0厚。在该情况下，如上述的图7所示，电阻层60的膜厚t2具有隧道势垒层12的膜厚t0的1.1倍以上、且2.0倍以下(例如1.5倍以下)的厚度。

此外，电阻层60的材料也可以为上述的包含过渡金属和氧的材料(例如过渡金属氧化物)或者包含镧系元素和氧的材料(例如镧系元素氧化物)。在电阻层60为过渡金属氧化物层或者镧系元素氧化物层的情况下，该电阻层60的膜厚t2为隧道势垒层12的膜厚t0的1.1倍以上、且2.0倍以下(例如1.5倍以下)。

基底层16A的整体也可以为由与隧道势垒层12的材料相同的材料形成的层。另外，基底层16A的整体也可以为由过渡金属氧化物或者镧系元素氧化物形成的层。

在本实施方式中，盖层17X的膜厚t1X比隧道势垒层12的膜厚t0薄。因而，盖层17X的电阻(RA值)比隧道势垒层12的电阻(RA值)低。

此外，也可以应用如下构造：使用作为内部电阻元件的盖层(例如第1实施方式或者第2实施方式的盖层)和作为内部电阻元件的基底层16A这两方。

如本实施方式这样，即使在MTJ元件1的基底层16A具有了作为内部电阻元件的功能的情况下，也能够获得实质上与上述实施方式相同的效果。

(5)其它

在上述实施方式中，MRAM被例示为本实施方式的存储装置100。但是，本实施方式的存储装置只要是在存储单元MC内设置了用于动作的稳定化的内部电阻元件的装置，则也可以是MRAM以外的存储装置。

例如，本实施方式的存储装置100也可以是将可变电阻元件(例如过渡金属氧化物元件)使用为了存储元件的存储装置(例如像ReRAM那样的电阻变化存储器)、将相变元件使用为了存储元件的存储装置(例如如PCRAM那样的相变存储器)、或者将铁电体元件使用为了存储元件的存储装置(例如如FeRAM那样的铁电体存储器)。

本实施方式的存储装置100即使为MRAM以外的存储装置，也能够获得在上述实施方式中说明过的效果。

以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含在发明的范围、宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims

1.一种存储装置，具备：

第1布线，其在与基板的第1面垂直的第1方向上设置在所述基板的上方；

第2布线，其设置在所述基板与所述第1布线之间；以及

存储单元，其设置在所述第1布线与所述第2布线之间，包括在所述第1方向上排列的开关元件和磁阻效应元件，

所述磁阻效应元件包括：

第1电极；

第2电极，其在所述第1方向上设置在所述第1电极的上方；

非磁性层，其设置在所述第1电极与所述第2电极之间；

第1磁性层，其设置在所述第1电极与所述非磁性层之间；

第2磁性层，其设置在所述第2电极与所述非磁性层之间；以及

第1层，其设置在所述第2电极与所述第2磁性层之间，

所述第1层包含选自镁、过渡金属以及镧系元素中的至少一种和氧，

所述第1层的所述第1方向上的第1尺寸为所述非磁性层的所述第1方向上的第2尺寸的1.1倍以上且2倍以下。

2.根据权利要求1所述的存储装置，

所述过渡金属包括选自钽、钴、镍、铁、钪、钛、钒、铬、锰、铜、锌、镓、钼、锆、钌、铌、钨、铪中的至少一种。

3.根据权利要求1所述的存储装置，

所述镧系元素包括选自镧和镥中的至少一种。

4.根据权利要求1所述的存储装置，

所述第1磁性层为参考层，

所述第2磁性层为存储层，

所述非磁性层为隧道势垒层。

5.根据权利要求1所述的存储装置，

所述第1层的电阻比所述非磁性层的电阻高。

6.根据权利要求1所述的存储装置，

所述第1磁性层的磁化方向是固定的，

所述第2磁性层的磁化方向是可变的。

7.根据权利要求1所述的存储装置，

所述非磁性层包含氧和镁。

8.一种存储装置，具备：

第2布线，其设置在所述基板与所述第1布线之间；以及

所述磁阻效应元件包括：

第1电极；

第2电极，其在所述第1方向上设置在所述第1电极的上方；

非磁性层，其设置在所述第1电极与所述第2电极之间；

第1磁性层，其设置在所述第1电极与所述非磁性层之间；

第1层，其设置在所述第1电极与所述第1磁性层之间，

9.根据权利要求8所述的存储装置，

10.根据权利要求8所述的存储装置，

所述镧系元素包括选自镧和镥中的至少一种。

11.根据权利要求8所述的存储装置，

所述第1磁性层为参考层，

所述第2磁性层为存储层，

所述非磁性层为隧道势垒层。

12.根据权利要求8所述的存储装置，

所述第1层的电阻比所述非磁性层的电阻高。

13.根据权利要求8所述的存储装置，

所述第1磁性层的磁化方向是固定的，

所述第2磁性层的磁化方向是可变的。

14.根据权利要求8所述的存储装置，

所述非磁性层包含氧和镁。

15.一种存储装置，具备：

第2布线，其设置在所述基板与所述第1布线之间；以及

所述磁阻效应元件包括：

第1电极；

第2电极，其在所述第1方向上设置在所述第1电极的上方；

第1非磁性层，其设置在所述第1电极与所述第2电极之间；

第1磁性层，其设置在所述第1电极与所述第1非磁性层之间；

第2磁性层，其设置在所述第2电极与所述第1非磁性层之间；

第3磁性层，其设置在所述第1电极与所述第1磁性层之间；以及

第2非磁性层，其设置在所述第1磁性层与所述第2磁性层之间，

所述第3磁性层的电阻比所述第1非磁性层的电阻高。

16.根据权利要求15所述的存储装置，

所述第1磁性层为参考层，

所述第2磁性层为存储层，

所述第3磁性层为偏移消除层，

所述第1非磁性层为隧道势垒层。

17.根据权利要求15所述的存储装置，

所述第1磁性层的磁化方向是固定的，

所述第2磁性层的磁化方向是可变的。

18.根据权利要求17所述的存储装置，

所述第3磁性层的磁化方向是固定的。