TWI695481B - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TWI695481B
TWI695481B TW108101778A TW108101778A TWI695481B TW I695481 B TWI695481 B TW I695481B TW 108101778 A TW108101778 A TW 108101778A TW 108101778 A TW108101778 A TW 108101778A TW I695481 B TWI695481 B TW I695481B
Authority
TW
Taiwan
Prior art keywords
magnetic layer
layer
magnetic
memory device
secondary magnetic
Prior art date
Application number
TW108101778A
Other languages
English (en)
Other versions
TW202011569A (zh
Inventor
吉川将寿
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202011569A publication Critical patent/TW202011569A/zh
Application granted granted Critical
Publication of TWI695481B publication Critical patent/TWI695481B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

實施形態之磁性記憶裝置具備：第1磁性層，其具有可變之磁化方向；第2磁性層，其具有固定之磁化方向；及非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且上述第1磁性層包含多晶狀態之第1副磁性層及非晶狀態之第2副磁性層。

Description

磁性記憶裝置
實施形態主要係關於一種磁性記憶裝置。
已提出有一種將磁阻效應元件(magnetoresistive element)及電晶體於半導體基板上積體化而成之磁性記憶裝置(半導體積體電路裝置)。
於磁性記憶裝置中，減小寫入錯誤率(write error rate)(WER)實為重要。為此，必須降低寫入電流之離散等特性之離散。
然而，先前未必能斷言可獲得降低了寫入特性之離散之磁性記憶裝置。
實施形態提供一種能夠降低特性之離散之磁性記憶裝置。
實施形態之磁性記憶裝置具備：第1磁性層，其具有可變之磁化方向；第2磁性層，其具有固定之磁化方向；及非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且上述第1磁性層包含多晶狀態之第1副磁性層及非晶狀態之第2副磁性層。
10:第1磁性層
11a:第1副磁性層
11b:第1副磁性層
11c:第1副磁性層
11d:第1副磁性層
11e1:第1副磁性層
11e2:第1副磁性層
12a:第2副磁性層
12b:第2副磁性層
12c:第2副磁性層
12d:第2副磁性層
12e:第2副磁性層
20:第2磁性層
21:第1副磁性層
22:第2副磁性層
30:非磁性層
40:第3磁性層
50:基底層
60:頂蓋層
圖1係模式性地表示實施形態之磁性記憶裝置中之磁阻效應元件之基本構成的剖視圖。
圖2係模式性地表示實施形態之磁性記憶裝置中之第1磁性層之第1構成例的剖視圖。
圖3係模式性地表示實施形態之磁性記憶裝置中之第1磁性層之第2構成例的剖視圖。
圖4係模式性地表示實施形態之磁性記憶裝置中之第1磁性層之第3構成例的剖視圖。
圖5係模式性地表示實施形態之磁性記憶裝置中之第1磁性層之第4構成例的剖視圖。
圖6係模式性地表示實施形態之磁性記憶裝置中之第1磁性層之第5構成例的剖視圖。
以下，參考圖式對實施形態進行說明。
圖1係模式性地表示實施形態之磁性記憶裝置中之磁阻效應元件之基本構成的剖視圖。再者，磁阻效應元件亦被稱為MTJ(magnetic tunnel junction，磁穿隧接面)元件。
圖1所示之磁阻效應元件係具有垂直磁化(perpendicular magnetization)之STT(spin transfer torque，自旋轉移力矩)型磁阻效應元件，包含第1磁性層10、第2磁性層20、由第1磁性層10與第2磁性層20夾著之非磁性層(nonmagnetic layer)30、第3磁性層40、基底層(under layer)50及頂蓋層60。
圖1所示之磁阻效應元件係自製作器件之基板側起依序積層(stack)有第1磁性層10、非磁性層30、第2磁性層20。將具有此種積層構成之磁阻效應元件稱為底部記憶層型磁阻效應元件。如下所述，如第1 磁性層10之磁化方向(magnetization direction)可變之磁性層係稱為記憶層(storage layer)，如第2磁性層20之具有固定之磁化方向之磁性層係稱為參考層(reference layer)。反之，具有自基板側起依序積層第2磁性層20、非磁性層30、第1磁性層10而成之構成之磁阻效應元件係稱為頂部記憶層型磁阻效應元件。本實施形態之磁阻效應元件並不限於圖1所示之底部記憶層型磁阻效應元件，亦能夠應用於頂部記憶層型磁阻效應元件。
第1磁性層10具有可變之磁化方向，作為磁阻效應元件之記憶層而發揮功能。所謂磁化方向可變係指相對於特定之寫入電流，磁化方向發生改變。第1磁性層10至少含有鐵(Fe)及硼(B)。第1磁性層10除含有鐵(Fe)及硼(B)以外，亦可進而含有鈷(Co)。關於該第1磁性層10，於下文將詳細說明。一般而言，第1磁性層由單層構成。
第2磁性層20具有固定之磁化方向，作為磁阻效應元件之參考層而發揮功能。所謂磁化方向固定係指相對於特定之寫入電流，磁化方向不變。第2磁性層20包含第1副磁性層21及第2副磁性層22。此處，第1副磁性層21係稱為界面(interface)參考層，第2副磁性層22係稱為副參考層。第1副磁性層21至少含有鐵(Fe)及硼(B)。第1副磁性層21除含有鐵(Fe)及硼(B)以外，亦可進而含有鈷(Co)。第2副磁性層22含有選自鈷(Co)、鉑(Pt)、鎳(Ni)及鈀(Pd)中之至少1種元素。
非磁性層30介置於第1磁性層21與第2磁性層22之間，作為磁阻效應元件之隧道勢壘層而發揮功能。非磁性層30含有鎂(Mg)及氧(O)。MgO膜具有NaCl結構作為結晶結構。又，為了獲得100%以上之隧道磁阻效應比(tunnel magnetoresistive ratio)，使用(001)配向((001)oriented)之MgO膜。此外，作為非磁性層30，亦使用含有鎂(Mg)、鋁 (Al)、氧(O)之MgAlO等。
第3磁性層40具有相對於第2磁性層20之磁化方向反平行(antiparallel)之固定之磁化方向。第3磁性層40係消除自第2磁性層20施加至第1磁性層10之磁場者，作為磁阻效應元件之位移消除層而發揮功能。第3磁性層40含有選自鈷(Co)、鉑(Pt)、鎳(Ni)及鈀(Pd)中之至少1種元素。
基底層50設於第1磁性層10之下。基底層50由氧化鎂、氮化鎂、氮化鋯、氮化鈮、氮化矽、氮化鋁、氮化鉿、氮化鉭、氮化鎢、氮化鉻、氮化鉬、氮化鈦、氮化釩等形成。
頂蓋層60設於第3磁性層40上。頂蓋層60由鉑、鎢、鉭、釕等形成。
於記憶層10之磁化方向相對於參考層20之磁化方向平行之情形時，磁阻效應元件為低電阻狀態，於記憶層10之磁化方向相對於參考層20之磁化方向反平行之情形時，磁阻效應元件為高電阻狀態。因此，可根據磁阻效應元件之電阻狀態(低電阻狀態及高電阻狀態)記憶二進制資料(binary data)(0或1)。又，二進制資料能夠根據寫入電流之方向進行設定。
再者，於圖1所示之例中，第1磁性層10、第2磁性層20及非磁性層30之積層結構(stacked structure)係自下層側起以第1磁性層10、非磁性層30及第2磁性層20之順序積層而成之結構。再者，反之，於自下層側起以第2磁性層20、非磁性層30及第1磁性層10之順序積層而成之結構之情形時，亦能夠應用於下述實施形態。
圖2係模式性地表示圖1所示之第1磁性層(記憶層)10之第1 構成例的剖視圖。
如以下所述，於所有實施形態中，第1磁性層10包含結晶學(crystallography)上非均質之第1副磁性層11(11a、11b、11c、11d、11e1、11e2)及結晶學上均質且連續之第2副磁性層12(12a、12b、12c、12d、12e)。即，藉由積層非均質層與均質層之效果，可獲得所需之特性。
本構成例之第1磁性層10包含多晶狀態之第1副磁性層11a及非晶狀態之第2副磁性層12a。進一步而言，本構成例之第1磁性層10包括含有非均質多晶之第1副磁性層11a、及均質之非晶狀態之第2副磁性層12a。第1副磁性層11a設於非磁性層30側，第2副磁性層12a設於基底層50側。即，第1副磁性層11a設於非磁性層30與第2副磁性層12a之間。第1副磁性層11a之厚度可小於第2副磁性層12a之厚度。此處，多晶之第1副磁性層11a及非晶狀態之第2副磁性層12a之膜厚係定義為各自之相(phase)狀態之平均膜厚。即，可於多晶之第1副磁性層11a中存在非晶部，亦可於非晶狀態之第2副磁性層12a中存在結晶相。為了使MR比最大化，第1副磁性層11a較佳為50%以上結晶化，更佳為80%以上結晶化。然而，非晶層需要連續存在。
上述第1磁性層10可藉由在基底層50上藉由濺鍍而形成第1磁性層10用之CoFeB層後，於特定之退火條件(退火溫度、退火時間等)下進行退火而形成。
藉由使用具有上述構成之第1磁性層10，可獲得降低了寫入電流之離散等之磁性記憶裝置。其結果，能夠降低寫入錯誤率(WER)。以下將加以說明。
製作於325℃下進行退火而得之試樣作為本實施形態之試 樣，製作於475℃下進行退火而得之試樣作為比較例之試樣。於比較例之試樣中，第1磁性層10整體成為多晶狀態。
嘗試對比本實施形態之試樣與比較例之試樣後，確認到本實施形態之試樣之寫入電流之離散更少。又，關於元件電阻、MR比(MR ratio)、保磁力(coercive force)Hc及熱穩定性能量(thermal stability energy)△E，亦確認到本實施形態之試樣相較於比較例之試樣離散少。
為了獲得具有高MR比等之優異磁阻效應元件，較佳為第1磁性層10及第2磁性層20具有結晶狀態。於本構成例中，由於第1磁性層10之第1副磁性層11a係多晶狀態，故為了獲得高MR比，第1副磁性層11a有效。然而，於多晶狀態之第1磁性層10中，晶粒界(crystal grain boundary)處易產生阱。因此，有因此種阱而導致產生特性之離散之虞。另一方面，於非晶狀態之第2副磁性層12a中，不會於晶粒界產生阱。因此，為了降低特性之離散(寫入電流等之離散)，第2副磁性層12a有效。於本構成例中，由於第1磁性層10包含多晶狀態之第1副磁性層11a及非晶狀態之第2副磁性層12a，故可獲得具有MR比等良好之特性且降低了特性之離散(寫入電流等之離散)之磁阻效應元件。
多晶狀態之第1副磁性層11a及非晶狀態之第2副磁性層12a雖具有積層結構，但由於交界區域存在凹凸，故並不會形成清晰之界面(interface)。此處，非晶狀態之第2副磁性層12a定義為結晶粒徑未達1nm。第1副磁性層11a係多晶，結晶粒徑為3~10nm。該等結晶狀態可根據穿透式電子顯微鏡(transmission electron microscope)觀察到之剖面部之明場像(bright-field image)及暗場像(dark-field image)、或藉由使用該試樣而得之奈米EDX(energy dispersive X-ray spectrometer，能量色散X 射線光譜儀)或XAFS(X-ray absorption fine structure，X射線吸收精細結構)而獲得之徑向分佈函數(radial distribution function)進行判別。此處，所謂「結晶粒徑」係使用各個結晶粒徑之平均值。
又，多晶之第1副磁性層11a之結晶粒徑多數情形時與非磁性層30之結晶粒徑相等。尤其是於使用MgO(001)層或MgAlO(001)層之隧道勢壘層之情形時，第1副磁性層11a係自隧道勢壘層側結晶化而獲得者，因此第1副磁性層11a之結晶粒徑與隧道勢壘層之結晶粒徑相等。
又，為了降低特性之離散(寫入電流等之離散)，抑制磁壁移動型磁化反轉(domain wall motion type magnetization reversal)中之磁化反轉離散亦屬重要。因此，較佳為磁壁寬度較寬(有效垂直磁各向異性(effective perpendicular magnetization anisotropy)較小)。於本構成例中，非晶狀態之第2副磁性層12a具有較寬之磁壁寬度，因此能夠藉由第2副磁性層12a降低特性之離散。
關於第1副磁性層11a及第2副磁性層12a之膜厚之平衡，為了獲得較大之MR比，只要多晶之第1副磁性層11a存在1原子層以上即可。即，只要有0.3nm以上之結晶層(第1副磁性層11a)即可，若為0.5nm以上之結晶層則更佳。此處，由於第1副磁性層11a與第2副磁性層12a之界面非常不清晰，故此處將各層之平均膜厚定義為膜厚。因此，第1副磁性層11a並不限於整體結晶化，亦可不連續地存在結晶相。即，亦可於第1副磁性層11a中局部地存在非晶部。然而，由於非晶層對均質性之維持及磁壁之平滑移動發揮重要作用，故非晶狀態之第2副磁性層12a需要連續地存在。即，此處作為均質層之第2副磁性層12a需要具有連續性。又，於第1副磁性層11a及第2副磁性層12a係由CoFeB形成之情形時，第2副磁性層 12a中之B組成比率(composition ratio)(atomic%)多數情形時大於第1副磁性層11a之B組成比率(atomic%)。
圖3係模式性地表示圖1所示之第1磁性層(記憶層)10之第2構成例的剖視圖。再者，由於基本事項與第1構成例相同，故省略於第1構成例中已說明過之事項之說明。
本構成例之第1磁性層10包含多晶狀態之第1副磁性層11b及單晶狀態之第2副磁性層12b。第1副磁性層11b設於非磁性層30側，第2副磁性層12b設於基底層50側。第1副磁性層11b之厚度亦可薄於第2副磁性層12b之厚度。
於本構成例中，由於第2副磁性層12b係單晶狀態，故於第2副磁性層12b中，不會於晶粒界產生阱。因此，根據與第1構成例中所述之理由同樣之理由，為了降低特性之離散，第2副磁性層12b有效。又，於本構成例中，由於第2副磁性層12b具有較寬之磁壁寬度，故根據與第1構成例中所述之理由同樣之理由，能夠藉由第2副磁性層12b降低特性之離散。
根據以上所述，於本構成例中，亦能與第1構成例同樣地，獲得具有MR比等良好之特性且降低了特性之離散(寫入電流等之離散)的磁阻效應元件。
圖4係模式性地表示圖1所示之第1磁性層(記憶層)10之第3構成例的剖視圖。再者，由於基本事項與第1構成例相同，故省略於第1構成例中已說明過之事項之說明。
本構成例之第1磁性層10包含多晶狀態之第1副磁性層11c及多晶狀態之第2副磁性層12c。第2副磁性層12c所包含之多晶之平均粒 徑小於第1副磁性層11c所包含之多晶之平均粒徑。第1副磁性層11c設於非磁性層30側，第2副磁性層12c設於基底層50側。第1副磁性層11c之厚度亦可薄於第2副磁性層12c之厚度。較佳為第1副磁性層11c之結晶粒徑未達2nm，第2副磁性層12c之結晶粒徑為2nm以上。其原因在於：於利用TEM觀察磁化反轉特性離散較大之磁阻效應元件之情形時，記憶層由3nm以上之結晶粒構成。
一般而言，若晶粒形狀變大，則晶粒界之傾角(inclination)會變大。即，易形成大傾角晶界。於晶粒界附近，成為交換耦合能量(exchange coupling energy)之基礎之交換剛度常數(exchange stiffness constant)變小。因此，晶界能量變小且磁壁穩定化，故磁壁產生阱之機率增大。於本構成例中，由於第2副磁性層12c所包含之多晶之平均粒徑較小，故形成小傾角之晶粒界(小傾角晶界)。於此情形時，晶粒界附近之交換剛度常數之降低受到抑制，晶粒界與晶粒內之交換剛度常數之變化變小。其結果，可減小第2副磁性層12c之晶粒界處產生阱之機率。因此，根據與第1構成例中所述之理由同樣之理由，為了降低特性之離散，第2副磁性層12c有效。又，於本構成例中，第2副磁性層12c亦具有較寬之磁壁寬度，根據與第1構成例中所述之理由同樣之理由，能夠藉由第2副磁性層12c降低磁化反轉特性之離散。
根據以上所述，於本構成例中，亦能與第1構成例同樣地，獲得具有MR比等良好之特性且降低了特性之離散(寫入電流等之離散)的磁阻效應元件。
圖5係模式性地表示圖1所示之第1磁性層(記憶層)10之第4構成例的剖視圖。再者，由於基本事項與第1構成例相同，故省略於第1構 成例中已說明過之事項之說明。
本構成例之第1磁性層10包含結晶狀態(例如多晶狀態)之第1副磁性層11d及結晶狀態(例如多晶狀態)之第2副磁性層12d。第2副磁性層12d具有較第1副磁性層11d低之結晶配向性(crystal orientation)。第1副磁性層11d設於非磁性層30側，第2副磁性層12d設於基底層50側。第1副磁性層11d之厚度亦可薄於第2副磁性層12d之厚度。於第1副磁性層11d及第2副磁性層12d係CoFeB之情形時，結晶化之CoFeB為BCC(body-centered cubic，體心立方晶體)結構，進行(001)配向。因此，可藉由XRD(X-ray diffraction，X射線繞射)解析，根據(001)峰之搖擺曲線之半值寬(half-width)基於結晶配向之大小關係判斷上述低結晶配向性及高結晶配向性。
又，於多晶薄膜之情形時，結晶配向性與結晶粒徑有相關關係，多數情形時有結晶粒徑較大之薄膜之結晶配向性較低、結晶粒徑較小之薄膜之結晶配向性較高之傾向。於此情形時，圖4所示之例與圖5所示之例具有相關關係，同時滿足條件。
於本構成例中，第2副磁性層12d具有較低之結晶配向性。因此，可擴大第2副磁性層12d之磁壁寬度(減小有效垂直磁各向異性)。因此，利用與第1構成例中所述之理由相同之均質層與非均質層之積層效果，能夠藉由第2副磁性層12d降低特性之離散。
根據以上所述，於本構成例中，亦能與第1構成例同樣地，獲得具有MR比等良好之特性且降低了特性之離散(寫入電流等之離散)的磁阻效應元件。
再者，於上述第1~第4構成例中，第1副磁性層11(11a、 11b、11c、11d)設於非磁性層30側，第2副磁性層12(12a、12b、12c、12d)設於基底層50側，反之，亦可將第1副磁性層11(11a、11b、11c、11d)設於基底層50側，將第2副磁性層12(12a、12b、12c、12d)設於非磁性層30側。
圖6係模式性地表示圖1所示之第1磁性層(記憶層)10之第5構成例的剖視圖。再者，由於基本事項與第1構成例相同，故省略於第1構成例中已說明過之事項之說明。
於本構成例中，於第2副磁性層12e之兩側設有第1副磁性層11e1及11e2。對於第1副磁性層11e1及11e2，可使用與第1~第4構成例中所示之第1副磁性層11a、11b、11c或11d相同之磁性層。對於第2副磁性層12e，可使用與第1~第4構成例中所示之第2副磁性層12a、12b、12c或12d相同之磁性層。第2副磁性層12c之厚度與第1副磁性層11e1及11e2之總厚度相等或較之更厚。
本構成例亦具有與第1~第4構成例中所述之構成相同之構成，因此能夠獲得與第1~第4構成例中所述之效果相同之效果。
於上述所有實施形態中，第1磁性層10包含結晶學上非均質之第1副磁性層11(11a、11b、11c、11d、11e1、11e2)、及結晶學上均質且連續之第2副磁性層12(12a、12b、12c、12d、12e)。即，藉由積層非均質層與均質層之效果，能夠獲得所需之特性。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且可在不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案]
本申請案享有以日本專利申請案2018-168867號(申請日：2018年9月10日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
10     第1磁性層 20     第2磁性層 21     第1副磁性層 22     第2副磁性層 30     非磁性層 40     第3磁性層 50     基底層 60     頂蓋層

Claims (16)

  1. 一種磁性記憶裝置，其具備： 第1磁性層，其具有可變之磁化方向； 第2磁性層，其具有固定之磁化方向；及 非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且 上述第1磁性層包含多晶狀態之第1副磁性層及非晶狀態之第2副磁性層。
  2. 如請求項1之磁性記憶裝置，其中上述第1副磁性層設於上述非磁性層與上述第2副磁性層之間。
  3. 如請求項1之磁性記憶裝置，其中上述第2副磁性層薄於上述第1副磁性層。
  4. 如請求項1之磁性記憶裝置，其中上述第1磁性層至少含有鐵(Fe)及硼(B)。
  5. 一種磁性記憶裝置，其具備： 第1磁性層，其具有可變之磁化方向； 第2磁性層，其具有固定之磁化方向；及 非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且 上述第1磁性層包含多晶狀態之第1副磁性層及單晶狀態之第2副磁性層。
  6. 如請求項5之磁性記憶裝置，其中上述第1副磁性層設於上述非磁性層與上述第2副磁性層之間。
  7. 如請求項5之磁性記憶裝置，其中上述第2副磁性層薄於上述第1副磁性層。
  8. 如請求項5之磁性記憶裝置，其中上述第1磁性層至少含有鐵(Fe)及硼(B)。
  9. 一種磁性記憶裝置，其具備： 第1磁性層，其具有可變之磁化方向； 第2磁性層，其具有固定之磁化方向；及 非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且 上述第1磁性層包含多晶狀態之第1副磁性層及多晶狀態之第2副磁性層， 上述第2副磁性層所包含之多晶之平均粒徑小於上述第1副磁性層所包含之多晶之平均粒徑。
  10. 如請求項9之磁性記憶裝置，其中上述第1副磁性層設於上述非磁性層與上述第2副磁性層之間。
  11. 如請求項9之磁性記憶裝置，其中上述第2副磁性層薄於上述第1副磁性層。
  12. 如請求項9之磁性記憶裝置，其中上述第1磁性層至少含有鐵(Fe)及硼(B)。
  13. 一種磁性記憶裝置，其具備： 第1磁性層，其具有可變之磁化方向； 第2磁性層，其具有固定之磁化方向；及 非磁性層，其設於上述第1磁性層與上述第2磁性層之間；且 上述第1磁性層包含結晶狀態之第1副磁性層及結晶狀態之第2副磁性層， 上述第2副磁性層具有較上述第1副磁性層低之結晶配向性。
  14. 如請求項13之磁性記憶裝置，其中上述第1副磁性層設於上述非磁性層與上述第2副磁性層之間。
  15. 如請求項13之磁性記憶裝置，其中上述第2副磁性層薄於上述第1副磁性層。
  16. 如請求項13之磁性記憶裝置，其中上述第1磁性層至少含有鐵(Fe)及硼(B)。
TW108101778A 2018-09-10 2019-01-17 磁性記憶裝置 TWI695481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018168867A JP2020043202A (ja) 2018-09-10 2018-09-10 磁気記憶装置
JP2018-168867 2018-09-10

Publications (2)

Publication Number Publication Date
TW202011569A TW202011569A (zh) 2020-03-16
TWI695481B true TWI695481B (zh) 2020-06-01

Family

ID=69719695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101778A TWI695481B (zh) 2018-09-10 2019-01-17 磁性記憶裝置

Country Status (4)

Country Link
US (1) US11018187B2 (zh)
JP (1) JP2020043202A (zh)
CN (1) CN110890396B (zh)
TW (1) TWI695481B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161180A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
CN113793896A (zh) * 2020-05-26 2021-12-14 Tdk株式会社 磁畴壁移动元件及磁存储阵列
JP2022050080A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
JP2022051178A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100316890A1 (en) * 2007-10-26 2010-12-16 Canon Anelva Corporation Magnetic tunnel junction device with magnetic free layer having sandwich structure
US8513752B2 (en) * 2009-07-13 2013-08-20 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
TWI578586B (zh) * 2013-07-03 2017-04-11 三星電子股份有限公司 具有接面磁性層與緩衝層之磁性記憶體元件
TWI628653B (zh) * 2013-08-02 2018-07-01 三星電子股份有限公司 具有垂直磁性穿隧接面的磁性記憶體元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203702A (ja) 2004-01-19 2005-07-28 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
JP2006294106A (ja) * 2005-04-08 2006-10-26 Hitachi Global Storage Technologies Netherlands Bv 磁気記録媒体
US20070047140A1 (en) * 2005-08-29 2007-03-01 Tabakovic Ibro M Electroplated multiple layer soft magnetic materials with high magnetic moment
JP2007250094A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
JP5123365B2 (ja) * 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8786036B2 (en) * 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
JP5214765B2 (ja) 2011-03-25 2013-06-19 株式会社東芝 磁気抵抗素子および磁気メモリ
US20140284733A1 (en) * 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9178137B2 (en) * 2013-03-22 2015-11-03 Youngmin EEH Magnetoresistive element and magnetic memory
US9947862B2 (en) * 2016-03-14 2018-04-17 Toshiba Memory Corporation Magnetoresistive memory device
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
TWI688001B (zh) * 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
US10734143B2 (en) * 2017-03-30 2020-08-04 Tdk Corporation R-T-B based sintered magnet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100316890A1 (en) * 2007-10-26 2010-12-16 Canon Anelva Corporation Magnetic tunnel junction device with magnetic free layer having sandwich structure
US8513752B2 (en) * 2009-07-13 2013-08-20 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
TWI578586B (zh) * 2013-07-03 2017-04-11 三星電子股份有限公司 具有接面磁性層與緩衝層之磁性記憶體元件
TWI628653B (zh) * 2013-08-02 2018-07-01 三星電子股份有限公司 具有垂直磁性穿隧接面的磁性記憶體元件

Also Published As

Publication number Publication date
CN110890396B (zh) 2023-10-31
CN110890396A (zh) 2020-03-17
TW202011569A (zh) 2020-03-16
US11018187B2 (en) 2021-05-25
JP2020043202A (ja) 2020-03-19
US20200083291A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
TWI695481B (zh) 磁性記憶裝置
US10643681B2 (en) Memory device
US9543506B2 (en) Magnetic random access memory with tri-layer reference layer
US10340445B2 (en) PSTTM device with bottom electrode interface material
JP5232206B2 (ja) 磁気抵抗素子及び磁気ランダムアクセスメモリ
US9647202B2 (en) Magnetic random access memory with perpendicular enhancement layer
US20180006213A1 (en) Memory device
CN107534081B (zh) 存储器件
KR20190087943A (ko) 메모리 소자
WO2020173026A1 (zh) 一种磁性随机存储器存储单元及磁性随机存储器
US20220238799A1 (en) Magnetoresistive element having a composite recording structure
US12082508B2 (en) Memory device containing magnetic tunnel junction
US10516097B2 (en) Memory device
US10586919B2 (en) Memory device
WO2016186178A1 (ja) ノンコリニア磁気抵抗素子
US20220302205A1 (en) Magnetic memory device
CN112864306A (zh) 具对称双势垒层的磁性隧道结结构及磁性随机存储器
JP2018133422A (ja) 磁気抵抗素子
CN112635649A (zh) 磁性隧道结结构及磁性随机存储器
CN112310271B (zh) 磁性随机存储器的磁性隧道结结构
CN112652707B (zh) 磁性隧道结结构及其磁性随机存储器
JP2008135503A (ja) 磁気抵抗素子
CN112652704A (zh) 具有超薄合成反铁磁层的磁性隧道结单元
CN112652705A (zh) 磁性隧道结结构及其磁性随机存储器
CN112635650A (zh) 磁性隧道结结构及其磁性存储器