CN107404800B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN107404800B
CN107404800B CN201710351981.8A CN201710351981A CN107404800B CN 107404800 B CN107404800 B CN 107404800B CN 201710351981 A CN201710351981 A CN 201710351981A CN 107404800 B CN107404800 B CN 107404800B
Authority
CN
China
Prior art keywords
insulating layer
support substrate
ground layer
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710351981.8A
Other languages
English (en)
Other versions
CN107404800A (zh
Inventor
山内大辅
田边浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN107404800A publication Critical patent/CN107404800A/zh
Application granted granted Critical
Publication of CN107404800B publication Critical patent/CN107404800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种配线电路基板及其制造方法。在支承基板上形成有第1绝缘层。第1绝缘层包括第1部分和第2部分。第2部分具有比第1部分的厚度小的厚度。在第1绝缘层的第2部分上形成有具有比支承基板的导电率高的导电率的接地层。接地层与支承基板电连接。以覆盖接地层的方式在第1绝缘层上形成有第2绝缘层。以与第1绝缘层的第1部分和第2部分重叠的方式在第2绝缘层上形成有写入用配线图案。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
以往以来，各种电气设备或电子设备使用配线电路基板。在日本特开2010-3893号公报中记载有硬盘驱动装置的致动器所使用的悬挂基板作为配线电路基板。
在日本特开2010-3893号公报的配线电路基板中，在悬挂主体部上形成有第1绝缘层。在第1绝缘层上隔开间隔地平行形成有第1配线图案和第2配线图案。在第1绝缘层上的位于第1配线图案和第2配线图案的两侧的区域形成有第2绝缘层。在第2绝缘层上的靠第2配线图案侧的区域形成有第3配线图案，在第2绝缘层上的靠第1配线图案侧的区域形成有第4配线图案。
通过第1配线图案和第3配线图案在预定部位彼此连接，构成第1写入用配线图案。通过第2配线图案和第4配线图案在预定部位彼此连接，构成第2写入用配线图案。第1写入用配线图案和第2写入用配线图案构成一对信号线路对。
在日本特开2010-3893号公报的配线电路基板中，第1配线图案和第2配线图案形成于比第3配线图案和第4配线图案低的位置。因而，与第1配线图案～第4配线图案形成于同一平面上的情况相比，第1配线图案～第4配线图案间的距离变长。因此，第1配线图案～第4配线图案间的邻近效应降低。由此，在第1配线图案～第4配线图案中传输的电信号的损失被降低。
发明内容
然而，近年来，电气设备或电子设备所使用的电信号的高频化不断发展。因此，配线电路基板追求高频带中的电信号的传输损失被进一步降低。
本发明提供一种高频带中的电信号的损失被降低了的配线电路基板及其制造方法。
(1)根据本发明的一技术方案的配线电路基板具备：支承基板，其由导电性材料形成；第1绝缘层，其形成于支承基板上，包括具有第1厚度的第1部分和具有比第1厚度小的第2厚度的第2部分；接地层，其以与支承基板电连接的方式形成于第1绝缘层的第2部分，具有比支承基板的导电率高的导电率；第2绝缘层，其以覆盖接地层的方式形成于第1绝缘层上；以及上部配线图案，其以与第1绝缘层的第1部分和第2部分重叠的方式形成于第2绝缘层上。
在该配线电路基板中，在支承基板上形成有包括第1部分和第2部分的第1绝缘层。在第1绝缘层的第2部分上形成有接地层。另外，以覆盖接地层的方式在第1绝缘层上形成有第2绝缘层。而且，以与第1绝缘层的第1部分和第2部分重叠的方式在第2绝缘层上形成有上部配线图案。在该情况下，能够使电信号在上部配线图案传输。
在具有高频带的电信号在上部配线图案传输的情况下，从上部配线图案产生电磁波。若该电磁波向支承基板或接地层入射，则在支承基板或接地层产生涡电流，上部配线图案和支承基板或接地层电磁耦合。在上部配线图案中传输的电信号产生与在支承基板或接地层产生的涡电流的大小相应的损失。涡电流越大，电信号的损失越大，涡电流越小，电信号的损失越小。
某一导体的导电率越低，由于对该导体施加电磁波而在该导体产生的涡电流越大，该导体的导电率越高，由于对该导体施加电磁波而在该导体产生的涡电流越小。接地层具有比支承基板的导电率高的导电率。因而，由于电磁波而在接地层产生的涡电流比由于电磁波而在支承基板产生的涡电流小。
根据上述的结构，接地层位于上部配线图案的至少一部分与支承基板之间，因此，从上部配线图案朝向支承基板放射的电磁波的至少一部分向接地层入射，未到达支承基板。
另外，在具有高频带的电信号在上部配线图案传输的情况下，在上部配线图案中传输的电信号产生与上部配线图案的线路长度相应的损失。上部配线图案的线路长度越大，电信号的损失越大，上部配线图案的线路长度越小，电信号的损失越小。在本发明的配线电路基板中，在第1绝缘层的第2部分上形成有接地层。在该情况下，能够在支承基板、第1绝缘层和第2绝缘层的层叠方向上缩小第1绝缘层的第1部分的上表面的位置与接地层的上表面的位置之间的差。由此，在形成于第1绝缘层的第1部分上和接地层上的第2绝缘层的上表面几乎没有形成因接地层的有无引起的高度差。因此，能够在第2绝缘层上将上部配线图案形成为直线状。因而，能够抑制上部配线图案的线路长度变长。
其结果，在高频带中在上部配线图案传输的电信号的损失被降低。
(2)也可以是，上部配线图案沿着第1方向延伸，第1绝缘层具有多个第1部分，并且具有多个第2部分，多个第1部分和多个第2部分沿着第1方向交替地排列。
在该情况下，上部配线图案与沿着第1方向间隔地排列的多个接地层的部分重叠。由此，能够使上部配线图案的特性阻抗的均匀性提高。
(3)也可以是，在支承基板形成有与第1绝缘层的第1部分重叠的第1开口部，在接地层形成有与第1开口部重叠的第2开口部。
上部配线图案的特性阻抗的值根据上部配线图案与支承基板和接地层重叠的部分的面积来确定。根据上述的结构，在支承基板和接地层形成有第1开口部和第2开口部。因而，通过对第1开口部和第2开口部的大小和数量进行调整，能够容易地对上部配线图案的特性阻抗的值进行调整。
(4)根据本发明的另一技术方案的配线电路基板具备：支承基板，其由导电性材料形成；接地层，其形成于支承基板上的第1区域，并且具有比支承基板的导电率高的导电率；第1绝缘层，其形成支承基板上的与第1区域不同的第2区域；第2绝缘层，其形成于接地层和第1绝缘层上；上部配线图案，其以与支承基板的第1区域和第2区域重叠的方式形成于第2绝缘层上。
在该配线电路基板中，在支承基板的第1区域上形成有接地层，在支承基板的第2区域上形成有第1绝缘层。另外，在接地层上和第1绝缘层上形成有第2绝缘层。而且，以与第1绝缘层的第1区域和第2区域重叠的方式在第2绝缘层上形成有上部配线图案。在该情况下，能够使电信号在上部配线图案传输。
根据上述的结构，接地层位于上部配线图案的至少一部分与支承基板之间，因此，从上部配线图案朝向支承基板放射的电磁波的至少一部分向接地层入射，未到达支承基板。
另外，在具有高频带的电信号在上部配线图案传输的情况下，在上部配线图案传输的电信号产生与上部配线图案的线路长度相应的损失。上部配线图案的线路长度越大，电信号的损失越大，上部配线图案的线路长度越小，电信号的损失越小。在本发明的配线电路基板中，在支承基板的第1区域上形成有接地层，在第2区域上形成有第1绝缘层。由此，能够在支承基板、第1绝缘层和第2绝缘层的层叠方向上缩小接地层的上表面的位置与第1绝缘层的上表面的位置之间的差。由此，在形成于接地层和第1绝缘层上的第2绝缘层的上表面几乎没有形成因接地层的有无引起的高度差。因此，能够在第2绝缘层上将上部配线图案形成为直线状。因而，能够抑制上部配线图案的线路长度变长。
其结果，在高频带中在上部配线图案传输的电信号的损失被降低。
(5)也可以是，上部配线图案沿着第1方向延伸，支承基板具有多个第1区域，并且具有多个第2区域，多个第1区域和多个第2区域沿着第1方向交替地排列。
在该情况下，上部配线图案与沿着第1方向间隔地排列的多个接地层的部分重叠。由此，能够使上部配线图案的特性阻抗的均匀性提高。
(6)也可以是，在支承基板的第1区域的至少一部分形成有第1开口部，在接地层形成有与第1开口部重叠的第2开口部。
上部配线图案的特性阻抗的值根据上部配线图案与支承基板和接地层重叠的部分的面积来确定。根据上述的结构，在支承基板和接地层形成有第1开口部和第2开口部。因而，通过对第1开口部和第2开口部的大小和数量进行调整，能够容易地对上部配线图案的特性阻抗的值进行调整。
(7)也可以是，配线电路基板还具备在第1绝缘层上形成的下部配线图案，第2绝缘层以覆盖下部配线图案的方式形成于第1绝缘层上。在该情况下，能够使电信号分别在下部配线图案和上部配线图案传输。
(8)也可以是，支承基板含有不锈钢，接地层含有铜。
在该情况下，能够利用不锈钢确保为了支承上部配线图案所需要的支承基板的充分的刚性。另外，在不锈钢的表面形成有不动态覆膜。由此，由腐蚀导致的支承基板的劣化受到抑制。铜与不锈钢相比，具有较高的导电率。由此，能够减小由于电磁波而在接地层产生的涡电流。
(9)也可以是，配线电路基板还具有以覆盖上部配线图案的方式在第2绝缘层上形成的第3绝缘层。在该情况下，上部配线图案被第3绝缘层保护。
(10)根据本发明的又一技术方案的配线电路基板的制造方法包括如下步骤：在由导电性材料形成的支承基板上形成包括具有第1厚度的第1部分和具有比第1厚度小的第2厚度的第2部分的第1绝缘层的步骤；以与支承基板电连接的方式在第1绝缘层的第2部分形成具有比支承基板的导电率高的导电率的接地层的步骤；以覆盖接地层的方式在第1绝缘层上形成第2绝缘层的步骤；以与第1绝缘层的第1部分和第2部分重叠的方式在第2绝缘层上形成上部配线图案的步骤。
在由该制造方法获得的配线电路基板中，接地层位于上部配线图案的至少一部分与支承基板之间，因此，从上部配线图案朝向支承基板放射的电磁波的大部分没有到达支承基板而被接地层阻断。另外，上部配线图案的线路长度越小，在上部配线图案传输的电信号的损失越小。根据上述的结构，能够缩小层叠方向上的第1绝缘层的上表面的位置与接地层的上表面的位置之间的差。由此，在第2绝缘层的上表面几乎没有形成因接地层的有无引起的高度差。因而，能够将上部配线图案形成为直线状，因此，能够抑制上部配线图案的线路长度变长。其结果，在高频带中在上部配线图案传输的电信号的损失被降低。
(11)根据本发明的又一技术方案的配线电路基板的制造方法包括如下步骤：在由导电性材料形成的支承基板上的第1区域形成具有比支承基板的导电率高的导电率的接地层；在支承基板上的与第1区域不同的第2区域形成第1绝缘层的步骤；在接地层和第1绝缘层上形成第2绝缘层的步骤；以与支承基板的第1区域和第2区域重叠的方式在第2绝缘层上形成上部配线图案的步骤。
在由该制造方法获得的配线电路基板中，接地层位于上部配线图案的至少一部分与支承基板之间，因此，从上部配线图案朝向支承基板放射的电磁波的大部分没有到达支承基板而被接地层阻断。另外，上部配线图案的线路长度越小，在上部配线图案传输的电信号的损失越小。根据上述的结构，能够缩小层叠方向上的第1绝缘层的上表面的位置与接地层的上表面的位置之间的差。由此，在第2绝缘层的上表面几乎没有形成因接地层的有无引起的高度差。因而，能够将上部配线图案形成为直线状，因此，能够抑制上部配线图案的线路长度变长。其结果，在高频带中在上部配线图案传输的电信号的损失被降低。
附图说明
图1是第1实施方式的悬挂基板的俯视图。
图2的(a)是图1的悬挂基板中的由单点划线包围的部分的放大俯视图。
图2的(b)是图2的(a)的A1-A1线剖视图。
图2的(c)是图2的(a)的B1-B1线剖视图。
图3的(a)是图2的(a)的C1-C1线剖视图。
图3的(b)是图2的(a)的D1-D1线剖视图。
图4的(a)是参考形态的悬挂基板的局部放大俯视图。
图4的(b)是图4的(a)的A0-A0线剖视图。
图4的(c)是图4的(a)的B0-B0线剖视图。
图5的(a)是图4的(a)的C0-C0线剖视图。
图5的(b)是图4的(a)的D0-D0线剖视图。
图6的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图7的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图8的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图9的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图10的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图11的(a)和(b)是表示图1的悬挂基板的制造方法的示意的工序剖视图。
图12的(a)是第2实施方式的悬挂基板的局部放大俯视图。
图12的(b)是图12的(a)的A2-A2线剖视图。
图12的(c)是图12的(a)的B2-B2线剖视图。
图13的(a)是图12的(a)的C2-C2线剖视图。
图13的(b)是图12的(a)的D2-D2线剖视图。
图14的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图15的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图16的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图17的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图18的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图19的(a)和(b)是表示第2实施方式的悬挂基板的制造方法的示意的工序剖视图。
图20的(a)是第3实施方式的悬挂基板的局部放大俯视图。
图20的(b)是图20的(a)的A3-A3线剖视图。
图20的(c)是图20的(a)的B3-B3线剖视图。
图21的(a)是图20的(a)的C3-C3线剖视图。
图21的(b)是图20的(a)的D3-D3线剖视图。
图22的(a)是实施例的悬挂基板的俯视图。
图22的(b)是图22的(a)的E1-E1线剖视图。
图23的(a)是图22的(a)的F1-F1线剖视图。
图23的(b)是图22的(a)的G1-G1线剖视图。
图24的(a)是比较例的悬挂基板的俯视图。
图24的(b)是图24的(a)的E0-E0线剖视图。
图25的(a)是图24的(a)的F0-F0线剖视图。
图25的(b)是图24的(a)的G0-G0线剖视图。
图26是表示实施例和比较例的悬挂基板的模拟结果的图。
具体实施方式
以下，参照附图对本发明的一实施方式的配线电路基板及其制造方法进行说明。对硬盘驱动装置的致动器所使用的带电路的悬挂基板(以下简写成悬挂基板)作为本发明的一实施方式的配线电路基板来进行说明。
[1]第1实施方式
(1)悬挂基板的构造
图1是第1实施方式的悬挂基板的俯视图。在图1中，将箭头所朝向的方向称为前方，将该前方的相反方向称为后方。如图1所示，悬挂基板1具备例如由不锈钢形成的支承基板10作为悬挂主体部。在图1中，支承基板10沿着大致前后方向延伸。
悬挂基板1由纵长状的支承板90支承。如图1中以虚线所示那样，在悬挂基板1形成有写入用配线图案W1、W2、读取用配线图案R1、R2和电源用配线图案P1、P2。写入用配线图案W1、W2和读取用配线图案R1、R2是用于使具有高频带的电信号传输的高频线路。电源用配线图案P1、P2是用于使具有比在写入用配线图案W1、W2和读取用配线图案R1、R2传输的电信号低的频带的电信号传输的低频线路。
在支承基板10的顶端部，通过形成U字状的开口部11，设置有磁头搭载部(以下称为舌部。)12。舌部12以相对于支承基板10呈预定的角度的方式在单点划线R的部位被弯折加工。
在支承基板10的一端部处的舌部12的上表面形成有4个连接端子21、22、23、24。另外，在支承基板10延伸的方向(前后方向)上的支承基板10的中央部附近的两侧部分别形成有两个连接端子25、26。在舌部12的上表面安装有具有磁头的磁头滑橇(未图示)。舌部12的连接端子21～24与磁头滑橇的磁头的端子连接。
在支承基板10的另一端部的上表面形成有6个连接端子31、32、33、34、35、36。前置放大器等电子电路与连接端子31～34连接。随后叙述的压电元件95、96用的电源电路与连接端子35、36连接。连接端子21～26和连接端子31～36分别由写入用配线图案W1、W2、读取用配线图案R1、R2和电源用配线图案P1、P2电连接。另外，在支承基板10的中央部形成有多个孔部H。
支承板90具有前端区域91、后端区域92和中央区域93。后端区域92具有矩形形状。前端区域91具有梯形形状，其宽度从后方朝向前方逐渐减少。中央区域93具有沿着前后方向延伸的矩形形状，配置于前端区域91与后端区域92之间。在悬挂基板1支承到支承板90的上表面的状态下，包括连接端子31～36的悬挂基板1的端部从后端区域92向后方突出。
在中央区域93的一部分设置有压电元件安装区域94。压电元件安装区域94与悬挂基板1的连接端子25、26重叠。压电元件安装区域94的两侧部以向外方弯曲的方式突出。另外，在压电元件安装区域94形成有沿着宽度方向(与前后方向正交的方向)延伸的贯通孔94h。根据该结构，支承板90的压电元件安装区域94的部分沿着前后方向具有伸缩性。
以跨贯通孔94h的方式在压电元件安装区域94的下表面安装压电元件95、96。压电元件95、96分别位于悬挂基板1的两侧方。压电元件95、96经由贯通孔94h与悬挂基板1的连接端子25、26分别连接。
电压借助连接端子25、35和电源用配线图案P1施加于压电元件95，电压借助连接端子26、36和电源用配线图案P2施加于压电元件96。由此，随着压电元件95、96的伸缩，支承板90沿着前后方向伸缩。通过对施加于压电元件95、96的电压进行控制，能进行悬挂基板1上的磁头滑橇的磁头的微小的对位。
支承到支承板90的悬挂基板1设置于硬盘装置。在信息写入磁盘时，电流向一对写入用配线图案W1、W2流动。写入用配线图案W1和写入用配线图案W2构成使差动的写入信号传输的差动信号线路对。另外，在从磁盘读取信息时电流向一对读取用配线图案R1、R2流动。读取用配线图案R1和读取用配线图案R2构成使差动的读取信号传输的差动信号线路对。
(2)写入用配线图案和电源用配线图案
图2的(a)是图1的悬挂基板1中的由单点划线包围的部分Q的放大俯视图，图2的(b)是图2的(a)的A1-A1线剖视图，图2的(c)是图2的(a)的B1-B1线剖视图。另外，图3的(a)是图2的(a)的C1-C1线剖视图，图3的(b)是图2的(a)的D1-D1线剖视图。如图2的(a)所示，在图1的部分Q中，写入用配线图案W1、W2和电源用配线图案P1分别沿着前后方向延伸。另外，写入用配线图案W1、W2和电源用配线图案P1沿着与前后方向正交的方向排列。
如图3的(a)、(b)所示，在支承基板10上形成有例如由聚酰亚胺形成的第1绝缘层41。支承基板10具有导电性，例如由不锈钢形成。第1绝缘层41包括第1部分41A和第2部分41B。第2部分41B具有比第1部分41A的厚度小的厚度。
在第1绝缘层41的第2部分41B上形成有具有比支承基板10的导电率高的导电率的接地层50。接地层50与支承基板10电连接。接地层50与支承基板10之间的电连接使用在例如第1绝缘层41形成的导通孔或配线等来实现。
作为接地层50的材料，使用例如铜。在上述那样支承基板10由不锈钢形成的情况下，也可以将金或银用作接地层50的材料。或者、也可以将含有金、银和铜中任一种且具有比不锈钢的导电率高的导电率的合金用作接地层50的材料。此外，接地层50也可以具有多层构造。例如，在支承基板10由不锈钢形成的情况下，接地层50既可以具有在铜层上层叠镍层或银层而成的两层构造，也可以具有在铜层上层叠镍层和金层而成的3层构造。在接地层50具有包括铜层的多层构造的情况下，也可以以包覆铜层的表面的方式在铜层的上表面上和侧面上形成有镍层、银层或金层等其他金属层。
在第1绝缘层41的第1部分41A上形成有电源用配线图案P1。作为电源用配线图案P1的材料，使用例如铜。此外，电源用配线图案P1的表面也可以由镍层或银层等包覆。
以覆盖接地层50和电源用配线图案P1的方式在第1绝缘层41上形成有例如由聚酰亚胺形成的第2绝缘层42。
如图2的(b)所示，在图2的(a)的A1-A1线处的支承基板10上，第1绝缘层41的多个第1部分41A和多个第2部分41B沿着前后方向交替地排列。以与第1绝缘层41的多个第1部分41A和多个第2部分41B重叠的方式在第2绝缘层42上形成有写入用配线图案W1。与写入用配线图案W1同样地，以与第1绝缘层41的多个第1部分41A和多个第2部分41B重叠的方式在第2绝缘层42上形成有写入用配线图案W2。
在本例中，在第1绝缘层41的第2部分41B上形成有接地层50。由此，写入用配线图案W1、W2中的与第1绝缘层41的第2部分41B重叠的部分也与接地层50重叠。
作为写入用配线图案W1、W2的材料，使用例如铜。此外，写入用配线图案W1、W2的表面也可以由镍层或银层等包覆。以覆盖写入用配线图案W1、W2的方式在第2绝缘层42上形成有例如由聚酰亚胺形成的第3绝缘层60。
在图2的(a)中，省略了图2的(b)、(c)和图3的(a)、(b)的第1绝缘层41、第2绝缘层42和第3绝缘层60的图示。另外，在图2的(a)中，写入用配线图案W1、W2以粗的实线和剖面线表示，电源用配线图案P1以粗的单点划线和剖面线表示，接地层50以实线和点图案表示。而且，以双点划线表示支承基板10。
在具有高频带的电信号在写入用配线图案W1、W2传输的情况下，从写入用配线图案W1、W2产生电磁波。若产生的电磁波向支承基板10或接地层50入射，则在支承基板10产生涡电流，写入用配线图案W1、W2与支承基板10或接地层50电磁耦合。在写入用配线图案W1、W2传输的电信号产生与在支承基板10或接地层50产生的涡电流的大小相应的损失。产生的涡电流越大，电信号的损失越大，产生的涡电流越小，电信号的损失越小。
某一导体的导电率越低，由于对该导体施加电磁波而在该导体产生的涡电流越大，该导体的导电率越高，在该导体产生的涡电流越小。接地层50具有比支承基板10高的导电率。因此，由于电磁波而在接地层50产生的涡电流比由于电磁波而在支承基板10产生的涡电流小。
根据上述的结构，接地层50位于写入用配线图案W1、W2的至少一部分与支承基板10之间，因此，从写入用配线图案W1、W2朝向支承基板10放射的电磁波的至少一部分向接地层50入射，未到达支承基板10。由此，在高频带中在写入用配线图案W1、W2传输的电信号的损失被降低。
写入用配线图案W1、W2的特性阻抗的值根据写入用配线图案W1、W2与支承基板10和接地层50重叠的部分的面积确定。例如，相比于写入用配线图案W1的一部分与支承基板10以及接地层50重叠的情况，写入用配线图案W1整体与支承基板10以及接地层50重叠的情况下的写入用配线图案W1的特性阻抗的值较大。另外，与写入用配线图案W1和支承基板10以及接地层50不重叠的情况相比，写入用配线图案W1的一部分与支承基板10和接地层50重叠的情况下的该特性阻抗的值较大。
因此，在本实施方式中，以各写入用配线图案W1、W2的特性阻抗的值靠近所期望的值的方式调整写入用配线图案W1、W2与支承基板10以及接地层50重叠的部分的面积。具体而言，如图2的(a)、(b)和图3的(b)所示，根据预先设定的阻抗，与写入用配线图案W1、W2重叠的多个第1开口部19形成于支承基板10。另外，与多个第1开口部19分别重叠的多个第2开口部59形成于接地层50。
多个第1开口部19和多个第2开口部59基本上以沿着写入用配线图案W1、W2延伸的方向排列的方式间隔地形成。由此，能够使写入用配线图案W1、W2的特性阻抗的均匀性提高。此外，根据所设定的阻抗的不同，多个第1开口部19也可以不形成于支承基板10。
在以下的说明中，将支承基板10、第1绝缘层41和第2绝缘层42所层叠的方向称为基板层叠方向。如图2的(a)所示，彼此重叠的第1开口部19和第2开口部59在沿着基板层叠方向观察悬挂基板1的情况下以第1开口部19的内缘包围第2开口部59的内缘的方式形成。根据该结构，从写入用配线图案W1、W2朝向第2开口部59放射的电磁波在通过了第2开口部59之后向支承基板10的第1开口部19的内缘入射的情况被减少。由此，降低支承基板10中的涡电流的产生。
如图3的(a)、(b)所示，在上述的悬挂基板1中，接地层50形成于第1绝缘层41中的厚度较小的第2部分41B上。在该情况下，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的第1部分41A的上表面的位置(高度)之间的差较小。由此，在第2绝缘层42的上表面几乎没有形成因接地层50的有无引起的高度差。因此，如图2的(b)所示，写入用配线图案W1、W2在大致平坦的第2绝缘层42的上表面上形成为直线状。
在此，对参考形态的悬挂基板与图1的悬挂基板1不同的点进行说明。图4的(a)是参考形态的悬挂基板的局部放大俯视图，图4的(b)是图4的(a)的A0-A0线剖视图，图4的(c)是图4的(a)的B0-B0线剖视图。另外，图5的(a)是图4的(a)的C0-C0线剖视图，图5的(b)是图4的(a)的D0-D0线剖视图。图4的(a)的俯视图以及图4的(b)、(c)和图5的(a)、(b)的剖视图与图2的(a)的俯视图以及图2的(b)、(c)和图3的(a)、(b)的剖视图相对应。
在参考形态的悬挂基板中，如图4的(b)、(c)和图5的(a)、(b)所示，在支承基板10上形成的第1绝缘层41具有恒定的厚度。在第1绝缘层41的上表面上形成有电源用配线图案P1和接地层50。在该情况下，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的上表面的位置(高度)之间产生与接地层50的厚度相同的大小的差。由此，在第2绝缘层42的上表面形成有因接地层50的有无引起的高度差。因此，如图4的(b)所示，写入用配线图案W1、W2以跨过多个高度差的方式在第2绝缘层42的上表面上形成为波线状。
在具有高频带的电信号在写入用配线图案W1、W2传输的情况下，在写入用配线图案W1、W2传输的电信号产生与写入用配线图案W1、W2的线路长度相应的损失。写入用配线图案W1、W2的线路长度越大，电信号的损失越大，写入用配线图案W1、W2的线路长度越小，电信号的损失越小。如上所述，在参考形态的悬挂基板中，写入用配线图案W1、W2形成为波线状。与此相对，在本实施方式的悬挂基板1中，写入用配线图案W1、W2形成为大致直线状。由此，本实施方式的写入用配线图案W1、W2的线路长度比波线状的写入用配线图案W1、W2的(图4的(b))的线路长度短。这样，能够抑制写入用配线图案W1、W2的线路长度变长，因此，在高频带中在写入用配线图案W1、W2传输的电信号的损失被降低。在本实施方式中，线路长度是指通过传输线路的中心轴线的线的长度。
此外，图1的读取用配线图案R1、R2和电源用配线图案P2及其附近的结构与图2的(a)～(c)和图3的(a)、(b)的写入用配线图案W1、W2和电源用配线图案P1的构成及其附近的结构基本上相同。
(3)悬挂基板的制造方法
对悬挂基板1的制造方法进行说明。图6～图11是表示图1的悬挂基板1的制造方法的示意的工序剖视图。在图6～图11的各图中，(a)与图2的(a)的C1-C1线剖视图相对应，(b)与图2的(a)的D1-D1线剖视图相对应。其中，省略针对图1的舌部12、多个连接端子21～26、31～36、多个孔部H、读取用配线图案R1、R2和电源用配线图案P2的形成工序的说明。
首先，准备由不锈钢形成的纵长状基板作为支承基板10。接下来，如图6的(a)、(b)所示，在支承基板10上形成由聚酰亚胺形成的第1绝缘层41。支承基板10的厚度是例如8μm以上且100μm以下。第1绝缘层41的厚度是例如1μm以上且25μm以下。
接着，如图7的(a)、(b)所示，在第1绝缘层41的上表面的预先确定好的区域形成凹部41C。凹部41C的深度是例如1μm以上且24μm以下。第1绝缘层41中的没有凹部41的部分成为上述的第1部分41A，第1绝缘层41中的形成凹部41C的部分成为上述的第2部分41B。
在此，凹部41C在形成例如第1绝缘层41时使用灰度曝光技术来形成。或者，凹部41C既可以通过对以恒定的厚度形成的第1绝缘层41的一部分进行蚀刻来形成，也可以通过对以恒定的厚度形成的第1绝缘层41的一部分进行激光加工来形成。
接着，如图8的(a)、(b)所示，在第1绝缘层41的第2部分41B上形成由铜形成的接地层50。另外，与接地层50的形成同时地在第1部分41A的预先确定好的区域上形成由铜形成的电源用配线图案P1。此时，如图8的(b)所示，在接地层50形成图2的(a)的多个第2开口部59。接地层50和电源用配线图案P1的厚度是例如1μm以上且20μm以下。
此外，在形成接地层50时，也可以通过在例如第1绝缘层41内形成导通孔(未图示)等，将接地层50和支承基板10电连接。
接着，如图9的(a)、(b)所示，以覆盖接地层50和电源用配线图案P1的方式在第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。第2绝缘层42的厚度是例如1μm以上且25μm以下。
接着，如图10的(a)、(b)所示，以与第1绝缘层41的第1部分41A和第2部分41B重叠的方式在第2绝缘层42上形成由铜形成的写入用配线图案W1、W2。
写入用配线图案W1、W2的厚度是例如1μm以上且20μm以下。写入用配线图案W1、W2的宽度是例如6μm以上且100μm以下。另外，写入用配线图案W1、W2的间隔是例如6μm以上且100μm以下。
接着，如图11的(a)、(b)所示，以覆盖写入用配线图案W1、W2的方式在第2绝缘层42上形成由聚酰亚胺形成的第3绝缘层60。第3绝缘层60用于保护写入用配线图案W1、W2。第3绝缘层60的厚度是例如2μm以上且25μm以下。
最后，根据设计尺寸对支承基板10的外缘进行加工，并且，在支承基板10的预先确定好的多个部分形成多个第1开口部19。由此，具有图3的(a)、(b)的结构的悬挂基板1完成。
(4)效果
在本实施方式的悬挂基板1中，接地层50位于写入用配线图案W1、W2的至少一部分与支承基板10之间，因此，从写入用配线图案W1、W2朝向支承基板10放射的电磁波的至少一部分被接地层50阻断。由此，降低支承基板10中的涡电流的产生。
另外，写入用配线图案W1、W2的线路长度越小，在写入用配线图案W1、W2传输的电信号的损失越小。根据上述的结构，能够缩小基板层叠方向上的接地层50的上表面的位置(高度)与第1绝缘层41的第1部分41A的上表面的位置(高度)之间的差。由此，在第2绝缘层42的上表面几乎没有形成因接地层50的有无引起的高度差。因而，能够将写入用配线图案W1、W2形成为直线状，因此，能够抑制写入用配线图案W1、W2的线路长度变长。
其结果，在高频带中在写入用配线图案W1、W2传输的电信号的损失被降低。
[2]第2实施方式
对第2实施方式的悬挂基板与第1实施方式的悬挂基板1不同的点进行说明。图12的(a)是第2实施方式的悬挂基板的局部放大俯视图，图12的(b)是图12的(a)的A2-A2线剖视图，图12的(c)是图12的(a)的B2-B2线剖视图。另外，图13的(a)是图12的(a)的C2-C2线剖视图，图13的(b)是图12的(a)的D2-D2线剖视图。图12的(a)的俯视图以及图12的(b)、(c)和图13的(a)、(b)的剖视图与图2的(a)的俯视图以及图2的(b)、(c)和图3的(a)、(b)的剖视图相对应。在图12的(a)中，与图2的(a)的例子同样地，以彼此不同的形态表示悬挂基板1的多个构成要素中的一部分构成要素，并且省略了其他构成要素的图示。
在本实施方式的悬挂基板1中，如图13的(a)、(b)所示，在支承基板10的上表面的一部区域(随后叙述的第1区域10A)上形成有接地层50。由此，在支承基板10的一部的区域中，支承基板10的上表面与接地层50的下表面接触。另外，在支承基板10的没有形成接地层50的区域(随后叙述的第2区域10B)上形成有第1绝缘层41。
在接地层50上和第1绝缘层41上形成有第2绝缘层42。以与接地层50和第1绝缘层41重叠的方式在第2绝缘层42上形成有写入用配线图案W1、W2。
在上述的结构中，接地层50也位于写入用配线图案W1、W2的至少一部分与支承基板10之间，因此，从写入用配线图案W1、W2朝向支承基板10放射的电磁波的至少一部分向接地层50入射，未到达支承基板10。由此，在高频带中在写入用配线图案W1、W2传输的电信号的损失被降低。
将接地层50的厚度和第1绝缘层41的厚度以大致相等的方式设定。在该情况下，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的上表面的位置(高度)之间的差较小。由此，在第2绝缘层42的上表面几乎没有形成因接地层50的有无引起的高度差。因此，与第1实施方式的悬挂基板1同样地，写入用配线图案W1、W2在大致平坦的第2绝缘层42的上表面上形成为直线状。因而，能够抑制写入用配线图案W1、W2的线路长度变长，因此，在高频带中在写入用配线图案W1、W2传输的电信号的损失被降低。
在本实施方式中，如图12的(a)所示，彼此重叠的第1开口部19和第2开口部59在沿着基板层叠方向观察悬挂基板1的情况下以第2开口部59的内缘包围第1开口部19的内缘的方式形成。根据该结构，接地层50的各第2开口部59的内缘由第1绝缘层41包覆。由此，接地层50的各第2开口部59的内缘不从第1绝缘层41与支承基板10之间向悬挂基板1的外部暴露。因而，可防止接地层50从各第2开口部59的内缘开始腐蚀。
对第2实施方式的悬挂基板1的制造方法进行说明。图14～图19是表示第2实施方式的悬挂基板1的制造方法的示意的工序剖视图。在图14～图19的各图中，(a)与图12的(a)的C2-C2线剖视图相对应，(b)与图12的(a)的D2-D2线剖视图相对应。其中，省略针对图1的舌部12、多个连接端子21～26、31～36、多个孔部H、读取用配线图案R1、R2和电源用配线图案P2的形成工序的说明。
与第1实施方式同样地，首先，准备由不锈钢形成的纵长状基板作为支承基板10。在此，如图14的(a)、(b)所示，在本实施方式中，在支承基板10的上表面预先确定要形成图13的(a)、(b)的接地层50的第1区域10A和不要形成接地层50的第2区域10B。
接下来，于在支承基板10上形成了由聚酰亚胺形成的第1绝缘层41之后，如图15的(a)、(b)所示，以支承基板10的上表面的第1区域10A向上方暴露的方式形成开口41D。开口41D在例如形成第1绝缘层41时使用灰度曝光技术来形成。或者，开口41D既可以通过对第1绝缘层41的一部分进行蚀刻来形成，也可以对第1绝缘层41的一部分进行激光加工来形成。
接着，如图16的(a)、(b)所示，在支承基板10的向上方暴露的第1区域10A上形成接地层50。另外，与接地层50的形成同时地在第1绝缘层41的与支承基板10的第2区域10B重叠的预先确定好的区域上形成电源用配线图案P1。此时，如图16的(b)所示，在接地层50形成图12的(a)的多个第2开口部59。
接着，如图17的(a)、(b)所示，以覆盖电源用配线图案P1的方式在接地层50和第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。
接着，如图18的(a)、(b)所示，以与支承基板10的第1区域10A和第2区域10B重叠的方式在第2绝缘层42上形成由铜形成的写入用配线图案W1、W2。
接着，如图19的(a)、(b)所示，以覆盖写入用配线图案W1、W2的方式在第2绝缘层42上形成由聚酰亚胺形成的第3绝缘层60。
最后，通过根据设计尺寸对支承基板10的外缘进行加工，并且，在支承基板10的预先确定好的多个部分形成多个第1开口部19。由此，具有图13的(a)、(b)的构造的悬挂基板1完成。
[3]第3实施方式
对第3实施方式的悬挂基板与第2实施方式的悬挂基板1不同的点进行说明。图20的(a)是第3实施方式的悬挂基板的局部放大俯视图，图20的(b)是图20的(a)的A3-A3线剖视图，图20的(c)是图20的(a)的B3-B3线剖视图。另外，图21的(a)是图20的(a)的C3-C3线剖视图，图21的(b)是图20的(a)的D3-D3线剖视图。图20的(a)的俯视图以及图20的(b)、(c)和图21的(a)、(b)的剖视图与图12的(a)的俯视图以及图12的(b)、(c)和图13的(a)、(b)的剖视图相对应。在图20的(a)中，与图12的(a)的例子同样地，以彼此不同的形态表示悬挂基板1的多个构成要素中的一部分构成要素，并且省略了其他构成要素的图示。
如图20的(a)、(b)和图21的(b)所示，在沿着基板层叠方向观察本实施方式的悬挂基板1的情况下，接地层50的各第2开口部59的内缘与支承基板10的各第1开口部19的内缘彼此重叠。在该结构中，通过使用金等耐蚀性优异的材料作为接地层50，可防止接地层50的从各第2开口部59的内缘开始的腐蚀。
如上所述，在第2实施方式的悬挂基板1的制造方法中，于在支承基板10上形成接地层50之际，形成多个第2开口部59(参照图16的(b))。与此相对，在本实施方式的悬挂基板的制造方法中，于在支承基板10上形成接地层50的工序中没有形成多个第2开口部59。在图19的(b)所示的第3绝缘层60的形成工序之后，于在支承基板10形成多个第1开口部19的工序中，形成多个第1开口部19，并且在接地层50形成多个第2开口部59。
在本实施方式的悬挂基板中，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的第1部分41A的上表面的位置(高度)之间的差也较小。由此，在第2绝缘层42的上表面几乎没有形成因接地层50的有无引起的高度差。因此，与第2实施方式的悬挂基板1同样地，写入用配线图案W1、W2在大致平坦的第2绝缘层42的上表面上形成为直线状。因而，能够抑制写入用配线图案W1、W2的线路长度变长。
[4]其他实施方式
在上述实施方式中，电源用配线图案P1、P2是用于使具有低频带的电信号传输的低频线路，但本发明并不限定于此。在一定程度容许在电源用配线图案P1、P2传输的电信号的损失的情况下，也可以使具有高频带的电信号在电源用配线图案P1、P2传输。即、也可以将电源用配线图案P1、P2用作高频线路。
[5]权利要求的各构成要素与实施方式的各部之间的对应关系
以下，对权利要求的各构成要素与实施方式的各部之间的对应的例子进行说明，但本发明并不限定于下述的例子。
在上述实施方式中，支承基板10是支承基板的例子，第1部分41A是第1部分的例子，第2部分41B是第2部分的例子，第1绝缘层41是第1绝缘层的例子，接地层50是接地层的例子，第2绝缘层42是第2绝缘层的例子，写入用配线图案W1、W2是上部配线图案的例子，悬挂基板1是配线电路基板的例子。
另外，第1开口部19是第1开口部的例子，第2开口部59是第2开口部的例子，第1区域10A是第1区域的例子，第2区域10B是第2区域的例子，电源用配线图案P1是下部配线图案的例子，第3绝缘层60是第3绝缘层的例子。
作为权利要求的各构成要素，也能够使用具有权利要求所记载的构成或功能的其他各种要素。
[6]实施例和比较例
设想以下的悬挂基板作为实施例和比较例。图22的(a)是实施例的悬挂基板的俯视图，图22的(b)是图22的(a)的E1-E1线剖视图。另外，图23的(a)是图22的(a)的F1-F1线剖视图，图23的(b)是图22的(a)的G1-G1线剖视图。
如图22的(a)所示，实施例的悬挂基板具备沿着一方向延伸的配线图案L10和接地层50。配线图案L10包括两个线路L11、L12。由线路L11、L12构成差动信号线路对。接地层50以沿着一方向呈带状延伸的方式形成。另外，接地层50具有沿着一方向以恒定周期排列的多个开口部58。
如图23的(a)、(b)所示，在由不锈钢形成的支承基板10上形成有由聚酰亚胺形成的第1绝缘层41。第1绝缘层41包括厚度不同的第1部分41A和第2部分41B。第2部分41B的厚度比第1部分41A的厚度小。在第1绝缘层41的第2部分41B上形成由铜形成的接地层50。以覆盖接地层50的方式在第1绝缘层41上形成由聚酰亚胺形成的第2绝缘层42。在第2绝缘层42上形成由铜形成的配线图案L10。
在图22的(a)中，省略了图22的(b)和图23的(a)、(b)的第1绝缘层41和第2绝缘层42的图示。另外，在图22的(a)中，配线图案L10以粗的实线和剖面线表示，接地层50以实线和点图案表示。而且，支承基板10以双点划线表示。
在实施例的悬挂基板中，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的第1部分41A的上表面的位置(高度)之间的差较小。由此，在第2绝缘层42的上表面几乎没有形成因接地层50的有无引起的高度差。而且，在实施例的悬挂基板中，以第2绝缘层42的上表面平坦的方式在多个部分对第2绝缘层42的厚度进行了调整。其结果，如图22的(b)所示，配线图案L10的各线路L11、L12呈直线状延伸。
在实施例的悬挂基板中，配线图案L10延伸的方向上的线路L11、L12各自的长度设为20mm。另外，线路L11、L12各自的宽度d11和厚度d12分别设为100μm和8μm，线路L11、L12的间隔d13设为30μm。另外，接地层50的厚度d14设为5μm。另外，支承基板10的厚度d21设为18μm，第1绝缘层41的第1部分41A的厚度d22a设为5μm，第1绝缘层41的第2部分41B的厚度d22b设为1.5μm。另外，第2绝缘层42的与第1绝缘层41的第1部分41A重叠的部分的厚度d23a设为7.5μm，第2绝缘层42的与第1绝缘层41的第2部分41B重叠的部分的厚度d23b设为6μm。而且，在配线图案L10延伸的方向上，与配线图案L10重叠的各开口部58的尺寸d01以及相邻的各两个开口部58之间的尺寸d02分别设为500μm和500μm。
图24的(a)是比较例的悬挂基板的俯视图，图24的(b)是图24的(a)的E0-E0线剖视图。另外，图25的(a)是图24的(a)的F0-F0线剖视图，图25的(b)是图24的(a)的G0-G0线剖视图。在图24的(a)中，与图22的(a)的例子同样地以彼此不同的形态表示悬挂基板的多个构成要素中的一部分构成要素，并且省略了其他构成要素的图示。比较例的悬挂基板除了以下的点之外具有与实施例的悬挂基板相同的结构。
如图24的(b)和图25的(a)、(b)所示，在比较例的悬挂基板中，第1绝缘层41以覆盖支承基板10的上表面整体的方式以恒定的厚度形成。接地层50形成于第1绝缘层41上。
在比较例的悬挂基板中，在基板层叠方向上，接地层50的上表面的位置(高度)与第1绝缘层41的上表面的位置(高度)之间的差较大。由此，在第2绝缘层42的上表面形成有因接地层50的有无引起的高度差。其结果，如图24的(b)所示，配线图案L10的各线路L11、L12呈波线状延伸。
在比较例的悬挂基板中，配线图案L10延伸的方向上的线路L11、L12各自的长度设为20mm。另外，线路L11、L12各自的宽度d11和厚度d12分别设为100μm和8μm，线路L11、L12的间隔d13设为30μm。另外，接地层50的厚度d14设为5μm。另外，支承基板10的厚度d21设为18μm，第1绝缘层41的厚度d22设为5μm，第2绝缘层42的厚度d23设为6μm。而且，在配线图案L10延伸的方向上，与配线图案L10重叠的各开口部58的尺寸d01以及相邻的各两个开口部58之间的尺寸d02分别设为500μm和500μm。
实施例和比较例的悬挂基板的各部的尺寸表示于下述表1。
[表1]
Figure BDA0001298056340000251
通过模拟求出了表示电信号在实施例和比较例的悬挂基板的配线图案L10中传输时的透过特性的S参数Sdd21。S参数Sdd21表示差动模式输入和差动模式输出下的衰减量。
图26是表示实施例和比较例的悬挂基板的模拟结果的图。在图26中，纵轴表示S参数Sdd21[dB]，横轴表示电信号的频率[GHz]。另外，在图26中，实施例的模拟结果以粗的实线表示。比较例的模拟结果以单点划线表示。
此外，在图26中，纵轴所示的负的增益表示损失。因此，S参数Sdd21的值越低，表示衰减量越大，S参数Sdd21的值越接近0，表示衰减量越小。
根据图26的模拟结果可知：在0～20GHz的频带中，在实施例的悬挂基板中传输的电信号的衰减量比在比较例的悬挂基板中传输的电信号的衰减量小。由此，通过在基板层叠方向上缩小接地层50的上表面的位置(高度)与第1绝缘层41的上表面的位置(高度)之间的差，能够在较宽的频带的范围内降低电信号的衰减量。
产业上的可利用性
本发明能够有效地利用于各种配线电路基板。

Claims (11)

1.一种配线电路基板，其具备：
支承基板，其由导电性材料形成；
第1绝缘层，其形成于所述支承基板上，包括具有第1厚度的第1部分和具有比所述第1厚度小的第2厚度的第2部分；
接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层的所述第2部分，具有比所述支承基板的导电率高的导电率；
第2绝缘层，其以覆盖所述接地层的方式形成于所述第1绝缘层上；
上部配线图案，其以与所述第1绝缘层的所述第1部分和所述第2部分重叠的方式形成于所述第2绝缘层上，
所述上部配线图案沿着第1方向延伸，
所述第1绝缘层具有多个所述第1部分，并且具有多个所述第2部分，
所述多个第1部分和所述多个第2部分沿着所述第1方向交替地排列。
2.一种配线电路基板，其中，
支承基板，其由导电性材料形成；
第1绝缘层，其形成于所述支承基板上，包括具有第1厚度的第1部分和具有比所述第1厚度小的第2厚度的第2部分；
接地层，其以与所述支承基板电连接的方式形成于所述第1绝缘层的所述第2部分，具有比所述支承基板的导电率高的导电率；
第2绝缘层，其以覆盖所述接地层的方式形成于所述第1绝缘层上；
上部配线图案，其以与所述第1绝缘层的所述第1部分和所述第2部分重叠的方式形成于所述第2绝缘层上，
在所述支承基板形成有与所述第1绝缘层的所述第1部分重叠的第1开口部，
在所述接地层形成有与所述第1开口部重叠的第2开口部。
3.一种配线电路基板，其具备：
支承基板，其由导电性材料形成；
接地层，其形成于所述支承基板上的第1区域，并且具有比所述支承基板的导电率高的导电率；
第1绝缘层，其形成于所述支承基板上的与第1区域不同的第2区域；
第2绝缘层，其形成于所述接地层和所述第1绝缘层上；
上部配线图案，其以与所述支承基板的所述第1区域和所述第2区域重叠的方式形成于所述第2绝缘层上，
所述上部配线图案沿着第1方向延伸，
所述支承基板具有多个所述第1区域，并且具有多个所述第2区域，
所述多个第1区域和所述多个第2区域沿着所述第1方向交替地排列。
4.一种配线电路基板，其中，
支承基板，其由导电性材料形成；
接地层，其形成于所述支承基板上的第1区域，并且具有比所述支承基板的导电率高的导电率；
第1绝缘层，其形成于所述支承基板上的与第1区域不同的第2区域；
第2绝缘层，其形成于所述接地层和所述第1绝缘层上；
上部配线图案，其以与所述支承基板的所述第1区域和所述第2区域重叠的方式形成于所述第2绝缘层上，
在所述支承基板的所述第1区域的至少一部分形成有第1开口部，
在所述接地层形成有与所述第1开口部重叠的第2开口部。
5.根据权利要求1～4中任一项所述的配线电路基板，其中，
该配线电路基板还具备形成于所述第1绝缘层上的下部配线图案，
所述第2绝缘层以覆盖所述下部配线图案的方式形成于所述第1绝缘层上。
6.根据权利要求1～4中任一项所述的配线电路基板，其中，
所述支承基板含有不锈钢，所述接地层含有铜。
7.根据权利要求1～4中任一项所述的配线电路基板，其中，
该配线电路基板还具备以覆盖所述上部配线图案的方式形成于所述第2绝缘层上的第3绝缘层。
8.一种配线电路基板的制造方法，其包括如下步骤：
在由导电性材料形成的支承基板上形成包括具有第1厚度的多个第1部分和具有比所述第1厚度小的第2厚度的多个第2部分的第1绝缘层的步骤；
以与所述支承基板电连接的方式在所述第1绝缘层的所述多个第2部分形成具有比所述支承基板的导电率高的导电率的接地层的步骤；
以覆盖所述接地层的方式在所述第1绝缘层上形成第2绝缘层的步骤；
以与所述第1绝缘层的所述多个第1部分和所述多个第2部分重叠的方式在所述第2绝缘层上形成沿着第1方向延伸的上部配线图案的步骤，
所述多个第1部分和所述多个第2部分沿着所述第1方向交替地排列。
9.一种配线电路基板的制造方法，其包括如下步骤：
在由导电性材料形成的支承基板上形成包括具有第1厚度的第1部分和具有比所述第1厚度小的第2厚度的第2部分的第1绝缘层的步骤；
以与所述支承基板电连接的方式在所述第1绝缘层的所述第2部分形成具有比所述支承基板的导电率高的导电率的接地层的步骤；
以覆盖所述接地层的方式在所述第1绝缘层上形成第2绝缘层的步骤；
以与所述第1绝缘层的所述第1部分和所述第2部分重叠的方式在所述第2绝缘层上形成上部配线图案的步骤；
在所述支承基板形成与所述第1绝缘层的所述第1部分重叠的第1开口部的步骤；
在所述接地层形成与所述第1开口部重叠的第2开口部的步骤。
10.一种配线电路基板的制造方法，其包括如下步骤：
在由导电性材料形成的支承基板上的多个第1区域形成具有比所述支承基板的导电率高的导电率的接地层的步骤；
在所述支承基板上的与所述多个第1区域不同的多个第2区域形成第1绝缘层的步骤；
在所述接地层和所述第1绝缘层上形成第2绝缘层的步骤；
以与所述支承基板的所述多个第1区域和所述多个第2区域重叠的方式在所述第2绝缘层上形成沿着第1方向延伸的上部配线图案的步骤，
所述多个第1部分和所述多个第2部分沿着所述第1方向交替地排列。
11.一种配线电路基板的制造方法，其包括如下步骤：
在由导电性材料形成的支承基板上的第1区域形成具有比所述支承基板的导电率高的导电率的接地层的步骤；
在所述支承基板上的与第1区域不同的第2区域形成第1绝缘层的步骤；
在所述接地层和所述第1绝缘层上形成第2绝缘层的步骤；
以与所述支承基板的所述第1区域和所述第2区域重叠的方式在所述第2绝缘层上形成上部配线图案的步骤；
在所述支承基板的所述第1区域的至少一部分形成第1开口部的步骤，
在所述接地层形成与所述第1开口部重叠的第2开口部的步骤。
CN201710351981.8A 2016-05-18 2017-05-18 配线电路基板及其制造方法 Active CN107404800B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016099713A JP6808266B2 (ja) 2016-05-18 2016-05-18 配線回路基板およびその製造方法
JP2016-099713 2016-05-18

Publications (2)

Publication Number Publication Date
CN107404800A CN107404800A (zh) 2017-11-28
CN107404800B true CN107404800B (zh) 2022-03-18

Family

ID=60330717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710351981.8A Active CN107404800B (zh) 2016-05-18 2017-05-18 配线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US10154579B2 (zh)
JP (1) JP6808266B2 (zh)
CN (1) CN107404800B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909566B2 (ja) * 2016-09-06 2021-07-28 日東電工株式会社 配線回路基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1829413A (zh) * 2005-03-02 2006-09-06 日东电工株式会社 布线电路基板
CN1282188C (zh) * 2003-06-03 2006-10-25 日东电工株式会社 布线电路板
CN102238807A (zh) * 2010-04-26 2011-11-09 日东电工株式会社 布线电路板及其制造方法
CN105513616A (zh) * 2014-10-14 2016-04-20 日东电工株式会社 带电路的悬挂基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796552A (en) * 1996-10-03 1998-08-18 Quantum Corporation Suspension with biaxially shielded conductor trace array
JP3891912B2 (ja) 2002-10-09 2007-03-14 日本発条株式会社 ディスクドライブ用サスペンション
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4611159B2 (ja) * 2005-09-20 2011-01-12 日東電工株式会社 配線回路基板
JP4615427B2 (ja) * 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
US7465884B2 (en) * 2006-04-20 2008-12-16 Nitto Denko Corporation Wired circuit board
JP4178166B2 (ja) * 2006-04-20 2008-11-12 日東電工株式会社 配線回路基板
JP2008034639A (ja) 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
JP2008282995A (ja) 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
JP4640853B2 (ja) * 2007-11-12 2011-03-02 日東電工株式会社 配線回路基板
JP5139169B2 (ja) 2008-06-20 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
JP2011258265A (ja) * 2010-06-08 2011-12-22 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP5870496B2 (ja) * 2011-03-18 2016-03-01 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5861274B2 (ja) * 2011-05-24 2016-02-16 大日本印刷株式会社 サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6497853B2 (ja) 2014-06-30 2019-04-10 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282188C (zh) * 2003-06-03 2006-10-25 日东电工株式会社 布线电路板
CN1829413A (zh) * 2005-03-02 2006-09-06 日东电工株式会社 布线电路基板
CN102238807A (zh) * 2010-04-26 2011-11-09 日东电工株式会社 布线电路板及其制造方法
CN105513616A (zh) * 2014-10-14 2016-04-20 日东电工株式会社 带电路的悬挂基板

Also Published As

Publication number Publication date
JP2017208443A (ja) 2017-11-24
JP6808266B2 (ja) 2021-01-06
US20170339781A1 (en) 2017-11-23
US10154579B2 (en) 2018-12-11
CN107404800A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
JP5380919B2 (ja) 導波路構造およびプリント配線板
EP1720384B1 (en) Printed circuit board
US7218183B2 (en) Transmission line impedance matching
CN107801294B (zh) 布线电路基板及其制造方法
CN107306475B (zh) 布线电路基板和其制造方法
US9940957B2 (en) Printed circuit board and method of manufacturing the same
CN110506454B (zh) 基板间连接构造
US9301386B2 (en) Printed circuit board and method of manufacturing the same
CN107404800B (zh) 配线电路基板及其制造方法
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
JP7021329B2 (ja) 配線回路基板およびその製造方法
CN106413240B (zh) 布线电路基板及其制造方法
CN106998619B (zh) 布线构造及具有上述布线构造的印刷电路布线基板
JP2007179995A (ja) 可撓性平面ケーブル
JP5716858B2 (ja) プリント配線板
JP5556941B2 (ja) 導波路構造、プリント配線板、および電子装置
JP3928152B2 (ja) プリント配線板
JP2006049496A (ja) 印刷配線板
US20230284373A1 (en) Circuit board and printed board
KR101724382B1 (ko) 전자기 음향 탐촉자용 코일 기판
KR100954991B1 (ko) 전송선 임피던스 매칭
JP2016012601A (ja) 配線基板およびこれを用いた高周波装置
JP5469261B2 (ja) 配線回路基板およびその製造方法
JP2006156911A (ja) プリント配線基板
JP2009147100A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant