CN106998619B - 布线构造及具有上述布线构造的印刷电路布线基板 - Google Patents

布线构造及具有上述布线构造的印刷电路布线基板 Download PDF

Info

Publication number
CN106998619B
CN106998619B CN201611114588.9A CN201611114588A CN106998619B CN 106998619 B CN106998619 B CN 106998619B CN 201611114588 A CN201611114588 A CN 201611114588A CN 106998619 B CN106998619 B CN 106998619B
Authority
CN
China
Prior art keywords
wiring
parallel
wiring portion
patterns
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611114588.9A
Other languages
English (en)
Other versions
CN106998619A (zh
Inventor
饭高健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Publication of CN106998619A publication Critical patent/CN106998619A/zh
Application granted granted Critical
Publication of CN106998619B publication Critical patent/CN106998619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0245—Flakes, flat particles or lamellar particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供不会使布线区域所占的面积大幅扩大就能够降低布线图案间的交调失真噪声的布线构造及使用了上述布线构造的印刷电路布线基板。布线构造(1)具有多个布线图案(11、12、13、14)。在平行布线部(P1、P2、P3)，使相邻的布线图案的间隔(Wp)缩短。在路径变更布线部(D1、D2)，布线图案(11、12、13、14)相对于X方向倾斜延伸，相邻的布线图案的间隔(Wd)比上述间隔(Wp)宽。布线区域所占的面积不会极端地扩大，并且通过在路径变更布线部(D1、D2)将布线图案的间隔(Wd)扩宽能够降低交调失真噪声。

Description

布线构造及具有上述布线构造的印刷电路布线基板
技术领域
本发明涉及在硬质基板、柔性基板上形成的布线图案的布线构造及具有上述布线构造的印刷电路布线基板。
背景技术
在电子设备中设置的印刷电路布线基板上形成有多条布线图案，但伴随设备的小型化，布线图案有被密集配置的倾向。在布线图案被密集配置且平行地被布线时，在相邻的布线图案间容易产生由互电容引起的电容耦合及由互电感引起的电感耦合。因此，在对布线图案赋予数字信号时，在布线图案间产生交调失真噪声，此交调失真噪声随着信号的传输速度变高而增大。
在专利文献1中，示出了将上述交调失真的影响降低的布线基板。在此布线基板中，一方的布线形成为直线状，在沿着上述布线延伸的另一方的布线上形成弯曲，2条布线接近的部位和2条布线远离的部位交替地反复。
根据专利文献1的记载，记载为，在直线状地延伸的一方的布线与具有弯曲的另一方的布线之间信号传播的长度不同，因此当在布线间发生了交调失真时，在一方的布线与另一方的布线之间，其产生定时偏移，能够将交调失真的能量分散。
现有技术文献
专利文献
专利文献1：日本特开2003－258394号公报
专利文献1所记载的布线基板，由于直线状地延伸的一方的布线与具有弯曲的布线并列，因此，在与布线延伸的方向正交的方向上布线所用的空间需要变宽，向小型的布线基板上配置变得困难。
另外，在直线状地延伸的一方的布线与被折弯的另一方的布线之间，布线长有差别，因此对于需要定时控制的高速接口等的电路设计而言并不适宜。
发明内容
本发明解决上述以往的课题，目的在于，提供不会使布线空间大幅增大，而且减小多个布线图案的布线长的差而能够降低布线间的交调失真的构造的布线基板及具有上述布线基板的印刷电路布线基板。
本发明的布线构造，设置有多条布线图案，该布线构造的特征在于，
设置有多个上述布线图案沿第1方向平行地延伸的平行布线部、及在上述平行布线部的中途且各个布线图案在与第1方向交叉的朝向上延伸的路径变更布线部，
与上述平行布线部中的上述布线图案的间隔相比，上述路径变更布线部中的上述布线图案的间隔更宽。
本发明的布线构造能够构成为，上述路径变更布线部位于在与上述第1方向正交的第2方向上错开位置而配置的2个上述平行布线部之间。
例如本发明的布线构造具有第1平行布线部、与上述第1平行布线部在第2方向上错开位置而配置的第2平行布线部及与上述第2平行布线部在第2方向上错开位置而配置的第3平行布线部，
在上述第1平行布线部与上述第2平行布线部之间及上述第2平行布线部与上述第3平行布线部之间，设置有上述路径变更布线部。
在此情况下，构成上述第1平行布线部的上述布线图案与构成上述第3平行布线部的上述布线图案在第1方向上位于同一线上。
本发明的布线构造为，例如，在上述路径变更布线部，上述布线图案彼此平行。
本发明的印刷电路布线基板，其特征在于，在基板的表面设置有上述任一方案所记载的布线构造。
本发明的印刷电路布线基板，在与上述路径变更布线部对置的部位形成有通孔。
或者，本发明的印刷电路布线基板，在与上述路径变更布线部对置的部位，配置有电子部件。
发明的效果
在本发明的布线构造及印刷电路布线基板中，在平行布线部将布线图案间的间隔缩窄，从而能够缩窄第2方向上的布线空间。另外，在路径变更布线部能够将布线图案的间隔扩宽，所以能够降低布线图案间的电容耦合和电感耦合，能够降低布线图案间的交调失真噪声。
附图说明
图1是表示本发明的第1实施方式的布线构造的俯视图。
图2是表示比较例的布线构造的俯视图。
图3是表示本发明的第2实施方式的布线构造的俯视图。
图4是表示本发明的第3实施方式的布线构造的俯视图。
图5是表示本发明的实施方式的印刷电路布线基板的一部分的俯视图。
图6的(A)、(B)、(C)是对本发明的实施方式的布线构造和比较例的布线构造进行比较的说明图。
图7是对图6所示的实施方式和比较例的布线构造中的交调失真噪声进行比较的说明图。
附图标记说明
1、1A、1B、2、3 布线构造
11、12、13、14 布线图案
16 通孔
17 电子部件
20 印刷电路布线基板
21 布线图案
P1、P2、P3、P10、P11、Pa、Pb、Pc 平行布线部
D1、D2、D3、D4、D5、D11、Da、Db 路径变更布线部
具体实施方式
图1中用俯视图示出了本发明的第1实施方式的布线构造1。
此布线构造1形成在硬质基板、柔性基板的表面，构成印刷电路布线基板。在各图中，X方向是第1方向，与X方向正交的Y方向是第2方向。
布线构造1具有多个布线图案11、12、13、14。布线图案11、12、13、14用铜箔等的导电性金属层形成。
图1所示的布线构造1，具有第1平行布线部P1和第2平行布线部P2及第3平行布线部P3。在第1平行布线部P1和第2平行布线部P2及第3平行布线部P3中，布线图案11、12、13、14中的至少2条沿第1方向(X方向)直线地延伸并且平行地配置。互相平行地布线的布线图案在第2方向(Y方向)上的间隔是Wp。
在第1平行布线部P1和第3平行布线部P3，布线图案11、12、13、14位于在第1方向(X方向)上延伸的共用的虚拟直线上。构成第2平行布线层P2的布线图案11、12、13、14，相对于构成第1平行布线部P1和第3平行布线部P3的布线图案11、12、13、14，向第2方向(Y方向)进行位置偏移而形成。
在第1平行布线部P1与第2平行布线部P2之间，设置有第1路径变更布线部D1，在第2平行布线部P2与第3平行布线部P3之间，设置有第2路径变更布线部D2。
在第1路径变更布线部D1和第2路径变更布线部D2，布线图案11、12、13、14沿与第1方向(X方向)交叉的方向倾斜延伸，布线图案11、12、13、14互相平行。在第1路径变更布线部D1和第2路径变更布线部D2，布线图案11、12、13、14中的至少2条沿第1方向(X方向)被拉离，至少2条布线图案的间隔Wd与在平行布线部P1、P2、P3的上述间隔Wp相比被扩宽。这里的间隔Wp，是与任一布线图案正交的线L1上的相邻的布线图案的间隔。
如图1所示，在与第2路径变更布线部D2对置的区域，形成贯通基板的通孔16，另外在与第1路径变更布线部D1和第2路径变更布线部D2对置的区域，在基板上安装有电子部件17。电子部件17是集成电路、电阻器、电容器、电感元件、开关、连接器等。在平行布线部P1、P2、P3之间，设置路径变更布线部D1、D2，从而能够绕过通孔16及电子部件17地盘绕布线图案11、12、13、14。
图2中示出了成为比较例的布线构造1A。
比较例的布线构造1A中，用与图1所示的第1实施方式的布线构造1相同的粗细度的布线图案11、12、13、14构成。
比较例的布线构造1A也为，平行布线部Pa、Pb、Pc与路径变更布线部Da、Db交替地形成。其中，在平行布线部Pa、Pb、Pc和路径变更布线部Da、Db这双方，全部布线图案11、12、13、14中相邻的布线图案的间隔Wp相同。图2所示的间隔Wp与图1所示的第1实施方式的布线构造1中的平行布线部P1、P2、P3处的间隔Wp相同。
图1所示的第1实施方式的布线构造1，在第1路径变更布线部D1和第2路径变更布线部D2，相邻的布线图案的间隔Wd被扩宽，因此能够缓和相邻的布线图案彼此的电容耦合、电感耦合，能够降低布线图案间的信号的交调失真噪声。其中，在图1所示的第1实施方式的布线构造1与图2所示的比较例的布线构造1A中，第2方向(Y方向)上的整体的宽度尺寸B相同，在采用第1实施方式的布线构造1时，不需要将布线空间确保为必要以上宽。另外，全部布线图案11、12、13、14的布线长也不会产生较大的差。因此，适于作为需要定时控制的高速接口中的布线构造而使用。
图3示出了本发明的第2实施方式的布线构造2。
第2实施方式的布线构造2在平行布线部的布线图案11、12、13、14的间隔Wp，与图1所示的布线构造1相同。
在布线构造2的路径变更布线部D3、D4，布线图案11、12、13、14沿与第1方向(X方向)交叉的方向倾斜延伸，但相邻的布线图案并不平行，布线图案的间隔Wd1根据场所不同。其中，路径变更布线部D3、D4处的相邻的布线图案的间隔Wd1的平均值比平行布线部处的间隔Wp宽。
在此布线构造2中，能够防止在第2方向(Y方向)上所占的宽度尺寸B的增大，并且能够降低交调失真噪声。另外，在路径变更布线部D3、D4，使相邻的布线图案形成为并不平行从而间隔Wd1根据场所变化时，能够降低基于互电感的电感耦合，能够进一步降低交调失真噪声。
图4中示出了本发明的第3实施方式的布线构造3。
在此布线构造3中，在平行布线部，布线图案11、12、13的间隔Wp与上述各实施方式相同。在路径变更布线部D5，各布线图案11、12、13被弯成直角。
在此布线构造3中，也不会使Y方向的宽度尺寸增大，能够降低交调失真噪声。
图5中示出了应用了图1所示的布线构造1的印刷电路布线基板20的一部分。
印刷电路布线基板20在硬质或柔性的基板的表面形成有多个布线图案21。在此布线构造中，设置有平行布线部P10、P11和路径变更布线部D11。在路径变更布线部D11，各布线图案与第1方向交叉地倾斜延伸，布线图案在第1方向(X方向)上隔开间隔而形成。
在路径变更布线部D11使相邻的布线图案的间隔Wd扩宽，从而能够降低布线图案间的交调失真噪声。另外，在平行布线部P10、P11，能够缩窄布线图案21的Y方向的间隔Wp，因此能够在狭窄的布线区域内使布线图案21密集而配置。
图6中示出了本发明的实施方式和比较例。图6(C)中示出了与图1所示的相同的本发明的第1实施方式的布线构造1。图6(A)示出了与图2所示的相同的比较例的布线构造1A。图6(B)中示出了第2比较例的布线构造1B。此布线构造1B与专利文献1所记载的布线构造大致一致。
图6(C)所示的布线构造1，全部布线图案11、12、13、14的宽度尺寸为0.1mm。平行布线部处的相邻的布线图案的间隔Wp为0.1mm，路径变更布线部处的相邻的布线图案的间隔Wd为0.3mm。平行布线部沿第2方向(Y方向)进行位置偏移的距离E是0.4mm。路径变更布线部处的布线图案11、12、13、14相对于X方向的角度θ是45度。
图6(A)所示的比较例的布线构造1A，全部布线图案11、12、13、14的宽度尺寸是0.1mm。平行布线部处的相邻的布线图案的间隔Wp和路径变更布线部处的相邻的布线图案的间隔Wd都是0.1mm。平行布线部沿第2方向(Y方向)进行位置偏移的距离E是0.4mm。路径变更布线部处的布线图案11、12、13、14相对于X方向的角度θ是45度。
图6(B)所示的比较例的布线构造1B，全部布线图案11、12、13、14的宽度尺寸是0.1mm。相邻的布线图案的间隔，最小值Wmin为0.1mm，最大值Wmax为0.4mm。平行布线部沿第2方向(Y方向)进行位置偏移的距离E是0.4mm。路径变更布线部处的布线图案11、12、13、14相对于X方向的角度θ是45度。
图6(A)、(B)、(C)中对各布线构造所占的区域附以剖面线。在将图6(A)所示的比较例的布线构造1A所占的面积(附有剖面线的区域的面积)设为“1”时，图6(B)所示的第2比较例的布线构造1B所占的面积(附有剖面线的区域的面积)是“1.44”，图6(C)所示的本发明的第1实施方式的布线构造1所占的面积(附有剖面线的区域的面积)是“1.16”。
在设图6(A)、(B)、(C)所示的布线图案的X方向的布线距离为100mm时，布线图案相互的布线长的差，在图6(A)所示的比较例的布线构造1A和图6(C)所示的实施方式的布线构造1中为0mm，布线长的差的比例是0％。另一方面，图6(B)所示的第2比较例的布线构造1B，布线图案相互的布线长的差是13mm，布线长的差的比例是13％。
如上所述，本发明的实施方式的布线构造1，能够缩窄所需要的布线区域，并且布线图案的布线长的差也不会大幅产生。
图7对图6(A)、(B)、(C)所示的布线构造1A、1B、1C的交调失真噪声进行比较。
对相邻的布线图案的一方，赋予最大电压3.3V、上升时间100psHz、占空比50％的矩形波信号，并测定了矩形波信号的上升中产生的交调失真噪声。图7中将交调失真噪声放大表示。可知，本发明的实施方式的布线构造1与比较例的布线构造1A、1B相比，交调失真噪声得到改善。

Claims (5)

1.一种布线构造，设置有多条布线图案，该布线构造的特征在于，
设置有：
第1平行布线部、第2平行布线部及第3平行布线部；以及
路径变更布线部，配置于上述第1平行布线部与上述第2平行布线部之间及上述第2平行布线部与上述第3平行布线部之间，
在上述第1平行布线部、上述第2平行布线部及上述第3平行布线部，多个上述布线图案沿第1方向平行地延伸，
上述第1平行布线部与上述第2平行布线部在与上述第1方向正交的第2方向上错开位置而配置，上述第2平行布线部与上述第3平行布线部也在上述第2方向上错开位置而配置，
在上述路径变更布线部，多个上述布线图案相对于上述第1方向朝相同的方向倾斜，
在上述路径变更布线部，相邻的上述布线图案并不平行，布线图案的间隔根据场所而不同，与上述平行布线部中的上述布线图案的间隔相比，上述路径变更布线部中的相邻的上述布线图案的间隔的平均值更宽。
2.如权利要求1记载的布线构造，其中，
构成上述第1平行布线部的上述布线图案与构成上述第3平行布线部的上述布线图案在上述第1方向上位于同一线上。
3.一种印刷电路布线基板，其特征在于，
在基板的表面上设置有权利要求1或2记载的布线构造。
4.如权利要求3记载的印刷电路布线基板，其中，
在与上述路径变更布线部对置的部位形成有通孔。
5.如权利要求3记载的印刷电路布线基板，其中，
在与上述路径变更布线部对置的部位配置有电子部件。
CN201611114588.9A 2016-01-25 2016-12-07 布线构造及具有上述布线构造的印刷电路布线基板 Active CN106998619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-011391 2016-01-25
JP2016011391A JP6635803B2 (ja) 2016-01-25 2016-01-25 配線構造および前記配線構造を有するプリント配線基板

Publications (2)

Publication Number Publication Date
CN106998619A CN106998619A (zh) 2017-08-01
CN106998619B true CN106998619B (zh) 2021-04-20

Family

ID=57629390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611114588.9A Active CN106998619B (zh) 2016-01-25 2016-12-07 布线构造及具有上述布线构造的印刷电路布线基板

Country Status (4)

Country Link
US (1) US9907158B2 (zh)
EP (1) EP3200567A1 (zh)
JP (1) JP6635803B2 (zh)
CN (1) CN106998619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7235169B2 (ja) 2020-05-22 2023-03-08 株式会社村田製作所 インダクタの実装構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344088A (ja) * 1989-07-11 1991-02-25 Nec Corp 印刷配線板
CN1630454A (zh) * 2003-12-19 2005-06-22 三井金属矿业株式会社 印刷线路板及半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3447556A1 (de) 1984-12-21 1986-07-10 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Multilayer-leiterverbindung
US4785135A (en) * 1987-07-13 1988-11-15 International Business Machines Corporation De-coupled printed circuits
JP2003258394A (ja) 2002-03-06 2003-09-12 Toshiba Corp 配線基板
US7176383B2 (en) 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
KR100634238B1 (ko) * 2005-08-12 2006-10-16 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344088A (ja) * 1989-07-11 1991-02-25 Nec Corp 印刷配線板
CN1630454A (zh) * 2003-12-19 2005-06-22 三井金属矿业株式会社 印刷线路板及半导体装置

Also Published As

Publication number Publication date
JP2017135142A (ja) 2017-08-03
JP6635803B2 (ja) 2020-01-29
EP3200567A1 (en) 2017-08-02
US20170215275A1 (en) 2017-07-27
CN106998619A (zh) 2017-08-01
US9907158B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
JP3872084B2 (ja) 配線回路基板
JP2010010183A (ja) 導波路構造およびプリント配線板
JP5409312B2 (ja) 多層プリント回路板
US8420946B2 (en) Printed circuit board
JP5868285B2 (ja) プリント基板
JP2014116574A (ja) 多層回路基板及び高周波回路モジュール
JP2009054876A (ja) プリント配線板
JP2011010209A (ja) 差動信号線路及び配線基板
US6232560B1 (en) Arrangement of printed circuit traces
CN106998619B (zh) 布线构造及具有上述布线构造的印刷电路布线基板
JP4660738B2 (ja) プリント配線板及び電子機器
KR100958268B1 (ko) 임피던스 미스매칭 없이 신호전송라인의 폭을 넓힐 수 있는인쇄회로기판
JP6119175B2 (ja) プリント配線基板
JPH02268484A (ja) プリント回路基板
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
CN107404800B (zh) 配线电路基板及其制造方法
JP5136131B2 (ja) 構造、プリント基板
JP4956057B2 (ja) 差動インピーダンス整合プリント配線板
US20110205715A1 (en) Transmission line circuit having pairs of crossing conductive lines
JP6399969B2 (ja) プリント基板
US10863615B2 (en) Electronic apparatus
JP6131600B2 (ja) 層間接続穴を備えたプリント基板、および、配置方法
JP7007057B2 (ja) プリント配線板及、プリント回路板及び電子装置
JP5716858B2 (ja) プリント配線板
JP2010129386A (ja) フレキシブルプリント基板及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant