JP5136131B2 - 構造、プリント基板 - Google Patents

構造、プリント基板 Download PDF

Info

Publication number
JP5136131B2
JP5136131B2 JP2008067571A JP2008067571A JP5136131B2 JP 5136131 B2 JP5136131 B2 JP 5136131B2 JP 2008067571 A JP2008067571 A JP 2008067571A JP 2008067571 A JP2008067571 A JP 2008067571A JP 5136131 B2 JP5136131 B2 JP 5136131B2
Authority
JP
Japan
Prior art keywords
patch
plane
connection wiring
metal
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008067571A
Other languages
English (en)
Other versions
JP2009224567A (ja
Inventor
博 鳥屋尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008067571A priority Critical patent/JP5136131B2/ja
Publication of JP2009224567A publication Critical patent/JP2009224567A/ja
Application granted granted Critical
Publication of JP5136131B2 publication Critical patent/JP5136131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Aerials With Secondary Devices (AREA)

Description

本発明は、構造、この構造を用いたプリント基板に関する。
誘電率の異なる物質や、金属パッチ等を周期的に配列した構造では、電磁波の分散関係を人工的に制御することが可能である。特に、特定周波数帯において電磁波の伝播が禁止されるバンドギャップを有する分散関係を持つ構造は、エレクトロマグネティックバンドギャップ(EBG)構造と呼ばれ、プリント基板やデバイスパッケージ基板に設置することで不要ノイズの伝播を抑制するフィルターとしての応用が期待されている。
一般的なEBG構造は、プリント基板等の誘電体層の表面に正方形の金属パッチを周期的に2次元配置させ、各パッチと誘電体層裏面の金属プレーンとの間をスルーホールビア等で電気的に接続した構造をとる。そして、各パッチ間に形成されるキャパシタンス成分とビアから形成されるインダクタンス成分がLC並列共振回路として機能することにより共振周波数近傍でバンドギャップが生じる。このバンドギャップの幅(電磁波伝播が禁止される周波数帯域の幅)は、上記のインダクタンス成分を増加させることによって広くすることが可能である。しかしながら、通常インダクタンス成分を増加させるためにパッチと金属プレーンとを接続するスルーホールビアを長くする方法が採られるため、EBG構造を小型化することが難しかった。また電源プレーン層とグランドプレーン層間に伝播するノイズ抑制への応用を考えた場合は、誘電体層厚が薄い方が有利であるため、こうした場合には十分なスルーホール長を確保できない問題も生じる。
このような問題を解決する手段として、例えば特許文献1では、電流経路内にインダクタンス要素あるいはチップインダクタを有することにより、EBG構造を大きくすることなくインダクタンスを増大させている。具体的には、金属パッチと金属プレーン層の間にスパイラルインダクタなどのインダクタ要素を配置した中間層を設け、金属パッチとインダクタ要素と金属プレーンをビアで接続した構造をとることでEBG構造を大きくすることなくインダクタンスを増大させることを可能にしている。
また、特許文献2には、比較的大きな範囲の周波数に渡った使用のための周期的な電磁的構造体が開示されている。具体的には、電磁的構造体が平坦なシートから延びる金属の画鋲の形の突起物の2次元のアレイを有するようにしている。また、2層構造体として、低い画鋲と高い画鋲とを用いる形態も開示されている。
さらに、特許文献3では、表面電流を抑えたグランドプレーンを提供すること等を課題としている。具体的には、上面金属パッチがメッシュ内でプレートの上方にそれと重なり合って設けられ、プレートから薄い誘電体スペーサで隔てられているグランドプレーンメッシュが開示されている。
特開2006−253929号公報(第0012段落、図1) 特表2005−538629号公報(要約、第0031段落、第0054段落、図5,7,8) 特表2002−510886号公報(要約、第0003段落、第0039段落、図26)
しかしながら、特許文献1のように金属パッチ層と金属プレーン層の間に中間層を設ける分、構造全体の厚さが厚くなる課題がある。また、中間層を設ける場合、積層する層数が増えてしまうため製造コストが増加してしまうという課題もある。
本発明の第1の目的は、上記課題を解決するためになされたものである。より具体的には、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造を提供することにある。
本発明の第2の目的は、上記課題を解決するためになされたものである。より具体的には、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現したプリント基板を提供することにある。
上記課題を解決するための本発明の構造は、金属プレーンと、該金属プレーン上に設けられた誘電体層と、該誘電体層上に設けられた金属パッチと、該金属パッチ及び前記金属プレーンとを電気的に接続する第1ビア、第2ビア、及び第三3ビアと、を備え、前記金属パッチには、切り欠き部として設けられ、内部にパッチ側連結配線が設置されたパッチ側クリアランスが設けられ、該パッチ側クリアランスと対応して、前記金属プレーンには、切り欠き部として設けられ、内部にプレーン側連結配線が設置されたプレーン側クリアランスが形成され、前記金属プレーンと前記第1ビアの一端が接続され、該第1ビアの他端が前記パッチ側連結配線の一端に接続され、該パッチ側連結配線の他端が前記第2ビアの一端に接続され、該第2ビアの他端が前記プレーン側連結配線の一端に接続され、該プレーン側連結配線の他端が前記第3ビアの一端に接続され、該第3ビアの他端が前記金属パッチに接続されることにより、単位接続体が形成される、ことを特徴とする。
本発明の構造の好ましい態様においては、前記金属パッチが複数設けられ、該金属パッチごとに前記単位接続体が形成される。
本発明の構造の好ましい態様においては、隣接する2つの前記金属パッチを互いに90度回転した関係となるように配置する。
本発明の構造の好ましい態様においては、前記金属パッチの上に設けられた第2の誘電体層と、該第2の誘電体層の上に設けられる第2の金属プレーンと、をさらに有する。
本発明の構造の好ましい態様においては、前記パッチ側連結配線及び前記プレーン側連結配線の少なくとも一方がミアンダ配線である。
本発明の構造の好ましい態様においては、前記パッチ側連結配線及び前記プレーン側連結配線の少なくとも一方がスパイラルインダクタである。
本発明の構造の好ましい態様においては、前記パッチ側連結配線及び前記プレーン側連結配線の少なくとも一方にチップインダクタが直列に接続されている。
上記課題を解決するための本発明のプリント基板は、上記の構造を備えることを特徴とする。
本発明によれば、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造を提供することができる。より具体的には、層数を増やすことなく小さい実装面積でインダクタンス成分を増大させることができるため、広帯域なバンドギャップを有した構造を低コストかつ小型に実現することができる。
本発明によれば、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造を採用したプリント基板を提供することができる。より具体的には、層数を増やすことなく小さい実装面積でインダクタンス成分を増大させることができるため、広帯域なバンドギャップを有した構造を低コストかつ小型に実現することができ、こうした構造を採用したプリント基板を提供することができる。
以下、本発明の実施例につき説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。
図1は、本発明の構造の第1の実施例の平面図である。図2は、本発明の構造の第1の実施例の底面図である。図3は、図1,2のA−A’断面での断面図である。図1〜3は、本発明の構造としてEBG構造を採用した場合の一例であり、説明の便宜上、以後も本発明の構造の一例としてEBG構造について説明する。なお、EBG構造以外で本発明の構造が適用可能なものとしては、例えば左手系媒質を挙げることができる。
構造5aは、金属プレーン3と、金属プレーン3上に設けられた誘電体層1と、誘電体層1上に設けられた金属パッチ2と、金属パッチ2及び金属プレーン3とを電気的に接続する第1ビア4a、第2ビア4b、及び第三3ビア4cと、を備え、金属パッチ2には、切り欠き部として設けられ、内部にパッチ側連結配線11が設置されたパッチ側クリアランス10が設けられ、パッチ側クリアランス10と対応して、金属プレーン3には、切り欠き部として設けられ、内部にプレーン側連結配線12が設置されたプレーン側クリアランス13が形成され、金属プレーン3と第1ビア4aの一端が接続され、第1ビア4aの他端がパッチ側連結配線11の一端に接続され、パッチ側連結配線11の他端が第2ビア4bの一端に接続され、第2ビア4bの他端がプレーン側連結配線12の一端に接続され、プレーン側連結配線12の他端が第3ビア4cの一端に接続され、第3ビア4cの他端が金属パッチ2に接続されることにより、単位接続体9が形成されている。
構造5aでは、金属パッチ2と金属プレーン3間の電気的な接続経路を、金属プレーン3、第1ビア4a、パッチ側連結配線11、第2ビア4b、プレーン側連結配線12、第3ビア4c、及び金属パッチ2の順とすることで、単位接続体9における接続経路を長く取ることができるようになる。このため、層数を増やすことなくインダクタンス成分を増加させることが可能となる。また、中間層にインダクタを形成する場合に比べて、同等のインダクタンス成分を実現するために必要な実装面積を小さくすることができ、パッチサイズの小型化が可能となる。その結果、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造5aを提供することができる。
構造5aにおいては、金属パッチ2が複数設けられ、金属パッチ2ごとに単位接続体9が形成されている。金属パッチ2を複数設けて単位接続体9の数を多くすることにより、本発明の効果をより効率的に奏することができるようになる。ただし、金属パッチ2は1つだけであってもよい。金属パッチ2が1つだけの場合でも本発明の効果を有効に奏することができる。
構造5aにおいては、プレーン側クリアランス13の中に、金属プレーン3と電気的に絶縁された一つのプレーン側連結配線12が設置されているが、プレーン側連結配線12は複数設けてもよい。同様に、パッチ側クリアランス10の中に、金属パッチ2と電気的に絶縁された一つのパッチ側連結配線11が設置されているが、パッチ側連結配線11も複数設けてもよい。プレーン側連結配線12及びパッチ側連結配線11を複数設けることにより、ビアの数も適宜増やせばよい。また、金属パッチ2には一つのパッチ側クリアランス10が設けられ、これに対応して金属プレーン3にも一つのプレーン側クリアランス13が設けられているが、パッチ側クリアランス10及びプレーン側クリアランス13もそれぞれ複数設けてもよい。さらに、単位接続体9においては、パッチ側連結配線11及びプレーン側連結配線12ともに、それぞれの端部に第1ビア4a、第2ビア4b、第3ビア4cがそれぞれ接続されているが、こうした接続は、必ずしも端部で行う必要はない。例えば、パッチ側連結配線11の端部を少し余らせた状態で、第1ビア4a及び第2ビア4bをそれぞれパッチ側連結配線11に接続してもよい。また、プレーン側連結配線12の端部を少し余らせた状態で、第2ビア4b、第3ビア4cをそれぞれプレーン側連結配線12に接続してもよい。こうした設計のバリエーションは、他の実施例においても同様に適用することができる。
図4は、本発明の構造の第2の実施例の平面図である。図5は、本発明の構造の第2の実施例の底面図である。図6は、図4,5のB−B’断面での断面図である。図7は、本発明の構造の第2の実施例の等価回路を示した回路図である。
構造5bは、金属プレーン3と第1ビア4aの一端が接続され、第1ビア4aの他端がパッチ側連結配線11の一端に接続され、パッチ側連結配線11の他端が第2ビア4bの一端に接続され、第2ビア4bの他端がプレーン側連結配線12の一端に接続され、プレーン側連結配線12の他端が第3ビア4cの一端に接続され、第3ビア4cの他端が金属パッチ2に接続されることにより、単位接続体9が形成されている。この点において、構造5bは構造5aと同様である。
構造5bにおいては、隣接する2つの金属パッチ2を互いに90度回転した関係となるように配置している。これを、図4を用いて説明すると、金属パッチ2aのパッチ側クリアランス10aと金属パッチ2bのパッチ側クリアランス10bとが互いに垂直になるように、隣接する金属パッチ2aと金属パッチ2bとが配置されている。同様に、金属パッチ2aのパッチ側クリアランス10aと金属パッチ2cのパッチ側クリアランス10cとが互いに垂直になるように、隣接する金属パッチ2aと金属パッチ2cとが配置されている。こうした配置を採用する意義については後述する。
構造5bにおいては、誘電体層1の表層に正方形形状の金属パッチ2が、裏面には金属プレーン3が配置されており、誘電体層1を貫通して表面と裏面を電気的に接続するビアが複数設けられている。具体的には、ビアは、第1ビア4a、第2ビア4b、第3ビア4cの3つを用いている。図4に示すとおり、金属パッチ2にはパッチ側クリアランス10が設けられておりパッチ側クリアランス10の内部にはパッチ側連結配線11が配置されている。また図5に示すとおり、金属プレーン3にはプレーン側クリアランス13が設けられておりプレーン側クリアランス13の内部にはプレーン側連結配線12が配置されている。金属パッチ2とプレーン側連結配線12、プレーン側連結配線12とパッチ側連結配線11、パッチ側連結配線11と金属プレーン3は、それぞれ第1ビア4a、第2ビア4b、第3ビア4cによって電気的に接続されている。そして、パッチ側連結配線11、プレーン側連結配線12、第1ビア4a、第2ビア4b、及び第3ビア4cが、金属パッチ2と金属プレーン3とを電気的に接続する単位接続体9として機能するように構成されている。
構造5bの単位接続体9は、金属パッチ2、パッチ側クリアランス10、パッチ側連結配線11、プレーン側クリアランス13、プレーン側連結配線12、及びこれらを接続する第1ビア4a、第2ビア4b、第3ビア4cを含んでいる。構造5bは、図4に示すとおり、単位接続体9が隣接する単位接続体9と等間隔になるように周期的に多数配置されている。そして、最も近接する単位接続体9は互いに誘電体層1の面直方向を回転軸として90度回転した関係になるように配置され、次に近接する単位接続体9は互いに誘電体層1面直方向を回転軸として180度回転した関係になるように配置された構造をとる。
構造5bの基本的な動作原理を説明する。本発明の構造の第2の実施例では、隣接する金属パッチ2a,2b(又は金属パッチ2a,2c)の間に生じるキャパシタンス成分Cと、単位接続体9が形成する金属パッチ2と金属プレーン3間のインダクタンス成分Lとが周期的に配列することで、図7に示す等価回路を構成する。図7におけるLm、Cmは、それぞれ金属パッチ2における寄生インダクタンスと、金属パッチ2及び金属プレーン3の間に生じる寄生キャパシタンスとを表す。ここで、図7の等価回路における電圧、電流を下記式(1)のようにおいた場合、回路の共振周波数付近の周波数において伝播定数γが虚数となり、電圧、電流が指数関数的に減衰するためバンドギャップとして機能する。なお下記式(1)において、xは、金属プレーン3と平行な方向にx軸を取ったときのその軸上の位置を示す。
Figure 0005136131
構造5bにおいて、バンドギャップが生じる周波数は回路の共振周波数で決まる。このため、隣接する金属パッチ2a,2b(又は金属パッチ2a,2c)間の間隔を変更することでキャパシタンス成分Cを調整する、もしくはパッチ側連結配線11の長さや幅、プレーン側連結配線12の長さや幅、第1ビア4a、第2ビア4b、第3ビア4cのそれぞれ長さや幅、を変更することで金属パッチ2と金属プレーン3間のインダクタンス成分Lを調整する、等の方法によりバンドギャップが生じる周波数を制御することができる。
また、構造5bにおいて、バンドギャップが生じる周波数帯域を広帯域にするには金属パッチ2と金属プレーン3間のインダクタンス成分Lを大きくすればよい。構造5bでは、金属パッチ2と金属プレーン3間の接続経路を、第1ビア4a、パッチ側連結配線11、第2ビア4b、プレーン側連結配線12、及び第3ビア4cとすることで長く取ることができ、層数を増やすことなくインダクタンス成分を増加させることが可能である。
構造5bにおいては、金属パッチ2の形状を正方形としているが、4回回転対称性をもった形状であればどのような形状の金属パッチでも本発明の本質的な効果になんら影響を与えない。また構造5bにおいて、パッチ側連結配線11及びプレーン側連結配線12を直線配線としたが、各ビア間の電気的な接続がなされていれば、曲線などの配線でも同様の効果を得ることができる。
構造5bにおける単位接続体9は、誘電体層1面直方向を軸とする回転対称性を持っていない。しかし構造5bは、最も近接する単位接続体9は互いに誘電体層1面直方向を回転軸として90度回転した関係になるように配置され、次に近接する単位接続体9は互いに誘電体層1面直方向を回転軸として180度回転した関係になるように配置されている。これによって、隣接する単位構造体9及び対角線上に位置する単位構造体9の4つで構造全体として4回回転対称性を有している。このため、構造5bで生じるバンドギャップは単位構造体9の対称性に依存せず常に4回回転対称性を有する。したがって、本発明の第2の実施例によれば、例えば、図4のB−B’に平行方向の波数ベクトルを持った電磁波と、B−B’に垂直方向の波数ベクトルを持った電磁波は、同一の周波数帯にバンドギャップを持つため、異方性の比較的小さい特性を実現することができる。異方性が小さいことは伝播方向が特定できないノイズ等を抑制するフィルターとして応用する場合に非常に重要である。このように、構造5bの採用により、バンドギャップの面内異方性がインダクタンス要素の面内異方性に依存しないEBG構造を提供することができ、その結果、広帯域かつ異方性の小さいバンドギャップを有したEBG構造を低コストに提供することができる。
図8は、本発明の構造の第3の実施例の平面図である。図9は、本発明の構造の第3の実施例の底面図である。
構造5cは、パッチ側連結配線11及びプレーン側連結配線12がミアンダ配線である。なお、構造5cでは、パッチ側連結配線11及びプレーン側連結配線12のいずれもがミアンダ配線であるが、本発明においては、少なくともいずれか一方がミアンダ配線であればよい。
構造5cは、上述のとおり、パッチ側連結配線11とプレーン側連結配線12として図8、図9のようにミアンダ配線を採用してインダクタンス成分Lを増加させた構造である。ミアンダ配線を採用することにより、同一の単位構造実装面積でより大きなインダクタンス成分Lを実現することができ、広帯域なバンドギャップを有する小型のEBG構造を提供することができる。
図10は、本発明の構造の第4の実施例の平面図である。図11は、本発明の構造の第4の実施例の底面図である。
構造5dは、パッチ側連結配線11及びプレーン側連結配線12がスパイラルインダクタである。なお、構造5dでは、パッチ側連結配線11及びプレーン側連結配線12のいずれもがスパイラルインダクタであるが、本発明においては、少なくともいずれか一方がスパイラルインダクタであればよい。
構造5dは、パッチ側連結配線11とプレーン側連結配線12として図10、図11のようにスパイラルインダクタを採用してインダクタンス成分Lを増加させた構造である。スパイラルインダクタを採用することにより、同一の単位構造実装面積でより大きなインダクタンス成分Lを実現することができ、広帯域なバンドギャップを有する小型のEBG構造を提供することができる。
なお、構造5c,5dにおいては、パッチ側クリアランス10、プレーン側クリアランス13の両方にミアンダ配線を採用した場合と、両方にスパイラルインダクタを採用した場合を示したが、例えばパッチ側クリアランス10にはミアンダ配線を採用し、プレーン側クリアランス13にはスパイラルインダクタを採用するような組み合わせも考えられる。
図12は、本発明の構造の第5の実施例の平面図である。図13は、本発明の構造の第5の実施例の底面図である。
構造5eは、パッチ側連結配線11及びプレーン側連結配線12にチップインダクタが直列に接続されている。なお、構造5eでは、パッチ側連結配線11及びプレーン側連結配線12のいずれもにチップインダクタが直列に接続されているが、本発明においては、少なくともいずれか一方にチップインダクタが直列に接続されていればよい。
構造5eは、上述のとおり、パッチ側連結配線11とプレーン側連結配線12に、図12、図13のようにチップインダクタを直列に挿入することでインダクタンス成分Lを増加させた構造である。チップインダクタを採用することにより、同一の単位構造実装面積でより大きなインダクタンス成分Lを実現することができ、広帯域なバンドギャップを有する小型のEBG構造を提供することができる。
図14は、本発明の構造の第6の実施例の断面図である。
構造5fは、金属パッチ2の上に設けられた第2の誘電体層14と、第2の誘電体層14の上に設けられる第2の金属プレーン15と、をさらに有する。
構造5fは、第1〜第5の実施例の構造において金属パッチ2の上にさらに第2の誘電体層14を配置し、第2の誘電体層14の金属パッチ2と面していない面に第2の金属プレーン15が配置された構造である。構造5fでは、金属プレーン3と第2の金属プレーン15との間を伝播する平行平板モードの電磁波と、金属プレーン3と金属パッチ2との間を伝播する電磁波との間に、モード結合が生じることにより、バンドギャップをより広帯域にすることができる。また構造5fによれば、例えばプリント基板やデバイスパッケージ基板において、金属プレーン3と第2の金属プレーン15をそれぞれ電源プレーンとグランドプレーンとして使用する場合に、電源プレーンとグランドプレーン間に伝播するノイズの伝播を抑制することができる。
図15は、本発明のプリント基板の第1の実施例の平面図である。
プリント基板6は、構造5aを備えている。具体的には、プリント基板6においては、デジタル系回路16とアナログ系回路17とが隣り合って配置されており、デジタル系回路16とアナログ系回路17との間に、構造5aが設けられている。これにより、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造を採用したプリント基板6を提供することができる。より具体的には、層数を増やすことなく小さい実装面積でインダクタンス成分を増大させることができるため、広帯域なバンドギャップを有した構造5aを低コストかつ小型に実現することができ、こうした構造5aを採用したプリント基板6を提供することができる。
図16は、本発明のプリント基板の第2の実施例の平面図である。図17は、図16のC−C’断面での断面図である。図16においては、プリント基板7は、構造5fを備えるものであるが、説明の便宜から、第2の金属プレーン15を透視して、複数の、金属パッチ2、第1ビア4a、第2ビア4b、第3ビア4c、パッチ側クリアランス10、及びパッチ側連結配線11を示している。
プリント基板7は、構造5fを備えている。具体的には、プリント基板7においては、共通のグランドプレーン及び電源プレーンを使用するデジタル系回路20とアナログ系回路21とが隣り合って配置されており、デジタル系回路20とアナログ系回路21との間に、構造5fが設けられている。これにより、層数を増やすことなくインダクタンス成分を増加させることで広帯域なバンドギャップを低コストかつ小型に実現した構造を採用したプリント基板7を提供することができる。より具体的には、層数を増やすことなく小さい実装面積でインダクタンス成分を増大させることができるため、広帯域なバンドギャップを有した構造5fを低コストかつ小型に実現することができ、こうした構造5fを採用したプリント基板7を提供することができる。
本発明の構造の第1の実施例の平面図である。 本発明の構造の第1の実施例の底面図である。 図1,2のA−A’断面での断面図である。 本発明の構造の第2の実施例の平面図である。 本発明の構造の第2の実施例の底面図である。 図4,5のB−B’断面での断面図である。 本発明の構造の第2の実施例の等価回路を示した回路図である。 本発明の構造の第3の実施例の平面図である。 本発明の構造の第3の実施例の底面図である。 本発明の構造の第4の実施例の平面図である。 本発明の構造の第4の実施例の底面図である。 本発明の構造の第5の実施例の平面図である。 本発明の構造の第5の実施例の底面図である。 本発明の構造の第6の実施例の断面図である。 本発明のプリント基板の第1の実施例の平面図である。 本発明のプリント基板の第2の実施例の平面図である。 図16のC−C’断面での断面図である。
符号の説明
1 誘電体層
2,2a,2b,2c 金属パッチ
3 金属プレーン
4a 第1ビア
4b 第2ビア
4c 第3ビア
5a,5b,5c,5d,5e,5f 構造
6,7 プリント基板
9 単位接続体
10,10a,10b,10c パッチ側クリアランス
11 パッチ側連結配線
12 プレーン側連結配線
13 プレーン側クリアランス
14 第2の誘電体層
15 第2の金属プレーン
16,20 デジタル系回路
17,21 アナログ系回路

Claims (9)

  1. 第1の層に配置されている第1導体と、
    前記第1の層とは異なる第2の層に位置し、前記第1導体に対向する領域に少なくとも一部が設けられている金属プレーンと、
    前記第1導体に設けられた第1開口部の内部に配置された第1連結配線と、
    前記金属プレーンに設けられた第2開口部の内部に配置された第2連結配線と、
    前記金属プレーンと前記第1連結配線とを接続する第1ビアと、
    前記第1連結配線と前記第2連結配線とを接続する第2ビアと、
    前記第2連結配線と前記第1導体とを接続する第3ビアとを備えることを特徴とする構造。
  2. 前記金属プレーンには、前記第2開口部及び前記第2連結配線が繰り返し配置され、
    それぞれの前記第2連結配線に対応して、前記第1導体、前記第1連結配線、前記第1ビア、前記第2ビア及び前記第3ビアが設けられている、請求項1に記載の構造。
  3. 隣接する2つの前記第1導体を互いに90度回転した関係となるように配置する、請求項2に記載の構造。
  4. 前記第1導体の形状が4回回転対称性をもった形状である、請求項1〜3のいずれか1項に記載の構造。
  5. 前記第1導体の上に設けられた第2の誘電体層と、該第2の誘電体層の上に設けられる第2の金属プレーンと、をさらに有する請求項1〜のいずれか1項に記載の構造。
  6. 前記第1連結配線及び前記第2連結配線の少なくとも一方がミアンダ配線である、請求項1〜のいずれか1項に記載の構造。
  7. 前記第1連結配線及び前記第2連結配線の少なくとも一方がスパイラルインダクタである、請求項1〜のいずれか1項に記載の構造。
  8. 前記第1連結配線及び前記第2連結配線の少なくとも一方にチップインダクタが直列に接続されている、請求項1〜のいずれか1項に記載の構造。
  9. 請求項1〜に記載の構造を備えることを特徴とするプリント基板。
JP2008067571A 2008-03-17 2008-03-17 構造、プリント基板 Expired - Fee Related JP5136131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008067571A JP5136131B2 (ja) 2008-03-17 2008-03-17 構造、プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008067571A JP5136131B2 (ja) 2008-03-17 2008-03-17 構造、プリント基板

Publications (2)

Publication Number Publication Date
JP2009224567A JP2009224567A (ja) 2009-10-01
JP5136131B2 true JP5136131B2 (ja) 2013-02-06

Family

ID=41241040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067571A Expired - Fee Related JP5136131B2 (ja) 2008-03-17 2008-03-17 構造、プリント基板

Country Status (1)

Country Link
JP (1) JP5136131B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598262A (zh) * 2009-11-10 2012-07-18 日本电气株式会社 半导体装置和噪声抑制方法
KR101044203B1 (ko) 2009-11-18 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US20130107491A1 (en) * 2010-07-12 2013-05-02 Masaharu Imazato Electronic apparatus
JP5997561B2 (ja) 2012-09-25 2016-09-28 キヤノン株式会社 メタマテリアル

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3465513B2 (ja) * 1997-01-22 2003-11-10 株式会社村田製作所 共振器
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
JP2006253929A (ja) * 2005-03-09 2006-09-21 Mitsubishi Electric Corp Ebgマテリアル

Also Published As

Publication number Publication date
JP2009224567A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
US8779874B2 (en) Waveguide structure and printed-circuit board
JP6252699B2 (ja) 伝送線路およびフラットケーブル
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
WO2010029770A1 (ja) 構造体、アンテナ、通信装置、及び電子部品
JPWO2014156422A1 (ja) 樹脂多層基板および電子機器
JP4815535B2 (ja) 伝送線路
WO2011152054A1 (ja) 配線基板及び電子装置
JP5660123B2 (ja) 構造体、配線基板および配線基板の製造方法
US20150318595A1 (en) Transmission line and electronic device
JP2009054876A (ja) プリント配線板
JP5136131B2 (ja) 構造、プリント基板
JP2013058585A (ja) 多層プリント配線板
JP6123802B2 (ja) 構造体及び配線基板
WO2010044276A1 (ja) 構造体、電子装置、及び配線基板
US9590288B2 (en) Multilayer circuit substrate
JP4660738B2 (ja) プリント配線板及び電子機器
US9929455B2 (en) Electronic circuit
US10856405B2 (en) 3D electromagnetic bandgap circuit
WO2012042711A1 (ja) 配線基板及び電子装置
JP6565938B2 (ja) 構造体および配線基板
JP5964785B2 (ja) 高周波伝送線路
US9526165B2 (en) Multilayer circuit substrate
JP2012257084A (ja) Ebg構造及びプリント基板
JP6013280B2 (ja) 高周波伝送線路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees