CN102238807A - 布线电路板及其制造方法 - Google Patents
布线电路板及其制造方法 Download PDFInfo
- Publication number
- CN102238807A CN102238807A CN2011101053996A CN201110105399A CN102238807A CN 102238807 A CN102238807 A CN 102238807A CN 2011101053996 A CN2011101053996 A CN 2011101053996A CN 201110105399 A CN201110105399 A CN 201110105399A CN 102238807 A CN102238807 A CN 102238807A
- Authority
- CN
- China
- Prior art keywords
- circuit
- mentioned
- wiring pattern
- wiring
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 5
- 239000000725 suspension Substances 0.000 abstract description 22
- 230000005540 biological transmission Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 gold or aluminium Chemical class 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
本发明涉及布线电路板及其制造方法。在悬挂主体部之上形成基底绝缘层。在基底绝缘层之上并列形成有读取用布线图案、写入用布线图案以及接地图案。在基底绝缘层之上以覆盖读取用布线图案、写入用布线图案以及接地图案的方式形成有第1覆盖绝缘层。在第1覆盖绝缘层之上,在写入用布线图案的上方的区域形成有接地层。在第1覆盖绝缘层上以覆盖接地层的方式形成有第2覆盖绝缘层。
Description
技术领域
本发明涉及布线电路板及其制造方法。
背景技术
在硬盘驱动装置等驱动装置中采用驱动器。这种驱动器具有以可旋转的方式设在旋转轴上的臂和安装在臂上的磁头用的悬挂基板。悬挂基板是用于将磁头定位在磁盘的期望轨道上的布线电路板。
图11是以往的悬挂基板(例如,参照日本特开2004-133988号公报)的纵剖图。
在该悬挂基板910上,在金属基板902之上形成有第1绝缘层904。在第1绝缘层904之上以分开距离L1的方式形成有写入用布线图案W12和读取用布线图案R12。
在第1绝缘层904之上,以覆盖写入用布线图案W12和读取用布线图案R12的方式形成有第2绝缘层905。在第2绝缘层905之上,在读取用布线图案R12的上方位置形成有写入用布线图案W11,在写入用布线图案W12的上方位置形成有读取用布线图案R11。
位于上方和下方的读取用布线图案R11和写入用布线图案W12之间的距离以及位于上方和下方的读取用布线图案R12和写入用布线图案W11之间的距离均为L12。
在具有上述结构的悬挂基板910上,写入用布线图案W11、W12和读取用布线图案R11之间的距离与写入用布线图案W11、W12和读取用布线图案R12之间的距离分别大致相等。由此,可以认为,在写入电流流经写入用布线图案W11、W12的情况下,在读取用布线图案R11、R12上产生的感应电动势的大小大致相等。因此,能够降低写入用布线图案W11、W12与读取用布线图案R11、R12之间的串扰。
近年来,由于磁盘的记录密度的提高和PMR(垂直磁记录)方式的导入等,在写入时需要较大的电流。由此,要求磁头和悬挂基板的布线图案的低阻抗化。
发明内容
本发明的目的在于,提供一种能降低布线图案的特性阻抗的布线电路板及其制造方法。
(1)本发明的一技术方案的布线电路板包括:金属支承基板;基底绝缘层,其形成于金属支承基板之上;第1布线图案和第2布线图案,其形成于基底绝缘层之上,用于构成信号线路对;覆盖绝缘层,其以覆盖第1布线图案和第2布线图案的至少一部分的方式形成于基底绝缘层之上;接地层,其以位于第1布线图案和第2布线图案的上方的方式设在覆盖绝缘层之上;第1布线图案具有第1线路和第2线路,第2布线图案具有第3线路和第4线路,第1线路的一端部和第2线路的一端部彼此电连接,并且,第1线路的另一端部和第2线路的另一端部彼此电连接,第3线路的一端部和第4线路的一端部彼此电连接,并且,第3线路的另一端部和第4线路的另一端部彼此电连接,第1线路和第2线路中的任意一个线路配置在第3线路和第4线路之间,第3线路和第4线路中的任意一个线路配置在第1线路和第2线路之间。
在该布线电路板上,第1布线图案的第1线路和第2线路中的任意一个线路配置在第2布线图案的第3线路和第4线路之间,第2布线图案的第3线路和第4线路中的任意一个线路配置在第1布线图案的第1线路和第2线路之间。在这种情况下,第1线路的一侧面和另一侧面以及第2线路的一侧面和另一侧面中的3个侧面,与第3线路的一侧面和另一侧面以及第4线路的一侧面和另一侧面中的3个侧面彼此相对。由此,第1布线图案和第2布线图案的相面对面积增大。因此,第1布线图案和第2布线图案间的电容增大。结果,降低了第1布线图案和第2布线图案的特性阻抗。
另外,第1布线图案和第2布线图案隔着基底绝缘层与金属支承基板相对,隔着覆盖绝缘层与接地层相对。由此,第1布线图案和第2布线图案间的电容进一步增大。结果,能进一步降低第1布线图案和第2布线图案的特性阻抗。
(2)布线电路板也可以设有:第1交叉区域,第1布线图案的第1线路或第2线路和第2布线图案的第3线路或第4线路,在该第1交叉区域相交叉;第2交叉区域,第1布线图案的第1线路或第2线路和第2布线图案的第3线路或第4线路,在该第2交叉区域相交叉;第1布线图案的第1线路或第2线路的配置在第1交叉区域中的部分被截断,第2布线图案的第3线路或第4线路的配置在第1交叉区域中的部分以穿过第1布线图案的第1线路或第2线路的被截断的部分之间的方式配置在基底绝缘层之上,覆盖绝缘层包括第1覆盖部,该第1覆盖部具有第1通孔和第2通孔,该第1覆盖部在第1交叉区域中以覆盖第1布线图案和第2布线图案的方式设置,接地层具有第1连接区域,该第1连接区域设在第1覆盖部之上,与接地层的其他区域电分离,第1布线图案的第1线路或第2线路的被截断的部分中的一方穿过第1覆盖部的第1通孔与第1连接区域电连接,第1布线图案的第1线路或第2线路的被截断的部分中的另一方穿过第1覆盖部的第2通孔与第1连接区域电连接。
在这种情况下,在第1交叉区域中,能够在维持第1布线图案的第1线路和第2线路的电连接性的同时使第1布线图案的第1线路或第2线路与第2布线图案的第3线路或第4线路相交叉。因此,能够以简单的结构将第1~第4线路配置在期望的位置。
另外,在第1交叉区域中,第1布线图案的第1线路或第2线路的被截断的部分通过作为接地层中一部分的第1连接区域电连接,所以不需要另外形成其他层,因而能抑制制造工序的复杂化。
(3)覆盖绝缘层包括第2覆盖部,该第2覆盖部具有第3通孔和第4通孔,该第2覆盖部在第2交叉区域中以覆盖第1布线图案和第2布线图案的方式设置,接地层还包括第2连接区域,该第2连接区域设在第2覆盖部之上,与接地层的其他区域电分离,第2布线图案的第3线路或第4线路的配置在第2交叉区域中的部分被截断,第1布线图案的第1线路或第2线路的配置在第2交叉区域中的部分以穿过第2布线图案的第3线路或第4线路的被截断的部分之间的方式配置在基底绝缘层之上,第2布线图案的第3线路或第4线路的被截断的部分的一方穿过第2覆盖部的第3通孔与第2连接区域电连接,第2布线图案的第3线路或第4线路的被截断的部分的另一方穿过第2覆盖部的第4通孔与第2连接区域电连接。
在这种情况下,在第2交叉区域中,能够在维持第2布线图案的第3线路和第4线路的电连接性的同时使第2布线图案的第3线路或第4线路与第1布线图案的第1线路或第2线路相交叉。因此,能够以简单的结构将第1~第4线路配置在期望的位置。
另外,在第2交叉区域中,第2布线图案的第3线路或第4线路的被截断的部分穿过作为接地层中一部分的第2连接区域电连接,所以不需要另外形成其他层,因而能抑制制造工序的复杂化。
另外,在第1交叉区域和第2交叉区域中,以同样的结构将第1布线图案的第1线路或第2线路的被截断的部分和第2布线图案的第3线路或第3线路的被截断的部分相连接,因此,能够确保第1布线图案与第2布线图案的平衡性。结果,能够在第1布线图案和第2布线图案中获得良好的传输特性。
(4)接地层的除了第1连接区域和第2连接区域之外的区域也可以与金属支承基板电连接。在这种情况下,能够防止接地层带电。由此,能够防止第1布线图案和第2布线图案上的传输特性的劣化。
(5)覆盖绝缘层的厚度也可以小于基底绝缘层的厚度。在这种情况下,通过减小覆盖绝缘层的厚度,而使接地层与第1布线图案之间的距离和接地层与第2布线图案之间的距离变小。由此,能够进一步降低第1布线图案和第2布线图案的特性阻抗。另外,在于基底绝缘层上形成有其他布线图案的情况下,通过在维持基底绝缘层的厚度的同时减小覆盖绝缘层的厚度,能够不降低其他布线图案的特性阻抗而降低第1布线图案和第2布线图案的特性阻抗。
(6)布线电路板还可以具有:第5线路,其自第1线路的一端部或第2线路的一端部分支出来;第6线路,其自第1线路的另一端部或第2线路的另一端部分支出来;第7线路,其自第3线路的一端部或第4线路的一端部分支出来;第8线路,其自第3线路的另一端部或第4线路的另一端部分支出来;第5线路的宽度和第6线路的宽度分别是第1线路的宽度和第2线路的宽度的合计宽度,第7线路的宽度和第8线路的宽度分别是第3线路的宽度和第4线路的宽度的合计宽度。
在这种情况下,在第1布线图案中,第1线路和第2线路的一体性的特性阻抗与第5线路和第6线路的各自的特性阻抗相等。同样,在第2布线图案中,第3线路和第4线路的一体性的特性阻抗与第7线路和第8线路的各自的特性阻抗相等。由此,能够降低在第1布线图案和第2布线图案中的传输损失。
(7)本发明的另一技术方案的布线电路板的制造方法包括如下工序:在金属支承基板之上形成基底绝缘层的工序;在基底绝缘层之上形成用于构成信号线路对的第1布线图案和第2布线图案的工序;在基底绝缘层之上以覆盖第1布线图案和第2布线图案的至少一部分的方式形成覆盖绝缘层的工序;在覆盖绝缘层之上以位于第1布线图案和第2布线图案的上方的方式形成接地层的工序;其中,形成第1布线图案和第2布线图案的工序中,包括以下述方式在基底绝缘层上形成第1布线图案和第2布线图案的工序:第1布线图案由第1线路和第2线路构成,并且,第2布线图案由第3线路和第4线路构成,第1线路的一端部和第2线路的一端部彼此电连接,第1线路的另一端部和第2线路的另一端部彼此电连接,第3线路的一端部和第4线路的一端部彼此电连接,第3线路的另一端部和第4线路的另一端部彼此电连接,第1布线图案的第1线路和第2线路的任意一个线路位于第2布线图案的第3线路和第4线路之间,第2布线图案的第3线路和第4线路的任意一个线路位于第1布线图案的第1线路和第2线路之间。
在该制造方法中,第1布线图案的第1线路和第2线路的任意一个线路配置在第2布线图案的第3线路和第4线路之间,第2布线图案的第3线路和第4线路的任意一个线路配置在第1布线图案的第1线路和第2线路之间。在这种情况下,第1线路的一侧面和另一侧面以及第2线路的一侧面和另一侧面中的3个侧面,与第3线路的一侧面和另一侧面以及第4线路的一侧面和另一侧面中的3个侧面彼此相对。由此,第1布线图案和第2布线图案的相面对面积增大。因此,第1布线图案和第2布线图案的电容增大。结果,能降低第1布线图案和第2布线图案的特性阻抗。
另外,第1布线图案和第2布线图案隔着基底绝缘层与金属支承基板相对,并隔着覆盖绝缘层与接地层相对。由此,第1布线图案和第2布线图案的电容进一步增大。结果,能进一步降低第1布线图案和第2布线图案的特性阻抗。
采用本发明,能够降低第1布线图案和第2布线图案的特性阻抗。
附图说明
图1是本发明的一实施方式的悬挂基板的俯视图,
图2是表示写入用布线图案的结构的示意图,
图3是图1的悬挂基板的A-A剖视图,
图4的(a)、(b)是表示图2的交叉区域的详细情况的俯视图和剖视图,
图5的(a)、(b)是示意性地表示写入用布线图案的线路的连结部分的俯视图,
图6的(a)~(c)是表示悬挂基板的制造工序的纵剖视图,
图7的(a)、(b)是表示悬挂基板的制造工序的纵剖视图,
图8的(a)、(b)是表示悬挂基板的制造工序的纵剖视图,
图9是表示写入用布线图案的另一结构例的图,
图10是表示写入用布线图案的又一结构例的图,
图11是以往的悬挂基板的纵剖视图。
具体实施方式
下面,参照附图来说明本发明的一实施方式的布线电路板及其制造方法。以下,作为本发明的一实施方式的布线电路板,对于硬盘驱动装置的驱动器所使用的悬挂基板的构造及其制造方法进行说明。
(1)悬挂基板的构造
图1是本发明的一实施方式的悬挂基板的顶视图。如图1所示,悬挂基板1具有由金属制的长条状基板形成的悬挂主体部10。在悬挂主体部10上形成有多个孔部H。在悬挂主体部10上,如粗的虚线所示,形成有写入用布线图案W1、W2、读取用布线图案R1、R2以及接地图案GN。写入用布线图案W1和写入用布线图案W2构成一对信号线路对。另外,读取用布线图案R1和读取用布线图案R2构成一对信号线路对。
在悬挂主体部10的前端部上通过形成U字形的开口部11而设置有磁头搭载部(以下称为舌部)12。在舌部12的端部上形成有5个电极焊盘21、22、23、24、25。
在悬挂主体部10的另一端部上形成有5个电极焊盘31、32、33、34、35。舌部12之上的电极焊盘21~24和悬挂主体部10的另一端部的电极焊盘31~34分别利用写入用布线图案W1、W2和读取用布线图案R1、R2电连接。另外,舌部12上的电极焊盘25与悬挂主体部10的另一端部的电极焊盘35利用接地图案GN电连接。如后述,接地图案GN与悬挂主体部10电连接。
在具有悬挂基板1的未图示的硬盘装置中,当针对磁盘进行信息的写入时,在一对写入用布线图案W1、W2中流动有电流。另外,当针对磁盘进行信息的读取时,在一对读取用布线图案R1、R2中流动有电流。
(2)写入用布线图案
接下来,说明写入用布线图案W1、W2的结构。图2是表示写入用布线图案W1、W2的结构的示意图。
如图2所示,写入用布线图案W1由线路LA1~LA5构成。线路LA1与电极焊盘21相连接,线路LA2与电极焊盘31相连接。
线路LA3、LA4的一端部与线路LA1一体化。线路LA3的另一端部与线路LA5的另一端部在交叉区域CN1中电连接。交叉区域CN1的详细情况见后述。线路LA4、LA5的另一端部与线路LA2一体化。
写入用布线图案W2由线路LB1~LB5构成。线路LB1与电极焊盘22相连接,线路LB2与电极焊盘32相连接。
线路LB3、LB4的一端部与线路LB1一体化。线路LB3的另一端部与线路LB5的一端部在交叉区域CN2中电连接。交叉区域CN2的详细情况见后述。线路LB4、LB5的另一端部与线路LB2一体化。
写入用布线图案W1的线路LA3、LA4和写入用布线图案W2的线路LB4、LB5彼此平行地配置,并且,线路LA3位于线路LB4、LB5之间,线路LB5位于线路LA3、LA4之间。写入用布线图案W1的线路LA3在交叉区域CN2中穿过写入用布线图案W2的线路LB3、LB5的端部之间并延伸,写入用布线图案W2的线路LB5在交叉区域CN1中穿过写入用布线图案W1的线路LA3、LA5的端部之间并延伸。
图3是图1的悬挂基板1的A-A剖视图。如图3所示,在悬挂主体部10之上形成有基底绝缘层41。在基底绝缘层41之上并列地形成有读取用布线图案R1、R2、写入用布线图案W1的线路LA3、LA4、写入用布线图案W2的线路LB4、LB5以及接地图案GN。接地图案GN穿过形成于基底绝缘层41中的通孔TH1与悬挂主体部10电连接。
在基底绝缘层41之上,以覆盖读取用布线图案R1、R2、写入用布线图案W1、W2以及接地图案GN的方式形成有第1覆盖绝缘层42。在第1覆盖绝缘层42之上的写入用布线图案W1、W2的上方的区域形成有接地层43。在第1覆盖绝缘层42之上以覆盖接地层43的方式形成有第2覆盖绝缘层44。
接地层43穿过形成于第1覆盖绝缘层42中的通孔TH2与接地图案GN电连接。由此,接地层43借助接地图案GN与悬挂主体部10电连接。另外,接地层43也可以不借助接地图案GN而与悬挂主体部10直接连接。
图4的(a)是表示图2的交叉区域CN1的详细情况的俯视图,图4的(b)是图4的(a)的B-B剖视图。
如图4的(a)和图4的(b)所示,在线路LB5的两侧配置有线路LA3的端部和线路LA5的端部。在线路LA3的端部和线路LA5的端部上分别设有圆形的连接部G1、G2。在连接部G1、G2之上的第1覆盖绝缘层42的部分分别形成有通孔H11、H12。以填埋第1覆盖绝缘层42的通孔H11、H12的方式分别形成有由例如铜构成的连接层T1、T2。
在接地层43上形成有环状的开口OP。由此,接地层43的与其他区域电分离的椭圆状的区域RG1被设置为自连接层T1之上延伸到连接层T2之上。由此,线路LA3、LA5借助连接层T1、T2分别与接地层43的区域RG1电连接。即,使线路LA3、LA5借助接地层43的区域GR1彼此电连接。
优选连接部G1的直径大于线路LA3的宽度,连接部G2的直径大于线路LA5的宽度。另外,优选连接层T1(通孔H11)的横截面上的直径大于线路LA3的宽度,连接层T2(通孔H12)的横截面上的直径大于线路LA5的宽度。由此,能够充分确保线路LA3、LA5之间的电连接性。
另外,优选连接层RG1的宽度WC在连接层T1、T2之间是固定的。在这种情况下,能够降低连接层RG1上的传输损失。
另外,连接部G1、G2的形状并不限定于圆形,也可以是椭圆形、三角形、四边形或者扇形等其他形状。另外,连接层T1、T2(通孔H11、H12)的横截面形状并不限定于圆形,也可以是椭圆形、三角形、四边形或者扇形等其他形状。另外,连接层RG1的形状并不限定于长圆形,也可以是长方形等其他形状。
另外,交叉区域CN2具有与交叉区域CN1同样的结构。即,线路LB3、LB5借助接地层43的与其他区域分离的区域RG1彼此电连接。
接下来,对于用于构成写入用布线图案W1、W2的各线路的宽度进行说明。图5的(a)示意性地表示写入用布线图案W1的线路LA1、LA3、LA4的连结部分,图5的(b)示意性地表示线路LA2、LA4、LA5的连结部分。
如图5的(a)和图5的(b)所示,写入用布线图案W1的线路LA1、LA2的宽度w1、w2彼此相等。线路LA3、LA4、LA5的宽度w3、w4、w5彼此相等且小于线路LA1、LA2的宽度w1、w2。
优选线路LA3、LA4、LA5的宽度w3、w4、w5分别为线路LA1、LA2的宽度w1、w2的1/2。在这种情况下,线路LA3、LA4、LA5上的特性阻抗与各线路LA1、LA2的特性阻抗大致相等。由此,能够降低写入用布线图案W1上的传输损失。
同样,写入用布线图案W2的线路LB1、LB2的宽度彼此相等。线路LB3、LB4、LB5的宽度彼此相等且小于线路LB1、LB2的宽度。
优选线路LB3、LB4、LB5的宽度分别为线路LB1、LB2的宽度的1/2。在这种情况下,线路LB3、LB4、LB5上的特性阻抗与各线路LB1、LB2的特性阻抗大致相等。由此,能够降低写入用布线图案W2上的传输损失。
另外,只要能够在写入用布线图案W1上获得良好的传输特性,还可以将线路LA1~LA5的宽度w1~w5设定为任意的值。同样,只要能够在写入用布线图案W2上获得良好的传输特性,还可以将线路LB1~LB5的宽度设定为任意的值。
(3)写入用布线图案W1、W2的特性阻抗
写入用布线图案W1、W2的电容越大,写入用布线图案W1、W2的特性阻抗越小。写入用布线图案W1与写入用布线图案W2的相面对面积越大,写入用布线图案W1、W2的电容越大。
即,写入用布线图案W1与写入用布线图案W2的相面对面积越大,写入用布线图案W1、W2的特性阻抗越小。
如图3所示,在本实施方式的悬挂基板1中,用于构成写入用布线图案W1的线路LA3、LA4和用于构成写入用布线图案W2的线路LB4、LB5彼此平行地配置,并且,线路LA3位于线路LB4、LB5之间,线路LB5位于线路LA3、LA4之间。在这种情况下,写入用布线图案W1的线路LA4的一侧面与写入用布线图案W2的线路LB5的一侧面彼此相对,写入用布线图案W2的线路LB5的另一侧面与写入用布线图案W1的线路LA3的一侧面彼此相对,写入用布线图案W1的线路LA3的另一侧面与写入用布线图案W2的线路LB4的一侧面彼此相对。如此,写入用布线图案W1的多个面与写入用布线图案W2的多个面彼此相对。
另一方面,在写入用布线图案W1、W2分别由1条线路构成的情况下,仅写入用布线图案W1的一侧面与写入用布线图案W2的一侧面彼此相对。因此,与写入用布线图案W1、W2分别由1条线路构成的情况相比,在本实施方式中,写入用布线图案W1和写入用布线图案W2的相面对面积整体上增大,从而减小了写入用布线图案W1、W2的特性阻抗。
另外,在本实施方式中,写入用布线图案W1、W2隔着第1覆盖绝缘层42与接地层43相对、隔着基底绝缘层41与悬挂主体部10相对。由此,进一步增大了写入用布线图案W1、W2的电容。结果,进一步减小了写入用布线图案W1、W2的特性阻抗。
另外,第1覆盖绝缘层42的厚度t1越小,接地层43与写入用布线图案W1、W2之间的距离越小,写入用布线图案W1、W2的电容越大。由此,写入用布线图案W1、W2的特性阻抗会变小。同样,基底绝缘层41的厚度t2越小,悬挂主体部10与写入用布线图案W1、W2之间的距离越小,写入用布线图案W1、W2的电容越大。由此,写入用布线图案W1、W2特性阻抗变小。
不过,若减小基底绝缘层41的厚度t2,则读取用布线图案R1、R2的特性阻抗也会变小。为了准确地自磁盘读取信息,要求在读取用布线图案R1、R2上具有比较大的特性阻抗。因此,为了在将读取用布线图案R1、R2的特性阻抗维持为适合读取来自磁盘的信息的值的同时充分减小写入用布线图案W1、W2的特性阻抗,优选使第1覆盖绝缘层42的厚度t1小于基底绝缘层41的厚度t2。
(4)悬挂基板的制造方法
接下来,说明悬挂基板1的制造方法。图6~图8是表示悬挂基板1的制造工序的纵剖视图。在此,对于图3中所示的写入用布线图案W1、W2的线路LA3、LA4、LB4、LB5及其周边部分(以下称为传输区域)的制造工序以及图4所示的交叉区域CN1的制造工序进行说明。图6的(a)~图8的(b)的上半部分表示传输区域的制造工序,下半部分表示交叉区域CN1的制造工序。另外,在图6~图8中省略对接地图案GN的图示。
首先,如图6的(a)所示,采用粘接剂,在由例如不锈钢构成的悬挂主体部10上层叠由例如聚酰亚胺构成的基底绝缘层41。
悬挂主体部10的厚度例如为5μm~50μm,优选为10μm~30μm。作为悬挂主体部10的材料,也可以代替不锈钢而采用铝等其他金属或合金等。
基底绝缘层41的厚度例如为1μm~15μm,优选为2μm~12μm。作为基底绝缘层41的材料,也可以代替聚酰亚胺而采用环氧等其他绝缘材料。
接下来,如图6的(b)所示,在基底绝缘层41上形成由例如铜构成的写入用布线图案W1、W2。在传输区域中,写入用布线图案W1的线路LA3、LA4和写入用布线图案W2的线路LB4、LB5彼此平行地配置,并且,线路LA3位于线路LB4、LB5之间,线路LB5位于线路LA3、LA4之间。
在交叉区域CN1中形成有写入用布线图案W1的线路LA3、LA5和写入用布线图案W2的线路LB5。在线路LA3、LA5的端部上形成有连接部G1、G2。
关于写入用布线图案W1、W2,例如可以采用半加成法来形成,也可以采用减成法等其他方法来形成。
写入用布线图案W1、W2的厚度例如为2μm~16μm,优选为3μm~13μm。另外,写入用布线图案W1、W2的线路LA1、LA2、LB1、LB2的宽度例如为5μm~250μm,优选为8μm~150μm。线路LA3~LA5、LB3~LB5的宽度例如为5μm~200μm,优选为8μm~100μm。连接部G1、G2的直径例如为30μm~300μm,优选为50μm~150μm。作为写入用布线图案W1、W2的材料,并不限定于铜,还可以采用金(Au)或铝等其他金属,或者铜合金或铝合金等合金。
接着,如图6的(c)所示,在基底绝缘层41之上以覆盖写入用布线图案W1、W2的方式形成由例如聚酰亚胺构成的第1覆盖绝缘层42。第1覆盖绝缘层42的厚度例如为3μm~26μm,优选为4μm~21μm。作为第1覆盖绝缘层42的材料,也可以代替聚酰亚胺而采用环氧等其他绝缘材料。
接着,如图7的(a)所示,在交叉区域CN1中,利用例如采用了激光的蚀刻或湿蚀刻,在线路LA3、LA5的连接部G1、G2之上的第1覆盖绝缘层42的部分上形成通孔H11、H12。通孔H11、H12的直径例如为20μm~200μm,优选为40μm~100μm。
接着,如图7的(b)所示,在交叉区域CN1中,以填埋第1覆盖绝缘层42的通孔H11、H12的方式分别形成由例如铜构成的连接层T1、T2。作为连接层T1、T2的材料,并不限定于铜,也可以采用金或铝等其他金属,或者铜合金或铝合金等合金。
接着,如图8的(a)所示,在第1覆盖绝缘层42之上,在写入用布线图案W1、W2的上方的区域形成由例如铜构成的接地层43。在这种情况下,在交叉区域CN1、CN2中,通过在接地层43上形成环状的开口OP而使接地层43的自连接层T1之上延伸到连接层T2上的区域RG1与接地层43的其他区域分离。接地层43的厚度例如为1μm~16μm,优选为2μm~13μm。接地层43的区域RG1的面积例如为3200μm2~180000μm2,优选为5000μm2~80000μm2,作为接地层43的材料,并不限定于铜,也可以采用金或铝等其他金属,或者铜合金或铝合金等合金。
另外,作为接地层43的材料,优选采用导电性比悬挂主体部10的材料的导电性高的材料。在这种情况下,能够在将读取用布线图案R1、R2的特性阻抗维持为适合读取来自磁盘的信息的值的同时,进一步充分地减小写入用布线图案W1、W2的特性阻抗。
接着,如图8的(b)所示,在第1覆盖绝缘层42之上以覆盖接地层43的方式形成由例如聚酰亚胺构成的第2覆盖绝缘层44。第2覆盖绝缘层44的厚度例如为3μm~26μm,优选为4μm~21μm。作为第2覆盖绝缘层44的材料,也可以代替聚酰亚胺而采用环氧等其他绝缘材料。如此,悬挂基板1得以完成。
(5)效果
在本实施方式的悬挂基板1中,在同一平面上,用于构成写入用布线图案W1的线路LA3、LA4和用于构成写入用布线图案W2的线路LB4、LB5彼此平行地配置,并且,线路LA3位于线路LB4、LB5之间,线路LB5位于线路LA3、LA4之间。由此,能够降低写入用布线图案W1、W2的特性阻抗。
另外,写入用布线图案W1、W2隔着第1覆盖绝缘层42与接地层43相对,隔着基底绝缘层41与悬挂主体部10相对。由此,进一步增大了写入用布线图案W1、W2的电容。结果,进一步减小了写入用布线图案W1、W2的特性阻抗。
另外,在本实施方式中,在交叉区域CN1中,写入用布线图案W1的线路LA3、LA5借助接地层43的区域RG1电连接,在交叉区域CN2中,写入用布线图案W2的线路LB3、LB5借助接地层43的区域RG1电连接。
在这种情况下,能够以穿过写入用布线图案W1的线路LA3、LA5之间的方式配置写入用布线图案W2的线路LB5,且能够以穿过写入用布线图案W2的线路LB3、LB5之间的方式配置写入用布线图案W1的线路LA3。由此,能够将写入用布线图案W1的线路LA3、LA4与写入用布线图案W2的线路LB4、LB5交替且平行地配置。因此,能够利用简单的结构,在确保电极焊盘21、31和电极焊盘22、32之间的电连接性的同时降低写入用布线图案W1、W2的特性阻抗。
另外,因为写入用布线图案W1的线路LA3、LA4和写入用布线图案W2的线路LB4、LB5分别借助接地层43的区域RG1相连接,所以与另外形成其他层的情况相比,能够抑制制造工序的复杂化。
另外,由于交叉区域CN1的结构与交叉区域CN2的结构相同,所以交叉区域CN1的传输损失与交叉区域CN2的传输损失大致彼此相等。因此,在写入用布线图案W1和写入用布线图案W2之间不会产生大的传输特性的差。结果,能够准确地进行向磁盘的写入动作。
另外,由于在写入用布线图案W1、W2的上方形成接地层43,所以,与在写入用布线图案W1、W2的下方形成接地层43的情况相比,写入用布线图案W1、W2上的信号的传输特性良好。假如在基底绝缘层41之上形成接地层43,在第1覆盖绝缘层42之上形成写入用布线图案W1、W2的话,在接地层43的开口OP之上,会在第1覆盖绝缘层42上产生凹凸。与之相随,在形成于第1覆盖绝缘层42之上的写入用布线图案W1、W2上会产生凹凸。因此,由于产生信号的反射等,会使写入用布线图案W1、W2上的信号的传输特性劣化。相对于此,通过在基底绝缘层41上形成写入用布线图案W1、W2,在第1覆盖绝缘层42之上形成接地层43,能够防止在写入用布线图案W1、W2上产生凹凸。由此,能够防止写入用布线图案W1、W2上的信号的传输特性的劣化。
(6)另一实施方式
(6-1)
也可以根据电极焊盘21、22、31、32的位置等来适当改变写入用布线图案W1、W2的结构和交叉区域的位置等。
图9是表示写入用布线图案W1、W2的另一结构例的图。在图9的例子中,写入用布线图案W2的线路LB4借助交叉区域CN3与线路LB6电连接。交叉区域CN3的结构与交叉区域CN1、CN2的结构相同。线路LB6与线路LB2一体化,另外,写入用布线图案W1的线路LA2与线路LA3相连接,且穿过写入用布线图案W2的线路LB4和线路LB6之间。
在这种情况下,可以在确保电极焊盘21、31和电极焊盘22、32之间的电连接性的同时降低写入用布线图案W1、W2的特性阻抗。
(6-2)
在上述实施方式中,在交叉区域CN1中,写入用布线图案W1的部分与接地层43的区域RG1电连接,在交叉区域CN2中,写入用布线图案W2的部分与接地层43的区域RG1电连接。但并不限定于此,在交叉区域CN1、CN2中,也可以是共用的写入用布线图案的部分与接地层43的区域RG1电连接。
图10是表示写入用布线图案W1、W2的又一结构例的图。在图10的例子中,在交叉区域CN1、CN2中,写入用布线图案W1的部分与接地层43的区域RG1电连接。详细而言,在交叉区域CN2中,写入用布线图案W1的线路LA3与接地层43的区域RG1电连接,并且,写入用布线图案W1的线路LA1、LA4与接地层43的区域RG1电连接。由此,写入用布线图案W1的线路LA1、LA3、LA4借助接地层43的区域RG1彼此电连接。
在这样的情况下,也能够在确保电极焊盘21、31和电极焊盘22、32之间的电连接性的同时降低写入用布线图案W1、W2的特性阻抗。
(6-3)
在上述实施方式中,在交叉区域CN1中,线路LA3、LA5借助接地层43的区域RG1彼此电连接,在交叉区域CN2中,线路LB3、LB5借助接地层43的区域RG1彼此电连接,但也可以采用其他方法将线路LA3、LA5彼此电连接,也可以采用其他方法将线路LB3、LB5彼此电连接。
例如,也可以借助悬挂主体部10的局部区域将线路LA3、LA5彼此电连接,也可以借助悬挂主体部10的局部区域将线路LB3、LB5彼此电连接。另外,也可以另外形成用于将线路LA3、LA5彼此电连接的其他导体层,也可以另外形成用于将线路LB3、LB5彼此电连接的其他导体层。
(7)技术方案的各构成元件与实施方式的各部件的对应关系
下面,对于技术方案的各构成元件与实施方式的各部件的对应的例进行说明,但本发明并不限定于下述的例。
在上述实施方式中,写入用布线图案W1是第1布线图案的例子,写入用布线图案W2是第2布线图案的例子,第1覆盖绝缘层42是覆盖绝缘层以及第1和第2覆盖部的例子。
另外,接地层43的区域RG1是第1和第2连接区域的例子,线路LA3、LA5是第1线路的例子,线路LA4是第2线路的例子,线路LB3、LB5是第3线路的例子,线路LB4是第4线路的例子,线路LA1是第5线路的例子,线路LA2是第6线路的例子,线路LB1是第7线路的例子,线路LB2是第8线路的例子,交叉区域CN1是第1交叉区域的例子,交叉区域CN2是第2交叉区域的例子,通孔H11是第1和第3通孔的例子,通孔H12是第2和第4通孔的例子。
作为技术方案的各构成元件,也可以是具有技术方案中所记载的结构或功能的其他各种元件。
Claims (7)
1.一种布线电路板,其特征在于,该布线电路板包括:
金属支承基板;
基底绝缘层,其形成于上述金属支承基板之上;
第1布线图案和第2布线图案,其形成于上述基底绝缘层之上,用于构成信号线路对;
覆盖绝缘层,其以覆盖上述第1布线图案和第2布线图案的至少一部分的方式形成于上述基底绝缘层之上;
接地层,其以位于上述第1布线图案和第2布线图案的上方的方式设在上述覆盖绝缘层之上;
上述第1布线图案具有第1线路和第2线路,
上述第2布线图案具有第3线路和第4线路,
上述第1线路的一端部和第2线路的一端部彼此电连接,并且,上述第1线路的另一端部和第2线路的另一端部彼此电连接,
上述第3线路的一端部和第4线路的一端部彼此电连接,并且,上述第3线路的另一端部和第4线路的另一端部彼此电连接,
上述第1线路和第2线路中的任意一个线路配置在上述第3线路和第4线路之间,上述第3线路和第4线路中的任意一个线路配置在上述第1线路和第2线路之间。
2.根据权利要求1所述的布线电路板,其特征在于,
该布线电路板设有:
第1交叉区域,上述第1布线图案中的上述第1线路或第2线路与上述第2布线图案中的上述第3线路或第4线路,在该第1交叉区域相交叉;
第2交叉区域,上述第1布线图案的上述第1线路或第2线路与上述第2布线图案的上述第3线路或第4线路,在该第2交叉区域相交叉;
上述第1布线图案的上述第1线路或第2线路的配置在上述第1交叉区域的部分被截断,上述第2布线图案的上述第3线路或第4线路的配置在上述第1交叉区域的部分以穿过上述第1布线图案的上述第1线路或第2线路的被截断的部分之间的方式配置在上述基底绝缘层上,
上述覆盖绝缘层包括第1覆盖部,该第1覆盖部具有第1通孔和第2通孔,该第1覆盖部在上述第1交叉区域中以覆盖上述第1布线图案和第2布线图案的方式设置,
上述接地层具有第1连接区域,该第1连接区域设在上述第1覆盖部之上,与上述接地层的其他区域电分离,
上述第1布线图案的上述第1线路或第2线路的被截断的部分中的一方穿过上述第1覆盖部的上述第1通孔与上述第1连接区域电连接,上述第1布线图案的上述第1线路或第2线路的被截断的部分中的另一方穿过上述第1覆盖部的上述第2通孔与上述第1连接区域电连接。
3.根据权利要求2所述的布线电路板,其特征在于,
上述覆盖绝缘层包括第2覆盖部,该第2覆盖部具有第3通孔和第4通孔,该第2覆盖部在上述第2交叉区域中以覆盖上述第1布线图案和第2布线图案的方式设置,
上述接地层还包括第2连接区域,该第2连接区域设在上述第2覆盖部之上,与上述接地层的其他区域电分离,
上述第2布线图案的上述第3线路或第4线路的配置在上述第2交叉区域中的部分被截断,上述第1布线图案的上述第1线路或第2线路的配置在上述第2交叉区域中的部分以穿过上述第2布线图案的上述第3线路或第4线路的被截断的部分之间的方式配置在上述基底绝缘层之上,
上述第2布线图案的上述第3线路或第4线路的被截断的部分中的一方穿过上述第2覆盖部的上述第3通孔与上述第2连接区域电连接,上述第2布线图案的上述第3线路或第4线路的被截断的部分中的另一方穿过上述第2覆盖部的上述第4通孔与上述第2连接区域电连接。
4.根据权利要求3所述的布线电路板,其特征在于,
上述接地层的除了上述第1连接区域和第2连接区域之外的区域与上述金属支承基板电连接。
5.根据权利要求1所述的布线电路板,其特征在于,
上述覆盖绝缘层的厚度小于上述基底绝缘层的厚度。
6.根据权利要求1所述的布线电路板,其特征在于,
该布线电路板还包括:
第5线路,其自上述第1线路的一端部或上述第2线路的一端部分支出来;
第6线路,其自上述第1线路的另一端部或上述第2线路的另一端部分支出来;
第7线路,其自上述第3线路的一端部或上述第4线路的一端部分支出来;
第8线路,其自上述第3线路的另一端部或上述第4线路的另一端部分支出来;
上述第5线路的宽度和上述第6线路的宽度分别是上述第1线路的宽度和上述第2线路的宽度的合计宽度,上述第7线路的宽度和上述第8线路的宽度分别是上述第3线路的宽度和上述第4线路的宽度的合计宽度。
7.一种布线电路板的制造方法,其特征在于,
该布线电路板的制造方法包括如下工序:
在金属支承基板之上形成基底绝缘层的工序;
在上述基底绝缘层之上形成用于构成信号线路对的第1布线图案和第2布线图案的工序;
在上述基底绝缘层之上以覆盖上述第1布线图案和第2布线图案的至少一部分的方式形成覆盖绝缘层的工序;
在上述覆盖绝缘层之上以位于上述第1布线图案和第2布线图案的上方的方式形成接地层的工序;
形成上述第1布线图案和第2布线图案的工序包括以下述方式在上述基底绝缘层上形成上述第1布线图案和第2布线图案的工序:
上述第1布线图案由第1线路和第2线路构成,并且,上述第2布线图案由第3电路和第4线路构成,上述第1线路的一端部和第2线路的一端部彼此电连接,上述第1线路的另一端部和第2线路的另一端部彼此电连接,上述第3线路的一端部和第4线路的一端部彼此电连接,上述第3线路的另一端部和第4线路的另一端部彼此电连接,上述第1布线图案的上述第1线路和第2线路的任意一个线路位于上述第2布线图案的上述第3线路和第4线路之间,上述第2布线图案的上述第3线路和第4线路的任意一个线路位于上述第1布线图案的上述第1线路和第2线路之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010101352A JP5484176B2 (ja) | 2010-04-26 | 2010-04-26 | 配線回路基板およびその製造方法 |
JP2010-101352 | 2010-04-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102238807A true CN102238807A (zh) | 2011-11-09 |
CN102238807B CN102238807B (zh) | 2015-04-01 |
Family
ID=44814821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110105399.6A Expired - Fee Related CN102238807B (zh) | 2010-04-26 | 2011-04-26 | 布线电路板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9029708B2 (zh) |
JP (1) | JP5484176B2 (zh) |
CN (1) | CN102238807B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103140023A (zh) * | 2011-11-21 | 2013-06-05 | 日东电工株式会社 | 布线电路基板及其制造方法 |
CN107404800A (zh) * | 2016-05-18 | 2017-11-28 | 日东电工株式会社 | 配线电路基板及其制造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5703697B2 (ja) * | 2010-11-09 | 2015-04-22 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
JP5311237B2 (ja) * | 2011-04-11 | 2013-10-09 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法 |
JP2013065387A (ja) * | 2011-08-31 | 2013-04-11 | Panasonic Corp | 記録再生装置 |
JP5829100B2 (ja) * | 2011-10-27 | 2015-12-09 | 日東電工株式会社 | 配線回路基板 |
US9301406B2 (en) | 2011-10-27 | 2016-03-29 | Nitto Denko Corporation | Wired circuit board |
KR20130068055A (ko) * | 2011-12-15 | 2013-06-25 | 삼성전기주식회사 | 기록 디스크 구동장치 |
US20130153266A1 (en) * | 2011-12-19 | 2013-06-20 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
KR101416159B1 (ko) * | 2013-09-06 | 2014-07-14 | 주식회사 기가레인 | 접촉 패드를 구비하는 인쇄회로기판 |
JP6420643B2 (ja) * | 2014-11-28 | 2018-11-07 | 日東電工株式会社 | 回路付サスペンション基板 |
JP6927665B2 (ja) * | 2015-12-25 | 2021-09-01 | 日東電工株式会社 | 配線回路基板 |
JP6497487B2 (ja) * | 2016-12-02 | 2019-04-10 | 株式会社村田製作所 | 多層配線基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178965A (zh) * | 1996-10-03 | 1998-04-15 | 昆腾公司 | 用于硬盘驱动器读/写磁头互联的多迹线传输线 |
US20070141864A1 (en) * | 2005-12-15 | 2007-06-21 | Nitto Denko Corporation | Flexible wired circuit board |
US20080047739A1 (en) * | 2006-07-28 | 2008-02-28 | Nitto Denko Corporation | Wired circuit board |
US20090242259A1 (en) * | 2008-03-31 | 2009-10-01 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130390A (ja) | 1994-10-28 | 1996-05-21 | Nitto Denko Corp | シ−ルド付プリント配線板 |
US5717547A (en) * | 1996-10-03 | 1998-02-10 | Quantum Corporation | Multi-trace transmission lines for R/W head interconnect in hard disk drive |
JP2002289992A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 配線基板 |
JP3891912B2 (ja) | 2002-10-09 | 2007-03-14 | 日本発条株式会社 | ディスクドライブ用サスペンション |
JP4178077B2 (ja) | 2003-06-04 | 2008-11-12 | 日東電工株式会社 | 配線回路基板 |
US7342750B2 (en) | 2004-06-16 | 2008-03-11 | Sae Magnetics (H.K.) Ltd. | Method for providing electrical crossover in a laminated structure |
JP2009176395A (ja) * | 2007-12-28 | 2009-08-06 | Sony Corp | 信号伝送基板及び光ピックアップ |
JP5190291B2 (ja) * | 2008-04-17 | 2013-04-24 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP5142951B2 (ja) | 2008-11-10 | 2013-02-13 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP4547035B2 (ja) * | 2008-11-10 | 2010-09-22 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2010
- 2010-04-26 JP JP2010101352A patent/JP5484176B2/ja active Active
-
2011
- 2011-04-14 US US13/086,449 patent/US9029708B2/en not_active Expired - Fee Related
- 2011-04-26 CN CN201110105399.6A patent/CN102238807B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178965A (zh) * | 1996-10-03 | 1998-04-15 | 昆腾公司 | 用于硬盘驱动器读/写磁头互联的多迹线传输线 |
US20070141864A1 (en) * | 2005-12-15 | 2007-06-21 | Nitto Denko Corporation | Flexible wired circuit board |
US20080047739A1 (en) * | 2006-07-28 | 2008-02-28 | Nitto Denko Corporation | Wired circuit board |
US20090242259A1 (en) * | 2008-03-31 | 2009-10-01 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103140023A (zh) * | 2011-11-21 | 2013-06-05 | 日东电工株式会社 | 布线电路基板及其制造方法 |
CN103140023B (zh) * | 2011-11-21 | 2017-08-25 | 日东电工株式会社 | 布线电路基板及其制造方法 |
CN107404800A (zh) * | 2016-05-18 | 2017-11-28 | 日东电工株式会社 | 配线电路基板及其制造方法 |
CN107404800B (zh) * | 2016-05-18 | 2022-03-18 | 日东电工株式会社 | 配线电路基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2011233647A (ja) | 2011-11-17 |
US9029708B2 (en) | 2015-05-12 |
US20110259632A1 (en) | 2011-10-27 |
JP5484176B2 (ja) | 2014-05-07 |
CN102238807B (zh) | 2015-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102238807A (zh) | 布线电路板及其制造方法 | |
CN101742812B (zh) | 布线电路基板及其制造方法 | |
CN101742811B (zh) | 配线电路基板及其制造方法 | |
CN101521019B (zh) | 配线电路基板 | |
JP4960918B2 (ja) | 配線回路基板 | |
JP5139169B2 (ja) | 配線回路基板およびその製造方法 | |
US9095064B2 (en) | Method for manufacturing printed circuit board | |
CN102737650A (zh) | 带电路的悬挂基板 | |
CN103140023B (zh) | 布线电路基板及其制造方法 | |
JP2006202359A (ja) | 磁気ヘッドサスペンション | |
JP2011211155A (ja) | 電子回路 | |
TW200531611A (en) | Method and apparatus for increasing routing density for a circuit board | |
JP5139102B2 (ja) | 配線回路基板およびその製造方法 | |
JP5644849B2 (ja) | 磁気ヘッドサスペンション | |
JP6355984B2 (ja) | 回路付サスペンション基板 | |
JP6355989B2 (ja) | 回路付サスペンション基板およびその製造方法 | |
CN101908344A (zh) | 布线电路基板 | |
JP6262084B2 (ja) | 回路付サスペンション基板およびその回路付サスペンション基板に対するスライダの搭載方法 | |
JP2009302180A (ja) | 半導体装置 | |
JPH09321393A (ja) | 電子部品搭載用基板 | |
JP2016051881A (ja) | 配線回路基板 | |
JP2010003892A (ja) | 配線回路基板およびその製造方法 | |
JP2002076262A (ja) | 積層型メモリモジュール | |
CN102890543A (zh) | 电脑主板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150401 |