CN103140023B - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN103140023B
CN103140023B CN201210475558.6A CN201210475558A CN103140023B CN 103140023 B CN103140023 B CN 103140023B CN 201210475558 A CN201210475558 A CN 201210475558A CN 103140023 B CN103140023 B CN 103140023B
Authority
CN
China
Prior art keywords
circuit
mentioned
insulating barrier
face
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210475558.6A
Other languages
English (en)
Other versions
CN103140023A (zh
Inventor
山内大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103140023A publication Critical patent/CN103140023A/zh
Application granted granted Critical
Publication of CN103140023B publication Critical patent/CN103140023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4853—Constructional details of the electrical connection between head and arm
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供布线电路基板及其制造方法。覆盖绝缘层形成在基底绝缘层上。一个写入用布线图案包含第1线路～第3线路，另一个写入用布线图案包含第4线路～第6线路。一个写入用布线图案和另一个写入用布线图案构成信号线路对，第2线路和第5线路配置在覆盖绝缘层的上表面，第3线路和第6线路配置在基底绝缘层的上表面。第2线路和第5线路中的至少一部分隔着覆盖绝缘层分别与第6线路和第3线路相对。第2线路和第3线路与第1线路电连接，第5线路和第6线路与第4线路电连接。第4线路通过基底绝缘层的下表面的跨接布线与第5线路和第6线路中的至少一个线路电连接。

Description

布线电路基板及其制造方法
技术领域
本发明涉及布线电路基板及其制造方法。
背景技术
硬盘驱动装置等驱动装置可采用驱动器。该驱动器包括能够旋转地设置在旋转轴上的臂、安装在臂上的磁头用的带电路的悬挂基板。带电路的悬挂基板是用于将磁头定位于磁盘的期望磁道的布线电路基板。
带电路的悬挂基板包括磁头，带电路的悬挂基板与其他的电子电路相连接。在带电路的悬挂基板中形成有信号线路，通过信号线路在其他的电子电路与磁头之间传送电信号。
在日本特开平10－124837号公报中记载有用于将读取/写入转换器头与读取/写入电路相互电连接的轨线(日文：トレース)相互连接阵列。在该轨线相互连接阵列中，多个轨线导体形成对称地交替配置在单一的面中。
在日本特开2009－99687号公报中记载有一种带电路的悬挂基板。在该带电路的悬挂基板中形成有第1读出布线、第2读出布线、第1写入布线和第2写入布线。在基底绝缘层上形成有第1读出布线和第1写入布线，并且，以覆盖第1读出布线和第1写入布线的方式在基底绝缘层上形成有中间绝缘层。在中间绝缘层上，以与第1读出布线和第1写入布线在厚度方向上相对的方式形成有第2读出布线和第2写入布线。
在日本特开平10－125023号公报中记载有与存储介质相邻地支承读取/写入磁头/滑撬组件(スライダアセンブリ)、且用于将磁头与读取/写入电路结构相互电连接的一体的承载梁组件。该承载梁组件的轨线阵列包含第1导电性轨线和第2导电性轨线。第1导电性轨线分支为第1轨线路径和第2轨线路径。另外，第2导电性轨线分支为第3轨线路径和第4轨线路径。第1导电性轨线的第1轨线路径和第2导电性轨线的第3轨线路径配置在第1绝缘聚酰亚胺层上。在第1绝缘聚酰亚胺层上配置有第2绝缘聚酰亚胺层。第1导电性轨线的第2轨线路径和第2导电性轨线的第4轨线路径配置在第2绝缘聚酰亚胺层上。
日本特开平10－124837号公报所述的轨线相互连接阵列能降低多个轨线导体之间的电感。由此，能够降低多个轨线导体的特性阻抗。但是，由于多个轨线导体交替地配置，因此，轨线相互连接阵列的面积变大。
在日本特开2009－99687号公报所述的带电路的悬挂基板中，第2读出布线和第2写入布线分别配置在第1读出布线和第1写入布线的上方。由此，能够减小带电路的悬挂基板的面积。但是，期望降低第1读出布线和第2读出布线的特性阻抗以及第1写入布线和第2写入布线的特性阻抗。
在日本特开平10－125023号公报中并未记载用于使第1导电性轨线和第2导电性轨线分支为第1轨线路径～第4轨线路径的结构。例如，在第1导电性轨线的第1轨线路径或第2轨线路径以绕第2导电性轨线较大程度地迂回的方式分支的情况下，在第1轨线路径和第2轨线路径中传送的信号有可能产生较大的时滞(时间差)。同样，在第2导电性轨线的第3轨线路径或第4轨线路径以绕第1导电性轨线较大程度地迂回的方式分支的情况下，在第3轨线路径和第4轨线路径中传送的信号有可能产生较大的时滞。
发明内容
本发明的目的在于提供在抑制信号线路对的占有面积的增加的同时、能够降低信号线路对的阻抗并降低信号时滞的布线电路基板及其制造方法。
(1)本发明的一技术方案的布线电路基板包括：第1绝缘层，其具有第1面和第2面；第2绝缘层，其具有第3面和第4面，该第2绝缘层以第4面接触于第1面的方式形成在第1绝缘层上；第1布线图案和第2布线图案，其形成在第1绝缘层的第1面上和第2绝缘层的第3面上，该第1布线图案和第2布线图案构成信号线路对；导电性的连接层，其形成在第1绝缘层的第2面上；第1布线图案包括：第1线路，其配置在第1绝缘层的第1面上或者第2绝缘层的第3面上；第2线路，其配置在第2绝缘层的第3面上，与第1线路电连接；第3线路，其配置在第1绝缘层的第1面上，与第1线路电连接；第2布线图案包括：第4线路，其配置在第1绝缘层的第1面上或者第2绝缘层的第3面上；第5线路，其配置在第2绝缘层的第3面上，与第4线路电连接；第6线路，其配置在第1绝缘层的第1面上，与第4线路电连接；第2线路的至少一部分以隔着第2绝缘层与第6线路相对的方式配置，第5线路的至少一部分以隔着第2绝缘层与第3线路相对的方式配置，第4线路通过连接层与第5线路和第6线路中的至少一个线路电连接。
在该布线电路基板中，以第2绝缘层的第4面接触于第1绝缘层的第1面的方式将第2绝缘层形成在第1绝缘层上。由第1布线图案和第2布线图案构成信号线路对。
第1布线图案的第1线路配置在第1绝缘层的第1面上或者第2绝缘层的第3面上。第2线路配置在第2绝缘层的第3面上。第3线路配置在第1绝缘层的第1面上。第2线路和第3线路与第1线路电连接。由此，第1线路分支为第2线路和第3线路。第2布线图案的第4线路配置在第1绝缘层的第1面上或者第2绝缘层的第3面上。第5线路配置在第2绝缘层的第3面上。第6线路配置在第1绝缘层的第1面上。第5线路和第6线路与第4线路电连接。由此，第4线路分支为第5线路和第6线路。
在此，第1布线图案的第2线路中的至少一部分隔着第2绝缘层与第2布线图案的第6线路相对。另外，第2布线图案的第5线路中的至少一部分隔着第2绝缘层与第1布线图案的第3线路相对。并且，第1布线图案的第2线路和第2布线图案的第5线路在第2绝缘层上互相相对。另外，第1布线图案的第3线路和第2布线图案的第6线路在第1绝缘层上互相相对。
由此，第1布线图案和第2布线图案的相对面积变大，因此，第1布线图案和第2布线图案的电容变大。结果，第1布线图案和第2布线图案的特性阻抗降低。
另外，第1布线图案的第2线路和第2布线图案的第6线路以隔着第2绝缘层重叠的方式配置，第1布线图案的第3线路和第2布线图案的第5线路以隔着第2绝缘层重叠的方式配置。由此，第1布线图案的第2线路及第3线路和第2布线图案的第5线路及第6线路的占有面积变小。
另外，第4线路通过第1绝缘层的第2面上的连接层与第5线路和第6线路中的至少一个线路电连接。在这种情况下，能够将第1布线图案的从第1线路分支成第2线路和第3线路的分支部分和第2布线图案的从第4线路分支成第5线路和第6线路的分支部分在第1绝缘层的厚度方向上形成在不同的位置。由此，能够防止第1布线图案的分支部分和第2布线图案的分支部分的占有面积增加。
并且，在第1布线图案的分支部分，不必使第2线路和第3线路中的一个线路绕第2布线图案较大程度地迂回，在第2布线图案的分支部分，不必使第5线路和第6线路中的一个线路绕第1布线图案较大程度地迂回。因而，能够容易地使第1布线图案的第2线路和第3线路的长度相等，能够容易地使第2布线图案的第5线路和第6线路的长度相等。由此，能够降低在第1布线图案的第2线路和第3线路中传送的信号的时滞(时间差)和在第2布线图案的第5线路和第6线路中传送的信号的时滞。
(2)也可以是，第1绝缘层在第4线路与连接层之间具有第1贯通孔，且在第5线路和第6线路中的至少一个线路与连接层之间具有第2贯通孔，第4线路通过第1贯通孔与连接层电连接，第5线路和第6线路中的至少一个线路通过第2贯通孔与连接层电连接。
在这种情况下，第4线路通过第1绝缘层的第1贯通孔与连接层电连接。另外，第5线路和第6线路中至少一个线路通过第1绝缘层的第2贯通孔与连接层电连接。由此，能够减小第2布线图案的分支部分的占有面积。结果，能够使布线电路基板小型化。
(3)第1线路和第4线路也可以形成在第2绝缘层的第3面上。
在这种情况下，第1布线图案的第1线路和第2布线图案的第4线路配置在相同的第3面上。由此，能够容易地将第1布线图案和第2布线图案与设置在同一个面上的其他电路或者端子相连接。
(4)第1线路和第4线路也可以形成在第1绝缘层的第1面上。
在这种情况下，第1布线图案的第1线路和第2布线图案的第4线路配置在相同的第1面上。由此，能够容易地将第1布线图案和第2布线图案与设置在同一个面上的其他电路或者端子相连接
(5)也可以是，第1线路和第4线路中的一个线路形成在第1绝缘层的第1面上，第1线路和第4线路中的另一个线路形成在第2绝缘层的第3面上。
在这种情况下，能够容易地将第1布线图案和第2布线图案中的一个布线图案与形成在第1绝缘层的第1面上的其他电路或者端子相连接。并且，能够容易地将第1布线图案和第2布线图案中的另一个布线图案与形成在第2绝缘层的第3面上的其他电路或者端子相连接。
(6)本发明的另一技术方案的布线电路基板的制造方法包括以下工序：第2绝缘层形成工序，在具有第1面和第2面的第1绝缘层上形成具有第3面和第4面的第2绝缘层，第4面接触于第1面；第1布线图案和第2布线图案的形成工序，在第1绝缘层的第1面上和第2绝缘层的第3面上形成用于构成信号线路对的第1布线图案和第2布线图案；连接层形成工序，在第1绝缘层的第2面上形成导电性的连接层；第1布线图案和第2布线图案的形成工序包括以下工序：在第2绝缘层的第3面上形成第2线路的工序；在第1绝缘层的第1面上形成第3线路的工序；在第1绝缘层的第1面上或者第2绝缘层的第3面上形成第1线路的工序；在第2绝缘层的第3面上形成第5线路的工序；在第1绝缘层的第1面上形成第6线路的工序；在第1绝缘层的第1面上或者第2绝缘层的第3面上形成第4线路的工序；第2线路和第3线路与第1线路电连接；第5线路和第6线路与第4线路电连接；第2线路中的至少一部分以隔着第2绝缘层与第6线路相对的方式配置，第5线路中的至少一部分以隔着第2绝缘层与第3线路相对的方式配置，第4线路通过连接层与第5线路和第6线路中的至少一个线路电连接。
采用该布线电路基板的制造方法，以第2绝缘层的第4面接触于第1绝缘层的第1面的方式将第2绝缘层形成在第1绝缘层上。由第1布线图案和第2布线图案构成信号线路对。
第1布线图案的第1线路配置在第1绝缘层的第1面上或者第2绝缘层的第3面上。第2线路配置在第2绝缘层的第3面上。第3线路配置在第1绝缘层的第1面上。第2线路和第3线路与第1线路电连接。由此，第1线路分支为第2线路和第3线路。第2布线图案的第4线路配置在第1绝缘层的第1面上或者第2绝缘层的第3面上。第5线路配置在第2绝缘层的第3面上。第6线路配置在第1绝缘层的第1面上。第5线路和第6线路与第4线路电连接。由此，第4线路分支为第5线路和第6线路。
在此，第1布线图案的第2线路中的至少一部分隔着第2绝缘层与第2布线图案的第6线路相对。另外，第2布线图案的第5线路中的至少一部分隔着第2绝缘层与第1布线图案的第3线路相对。并且，第1布线图案的第2线路和第2布线图案的第5线路在第2绝缘层上互相相对。另外，第1布线图案的第3线路和第2布线图案的第6线路在第1绝缘层上互相相对。
由此，第1布线图案和第2布线图案的相对面积变大，因此，第1布线图案和第2布线图案的电容变大。结果，第1布线图案和第2布线图案的特性阻抗降低。
另外，第1布线图案的第2线路和第2布线图案的第6线路以隔着第2绝缘层重叠的方式配置，第1布线图案的第3线路和第2布线图案的第5线路以隔着第2绝缘层重叠的方式配置。由此，第1布线图案的第2线路和第3线路与第2布线图案的第5线路和第6线路的占有面积变小。
另外，第4线路通过第1绝缘层的第2面上的连接层与第5线路和第6线路中的至少一个线路电连接。在这种情况下，能够将第1布线图案的从第1线路分支成第2线路和第3线路的分支部分和第2布线图案的从第4线路分支成第5线路和第6线路的分支部分在第1绝缘层的厚度方向上形成在不同的位置。由此，能够防止第1布线图案的分支部分和第2布线图案的分支部分的占有面积增加。
并且，在第1布线图案的分支部分，不必使第2线路和第3线路中的一个线路绕第2布线图案较大程度地迂回，在第2布线图案的分支部分，不必使第5线路和第6线路中的一个线路绕第1布线图案较大程度地迂回。因而，能够容易地使第1布线图案的第2线路和第3线路的长度相等，能够容易地使第2布线图案的第5线路和第6线路的长度相等。由此，能够降低在第1布线图案的第2线路和第3线路中传送的信号的时滞(时间差)和在第2布线图案的第5线路和第6线路中传送的信号的时滞。
采用本发明，能够在抑制信号线路对的占有面积增加的同时、降低信号线路对的阻抗和信号的时滞。
附图说明
图1是本发明的一实施方式的悬挂基板的俯视图。
图2是表示写入用布线图案的结构的俯视图。
图3是图2的悬挂基板的X部的透视立体图。
图4是写入用布线图案的位于图2的悬挂基板的X部的覆盖绝缘层的上表面上的部分的放大俯视图。
图5是写入用布线图案的位于图2的悬挂基板的X部的基底绝缘层的上表面上的部分的放大俯视图。
图6是图2的悬挂基板的X部的支承基板的放大俯视图。
图7的(a)～图7的(c)表示图3～图6的悬挂基板的纵剖视图。
图8的(a)～图8的(c)表示图3～图6的悬挂基板的纵剖视图。
图9的(a)和图9的(b)是表示悬挂基板的制造工序的纵剖视图。
图10的(a)和图10的(b)是表示悬挂基板的制造工序的纵剖视图。
图11的(a)和图11的(b)是表示悬挂基板的制造工序的纵剖视图。
图12的(a)和图12的(b)是表示悬挂基板的制造工序的纵剖视图。
图13的(a)～图13的(c)是第1变形例的悬挂基板的纵剖视图。
图14是第2变形例的悬挂基板的纵剖视图。
具体实施方式
下面，参照附图说明本发明的一实施方式的布线电路基板及其制造方法。下面，作为本发明的一实施方式的布线电路基板，以硬盘驱动装置的驱动器所采用的悬挂基板为例，说明该悬挂基板的构造及其制造方法。
(1)悬挂基板的构造
图1是本发明的一实施方式的悬挂基板的俯视图。如图1所示，悬挂基板1包括由金属制的纵长状的支承基板形成的悬挂主体部100。如较粗的虚线所示，在悬挂主体部100上形成有写入用布线图案W1、W2和读取用布线图案R1、R2。写入用布线图案W1和写入用布线图案W2构成信号线路对。另外，读取用布线图案R1和读取用布线图案R2构成信号线路对。
在悬挂主体部100的顶端部，通过形成U字形的开口部11而设有磁头搭载部(以下称作舌部)12。舌部12以与悬挂主体部100成预定角度的方式在虚线R的位置被弯曲加工。在舌部12的端部形成有4个电极焊盘21、22、23、24。
在悬挂主体部100的的另一端部形成有4个电极焊盘31、32、33、34。舌部12上的电极焊盘21～24和悬挂主体部100的另一端部的电极焊盘31～34分别利用写入用布线图案W1、W2和读取用布线图案R1、R2电连接起来。另外，在悬挂主体部100上形成有多个孔部H。
在包括悬挂基板1的未图示的硬盘装置中，在向磁盘写入信息时，电流流入一对写入用布线图案W1、W2。另外，在从磁盘读取信息时，电流流入一对读取用布线图案R1、R2。
(2)写入用布线图案
接着，说明写入用布线图案W1、W2的详细结构。图2是表示写入用布线图案W1、W2的结构的俯视图。图3是图2的悬挂基板1的X部的透视立体图。
如图2所示，写入用布线图案W1由线路LA1～LA5构成。写入用布线图案W2由线路LB1～LB5构成。如图3所示，在金属制的支承基板10上形成有基底绝缘层41。在基底绝缘层41的上表面上形成有写入用布线图案W1的线路LA3、LA5和写入用布线图案W2的线路LB3、LB5。以覆盖写入用布线图案W1的线路LA3、LA5和写入用布线图案W2的线路LB3、LB5的方式在基底绝缘层41的上表面上形成有覆盖绝缘层42a。由此，覆盖绝缘层42a的下表面和基底绝缘层41的上表面接触。
在覆盖绝缘层42a的上表面上形成有写入用布线图案W1的线路LA1、LA2、LA4和写入用布线图案W2的线路LB1、LB2、LB4。以覆盖写入用布线图案W1的线路LA1、LA2、LA4和写入用布线图案W2的线路LB1、LB2、LB4的方式在覆盖绝缘层42a的上表面上形成有覆盖绝缘层42b。由此，覆盖绝缘层42b的下表面和覆盖绝缘层42a的上表面接触。
这样，线路LA3、LA5和线路LB3、LB5形成在第1高度的平面上。线路LA1、LA2、LA4和线路LB1、LB2、LB4形成在高于第1高度的第2高度的平面上。线路LA3位于线路LB2的下方，线路LB3位于线路LA2的下方。
如图2所示，写入用布线图案W1的线路LA2和写入用布线图案W2的线路LB2互相隔开间隔地平行配置。写入用布线图案W1的线路LA3和写入用布线图案W2的线路LB3互相隔开间隔地平行配置。
线路LA2的一端部与线路LA1的一端部一体化，线路LA2的另一端部与线路LA4的一端部一体化。线路LA1的另一端部连接于电极焊盘31，线路LA4的另一端部连接于电极焊盘21。线路LA5的一端部电连接于线路LA1的一端部，线路LA5的另一端部与线路LA3的一端部一体化。线路LA3的另一端部和线路LA2的另一端部在交叉区域CN2电连接。交叉区域CN2的详细内容见后述。
线路LB2的一端部与线路LB1的一端部一体化，线路LB2的另一端部与线路LB4的一端部一体化。线路LB1的另一端部连接于电极焊盘32，线路LB4的另一端部连接于电极焊盘22。线路LB5的一端部电连接于线路LB4的一端部，线路LB5的另一端部与线路LB3的一端部一体化。线路LB3的另一端部和线路LB2的一端部在交叉区域CN1中电连接。交叉区域CN1的详细内容见后述。
将悬挂基板1的用于配置线路LA1、LB1的一端部的区域称作第1区域D1。将悬挂基板1的用于配置线路LA2、LA3、LB2、LB3的大致中央部的区域称作第2区域D2。将悬挂基板1的用于配置线路LA4、LB4的另一端部的区域称作第3区域D3。
图4是写入用布线图案W1、W2的位于图2的悬挂基板1的X部的覆盖绝缘层42a的上表面上的部分的放大俯视图。图5是写入用布线图案W1、W2的位于图2的悬挂基板1的X部的基底绝缘层41的上表面上的部分的放大俯视图。图6是图2的悬挂基板1的X部的支承基板10的放大俯视图。
如图5所示，在交叉区域CN1中的基底绝缘层41的上表面上形成有写入用布线图案W1的线路LA5。同样，在交叉区域CN2(参照图2)中的基底绝缘层41的上表面上形成有写入用布线图案W2的线路LB5(参照图2)。
如图4所示，在第1区域D1中的覆盖绝缘层42a的上表面上形成有写入用布线图案W1的线路LA1和写入用布线图案W2的线路LB1。在第2区域D2中的覆盖绝缘层42a的上表面上形成有写入用布线图案W1的线路LA2和写入用布线图案W2的线路LB2。同样，在第3区域D3(参照图2)中的覆盖绝缘层42a的上表面上形成有写入用布线图案W1的线路LA4、写入用布线图案W2的线路LB4(参照图2)。
如图6所示，在交叉区域CN1中的支承基板10上形成有长圆形的开口部10h。在开口部10h内形成有长圆形的岛状区域RG1，从电学角度来看，岛状区域RG1与支承基板10的其他区域分离(不电连接)。在本例子中，形成在基底绝缘层41的下表面上的支承基板10的岛状区域RG1成为跨接布线(日文：ジャンパー配線)JL1。同样，在交叉区域CN2(参照图2)中的支承基板10上形成有长圆形的开口部。在开口部内形成有长圆形的岛状区域，从电学角度来看，该岛状区域与支承基板10的其他区域分离(不电连接)。在本例子中，形成在基底绝缘层41的下表面上的支承基板10的岛状区域成为跨接布线JL2(参照图2)。
开口部10h的形状并不限定于长圆形，也可以是圆形、长方形或者多边形等其他形状。同样，跨接布线JL1、JL2的形状并不限定于长圆形，也可以是圆形、长方形或者多边形等其他形状。
图7和图8是图3～图6的悬挂基板1的纵剖视图。图7的(a)、图7的(b)、图7的(c)表示图3～图6的悬挂基板1的A部剖面、B部剖面和C部剖面。图8的(a)、图8的(b)表示图3～图6的悬挂基板1的D部剖面和E部剖面。图8的(c)表示图4～图6的悬挂基板1的F部剖面。
如图7的(c)和图8的(c)所示，在基底绝缘层41和覆盖绝缘层42a的位于跨接布线JL1的一端部与线路LB1之间的部分形成有贯通孔，线路LB1和跨接布线JL1的一端部通过该贯通孔内的导电材料电连接。另外，如图8的(a)和图8的(c)所示，在基底绝缘层41和覆盖绝缘层42a的位于跨接布线JL1的另一端部与线路LB3之间的部分形成有贯通孔，线路LB3和跨接布线JL1的另一端部通过该贯通孔内的导电材料电连接。由此，在交叉区域CN1中，线路LB1和线路LB3通过跨接布线JL1电连接。
同样，在基底绝缘层41和覆盖绝缘层42a的位于跨接布线JL2(参照图2)的一端部与线路LA4之间的部分形成有贯通孔，线路LA4和跨接布线JL2的一端部通过该贯通孔内的导电材料电连接。另外，在基底绝缘层41和覆盖绝缘层42a的位于跨接布线JL2的另一端部与线路LA3之间的部分形成有贯通孔，线路LA3和跨接布线JL2的另一端部通过该贯通孔内的导电材料电连接。由此，在交叉区域CN2中，线路LA4和线路LA3通过跨接布线JL2电连接。
线路LA1、LB1在悬挂基板1的第1区域D1(参照图2)中平行地配置。如图7的(a)、图7的(b)所示，线路LA1、LB1位于距离支承基板10的高度为第2高度h2的位置。如图7的(b)、图7的(c)所示，线路LA5位于距离支承基板10的高度为第1高度h1的位置。如图7的(b)所示，在覆盖绝缘层42a的位于线路LA1与线路LA5之间的部分形成有贯通孔，线路LA1和线路LA5通过该贯通孔内的导电材料电连接。同样，图2的线路LB5位于距离支承基板10的高度为第1高度h1的位置。在覆盖绝缘层42a的位于线路LB4与线路LB5之间的部分形成有贯通孔，线路LB4和线路LB5通过该贯通孔内的导电材料电连接。
线路LA3、LB3在悬挂基板1的第2区域D2(参照图2)中平行地配置，而且线路LA2、LB2在悬挂基板1的第2区域D2(参照图2)中平行地配置。如图8的(a)、图8的(b)、图8的(c)所示，线路LA2、LB2位于距离支承基板10的高度为第2高度h2的位置，线路LA3、LB3位于距离支承基板10的高度为第1高度h1的位置。另外，线路LA2的下表面与线路LB3的上表面相对，线路LB2的下表面与线路LA3的上表面相对。同样，图2的线路LA4、LB4在悬挂基板1的第3区域D3(参照图2)中平行地配置。线路LA4、LB4位于距离支承基板10的高度为第2高度h2的位置。
(3)悬挂基板的制造方法
接着，说明悬挂基板1的制造方法。图9～图12是表示悬挂基板1的制造工序的纵剖视图。在此，图9的(a)～图12的(b)中的位于上方的图表示图2的悬挂基板1的C部剖面的制造工序，位于下方的图表示图2的悬挂基板1的D部剖面的制造工序。
首先，如图9的(a)所示，使用粘接剂在例如由不锈钢构成的支承基板10上层叠例如由聚酰亚胺构成的基底绝缘层41。
支承基板10的厚度例如为5μm以上且50μm以下，优选为10μm以上且30μm以下。作为支承基板10，也可以替代不锈钢而采用铝等其他的金属或者合金等。
基底绝缘层41的厚度例如为1μm以上且15μm以下，优选为2μm以上且12μm以下。作为基底绝缘层41，也可以替代聚酰亚胺而采用环氧树脂等其他的绝缘材料。
接着，如图9的(b)所示，在交叉区域CN1中，通过蚀刻等在支承基板10上形成开口部10h。由此，在支承基板10中形成自其他区域分离的岛状区域RG1。形成在基底绝缘层41的下表面上的支承基板10的岛状区域RG1成为跨接布线JL1。岛状区域RG1的面积例如为2000μm2以上且180000μm2以下，优选为3000μm2以上且80000μm2以下。
接着，如图10的(a)所示，在交叉区域CN1中，通过例如采用激光进行的蚀刻或者湿蚀刻在基底绝缘层41的位于跨接布线JL1上的部分形成贯通孔H1、H2。贯通孔H1、H2的直径例如为10μm以上且200μm以下，优选为20μm以上且100μm以下。
接着，如图10的(b)所示，在基底绝缘层41的上表面上形成例如由铜构成的线路LA3、LA5、LB3、LB5。另外，在图10的(b)中显示不出线路LB5。在贯通孔H2内填充有例如由铜构成的导电材料。由此，线路LB3通过贯通孔H2内的导电材料与跨接布线JL1电连接。
接着，如图11的(a)所示，以覆盖线路LA3、LA5、LB3、LB5的方式，在基底绝缘层41的上表面上形成例如由聚酰亚胺构成的覆盖绝缘层42a。覆盖绝缘层42a的厚度例如为4μm以上且30μm以下，优选为5μm以上且25μm以下。作为覆盖绝缘层42a，也可以替代聚酰亚胺树脂而采用环氧树脂等其他的绝缘材料。
接着，如图11的(b)所示，在交叉区域CN1中，通过例如采用激光进行的蚀刻或者湿蚀刻在覆盖绝缘层42a的局部形成连通于贯通孔H1的贯通孔H3。贯通孔H3的直径例如为20μm以上且200μm以下，优选为40μm以上且100μm以下。另外，也可以是，在图10的(b)的工序中，在基底绝缘层41上不形成贯通孔H1，而在图11的(b)的工序中同时形成贯通孔H1和贯通孔H3。
接着，如图12的(a)所示，在覆盖绝缘层42a的上表面上形成例如由铜构成的线路LA1、LA2、LA4、LB1、LB2、LB4。在贯通孔H3、H1内填充例如由铜构成的导电材料。由此，线路LB1通过贯通孔H3、H1内的导电材料与跨接布线JL1电连接。结果，线路LB1和线路LB3通过跨接布线JL1电连接。
最后，如图12的(b)所示，以覆盖线路LA1、LA2、LA4、LB1、LB2、LB4的方式在覆盖绝缘层42a的上表面上形成例如由聚酰亚胺构成的覆盖绝缘层42b。覆盖绝缘层42b的厚度例如为2μm以上且26μm以下，优选为4μm以上且21μm以下。作为覆盖绝缘层42a，也可以替代聚酰亚胺树脂而采用环氧树脂等其他的绝缘材料。这样，完成悬挂基板1。
由线路LA1～LA5形成写入用布线图案W1，由线路LB1～LB5形成写入用布线图案W2。写入用布线图案W1、W2例如既可以利用半添加法形成，也可以利用减去法(日文：サブトラクティブ)等其他的方法形成。
写入用布线图案W1、W2的厚度例如为3μm以上且16μm以下，优选为6μm以上且13μm以下。另外，写入用布线图案W1的线路LA1～LA5和写入用布线图案W2的线路LB1～LB5的宽度例如优选为10μm以上且200μm以下。
作为写入用布线图案W1、W2，并不限定于铜，也可以采用金(Au)、铝等其他的金属、或者铜合金、铝合金等合金。
(4)效果
在本实施方式中，写入用布线图案W1的线路LA1、LA2和写入用布线图案W2的线路LB1、LB2配置在覆盖绝缘层42a的上表面上。写入用布线图案W1的线路LA3和写入用布线图案W2的线路LB3配置在基底绝缘层41的上表面上。通过使线路LA2、LA3与线路LA1电连接，使线路LA1分支为线路LA2和线路LA3。通过使线路LB2、LB3与线路LB1电连接，使线路LB1分支为线路LB2和线路LB3。
在此，写入用布线图案W1的线路LA2隔着覆盖绝缘层42a与写入用布线图案W2的线路LB3相对。另外，写入用布线图案W2的线路LB2隔着覆盖绝缘层42a与写入用布线图案W1的线路LA3相对。并且，写入用布线图案W1的线路LA2和写入用布线图案W2的线路LB2在覆盖绝缘层42a上互相相对。另外，写入用布线图案W1的线路LA3和写入用布线图案W2的线路LB3在基底绝缘层41上互相相对。
由此，写入用布线图案W1与写入用布线图案W2的相对面积变大，因此，写入用布线图案W1、W2的电容变大。结果，写入用布线图案W1、W2的特性阻抗降低。
另外，写入用布线图案W1的线路LA2和写入用布线图案W2的线路LB3隔着覆盖绝缘层42a重叠地配置，写入用布线图案W1的线路LA3和写入用布线图案W2的线路LB2隔着覆盖绝缘层42a重叠地配置。由此，写入用布线图案W1的线路LA2、LA3和写入用布线图案W2的线路LB2、LB3的占有面积变小。
另外，线路LB1通过基底绝缘层41的下表面上的跨接布线JL1与线路LB3电连接。在这种情况下，能够将写入用布线图案W1的从线路LA1分支成线路LA2、LA3的分支部分和写入用布线图案W2的从线路LB1分支成线路LB2、LB3的分支部分在基底绝缘层41的厚度方向上形成在不同的位置。由此，能够防止写入用布线图案W1的分支部分和写入用布线图案W2的分支部分的占有面积增加。
并且，在写入用布线图案W1的分支部分，不必使线路LA2、LA3中的一个线路绕写入用布线图案W2较大程度地迂回，在写入用布线图案W2的分支部分，不必使线路LB2、LB3中的一个线路绕写入用布线图案W1较大程度地迂回。因而，能够容易地使写入用布线图案W1的线路LA2、LA3的长度相等，能够容易地使写入用布线图案W2的线路LB2、LB3的长度相等。由此，能够降低在写入用布线图案W1的线路LA2、LA3中传送的信号的时滞(时间差)和在写入用布线图案W2的线路LB2、LB3中传送的信号的时滞。
另外，写入用布线图案W2的线路LB2通过基底绝缘层41的贯通孔H1和覆盖绝缘层42a的贯通孔H3与跨接布线JL1电连接。并且，写入用布线图案W2的线路LB3通过基底绝缘层41的贯通孔H2与跨接布线JL1电连接。由此，能够减小写入用布线图案W2的分支部分的占有面积。结果，能够使悬挂基板1小型化。
(5)其他实施方式
(5－1)在上述实施方式中，布线电路基板是悬挂基板1，但并不限定于此。布线电路基板也可以是挠性布线电路基板等其他的布线电路基板。在这种情况下，由于布线电路基板不包含支承基板10，因此，跨接布线JL1、JL2并非由支承基板10的一部分构成，而是另行形成的。
(5－2)在上述实施方式中，线路LA1、LB1位于距离支承基板10的高度为第2高度h2的位置，但并不限定于此。图13是第1变形例中的悬挂基板1的纵剖视图。图13的(a)、图13的(b)、图13的(c)的悬挂基板1的剖面相当于图3～图6的悬挂基板1的A部剖面。如图13的(a)所示，线路LA1、LB1也可以位于第1高度h1。另外，如图13的(b)所示，也可以是，线路LA1位于第2高度h2，线路LB1位于第1高度h1。并且，也可以如图13的(c)所示，线路LA1位于第1高度h1，线路LB1位于第2高度h2。
同样，线路LA4、LB4位于距离支承基板10的高度为第2高度h2的位置，但并不限定于此。线路LA4、LB4也可以位于第1高度h1。另外，也可以是，线路LA4位于第2高度h2，线路LB4位于第1高度h1。并且，也可以是，线路LA4位于第1高度h1，线路LB4位于第2高度h2。
(5－3)在上述实施方式中，线路LA1、LB1互相隔开间隔地平行配置，但并不限定于此。图14是第2变形例中的悬挂基板1的纵剖视图。图14的悬挂基板1的剖面相当于图3～图6的悬挂基板1的A部剖面。如图14所示，线路LA1、LB1也可以以在上下方向上相对的方式配置(层叠(stack)构造)。
在图14的例子中，通过将线路LA1形成在基底绝缘层41的上表面上，将线路LB1形成在覆盖绝缘层42a的上表面上，使线路LA1的上表面和线路LB1的下表面相对。另一方面，也可以通过将线路LB1形成在基底绝缘层41的上表面上，将线路LA1形成在覆盖绝缘层42a的上表面上，使线路LB1的上表面和线路LA1的下表面相对。
同样，线路LA4、LB4互相隔开间隔地平行配置，但并不限定于此。线路LA4、LB4也可以以在上下方向上相对的方式配置(层叠(stack)构造)。例如，通过将线路LA4形成在基底绝缘层41的上表面上，将线路LB4形成在覆盖绝缘层42a的上表面上，使线路LA4的上表面和线路LB4的下表面相对。另一方面，也可以通过将线路LB4形成在基底绝缘层41的上表面上，将线路LA4形成在覆盖绝缘层42a的上表面上，使线路LB4的上表面和线路LA4的下表面相对。
(5－4)在上述实施方式中，线路LA2、LA3在悬挂基板1的交叉区域CN2中连接于线路LA4，但并不限定于此。在悬挂基板1的磁头中将线路LA2和线路LA3连接的情况下，线路LA2、LA3也可以不在悬挂基板1的交叉区域CN2中连接于线路LA4。
同样，线路LB2、LB3在悬挂基板1的交叉区域CN2中连接于线路LB4，但并不限定于此。在悬挂基板1的磁头中将线路LB2和线路LB3连接的情况下，线路LB2、LB3也可以不在悬挂基板1的交叉区域CN2中连接于线路LB4。
(5－5)在上述实施方式中，读取用布线图案R1、R2分别由1条线路形成，但并不限定于此。读取用布线图案R1、R2也可以与写入用布线图案W1、W2同样地由以将电信号分支地传送的方式构成的多个线路形成。
(6)技术方案中的各结构要素与实施方式中的各部分的对应关系
下面，说明技术方案中的各结构要素与实施方式中的各部分的对应的例子，但本发明并不限定于下述例子。
悬挂基板1是布线电路基板的例子，基底绝缘层41是第1绝缘层的例子，覆盖绝缘层42a是第2绝缘层的例子。基底绝缘层41的上表面和下表面分别是第1面和第2面的例子，覆盖绝缘层42a的上表面和下表面分别是第3面和第4面的例子。写入用布线图案W1、W2分别是第1布线图案和第2布线图案的例子，跨接布线JL1是连接层的例子。线路LA1～LA3分别是第1线路～第3线路的例子，线路LB1～LB3分别是第4线路～第6线路的例子，贯通孔H1、H2分别是第1贯通孔和第2贯通孔的例子。
作为技术方案的各结构要素，也可以采用具有技术方案所述的结构或者功能的其他各种要素。

Claims (4)

1.一种布线电路基板，其中，
该布线电路基板包括：
第1绝缘层，其具有第1面和第2面；
第2绝缘层，其具有第3面和第4面，该第2绝缘层以上述第4面接触于上述第1面的方式形成在上述第1绝缘层上；
第1布线图案和第2布线图案，其形成在上述第1绝缘层的上述第1面上和上述第2绝缘层的上述第3面上，该第1布线图案和第2布线图案构成信号线路对；
导电性的连接层，其形成在上述第1绝缘层的上述第2面上；
上述第1布线图案包括：
第1线路，其配置在上述第1绝缘层的上述第1面上或者上述第2绝缘层的上述第3面上；
第2线路，其配置在上述第2绝缘层的上述第3面上，与上述第1线路电连接；
第3线路，其配置在上述第1绝缘层的上述第1面上，与上述第1线路电连接；
上述第2布线图案包括：
第4线路，其配置在上述第1绝缘层的上述第1面上或者上述第2绝缘层的上述第3面上；
第5线路，其配置在上述第2绝缘层的上述第3面上，与上述第4线路电连接；
第6线路，其配置在上述第1绝缘层的上述第1面上，与上述第4线路电连接；
上述第2线路的至少一部分以隔着上述第2绝缘层与上述第6线路相对的方式配置；
上述第5线路的至少一部分以隔着上述第2绝缘层与上述第3线路相对的方式配置；
上述第4线路通过上述连接层与上述第5线路和第6线路中的至少一个线路电连接。
2.根据权利要求1所述的布线电路基板，其中，
上述第4线路配置在上述第1绝缘层的上述第1面上，
上述第1绝缘层在上述第4线路与上述连接层之间具有第1贯通孔，且在上述第5线路和第6线路中的上述至少一个线路与上述连接层之间具有第2贯通孔，上述第4线路通过上述第1贯通孔与上述连接层电连接，上述第5线路和第6线路中的上述至少一个线路通过上述第2贯通孔与上述连接层电连接。
3.根据权利要求1所述的布线电路基板，其中，
上述第4线路配置在上述第2绝缘层的上述第3面上，
上述第1绝缘层在上述第4线路与上述连接层之间具有第1贯通孔，且在上述第5线路和第6线路中的上述至少一个线路与上述连接层之间具有第2贯通孔，
上述第2绝缘层具有与上述第1绝缘层的第1贯通孔相连通的第3贯通孔，
上述第4线路通过上述第1贯通孔和上述第3贯通孔与上述连接层电连接，上述第5线路和第6线路中的上述至少一个线路通过上述第2贯通孔与上述连接层电连接。
4.一种布线电路基板的制造方法，其中，
该制造方法包括以下工序：
第2绝缘层形成工序，在具有第1面和第2面的第1绝缘层上形成具有第3面和第4面的第2绝缘层，上述第4面接触于上述第1面；
第1布线图案和第2布线图案的形成工序，在上述第1绝缘层的上述第1面上和上述第2绝缘层的上述第3面上形成用于构成信号线路对的第1布线图案和第2布线图案；
连接层形成工序，在上述第1绝缘层的上述第2面上形成导电性的连接层；
上述第1布线图案和第2布线图案的形成工序包括以下工序：
在上述第2绝缘层的上述第3面上形成第2线路的工序；
在上述第1绝缘层的上述第1面上形成第3线路的工序；
在上述第1绝缘层的上述第1面上或者上述第2绝缘层的上述第3面上形成第1线路的工序；
在上述第2绝缘层的上述第3面上形成第5线路的工序；
在上述第1绝缘层的上述第1面上形成第6线路的工序；
在上述第1绝缘层的上述第1面上或者第上述2绝缘层的上述第3面上形成第4线路的工序；
上述第2线路和第3线路与上述第1线路电连接；
上述第5线路和第6线路与上述第4线路电连接；
上述第2线路中的至少一部分以隔着上述第2绝缘层与上述第6线路相对的方式配置；
上述第5线路中的至少一部分以隔着上述第2绝缘层与上述第3线路相对的方式配置；
上述第4线路通过上述连接层与上述第5线路和第6线路中的至少一个线路电连接。
CN201210475558.6A 2011-11-21 2012-11-21 布线电路基板及其制造方法 Active CN103140023B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011254039A JP5924909B2 (ja) 2011-11-21 2011-11-21 配線回路基板およびその製造方法
JP2011-254039 2011-11-21

Publications (2)

Publication Number Publication Date
CN103140023A CN103140023A (zh) 2013-06-05
CN103140023B true CN103140023B (zh) 2017-08-25

Family

ID=48425713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210475558.6A Active CN103140023B (zh) 2011-11-21 2012-11-21 布线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US8969736B2 (zh)
JP (1) JP5924909B2 (zh)
CN (1) CN103140023B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793849B2 (ja) * 2010-11-02 2015-10-14 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP2017021878A (ja) * 2015-07-13 2017-01-26 日東電工株式会社 回路付きサスペンション基板集合体シート、その製造方法およびその検査方法
JP6949453B2 (ja) * 2015-07-24 2021-10-13 大日本印刷株式会社 電磁波シールド積層材および電磁波シールド回路基板
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11818834B2 (en) * 2021-06-23 2023-11-14 Western Digital Technologies, Inc. Flexible printed circuit finger layout for low crosstalk

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178985A (zh) * 1996-10-03 1998-04-15 昆腾公司 带有使电参数最佳化的多层集成导线迹线阵列的磁头悬架
CN101742812A (zh) * 2008-11-10 2010-06-16 日东电工株式会社 布线电路基板及其制造方法
CN102238807A (zh) * 2010-04-26 2011-11-09 日东电工株式会社 布线电路板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760995A (en) 1995-10-27 1998-06-02 Quantum Corporation Multi-drive, multi-magazine mass storage and retrieval unit for tape cartridges
US5737152A (en) 1995-10-27 1998-04-07 Quantum Corporation Suspension with multi-layered integrated conductor trace array for optimized electrical parameters
US5796552A (en) 1996-10-03 1998-08-18 Quantum Corporation Suspension with biaxially shielded conductor trace array
US5995328A (en) 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
US5717547A (en) 1996-10-03 1998-02-10 Quantum Corporation Multi-trace transmission lines for R/W head interconnect in hard disk drive
JP4841272B2 (ja) * 2006-03-14 2011-12-21 日東電工株式会社 配線回路基板および配線回路基板の接続構造
JP5000451B2 (ja) 2007-10-15 2012-08-15 日東電工株式会社 配線回路基板
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
JP5091719B2 (ja) * 2008-02-29 2012-12-05 日東電工株式会社 配線回路基板
JP4960918B2 (ja) * 2008-04-02 2012-06-27 日東電工株式会社 配線回路基板
JP5142951B2 (ja) * 2008-11-10 2013-02-13 日東電工株式会社 配線回路基板およびその製造方法
JP2010125754A (ja) * 2008-11-28 2010-06-10 Tombow Pencil Co Ltd 筆記具用ホルダー
JP2010146680A (ja) * 2008-12-22 2010-07-01 Hitachi Global Storage Technologies Netherlands Bv ヘッドスタックアッセンブリ及びそれを用いた磁気記憶装置
JP5328381B2 (ja) * 2009-01-08 2013-10-30 日東電工株式会社 磁気ヘッド駆動装置
JP5396145B2 (ja) * 2009-05-15 2014-01-22 日本発條株式会社 ディスク装置用フレキシャ
US8310789B2 (en) * 2009-12-22 2012-11-13 Hitachi Global Storage Technologies Netherlands B.V. Conductor suspension structure and electrical connection assembly for transmitting complementary signals in a hard disk drive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178985A (zh) * 1996-10-03 1998-04-15 昆腾公司 带有使电参数最佳化的多层集成导线迹线阵列的磁头悬架
CN101742812A (zh) * 2008-11-10 2010-06-16 日东电工株式会社 布线电路基板及其制造方法
CN102238807A (zh) * 2010-04-26 2011-11-09 日东电工株式会社 布线电路板及其制造方法

Also Published As

Publication number Publication date
JP5924909B2 (ja) 2016-05-25
US20130126223A1 (en) 2013-05-23
JP2013109803A (ja) 2013-06-06
US8969736B2 (en) 2015-03-03
CN103140023A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN101742812B (zh) 布线电路基板及其制造方法
CN103140023B (zh) 布线电路基板及其制造方法
JP5142951B2 (ja) 配線回路基板およびその製造方法
CN102238807B (zh) 布线电路板及其制造方法
JP4960918B2 (ja) 配線回路基板
JP5091810B2 (ja) 配線回路基板およびその製造方法
CN107039144A (zh) 电感器部件
JP3471270B2 (ja) 半導体装置
JP5711572B2 (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
TW200531611A (en) Method and apparatus for increasing routing density for a circuit board
CN107306475A (zh) 布线电路基板和其制造方法
JP5139102B2 (ja) 配線回路基板およびその製造方法
CN103247301B (zh) 布线电路基板及其制造方法以及连接端子
CN101479799B (zh) 磁头悬架
JP2002175603A (ja) 多重導体の相互接続
JP6197921B2 (ja) サスペンション用基板の製造方法、および配線基板の製造方法
JP2013084320A (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
JPS61171191A (ja) フレキシブルプリント配線ケ−ブル用コネクタ
JP6015024B2 (ja) サスペンション用基板の製造方法
JP6156449B2 (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6292253B2 (ja) サスペンション用基板
JPH0350783A (ja) 混成集積回路
JPS59200427A (ja) ハイブリツド集積回路
JPH01144696A (ja) メタルコア回路基板の接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant