CN107359200B - 具有非对称鳍形图案的半导体器件 - Google Patents

具有非对称鳍形图案的半导体器件 Download PDF

Info

Publication number
CN107359200B
CN107359200B CN201710605943.0A CN201710605943A CN107359200B CN 107359200 B CN107359200 B CN 107359200B CN 201710605943 A CN201710605943 A CN 201710605943A CN 107359200 B CN107359200 B CN 107359200B
Authority
CN
China
Prior art keywords
fin
fin pattern
pattern
sidewall
upper portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710605943.0A
Other languages
English (en)
Other versions
CN107359200A (zh
Inventor
刘庭均
朴世玩
成百民
郑宝哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107359200A publication Critical patent/CN107359200A/zh
Application granted granted Critical
Publication of CN107359200B publication Critical patent/CN107359200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了半导体器件，其包括具有彼此相对的第一侧壁和第二侧壁的第一鳍形图案以及与第一鳍形图案的至少一部分接触的场绝缘薄膜。第一鳍形图案包括：与场绝缘薄膜接触的第一鳍形图案下部；不与场绝缘薄膜接触的第一鳍形图案上部；位于第一鳍形图案下部与第一鳍形图案上部之间的第一边界；以及垂直于第一边界且与第一鳍形图案上部的顶部交会的第一鳍中心线。第一鳍形图案上部的第一侧壁与第一鳍形图案上部的第二侧壁相对于第一鳍中心线不对称。

Description

具有非对称鳍形图案的半导体器件
本申请是基于2016年1月15日提交的、申请号为201610028951.9、发明创造名称为“具有非对称鳍形图案的半导体器件”的中国专利申请的分案申请。
相关申请的交叉引用
本申请要求于2015年1月15日提交至韩国知识产权局的韩国专利申请No.10-2015-0007315的优先权以及于2015年1月16日提交至美国专利商标局的美国临时申请No.62/104,470的优先权，这些申请的全部内容以引用方式并入本文中。
技术领域
本发明构思的各实施例一般地涉及半导体器件，更具体地，涉及多栅极晶体管。
背景技术
多栅极晶体管使用能够易于标定的三维沟道。多栅极晶体管可以在即使其栅极长度不增大的情况下提高其电流控制能力。另外，多栅极晶体管可以有效抑制沟道区电压受漏极电压影响的短沟道效应(SCE)。
作为用于增加半导体器件密度的标定技术中的一种，已经提出一种多栅极晶体管，其中鳍形硅体形成在衬底上并且栅极形成在硅体表面上。
发明内容
本发明构思的一些实施例提供这样的半导体器件，通过调整鳍形场效应晶体管(FinFET)的沟道的形状而增加宽度效应，可提高所述半导体器件的性能。
本发明构思的另一些实施例提供一种半导体器件，其包括含有彼此相对的第一侧壁和第二侧壁的第一鳍形图案，以及与第一鳍形图案的一部分接触的场绝缘薄膜，其中所述第一鳍形图案包括与场绝缘薄膜接触的第一鳍形图案下部、不与场绝缘薄膜接触的第一鳍形图案上部、位于第一鳍形图案下部与第一鳍形图案上部之间的第一边界、以及垂直于第一边界且与第一鳍形图案上部的顶部交会的第一鳍中心线，并且其中第一鳍形图案上部的第一侧壁与第一鳍形图案上部的第二侧壁相对于第一鳍中心线不对称。
在本发明构思的又一些实施例中，在与所述第一边界相距第一距离的第一鳍形图案上部中，第一侧壁的斜率被定义为第一斜率，第二侧壁的斜率被定义为第二斜率，第一鳍中心线与第一侧壁之间的宽度被定义为第一宽度，并且第一鳍中心线与第二侧壁之间的宽度被定义为第二宽度，并且第一斜率与第二斜率彼此不同，或者第一宽度与第二宽度彼此不同。
在本发明构思的一些实施例中，第一侧壁包括第一拐点，并且第二侧壁包括第二拐点，并且从第一边界到第一拐点的距离不同于从第一边界到第二拐点的距离。
在本发明的另一些实施例中，第一拐点和第二拐点位于所述场绝缘薄膜的上表面的上方。
在本发明的又一些实施例中，第一鳍形图案下部的第一侧壁与第一鳍形图案下部的第二侧壁相对于所述第一鳍中心线不对称。
在本发明构思的一些实施例中，所述半导体器件还可包括：第二鳍形图案，其包括彼此相对的第三侧壁和第四侧壁，并且与第一鳍形图案直接相邻；第一沟槽，其形成在第一鳍形图案的第二侧壁与第二鳍形图案的第三侧壁之间，所述第二侧壁与所述第三侧壁彼此面对；以及第二沟槽，其形成为邻近于第一鳍形图案的第一侧壁以及第二鳍形图案的第四侧壁。所述场绝缘薄膜填充第一沟槽的一部分和第二沟槽的一部分。第二鳍形图案包括：与所述场绝缘薄膜接触的第二鳍形图案的下部、不与所述场绝缘薄膜接触的第二鳍形图案的上部、位于第二鳍形图案下部与第二鳍形图案上部之间的第二边界、以及垂直于第二边界且与第二鳍形图案上部的顶部交会的第二鳍中心线。并且第二鳍形图案上部的第三侧壁与第二鳍形图案上部的第四侧壁相对于第二鳍中心线不对称。
在本发明构思的另一些实施例中，所述第一沟槽为限定第一鳍形图案和第二鳍形图案的沟槽，第一沟槽的第一深度小于第二沟槽的第二深度，在第一鳍中心线与第二鳍中心线之间定义了与第一鳍中心线和第二鳍中心线相距相同距离的场中心线，并且第一鳍形图案上部的第二侧壁与第二鳍形图案上部的第三侧壁相对于所述场中心线对称。
在本发明构思的又一些实施例中，所述第二沟槽限定有源区。
在本发明构思的一些实施例中，所述第一沟槽形成在第二鳍形图案的两侧。所述半导体器件还可包括位于第二鳍形图案与第二沟槽之间的第三鳍形图案，其由第一沟槽限定并包括彼此相对的第五侧壁和第六侧壁。所述第三鳍形图案包括：与所述场绝缘薄膜接触的第三鳍形图案下部、不与所述场绝缘薄膜接触的第三鳍形图案上部、位于第三鳍形图案下部与第三鳍形图案上部之间的第三边界、以及垂直于第三边界且与第三鳍形图案上部的顶部交会的第三鳍中心线，并且第三鳍形图案上部的第五侧壁与第三鳍形图案上部的第六侧壁相对于第三鳍中心线不对称。
在本发明构思的另一些实施例中，第一沟槽的第一深度等于或小于第二沟槽的第二深度，并且第一沟槽和第二沟槽限定有源区。
在本发明构思的又一些实施例中，所述半导体器件还可包括第二鳍形图案，其包括彼此相对的第三侧壁和第四侧壁。所述第二鳍形图案包括与所述场绝缘薄膜接触的第二鳍形图案下部、不与所述场绝缘薄膜接触的第二鳍形图案上部、位于第二鳍形图案下部与第二鳍形图案上部之间的第二边界、以及垂直于第二边界且与第二鳍形图案上部的顶部交会的第二鳍中心线，并且第二鳍形图案的第三侧壁与第二鳍形图案的第四侧壁相对于第二鳍中心线对称。
在本发明构思的一些实施例中，所述半导体器件还可包括与第一鳍形图案交叉的栅电极。
本发明构思的另一些实施例提供了一种半导体器件，其包括：具有第一深度的第一沟槽，其限定第一鳍形图案；形成在第一鳍形图案两侧的第二沟槽，其具有大于第一深度的第二深度；以及场绝缘薄膜，其填充第一沟槽的一部分和第二沟槽的一部分，其中所述第一鳍形图案包括与所述场绝缘薄膜接触的第一鳍形图案下部、不与所述场绝缘薄膜接触的第一鳍形图案上部、位于第一鳍形图案下部与第一鳍形图案上部之间的第一边界、以及垂直于第一边界且与第一鳍形图案上部的顶部交会的第一鳍中心线，并且其中第一鳍形图案的第一侧壁与第一鳍形图案的第二侧壁相对于第一鳍中心线不对称。
在本发明构思的又一些实施例中，在与第一边界相距第一距离的第一鳍形图案中，第一侧壁的斜率被定义为第一斜率，第二侧壁的斜率被定义为第二斜率，第一鳍中心线与第一侧壁之间的宽度被定义为第一宽度，并且第一鳍中心线与第二侧壁之间的宽度被定义为第二宽度。并且，第一斜率与第二斜率彼此不同，或者第一宽度与第二宽度彼此不同。
在本发明构思的一些实施例中，与第一边界相距第一距离的第一鳍形图案是第一鳍形图案的上部。
在本发明构思的另一些实施例中，所述半导体器件还可包括第二鳍形图案，其由第一沟槽限定并且布置在第一鳍形图案与第二沟槽之间。第二鳍形图案包括与所述场绝缘薄膜接触的第二鳍形图案下部、不与所述场绝缘薄膜接触的第二鳍形图案上部、位于第二鳍形图案下部与第二鳍形图案上部之间的第二边界、以及垂直于第二边界且与第二鳍形图案上部的顶部交会的第二鳍中心线，并且第二鳍形图案的第三侧壁与第二鳍形图案的第四侧壁相对于第二鳍中心线不对称。
在本发明构思的又一些实施例中，第一鳍形图案的第二侧壁与第二鳍形图案的第三侧壁彼此面对并且场绝缘薄膜位于其间，在第一鳍中心线与第二鳍中心线之间定义了与第一鳍中心线和第二鳍中心线相距相同距离的场中心线，并且第一鳍形图案的第二侧壁与第二鳍形图案的第三侧壁相对于所述场中心线对称。
在本发明构思的一些实施例中，所述半导体器件还可包括位于第一鳍形图案与第二鳍形图案之间的由第一沟槽限定的第三鳍形图案。
在本发明构思的另一些实施例中，第二沟槽限定有源区。
在本发明构思的又一些实施例中，所述半导体器件还可包括与第一鳍形图案交叉的栅电极。
本发明构思的一些实施例提供了一种半导体器件，其包括：具有第一深度的第一沟槽，其限定彼此间隔开的第一有源区和第二有源区；具有小于第一深度的第二深度的第二沟槽，其在第一有源区中限定第一鳍形图案；具有小于第一深度的第三深度的第三沟槽，其在第二有源区中限定第二鳍形图案和第三鳍形图案；以及场绝缘薄膜，其填充第一沟槽的一部分、第二沟槽的一部分和第三沟槽的一部分，其中所述第一鳍形图案包括与所述场绝缘薄膜接触的第一鳍形图案下部、不与所述场绝缘薄膜接触的第一鳍形图案上部、位于第一鳍形图案下部与第一鳍形图案上部之间的第一边界、以及垂直于第一边界且与第一鳍形图案上部的顶部交会的第一鳍中心线，其中所述第二鳍形图案包括与所述场绝缘薄膜接触的第二鳍形图案下部、不与所述场绝缘薄膜接触的第二鳍形图案上部、位于第二鳍形图案下部与第二鳍形图案上部之间的第二边界、以及垂直于第二边界且与第二鳍形图案上部的顶部交会的第二鳍中心线，其中第一鳍形图案的第一侧壁与第一鳍形图案的第二侧壁相对于第一鳍中心线不对称，并且其中第二鳍形图案的第三侧壁与第二鳍形图案的第四侧壁相对于第二鳍中心线不对称。
在本发明构思的另一些实施例中，第三鳍形图案包括与所述场绝缘薄膜接触的第三鳍形图案下部、不与所述场绝缘薄膜接触的第三鳍形图案上部、位于第三鳍形图案下部与第三鳍形图案上部之间的第三边界、以及垂直于第三边界且与第三鳍形图案上部的顶部交会的第三鳍中心线。并且，第三鳍形图案的第五侧壁与第三鳍形图案的第六侧壁相对于第三鳍中心线不对称。
在本发明构思的又一些实施例中，第二鳍形图案和第三鳍形图案彼此直接相邻，第二鳍形图案的第四侧壁与第三鳍形图案的第五侧壁彼此面对并且场绝缘薄膜位于其间，与第二鳍中心线和第三鳍中心线相距相同距离的场中心线被限定在第二鳍中心线与第三鳍中心线之间，并且第二鳍形图案的第四侧壁与第三鳍形图案的第五侧壁相对于所述场中心线对称。
在本发明构思的一些实施例中，所述半导体器件还可包括由第二沟槽限定的第四鳍形图案和第五鳍形图案。第四鳍形图案包括第四鳍中心线，并且第四鳍形图案相对于第四鳍中心线不对称。
在本发明构思的另一些实施例中，第五鳍形图案包括第五鳍中心线，并且第五鳍形图案相对于第五鳍中心线不对称。
在本发明构思的又一些实施例中，第一鳍形图案和第四鳍形图案彼此直接相邻并且场绝缘薄膜位于其间，在第一鳍中心线与第四鳍中心线之间定义了与第一鳍中心线与第四鳍中心线相距相同距离的场中心线，并且第一鳍形图案与第四鳍形图案相对于所述场中心线对称。
附图说明
通过参照附图对其示例性实施例进行详细描述，本发明构思的以上和其他方面和特征将变得更加清楚，其中：
图1是示出根据本发明构思的一些实施例的半导体器件的布局图；
图2是沿着图1的线A-A'截取的截面图；
图3A是沿着图1的线B-B'截取的截面图；
图3B是图3A排除了第一栅电极的示图；
图3C是示出根据本发明构思的一些实施例的半导体器件的修改示例的示图；
图4示出根据本发明构思的一些实施例的半导体器件的布局图；
图5是沿着图4的线B-B'截取的截面图；
图6是用于示出根据本发明构思的一些实施例的半导体器件的布局图；
图7是沿着图6的线B-B'截取的截面图；
图8是示出根据本发明构思的一些实施例的半导体器件的示图；
图9是用于示出根据本发明构思的一些实施例的半导体器件的示图；
图10是示出根据本发明构思的一些实施例的半导体器件的布局图；
图11是沿着图10的线B-B'截取的截面图；
图12是示出根据本发明构思的一些实施例的半导体器件的布局图；
图13是沿着图12的线C-C'截取的截面图；
图14是示出根据本发明构思的一些实施例的半导体器件的布局图；
图15是示出根据本发明构思的一些实施例的半导体器件的布局图；
图16是包括有根据本发明构思的一些实施例的半导体器件的存储卡的框图；
图17是包括有根据本发明构思的一些实施例的半导体器件的信息处理系统的框图；以及
图18是包括有根据本发明构思的一些实施例的半导体器件的电子装置的框图。
具体实施方式
现在将参照示出了本发明优选实施例的附图更加全面地描述本发明构思。然而，本发明可以按照许多不同的形式实现，而不应理解为限于本文阐述的实施例。相反，提供这些实施例从而使得本公开将是彻底而完整的，并且将向本领域技术人员充分地传达本发明的范围。在本说明书中，相同的附图标记始终用于表示相同的部件。为清晰起见，在附图中放大了层与区域的厚度。
应当理解，当一个元件或层被称作“连接至”或“耦接至”另一元件或层时，所述一个元件或层可以直接“连接至”或“耦接至”另一元件或层，或者也可以存在中间元件或层。相反，当一个元件被称作“直接连接至”或“直接耦接至”另一元件或层时，则不存在中间元件或中间层。相同的附图标记始终用于表示同一元件。如本文所使用的那样，术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。
另外，应当理解，当一层被称作“位于”另一层或衬底“上”时，所述一层可以直接位于另一层或衬底上，或者也可以存在中间层。相反，当一个元件被称作“直接位于”另一元件上时，则不存在中间元件。
应当理解，虽然可在本文使用术语第一、第二、第三等来描述不同的元件，但是这些元件不应受限于这些术语。这些术语仅用于将一个元件与另一个元件区分开。因此，以下讨论的例如第一元件、第一部件或第一部分可以被称作第二元件、第二部件、或第二部分而没有脱离本发明构思的指教。
除非另外在本文中指出或者与上下文明确矛盾，否则在描述本发明的上下文(尤其是在所附权利要求的上下文)中所使用的术语“一个”、“一”和“该”以及类似用语应当被理解为涵盖单数和复数这两者。除非另外注明，否则术语“包含”、“具有”、“包括”和“含有”应当被理解为开放式术语(即，意指“包括，但不限于”)。
除非另有定义，否则本文所使用的所有技术术语和科学术语具有与本发明所属领域的一个普通技术人员的通常理解相同的含义。注意，除非另外指明，否则在本文中提供的任何和所有示例或示例性术语的使用仅旨在更好地说明本发明而非旨在限制本发明的范围。此外，除非另有定义，否则在常用词典中定义的所有术语不应被过度解释。
将参照图1至图3B讨论根据本发明构思的一些实施例的半导体器件。图1是示出根据本发明构思的一些实施例的半导体器件的布局图。图2是沿着图1的线A-A'截取的截面图。图3A是沿着图1的线B-B'截取的截面图，图3B是图3A排除了第一栅电极的示图。
现在参照图1至图3A，根据本发明构思的一些实施例的半导体器件1可包括第一鳍形图案110和第一栅电极210。第一鳍形图案110可形成在衬底100的第一有源区(ACT1)中。第一鳍形图案110可在第一方向(X)上延伸。
例如，衬底100可以是硅衬底、体硅衬底或绝缘体上硅(SOI)。在一些实施例中，衬底100可包括元素半导体(例如锗)或者化合物半导体(例如IV-IV族化合物半导体或III-V族化合物半导体)。此外，衬底100可以是其中外延层形成在基板上的衬底。
例如，IV-IV族化合物半导体可以是二元化合物、三元化合物、掺杂有IV族元素的二元化合物或掺杂有IV族元素的三元化合物，其中的每一个含有碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两个。
例如，III-V族化合物半导体可以是二元化合物、三元化合物或四元化合物，其中的每一个通过将从铝(Al)、镓(Ga)和铟(In)中选择的至少一个III族元素与从磷(P)、砷(As)和锑(Sb)中选择的一个V族元素组合而形成。
在根据本发明构思的一些实施例的半导体器件中，第一鳍形图案110被描述为包含硅的硅鳍形有源图案。
在图1中，第一鳍形图案110示出为矩形的形式；然而，本发明构思的各实施例不限于此。当第一鳍形图案110具有矩形形式时，其可包括长边和短边。
场绝缘薄膜105可形成在衬底100上，并且可布置在第一鳍形图案110周围。场绝缘薄膜105可形成为覆盖第一鳍形图案110的一部分。第一鳍形图案110可由场绝缘薄膜105限定。
例如，场绝缘薄膜105可以是氧化物薄膜、氮化物薄膜、氮氧化物薄膜或其组合。
下面将参照图3B进一步讨论第一鳍形图案110和场绝缘薄膜105。
第一栅电极210可在第二方向(Y)上延伸，并且可形成为与第一鳍形图案110交叉。第一栅电极210可设置在第一鳍形图案110和场绝缘薄膜105上。
第一栅电极210可包括金属层(MG1和MG2)。如图2和图3A所示，第一栅电极210可以是两层或更多层金属层(MG1和MG2)的层叠件。在这些实施例中，第一金属层(MG1)用于调整功函数，并且第二金属层(MG2)用于填充由第一金属层(MG1)形成的空间。第一金属层(MG1)可包括例如从TiN、WN、TiAl、TiAlN、TaN、TiC、TaC、TaCN、TaSiN及其组合中选取的至少一种，但是不限于此。第二金属层(MG2)可包括例如从W、Al、Cu、Co、Ti、Ta、多晶Si、SiGe及其合金中选取的至少一种，但是不限于此。第一栅电极210可通过例如置换工艺(或后栅极工艺)形成，但是不限于此。
栅极绝缘薄膜115和212可形成在第一鳍形图案110与第一栅电极210之间。栅极绝缘薄膜115和212可包括界面薄膜115和高介电绝缘薄膜212。
可通过使第一鳍形图案110的一部分氧化而形成界面层115。界面层115可沿着第一鳍形图案110突出于场绝缘薄膜105上表面的轮廓而形成。当第一鳍形图案110是包含硅的硅鳍形图案时，界面层115可包括氧化硅薄膜。
高介电绝缘薄膜212可形成在界面层115和第一栅电极210之间。高介电绝缘薄膜212可以沿着第一鳍形图案110突出于场绝缘薄膜105上表面的轮廓而形成。同时，高介电绝缘薄膜212可形成在第一栅电极210与场绝缘薄膜105之间。
例如，高介电绝缘薄膜212可包括从氮氧化硅、氮化硅、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌中选取的至少一种，但是不限于此。
栅极间隔件214可布置在第一栅电极210在第二方向(Y)上延伸的侧壁上。例如，栅极间隔件214可包括从氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、硅的碳氮氧化物(SiOCN)及其组合中选取的至少一种。
源极/漏极117可以形成在位于第一栅电极210两侧的第一鳍形图案110上。源极/漏极117可通过外延工艺形成。例如，源极/漏极117可以是抬高的源极/漏极。
当根据本发明构思的一些实施例的半导体器件1为PMOS晶体管时，源极/漏极117可包括压应力材料。压应力材料可以是晶格常数大于硅(Si)的材料，并且可以是例如SiGe。压应力材料可通过向第一鳍形图案110施加压应力而改善沟道区中的载流子迁移率。
在半导体器件1为NMOS晶体管的实施例中，源极/漏极117可包括拉应力材料。例如，当第一鳍形图案110为硅鳍形图案时，源极/漏极117可包括具有小晶格常数的材料(例如，SiC)。拉应力材料可通过向第一鳍形图案110施加拉应力而改善沟道区中的载流子迁移率。
参照图1和图3B，第一鳍形图案110可由具有第一深度的第一浅沟槽(T1)限定，并且第一有源区(ACT1)可由具有大于第一深度的第二深度的第一深沟槽(DT1)限定。
在根据本发明构思的一些实施例的半导体器件1中，第一浅沟槽(T1)和第一深沟槽(DT1)可布置在第一鳍形图案110的两侧。
在这些实施例中，第一浅沟槽(T1)和第一深沟槽(DT1)可设置为彼此直接相邻。彼此直接相邻的第一浅沟槽(T1)和第一深沟槽(DT1)意味着第一浅沟槽(T1)与第一深沟槽(DT1)之间没有设置另一个具有第一深度的浅沟槽。
场绝缘薄膜105可形成为至少填充第一浅沟槽(T1)的一部分以及第一深沟槽(DT1)的一部分。
第一鳍形图案110可包括彼此相对的第一侧壁110a和第二侧壁110b。第一鳍形图案110可包括上部112和下部111。此外，第一鳍形图案110可包括位于第一鳍形图案110的上部112与第一鳍形图案110的下部111之间的第一边界113。
场绝缘薄膜105可以接触第一鳍形图案110的一部分。在第一鳍形图案110中，其下部111可以接触场绝缘薄膜105，其上部112可以不接触场绝缘薄膜105。
换言之，第一边界113可以是接触场绝缘薄膜105的第一鳍形图案110的下部111与不接触场绝缘薄膜105的第一鳍形图案110的上部112之间的边界。第一边界113可以是对场绝缘薄膜105与第一侧壁110a和第二侧壁110b交会的各点进行连接的线。
此外，第一鳍形图案110可包括第一鳍中心线(FAC1)，其垂直于第一边界113并与第一鳍形图案110的顶部交会。换言之，第一鳍中心线(FAC1)可与第一鳍形图案110的上部112的顶部交会。
在这些实施例中，第一鳍形图案110的顶部可以是平行于第一边界113的线与第一鳍形图案110最终交会的一点。同时，当第一鳍形图案110的顶部具有平直表面时，第一鳍形图案110的顶部可以是该平直表面的中点。
在根据本发明构思的一些实施例的半导体器件1中，第一鳍形图案110的第一侧壁110a和第二侧壁110b可以相对于第一鳍中心线(FAC1)不对称。第一鳍形图案110可以相对于第一鳍中心线(FAC1)不对称。例如，相对于第一鳍中心线(FAC1)，第一鳍形图案110的上部112的第一侧壁110a与第一鳍形图案110的上部112的第二侧壁110b可以不对称。
此外，相对于第一鳍中心线(FAC1)，第一鳍形图案110的下部111的第一侧壁110a与第一鳍形图案110的下部111的第二侧壁110b可以不对称；然而，本发明构思的各实施例不限于此。换言之，第一鳍形图案110的上部112可以不对称，但是第一鳍形图案110的下部111可以对称。
在这些实施例中，将第一鳍形图案110相对于第一鳍中心线(FAC1)的不对称定义如下。首先，定义第一距离(L)，其为与第一边界113相距的距离。
在与第一边界113相距第一距离(L)的第一鳍形图案110中，第一侧壁110a的斜率定义为第一斜率(S11)，并且第二侧壁110b的斜率定义为第二斜率(S12)。在与第一边界113相距第一距离(L)的第一鳍形图案110中，当第一侧壁110a和第二侧壁110b中的每一个具有弯曲的表面形状时，第一斜率(S11)和第二斜率(S12)中的每一个可以是切线的斜率。此外，第一斜率(S11)和第二斜率(S12)中的每一个可以是绝对值。
在与第一边界113相距第一距离(L)的第一鳍形图案110中，第一鳍中心线(FAC1)与第一侧壁110a之间的宽度可定义为第一宽度(W11)，并且第一鳍中心线(FAC1)与第二侧壁110b之间的宽度可定义为第二宽度(W12)。
在这些实施例中，在与第一边界113相距第一距离(L)的第一鳍形图案110中，第一侧壁110a的斜率(S11)可以不同于第二侧壁110b的斜率(S12)，或者第一鳍中心线(FAC1)与第一侧壁110a之间的宽度(W11)可以不同于第一鳍中心线(FAC1)与第二侧壁110b之间的宽度(W12)。
换言之，在与第一边界113相距第一距离(L)的第一鳍形图案110中，斜率或宽度可以不同，或者斜率和宽度均可以不同。
在图3B中，已经将与第一边界113相距第一距离(L)的第一鳍形图案110示出为第一鳍形图案的上部112，但是不限于此。
此外，第一鳍形图案110的第一侧壁110a可包括第一拐点(p1)，第一鳍形图案110的第二侧壁110b可包括第二拐点(p2)。从第一边界113到第一拐点(p1)的距离可由h1表示，从第一边界113到第二拐点(p2)的距离可由h2表示。
在根据本发明构思的一些实施例的半导体器件1中，从第一边界113到第一拐点(p1)的距离(h1)可不同于从第一边界113到第二拐点(p2)的距离(h2)。
例如，第一侧壁(110a)的第一拐点(p1)和第二侧壁(110b)的第二拐点(p2)可包括在第一鳍形图案110的上部112中。换言之，第一侧壁(110a)的第一拐点(p1)和第二侧壁(110b)的第二拐点(p2)可以位于场绝缘薄膜105的上表面上。
现在参照图3C，将对示出根据本发明构思的一些实施例的半导体器件的修改示例的示图进行讨论。为了便于说明，将着重于上文讨论的实施例与图3C的实施例之间的区别来描述其修改示例，因此，为简明起见将不再重复上文讨论的细节。
如图3C所示，根据本发明构思的一些实施例的半导体器件的修改示例(1a)还可包括突出结构(PRT)。突出结构(PRT)可由第一浅沟槽(T1)底部的突出物形成，并且可形成为使其位于场绝缘薄膜105的上表面之下。突出结构(PRT)可位于第一浅沟槽(T1)与第一深沟槽(DT1)的边界处。
在图3C中，突出结构(PRT)形成在第一鳍形图案110的一侧，然而，应当理解，本发明构思的实施例不限于此。换言之，突出结构(PRT)还可形成在第一鳍形图案110的两侧而没有脱离本发明构思的范围。
图4是示出根据本发明构思的一些实施例的半导体器件的布局图。图5是沿着图4的线B-B'截取的截面图。为了便于说明，将着重于上文讨论的实施例与图4和图5所示的实施例之间的区别来描述图4和图5的半导体器件。图5示出了除第一栅电极之外的鳍形图案和场绝缘薄膜。
现在参照图4和图5，根据本发明构思的一些实施例的半导体器件2还可包括第二鳍形图案120。第二鳍形图案120形成为与第一鳍形图案110直接相邻。
第二鳍形图案120可形成在衬底100的第一有源区(ACT1)中。第二鳍形图案120可在第一方向(X)上延伸。场绝缘薄膜105可与第二鳍形图案120的一部分接触。
第二鳍形图案120可由具有第一深度的第一浅沟槽(T1)限定。第一浅沟槽(T1)布置在第一鳍形图案110与第二鳍形图案120之间以使第一鳍形图案110与第二鳍形图案120分离。第一浅沟槽(T1)可布置在第二鳍形图案120的两侧。
第二鳍形图案120可包括彼此相对的第三侧壁120a和第四侧壁120b。第二鳍形图案120可包括上部122和下部121。此外，第二鳍形图案120可包括第二鳍形图案120的上部122与第二鳍形图案120的下部121之间的第二边界123。
使第一鳍形图案110与第二鳍形图案120分离的第一浅沟槽(T1)可布置在第一鳍形图案110的第二侧壁110b与第二鳍形图案120的第三侧壁120a之间。限定第一有源区(ACT1)的第一深沟槽(DT1)可形成为分别邻近于第一鳍形图案110的第一侧壁110a和第二鳍形图案120的第四侧壁120b。
场绝缘薄膜105可与第二鳍形图案120的一部分接触。在第二鳍形图案120中，其下部121可以接触场绝缘薄膜105，并且其上部122可以不接触场绝缘薄膜105。
此外，第二鳍形图案120可包括第二鳍中心线(FAC2)，其垂直于第二边界123并与第二鳍形图案120的顶部交会。换言之，第二鳍中心线(FAC2)可与第二鳍形图案120的上部122的顶部交会。
在根据本发明构思的一些实施例的半导体器件2中，第一鳍形图案110的第一侧壁110a与第二侧壁110b可以相对于第一鳍中心线(FAC1)不对称，并且第二鳍形图案120的第三侧壁120a与第四侧壁120b可以相对于第二鳍中心线(FAC2)不对称。
例如，第二鳍形图案120的上部122的第三侧壁120a与第二鳍形图案120的上部122的第四侧壁120b可以相对于第二鳍中心线(FAC2)不对称。
在与第二边界123相距第一距离(L)的第二鳍形图案120中，第三侧壁120a的斜率定义为第三斜率(S21)，并且第四侧壁120b的斜率定义为第四斜率(S22)。此外，在与第二边界123相距第一距离(L)的第二鳍形图案120中，第二鳍中心线(FAC2)与第三侧壁120a之间的宽度可定义为第三宽度(W21)，并且第二鳍中心线(FAC2)与第四侧壁120b之间的宽度可定义为第四宽度(W22)。
在这些实施例中，在与第二边界123相距第一距离(L)的第二鳍形图案120中，第三侧壁120a的斜率(S21)可以不同于第四侧壁120b的斜率(S22)，或者第二鳍中心线(FAC2)与第三侧壁120a之间的宽度(W21)可以不同于第二鳍中心线(FAC2)与第四侧壁120b之间的宽度(W22)。
此外，可以在第一鳍中心线(FAC1)与第二鳍中心线(FAC2)之间定义与第一鳍中心线(FAC1)和第二鳍中心线(FAC2)相距相同距离的第一场中心线(FOC1)。
在根据本发明构思的一些实施例的半导体器件2中，第一鳍形图案110和第二鳍形图案120可以相对于第一场中心线(FOC1)对称。第一鳍形图案110的第二侧壁110b和第二鳍形图案120的第三侧壁120a可以相对于第一场中心线(FOC1)对称，并且第一鳍形图案110的第一侧壁110a和第二鳍形图案120的第四侧壁120b可以相对于第一场中心线(FOC1)对称。
例如，第三侧壁120a的斜率(S21)可以实质上等于第二侧壁110b的斜率(S12)，并且第四侧壁120b的斜率(S22)可以实质上等于第一侧壁110a的斜率(S11)。此外，第一鳍中心线(FAC1)与第一侧壁110a之间的宽度(W11)可实质上等于第二鳍中心线(FAC2)与第四侧壁120b之间的宽度(W22)，并且第一鳍中心线(FAC1)与第二侧壁110b之间的宽度(W12)可实质上等于第二鳍中心线(FAC2)与第三侧壁120a之间的宽度(W21)。
图6是示出根据本发明构思的一些实施例的半导体器件的布局图。图7是沿着图6的线B-B'截取的截面图。为了便于说明，将着重于上文讨论的实施例与图6和图7所示的实施例之间的区别来描述图6和图7所示的根据本发明构思的一些实施例的半导体器件。图7示出了除第一栅电极之外的鳍形图案和场绝缘薄膜。
参照图6和图7，根据本发明构思的一些实施例的半导体器件3还可包括第三鳍形图案130。第三鳍形图案130可形成在第二鳍形图案120与第一深沟槽(DT1)之间。
第三鳍形图案130可形成在衬底100的第一有源区(ACT1)中。第三鳍形图案130可在第一方向(X)上延伸。场绝缘薄膜105可与第三鳍形图案130的一部分接触。
第三鳍形图案130可由具有第一深度的第一浅沟槽(T1)限定。第一浅沟槽(T1)布置在第二鳍形图案120与第三鳍形图案130之间以使第二鳍形图案120与第三鳍形图案130分离。第一浅沟槽(T1)可布置在第三鳍形图案130的两侧。
第三鳍形图案130可包括彼此相对的第五侧壁130a和第六侧壁130b。第三鳍形图案130可包括上部132和下部131。此外，第三鳍形图案130可包括第三鳍形图案130的上部132与第三鳍形图案130的下部131之间的第三边界133。
在第三鳍形图案130中，其下部131可以接触场绝缘薄膜105，并且其上部132可以不接触场绝缘薄膜105。
此外，第三鳍形图案130可包括第三鳍中心线(FAC3)，其垂直于第三边界133并与第三鳍形图案130的顶部交会。换言之，第三鳍中心线(FAC3)可与第三鳍形图案130的上部132的顶部交会。
在根据本发明构思的一些实施例的半导体器件3中，第三鳍形图案130的第五侧壁130a与第六侧壁130b可以相对于第三鳍中心线(FAC3)不对称。例如，第三鳍形图案130的上部132的第五侧壁130a与第三鳍形图案130的上部132的第六侧壁130b可以相对于第三鳍中心线(FAC3)不对称。
此外，可以在第二鳍中心线(FAC2)与第三鳍中心线(FAC3)之间定义与第二鳍中心线(FAC2)和第三鳍中心线(FAC3)相距相同距离的第二场中心线(FOC2)。
在根据本发明构思的一些实施例的半导体器件3中，第二鳍形图案120和第三鳍形图案130可以相对于第二场中心线(FOC2)对称。第二鳍形图案120的第四侧壁120b和第三鳍形图案130的第五侧壁130a可以相对于第二场中心线(FOC2)对称，并且第二鳍形图案120的第三侧壁120a和第三鳍形图案130的第六侧壁130b可以相对于第二场中心线(FOC2)对称。
现在参照图8，将对示出根据本发明构思的一些实施例的半导体器件的示图进行讨论。为了便于说明，将着重于上文讨论的实施例与图8所示的实施例之间的区别来描述根据图8所示的实施例的半导体器件。
现在参照图8，在根据本发明构思的一些实施例的半导体器件4中，第三鳍形图案130可以相对于第三鳍中心线(FAC3)对称。
具体地，第三鳍形图案130的第五侧壁130a与第三鳍形图案130的第六侧壁130b可以相对于第三鳍中心线(FAC3)彼此对称。因此，第二鳍形图案120和第三鳍形图案130可以彼此不对称。
与图8中示出的不同，可以将相对于第三鳍中心线(FAC3)对称的第三鳍形图案130形成在不是第一有源区(ACT1)的另一个有源区中。
图9是示出根据本发明构思的一些实施例的半导体器件的示图。为了便于说明，将着重于上文讨论的实施例与图9所示的实施例之间的区别来描述图9所示的半导体器件。
参照图9，在根据本发明构思的一些实施例的半导体器件5中，第三鳍形图案130可布置在第一鳍形图案110与第二鳍形图案120之间。第三鳍形图案130可相对于第三鳍中心线(FAC3)对称。
此外，位于第一鳍中心线(FAC1)与第二鳍中心线(FAC2)之间与第一鳍中心线(FAC1)和第二鳍中心线(FAC2)相距相同距离的第一场中心线(FOC1)可被限定在第三鳍形图案130中。
在图9中，已经将第三鳍形图案130的第三鳍中心线(FAC3)和第一场中心线(FOC1)示为限定在相同位置；然而，本发明构思的各实施例不限于这种配置。
图10是示出根据本发明构思的一些实施例的半导体器件。图11是沿着图10的线B-B'截取的截面图。为了便于说明，将着重于上文讨论的实施例与图10所示的实施例之间的区别来讨论图10所示的半导体器件。图11示出了除第一栅电极之外的第一鳍图案和场绝缘薄膜。
参照图10和图11，在根据本发明构思的一些实施例的半导体器件6中，第一鳍形图案110可形成在第一有源区(ACT1)中，第二鳍形图案120可形成在第二有源区(ACT2)中。
第一鳍形图案110和第二鳍形图案120中的每一个可由具有第一深度的第一浅沟槽(T1)限定。
然而，第一有源区(ACT1)和第二有源区(ACT2)可由具有第二深度的第一深沟槽(DT1)以及具有第三深度的第二深沟槽(DT2)限定。第一有源区(ACT1)和第二有源区(ACT2)可通过具有第三深度的第二深沟槽(DT2)分离。
换言之，具有第三深度的第二深沟槽(DT2)位于第一鳍形图案110的第二侧壁110b与第二鳍形图案120的第三侧壁120a之间。具有第二深度的第一深沟槽(DT1)形成为邻近于第一鳍形图案110的第一侧壁110a和第二鳍形图案120的第四侧壁120b。
在根据本发明构思的一些实施例的半导体器件6中，第一深沟槽(DT1)的第二深度可等于或大于第二深沟槽(DT2)的第三深度。
由于第一鳍形图案110和第二鳍形图案120的负载效应，导致第二深沟槽(DT2)的第三深度可小于第一深沟槽(DT1)的第二深度。
在根据本发明构思的一些实施例的半导体器件6中，第一鳍形图案110的第一侧壁110a与第二侧壁110b可以相对于第一鳍中心线(FAC1)不对称，第二鳍形图案120的第三侧壁120a与第四侧壁120b可以相对于第二鳍中心线(FAC2)不对称。
如图11所示，已经将第一鳍形图案110和第二鳍形图案120示为相对于第二深沟槽(DT2)对称，但是这仅仅是为了便于说明，而不是限制于此。
图12是示出根据本发明构思的一些实施例的半导体器件的布局图。图13是沿着图12的线C-C'截取的截面图。为了便于说明，将着重于上文讨论的实施例与图12所示的实施例之间的区别来描述图12所示的半导体器件。图13示出了除第一栅电极和第二栅电极之外的鳍形图案和场绝缘薄膜。
参照图12和图13，可利用第一深沟槽(DT1)来限定彼此间隔开的第一有源区(ACT1)和第三有源区(ACT3)。
第一鳍形图案110可形成在衬底100的第一有源区(ACT1)中，并且第四鳍形图案140和第五鳍形图案150可形成在衬底100的第三有源区(ACT3)中。第四鳍形图案140和第五鳍形图案150可彼此直接相邻。
第一鳍形图案110可由具有小于第一深沟槽(DT1)深度的第一深度的第一浅沟槽(T1)限定。
第四鳍形图案140和第五鳍形图案150可由具有小于第一深沟槽(DT1)深度的第四深度的第二浅沟槽(T2)限定。第二浅沟槽(T2)布置在第四鳍形图案140与第五鳍形图案150之间以使第四鳍形图案140与第五鳍形图案150分离。
场绝缘薄膜105可形成为至少填充第一浅沟槽(T1)的一部分、第二浅沟槽(T2)的一部分以及第一深沟槽(DT1)的一部分。
第一栅电极210可在第二方向(Y)上延伸以与第一鳍形图案110交叉，第二栅电极220可在第二方向(Y)上延伸以与第四鳍形图案140和第五鳍形图案150交叉。
第二栅电极220的描述与第一栅电极210的描述实质上相同。因此，为简明起见将省略第二栅电极220的描述。
与图12中示出的不同，可以将第一栅电极210和第二栅电极220彼此连接。
第四鳍形图案140可包括彼此相对的第七侧壁140a和第八侧壁140b。第四鳍形图案140可包括不接触场绝缘薄膜105的上部142以及接触场绝缘薄膜105的下部141。第四鳍形图案140可包括第四鳍形图案140的上部142与第四鳍形图案140的下部141之间的第四边界143。此外，第四鳍形图案140可包括第四鳍中心线(FAC4)，其垂直于第四边界143并与第四鳍形图案140的顶部交会。
第五鳍形图案150可包括彼此相对的第九侧壁150a和第十侧壁150b。第五鳍形图案150可包括不接触场绝缘薄膜105的上部152以及接触场绝缘薄膜105的下部151。第五鳍形图案150可包括第五鳍形图案150的上部152与第五鳍形图案150的下部151之间的第五边界153。此外，第五鳍形图案150可包括第五鳍中心线(FAC5)，其垂直于第五边界153并与第五鳍形图案150的顶部交会。
在根据本发明构思的一些实施例的半导体器件7中，第四鳍形图案140的第七侧壁140a与第八侧壁140b可以相对于第四鳍中心线(FAC4)不对称，并且第五鳍形图案150的第九侧壁150a与第十侧壁150b可以相对于第五鳍中心线(FAC5)不对称。
例如，第四鳍形图案140的上部142的第七侧壁140a与第四鳍形图案140的上部142的第八侧壁140b可以相对于第四鳍中心线(FAC4)不对称，并且第五鳍形图案150的上部152的第九侧壁150a与第五鳍形图案150的上部152的第十侧壁150b可以相对于第五鳍中心线(FAC5)不对称。
此外，可以在第四鳍中心线(FAC4)与第五鳍中心线(FAC5)之间定义与第四鳍中心线(FAC4)和第五鳍中心线(FAC5)相距相同距离的第三场中心线(FOC3)。
在根据本发明构思的一些实施例的半导体器件7中，第四鳍形图案140和第五鳍形图案150可以相对于第三场中心线(FOC3)对称。第四鳍形图案140的第八侧壁140b与第五鳍形图案150的第九侧壁150a可以相对于第三场中心线(FOC3)对称，并且第四鳍形图案140的第七侧壁140a与第五鳍形图案150的第十侧壁150b可以相对于第三场中心线(FOC3)对称。
图14是示出根据本发明构思的一些实施例的半导体器件的布局图。为了便于说明，将着重于上文讨论的实施例与图14所示的实施例之间的区别来描述图14所示的半导体器件。在沿着图14的线C-C'截取的截面图中，第三有源区(ACT3)可以类似于图7至图9的有源区中的任意一个。
参照图14，根据本发明构思的一些实施例的半导体器件8还可包括形成在衬底100的第三有源区(ACT3)中的第六鳍形图案160。
第六鳍形图案160可在第一方向(X)上延伸。第四鳍形图案140、第五鳍形图案150和第六鳍形图案160可顺序地形成在第二方向(Y)上。
与第四鳍形图案140和第五鳍形图案150类似，第六鳍形图案160可以不对称；然而，本发明构思的各实施例不限于此。与图8中的第三鳍形图案130类似，第六鳍形图案160也可以对称。
与图14中示出的不同的是，第六鳍形图案160也可布置在第四鳍形图案140与第五鳍形图案150之间。
图15是根据本发明构思的一些实施例的半导体器件的布局图。为了便于说明，将着重于上文讨论的实施例与图15所示的实施例之间的区别来描述图15所示的半导体器件。在沿着图15的线C-C'截取的截面图中，第一有源区(ACT1)可以类似于图7至图9的有源区中的任意一个。
参照图15，根据本发明构思的一些实施例的半导体器件9还可包括形成在衬底100的第一有源区(ACT1)中的第二鳍形图案120和第三鳍形图案130。第二鳍形图案120可与第一鳍形图案110直接相邻。
第二鳍形图案120可相对于第二鳍中心线(FAC2)不对称。换言之，第二鳍形图案120的第三侧壁120a与第四侧壁120b可以相对于第二鳍中心线(FAC2)不对称。
此外，第一鳍形图案110和第二鳍形图案120可以相对于第一场中心线(FOC1)对称。
当沿着图15的线C-C'截取的截面图与图7相同时，第三鳍形图案130可以相对于第三鳍中心线(FAC3)不对称。
与此不同的是，当沿着图15的线C-C'截取的截面图与图8相同时，第三鳍形图案130可以相对于第三鳍中心线(FAC3)对称。
现在参照图16，将对示出包括有根据本发明构思的一些实施例的半导体器件的存储卡的框图进行讨论。如图16所示，包括有根据本发明构思的一些实施例的半导体器件的存储器1210可用于存储卡1200中。存储卡1200还可包括用于控制主机1230与存储器1210之间的数据交换的存储器控制器1220。SRAM 1221可用作中央处理单元(CPU)1222的操作存储器。主机接口1223可包括用于通过连接主机1230与存储卡1200而进行数据交换的协议。纠错码1224用于检测和校正从存储器1210读取的错误。存储器接口1225用于与存储器1210连接。中央处理单元(CPU)1222用于执行与存储器控制器1220的数据交换相关联的总体控制操作。
现在参照图17，将对包括有根据本发明构思的一些实施例的半导体器件的信息处理系统的框图进行讨论。如图17所示，信息处理系统1300还可包括含有根据本发明构思的一些实施例的半导体器件的存储器系统1310。信息处理系统1300可包括存储器系统1310、调制解调器1320、中央处理单元(CPU)1330、RAM 1340以及用户接口1350，其中的每一个电连接至系统总线1360。存储器系统1310可包括存储器1311和存储器控制器1312，并且可具有与图16所示的存储卡实质上相同的配置。由中央处理单元(CPU)1330处理的数据或从外部装置接收的数据可存储在存储器系统1310中。信息处理系统1300可应用于存储卡、SSD、摄像头图像传感器以及其他各种芯片组。例如，存储器系统1310可配置为使用SSD，并且这种情况下，信息处理系统1300可以稳定可靠地处理大量数据。
现在参照图18，将对包括有根据本发明构思的一些实施例的半导体器件的电子装置的框图进行讨论。如图18所示，电子装置1400可包括根据本发明构思的一些实施例的半导体器件。电子装置1400可用于无线通信设备(例如，PDA、笔记本计算机、便携计算机、上网平板、无线电话和无线数字音乐播放器)或者用于在无线通信环境中进行信息通信的各种设备中。
电子装置1400可包括控制器1410、输入/输出(I/O)单元1420、存储器1430以及无线接口1440。在这些实施例中，存储器1430可包括根据本发明构思的一些实施例的半导体器件。控制器1410可包括微处理器、数字信号处理器或与其类似的处理器。存储器1430可用于存储由控制器1410处理的命令(或用户数据)。无线接口1440可用于通过无线数据网络进行数据通信。无线接口1440可包括天线和/或无线收发机。电子装置1400可以使用第三代通信系统协议，例如CDMA、GSM、NADC、E-TDMA、WCDMA和CDMA2000。
虽然已经参照其示例性实施例具体呈现并描述了本发明构思，但是本领域普通技术人员将会理解，在不背离如随附权利要求所限定的本发明构思的精神和范围的前提下，能够在形式和细节上进行各种改变。因此，期望将这些实施例在各方面视为示意性的而非限制性的，参照所附权利要求而不是上面的描述来表明本发明的范围。

Claims (20)

1.一种半导体器件，包括：
第一鳍图案，其包括彼此相对的第一侧壁和第二侧壁；
第二鳍图案，其包括彼此相对的第三侧壁和第四侧壁；
第三鳍图案，其位于所述第一鳍图案与第二鳍图案之间；以及
场绝缘薄膜，其与所述第一鳍图案的至少一部分、所述第二鳍图案的至少一部分和所述第三鳍图案的至少一部分接触，
其中，所述第一鳍图案包括：
与所述场绝缘薄膜接触的第一鳍图案的下部；
不与所述场绝缘薄膜接触的第一鳍图案的上部；
第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及
第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，所述第一鳍图案的上部的顶部是平行于所述第一边界的线与所述第一鳍图案在距所述第一边界的最大高度处交会的一点，或者，在第一鳍图案的顶部具有平直表面的情况下，所述第一鳍图案的上部的顶部是该平直表面的中点，其中，所述第二鳍图案包括：
与所述场绝缘薄膜接触的第二鳍图案的下部；
不与所述场绝缘薄膜接触的第二鳍图案的上部；
第二边界，其位于所述第二鳍图案的下部与所述第二鳍图案的上部之间；以及
第二鳍中心线，其垂直于所述第二边界且与所述第二鳍图案的上部的顶部交会，所述第二鳍图案的上部的顶部是平行于所述第二边界的线与所述第二鳍图案在距所述第二边界的最大高度处交会的一点，或者，在第二鳍图案的顶部具有平直表面的情况下，所述第二鳍图案的上部的顶部是该平直表面的中点，
其中，所述第一鳍图案的上部的第一侧壁与所述第一鳍图案的上部的第二侧壁相对于所述第一鳍中心线不对称，并且
其中，所述第二鳍图案的上部的第三侧壁与所述第二鳍图案的上部的第四侧壁相对于所述第二鳍中心线不对称。
2.根据权利要求1所述的半导体器件，
其中，在与所述第一边界相距第一距离的所述第一鳍图案的上部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且
其中，所述第一斜率与所述第二斜率彼此不同，或者所述第一宽度与所述第二宽度彼此不同。
3.根据权利要求2所述的半导体器件，其中，所述第一斜率与所述第二斜率彼此不同，并且所述第一宽度与所述第二宽度彼此不同。
4.根据权利要求1所述的半导体器件，其中，所述第一鳍图案的下部的第一侧壁与所述第一鳍图案的下部的第二侧壁相对于所述第一鳍中心线不对称。
5.根据权利要求1所述的半导体器件，其中，所述第三鳍图案包括：
与所述场绝缘薄膜接触的第三鳍图案的下部；
不与所述场绝缘薄膜接触的第三鳍图案的上部；
第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及
第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，
其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线不对称。
6.根据权利要求5所述的半导体器件，其中，所述第三鳍图案的上部的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线不对称。
7.根据权利要求5所述的半导体器件，
其中，所述第二鳍图案和所述第三鳍图案彼此直接相邻，
其中，在所述第二鳍中心线与所述第三鳍中心线之间定义了与所述第二鳍中心线和所述第三鳍中心线相距相同距离的场中心线，并且
其中，所述第二鳍图案的第四侧壁与所述第三鳍图案的第五侧壁相对于所述场中心线对称。
8.根据权利要求1所述的半导体器件，其中，所述第三鳍图案包括：
与所述场绝缘薄膜接触的第三鳍图案的下部；
不与所述场绝缘薄膜接触的第三鳍图案的上部；
第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及
第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，
其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线对称。
9.根据权利要求1所述的半导体器件，
其中，在与所述第一边界相距第一距离的所述第一鳍图案的下部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且
其中，所述第一斜率与所述第二斜率实质上相同，并且所述第一宽度与所述第二宽度实质上相同。
10.根据权利要求1所述的半导体器件，还包括与所述第一鳍图案至所述第三鳍图案中的至少之一交叉的栅电极。
11.一种半导体器件，包括：
沟槽，其限定第一鳍图案至第三鳍图案；
场绝缘薄膜，其填充所述沟槽的一部分，
其中，第三鳍图案位于第一鳍图案与第二鳍图案之间，
其中，所述第一鳍图案包括：
被所述场绝缘薄膜覆盖的第一鳍图案的下部；
没有被所述场绝缘薄膜覆盖的第一鳍图案的上部；
第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及
第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，所述第一鳍图案的上部的顶部是平行于所述第一边界的线与所述第一鳍图案在距所述第一边界的最大高度处交会的一点，或者，在第一鳍图案的顶部具有平直表面的情况下，所述第一鳍图案的上部的顶部是该平直表面的中点，其中，所述第二鳍图案包括：
被所述场绝缘薄膜覆盖的第二鳍图案的下部；
没有被所述场绝缘薄膜覆盖的第二鳍图案的上部；
第二边界，其位于所述第二鳍图案的下部与所述第二鳍图案的上部之间；以及
第二鳍中心线，其垂直于所述第二边界且与所述第二鳍图案的上部的顶部交会，所述第二鳍图案的上部的顶部是平行于所述第二边界的线与所述第二鳍图案在距所述第二边界的最大高度处交会的一点，或者，在第二鳍图案的顶部具有平直表面的情况下，所述第二鳍图案的上部的顶部是该平直表面的中点，
其中，所述第一鳍图案的上部的第一侧壁与所述第一鳍图案的上部的第二侧壁相对于所述第一鳍中心线不对称，并且
其中，所述第二鳍图案的上部的第三侧壁与所述第二鳍图案的上部的第四侧壁相对于所述第二鳍中心线不对称。
12.根据权利要求11所述的半导体器件：
其中，在与所述第一边界相距第一距离的所述第一鳍图案的上部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，并且
其中，所述第一斜率与所述第二斜率彼此不同。
13.根据权利要求12所述的半导体器件，
其中，在与所述第一边界相距所述第一距离的所述第一鳍图案的上部中，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且
其中，所述第一宽度与所述第二宽度彼此不同。
14.根据权利要求11所述的半导体器件，
其中，在与所述第一边界相距第一距离的所述第一鳍图案的上部中，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且
其中，所述第一宽度与所述第二宽度彼此不同。
15.根据权利要求11所述的半导体器件，其中，所述第一鳍图案的下部的第一侧壁与所述第一鳍图案的下部的第二侧壁相对于所述第一鳍中心线不对称。
16.根据权利要求11所述的半导体器件，其中，所述第三鳍图案包括：
与所述场绝缘薄膜接触的第三鳍图案的下部；
不与所述场绝缘薄膜接触的第三鳍图案的上部；
第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及
第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，并且
其中，所述第三鳍图案的上部的第五侧壁与所述第三鳍图案的上部的第六侧壁相对于所述第三鳍中心线不对称。
17.根据权利要求11所述的半导体器件，其中，所述第三鳍图案包括：
与所述场绝缘薄膜接触的第三鳍图案的下部；
不与所述场绝缘薄膜接触的第三鳍图案的上部；
第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及
第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，并且
其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线对称。
18.根据权利要求11所述的半导体器件，
其中，在与所述第一边界相距第一距离的所述第一鳍图案的下部中，所述第一侧壁的斜率被定义为第一斜率，所述第二侧壁的斜率被定义为第二斜率，所述第一鳍中心线与所述第一侧壁之间的宽度被定义为第一宽度，并且所述第一鳍中心线与所述第二侧壁之间的宽度被定义为第二宽度，并且
其中，所述第一斜率与所述第二斜率实质上相同，并且所述第一宽度与所述第二宽度实质上相同。
19.根据权利要求11所述的半导体器件，还包括与所述第一鳍图案至所述第三鳍图案中的至少之一交叉的栅电极。
20.一种半导体器件，包括：
第一鳍图案，其包括彼此相对的第一侧壁和第二侧壁；
第二鳍图案，其包括彼此相对的第三侧壁和第四侧壁；
第三鳍图案，其位于所述第一鳍图案与第二鳍图案之间；以及
场绝缘薄膜，其与所述第一鳍图案的至少一部分、所述第二鳍图案的至少一部分和所述第三鳍图案的至少一部分接触，
其中，所述第一鳍图案包括：
与所述场绝缘薄膜接触的第一鳍图案的下部；
不与所述场绝缘薄膜接触的第一鳍图案的上部；
第一边界，其位于所述第一鳍图案的下部与所述第一鳍图案的上部之间；以及
第一鳍中心线，其垂直于所述第一边界且与所述第一鳍图案的上部的顶部交会，所述第一鳍图案的上部的顶部是平行于所述第一边界的线与所述第一鳍图案在距所述第一边界的最大高度处交会的一点，或者，在第一鳍图案的顶部具有平直表面的情况下，所述第一鳍图案的上部的顶部是该平直表面的中点，其中，所述第二鳍图案包括：
与所述场绝缘薄膜接触的第二鳍图案的下部；
不与所述场绝缘薄膜接触的第二鳍图案的上部；
第二边界，其位于所述第二鳍图案的下部与所述第二鳍图案的上部之间；以及
第二鳍中心线，其垂直于所述第二边界且与所述第二鳍图案的上部的顶部交会，所述第二鳍图案的上部的顶部是平行于所述第二边界的线与所述第二鳍图案在距所述第二边界的最大高度处交会的一点，或者，在第二鳍图案的顶部具有平直表面的情况下，所述第二鳍图案的上部的顶部是该平直表面的中点，其中，所述第三鳍图案包括：
与所述场绝缘薄膜接触的第三鳍图案的下部；
不与所述场绝缘薄膜接触的第三鳍图案的上部；
第三边界，其位于所述第三鳍图案的下部与所述第三鳍图案的上部之间；以及
第三鳍中心线，其垂直于所述第三边界且与所述第三鳍图案的上部的顶部交会，
其中，所述第一鳍图案的上部的第一侧壁与所述第一鳍图案的上部的第二侧壁相对于所述第一鳍中心线实质上不对称，
其中，所述第二鳍图案的上部的第三侧壁与所述第二鳍图案的上部的第四侧壁相对于所述第二鳍中心线不对称，并且
其中，所述第三鳍图案的第五侧壁与所述第三鳍图案的第六侧壁相对于所述第三鳍中心线实质上对称。
CN201710605943.0A 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件 Active CN107359200B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2015-0007315 2015-01-15
KR1020150007315A KR102284888B1 (ko) 2015-01-15 2015-01-15 반도체 장치
US201562104470P 2015-01-16 2015-01-16
US62/104,470 2015-01-16
CN201610028951.9A CN105826384B (zh) 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610028951.9A Division CN105826384B (zh) 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件

Publications (2)

Publication Number Publication Date
CN107359200A CN107359200A (zh) 2017-11-17
CN107359200B true CN107359200B (zh) 2020-12-01

Family

ID=56408456

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710605943.0A Active CN107359200B (zh) 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件
CN201610028951.9A Active CN105826384B (zh) 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610028951.9A Active CN105826384B (zh) 2015-01-15 2016-01-15 具有非对称鳍形图案的半导体器件

Country Status (3)

Country Link
US (4) US9601628B2 (zh)
KR (1) KR102284888B1 (zh)
CN (2) CN107359200B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102336787B1 (ko) * 2015-08-11 2021-12-07 삼성전자주식회사 반도체 장치
KR102558829B1 (ko) * 2016-06-13 2023-07-25 삼성전자주식회사 게이트 유전 구조체를 포함하는 반도체 소자
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
US11171057B2 (en) * 2016-12-30 2021-11-09 Intel Corporation Semiconductor fin design to mitigate fin collapse
KR102330087B1 (ko) * 2017-04-03 2021-11-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102373630B1 (ko) * 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
TWI750316B (zh) 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
CN112309856B (zh) * 2019-07-24 2022-08-23 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296085A (zh) * 2012-02-29 2013-09-11 台湾积体电路制造股份有限公司 鳍轮廓结构及其制造方法
CN103811338A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7745319B2 (en) 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
JP4487266B2 (ja) 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
US7538391B2 (en) 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
US7759179B2 (en) 2008-01-31 2010-07-20 International Business Machines Corporation Multi-gated, high-mobility, density improved devices
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8637135B2 (en) * 2009-11-18 2014-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform semiconductor device active area pattern formation
US8541270B2 (en) 2011-10-07 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Finlike structures and methods of making same
US20130200455A1 (en) * 2012-02-08 2013-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dislocation smt for finfet device
US9559099B2 (en) 2012-03-01 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
KR101910128B1 (ko) * 2012-05-30 2018-10-23 에스케이하이닉스 주식회사 핀 구조를 갖는 반도체 장치 및 그 제조 방법
US9583398B2 (en) 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US8765533B2 (en) 2012-12-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) channel profile engineering method and associated device
US8815659B2 (en) * 2012-12-17 2014-08-26 Globalfoundries Inc. Methods of forming a FinFET semiconductor device by performing an epitaxial growth process
US8895446B2 (en) * 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
US8853008B1 (en) 2013-03-14 2014-10-07 Intermolecular, Inc. Counter-doped low-power FinFET
US9129823B2 (en) 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
US8853015B1 (en) * 2013-04-16 2014-10-07 United Microelectronics Corp. Method of forming a FinFET structure
US8987793B2 (en) 2013-04-23 2015-03-24 Broadcom Corporation Fin-based field-effect transistor with split-gate structure
CN104124157B (zh) * 2013-04-23 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9093532B2 (en) * 2013-06-21 2015-07-28 International Business Machines Corporation Overlapped III-V finFET with doped semiconductor extensions
CN104282562A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9590104B2 (en) * 2013-10-25 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Gate device over strained fin structure
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US9613954B2 (en) * 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US10504893B2 (en) * 2014-08-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device with protection layer
US9666716B2 (en) * 2014-12-15 2017-05-30 Sang U. Kim FinFET transistor
KR102274750B1 (ko) * 2015-01-27 2021-07-07 삼성전자주식회사 반도체 장치 제조 방법
KR102316119B1 (ko) * 2015-04-02 2021-10-21 삼성전자주식회사 반도체 장치
KR20160118523A (ko) * 2015-04-02 2016-10-12 삼성전자주식회사 반도체 장치
KR102460718B1 (ko) * 2015-05-28 2022-10-31 삼성전자주식회사 집적회로 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296085A (zh) * 2012-02-29 2013-09-11 台湾积体电路制造股份有限公司 鳍轮廓结构及其制造方法
CN103811338A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
US20190131300A1 (en) 2019-05-02
KR102284888B1 (ko) 2021-08-02
US9601628B2 (en) 2017-03-21
CN105826384B (zh) 2018-07-03
US10692864B2 (en) 2020-06-23
CN107359200A (zh) 2017-11-17
KR20160088079A (ko) 2016-07-25
US20170194324A1 (en) 2017-07-06
US10910373B2 (en) 2021-02-02
US20200185382A1 (en) 2020-06-11
US10199377B2 (en) 2019-02-05
US20160211379A1 (en) 2016-07-21
CN105826384A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN107359200B (zh) 具有非对称鳍形图案的半导体器件
US9431478B2 (en) Semiconductor device and method of fabricating the same
CN105514165B (zh) 半导体器件及其制造方法
US9281208B2 (en) Methods of forming semiconductor devices using hard mask layers
US10204983B2 (en) Semiconductor device and method for fabricating the same
KR102448597B1 (ko) 반도체 장치
CN105789309B (zh) 半导体器件及其制造方法
US11804535B2 (en) Semiconductor device and method for fabricating the same
US10522539B2 (en) Semiconductor devices and fabricating methods thereof
US20170125597A1 (en) Semiconductor device
US20170263722A1 (en) Semiconductor device
KR102316119B1 (ko) 반도체 장치
KR102287406B1 (ko) 반도체 장치
US9711504B2 (en) Semiconductor device
KR102274734B1 (ko) 반도체 장치 및 그 제조 방법
KR102388364B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant