CN1071496C - 快速存储单元及其制造方法 - Google Patents

快速存储单元及其制造方法 Download PDF

Info

Publication number
CN1071496C
CN1071496C CN96110736A CN96110736A CN1071496C CN 1071496 C CN1071496 C CN 1071496C CN 96110736 A CN96110736 A CN 96110736A CN 96110736 A CN96110736 A CN 96110736A CN 1071496 C CN1071496 C CN 1071496C
Authority
CN
China
Prior art keywords
film
oxide
flash memory
silicon chip
floating boom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96110736A
Other languages
English (en)
Other versions
CN1155762A (zh
Inventor
金桢雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1155762A publication Critical patent/CN1155762A/zh
Application granted granted Critical
Publication of CN1071496C publication Critical patent/CN1071496C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本发明的具有在浮栅的侧壁上形成的ONO或ON结构的绝缘垫的高效劈栅型快速存储单元能通过防止耦合率的减小及防止通过浮栅和控制栅的电子泄漏来改善单元的编程和擦除能力。

Description

快速存储单元及其制造方法
本发明涉及一种快速存储单元及其制造方法，特别涉及一种快速存储单元及其能通过在浮栅的侧壁形成ONO(氧化物-氮化物-氧化物)结构绝缘隔离层防止耦合率减小的制造方法。
通常，可将具有电编程序和擦除功能的诸如快速EEPROM(电可擦可编程序只读存储器)单元、EPROM等等的非易失存储单元分为叠栅结构型或劈栅结构型。
如图1A所示，在硅基片1上依次形成隧道氧化膜5、浮栅6、介质膜11和控制栅12，此后，在基片1中形成源和漏区7和8，来制造具有常规叠栅结构的快速存储单元。如图1B所示，在基片1上按顺序形成隧道氧化膜5、浮栅6、介质膜和控制栅12，此后，在基片1中形成源和漏区7和8，制造具有常规劈栅结构的快速存储单元，其中，所说控制栅12延伸至漏区8，选择栅氧化膜9形成于所说延伸的控制栅12和所说漏区8之间。尽管这两种存储单元的通过将热电子注入浮栅或从其放电进行编程和擦除操作的功能是相同的，但有劈栅结构的快速存储单元能有效地减少释放进漏区8的电流量，由于它使用将由源区7产生的热电子注入浮栅6的源侧注入方法，所以编程效率高，功耗小。如图1B所示，将使用源侧注入的快速存储单元分成叠栅区A和选择栅区B。在叠栅区A和选择栅区B之间形成沟道。沟道C的宽度由在浮栅6的侧壁形成的介质膜11的厚度决定。因此，介质膜11的厚度很大程度地影响编程特性和读电流电平。另外在浮栅6的侧壁形成的介质膜11的厚度必须小于600埃。尤其是为了改善读电流电平，介质膜11的厚度必须薄，从而可完全防止浮栅6和控制栅12间的电子泄漏。在已有技术中，在形成浮栅6后，用氧化工艺形成介质膜11。然而，通过由掺杂磷(P)的多晶硅的高速氧化，介质膜11扩大，因此很难控制其厚度，从而导致低介电特性。另外，由于其侧壁氧化，浮栅6的宽度减小，导致对编程和读特性产生不利影响的耦合率减小。
因此，本发明目的是提供一种快速存储单元及其能通过在浮栅的侧壁形成ONO(氧化物-氮化物-氧化物)结构绝缘隔离层防止耦合率减小的制造方法。
一种半导体器件中的快速存储单元包括：在硅基片上的选择区形成的浮栅和隧道氧化膜；在浮栅的两侧壁形成的绝缘膜隔离层；其中所述绝缘膜隔离层具有一个底层氧化膜，氮化膜和上层氧化膜依次叠加的ONO结构；在所述浮栅上形成介质层；在所述硅基片中形成的源区，其中所述源区延伸至在隧道氧化膜的下面那部分硅基片；在所述绝缘膜隔离层和所述源区之间的暴露的硅基片上形成有选择的栅氧化膜；在硅基片中形成的漏区；及在选择栅氧化膜，所述绝缘膜和介质膜上形成的控制栅。
一种制造半导体器件中快速存储单元的方法包括：在硅基片上依次形成隧道氧化膜、第一多晶硅层和氧化膜；使所述氧化膜和所述第一多晶硅膜构图，形成浮栅；在硅基片中形成源区和漏区；除去保留在所述浮栅上的那部分所述氧化膜，进行热氧化工艺，在露出的硅基片上形成选择栅氧化膜和在所述浮栅上形成介质膜；以及在热氧化工艺后，在整个表面上形成第二多晶硅层，并使第二多晶硅层构图，形成控制栅，其特征在于在形成源区和漏区后，在所述浮栅的两侧壁形成的绝缘膜隔离层；其中所述绝缘膜隔离层具有一个底层氧化膜，氮化膜和上层氧化膜依次叠加的ONO结构。
为了充分理解本发明的性质和目的，应该参看照下面结合附图所作的详细描述，其中：
图1A是具有常规叠栅结构的快速存储单元的剖面图；
图1B是具有常规劈栅结构的快速存储单元的剖面图；
图2A至2G是解释根据本发明制造快速存储单元的方法的剖面图。
在各附图中相似的附图标记表示相似的部件。
图2A至2G是解释根据本发明制造快速存储单元的方法的剖面图。
图2A是一剖面图，其中，在硅片10的整个表面上依次形成隧道氧化膜2、第一多晶硅层3和氧化膜4，隧道氧化膜2的厚度为50至100埃，氧化膜4的厚度为300至600埃，多晶硅层3中掺有磷(P)。在上述工艺中，可以不在多晶硅层3上形成氧化膜4。
图2B是一剖面图，其中，用浮栅电极作掩模，通过光刻和腐蚀工艺，使氧化膜4和第一多晶硅层3构图，形成浮栅3A，此后，用所给掩膜，通过离子注入工艺，在硅基片10中分别形成源和漏区7A和8A。
图2C是一剖面图，其中，在源和漏区7A和8A形成后，在整个表面上形成绝缘膜，此后，通过各向同性腐蚀直到露出硅基片10，在已构图的氧化膜4和浮栅3A的侧壁上形成绝缘隔离层11A。在依次层叠有底层氧化膜、氮化膜和上层氧化膜的ONO(氧化物-氮化物-氧化物)结构中或在依次层叠有氧化膜和氮化膜的ON(氧化物-氮化物)结构中形成绝缘膜，其中底层氧化膜是热氧化膜或CVD(化学汽相淀积)氧化膜。绝缘膜隔离层的宽度为50至100埃。
图2D是一剖面图，其中，用湿法腐蚀工艺除去保留在浮栅3A上的氧化膜4。但在没形成如图2A所示的氧化膜4时，就不需要湿法工艺。
图2E是一剖面图，如图所示进行热氧化工艺，在图2D中的露出的硅基片10上形成选择栅氧化膜19在浮栅3A上形成的氧化膜可用作介质膜14。
图2F是一剖面图，如图所示，在整个上表面上形成第二多晶硅层22。图2G是一剖面图，如图所示，用控制栅作掩模，通过光刻和腐蚀工艺，使第二多晶硅层22构图，形成控制栅22A。根据上述工艺形成的快速存储单元其浮栅3A和控制栅22A间的介电特性好，并由于在浮栅3A的侧壁形成ONO或ON结构的绝缘垫11A，能容易地控制绝缘膜厚度，从而由氧化浮栅3A的侧壁来防止耦合率减小。
如上所述，通过在浮栅3A的侧壁形成ONO或ON结构的绝隔离层11A，本发明具有能防止耦合率减小的显著效果。
尽管上面已对优选实施例作了某种程度的说明，但所说明的只是本发明的原理。应该理解到，这里所公开的优选实施例并不是对本发明的限制。因此，在不脱离本发明的范围和精神的情况下能作的所有变化皆包含在本发明的其它实施例中。

Claims (25)

1．一种半导体器件中的快速存储单元包括：
在硅基片上的选择区形成的浮栅和隧道氧化膜；
在浮栅的两侧壁形成的绝缘膜隔离层；其中所述绝缘膜隔离层具有一个底层氧化膜，氮化膜和上层氧化膜依次叠加的ONO结构；
在所述浮栅上形成介质膜；
在所述硅基片中形成的源区，其中所述源区延伸至在隧道氧化膜的下面那部分硅基片；
在所述绝缘膜隔离层和所述源区之间的暴露的硅基片上形成有选择的栅氧化膜；
在硅基片中形成的漏区；及
在选择栅氧化膜，所述绝缘膜和介质膜上形成的控制栅。
2．根据权利要求1的快速存储单元，其特征在于：所形成的所述隧道氧化膜的厚度为50至100埃。
3．根据权利要求1的快速存储单元，其特征在于：所述底层氧化膜为CVD氧化膜。
4．根据权利要求1的快速存储单元，其特征在于：所述底层氧化膜为热氧化膜。
5．根据权利要求1的快速存储单元，其特征在于：所述绝缘隔离层的宽度为50至100埃。
6．根据权利要求1的快速存储单元，其特征在于：所述绝缘膜隔层是依次层叠有氧化膜和氮化膜的ON结构。
7．根据权利要求6的快速存储单元，其特征在于：所述氧化膜为CVD氧化膜。
8．根据权利要求6的快速存储单元，其特征在于：所述底层氧化膜为热氧化膜。
9．根据权利要求1的快速存储单元，其特征在于：所述介质膜和选择栅氧化膜是热氧化膜。
10．一种制造半导体器件中快速存储单元的方法包括：
在硅基片上依次形成隧道氧化膜、第一多晶硅层和氧化膜；使所述氧化膜和所述第一多晶硅膜构图，形成浮栅；
在硅基片中形成源区和漏区；
除去保留在所述浮栅上的那部分所述氧化膜，进行热氧化工艺，在露出的硅基片上形成选择栅氧化膜和在所述浮栅上形成介质膜；以及
在热氧化工艺后，在整个表面上形成第二多晶硅层，并使第二多晶硅层构图，形成控制栅，其特征在于在形成源区和漏区后，在所述浮栅的两侧壁形成的绝缘膜隔离层；其中所述绝缘膜隔离层具有一个底层氧化膜，氮化膜和上层氧化膜依次叠加的ONO结构。
11．根据权利要求10的方法，其特征在于：所形成的所述隧道氧化膜的厚度为50至100埃。
12．根据权利要求10的方法，其特征在于：所述氧化膜的总厚度为300至600埃。
13．根据权利要求10的方法，其特征在于：所述底层氧化膜为CVD氧化膜。
14．根据权利要求10的方法，其特征在于：所述底层氧化膜为热氧化膜。
15．根据权利要求10的方法，其特征在于：所述绝缘膜隔离层是依次层叠有氧化膜和氮化膜的ON结构。
16．根据权利要求10的方法，其特征在于：所述氧化膜为CVD氧化膜。
17．根据权利要求15方法，其特征在于：所述氧化膜为热氧化膜。
18．一种在半导体器件中形成快速存储单元的方法包括以下步骤：
在硅基片上依次形成隧道氧化膜、第一多晶硅层和氧化膜；使所述氧化膜和所述第一多晶硅膜构图，形成浮栅；
在硅基片中形成源区和漏区；
进行热氧化工艺，在露出的硅基片上形成选择栅氧化膜和在所述浮栅上形成介质膜；以及
在热氧化工艺后，在整个表面上形成第二多晶硅层，并使第二多晶硅层构图，形成一个控制栅，其特征在于在形成源区和漏区后，在浮栅的两侧壁形成的绝缘膜隔离层，其中所述绝缘膜隔离层具有一个底层氧化膜，一个氮化膜和一个上层氧化膜依次叠加的ONO结构。
19．根据权利要求18的方法，其特征在于：所形成的所述隧道氧化膜厚为50至100埃。
20．根据权利要求18的方法，其特征在于：所述氧化膜的总厚度为300至600埃。
21．根据权利要求18的方法，其特征在于：所述底层氧化膜为CVD氧化膜。
22．根据权利要求18的方法，其特征在于：所述底层氧化膜为热氧化膜；
23．根据权利要求18的方法，其特征在于：所述绝缘膜是依次层叠有一个氧化膜和一个氮化膜的ON结构。
24．根据权利要求23的方法，其特征在于：所述氧化膜为CVD氧化膜。
25．根据权利要求23的方法，其特征在于：所述氧化膜为热氧化膜。
CN96110736A 1995-06-24 1996-06-24 快速存储单元及其制造方法 Expired - Fee Related CN1071496C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950017272A KR0172273B1 (ko) 1995-06-24 1995-06-24 플래쉬 메모리 셀의 제조방법
KR17272/95 1995-06-24
KR17272/1995 1995-06-24

Publications (2)

Publication Number Publication Date
CN1155762A CN1155762A (zh) 1997-07-30
CN1071496C true CN1071496C (zh) 2001-09-19

Family

ID=19418160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96110736A Expired - Fee Related CN1071496C (zh) 1995-06-24 1996-06-24 快速存储单元及其制造方法

Country Status (4)

Country Link
US (1) US5702965A (zh)
KR (1) KR0172273B1 (zh)
CN (1) CN1071496C (zh)
TW (1) TW312853B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
KR19980076997A (ko) * 1997-04-16 1998-11-16 성재갑 치주질환 치료용 국소약물송달제제
US5981341A (en) * 1997-12-05 1999-11-09 Advanced Micro Devices Sidewall spacer for protecting tunnel oxide during isolation trench formation in self-aligned flash memory core
KR100451491B1 (ko) * 1997-12-08 2005-04-06 주식회사 하이닉스반도체 플래쉬이이피롬셀및그의제조방법
US5940706A (en) * 1997-12-11 1999-08-17 Taiwan Semiconductor Manufacturing Company, Ltd Process for preventing misalignment in split-gate flash memory cell
TW425660B (en) * 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
US6194272B1 (en) 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
US6346725B1 (en) 1998-05-22 2002-02-12 Winbond Electronics Corporation Contact-less array of fully self-aligned, triple polysilicon, source-side injection, nonvolatile memory cells with metal-overlaid wordlines
US6184089B1 (en) * 1999-01-27 2001-02-06 United Microelectronics Corp. Method of fabricating one-time programmable read only memory
CN1323440C (zh) * 1999-02-23 2007-06-27 西利康存储技术股份有限公司 带自对准栅极的快闪存储单元及其制造方法
US6071777A (en) * 1999-04-29 2000-06-06 Winbond Electronics Corporation Method for a self-aligned select gate for a split-gate flash memory structure
US6355527B1 (en) 1999-05-19 2002-03-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6174772B1 (en) 1999-07-06 2001-01-16 Taiwan Semiconductor Manufacturing Company Optimal process flow of fabricating nitride spacer without inter-poly oxide damage in split gate flash
KR100376270B1 (ko) * 1999-12-28 2003-03-17 주식회사 하이닉스반도체 스플리트 게이트형 플래쉬 메모리 소자의 제조방법
TW466710B (en) * 2000-09-08 2001-12-01 United Microelectronics Corp Manufacturing method of Flash memory
KR100971206B1 (ko) * 2002-12-30 2010-07-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
US20040142525A1 (en) * 2002-12-30 2004-07-22 Kim Seok Su Method of manufacturing a semiconductor device
ATE518248T1 (de) * 2003-02-26 2011-08-15 Nxp Bv Verfahren zur herstellung einer nichtflüchtigen speicherzelle mit einem seitlichen auswahl-gate
JP2004303918A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6878986B2 (en) * 2003-03-31 2005-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded flash memory cell having improved programming and erasing efficiency
CN1324693C (zh) * 2003-07-24 2007-07-04 旺宏电子股份有限公司 闪存的制造方法
KR100559994B1 (ko) * 2003-08-08 2006-03-13 동부아남반도체 주식회사 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
KR101068141B1 (ko) * 2004-06-18 2011-09-28 매그나칩 반도체 유한회사 Ｍｅｅｌ 소자 제조방법
US7319618B2 (en) * 2005-08-16 2008-01-15 Macronic International Co., Ltd. Low-k spacer structure for flash memory
US7474548B2 (en) * 2005-12-13 2009-01-06 Panasonic Corporation Semiconductor memory device and method for manufacturing the same
US8528888B2 (en) 2011-05-27 2013-09-10 Gregory A. Header Flanged material and standing seam clamp

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995009423A1 (en) * 1993-09-30 1995-04-06 Cirrus Logic, Inc. Spacer flash cell process
US5424232A (en) * 1990-12-18 1995-06-13 Sharp Kabushiki Kaisha Method for manufacturing a non-volatile memory having a floating gate oxide type fet provided with a tunnel oxide film

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US5284784A (en) * 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
US5496747A (en) * 1993-08-02 1996-03-05 United Microelectronics Corporation Split-gate process for non-volatile memory
US5474947A (en) * 1993-12-27 1995-12-12 Motorola Inc. Nonvolatile memory process
US5445984A (en) * 1994-11-28 1995-08-29 United Microelectronics Corporation Method of making a split gate flash memory cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424232A (en) * 1990-12-18 1995-06-13 Sharp Kabushiki Kaisha Method for manufacturing a non-volatile memory having a floating gate oxide type fet provided with a tunnel oxide film
WO1995009423A1 (en) * 1993-09-30 1995-04-06 Cirrus Logic, Inc. Spacer flash cell process

Also Published As

Publication number Publication date
US5702965A (en) 1997-12-30
KR0172273B1 (ko) 1999-02-01
TW312853B (en) 1997-08-11
CN1155762A (zh) 1997-07-30
KR970004035A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
CN1071496C (zh) 快速存储单元及其制造方法
US7205602B2 (en) Method to improve the coupling ratio of top gate to floating gate in flash
US7081651B2 (en) Non-volatile memory device with protruding charge storage layer and method of fabricating the same
JP3578897B2 (ja) 凹状のフローティングゲートを具備した不揮発性メモリ素子の製造方法
US6624465B1 (en) Multi-layer spacer technology for flash EEPROM
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
US20020000602A1 (en) V-shaped flash memory structure
CN1652324A (zh) 半导体器件及其制造方法
CN1992235A (zh) Nor型闪存单元阵列及其制造方法
US6235582B1 (en) Method for forming flash memory cell
US5981339A (en) Narrower erase distribution for flash memory by smaller poly grain size
US20040121545A1 (en) Method to fabricate a square word line poly spacer
CN100552897C (zh) 位于衬底上的浮动栅极存储单元及其制造方法
US6638822B2 (en) Method for forming the self-aligned buried N+ type to diffusion process in ETOX flash cell
US7060627B2 (en) Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays
US6943119B2 (en) Flash process for stacking poly etching
CN1133215C (zh) 只读存储器及其制造方法
CN1218385C (zh) 一种嵌入式存储器的制作方法
KR950011030B1 (ko) 반도체 장치의 이이피롬 제조방법
CN100464423C (zh) 内存元件及其制造方法与操作方法
CN1239827A (zh) 快闪存储单元的制造方法
CN100343980C (zh) 非挥发性存储元件及其制造方法
KR20010008614A (ko) 플래시 ｅｅｐｒｏｍ의 게이트전극 제조방법
CN116209261A (zh) 金属浮栅存储器及其制造方法
KR100253582B1 (ko) 플레쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010919

Termination date: 20130624