CN107104101B - 基于集成电路的半导体装置 - Google Patents

基于集成电路的半导体装置 Download PDF

Info

Publication number
CN107104101B
CN107104101B CN201710397056.9A CN201710397056A CN107104101B CN 107104101 B CN107104101 B CN 107104101B CN 201710397056 A CN201710397056 A CN 201710397056A CN 107104101 B CN107104101 B CN 107104101B
Authority
CN
China
Prior art keywords
gate electrode
contact
active area
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710397056.9A
Other languages
English (en)
Other versions
CN107104101A (zh
Inventor
白尚训
吴祥奎
都桢湖
朴善暎
李昇映
元孝植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150003466A external-priority patent/KR101958421B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107104101A publication Critical patent/CN107104101A/zh
Application granted granted Critical
Publication of CN107104101B publication Critical patent/CN107104101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Abstract

提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。

Description

基于集成电路的半导体装置
本申请是申请日为2015年07月22日、申请号为201510434904.X、题为“集成电路、基于集成电路的半导体装置和标准单元库”的专利申请的分案申请。
技术领域
发明构思的示例实施例涉及一种包括至少一个单元的集成电路(IC)、一种基于所述IC的半导体装置和/或一种存储与所述至少一个单元有关的信息的标准单元库。
背景技术
随着晶体管的尺寸减小和半导体制造技术进一步发展，可将更多的晶体管集成在半导体装置中。例如，在各种应用中使用芯片上系统(SOC)，芯片上系统(SOC)是指将计算机或其他电子系统的所有组件集成到单个芯片中的集成电路(IC)。对应用的性能需求的增加会需要包括更多组件的半导体装置。
发明内容
根据发明构思的至少一个示例实施例，集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿垂直于第一方向的第二方向彼此平行地设置；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并且通过电连接到所述至少一条导线和第一接触件而形成单个节点。
根据发明构思的其他示例实施例，半导体装置可包括：基板，包括具有不同导电类型的第一有源区和第二有源区；多条导线，沿第一方向延伸并且沿垂直于第一方向的第二方向彼此平行地设置；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和位于第一有源区和第二有源区中的至少一个中的第一接触件上，并且通过电连接到所述至少一条导线和第一接触件而形成单个节点。
根据发明构思的其他示例实施例，存储在非暂时性计算机可读存储介质中的标准单元库可包括与多个标准单元有关的信息。所述多个标准单元中的至少一个包括：第一有源区和第二有源区，具有不同的导电类型；多个鳍，在第一有源区和第二有源区中彼此平行地设置；多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行地设置，在所述多个鳍上方；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，通过电连接到所述至少一条导线和在第一有源区和第二有源区中的至少一个中的第一接触件而形成单个节点。
根据其他示例实施例，半导体装置可包括：基板，具有第一导电类型的第一有源区和具有与第一导电类型不同的第二导电类型的第二有源区；多个栅电极，沿第一方向延伸，从而所述多个栅电极沿第二方向彼此平行，第二方向与第一方向垂直；第一接触件，在所述多个栅电极的被跳过的栅电极的两侧中的相应的一侧处，被跳过的栅电极是所述多个栅电极中的电极连接到第一接触件的栅电极；以及第二接触件，电连接到被跳过的栅电极和在第一有源区中的第一接触件，从而第二接触件、所述至少一条导线和第一接触件在第一有源区中形成单个节点。
半导体装置可包括至少一个非对称栅极的集成电路(IC)，与在第一有源区中相比，非对称栅极的IC在第二有源区中包括更多数量的晶体管。
晶体管可为鳍式晶体管。
半导体装置还可包括在沿第一方向延伸的所述多个栅电极下方的沿第二方向延伸的多个鳍，从而所述多个鳍和所述多个栅电极与鳍式晶体管对应。
附图说明
通过下面结合附图的详细描述，将更清楚地理解发明构思的示例实施例，在附图中：
图1是示出根据示例实施例的集成电路(IC)的一部分的布局；
图2是示出根据另一示例实施例的IC的一部分的布局；
图3是示出沿图1的线III-III'切割的具有图1的布局的半导体装置的示例的剖视图；
图4是示出与图1的示例实施例基本上相同的IC的一部分的布局；
图5是示出根据另一示例实施例的IC的一部分的布局；
图6是示出具有图5的布局的半导体装置的示例的剖视图；
图7是示出根据另一示例实施例的IC的一部分的布局；
图8是示出沿图7的线VIII-VIII'切割的具有图5的布局的半导体装置的示例的剖视图；
图9是示出与图5的示例实施例基本上相同的IC的一部分的布局；
图10是示出根据另一示例实施例的IC的布局；
图11是示出与图10的示例实施例基本上相同的IC的布局；
图12是示出具有图10的布局的半导体装置的示例的透视图；
图13是示出沿图12的线XII-XII'切割的半导体装置的剖视图；
图14是示出具有图10的布局的半导体装置的另一示例的透视图；
图15是示出沿图14的线XIV-XIV'切割的半导体装置的剖视图；
图16是示出沿图10的线XVI-XVI'切割的具有图10的布局的半导体装置的剖视图；
图17是示出根据另一示例实施例的IC的布局；
图18是示出与图17的示例实施例基本上相同的IC的一部分的布局；
图19是示出图17的IC的电路图；
图20是详细示出图19的第三节点区的电路图；
图21是示出根据另一示例实施例的IC的布局；
图22是示出与图21的示例实施例基本上相同的IC的一部分的布局；
图23是示出根据示例实施例的存储介质的框图；
图24是示出根据示例实施例的包括IC的存储卡的框图；以及
图25是示出根据示例实施例的包括IC的计算系统的框图。
具体实施方式
现在将对示例实施例进行详细参考，示例实施例的一些示例示出在附图中，其中，同样的附图标记始终表示同样的元件。提供这些示例实施例使得本公开将是彻底的和完整的，并且将向本领域普通技术人员充分地传达本发明构思。因为发明构思允许各种变化和许多的示例实施例，所以将在附图中示出并且在书面描述中详细地描述具体示例实施例。然而，这不意图将发明构思限制为实践的具体模式，并且将理解的是，不脱离精神和技术范围的所有改变、等同物和替代物包含在发明构思中。为了便于解释，可夸大附图中的组件的尺寸。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。当诸如“……中的至少一个”的表述在一系列元件(要素)之后时，修饰整个系列的元件(要素)，而不修饰所述列的单个元件(要素)。
在本说明书中使用的术语仅用于描述具体示例实施例，并且不意图限制发明构思。以单数使用的表述包含复数的表述，除非其在上下文中具有明显不同的意思。在本说明书中，将理解的是，诸如“包括”、“具有”和“包含”的术语意图指示存在说明书中公开的特征、数量、步骤、动作、组件、部件或它们的组合，并且不意图排除可存在或可添加一个或更多个其他特征、数量、步骤、动作、组件、部件或它们的组合的可能性。
尽管可使用如“第一”、“第二”等的此种术语来描述各种组件，但这些组件不必局限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。例如，在发明构思的范围内，第一组件可被称为第二组件，反之亦然。
除非另有定义，否则在描述中使用的所有术语(包括技术术语和科学术语)具有与发明构思的示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非在说明书中明确定义，否则术语(诸如在通用词典中定义的术语)应被解释为具有与在相关技术的上下文中的它们的意思一致的意思，并且不应被解释为具有理想或过度形式化的意思。
图1是示出根据示例实施例的集成电路(IC)100A的一部分的布局。
参照图1，IC 100A可包括由用粗线指示的单元边界限定的至少一个单元。所述单元可包括第一导线140a至第三导线140c、第一接触件150a和150b 以及第二接触件160a。尽管未示出，但可在单元的上部处另外设置例如金属线的多条导线。
根据一些示例实施例，单元可为标准单元。根据设计标准单元布局的方法，诸如OR门或AND门的重复使用的器件可预先被设计为标准单元并且存储在计算机系统中，在布局设计过程期间，标准单元被设置在必要的位置处并且用线连接。因此，可以以相对短的时间来设计布局。
第一导线140a至第三导线140c可沿第一方向(例如，Y方向)延伸。另外，第一导线140a至第三导线140c可沿基本上垂直于第一方向的第二方向(例如，X方向)彼此平行地设置。第一导线140a至第三导线140c可由具有导电性的材料例如多晶硅、金属和金属合金形成。
根据示例实施例，第一导线140a至第三导线140c可与栅电极对应。然而，示例实施例不限于此，例如，第一导线140a至第三导线140c可为导电轨迹。另外，虽然图1示出了单元包括第一导线140a至第三导线140c，但示例实施例不限于此。例如，单元可包括沿第一方向延伸并且沿第二方向彼此平行的四条或更多条导线。
第一接触件150a和150b可沿第一方向延伸。另外，第一接触件150a和 150b可沿与第一方向基本上垂直的第二方向彼此平行地设置。第一接触件 150a和150b可由具有导电性的材料例如多晶硅、金属和金属合金形成。因此，第一接触件150a和150b可将电源电压或地电压提供到第一导线140a至第三导线140c之间的下区域。
根据一些示例实施例，第一接触件150a和150b可分别设置在第二导线 140b的两侧处。具体地，第一接触件150a和150b可包括设置在第二导线140b 的左侧处的第一左接触件150a和设置在第二导线140b的右侧处的第一右接触件150b。换句话说，第一左接触件150a可设置在第一导线140a与第二导线140b之间，第一右接触件150b可设置在第二导线140b与第三导线140c 之间。
根据一些示例实施例，第一左接触件150a的沿第二方向的长度(即，宽度W1a)可小于第一导线140a与第二导线140b之间的间隔S1。同样，第一右接触件150b的沿第二方向的长度(即，宽度W1b)可小于第二导线140b 与第三导线140c之间的间隔S1。根据示例实施例，第一左接触件150a的宽度W1a与第一右接触件150b的宽度W1b可基本上相同。然而，示例实施例不限于此。例如，根据另一示例实施例，第一左接触件150a的宽度W1a可与第一右接触件150b的宽度W1b不同。
第二接触件160a可设置在第二导线140b以及第一接触件150a和150b 上，并且可通过电连接到第二导线140b以及第一接触件150a和150b来形成单个节点。另外，第二接触件160a可沿第二方向延伸，因此，第二接触件160a 可沿与第二导线140b以及第一接触件150a和150b水平地交叉的方向延伸。第二接触件160a可由具有导电性的材料例如多晶硅、金属和金属合金形成。因此，第二接触件160a可将例如相同的电源电压或相同的地电压提供到第二导线140b以及第一接触件150a和150b。
根据一些示例实施例，第二接触件160a的沿第二方向的长度(即，W1c) 可大于第一左接触件150a与第一右接触件150b之间的距离D1a并且小于第一导线140a与第三导线140c之间的距离D1b。因此，第二接触件160a可电连接到第二导线140b、第一左接触件150a和第一右接触件150b，而不连接到第一导线140a和第三导线140c。
根据一些示例实施例，第一左接触件150a的沿第一方向的长度(即，高度H1a)可与第一右接触件150b的沿第一方向的长度(即，高度H1b)相同。因此，第一左接触件150a、第一右接触件150b和第二接触件160a可形成H 形跨接线(jumper)。跨接线是用于连接IC 100A中的两个点或两个端子的具有相对短的长度的导线。
如上所述，根据一些示例实施例，可通过使第二导线140b、第一接触件 150a和150b以及第二接触件160a电连接来形成单个节点。因此，在基于在图1中示出的布局制造的IC 100A中，第二导线140b可被跳过或屏蔽。因此，根据一些示例实施例的H形跨接线可被称为跳跃装置。
根据一些示例实施例，可通过使第二导线140b、第一接触件150a和150b 以及第二接触件160a电连接来设计第二导线140b被跳过的单元。因此，第一接触件150a和150b以及第二接触件160a可与第二导线140b分离开以减小(或，可选地，消除)当形成跨接线时发生电短路的可能性。
与标准单元的上述布局有关的信息可存储在标准单元库中。具体地，标准单元库可包括与多个标准单元有关的信息，并且存储在计算机可读存储介质(例如，非暂时性计算机可读存储介质)中。与包括在标准单元库中的信息对应的标准单元是指具有满足标准的尺寸的IC的单元。例如，标准单元的布局的高度(例如，沿图1的Y方向的长度)可以是固定的，而标准单元的宽度(例如，沿图1的X方向的长度)可根据标准单元来改变。标准单元可包括用于处理输入信号的输入鳍(input fin)和用于输出输出信号的输出鳍 (output fin)。
IC可为多个标准单元。IC设计工具可对IC进行设计，即，通过使用包括与多个标准单元有关的信息的标准单元库来完成IC的布局。IC设计工具可在包括在标准单元中的引脚(pin)(即，输入引脚和输出引脚)上设置通路，从而引脚与位于在半导体制造工艺中形成标准单元的引脚之后所形成的层上的图案连接。即，通过在标准单元的引脚中设置通路，可传输标准单元的输入信号和输出信号。
图2是示出根据其他示例实施例的IC 100B的一部分的布局。
参照图2，IC 100B可包括第一导线140a至第三导线140c、第一左接触件150a、第一右接触件150b'以及第二接触件160a。IC 100B是在图1中示出的IC 100A的修改的示例实施例。因此，图1的描述中的至少一些描述也可应用于IC 100B，因此，将不再重复已经参照图1描述的特征和元件。
根据一些示例实施例，第一左接触件150a的沿第一方向的长度(即，高度H1a)可与第一右接触件150b'的长度(即，高度H1b')不同。因此，第一左接触件150a、第一右接触件150b'和第二接触件160a可形成L形跨接线。
根据一些示例实施例，第一右接触件150b'的高度H1b'可大于第一左接触件150a的高度H1a。根据其他示例实施例，第一左接触件150a的高度H1a 可大于第一右接触件150b'的高度H1b'。第一左接触件150a的高度H1a和第一右接触件150b'的高度H1b'可在各种示例实施例中变化。
图3是示出沿图1的线III-III'切割的具有图1的布局的半导体装置100a 的示例的剖视图。
参照图3，半导体装置100a可包括基板110、第二导线140b、第一接触件150a和150b以及第二接触件160a。虽然未示出，但是提供例如电源电压或地电压的电压端子可另外地设置在第二接触件160a上。
基板110可以是包括从例如硅、绝缘体上硅(SOI)、蓝宝石上硅、锗、硅锗、砷化镓中选择的任何一种的半导体基板。例如，基板110可以是P型基板。另外，虽然未示出，但是基板110可具有用杂质掺杂的有源区。
第二导线140b可设置在基板110上。根据一些示例实施例，第二导线 140b可用作栅电极。在这种情况下，栅极绝缘层可另外地设置在第一导线 140b与基板110的有源区之间。
第一接触件150a和150b可设置在基板110上。因此，第一接触件150a 和150b可在基板110的有源区中提供例如电源电压或地电压。根据一些示例实施例，第一接触件150a和150b可分别设置在第二导线140b的两侧处。根据一些示例实施例，第一接触件150a和150b的上部可与第二导线140b的上部处在同一水平面上。
第二接触件160a可设置在第二导线140b以及第一接触件150a和150b 上，并通过电连接到第二导线140b以及第一接触件150a和150b而形成单个节点。
图4是示出与图1的示例实施例基本上相同的IC 100A'的一部分的布局。
参照图4，IC 100A'可包括第一导线140a和第三导线140c以及第一接触件150a和150b。第一接触件150a和150b可连接到设置在上部处的单条金属线。根据其他示例实施例，IC 100A'可仅包括第一接触件150a和150b中的一个。
在图1中示出的布局中的第一接触件150a和150b以及第二接触件160a 形成H形跨接线。因此，当实际上制造IC 100A时，IC 100A可与对应于在图4中示出的布局的IC 100A'基本上相同。换句话说，由于在图1中示出的布局中的H形跨接线，因此可跳过第二导线140b。
同样，在图2中示出的布局中的第一接触件150a和150b'以及第二接触件160a可形成L形跨接线。因此，当实际上制造IC 100B时，IC 100B可与对应于在图4中示出的布局的IC100A'基本上相同。换句话说，由于在图2 中示出的布局中的L形跨接线，因此可跳过第二导线140b。
图5是示出根据其他示例实施例的IC 100C的一部分的布局。
参照图5，IC 100C可包括通过用粗线指示的单元边界限定的至少一个单元。所述单元可包括第一导线140e至第四导线140h、第一接触件150c和150d 以及第二接触件160b。
第一导线140e至第四导线140h可沿第一方向(例如，Y方向)延伸。另外，第一导线140e至第四导线140h可沿与第一方向基本上垂直的第二方向(例如，X方向)彼此平行地设置。第一导线140e至第四导线140h可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。
根据一些示例实施例，第一导线140e至第四导线140h可与栅电极对应。然而，示例实施例不限于此。例如，第一导线140e至第四导线140h可为导电轨迹。另外，虽然图5示出了的是IC 100C包括第一导线140e至第四导线 140h，但是示例实施例不限于此，例如，IC100C可包括沿第一方向延伸并且沿第二方向彼此平行的五条或更多条导线。
第一接触件150c和150d可沿第一方向延伸。另外，第一接触件150c和 150d可沿与第一方向基本上垂直的第二方向彼此平行地设置。第一接触件 150c和150d可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。因此，第一接触件150c和150d可将电源电压或地电压提供到第一导线140e 至第四导线140h之间的下区域。
根据一些示例实施例，第一接触件150c和150d可包括设置在第二导线 140f的左侧处的第一左接触件150c和设置在第三导线140g的右侧处的第一右接触件150d。换句话说，第一左接触件150c可设置在第一导线140e与第二导线140f之间，第一右接触件150d可设置在第三导线140g与第四导线140h 之间。
根据一些示例实施例，第一左接触件150c的沿第二方向的长度(即，宽度W2a)可小于第一导线140e与第二导线140f之间的间隔S2。同样，第一右接触件150d的沿第二方向的长度(即，宽度W2b)可小于第三导线140g 与第四导线140h之间的间隔S2。根据一些示例实施例，第一左接触件150c 的宽度W2a可与第一右接触件150d的宽度W2b基本上相同。然而，示例实施例不限于此。例如，根据其他示例实施例，第一左接触件150c的宽度W2a 可与第一右接触件150d的宽度W2b不同。
第二接触件160b可设置在第二导线140f和第三导线140g以及第一接触件150c和150d上，并且通过电连接到第二导线140f和第三导线140g以及第一接触件150c和150d而形成单个节点。另外，第二接触件160b可沿第二方向延伸，因此，第二接触件160b可沿与第二导线140f和第三导线140g以及第一接触件150c和150d水平地交叉的方向设置。第二接触件160b可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。因此，第二接触件160b可将例如相同的电源电压或相同的地电压提供到第二导线140f和第三导线 140g以及第一接触件150c和150d。
根据一些示例实施例，第二接触件160b的沿第二方向的长度(即，宽度 W2c)可大于第一左接触件150c与第一右接触件150d之间的距离D2a并且小于第一导线140e与第四导线140h之间的距离D2b。因此，第二接触件160b 可电连接到第二导线140f和第三导线140g、第一左接触件150c以及第一右接触件150d，而不连接到第一导线140e和第四导线140h。
根据一些示例实施例，第一左接触件150c的沿第一方向的长度(即，高度H2a)可与第一右接触件150c的沿第一方向的长度(即，高度H2b)基本上相同。因此，第一左接触件150c、第一右接触件150d以及第二接触件160b 可形成H形跨接线。跨接线是用于连接IC100C中的两点或两个端子的具有相对短的长度的导线。
虽然未示出，但根据其他示例实施例，第一左接触件150c的沿第一方向的长度(即，高度H2a)可与第一右接触件150d的沿第一方向的长度(即，高度H2b)不同。因此，第一左接触件150c、第一右接触件150d和第二接触件160b可形成L形跨接线。
如上所述，根据一些示例实施例，可通过使第二导线140f和第三导线 140g、第一接触件150c和150d以及第二接触件160b电短路来形成单个节点。因此，在基于图5中示出的布局而制造的IC 100C中，可跳过第二导线140f 和第三导线140g。因此，根据一些示例实施例的H形跨接线可称为跳过装置。
图6是示出具有图5的布局的半导体装置100c的示例的剖视图。
参照图6，半导体装置100c可包括基板110、第二导线140f和第三导线 140g、第一接触件150c和150d以及第二接触件160b。虽然未示出，但提供例如电源电压或地电压的电压端子可另外地设置在第二接触件160b上。
基板110可以是包括从例如硅、SOI、蓝宝石上硅、锗、硅锗以及砷化镓中选择的任何一种的半导体基板。例如，基板110可以是P型基板。另外，虽然未示出，但基板110可具有用杂质掺杂的有源区。
第二导线140f和第三导线140g可设置在基板110上。根据一些示例实施例，第二导线140f和第三导线140g可用作栅电极。在这种情况下，栅极绝缘层可另外地设置在第二导线140f和第三导线140g与基板110的有源区之间。
第一接触件150c和150d可设置在基板110上。因此，第一接触件150c 和150d可在基板110的有源区中提供例如电源电压或地电压。根据一些示例实施例，第一接触件150c和150d可分别设置在第二导线140f的左侧和第三导线140g的右侧处。根据一些示例实施例，第一接触件150c和150d的上部可与第二导线140f和第三导线140g的上部处在同一水平面上。
第二接触件160b可设置在第二导线140f和第三导线140g以及第一接触件150c和150d上，并且电连接到第二导线140f和第三导线140g以及第一接触件150c和150d。因此，第二导线140f和第三导线140g、第一接触件150c 和150d以及第二接触件160b可形成单个节点。
图7是示出根据其他示例实施例的IC 100D的一部分的布局。
参照图7，IC 100D可包括通过用粗线指示的单元边界限定的至少一个单元。所述单元可包括第一导线140e至第四导线140h、第一左接触件150c、第一右接触件150d、第一中心接触件150e以及第二接触件160c。IC 100D是在图5中示出的IC 100C的修改的示例实施例，因此，图5的描述中的至少一些描述也可应用于IC 100D。因此，将不再重复已经参照图5描述的特征和元件。
与图5的IC 100C不同，根据一些示例实施例的IC 100D还可包括第一中心接触件150e。第一中心接触件150e可设置在第二导线140f和第三导线 140g之间。根据一些示例实施例，第二接触件160c可电连接到第二导线140f 和第三导线140g以及第一左接触件150c、第一右接触件150d和第一中心接触件150e，因此形成单个节点。
图8是示出沿图7的线VIII-VIII'切割的具有图5的布局的半导体装置 100d的示例的剖视图。
参照图8，半导体装置100d可包括基板110、第二导线140f和第三导线 140g、第一左接触件150c、第一右接触件150d和第一中心接触件150e以及第二接触件160c。半导体装置100d是图6的半导体装置100c的修改的实施例，因此，图6的描述也可应用于半导体装置100d。因此，将不再重复已经参照图6描述的特征和元件。
第一左接触件150c、第一右接触件150d和第一中心接触件150e可分别设置在基板110上。因此，第一左接触件150c、第一右接触件150d和第一中心接触件150e可将例如电源电压或地电压提供到基板110的有源区。根据一些示例实施例，第一中心接触件150e可设置在第二导线140f与第三导线140g 之间。根据一些示例实施例，第一左接触件150c、第一右接触件150d和第一中心接触件150e的上部可分别与第二导线140f和第三导线140g的上部处在基本上相同的水平面上。
第二接触件160c可设置在第二导线140f和第三导线140g以及第一左接触件150c、第一右接触件150d和第一中心接触件150e上并且电连接到第二导线140f和第三导线140g以及第一左接触件150c、第一右接触件150d和第一中心接触件150e。因此，第二导线140f和第三导线140g、第一左接触件 150c、第一右接触件150d和第一中心接触件150e以及第二接触件160b可形成单个节点。
图9是示出与图5的示例实施例基本上相同的IC 100C'的一部分的布局。
参照图9，IC 100C'可包括第一导线140e和第四导线140h以及第一接触件150c和150d。第一接触件150c和150d可连接到设置在第一接触件150c 和150d上方的同一金属线。根据其他示例实施例，IC 100C'可仅包括第一接触件150c和150d中的一个。
包括在图5中示出的布局中的第一接触件150c和150d以及第二接触件 160b可形成H形跨接线。因此，当实际上制造IC 100C时，IC 100C可与对应于图9中示出的布局的IC100C'基本上相同。换句话说，由于在图5中示出的布局中的H形跨接线，因此可跳过第二导线140f和第三导线140g。
同样，在图7中示出的布局中的第一左接触件150c、第一右接触件150d 和第一中心接触件150e以及第二接触件160c可形成跨接线。因此，当实际上制造IC 100D时，IC 100D可与对应于图9中示出的布局的IC 100C'基本上相同。换句话说，由于在图7中示出的布局中的跨接线，因此可跳过第二导线140f和第三导线140g。
图10是示出根据其他示例实施例的IC 200的布局。
参照图10，IC 200可包括通过用粗线绘制的单元边界限定的至少一个单元。具体地，图10示出IC 200中的标准单元的示例。标准单元包括但不限于第一有源区220a和第二有源区220b、多个鳍、多条导线、第一接触件250a 至250d、第二接触件260以及切割区270。
根据一些示例实施例，多个鳍可包括第一鳍230a至第六鳍230f，多条导线可包括第一导线240a至第三导线240c。然而，示例实施例不限于此。例如，根据其他示例实施例，多个鳍和多条导线可分别包括各种数量的鳍和导线。
第一有源区220a可为设置有第一鳍230a至第三鳍230c的位置，例如， N型金属氧化物半导体(NMOS)限定层。例如，第一有源区220a可为在P 型基板中的任意区域。第二有源区220b可为设置有第四鳍230d至第六鳍230f 的位置，例如，P型MOS(PMOS)限定层。例如，第二有源区220b可为N 阱区。虽然未示出，但装置分离区可设置在第一有源区220a与第二有源区 220b之间。
第一鳍230a至第六鳍230f可沿第一方向(例如，Y方向)彼此平行地设置并且沿与第一方向基本上垂直的第二方向(例如，X方向)延伸。根据一些示例实施例，第一鳍230a至第六鳍230f可为有源鳍。由这样的鳍形成的鳍式晶体管的沟道宽度可与有源鳍的数量成比例地增大，因此，在鳍式晶体管中流动的电流的量可增大。虽然未示出，但IC 200可另外包括设置在装置分离区上的虚设鳍。
根据一些示例实施例，在IC 200的布局中，第一鳍230a至第六鳍230f 可沿第一方向具有相同的相应的长度(即，相应的宽度)。第一鳍230a至第六鳍230f的相应的宽度为在图10的布局上二维地示出的宽度。由于图10是 2D布局，所以未示出第一鳍230a至第六鳍230f的相应的高度。
第一导线240a至第三导线240c可沿第一方向(例如，Y方向)延伸。另外，第一导线24a至第三导线240c可沿与第一方向基本上垂直的第二方向 (例如，X方向)彼此平行地设置。第一导线240a至第三导线240c可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。根据一些示例实施例，第一导线240a至第三导线240c可与栅电极对应。
第一接触件250a至250d可沿第一方向(例如，Y方向)延伸。另外，第一接触件250a至250d可沿与第一方向基本上垂直的第二方向(例如，X 方向)彼此平行地设置。第一接触件250a至250d可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。
根据一些示例实施例，第一接触件250a至250d可包括在第一有源区220a 上的第一下接触件250a和250b以及在第二有源区220b上的第一上接触件 250c和250d。第一下接触件250a和250b可为连接到第一有源区220a的接触件，例如，源极接触件和漏极接触件。因此，第一下接触件250a和250b 可将例如电源电压或地电压提供到第一有源区220a。第一上接触件250c和 250d可为连接到第二有源区220b的接触件，例如，源极接触件和漏极接触件。因此，第一上接触件250c和250d可将例如电源电压或地电压提供到第二有源区220b。
根据一些示例实施例，第一下接触件250a和250b可分别设置在第二导线240b的两侧处。具体地，第一下接触件250a和250b可包括设置在第二导线240b的左侧处的第一下左接触件250a以及设置在第二导线240b的右侧处的第一下右接触件250b。换句话说，第一下左接触件250a可设置在第一导线 240a与第二导线240b之间，第一下右接触件250b可设置在第二导线240b 与第三导线240c之间。
第二接触件260可设置在第二导线240b以及第一下接触件250a和250b 上，并通过电连接到第二导线240b以及第一下接触件250a和250b而形成单个节点。另外，第二接触件260可沿第二方向延伸，因此，第二接触件260 可沿与第二导线240b以及第一下接触件250a和250b水平地交叉的方向设置。第二接触件260可由具有导电性的材料例如多晶硅、金属和/或金属合金形成。因此，第二接触件260可将例如相同的电源电压或相同的地电压提供到第二导线240b以及第一下接触件250a和250b。
根据一些示例实施例，设置在第一有源区220a上的第一导线240a至第三导线240c、第一下接触件250a和250b以及第二接触件260可与在图1中示出的IC 100A基本上相同。因此，图1的描述也可应用于IC 200，将不再重复已经参照图1描述的特征和元件。
如上所述，根据一些示例实施例，通过使在第一有源区220a上的第二导线240b、第一下接触件250a和250b以及第二接触件260电短路来形成单个节点。因此，在基于图10中示出的布局制造的IC 200中，第二导线240b可在第一有源区220a中被跳过但在第二有源区220b中不被跳过。因此，IC 200 可包括两个晶体管(例如两个NMOS鳍式晶体管)在第一有源区220a中且三个晶体管(例如三个PMOS鳍式晶体管)在第二有源区220b中的非对称栅极。
虽然图10示出第二接触件260设置在第一有源区220a上的示例实施例，但示例实施例不限于此。例如，根据其他示例实施例，第二接触件260可设置在第一有源区220a和第二有源区220b两者上。在这种情况下，相同数量的晶体管可设置在第一有源区220a与第二有源区220b上。根据其他示例实施例，第二接触件260可仅设置在第二有源区220b上。在这种情况下，与在第二有源区220b上相比，可在第一有源区220a上设置更多晶体管。
图11是示出与图10的示例实施例基本上相同的IC 200'的布局。
参照图11，IC 200'可包括第一导线240a至第三导线240c以及第一接触件250a至250d。设置在第一有源区220a上的第一下接触件250a和250b可连接到在第一下接触件250a和250b上方的同一金属线。根据其他示例实施例，IC 200'可仅包括第一下接触件250a和250b中的一个。
包括在图10中示出的布局中的第一下接触件250a和250b以及第二接触件260可形成H形跨接线。因此，当实际上制造IC 200时，IC 200可与对应于图11中示出的布局的IC200'基本上相同。换句话说，由于在图10中示出的布局中的H形跨接线，因此可跳过在第一有源区220a中的第二导线240b。因此，如图11所示，第二导线240b可在第一有源区220a中被跳过，因此， IC 200和IC 200'可包括在第一有源区220a中的两个NMOS鳍式晶体管和在第二有源区220b中的三个PMOS鳍式晶体管。
图12是示出具有图10的布局的半导体装置200A的示例的透视图。图 13是示出沿图12的线XII-XII'切割的半导体装置200A的剖视图。
参照图12和图13，半导体装置200A可为块体型(bulk type)鳍式晶体管。半导体装置200A可包括基板210、第一绝缘层233、第二绝缘层236、第一鳍230a至第三鳍230c以及第一导线(在下文中称为“栅电极”)240a。
基板210可为包括从例如硅、SOI、蓝宝石上硅、锗、硅锗、砷化镓中选择的任何一种的半导体基板。基板210可以是P型基板并可用作第一有源区220a。
第一鳍230a至第三鳍230c可设置为使得它们连接到基板210。根据一些示例实施例，第一鳍230a至第三鳍230c可为通过用n+或p+杂质掺杂从基板210垂直地突出的部分而形成的有源区。
第一绝缘层233和第二绝缘层236可包括从例如氧化物、氮化物和/或氮氧化物中选择的绝缘材料。第一绝缘层233可设置在第一鳍230a至第三鳍 230c上。第一绝缘层233可通过被设置在第一鳍230a至第三鳍230c与栅电极240a之间而用作栅极绝缘层。第二绝缘层236可在第一鳍230a至第三鳍 230c之间的空间处形成为特定高度。第二绝缘层236可通过被设置在第一鳍 230a至第三鳍230c之间而用作装置分离层。
栅电极240a可设置在第一绝缘层233和第二绝缘层236上。因此，栅电极240a可围绕第一鳍230a至第三鳍230c、第一绝缘层233以及第二绝缘层 236。换句话说，第一鳍230a至第三鳍230c可位于栅电极240a的内部。栅电极240a可包括诸如钨(W)或钽(Ta)的金属材料、金属材料的氮化物、金属材料的硅化物和/或掺杂的多晶硅并且可使用沉积工艺来形成。
图14是示出具有图10的布局的半导体装置200B的另一示例的透视图。图15是示出沿图14的线XIV-XIV'切割的半导体装置200B的剖视图。
参照图14和图15，半导体装置200B可为SOI型鳍式晶体管。半导体装置200B可包括基板210'、第一绝缘层215、第二绝缘层233'、第一鳍230a' 至第三鳍230c'以及第一导线(在下文中称为“栅电极”)240a'。半导体装置 200B是在图12和图13中示出的半导体装置200A的修改的示例实施例。因此，将主要地描述半导体装置200B的与半导体装置200A不同的特征和元件，将不再重复已经参照图12和图13描述的特征和元件。
第一绝缘层215可设置在基板210'上。第二绝缘层233'可通过被设置在第一鳍230a'至第三鳍230c'与栅电极240a'之间而用作栅极绝缘层。第一鳍 230a'至第三鳍230c'可包括半导体材料，例如硅和/或掺杂的硅。
栅电极240a'可设置在第二绝缘层233'上。因此，栅电极240a'可围绕第一鳍230a'至第三鳍230c'以及第二绝缘层233'。换句话说，第一鳍230a'至第三鳍230c'可位于栅电极240a'的内部。
图16是示出沿图10的线XVI-XVI'切割的具有图10的布局的半导体装置200a的剖视图。
参照图16，半导体装置200A可包括第二鳍230b、第二导线240b、第一下接触件250a和250b以及第二接触件260。虽然未示出，但提供例如电源电压或地电压的电压端子可另外地设置在第二接触件260上。
第二导线240b可设置在第二鳍230b上。根据一些示例实施例，第二导线240b可用作栅电极，栅极绝缘层可另外地设置在第二导线240b与第二鳍 230b之间。
第一下接触件250a和250b可设置在第二鳍230b上。因此，第一下接触件250a和250b可将例如电源电压或地电压提供到第二鳍230b。根据一些示例实施例，第一下接触件250a和250b可分别设置在第二导线240b的两侧处。根据一些示例实施例，第一下接触件250a和250b的上部可与第二导线240b 的上部处在相同的水平面上。
第二接触件260可设置在第二导线240b以及第一下接触件250a和250b 上并且电连接到第二导线240b以及第一下接触件250a和250b。因此，第二导线240b、第一下接触件250a和250b以及第二接触件260可形成单个节点。
图17是示出根据其他示例实施例的IC 300的布局。
参照图17，IC 300可包括通过用粗线绘制的单元边界限定的至少一个单元。具体地，图17示出IC 300中的标准单元的示例。标准单元可包括第一有源区220a和第二有源区220b、第一鳍230a至第六鳍230f、第一导线240a 至第三导线240c、第一接触件250a至250d、第二接触件260、切割区270 以及第三接触件380a至380c。IC 300是在图10中示出的IC 200的修改的示例实施例。因此，图10的描述也可应用于IC 300，因此，将不再重复已经参照图10描述的特征和元件。
与图10的IC 200相比，根据一些示例实施例的IC 300可另外包括第三接触件380a至380c。第三接触件中的第一个接触件380a可设置在第一导线 240a上并电连接到第一导线240a。第三接触件中的第三个接触件380c可设置在第三导线240c上并电连接到第三导线240c。
第三接触件380c中的第二个接触件380b可设置在第二导线240b上并电连接到第二导线240b。由于切割区270在第二导线240b的中间，所以第三接触件380b仅电连接到在第二有源区220b上的第二导线240b，而不连接到第一有源区220a的第二导线240b。
根据一些示例实施例，可通过使在第一有源区220a上的第二导线240b、第一下接触件250a和250b以及第二接触件260电短路来形成单个节点。因此，在基于图17中示出的布局制造的IC 300中，第二导线240b可在第一有源区220a中被跳过而在第二有源区220b中不被跳过，从而IC 300具有非对称晶体管。因此，IC 300可包括在第一有源区220a中的两个晶体管(例如两个NMOS鳍式晶体管)和在第二有源区220b中的三个晶体管(例如三个 PMOS鳍式晶体管)。
虽然图17示出了第二接触件260设置在第一有源区220a上的示例实施例，但示例实施例不限于此。例如，根据其他示例实施例，第二接触件260 可设置在第一有源区220a和第二有源区220b两者上。在这种情况下，相同数量的晶体管可设置在第一有源区220a和第二有源区220b上。根据其他示例实施例，第二接触件260可仅设置在第二有源区220b上。在这种情况下，与在第二有源区220b上相比，可在第一有源区220a上设置更多晶体管。
图18是示出与图17的示例实施例基本上相同的IC 300的一部分的布局。
参照图18，IC 300'可包括第一导线240a至第三导线240c、第一接触件 250a至250d以及第三接触件380a至380c。在第一有源区220a上的第一下接触件250a和250b可连接到在第一下接触件250a和250b上方的同一金属线。根据其他示例实施例，IC 300'可仅包括第一下接触件250a和250b中的一个。
包括在图17中示出的布局中的第一下接触件250a和250b以及第二接触件260可形成H形跨接线。因此，当实际上制造IC 300时，IC 300可与对应于图18中示出的布局的IC300'基本上相同。换句话说，如图18中所示，由于在图17中示出的布局中的H形跨接线，在第一有源区220a中的第二导线 240b可被跳过。因此，IC 300和IC 300'可包括在第一有源区220a中的两个 NMOS鳍式晶体管以及在第二有源区220b中的三个PMOS鳍式晶体管。
图19是示出图17的IC 300的电路图。
参照图17和图19，IC 300可包括第一PMOS鳍式晶体管PM1至第三 PMOS鳍式晶体管PM3以及第一NMOS鳍式晶体管NM1和第二NMOS鳍式晶体管NM2。第一PMOS鳍式晶体管PM1至第三PMOS鳍式晶体管PM3 可形成在第二有源区220b上，第一NMOS鳍式晶体管NM1和第二NMOS鳍式晶体管NM2可形成在第一有源区220a上。
第一PMOS鳍式晶体管PM1和第一NMOS鳍式晶体管NM1的相应的栅极均连接到可与第三接触件380a中的第一个接触件380a对应的节点A。另外，第二PMOS鳍式晶体管PM2的栅极可连接到可与第三接触件380b中的第二个接触件380b对应的节点B。另外，第三PMOS鳍式晶体管PM3和第二NMOS鳍式晶体管NM2的相应的栅极可均连接到可与第三接触件380b 中的第三个接触件380c对应的节点C。
具体地，在一些示例实施例中，第一PMOS鳍式晶体管PM1的栅极可连接到第三接触件380a中的第一个接触件380a，第一PMOS鳍式晶体管PM1 的漏极可连接第一节点区NA1，第一节点区NA1可与第一左上接触件250c 对应。第二PMOS鳍式晶体管PM2的栅极可连接到第三接触件380a中的第二个接触件380a，第二PMOS鳍式晶体管PM2的漏极可连接到第二节点区 NA2，第二节点区NA2可与第一右上接触件250d对应。第三PMOS鳍式晶体管PM3的栅极可连接到第三接触件380c中的第三个接触件380c。
第一NMOS鳍式晶体管NM1的栅极可连接到第三接触件380a中的第一个接触件380a，第二NMOS鳍式晶体管NM2的栅极可连接到第三接触件380c 中的第三个接触件380c。第一NMOS鳍式晶体管NM1和第二NMOS鳍式晶体管NM2可连接到可与通过图17的第一下接触件250a和250b以及第二接触件260形成的跨接线对应的第三节点区NA3。
图20是详细示出图19的第三节点区NA3的电路图。
参照图17、图19和图20，可通过连接在第二鳍230b与第一下左接触件 250a之间的第一节点ND1、在第二鳍230b与第一下右接触件250b之间的第二节点ND2以及在第二接触件260与第二导线240b之间的第三节点ND3来形成单个节点区(即，第三节点区NA3)。
图21是示出根据其他示例实施例的IC 400的布局。
参照图21，IC 400可包括通过用粗线绘制的单元边界限定的至少一个单元。具体地，图21示出IC 400中的标准单元的示例。标准单元可包括第一鳍430a至第十鳍430j、多个栅电极440b、440c和440d、多个虚设栅电极440a 和440e、多个源极接触件450a和漏极接触件450b、第二接触件460、切割区 470、两个输入端子480、两个输入接触件485以及输出端子490。
根据示例实施例，第一鳍430a、第五鳍430e、第六鳍430f和第十鳍430j 可为虚设鳍，第二鳍430b至第四鳍430d以及第七鳍430g至第九鳍430i可为有源鳍。具体地，第二鳍430b至第四鳍430d可设置在第一有源区420a中，第七鳍430g至第九鳍430i可设置在第二有源区420b中。第一鳍430a可设置在第一装置分离区425a中，第五鳍430e和第六鳍430f可设置在第二装置分离区425b中，第十鳍430j可设置在第三装置分离区425c中。
首先，可通过执行单个制造工艺而在半导体基板(未示出)上预先形成第一鳍430a至第十鳍430j。第二，可形成多个源极接触件450a和漏极接触件450b以及包括多个栅电极440b、440c和440d和多个虚设栅电极440a和 440e的栅电极。第三，可在栅电极440c和多个源极接触件450a和漏极接触件450b上形成第二接触件460。第四，可形成两个输入端子480和输出端子 490。
第一区R1与图1中示出的布局相似，因此，上面参照图1至图9描述的示例实施例可应用于第一区R1。第二区R2与图10中示出的布局相似，因此，上面参照图10至图20描述的示例实施例可应用于第二区R2。根据一些示例实施例，第二鳍430b至第四鳍430d可形成NMOS晶体管，第七鳍430g 至第九鳍430i可形成PMOS晶体管。
虽然图21示出了第二接触件460设置在第一有源区420a上的示例实施例，但示例实施例不限于此。例如，根据其他示例实施例，第二接触件460 可设置在第一有源区420a和第二有源区420b两者上。在这种情况下，相同数量的晶体管可设置在第一有源区420a和第二有源区420b上。根据其他示例实施例，第二接触件460可仅设置在第二有源区420b上。在这种情况下，与在第二有源区220b上相比，可在第一有源区220a上设置更多个晶体管。
图22是示出与图21的示例实施例基本上相同的IC的一部分的布局。
参照图22，IC 400'可包括第一鳍430a至第十鳍430j、多个栅电极440b、 440c和440d、多个虚设栅电极440a和440e、多个源极接触件450a和漏极接触件450b、第二接触件460、两个输入端子480、两个输入接触件485以及输出端子490。在第一有源区420a上的多个源极接触件450a和漏极接触件 450b可连接到在多个源极接触件450a和漏极接触件450b上方的同一金属线。根据其他示例实施例，IC 400'可仅包括在第一有源区420a上的多个源极接触件450a和漏极接触件450b中的一者。
包括在图21中示出的布局中的多个源极接触件450a和漏极接触件450b 以及第二接触件460可形成H形跨接线。因此，当实际上制造IC 400时，IC 400可与对应于图22中示出的布局的IC 400'基本上相同。换句话说，如图22 中所示，由于在图21中示出的布局中的H形跨接线，在图22的第一有源区 420a中的栅电极440c可被跳过。因此，IC 400和IC 400'中的每个可包括在第一有源区420a中的两个NMOS鳍式晶体管和在第二有源区420b中的三个PMOS鳍式晶体管。
图23是示出根据一些示例实施例的计算机可读存储介质500的框图。
参照图23，计算机可读存储介质500可包括可通过计算机读取的存储介质，从而例如将指令和/或数据提供到计算机。计算机可读存储介质500可为非暂时性的。例如，非暂时性计算机可读存储介质500可包括磁性存储介质 (例如，磁盘或磁带)和光学记录介质(CD-ROM、DVD-ROM、CD-R、CD-RW、 DVD-R和DVD-RW)、易失性或非易失性存储器(例如，RAM、ROM或闪速存储器)、可通过USB接口存取的非易失性存储器以及微电子机械系统 (MEMS)。计算机可读记录介质可插入到计算机中、集成到计算机中或者通过诸如网络和/或无线链路的通信介质与计算机结合。
如图23所示，计算机可读存储介质500可已经在其中存储位置和布线程序510、库520、分析程序530和数据结构540。位置和布线程序510可根据发明构思的示例实施例存储用于执行使用标准单元库的方法或设计IC的方法的多个指令。例如，计算机可读存储介质500可存储包括用于执行上面参照附图描述的方法的全部或一部分的任意指令的位置和布线程序510。库520 可包括与作为包括在IC中的单元的标准单元有关的信息。
分析程序530可包括用于基于限定IC的数据而执行分析IC的方法的多个指令。数据结构540可包括用于管理在使用库520中的标准单元库、从在库520中的一般标准单元库中提取标记信息或者分析通过分析程序530执行的IC的时序特性的过程期间产生的数据的存储空间。
图24是示出根据一些示例实施例的包括IC的存储卡1000的框图。
参照图24，在存储卡1000中，控制器1100和存储器1200可设置成例如通过总线来交换电信号。例如，当控制器1100指示时，存储器1200可传输数据。
控制器1100和存储器1200可包括根据发明构思的示例实施例的IC。具体地，在控制器1100和存储器1200中的多个半导体装置当中的至少一个半导体装置中，可通过形成单个节点来跳过至少一条导线。可通过使沿第一方向(例如，Y方向)延伸的至少两个第一接触件、沿与第一方向垂直的第二方向(例如，X方向)延伸的第二接触件以及沿第一方向延伸的至少一条导线电连接来形成单个节点。
存储卡1000可以是从各种类型的存储卡例如记忆棒卡、智能媒体(smart media)(SM)卡、安全数字(SD)卡、迷你型SD卡和多媒体卡(NMC) 中选择的一种。
图25是示出根据一些示例实施例的包括IC的计算系统2000的框图。
参照图25，计算系统2000可包括处理器2100、存储器件2200、存储装置2300、电源2400和输入/输出(I/O)装置2500。虽然未在图25中示出，但计算系统2000可另外包括用于与视频卡、声音卡、存储卡、USB装置或其他电子装置通信的端口。
包括在计算系统2000中的处理器2100、存储器件2200、存储装置2300、电源2400和I/O装置2500可包括根据发明构思的示例实施例的IC。具体地，在处理器2100、存储器件2200、存储装置2300、电源2400和I/O装置2500 中的多个半导体装置当中的至少一个半导体装置中，可通过形成单个节点来跳过至少一条导线。可通过使沿第一方向(例如，Y方向)延伸的的至少两个第一接触件、沿与第一方向垂直的第二方向(例如，X方向)延伸的第二接触件以及沿第一方向延伸的至少一条导线电连接来形成单个节点。
处理器2100可执行期望的(或者，可选地，预定的)计算或任务。根据示例实施例，处理器2100可以是微处理器或中央处理单元(CPU)。处理器 2100可通过诸如地址总线、控制总线和数据总线的总线2600而与存储器件 2200、存储装置2300和I/O装置2500进行通信。根据一些示例实施例，处理器2100可连接到诸如外围组件互连(PCI)总线的扩展总线。
存储装置2200可存储计算系统2000的操作所必需的数据。例如，存储器件2200可以是动态随机存取存储器(DRAM)、移动DRAM、静态RAM (SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、电阻RAM(RRAM) 和/或磁阻RAM(MRAM)。存储装置2300可包括固态驱动器(SSD)、硬盘驱动器(HDD)和CD-ROM。
I/O装置2500可包括诸如键盘、小型键盘和鼠标的输入装置以及诸如打印机和显示器的输出装置。电源2400可提供计算系统2000的操作所需的操作电压。
根据示例实施例的IC可组装成各种类型的封装件。例如，可通过使用诸如层叠封装件(PoP)、球栅阵列(BGA)、芯片级封装件(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装件(PDIP)、华夫包中芯片(Die in Waffle Pack)、晶圆形式芯片(Die in WaferForm)、板上芯片(COB)、陶瓷双列直插式封装件(CERDIP)、塑料公制四方扁平封装件(MQFP)、薄型四方扁平封装件(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装件(SSOP)、薄型小外形封装件(TSOP)、系统级封装件(SIP)、多芯片封装件(MCP)、晶圆级制备封装件(WFP)以及晶圆级堆叠工艺封装件(WSP) 的封装件来安装IC的至少一些组件。
尽管已经参照发明构思的一些示例实施例具体地示出并描述了发明构思的示例实施例，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可在这里作出形式和细节上的各种改变。

Claims (30)

1.一种半导体装置，所述半导体装置包括：
多个标准单元，包括第一标准单元和第二标准单元，所述多个标准单元中的每个标准单元包括基板，
其中，第一标准单元包括：
第一栅电极，设置在第一标准单元的基板上；
第二栅电极，设置在第一标准单元的基板上；
第三栅电极，设置在第一标准单元的基板上，第二栅电极设置在第一栅电极与第三栅电极之间；
第一接触件，设置在第一栅电极与第二栅电极之间，并连接以第一栅电极作为栅电极的晶体管和以第二栅电极作为栅电极的晶体管；
第二接触件，设置在第二栅电极与第三栅电极之间，并连接以第二栅电极作为栅电极的晶体管和以第三栅电极作为栅电极的晶体管；以及
第三接触件，设置在第一接触件、第二栅电极和第二接触件上，并被构造为电连接到第一接触件、第二栅电极和第二接触件，第三接触件接触第一接触件、第二栅电极和第二接触件，第三接触件被构造为与第一栅电极电隔离，
其中，第一标准单元或第二标准单元包括：
第四栅电极，设置在第一标准单元或第二标准单元的基板上；
第五栅电极，设置在第一标准单元或第二标准单元的基板上；
第六栅电极，设置在第一标准单元或第二标准单元的基板上，第五栅电极设置在第四栅电极与第六栅电极之间；
第四接触件，设置在第四栅电极与第五栅电极之间，并连接以第四栅电极作为栅电极的晶体管和以第五栅电极作为栅电极的晶体管；
第五接触件，设置在第五栅电极与第六栅电极之间，并连接以第五栅电极作为栅电极的晶体管和以第六栅电极作为栅电极的晶体管；以及
第六接触件，设置在第四接触件、第五栅电极和第五接触件上，并被构造为电连接到第四接触件、第五栅电极和第五接触件，第六接触件接触第四接触件、第五栅电极和第五接触件，第六接触件被构造为与第四栅电极电隔离。
2.根据权利要求1所述的半导体装置，其中，第二接触件的长度与第一接触件的长度相同，
第五接触件的长度与第四接触件的长度相同。
3.根据权利要求1所述的半导体装置，其中，第二接触件的长度与第一接触件的长度相同，
第五接触件的长度与第四接触件的长度不同。
4.根据权利要求1所述的半导体装置，其中，第二接触件的长度与第一接触件的长度不同，
第五接触件的长度与第四接触件的长度不同。
5.根据权利要求1所述的半导体装置，其中，第二接触件的宽度与第一接触件的宽度相同，
第五接触件的宽度与第四接触件的宽度相同。
6.根据权利要求1所述的半导体装置，其中，第二接触件的宽度与第一接触件的宽度相同，
第五接触件的宽度与第四接触件的宽度不同。
7.根据权利要求1所述的半导体装置，其中，第二接触件的宽度与第一接触件的宽度不同，
第五接触件的宽度与第四接触件的宽度不同。
8.根据权利要求1所述的半导体装置，其中，第一标准单元包括第四栅电极、第五栅电极、第六栅电极、第四接触件、第五接触件和第六接触件，
第四栅电极是第一栅电极，
第五栅电极是第二栅电极，
第六栅电极是第三栅电极。
9.根据权利要求8所述的半导体装置，其中，第一标准单元的基板包括第一有源区和第二有源区，
第一接触件、第二接触件和第三接触件设置在第一有源区上，
第四接触件、第五接触件和第六接触件设置在第二有源区上。
10.根据权利要求9所述的半导体装置，其中，第一标准单元还包括：切割区，设置在第一有源区与第二有源区之间，并被构造为使第二有源区上的第二栅电极与第一有源区上的第二栅电极电绝缘。
11.根据权利要求1所述的半导体装置，其中，第二标准单元包括第四栅电极、第五栅电极、第六栅电极、第四接触件、第五接触件和第六接触件。
12.根据权利要求1所述的半导体装置，其中，第四栅电极与第一栅电极不同，
第五栅电极与第二栅电极不同，
第六栅电极与第三栅电极不同。
13.根据权利要求1所述的半导体装置，其中，第一标准单元还包括设置在基板上的第七栅电极，
第七栅电极设置在第二栅电极与第二接触件之间。
14.根据权利要求12所述的半导体装置，其中，第二标准单元还包括设置在基板上的第八栅电极，
第八栅电极设置在第五栅电极与第五接触件之间。
15.一种半导体装置，所述半导体装置包括：
基板；
第一栅电极，设置在基板上；
第二栅电极，设置在基板上；
第三栅电极，设置在基板上，第二栅电极设置在第一栅电极与第三栅电极之间；
第四栅电极，设置在基板上，第三栅电极设置在第二栅电极与第四栅电极之间；
第五栅电极，设置在基板上；
第六栅电极，设置在基板上；
第七栅电极，设置在基板上，第六栅电极设置在第五栅电极与第七栅电极之间；
第一接触件，设置在第一栅电极与第二栅电极之间，并连接以第一栅电极作为栅电极的晶体管和以第二栅电极作为栅电极的晶体管；
第二接触件，设置在第三栅电极与第四栅电极之间，并连接以第三栅电极作为栅电极的晶体管和以第四栅电极作为栅电极的晶体管；
第三接触件，设置在第一接触件、第二栅电极、第三栅电极和第二接触件上，并被构造为电连接到第一接触件、第二栅电极、第三栅电极和第二接触件，第三接触件接触第一接触件、第二栅电极、第三栅电极和第二接触件，第三接触件被构造为与第一栅电极和第四栅电极电隔离；
第四接触件，设置在第五栅电极与第六栅电极之间，并连接以第五栅电极作为栅电极的晶体管和以第六栅电极作为栅电极的晶体管；
第五接触件，设置在第六栅电极与第七栅电极之间，并连接以第六栅电极作为栅电极的晶体管和以第七栅电极作为栅电极的晶体管；以及
第六接触件，设置在第四接触件、第六栅电极和第五接触件上，并被构造为电连接到第四接触件、第六栅电极和第五接触件，第六接触件接触第四接触件、第六栅电极和第五接触件，第六接触件被构造为与第五栅电极和第七栅电极电隔离。
16.根据权利要求15所述的半导体装置，其中，第三接触件和第六接触件设置在同一标准单元中。
17.根据权利要求15所述的半导体装置，其中，第三接触件设置在第一标准单元中，
第六接触件设置在与第一标准单元不同的第二标准单元中。
18.根据权利要求15所述的半导体装置，其中，第一接触件的尺寸与第二接触件的尺寸相同，
第四接触件的尺寸与第五接触件的尺寸相同。
19.根据权利要求15所述的半导体装置，其中，第一接触件的尺寸与第二接触件的尺寸相同，
第四接触件的尺寸与第五接触件的尺寸不同。
20.根据权利要求15所述的半导体装置，其中，第一接触件的尺寸与第二接触件的尺寸不同，
第四接触件的尺寸与第五接触件的尺寸不同。
21.一种半导体装置，所述半导体装置包括：
基板，包括第一有源区和第二有源区；
多个栅电极，设置在基板上，并包括第一栅电极、第二栅电极和第三栅电极，第二栅电极设置在第一栅电极与第三栅电极之间；
第一接触件，设置在第一栅电极与第二栅电极之间，并设置在第一有源区上，并连接以第一栅电极作为栅电极且以第一有源区作为有源区的晶体管和以第二栅电极作为栅电极且以第一有源区作为有源区的晶体管；
第二接触件，设置在第二栅电极与第三栅电极之间，并设置在第一有源区上，并连接以第二栅电极作为栅电极且以第一有源区作为有源区的晶体管和以第三栅电极作为栅电极且以第一有源区作为有源区的晶体管；
第三接触件，设置在第一栅电极与第二栅电极之间，并设置在第二有源区上，并连接以第一栅电极作为栅电极且以第二有源区作为有源区的晶体管和以第二栅电极作为栅电极且以第二有源区作为有源区的晶体管；
第四接触件，设置在第二栅电极与第三栅电极之间，并设置在第二有源区上，并连接以第二栅电极作为栅电极且以第二有源区作为有源区的晶体管和以第三栅电极作为栅电极且以第二有源区作为有源区的晶体管；
第五接触件，设置在第一接触件、第二栅电极和第二接触件上，并被构造为电连接到第一接触件、第二栅电极和第二接触件；以及
切割区，设置在第一有源区和第二有源区之间，并被构造为使第二有源区上的第二栅电极与第一有源区上的第二栅电极电绝缘，
其中，第五接触件被构造为与第一栅电极和第三栅电极电隔离。
22.根据权利要求21所述的半导体装置，其中，第五接触件接触第一接触件、第二栅电极和第二接触件。
23.根据权利要求21所述的半导体装置，其中，第一接触件的长度与第二接触件的长度相同。
24.根据权利要求21所述的半导体装置，其中，第一接触件的长度与第二接触件的长度不同。
25.根据权利要求21所述的半导体装置，所述半导体装置还包括：
第六接触件，设置在第一栅电极上并电连接到第一栅电极；
第七接触件，设置在第三栅电极上并电连接到第三栅电极。
26.根据权利要求21所述的半导体装置，其中，第五接触件向第二栅电极、第一接触件和第二接触件提供电源电压或地电压。
27.根据权利要求21所述的半导体装置，其中，第一有源区的导电类型与第二有源区的导电类型不同。
28.根据权利要求21所述的半导体装置，其中，第一有源区中的晶体管的数量与第二有源区中的晶体管的数量不同。
29.一种半导体装置，所述半导体装置包括：
基板，包括第一有源区和第二有源区；
多个第一鳍，设置在第一有源区中；
多个第二鳍，设置在第二有源区中；
多个栅电极，设置在基板上，并包括第一栅电极、第二栅电极、第三栅电极和第四栅电极，第二栅电极设置在第一栅电极与第三栅电极之间，第三栅电极设置在第二栅电极与第四栅电极之间；
第一接触件，设置在第一栅电极与第二栅电极之间，并设置在第一有源区上，并连接以第一栅电极作为栅电极且以第一有源区作为有源区的晶体管和以第二栅电极作为栅电极且以第一有源区作为有源区的晶体管；
第二接触件，设置在第三栅电极与第四栅电极之间，并设置在第一有源区上，并连接以第三栅电极作为栅电极且以第一有源区作为有源区的晶体管和以第四栅电极作为栅电极且以第一有源区作为有源区的晶体管；
第三接触件，设置在第一栅电极与第二栅电极之间，并设置在第二有源区上，并连接以第一栅电极作为栅电极且以第二有源区作为有源区的晶体管和以第二栅电极作为栅电极且以第二有源区作为有源区的晶体管；
第四接触件，设置在第三栅电极与第四栅电极之间，并设置在第二有源区上，并连接以第三栅电极作为栅电极且以第二有源区作为有源区的晶体管和以第四栅电极作为栅电极且以第二有源区作为有源区的晶体管；
第五接触件，设置在第一接触件、第二栅电极、第三栅电极和第二接触件上，并被构造为电连接到第一接触件、第二栅电极、第三栅电极和第二接触件；以及
切割区，设置在第一有源区和第二有源区之间，被构造为使第二有源区上的第二栅电极与第一有源区上的第二栅电极电绝缘，并被构造为使第二有源区上的第三栅电极与第一有源区上的第三栅电极电绝缘，
其中，第五接触件被构造为与第一栅电极和第四栅电极电隔离，
第五接触件接触第一接触件、第二栅电极、第三栅电极和第二接触件。
30.根据权利要求29所述的半导体装置，所述半导体装置还包括设置在第二栅电极与第三栅电极之间的第六接触件，第六接触件电连接到第五接触件。
CN201710397056.9A 2014-07-22 2015-07-22 基于集成电路的半导体装置 Active CN107104101B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462027401P 2014-07-22 2014-07-22
US62/027,401 2014-07-22
KR10-2015-0003466 2015-01-09
KR1020150003466A KR101958421B1 (ko) 2014-07-22 2015-01-09 집적 회로, 상기 집적 회로에 따른 반도체 소자 및 표준 셀 라이브러리
CN201510434904.XA CN105304624B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510434904.XA Division CN105304624B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库

Publications (2)

Publication Number Publication Date
CN107104101A CN107104101A (zh) 2017-08-29
CN107104101B true CN107104101B (zh) 2019-02-15

Family

ID=55167336

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710387771.4A Active CN107180827B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库
CN201510434904.XA Active CN105304624B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库
CN201710397056.9A Active CN107104101B (zh) 2014-07-22 2015-07-22 基于集成电路的半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710387771.4A Active CN107180827B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库
CN201510434904.XA Active CN105304624B (zh) 2014-07-22 2015-07-22 集成电路、基于集成电路的半导体装置和标准单元库

Country Status (2)

Country Link
US (3) US9431383B2 (zh)
CN (3) CN107180827B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460259B2 (en) * 2014-08-22 2016-10-04 Samsung Electronics Co., Ltd. Methods of generating integrated circuit layout using standard cell library
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
US9640522B1 (en) * 2016-04-19 2017-05-02 Qualcomm Incorporated V1 and higher layers programmable ECO standard cells
KR102497218B1 (ko) 2016-04-29 2023-02-07 삼성전자 주식회사 복합 논리 셀을 포함하는 집적 회로
KR102472135B1 (ko) 2016-10-06 2022-11-29 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20180073791A (ko) 2016-12-22 2018-07-03 삼성전자주식회사 반도체 소자
US10319668B2 (en) 2017-02-08 2019-06-11 Samsung Electronics Co., Ltd. Integrated circuit having contact jumper
US11347925B2 (en) 2017-05-01 2022-05-31 Advanced Micro Devices, Inc. Power grid architecture and optimization with EUV lithography
US11211330B2 (en) * 2017-05-01 2021-12-28 Advanced Micro Devices, Inc. Standard cell layout architectures and drawing styles for 5nm and beyond
KR102336784B1 (ko) * 2017-06-09 2021-12-07 삼성전자주식회사 반도체 장치
KR102403735B1 (ko) * 2017-09-07 2022-05-30 삼성전자주식회사 비대칭적인 엔딩 셀들을 포함하는 집적 회로 및 시스템 온 칩
CN109524394B (zh) * 2017-09-18 2021-08-10 联华电子股份有限公司 具有虚置标准单元的集成电路
US10971493B2 (en) * 2017-11-27 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit device with high mobility and system of forming the integrated circuit
KR102419646B1 (ko) * 2017-12-22 2022-07-11 삼성전자주식회사 크로스 커플 구조를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US11152347B2 (en) 2018-04-13 2021-10-19 Qualcomm Incorporated Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
US11177256B2 (en) * 2018-06-28 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US10971586B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
KR102647231B1 (ko) 2018-08-02 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102481648B1 (ko) * 2018-10-01 2022-12-29 삼성전자주식회사 반도체 장치
US11080453B2 (en) * 2018-10-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit fin layout method, system, and structure
US11094695B2 (en) * 2019-05-17 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device and method of forming the same
KR20210013447A (ko) 2019-07-25 2021-02-04 삼성전자주식회사 반도체 소자
US10796061B1 (en) 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
US11257827B2 (en) * 2019-12-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Layout structure including anti-fuse cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662350B2 (en) 2002-01-28 2003-12-09 International Business Machines Corporation FinFET layout generation
JP4036688B2 (ja) * 2002-06-18 2008-01-23 松下電器産業株式会社 自動配置配線用スタンダードセルライブラリ及び半導体集積装置
US6943405B2 (en) 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
KR100702552B1 (ko) 2003-12-22 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치
JP2005197518A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置とセル
JP2007012855A (ja) * 2005-06-30 2007-01-18 Matsushita Electric Ind Co Ltd 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
JP2008171977A (ja) 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造
US7812373B2 (en) 2007-02-12 2010-10-12 Infineon Technologies Ag MuGFET array layout
US7737501B2 (en) 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
KR100990599B1 (ko) 2008-05-30 2010-10-29 주식회사 하이닉스반도체 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
US20100127333A1 (en) 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US9362290B2 (en) 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
FR2968128B1 (fr) * 2010-11-26 2013-01-04 St Microelectronics Sa Cellule precaracterisee pour circuit intégré
JP2012222151A (ja) * 2011-04-08 2012-11-12 Panasonic Corp 半導体集積回路装置
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8987831B2 (en) * 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays

Also Published As

Publication number Publication date
US20170271367A1 (en) 2017-09-21
US9837437B2 (en) 2017-12-05
CN107180827A (zh) 2017-09-19
US9431383B2 (en) 2016-08-30
CN105304624A (zh) 2016-02-03
CN107180827B (zh) 2018-08-24
US20160351583A1 (en) 2016-12-01
US9716106B2 (en) 2017-07-25
US20160027769A1 (en) 2016-01-28
CN107104101A (zh) 2017-08-29
CN105304624B (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN107104101B (zh) 基于集成电路的半导体装置
CN109616470A (zh) 集成电路、基于集成电路的半导体装置和标准单元库
US10108772B2 (en) Methods of generating integrated circuit layout using standard cell library
US9905561B2 (en) Integrated circuit and semiconductor device
JP7042261B2 (ja) 縦型トランジスタを有するデバイス・レイアウトのための方法およびコンピュータ可読プログラムならびに半導体デバイス
CN105608243B (zh) 集成电路和设计集成电路的布局的方法
KR101953240B1 (ko) 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
CN106816171B (zh) 反熔丝存储器架构以及反熔丝存储器操作方法
KR101346875B1 (ko) 반도체 핀 상의 안티-퓨즈
US20170125416A1 (en) Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
CN107851613A (zh) 用于连接使用栅极切割分开的栅极区的器件和方法
CN108695333A (zh) 导电沟道和源极线耦合
CN107464802A (zh) 集成电路和标准单元库
CN104979362A (zh) 具有翅片式有源图案和栅极节点的半导体装置
KR101651230B1 (ko) 집적 회로 및 표준 셀 라이브러리
KR20140046655A (ko) 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
CN101626021B (zh) 包括驱动晶体管的半导体装置
KR101979733B1 (ko) 적어도 하나의 핀 트랜지스터를 가지는 셀 및 이를 포함하는 반도체 집적 회로
CN111916455A (zh) Vfet单元布置的方法和单元架构
TW201624782A (zh) 電阻式隨機存取記憶體及其製造方法
CN106298558A (zh) 包括插入物的半导体封装及其制造方法
US20230240083A1 (en) Three-dimensional resistive random access memory structure
TW202141760A (zh) 記憶體單元以及形成記憶體單元的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant