CN106816171B - 反熔丝存储器架构以及反熔丝存储器操作方法 - Google Patents

反熔丝存储器架构以及反熔丝存储器操作方法 Download PDF

Info

Publication number
CN106816171B
CN106816171B CN201610663270.XA CN201610663270A CN106816171B CN 106816171 B CN106816171 B CN 106816171B CN 201610663270 A CN201610663270 A CN 201610663270A CN 106816171 B CN106816171 B CN 106816171B
Authority
CN
China
Prior art keywords
mentioned
grid
line
antifuse memory
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610663270.XA
Other languages
English (en)
Other versions
CN106816171A (zh
Inventor
廖忠志
吴显扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106816171A publication Critical patent/CN106816171A/zh
Application granted granted Critical
Publication of CN106816171B publication Critical patent/CN106816171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种反熔丝存储器架构以及反熔丝存储器操作方法，该反熔丝存储器架构包括一字元线、一位元线以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的一第二栅极电极、设置于第二栅极电极的下方的一第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括一第一源极/漏极区，连接至源极区。

Description

反熔丝存储器架构以及反熔丝存储器操作方法
技术领域
本发明涉及反熔丝存储器架构，特别涉及一种读取装置以及编程电容器连接至同一字元线的反熔丝存储器架构。
背景技术
反熔丝单元包括存储器单元，存储器单元的端点于编程前为断开，并于编程后短路(shorted)/连接(connected)。反熔丝存储器基于金氧半导体技术，其中金氧半导体电容器/晶体管的栅极介电层将崩溃以造成编程电容器/晶体管的栅极与源极/漏极区互相连接。由于反熔丝单元的编程状态无法通过逆向工程判断，因此反熔丝单元具有防止逆向工程验证的有利特性。
发明内容
本发明一实施例是提供一种反熔丝存储器架构包括一字元线、一位元线、以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区、以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的第二栅极电极、设置于第二栅极电极的下方的第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括连接至读取装置的源极区的第一源极/漏极区。
本发明另一实施例提供一种反熔丝存储器架构包括以一第一方向延伸的一字元线、以垂直于第一方向的一第二方向延伸的一位元线、以第二方向延伸一主动区、以及一反熔丝单元。反熔丝单元包括一读取装置以及一编程装置。读取装置包括位于侧壁以及主动区的一顶表面且具有一第一厚度的一第一栅极介电层、位于第一栅极介电层上并以第一方向延伸的一栅极电极(其中第一栅极电极是连接至字元线)、连接至位元线一漏极区、以及一源极区。漏极区以及源极区是位于第一栅极电极相对的两侧。编程装置包括位于一侧壁以及主动区的一顶表面上的一第二栅极介电层、位于第二栅极介电层上并以第一方向延伸的一第二栅极电极、连接至源极区的一源极/漏极区、以及被第二栅极电极所覆盖的一通道区。第二栅极电极是连接至位元线。通道区以及源极/漏极区是为一同一导电类型。第二栅极介电层具有小于第一厚度的一第二厚度
本发明另一实施例提供一种反熔丝存储器操作方法，步骤包括编程一阵列，其中阵列包括布置为多行与多列的多个反熔丝单元。每个上述反熔丝单元包括一读取装置以及一编程装置。编程的步骤包括提供一第一电压至连接至读取装置的一第一栅极以及编程装置的一第二栅极的一字元线，其中读取装置以及编程装置是为一选定单元。编程的步骤还包括提供一第二电压至读取装置的漏极区，其中第一电压以及第二电压的组合导致编程装置中一第一栅极介电层崩溃。读取装置中一第二栅极介电层于第一电压以及第二电压下仍保持未崩溃。
在一实施例中，还包括：读取上述阵列中之一单元，其中上述读取步骤包括：提供一第三电压至上述字元线，其中上述第三电压并不会让上述阵列中之任何闸极介电层崩溃；以及感测一位元线之一电压，其中上述位元线是连接至上述读取装置之上述汲极区；其中，于上述第一闸极介电层崩溃后，上述第二闸极以及上述读取装置之一源极区是电阻性地连接；其中，于上述编程步骤中，提供为0V之一电压至阵列中非选定字元线所连接之非选定单元，以及提供约为上述第一电压之一半之一电压至上述字元线之非选定单元所连接之位元线；以及其中，上述编程装置为一局部金氧半导体电容器。
在一实施例中，其中上述编程装置为一三端金氧半导体电容器。
本发明所公开的实施例具有一些有利的特征。于同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器(金氧半导体电容器或者编程金氧半导体)是连接至同一字元线。因此，反熔丝的结构以及操作较为简化。而其尺寸亦被减少。可使用单一字元线控制电路。此外，同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器是分享同一主动区以及同一P型井区，因此可减少反熔丝单元的尺寸。
附图说明
本发明可通过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征并未依照比例绘制，并且仅用于的对其进行说明目的。事实上，为了清楚论述，各种特征的尺寸可以任意地增加或减少。
图1是显示根据本发明一些实施例所述的装置的各种层位以及不同层位中的特征的示意剖视图；
图2A、2B、2C是显示根据本发明一些实施例所述的各阶(stage)中的反熔丝单元示意图；
图3A、3B、3C是显示根据本发明一些实施例所述的各阶中的反熔丝单元示意图；
图4是显示根据本发明一些实施例所述的单一反熔丝单元的布局图；
图5是显示根据本发明一些实施例所述的反熔丝阵列的布局图；
图6是显示根据本发明一些实施例所述的反熔丝阵列的方向的示意图；
图7是显示根据本发明一些实施例所述的反熔丝阵列的电路示意图；
图8～13B是显示根据本发明一些实施例所述的反熔丝阵列的布局图以及各种剖视图；
图14是显示根据本发明一些实施例所述的反熔丝阵列的电路示意图；
图15～17是显示根据本发明一些实施例所述的反熔丝阵列的布局图以及各种剖视图；
图18～24是显示根据本发明一些实施例所述的反熔丝阵列的方向的示意图；
图25、26是显示根据本发明一些实施例所述的反熔丝阵列中的连接模块；
图27～30是显示根据本发明一些实施例所述的反熔丝阵列的编程以及读取方法。
附图标记说明：
10～基板
120～反熔丝单元阵列
14～主动区
14'～主动区的末端
18～接点栓塞
20～反熔丝单元
20-S～选定单元
20-S'～未编程单元
22～浅沟渠隔离区
23～P型井区
24～读取金氧半导体
24A、26A～栅极电极
24C～源极
24D、26D～栅极介电层
25～通道区
26'、26”～边缘
26～金氧半导体电容器
26B、26C～源极/漏极区
27～晶体管
27～电阻
28连接模块
30、32～介层窗接点
31～M1金属线
33、34～栅极接点
BL、BL-n、BL-n+1、BL-n+2、BL-n+3～位元线
WL、WL-m、WL-m+1、WL-m+2、WL-m+3～字元线
具体实施方式
下列是提供了许多不同的实施例、或示例，用于实现本发明的不同特征。以下是公开各种元件以及配置的具体实施例或者示例以简化描述本发明。当然这些仅为示例但不以此为限。例如，说明书中第一特征位于第二特征上方的结构可包括以第一特征与第二特征直接接触的形式，以及可包括以于第一特征与第二特征之间插入额外的特征的形式，使得第一特征以及第二特征并未直接接触。此外，本发明于各种示例中将重复标号和/或字母。上述的重复用于简化以及清楚的目的，并非用以指定各种实施例和/或所述配置中的关系。
此外，空间相关术语，例如“之下(underlying)”、“下方(below)”、“下部(lower)”、“上方(overlying)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。空间相关术语可包括设备于使用或操作中除了图中描绘的方位以外的不同方位。设备可以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应可被相应地理解。
本发明各种示例性实施例是提供一种反熔丝存储器及其操作的方法，并对一些实施例中的一些变化进行讨论。于各个视图以及示例性实施例中，类似的标号用于表示相同的元件。
图1是显示根据本发明一些实施例所述的装置的各种层位(level)以及不同层位中的特征部件的示意剖视图。每个层位包括一个或者多个介电层和/或导电特征部件(conductive feature)形成于其中。于相同层位中的导电特征部件是具有大致上彼此平齐的顶表面(top surface)，以及大致上彼此平齐的底表面(bottom surface)，并且顶表面以及底表面是同时形成。举例来说，OD(主动区)14位于的一OD层位中。一接点层位是位于OD层位上，其中接点栓塞18是形成于接点层位中。接点层位中的特征部件还包括栅极介电层24D、栅极介电层26D、栅极电极24A以及栅极电极26A。于接点层位上是设有via-0层位、M1层位、via-1层位、M2层位、via-2层位、以及M3层位。于后续的叙述中，当提及特征元件时，其层位可参考图1中的名称以及标号。本发明中特征元件的标号可引用图1中所使用的标号并于其后接续符号”-”以及数字。举例来说，当特征元件表示为M1并接续符号”-“以及数字时，是表示此特征元件为M1层位中的一个特征元件。当特征元件表示为”via-0”并接续符号”-“以及数字时，是表示此特征元件为主动区中的一个特征元件。
继续参阅图1，接着描述基板10。基板10可为硅基板或者由任意其它适用的半导体材料所构成的基板。隔离区例如浅沟渠隔离区(Shallow Trench Isolation region,STIregion)22是形成延伸于基板10中。为基板10的一部分的主动区(OD)14是由浅沟渠隔离区22定义的。于图1中，浅沟渠隔离区22的顶表面是与基板10的顶表面为共同平面。各个金氧半导体装置是为平面式(planar)金氧半导体装置。于其它替代的实施例中，如图9所示，浅沟渠隔离区22为凹陷的(recessed)，且其各个主动区14是为半导体鳍片。各个金氧半导体装置为鳍式场效晶体管(Fin Field Effect Transistor,FinFET)或者基于鳍式的电容器。
图1更描述构成金氧半导体电容器(MOS capacitor)(于本发明中是以MOS_Cap表示的)的一部分的栅极介电层26D以及栅极电极26A。此外，栅极介电层24D以及栅极电极24A是形成读取金氧半导体(reading MOS)(于本发明中是以R_Mos表示的)的部分。金氧半导体电容器以及读取金氧半导体结合形成反熔丝单元。
接点栓塞18是形成于位于via-0层位下方的层位，并用以将via-0层位中的介层窗接点与下方的特征部件(例如金氧半导体电容器的栅极或者源极/漏极区以及读取装置)接点。
图2A是显示反熔丝单元20，包括读取金氧半导体24以及金氧半导体电容器26。金氧半导体电容器26是为具有两个端点的局部金氧半导体，包括源极/漏极区26C以及栅极26A。读取金氧半导体24的栅极24A以及金氧半导体电容器26的栅极26A是连接至共同字元线WL。读取金氧半导体24的源极24C是连接至金氧半导体电容器26的源极/漏极区26C。于编程之前，金氧半导体电容器26的相对两端26A以及26C为断开(不电性连接)，以及电流并无法流过金氧半导体电容器26。请参阅图2B，当提供高电压至金氧半导体电容器26的相对两端26A以及26C时，金氧半导体电容器26的栅极介电层崩溃。连接终端26A以及终端26C的结构的一部分是作为电阻，以及终端26A以及终端26C是等效于连接通过电阻27(图2C)，其电阻值是为中止运作的栅极介电层的电阻值以及介于其中的通道区的电阻值。
图3A是显示根据本发明一些实施例所述的反熔丝单元20的示意图。根据本发明实施例所述的反熔丝单元20是类似于图2A图中所示的反熔丝单元20，不同于图2A中的金氧半导体电容器26的是图3A中的编程金氧半导体(Pro_MOS)26具有三个端点。三个端点包括栅极26A、源极/漏极26C、以及源极/漏极26B。源极/漏极26B可为电性浮接(未连接)。编程金氧半导体26亦可作为编程电容器，以及某些时候于本发明中可作为金氧半导体电容器。再次地，读取金氧半导体24的栅极24以及编程金氧半导体26的栅极26A是连接至共同字元线WL。读取金氧半导体24的源极24C是连接至编程金氧半导体26的源极/漏极区26C。于编程前，编程金氧半导体的相对两端26A以及26C为断开(不电性连接)，以及电流并无法流过金氧半导体电容器。请参阅图3B，当够高的电压提供至编程金氧半导体的相对两端26A以及26C时，编程金氧半导体26的栅极介电层即崩溃，以及编程金氧半导体的相对两端26A以及26C是通过等效电阻27电性连接。
图4是显示根据本发明一些实施例所述的反熔丝单元20的布局图。标示为矩形区域的虚线代表反熔丝单元20的边界。反熔丝单元20包括多主动区14(即为半导体鳍片(semiconductor fins))、栅极电极24A、以及栅极电极26A。鳍的数量可为单一鳍、两个鳍、或者三个鳍，其中以虚线表示的鳍14的一者是代表该鳍可能存在或者可能不存在。栅极电极24A、主动区14、源极节点、以及漏极节点的组合是构成读取金氧半导体24。栅极电极26A、主动区14、以及源极节点的组合是构成金氧半导体电容器26。
根据一些实施例，主动区14的末端14’(侧壁)是被栅极电极26A所覆盖。因此主动区14并不会延伸跨越栅极电极26A。或者，主动区的末端14’是结束于栅极电极26A的相对边缘26’以及边缘26”之间。因此，金氧半导体电容器26是为两端装置，以及具有单一源极/漏极区。
栅极电极24A以及栅极电极26A是通过连接模块28电性连接至同一字元线WL。字元线WL可位于M2层位(如图1所示)。字元线WL是连接至位于下方via-1层位中的介层窗接点30。位于M1层位的金属线31是位于介层窗接点30下方并连接至介层窗接点30。位于via-0层位的介层窗接点32是位于金属线31下方并连接至金属线31。栅极接点33以及栅极接点34更将各别的介层窗接点32分别连接至栅极电极24A以及栅极电极26A。因此连接模块28包括介层窗接点30、M1金属线31、介层窗接点32、以及栅极接点33以及栅极接点34。因此，通过连接模块28所连接的栅极电极24A以及栅极电极26A是具有相同的电压。
图5是显示2x4的反熔丝单元阵列120的布局图，包括两行(行1以及行2)以及四列(列1～列4)。位于M2层位的字元线WL是作为以X方向延伸的连续金属线。位于M1层位的位元线BL是作为以Y方向延伸的连续金属线。多连接模块28是连接位于同一反熔丝单元中的金氧半导体电容器以及读取金氧半导体的栅极。
图6是显示图5所述的反熔丝单元阵列的方向的示意图。本发明的描述中反熔丝单元阵列的象征示意图中所显示的字母”F”是用以描述反熔丝单元20的布局的相对方向，其中每个字母”F”表示一个反熔丝单元以及其方位。字母”F”的特别之处在于其四个方向(+X、-X、+Y、以及–Y)所对应的特征并不相同，因此其可用于辨识反熔丝单元的方位。如图6中字母”F”所示的方向，反熔丝单元的第二行的布局是镜像于反熔丝单元阵列的第一行的反熔丝单元的布局。反熔丝单元的第二列的布局是镜像于反熔丝单元阵列的第一列的反熔丝单元的布局。第三列以及第四列的组合是重复第一列以及第二列的组合的样板。
图7～11是描述根据本发明一些实施例所述的反熔丝单元的一些细节。图7是显示2x2的反熔丝阵列120的电路示意图，反熔丝单元阵列120是连接至两条字元线WL以及两条位元线BL。每个反熔丝单元包括金氧半导体电容器以及读取金氧半导体。图8是显示图7所述的2x2的反熔丝阵列120的布局，其是显示P型井区23是延伸通过反熔丝阵列。多个反熔丝单元的P型井区23更连接在一起以构成连续的P型井区。
图9、10、11A、11B所示的多个剖视图是取自图8中的布局。图9是显示图8中线9-9的平面的剖视图。半导体鳍片(主动区)14是高于浅沟渠隔离区22的顶表面。源极/漏极区26C、源极/漏极区24C、以及源极/漏极区24B是形成于P型井区23中以作为再生长磊晶区(re-grown epitaxy region)，因此标示为”S/D epi”。鳍14的末端14’延伸于栅极电极26A的下方，栅极电极26A的第一部分直接位于鳍14下方，以及栅极电极26A的第二部分并未对齐栅极电极26A。金氧半导体电容器的一侧为浅沟渠隔离区22，因此金氧半导体电容器为不具有第二源极/漏极区的局部晶体管。由局部晶体管所构成的电容器的一有利特征为当栅极介电层26D崩溃时，崩溃的位置将朝向源极/漏极节点26C/24C。相较之下，若金氧半导体电容器亦具有第二源极/漏极区，崩溃区可能崩溃于第二源极/漏极侧。其表示介于栅极电极26A以及对应的源极/漏极节点26C之间的等效电阻27(请参阅图3C)的电阻值将会很高，因为此电阻值是包括介于崩溃点以及源极/漏极区26C之间的通道的一部分的电阻值。因此，通过使用局部晶体管以形成编程电容器，将可有利地降低所形成编程后的编程电容器的电阻值。
栅极电极24A以及栅极电极26A可由金属、金属合金、金属硅化物、金属氮化物、或者类似的元素所形成。栅极介电层24D以及栅极介电层26D可由K值高于3.8的高介电绝缘(high-k dielectric)所形成。K值可能高于约7.0。高介电绝缘材料可包括铝、氧化铪、氧化镧、或者类似的材料。金氧半导体电容器的栅极介电层26D具有厚度T1。金氧半导体电容器的栅极介电层24D具有大于厚度T1的厚度T2。T2/T1的比值的选择必须够高，使得于金氧半导体电容器的编程中栅极介电层26D崩溃而栅极介电层24D保持不崩溃。根据本发明一些实施例，T2/T1的比值大于约1.5，以及可大于约2.0。T2/T1的比值可介于约1.5以及约2.5之间。此比值范围确保当栅极介电层26D崩溃时，栅极介电层24D仍稳定保持不崩溃但不超出界限。根据本发明一些实施例，栅极介电层26D是与核心晶体管(未显示)同时形成，因此具有相同的厚度，以及栅极介电层26D是与输入/输出(I/O)晶体管(未显示)同时形成于同一晶片中，因此具有相同的厚度。
此外，如图7所示，金氧半导体电容器以及读取金氧半导体形成于延伸超过反熔丝单元阵列120的同一P型井区23中。源极/漏极节点可由P型井区23的凹槽中的磊晶区所形成，并掺杂有n型杂质。P型井区23的形成将减少源极/漏极漏电流。
图10是显示图8中线10-10的平面的剖视图。所显示的部分是穿过浅沟渠隔离区22。再次地，图10是显示不同的厚度T1以及厚度T2。
图11A是显示图8中线11A-11A的平面的剖视图。剖视图是穿过读取金氧半导体的栅极电极24A。第11B图是显示图8中线11B-11B的平面的剖视图。剖视图是穿过金氧半导体电容器的栅极电极26A。图11A是同时显示介于凹陷的浅沟渠隔离区22的相对部分的半导体鳍片14。
回到图9，根据本发明一些实施例，因为直接位于栅极电极26A下方的通道区25为一部分的P型井区23，因此通道区25为p型。值得注意的是，区域25是命名为”通道”以表示其位于对应的栅极的下方，但并非为互连源极/漏极区的通道。图12是显示根据本发明替代实施例的剖视图，其中通道区25亦掺杂n型，即具有与连接的源极/漏极区26C/24C相同的导电类型。因此，并没有p-n接面介于通道25以及源极/漏极接点26C/24C之间。掺杂的n型杂质是以”x”符号显示。杂质可包括砷、磷、或者类似的材料。同样地，通道区25中的n型杂质的浓度可能很高，举例来说，介于约1E19/cm3以及约1E21/cm3的范围之间。有利的是，由于并没有p-n接面介于通道25以及源极/漏极接点26C/24C之间，和/或更因为通道25的杂质的浓度可能会增加，因此电阻27的电阻值(请参阅第2C图)可有利地降低。
图13A、13B是显示当通道区25是掺杂n型杂质的反熔丝阵列的剖视图。图13A是显示图8中线11A-11A的平面的剖视图。剖视图是穿过读取金氧半导体的栅极电极24A。图13A中所显示的结构基本上与图11A所示的相同，因此掺杂的通道区25并未显示于平面中。
图13B是显示图8中线11B-11B的平面的剖视图。剖视图是穿过金氧半导体电容器的栅极电极26A。半导体鳍片14的显示部分是掺杂有n型杂质，掺杂的n型杂质是以”x”符号显示。
图14～17是显示根据本发明一些实施例所述的反熔丝单元20。这些实施例是类似于图7～13B中所示的实施例，不同之处在于图7～13中的局部金氧半导体装置是由图3A～3C中的编程金氧半导体取代，以产生图14～17所示的结构。图14是显示2x2的反熔丝单元阵列120的电路示意图，其中单元20是连接至两字元线WL以及两位元线BL。每个反熔丝单元20包括一编程金氧半导体以及一读取金氧半导体。图15是显示图14所示的2x2的反熔丝单元阵列120的布局。如图14所示，半导体鳍片14延伸至栅极电极26A的相对两侧上。
图16、17的剖视图是取自图15。图16是显示图15中线16-16的平面的剖视图。半导体鳍片(主动区)14是高于浅沟渠隔离区22的顶表面。读取金氧半导体装置是共享为p型并连接至BL接点的共同漏极区24B。根据一些实施例，如图16所示，通道区25是掺杂有n型杂质，因此编程金氧半导体装置的源极/漏极区26B、通道区25、以及源极/漏极区26C/24C的组合是形成连续n型区。根据另一实施例，不执行n型通道的掺杂，因此p型通道区25是将n型源极/漏极区自n型源极/漏极区26C/24C分离。再次地，编程金氧半导体装置以及读取金氧半导体装置是形成于同一P型井区23中。
图17是显示图15中线17-17的平面的剖视图。所显示的部分是穿过浅沟渠隔离区22，因此未显示源极/漏极区。再次地，图17是显示不同的厚度T1以及厚度T2。
图15中线11A-11A的平面的剖视图基本上类似于图11A中所示。图15中线11B/13B-11B/13B的平面的剖视图基本上类似于图11B或者图13B中所示，取决于是否执行N型通道的掺杂。在此即不重复描述。
图18～21是显示根据本发明一些实施例所述的2x2的反熔丝单元阵列120的布局。反熔丝单元阵列120的电路示意图是类似于图7中所示。根据一些实施例，图18～21所示的所有实施例中，主动区14是为主动区区块(而非鳍)，因此所产生的读取金氧半导体装置以及金氧半导体电容器装置是为平面装置(planar device)。根据另一实施例，主动区14为半导体鳍片，其中所产生的读取金氧半导体装置以及金氧半导体电容器装置是为鳍式装置。
请参阅图18，主动区14具有栅极电极24A以及栅极电极26A位于其上。主动区的末端14’是对齐栅极电极26A的边缘26’。因此，所产生金氧半导体电容器是为不包括漏极区的局部金氧半导体。
图19A、19B是显示镜像的反熔丝单元。第二行是相对于第一行翻转，其中是以相对于沿着X方向的线进行翻转。因此，第二行是镜像于第一行。第二列是(相对于水平线)相对于第一列翻转，其中是以相对于沿着Y方向的线进行翻转。因此，第二列是镜像于第一列。于图19B中，第二行镜像于第一行，然而第二列是为第一列的重复(非镜像)。回到图18，可观察到反熔丝单元是以延伸于Y方向的中间线对称(或非对称)。在这种情况下，镜像或者非镜像的行将产生相同的结构。
图20是显示根据一些实施例所述的2x2的反熔丝单元阵列120的布局。上述的布局是类似于图7中所示，除了于图20中，主动区14是为堆叠(bulk)的主动区，因此所产生的读取金氧半导体以及金氧半导体电容器为平面装置。图21A是显示第二列是镜像于第一列。图21B是显示第二列是为第一列的重复。
图22、23是显示根据一些实施例所述的2x2的反熔丝单元阵列120的布局，是增加虚拟栅极电极40。虚拟栅极电极40可为电性浮接。于图22中，虚拟栅极电极40是位于反熔丝单元的对应的行中，并且未延伸至反熔丝单元20的两行中。虚拟栅极电极40延伸至同一反熔丝单元20的边界20C以及边界20D。根据本发明一些实施例，主动区14是延伸位于虚拟栅极电极40的下方，但并未穿过虚拟栅极电极40。因此，主动区14的末端14’是被虚拟栅极电极40所覆盖。
图23是显示根据一些实施例所述的2x2的反熔丝单元阵列120的布局。虚拟栅极电极40的一者是覆盖边界20A，然而并没有虚拟栅极电极覆盖于边界20B上，其中虚拟栅极电极40的纵长(lengthwise)方向是平行于边界20A的纵长方向。图24是显示根据一些实施例所述的2x2的反熔丝单元阵列120的示意图，是显示第一行以及第二行彼此是以沿着X方向的线翻转，以及第一列以及第二列彼此是以沿着Y方向的线翻转。因此，第一行以及第二行是为彼此镜像，以及第一列以及第二列是为彼此镜像。
图25是显示捆扎(strapping)的字元线WL-N-1～WL-N+6。穿过字元线的矩形表示连接模块28。于图25中，于每一行中每两个相邻的反熔丝单元(不同列)是共享一个连接模块28。相邻列中的连接模块28并未对齐。于图26中，于每一行中每两个相邻的反熔丝单元是共享一个连接模块28，以及相邻列中的连接模块是彼此对齐。
图27～30是显示根据一些实施例所述的反熔丝单元阵列120的编程操作以及读取操作，其中于此示例中是使用4x4的反熔丝单元阵列120。反熔丝单元(每个包括读取金氧半导体以及金氧半导体电容器)是连接至字元线WL-m、WL-m+1、WL-m+2、以及WL-m+3。反熔丝单元更连接至位元线BL-n、BL-n+1、BL-n+2、以及BL-n+3。字元线WL-m、WL-m+1、WL-m+2、以及WL-m+3更连接至字元线驱动器、提供字元线电压的电源、以及一控制电路。位元线BL-n、BL-n+1、BL-n+2、以及BL-n+3更连接至感应放大器(SA)、选择器/驱动器电路、以及提供位元线电压的电源。图27是显示未执行任何编程前的反熔丝单元阵列120。因此，所有金氧半导体电容器装置的栅极介电层仍并未崩溃。
图28是显示选定单元的编程。于所示的实施例中，连接至字元线WL-m+1以及位元线BL-n+1的单元是为被编程的选定单元。剩下的单元为将不会被编程的非选定单元。选定单元是标示为20-S。
表1是显示于编程以及读取操作期间提供至选定单元以及非选定单元的电压、以及提供至选定位元线以及非选定位元线的电压的示例。必须理解的是，表1所提供的电压仅作为示例，亦可使用不同的电压。
表1
如表1所示，于编程操作中，提供至选定字元线的电压是介于约3V以及约5V之间，提供至非选定字元线的电压为0V。3V～5V的电压是够高足以让选定单元中金氧半导体电容器的栅极介电层崩溃，但不足以让选定单元中读取金氧半导体的栅极介电层崩溃(损毁)。提供至选定位元线的电压为0V，以及提供至非选定位元线的电压约等于提供至选定字元线的电压的一半(约1.5V至约2.5V)。于读取操作中，提供至选定字元线的电压是介于约0.8V以及约1.8V之间，提供至非选定字元线的电压为0V。选定字元是预充至选定电压(例如0V)，以及提供至非选定位元线的电压为0V或者其它既定电压，或者保持浮动。约0.8V～1.8V的电压是够低足以不让各个反熔丝单元中的任何栅极介电层崩溃。表1中的电压是由连接至字元线以及位元线的电源(未显示)所提供。
于编程操作中，如图28中所示，提供至选定字元线WL-m+1的电压为3V～5V，并提供至选定单元20-S中读取金氧半导体以及金氧半导体电容器的栅极电极。提供至选定位元线BL-n+1的电压为0V。选定单元20-S中的读取金氧半导体完全导通，因此3V～5V的电压是提供至选定单元20-S支金氧半导体电容器的栅极介电层，造成金氧半导体电容器的栅极介电层崩溃，即图9、12中所示的薄的栅极介电层。于另一方面，尽管高电压亦提供至读取金氧半导体，但因为读取金氧半导体的栅极介电层为厚的，因此并未发生崩溃或者损毁。所产生的金氧半导体电容器是如同图29中所示的晶体管27。
再次参阅图28，连接至选定字元线WL-m+1的选定列中，因为提供至非选定位元线的电压为1.5V以及2.5V，于选定列以及非选定行中的读取金氧半导体装置亦完全导通，以及各别的位元线电压(1.5V～2.5V)亦提供至各别的金氧半导体电容器装置。因此，选定列以及非选定行中介于金氧半导体电容器装置的栅极以及对应的源极/漏极之间的电压为((3V～5V)–(1.5V～2.5V))，即亦为1.5V～2.5V。此电压并不足够高无法导致金氧半导体电容器装置以及读取金氧半导体装置崩溃，而并不会发生编程。
出于类似的理由，提供至剩余的反熔丝单元中的单元的电压并不足够高以造成崩溃，因此没有崩溃发生。
图29是显示连接至字元线WL-m+1以及位元线BL-n+1的编程单元20-S的读取操作。提供至选定字元线WL-m+1的电压为0.8V～1.8V，以及选定位元线BL-n+1是被预充至0V。因此，选定单元20-S中的读取金氧半导体装置完全导通，以及字元线WL-m+1是以充电电流I充电位元线BL-n+1。位元线BL-n+1的电压相应于充电而增加，例如增加至约0.6V～1.6V。感应到电压的增加的感应放大器SA是判断对应的单元20-S为被编程中。
图30是显示连接至字元线WL-m+1以及位元线BL-n+2的未编程单元20-S’的读取操作。提供至选定字元线WL-m+1的电压为0.8V～1.8V，以及选定位元线BL-n+1是被预充至0V。因此，选定单元20-S中的读取金氧半导体装置完全导通。由于金氧半导体电容器的栅极介电层并未崩溃，因此并无电流流过未编程单元20-S’中的金氧半导体电容器。位元线BL-n+2因此未被充电，以及对应的电压仍维持于0V。感应到电压为0V的感应放大器SA是判断对应的单元20-S’并未被编程。
本发明所公开的实施例具有一些有利的特征。于同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器(金氧半导体电容器或者编程金氧半导体)是连接至同一字元线。因此，反熔丝的结构以及操作较为简化。而其尺寸亦被减少。可使用单一字元线控制电路。此外，同一反熔丝单元中的读取装置读取金氧半导体以及编程电容器是分享同一主动区以及同一P型井区，因此可减少反熔丝单元的尺寸。
根据本发明一方面，一反熔丝存储器架构包括一字元线、一位元线、以及一反熔丝单元。反熔丝单元包括一读取装置，读取装置包括连接至字元线的一第一栅极电极、位于第一栅极电极的下方的一第一栅极介电层、连接至位元线的一漏极区、以及一源极区。第一栅极介电层具有一第一厚度。漏极区以及源极区是位于第一栅极电极相对的两侧。反熔丝单元还包括一编程装置，编程装置包括连接至字元线的第二栅极电极、设置于第二栅极电极的下方的第二栅极介电层。第二栅极介电层具有小于第一厚度的一第二厚度。编程装置还包括连接至读取装置的源极区的第一源极/漏极区。
根据本发明另一方面，一反熔丝存储器架构包括以一第一方向延伸的一字元线、以垂直于第一方向的一第二方向延伸的一位元线、以第二方向延伸一主动区、以及一反熔丝单元。反熔丝单元包括一读取装置以及一编程装置。读取装置包括位于侧壁以及主动区的一顶表面且具有一第一厚度的一第一栅极介电层、位于第一栅极介电层上并以第一方向延伸的一栅极电极(其中第一栅极电极是连接至字元线)、连接至位元线一漏极区、以及一源极区。漏极区以及源极区是位于第一闸汲电极相对的两侧。编程装置包括位于一侧壁以及主动区的一顶表面上的一第二栅极介电层、位于第二栅极介电层上并以第一方向延伸的一第二栅极电极、连接至源极区的一源极/漏极区、以及被第二栅极电极所覆盖的一通道区。第二栅极电极是连接至位元线。通道区以及源极/漏极区是为一同一导电类型。第二栅极介电层具有小于第一厚度的一第二厚度。
根据本发明另一方面，一反熔丝存储器操作方法包括编程一阵列，其中阵列包括布置为多行与多列的多个反熔丝单元。每个上述多个反熔丝单元包括一读取装置以及一编程装置。编程的步骤包括提供一第一电压至连接至读取装置的一第一栅极以及编程装置的一第二栅极的一字元线，其中读取装置以及编程装置是为一选定单元。编程的步骤还包括提供一第二电压至读取装置的漏极区，其中第一电压以及第二电压的组合导致编程装置中一第一栅极介电层崩溃。读取装置中一第二栅极介电层于第一电压以及第二电压下仍保持未崩溃。
前述的实施例或者示例已概述本发明的特征，本领域技术人员可更佳地理解本发明的各个方面。本领域技术人员应当理解，他们可轻易地使用本发明作为用于设计或者修改其他过程以及结构以实施相同的目的和/或实现本发明所介绍的实施例或示例的相同优点。本领域技术人员可理解的是，上述等效构造并未脱离本发明的精神和范围，并且可于不脱离本发明的精神和范围进行各种改变、替换和更改。

Claims (20)

1.一种反熔丝存储器架构，包括：
一字元线；
一位元线；以及
一反熔丝单元，包括：
一读取装置，包括：
一第一栅极电极，连接至上述字元线；
一第一栅极介电层，位于上述第一栅极电极的下方，其中上述第一栅极介电层具有一第一厚度；
一漏极区，连接至上述位元线；以及
一源极区，其中上述漏极区以及上述源极区是位于上述第一栅极电极相对的两侧；以及
一编程装置，包括：
一第二栅极电极，连接至上述字元线；
一第二栅极介电层，设置于上述第二栅极电极的下方，其中上述第二栅极介电层具有小于上述第一厚度的一第二厚度；以及
一第一源极/漏极区，连接至上述源极区。
2.如权利要求1所述的反熔丝存储器架构，其中：
上述漏极区、上述源极区、以及上述第一源极/漏极区是位于一相同P型井区中。
3.如权利要求1所述的反熔丝存储器架构，其中直接设置于上述第二栅极电极下方的一通道区是掺杂与上述第一源极/漏极区相同的导电类型。
4.如权利要求1所述的反熔丝存储器架构，其中上述第一源极/漏极区是掺杂与直接设置于上述第二栅极电极下方的一通道区不同的导电类型。
5.如权利要求1所述的反熔丝存储器架构，其中上述读取装置为一鳍式场效晶体管，以及上述编程装置为一鳍式装置。
6.如权利要求1所述的反熔丝存储器架构，其中上述第一栅极介电层以及上述第二栅极介电层是形成于一同一半导体主动区上。
7.如权利要求1所述的反熔丝存储器架构，其中上述编程装置还包括一第二源极/漏极区。
8.如权利要求1所述的反熔丝存储器架构，其中上述编程装置不具有一第二源极/漏极区。
9.一种反熔丝存储器架构，包括：
一字元线，以一第一方向延伸；
一位元线，以垂直于上述第一方向的一第二方向延伸；
一主动区，以上述第二方向延伸；以及
一反熔丝单元，包括：
一读取装置，包括：
一第一栅极介电层，位于上述主动区的一侧壁以及一顶表面上，具有一第一厚度；
一第一栅极电极，位于上述第一栅极介电层上并以上述第一方向延伸，其中上述第一栅极电极是连接至上述字元线；
一漏极区，连接至上述位元线；以及
一源极区，其中上述漏极区以及上述源极区是位于上述第一栅极电极相对的两侧；以及
一编程装置，包括：
一第二栅极介电层，位于上述主动区的一侧壁以及一顶表面上，其中上述第二栅极介电层具有小于上述第一厚度的一第二厚度；
一第二栅极电极，位于上述第二栅极介电层上并以上述第一方向延伸，其中上述第二栅极电极是连接至上述字元线；
一源极/漏极区，连接至上述源极区；以及
一通道区，被上述第二栅极电极所覆盖，其中上述通道区以及上述源极/漏极区是为一同一导电类型。
10.如权利要求9所述的反熔丝存储器架构，还包括：
一连接模块，将上述第一栅极电极以及上述第二栅极电极连接至上述字元线。
11.如权利要求9所述的反熔丝存储器架构，其中上述主动区具有被上述第二栅极电极所覆盖的一末端，以及上述主动区是位于上述第二栅极电极的一第一侧上，并非位于上述第二栅极电极的一第二侧上，上述第一侧以及上述第二侧为相对的两侧。
12.如权利要求9所述的反熔丝存储器架构，其中上述主动区的一部分是位于上述第二栅极电极相对的两侧。
13.如权利要求9所述的反熔丝存储器架构，其中上述第一厚度大于上述第二厚度约50％。
14.如权利要求9所述的反熔丝存储器架构，还包括一虚拟栅极电极，其中上述主动区的一末端是被上述虚拟栅极电极所覆盖。
15.一种反熔丝存储器操作方法，包括：
编程一阵列，其中上述阵列包括布置为多行与多列的多个反熔丝单元，以及每个上述反熔丝单元包括一读取装置以及一编程装置，上述编程步骤包括：
提供一第一电压至上述读取装置的一第一栅极以及上述编程装置的一第二栅极所连接的一字元线，其中上述读取装置以及上述编程装置是位于一选定单元中；以及
提供一第二电压至上述读取装置的一漏极区，其中上述第一电压以及上述第二电压的组合导致上述编程装置中的一第一栅极介电层崩溃，但上述读取装置中的一第二栅极介电层于上述第一电压以及上述第二电压下仍保持未崩溃。
16.如权利要求15所述的反熔丝存储器操作方法，其中于上述第一栅极介电层崩溃后，上述第二栅极以及上述读取装置的一源极区是电阻性地连接。
17.如权利要求15所述的反熔丝存储器操作方法，还包括：
读取上述阵列中的一单元，其中上述读取步骤包括：
提供一第三电压至上述字元线，其中上述第三电压并不会让上述阵列中的任何栅极介电层崩溃；以及
感测一位元线的一电压，其中上述位元线是连接至上述读取装置的上述漏极区。
18.如权利要求15所述的反熔丝存储器操作方法，其中于上述编程步骤中，提供为0V的一电压至阵列中非选定字元线所连接的非选定单元，以及提供约为上述第一电压的一半的一电压至上述字元线的非选定单元所连接的位元线。
19.如权利要求15所述的反熔丝存储器操作方法，其中上述编程装置为一部分金氧半导体电容器。
20.如权利要求15所述的反熔丝存储器操作方法，其中上述编程装置为一三端金氧半导体电容器。
CN201610663270.XA 2015-11-30 2016-08-12 反熔丝存储器架构以及反熔丝存储器操作方法 Active CN106816171B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562260841P 2015-11-30 2015-11-30
US62/260,841 2015-11-30
US15/004,329 2016-01-22
US15/004,329 US10014066B2 (en) 2015-11-30 2016-01-22 Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness

Publications (2)

Publication Number Publication Date
CN106816171A CN106816171A (zh) 2017-06-09
CN106816171B true CN106816171B (zh) 2019-05-07

Family

ID=58693245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610663270.XA Active CN106816171B (zh) 2015-11-30 2016-08-12 反熔丝存储器架构以及反熔丝存储器操作方法

Country Status (5)

Country Link
US (2) US10014066B2 (zh)
KR (1) KR101962517B1 (zh)
CN (1) CN106816171B (zh)
DE (1) DE102016101764B4 (zh)
TW (1) TWI634559B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US10929588B2 (en) 2018-02-13 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, structure, system, and methods
CN108649024B (zh) * 2018-05-04 2019-10-11 中国电子科技集团公司第二十四研究所 一次性可编程电容型熔丝位及存储器
US11380693B2 (en) * 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
US11031407B2 (en) * 2018-08-30 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Anti-fuse device, circuit, methods, and layout
US11121083B2 (en) * 2019-06-06 2021-09-14 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
US10878930B1 (en) 2019-07-12 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Layout structure of memory array
US11600626B2 (en) 2019-12-13 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including anti-fuse cell
US11527541B2 (en) * 2019-12-31 2022-12-13 Taiwan Semiconductoh Manufactuhing Company Limited System and method for reducing resistance in anti-fuse cell
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
CN113540045A (zh) * 2020-04-15 2021-10-22 合肥晶合集成电路股份有限公司 一种反熔丝电路
DE102020132752A1 (de) * 2020-06-04 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung mit verbessertem antifuse-lesestrom
US11244950B1 (en) * 2020-08-10 2022-02-08 Nanya Technology Corporation Method for preparing a memory device
US11183502B1 (en) * 2020-08-20 2021-11-23 Nanya Technology Corporation Memory cell and Method for reading out data therefrom
KR102375585B1 (ko) * 2020-09-11 2022-03-16 창원대학교 산학협력단 피모스-다이오드 형태의 이퓨즈 오티피 셀
US11521924B2 (en) 2020-11-17 2022-12-06 Nanya Technology Corporation Semiconductor device with fuse and anti-fuse structures and method for forming the same
US11469335B2 (en) * 2021-01-27 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET MOS capacitor
CN115623778A (zh) * 2021-07-14 2023-01-17 联华电子股份有限公司 一次性可编程存储单元及其制造方法
US11916015B2 (en) 2021-10-26 2024-02-27 Nanya Technology Corporation Fuse component, semiconductor device, and method for manufacturing a fuse component
TWI825557B (zh) * 2021-10-22 2023-12-11 南亞科技股份有限公司 熔絲元件、半導體元件以及熔絲元件的製備方法
TWI817349B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 熔絲構件和半導體元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809948B2 (en) * 2002-01-09 2004-10-26 Tower Semiconductor, Ltd. Mask programmable read-only memory (ROM) cell
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US8547763B2 (en) * 2010-08-30 2013-10-01 Samsung Electronics Co., Ltd. Memory cell, methods of manufacturing memory cell, and memory device having the same
CN103383964A (zh) * 2012-05-03 2013-11-06 台湾积体电路制造股份有限公司 用于FinFET的结构
CN104347637A (zh) * 2013-07-24 2015-02-11 力旺电子股份有限公司 反熔丝单次可编程存储胞及存储器的操作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580145B2 (en) 2001-01-16 2003-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Low programming voltage anti-fuse structure
US8435802B2 (en) 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
US7817456B2 (en) * 2006-12-22 2010-10-19 Sidense Corp. Program lock circuit for a mask programmable anti-fuse memory array
US20080296701A1 (en) 2007-05-29 2008-12-04 Ememory Technology Inc. One-time programmable read-only memory
JP4510057B2 (ja) 2007-06-21 2010-07-21 株式会社東芝 不揮発性半導体記憶装置
US8933492B2 (en) * 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
US8305790B2 (en) 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8421205B2 (en) 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
US9768119B2 (en) 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US8786026B2 (en) 2011-02-17 2014-07-22 Samsung Electronics Co., Ltd. Optimized channel implant for a semiconductor device and method of forming the same
US8661389B2 (en) 2011-04-12 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of designing integrated circuits
US8726220B2 (en) 2011-04-29 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8724363B2 (en) * 2011-07-04 2014-05-13 Ememory Technology Inc. Anti-fuse memory ultilizing a coupling channel and operating method thereof
US8698205B2 (en) 2012-05-25 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US8826212B2 (en) 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layout including cells having different threshold voltages, a system of implementing and a layout formed
US9147029B2 (en) 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9563731B2 (en) 2013-03-15 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments
US9281074B2 (en) 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9431497B2 (en) * 2013-05-21 2016-08-30 Globalfoundries Singapore Pte. Ltd. Transistor devices having an anti-fuse configuration and methods of forming the same
KR102109793B1 (ko) * 2013-11-04 2020-05-13 삼성전자주식회사 반도체 소자
US9165936B2 (en) * 2014-01-14 2015-10-20 Broadcom Corporation Dummy end-gate based anti-fuse device for finFET technologies
CN104979362B (zh) * 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
KR102169197B1 (ko) * 2014-09-16 2020-10-22 에스케이하이닉스 주식회사 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이
KR102227554B1 (ko) * 2014-11-18 2021-03-16 에스케이하이닉스 주식회사 안티퓨즈 오티피 셀어레이 및 그 동작방법
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809948B2 (en) * 2002-01-09 2004-10-26 Tower Semiconductor, Ltd. Mask programmable read-only memory (ROM) cell
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US8547763B2 (en) * 2010-08-30 2013-10-01 Samsung Electronics Co., Ltd. Memory cell, methods of manufacturing memory cell, and memory device having the same
CN103383964A (zh) * 2012-05-03 2013-11-06 台湾积体电路制造股份有限公司 用于FinFET的结构
CN104347637A (zh) * 2013-07-24 2015-02-11 力旺电子股份有限公司 反熔丝单次可编程存储胞及存储器的操作方法

Also Published As

Publication number Publication date
TW201719669A (zh) 2017-06-01
CN106816171A (zh) 2017-06-09
US10014066B2 (en) 2018-07-03
DE102016101764B4 (de) 2019-03-28
KR20170063325A (ko) 2017-06-08
KR101962517B1 (ko) 2019-03-26
US20170316835A1 (en) 2017-11-02
TWI634559B (zh) 2018-09-01
US20170154686A1 (en) 2017-06-01
US10347646B2 (en) 2019-07-09
DE102016101764A1 (de) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106816171B (zh) 反熔丝存储器架构以及反熔丝存储器操作方法
US20210295903A1 (en) SRAM Cells with Vertical Gate-All-Round MOSFETs
US10522554B2 (en) SRAM cells with vertical gate-all-around MOSFETs
CN102386188B (zh) 具有二极管于存储串行中的三维阵列存储器架构
CN104241284B (zh) 双模晶体管装置及其操作方法
US8193044B2 (en) Memory cells
CN102194821B (zh) 具有改良串行选择线和位线接触布局的三维存储阵列
US20110241077A1 (en) Integrated circuit 3d memory array and manufacturing method
JP7370381B2 (ja) 積み重ねられた垂直デバイスを利用するマイクロ電子デバイスおよび方法
CN101488502A (zh) 非易失性半导体存储装置
CN109196584A (zh) 感测放大器构造
CN111564449B (zh) 存储器元件及其制作方法
CN107492553B (zh) 三晶体管otp存储器单元
US6911687B1 (en) Buried bit line-field isolation defined active semiconductor areas
TW201801292A (zh) 靜態隨機存取記憶體儲存單元
CN116133434A (zh) 一种反熔丝器件及其制造方法
CN114503264A (zh) 半导体器件、存储器器件及其形成方法
KR20090026594A (ko) 상변화 기억 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant