CN107104070B - 支撑基底以及使用支撑基底制造半导体封装件的方法 - Google Patents

支撑基底以及使用支撑基底制造半导体封装件的方法 Download PDF

Info

Publication number
CN107104070B
CN107104070B CN201710041269.8A CN201710041269A CN107104070B CN 107104070 B CN107104070 B CN 107104070B CN 201710041269 A CN201710041269 A CN 201710041269A CN 107104070 B CN107104070 B CN 107104070B
Authority
CN
China
Prior art keywords
plate
support substrate
layer
inorganic layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710041269.8A
Other languages
English (en)
Other versions
CN107104070A (zh
Inventor
崔允硕
金一浩
金昌镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107104070A publication Critical patent/CN107104070A/zh
Application granted granted Critical
Publication of CN107104070B publication Critical patent/CN107104070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

提供了一种支撑基底、一种制造半导体封装件的方法、一种半导体封装件，所述支撑基底包括：第一板；位于第一板上的第二板；以及位于第一板与第二板之间的粘结层，其中，粘结层的热膨胀系数(CTE)高于第一板的热膨胀系数并且高于第二板的热膨胀系数。

Description

支撑基底以及使用支撑基底制造半导体封装件的方法
在2016年2月19日在韩国知识产权局提交的第10-2016-0019771号并且标题为“Support Substrate and A Method of Manufacturing A Semiconductor PackageUsing the Same”(支撑基底以及使用支撑基底制造半导体封装件的方法)的韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种支撑基底以及使用该支撑基底制造半导体封装件的方法。
背景技术
在一些半导体封装技术中，半导体芯片可以通过倒装焊接法安装在基底上。输入/输出(I/O)端子可以布置在通过倒装焊接法安装在基底上的半导体芯片的与基底相邻的表面的整个部分上，因此倒装焊接法可以应用于需要许多I/O端子的电子装置(例如，微处理器和/或中央处理单元(CPU))。
发明内容
实施例旨在提供一种支撑基底以及使用该支撑基底制造半导体封装件的方法。
实施例可以通过提供一种支撑基底来实现，所述支撑基底包括：第一板；第二板，位于第一板上；以及粘结层，位于第一板与第二板之间，其中，粘结层的热膨胀系数(CTE)高于第一板的CTE并且高于第二板的CTE。
实施例可以通过提供一种支撑基底来实现，所述支撑基底包括：第一无机层；聚合物层，位于第一无机层上；以及第二无机层，位于聚合物层上，其中，聚合物层的热膨胀系数(CTE)高于第一无机层的CTE并且高于第二无机层的CTE。
实施例可以通过提供一种制造半导体封装件的方法来实现，所述方法包括：提供支撑基底，使得所述支撑基底包括顺序堆叠的第一板、粘结层和第二板；在支撑基底上设置半导体芯片；在支撑基底上形成覆盖半导体芯片的成型层；去除支撑基底以暴露半导体芯片的底表面，其中，粘结层的热膨胀系数(CTE)高于第一板的CTE并且高于第二板的CTE。
实施例可以通过提供一种制造半导体封装件的方法来实现，所述方法包括：提供支撑基底，使得所述支撑基底包括第一无机层、位于第一无机层上的聚合物层和位于聚合物层上的第二无机层；在支撑基底上设置半导体芯片；在支撑基底上形成覆盖半导体芯片的成型层；去除支撑基底以暴露半导体芯片的底表面，其中，聚合物层的热膨胀系数(CTE)高于第一无机层的CTE并且高于第二无机层的CTE。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员来说将是明显的，其中：
图1示出根据一些实施例的支撑基底的剖视图；
图2A至图2E示出根据一些实施例在制造半导体封装件的方法中的阶段的剖视图；
图3A示出根据一些实施例的支撑基底的剖视图；
图3B示出在使用图3A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图；
图4A示出根据一些实施例的支撑基底的剖视图；
图4B示出在使用图4A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图；
图5A示出根据一些实施例的支撑基底的剖视图；
图5B示出在使用图5A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图；
图6A示出根据一些实施例的支撑基底的剖视图；
图6B示出在使用图6A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图；
图7A示出根据一些实施例的支撑基底的剖视图；以及
图7B示出在使用图7A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
具体实施方式
图1示出根据一些实施例的支撑基底的剖视图。
参照图1，支撑基底100可以包括第一板110、粘结层120和第二板130。在实施中，第一板110可以具有从例如约3ppm/℃至约8.7ppm/℃的范围变动的热膨胀系数(CTE)。第一板110可以包括无机材料，例如，单晶硅或玻璃(例如，石英)。当第一板110包括玻璃时，第一板110还可以包括第一碱金属氧化物。碱金属可以指的是I族元素或II族元素。例如，第一碱金属氧化物可以包括氧化钠(NaO)、氧化镁(MgO)和氧化钙(CaO)中的至少一种。可以控制或选择第一碱金属氧化物的种类或组成比以调整第一板110的CTE。
粘结层120可以设置在第一板110上。粘结层120的CTE可以高于第一板110的CTE。在实施中，粘结层120的CTE可以从例如约9ppm/℃至约30ppm/℃的范围变动。粘结层120的CTE可以指的是处于等于或低于玻璃化转变温度(Tg)的温度的CTE(α1)。在实施中，粘结层120可以包括聚合物。例如，粘结层120可以包括聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二酯、聚萘二甲酸乙二醇酯、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚甲醛、聚碳酸酯、聚醚砜、聚苯硫醚、聚苯醚、聚醚酮、聚芳酯、聚醚酰胺以及聚醚酰亚胺中的至少一种。
第二板130可以设置在粘结层120上。第二板130可以通过粘结层120粘合到第一板110。第二板130的CTE可以低于粘结层120的CTE和第一板110的CTE。在实施中，第二板130的CTE可以从例如约3ppm/℃至约8.7ppm/℃的范围变动。第二板130可以包括绝缘材料。在实施中，第二板130可以包括单晶硅。在实施中，第二板130可以包括玻璃。当第二板130包括玻璃时，第二板130还可以包括第二碱金属氧化物。第二碱金属氧化物可以指的是I族元素的氧化物或II族元素的氧化物。可以控制或选择第二板130中包括的元素的种类和组成比，使得第二板130的CTE低于第一板110的CTE。在实施中，第二板130中包括的元素的至少一个可以不同于第一板110中包括的元素。在实施中，第二板130中包括的元素可以与第一板110中包括的元素相同，但是第二板130的元素的组成比可以不同于第一板110的元素的组成比。在实施中，第二板130的厚度T2可以基本等于第一板110的厚度T1。在本说明书中，组件的厚度基本彼此相等的描述也可以包括组件的厚度之差在工艺公差中。
图2A至图2E示出根据一些实施例的在制造半导体封装件的方法中的阶段的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图2A，可以制备包括第一板110、粘结层120和第二板130的支撑基底100。支撑基底100可以与参照图1描述的相同。可以在第二板130上设置粘结图案150。粘结图案150可以包括聚合物。可以在支撑基底100上设置半导体芯片200。半导体芯片200可以彼此横向分隔开。半导体芯片200可以通过粘结图案150粘合到第二板130。半导体芯片200的芯片焊盘201可以面对支撑基底100。半导体芯片200可以包括硅。
参照图2B，可以在支撑基底100上形成成型层300，以覆盖半导体芯片200。例如，可以在支撑基底100上设置成型材料以覆盖半导体芯片200。成型材料可以包括环氧树脂模塑料(EMC)。成型材料可以被硬化以形成成型层300。在下文中，成型层300的硬化和CTE意味着成型材料的硬化和CTE。成型层300的CTE可以高于半导体芯片200的CTE。成型层300可以在例如150℃到200℃的温度设置到腔中，然后成型层300可以被冷却到室温或环境温度(例如，约25℃)。因此，成型层300可以被硬化。在使成型层300硬化的工艺中，应力可以因成型层300与半导体芯片200之间的CTE失配而施加到成型层300。例如，在将成型层300从150℃至200℃的温度冷却到环境温度(例如，约25℃)的工艺中，应力可以施加到成型层300。如果省略支撑基底100，则成型层300可能翘曲以具有由图2B的虚线所示的凹形。例如，可以发生成型层300的翘曲，使得成型层300的边缘部分高于成型层300的中心部分。在本说明书中，因在使成型层300硬化的工艺中CTE失配而发生的应力/翘曲可以意味着在使成型层300硬化的工艺的冷却工艺中发生应力/翘曲。如上所述，第一板110的CTE和粘结层120的CTE可以高于第二板130的CTE。在使成型层300硬化的工艺中，应力可以因第一板110与第二板130之间的CTE失配以及粘结层120与第二板130之间的CTE失配而施加到支撑基底100。支撑基底100的应力可以诱发相对于成型层300的反翘曲(anti-warpage)。在本说明书中，术语“反翘曲”是指如果成型层300的翘曲不存在或未发生于使成型层300硬化的工艺中则会发生在支撑基底100处的虚拟翘曲，例如，有效地中和成型层300的潜在翘曲的效果。例如，在制造半导体封装件的工艺中，反翘曲不会被观察到或示出。如果不存在或未发生成型层300的翘曲，则支撑基底100可以通过反翘曲而具有凸形，如图2B的虚线。例如，如果不存在或未发生成型层300的翘曲，则支撑基底100的反翘曲可以是使得支撑基底100的边缘部分低于支撑基底100的中心部分而可以施加的力。支撑基底100的反翘曲施加的方向可以与成型层300的翘曲施加的方向相反。支撑基底100的反翘曲的强度可以基本等于成型层300的翘曲的强度。可以调整第一板110的CTE、粘结层120的CTE和/或第二板130的CTE，以调整支撑基底100的反翘曲的强度。可以通过控制在第一板110和第二板130中包括的元素的种类和/或组成比来调整第一板110和第二板130的CTE。在使成型层300硬化的工艺中，成型层300的翘曲可以被支撑基底100的反翘曲抵消或中和。因此，成型层300在硬化工艺之后可以是基本平坦的和/或保持基本平坦的。例如，从成型层300的底表面起的最大高度与最小高度之差可以小于50μm。如果省略第一板110和粘结层120，则支撑基底100的反翘曲可能不足以用于抵消或中和成型层300的翘曲。
参照图2C，可以去除图2B的支撑基底100和图2B的粘结图案150，以暴露半导体芯片200的底表面200b和成型层300的底表面300b。
参照图2D和图2E，可以在半导体芯片200的底表面200b和成型层300的底表面300b上形成基底400。基底400可以包括绝缘图案410和导电图案420。导电图案420可以设置在绝缘图案410之间，并且可以电连接到半导体芯片200的芯片焊盘201。将理解的是，当元件被称为“连接”或“结合”到另一个元件时，其可以直接连接或结合到另一个元件，或者可以存在中间元件。外部端子450可以形成在基底400的底表面上，并且可以电连接到导电图案420。在实施中，外部端子450可以具有焊球形状。可以沿着图2D中示出交替的长短虚线锯开基底400，从而将图2E的半导体封装件1彼此分开。如果要发生成型层300的翘曲，则设置在翘曲发生的位置处的半导体芯片200可能被损坏。损坏的半导体芯片200在锯开工艺之后会被废弃。然而，根据实施例，可以防止或最小化成型层300的翘曲，以帮助提高半导体封装件1的产率。
图3A示出根据一些实施例的支撑基底的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图3A，支撑基底101可以包括顺序堆叠的第一板110、粘结层120和第二板130。支撑基底101可以具有顶表面101a和底表面101b。支撑基底101的顶表面101a可以邻近第二板130或在第二板130上，底表面101b可以与顶表面101a相对。第一板110、粘结层120和第二板130可以包括与参照图1描述的相同的材料。
第一板110的热膨胀系数(CTE)可以等于或高于第二板130的CTE。当第一板110的CTE等于第二板130的CTE时，第一板110可以包括与第二板130相同的元素，并且可以具有与第二板130相同的元素组成比(例如，第一板和第二板可以包括相同的材料或由相同的材料形成)。当第一板110的CTE高于第二板130的CTE时，第一板110可以包括与第二板130不同的元素，和/或可以具有与第二板130不同的元素组成比(例如，第一板和第二板可以包括不同的材料或由不同的材料形成)。第一板110的厚度T1可以小于第二板130的厚度T2。
粘结层120的CTE可以高于第一板110和第二板130的CTE。粘结层120与支撑基底101的顶表面101a之间的距离可以大于粘结层120与支撑基底101的底表面101b之间的距离。在实施中，第一板110的厚度T1、粘结层120的厚度T3和第二板130的厚度T2的总和可以从例如约0.7mm至约1.5mm的范围变动。
图3B示出在使用图3A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
参照图3B，可以在支撑基底101上形成半导体芯片200和成型层300。这里，支撑基底101可以与参照图3A描述的相同。成型层300的CTE可以高于半导体芯片200的CTE。在使成型层300硬化的工艺中，由图3B的虚线所示的凹形的翘曲可以施加到或发生在成型层300中。
粘结层120的CTE可以高于第一板110和第二板130的CTE。粘结层120与支撑基底101的顶表面101a之间的距离可以大于粘结层120与支撑基底101的底表面101b之间的距离。支撑基底101的下部分的平均CTE可以高于支撑基底101的上部分的平均CTE。这里，支撑基底101的上部分可以设置在支撑基底101的顶表面101a与底表面101b之间限定的中心线上，支撑基底101的下部分可以设置在中心线下方。中心线可以平行于顶表面101a和底表面101b，顶表面101a与中心线之间的距离可以等于底表面101b与中心线之间的距离。因支撑基底101的下部分与上部分之间的CTE失配，导致由图3B的虚线所示的凸形的反翘曲会施加到支撑基底101。支撑基底101的反翘曲的方向可以与成型层300的翘曲的方向相反，支撑基底101的反翘曲的强度可以基本等于成型层300的翘曲的强度。可以调整或选择第一板110、粘结层120和第二板130的CTE和/或厚度T1至T3，以调整支撑基底101的反翘曲的强度。成型层300的翘曲可以被支撑基底101的反翘曲抵消或中和，因此，成型层300可以是基本平坦的和/或保持基本平坦的。
参照图2C至图2E，可以去除支撑基底101，以暴露半导体芯片200的底表面200b和成型层300的底表面300b。可以在半导体芯片200的底表面200b和成型层300的底表面300b上形成基底400。可以对基底400执行锯开工艺，以制造半导体封装件1。
图4A示出根据一些实施例的支撑基底的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图4A，支撑基底102可以包括顺序堆叠的第一板110、粘结层120和第二板130。第一板110的热膨胀系数(CTE)可以高于第二板130的CTE。第一板110的厚度T1可以大于第二板130的厚度T2。
粘结层120的厚度T3可以远小于第一板110的厚度T1和第二板130的厚度T2。粘结层120的CTE可以高于第一板110的CTE。然而，本实施例的粘结层120的CTE与第一板110的CTE之差可以小于图3A中示出的实施例的粘结层120的CTE与第一板110的CTE之差。因此，支撑基底102的下部分的平均CTE可以高于支撑基底102的上部分的平均CTE。在实施中，第一板110的厚度T1、粘结层120的厚度T3和第二板130的厚度T2的总和可以是，例如大于1.5mm。第一板110、粘结层120和第二板130可以包括与参照图1描述的相同的材料。
图4B示出在使用图4A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
参照图4B，可以在支撑基底102上形成半导体芯片200和成型层300。支撑基底102可以与参照图4A描述的相同。成型层300的CTE可以高于半导体芯片200的CTE。在使成型层300硬化的工艺中，由图4B的虚线所示的凹形的翘曲可以施加到或发生在成型层300中。
在使成型层300硬化的工艺中，因第一板110、粘结层120和第二板130之中的CTE失配，会诱发或会造成支撑基底102的反翘曲。可以调整或选择第一板110、粘结层120和第二板130的CTE以及厚度T1至T3中的至少一个，以调整支撑基底102的反翘曲的方向和强度。支撑基底102的下部分的平均CTE可以高于支撑基底102的上部分的平均CTE。反翘曲可以以图4B的虚线所示的凸形在支撑基底102中被诱发或发生。成型层300的翘曲可以被支撑基底102的反翘曲抵消或中和，因此，可以减小或防止成型层300的翘曲。
图5A示出根据一些实施例的支撑基底的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图5A，支撑基底103可以包括顺序堆叠的第一板110、粘结层120和第二板130。第二板130的热膨胀系数(CTE)可以高于第一板110的CTE。在实施中，第二板130的无机材料的至少一个元素的种类可以不同于第一板110的无机材料的元素的种类。在实施中，第二板130的无机材料的组成比可以不同于第一板110的无机材料的组成比。第二板130的厚度T2可以基本等于第一板110的厚度T1。粘结层120的CTE可以高于第一板110和第二板130的CTE。粘结层120可以包括聚合物。
图5B示出在使用图5A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
参照图5B，可以在参照图5A描述的支撑基底103上形成半导体芯片200和成型层300。在使成型层300硬化的工艺中，因成型层300和半导体芯片200之间的CTE失配，导致由图5B的虚线所示的凸形的翘曲可以施加到或发生在成型层300中。
粘结层120和第二板130的CTE可以高于第一板110的CTE。在使成型层300硬化的工艺中，因第一板110、粘结层120和第二板130之中的CTE失配，会在支撑基底103中诱发或发生凹形的反翘曲(图5B的虚线所示)。支撑基底103的反翘曲的方向可以与成型层300的翘曲的方向相反，支撑基底103的反翘曲的强度可以基本等于成型层300的翘曲的强度。成型层300的翘曲可以被支撑基底103的反翘曲抵消或中和，因此，成型层300可以是基本平坦的或可以保持基本平坦的。
图6A示出根据一些实施例的支撑基底的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图6A，支撑基底104可以包括顺序堆叠的第一板110、粘结层120和第二板130。第一板110、粘结层120和第二板130可以包括与参照图1描述的相同的材料。然而，根据本实施例的第一板110和第二板130的组成比可以不同于根据图1的实施例的第一板110和第二板130的组成比。
第二板130的热膨胀系数(CTE)可以等于或高于第一板110的CTE。粘结层120的CTE可以高于第一板110的CTE和第二板130的CTE。
第二板130的厚度T2可以小于第一板110的厚度T1。第一板110的厚度T1、粘结层120的厚度T3和第二板130的厚度T2的总和可以从例如约0.7mm至约1.5mm的范围变动。粘结层120与支撑基底104的顶表面104a之间的距离可以小于粘结层120与支撑基底104的底表面104b之间的距离。
图6B示出在使用图6A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
参照图6B，可以在支撑基底104上形成半导体芯片200和成型层300。支撑基底104可以与参照图6A描述的相同。在使成型层300硬化的工艺中，由图6B的虚线所示的凸形的翘曲可以施加到或发生在成型层300中。
在使成型层300硬化的工艺中，因第一板110、粘结层120和第二板130之中的CTE失配，会在支撑基底104中诱发或发生反翘曲。例如，粘结层120可以大大影响支撑基底104的反翘曲的方向。粘结层120的CTE可以高于第一板110和第二板130的CTE。粘结层120与支撑基底104的顶表面104a之间的距离可以小于粘结层120与支撑基底104的底表面104b之间的距离。因此，支撑基底104的下部分的平均CTE可以低于支撑基底104的上部分的平均CTE。支撑基底104的反翘曲可以以图6B的虚线所示的凹形被诱发或发生。成型层300的翘曲可以被支撑基底104的反翘曲抵消或中和，因此，可以减小或防止成型层300的翘曲。
图7A示出根据一些实施例的支撑基底的剖视图。在下文中，为了易于和便于解释的目的，可以省略或简要提及与如上所述相同的组件的描述。
参照图7A，支撑基底105可以包括顺序堆叠的第一板110、粘结层120和第二板130。第一板110、粘结层120和第二板130可以包括与参照图1描述的相同的材料。然而，根据本实施例的第一板110和第二板130的组成比可以不同于根据图1的实施例的第一板110和第二板130的组成比。第一板110的厚度T1、粘结层120的厚度T3和第二板130的厚度T2的总和可以是例如，大于1.5mm。
第二板130的厚度T2可以大于第一板110的厚度T1。第二板130的热膨胀系数(CTE)可以高于第一板110的CTE。
粘结层120的厚度T3可以远小于第一板110的厚度T1和第二板130的厚度T2。粘结层120的CTE可以高于第一板110的CTE。然而，本实施例的粘结层120的CTE与第一板110的CTE之差可以小于图6A中示出的实施例的粘结层120的CTE与第一板110的CTE之差。支撑基底105的下部分的平均CTE可以低于支撑基底105的上部分的平均CTE。
图7B示出在使用图7A的支撑基底制造半导体封装件的方法中使成型层硬化的工艺的剖视图。
参照图7B，可以在支撑基底105上形成半导体芯片200和成型层300。在使成型层300硬化的工艺中，由图7B的虚线所示的凸形的翘曲可以施加到或发生在成型层300中。
在使成型层300硬化的工艺中，因第一板110、粘结层120和第二板130之中的CTE失配，导致会在支撑基底105中诱发或发生反翘曲。例如，第一板110对支撑基底105的反翘曲的方向的影响可以大于粘结层120对反翘曲的方向的影响。支撑基底105的下部分的平均CTE可以低于支撑基底105的上部分的平均CTE。支撑基底105的反翘曲可以以图7B的虚线所示的凹形被诱发或发生。成型层300的翘曲可以被支撑基底105的反翘曲抵消或中和，因此，可以减小或防止成型层300的翘曲。
通过总结和回顾，芯片倒装焊接法可以帮助减小半导体芯片与半导体封装件的外部端子之间的电连接长度，因此，使用芯片倒装焊接法的半导体封装件可以具有优良的电特性和物理特性。同时，在制造半导体封装件的工艺中会发生半导体封装件的翘曲。
根据一些实施例，支撑基底可以包括顺序堆叠的第一板、粘结层和第二板。可以调整第一板和第二板的CTE和/或厚度。可以通过控制板的元素的种类和/或组成比来调整板的CTE。在使成型层硬化的工艺中，由成型层与半导体芯片之间的CTE失配导致的应力可以被由第一板、粘结层和第二板之中的CTE失配导致的应力抵消。因此，可以减小或防止成型层的翘曲。
实施例可以提供一种能够减小或最小化翘曲现象的支撑基底。
实施例可以提供一种能够提高产率的制造半导体封装件的方法。
在这里已经公开了示例实施例，并且虽然采用了特定的术语，但是仅以普通的和描述性的含义来使用并将解释它们，并非用于限制的目的。在某些情况下，除非另外特别说明，否则如本领域普通技术人员将清楚的，自提交本申请之时起，结合具体实施例描述的特征、特性和/或元件可以单独使用，或者可与结合其他实施例描述的特征、特性和/或元件组合起来使用。因此，本领域技术人员将理解的是，在不脱离本发明的由权利要求书阐述的精神和范围的情况下，可以做出形式上和细节上的各种改变。

Claims (24)

1.一种支撑基底，所述支撑基底包括：
第一板，包括无机材料；
第二板，位于第一板上并且包括无机材料；以及
粘结层，位于第一板与第二板之间，
其中，粘结层的热膨胀系数高于第一板的热膨胀系数并且高于第二板的热膨胀系数，
第二板中包括的元素与第一板中包括的元素相同，并且
第二板的元素的组成比不同于第一板的元素的组成比。
2.根据权利要求1所述的支撑基底，其中：
第一板的热膨胀系数高于第二板的热膨胀系数，并且
第一板的厚度小于第二板的厚度。
3.一种支撑基底，所述支撑基底包括：
第一无机层；
聚合物层，位于第一无机层上；以及
第二无机层，位于聚合物层上，
其中，聚合物层的热膨胀系数高于第一无机层的热膨胀系数并且高于第二无机层的热膨胀系数，
第二无机层的元素与第一无机层的元素相同，并且
第二无机层的元素的组成比不同于第一无机层的元素的组成比。
4.根据权利要求3所述的支撑基底，其中，第一无机层的热膨胀系数高于第二无机层的热膨胀系数。
5.根据权利要求4所述的支撑基底，其中，第一无机层的厚度不同于第二无机层的厚度。
6.一种制造半导体封装件的方法，所述方法包括：
提供支撑基底，使得所述支撑基底包括顺序堆叠的第一板、粘结层和第二板，其中，第一板包括无机材料，第二板包括无机材料；
在支撑基底上设置半导体芯片；
在支撑基底上形成覆盖半导体芯片的成型层；
去除支撑基底以暴露半导体芯片的底表面，
其中，粘结层的热膨胀系数高于第一板的热膨胀系数并且高于第二板的热膨胀系数，
第二板中包括的元素与第一板中包括的元素相同，并且
第二板的元素的组成比不同于第一板的元素的组成比。
7.根据权利要求6所述的方法，其中，第一板的热膨胀系数高于第二板的热膨胀系数。
8.根据权利要求7所述的方法，其中，
支撑基底具有面对半导体芯片的顶表面以及与顶表面相对的底表面，并且
粘结层与支撑基底的底表面之间的距离小于粘结层与支撑基底的顶表面之间的距离。
9.根据权利要求6所述的方法，其中，第一板的厚度基本等于第二板的厚度。
10.根据权利要求6所述的方法，所述方法还包括在去除支撑基底之后在半导体芯片的底表面上形成基底，
其中，所述基底包括绝缘图案和设置在绝缘图案之间的导电图案。
11.根据权利要求6所述的方法，其中，形成成型层的步骤包括：
在支撑基底上设置成型材料，以覆盖半导体芯片；以及
使成型材料硬化。
12.一种根据权利要求6所述的方法制备的半导体封装件。
13.一种根据权利要求7所述的方法制备的半导体封装件。
14.一种根据权利要求8所述的方法制备的半导体封装件。
15.一种根据权利要求9所述的方法制备的半导体封装件。
16.一种根据权利要求10所述的方法制备的半导体封装件。
17.一种根据权利要求11所述的方法制备的半导体封装件。
18.一种制造半导体封装件的方法，所述方法包括：
提供支撑基底，使得所述支撑基底包括第一无机层、位于第一无机层上的聚合物层和位于聚合物层上的第二无机层；
在支撑基底上设置半导体芯片；
在支撑基底上形成覆盖半导体芯片的成型层；
去除支撑基底以暴露半导体芯片的底表面，
其中，聚合物层的热膨胀系数高于第一无机层的热膨胀系数并且高于第二无机层的热膨胀系数，
第二无机层的元素与第一无机层的元素相同，并且
第二无机层的元素的组成比不同于第一无机层的元素的组成比。
19.一种根据权利要求18所述的方法制备的半导体封装件。
20.根据权利要求19所述的半导体封装件，其中，第一无机层的热膨胀系数高于第二无机层的热膨胀系数。
21.根据权利要求20所述的半导体封装件，其中，第一无机层的厚度不同于第二无机层的厚度。
22.根据权利要求19所述的半导体封装件，其中，第一无机层的厚度基本等于第二无机层的厚度。
23.根据权利要求22所述的半导体封装件，其中，形成第二无机层的元素中的至少一个不同于形成第一无机层的元素。
24.根据权利要求19所述的半导体封装件，其中：
第一无机层薄于第二无机层。
CN201710041269.8A 2016-02-19 2017-01-20 支撑基底以及使用支撑基底制造半导体封装件的方法 Active CN107104070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0019771 2016-02-19
KR1020160019771A KR102466362B1 (ko) 2016-02-19 2016-02-19 지지 기판 및 이를 사용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
CN107104070A CN107104070A (zh) 2017-08-29
CN107104070B true CN107104070B (zh) 2020-11-17

Family

ID=59631178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710041269.8A Active CN107104070B (zh) 2016-02-19 2017-01-20 支撑基底以及使用支撑基底制造半导体封装件的方法

Country Status (3)

Country Link
US (1) US9947554B2 (zh)
KR (1) KR102466362B1 (zh)
CN (1) CN107104070B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046265A (ko) 2018-10-24 2020-05-07 삼성전자주식회사 캐리어 기판 및 이를 이용한 패키징 방법
US11393701B2 (en) 2019-08-12 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Anisotropic carrier for high aspect ratio fanout
KR20210044654A (ko) * 2019-10-15 2021-04-23 에스케이하이닉스 주식회사 웨이퍼 지지 구조체
CN111508902B (zh) * 2020-04-26 2021-09-10 全球能源互联网研究院有限公司 一种绝缘结构、包覆芯片周缘的绝缘件及其制备方法
TW202143401A (zh) * 2020-05-08 2021-11-16 力成科技股份有限公司 半導體封裝方法及其結構
CN113436979B (zh) * 2021-06-15 2024-02-27 矽磐微电子(重庆)有限公司 半导体封装方法
TWI769109B (zh) * 2021-11-05 2022-06-21 友達光電股份有限公司 封裝結構及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN101103450A (zh) * 2005-03-14 2008-01-09 住友电木株式会社 半导体装置
CN101647109A (zh) * 2007-03-29 2010-02-10 日本电气株式会社 半导体装置
CN102315195A (zh) * 2010-07-09 2012-01-11 三星电机株式会社 一种半导体封装基板及其制备方法
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011108A1 (en) 2001-07-12 2003-01-16 Matthies Dennis L. Assembly display modules
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
JP3888302B2 (ja) 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
KR100878408B1 (ko) 2007-07-04 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키징 방법
JP4543089B2 (ja) * 2008-01-11 2010-09-15 株式会社東芝 半導体装置
JP5091696B2 (ja) 2008-01-26 2012-12-05 株式会社フジクラ 半導体パッケージの製造方法
US20140329083A1 (en) 2010-04-06 2014-11-06 Lg Hausys, Ltd. Adhesive film for touch panel and touch panel
KR101679657B1 (ko) 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
KR101393701B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지와 방열기능을 부여하는 팬 아웃 웨이퍼 레벨 패키징 공정
KR101393700B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
KR101494814B1 (ko) 2013-04-15 2015-02-23 앰코 테크놀로지 코리아 주식회사 팬 아웃 반도체 패키지 및 그 제조 방법
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101103450A (zh) * 2005-03-14 2008-01-09 住友电木株式会社 半导体装置
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN101647109A (zh) * 2007-03-29 2010-02-10 日本电气株式会社 半导体装置
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN102315195A (zh) * 2010-07-09 2012-01-11 三星电机株式会社 一种半导体封装基板及其制备方法

Also Published As

Publication number Publication date
CN107104070A (zh) 2017-08-29
KR102466362B1 (ko) 2022-11-15
US9947554B2 (en) 2018-04-17
KR20170098367A (ko) 2017-08-30
US20170243763A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
CN107104070B (zh) 支撑基底以及使用支撑基底制造半导体封装件的方法
US7679175B2 (en) Semiconductor device including substrate and upper plate having reduced warpage
US9806038B2 (en) Reinforcement structure and method for controlling warpage of chip mounted on substrate
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
TWI662667B (zh) 封裝結構及其製造方法
US7372137B2 (en) Semiconductor device and manufacturing method thereof
JP4785917B2 (ja) マルチチップモジュールの製造方法
KR101460938B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
KR20150060758A (ko) 반도체 장치 및 그 제조방법
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2014107554A (ja) 積層型半導体パッケージ
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP6406996B2 (ja) 半導体装置
JP2011054653A (ja) 半導体装置の製造方法
US8050049B2 (en) Semiconductor device
TWI690954B (zh) 電子模組、引線框以及電子模組的製造方法
JP5589836B2 (ja) 半導体装置およびその製造方法
KR20100020771A (ko) 반도체 패키지의 제조 방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
JP2023121355A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant