CN102315195A - 一种半导体封装基板及其制备方法 - Google Patents

一种半导体封装基板及其制备方法 Download PDF

Info

Publication number
CN102315195A
CN102315195A CN2011101928199A CN201110192819A CN102315195A CN 102315195 A CN102315195 A CN 102315195A CN 2011101928199 A CN2011101928199 A CN 2011101928199A CN 201110192819 A CN201110192819 A CN 201110192819A CN 102315195 A CN102315195 A CN 102315195A
Authority
CN
China
Prior art keywords
thickness
nickel coating
surface processing
processing layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101928199A
Other languages
English (en)
Other versions
CN102315195B (zh
Inventor
金玟成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102315195A publication Critical patent/CN102315195A/zh
Application granted granted Critical
Publication of CN102315195B publication Critical patent/CN102315195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种半导体封装基板及其制备方法。所述半导体封装基板包括基底基板，所述基底基板具有形成于基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；形成于所述组件面的凸点焊盘上的第一表面处理层；以及形成于所述焊接面的焊接焊盘上的第二表面处理层。在本发明，所述第一表面处理层的厚度与所述第二表面处理层的厚度不同。

Description

一种半导体封装基板及其制备方法
相关申请的交叉引用
本申请要求2010年7月9日提交的、题为“半导体封装基板及其制备方法(Semiconductor Package Substrate and Method for Manufacturing theSame)”的韩国专利申请No.10-2010-0066534的优先权，该申请的全部内容引入本申请中以作参考。
技术领域
本发明涉及一种半导体封装基板及其制备方法。
背景技术
由于产品循环的缩短，在需要快速响应客户需求、减少开发周期的情况下，由于趋向于厚度薄的半导体基板，条状基板和单元基板(每一个有一个可交付客户公司的实际尺寸)的翘曲，已经成为需要解决的核心问题。
封装半导体芯片于基板上时的基板翘曲会造成芯片的损坏，因而，半导体封装公司在认可的新基板里需要对翘曲方面有所要求。
现有技术关于减少基板的翘曲的方法可以列为三种。
第一种方法是通过在基板里形成导通的狭缝(through slit)解决作用于基板的基板的翘曲，第二个方法是通过在所述基板里插入一个硬度增强层以提高所述基板的翘曲阻力来改善所述基板的翘曲，以及第三个方法是通过调整主要造成所述基板的翘曲的阻焊层和铜层的空白区(dummy area)来减少所述基板的翘曲。
然而，这些方法能够改善条状基板的翘曲，但是却不能解决单元基板的翘曲。
随后，根据现有技术，参考图1和2将对一种半导体封装基板的结构进行图解说明。
参考图1，半导体封装基板10包括用于电路的金属层，例如，构成形成于核心绝缘层11的一个表面如组件面上的凸点焊盘(bump pad)的第一铜层12a和第一表面处理层13a；以及用于电路的金属层，例如，构成形成于核心绝缘层11的另一个表面如焊接面上的焊接焊盘(soldering pad)的第二铜层12b和第二表面处理层13b。
所述第一铜层12a和所述第二铜层12b，以及第一表面处理层13a和所述第二表面处理层13b在所述核心绝缘层11的两个表面上形成，传统上对称，并且厚度大致相同。
在此，如图2所示，由于构成所述基板的多个层的热膨胀系数(CTE)的不同，以及在封装生产过程中温度的改变，在单元尺寸的最终的产品里产生翘曲以致于所述组件面(图示的上表面)凹状翘曲，或相反，所述组件面凸状翘曲。
因而，迫切需要一种方法来解决作为最终产品的条状尺寸的基板的翘曲以及在单元基板中产生的翘曲。
发明内容
本发明致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够在满足产品厚度薄的趋势的同时对基板的翘曲具有最实质性的影响。
进一步地，本发明致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够在相应地应用于一次冲压模具(one shot mold)的同时对基板的翘曲具有最大的影响。
更进一步地，本发明致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够改进平面基板、条状基板和单元基板的翘曲。
根据本发明的一种优选实施方式，提供了一种半导体封装基板，所述半导体封装基板包括基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面(component surface)和形成于该基底基板的另一个表面上的焊接面(solder surface)，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘(bumppad)，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘(soldering pad)；形成于所述组件面的凸点焊盘的第一表面处理层；以及形成于所述焊接面的所述焊接焊盘的第二表面处理层。在本发明，所述第一表面处理层的厚度可以与所述第二表面处理层的厚度不同。
所述基底基板可以为具有用于内层电路的金属层的多层基板。
所述第一表面处理层和所述第二表面处理层的厚度可以相差3-10μm。
所述第一表面处理层可以包括第一镍镀层(first nickel plating layer)和第一金镀层(first gold plating layer)，所述第二表面处理层可以包括第二镍镀层和第二金镀层，所述第一镍镀层的厚度和所述第二镍镀层的厚度不同。
所述第一镍镀层和所述第二镍镀层的厚度可以相差3-10μm。
所述第一镍镀层的厚度可以是3-12μm，所述第二镍镀层的厚度可以是6-15μm。
所述第一镍镀层的厚度可以是6-15μm，所述第二镍镀层的厚度可以是3-12μm。
所述半导体封装基板可以进一步包括分别形成于所述基底基板的两个表面上的阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接层的开口部分。
根据本发明的另一种优选实施方式，提供了一种半导体封装基板的制备方法，所述半导体封装基板的制备方法包括：提供基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；以及在所述组件面的所述凸点焊盘和所述焊接面的所述焊接焊盘上的分别形成第一表面处理层和第二表面处理层。在本发明，所述第一表面处理层和所述第二表面处理层可以形成为具有不同的厚度。
所述基底基板可以为具有用于内层电路的金属层的多层基板。
当所提供的基底基板向所述组件面凸状翘曲时，所述第一表面处理层的厚度可以形成为大于所述第二表面处理层的厚度。
当所提供的基底基板向所述组件面凹状翘曲时，所述第一表面处理层的厚度可以形成为小于所述第二表面处理层的厚度。
所述第一表面处理层的厚度和所述第二表面处理层的厚度可以相差3-10μm。
所述第一表面处理层和所述第二表面处理层的形成可以包括：在所述基底基板的所述组件面的所述凸点焊盘上和所述焊接面的所述焊接焊盘上分别形成第一镍镀层和第二镍镀层；以及在所述第一镍镀层和第二镍镀层上分别形成第一金镀层和第二金镀层，在此，所述第一镍镀层和所述第二镍镀层可以形成为具有不同的厚度。
所述第一镍镀层的厚度和所述第二镍镀层的厚度可以相差3-10μm。
当所述的基底基板向所述组件面凸状翘曲时，所述第一镍镀层的厚度可以形成为大于所述第二镍镀层的厚度。
所述第一镍镀层的厚度可以是6-15μm，所述第二镍镀层的厚度可以是3-12μm。
当所述基底基板向所述组件面凹状翘曲时，所述第一镍镀层的厚度可以形成为小于所述第二镍镀层的厚度。
所述第一镍镀层的厚度可以是3-12μm，所述第二镍镀层的厚度可以是6-15μm。
所述方法可以进一步包括在提供所述基底基板之后，在所述基底基板的两个表面上分别形成阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。
附图说明
图1和图2是用于说明根据现有技术的一种半导体封装基板的横截面示意图；
图3和图4是用于说明根据本发明的第一个优选实施方式的一种半导体封装基板的横截面示意图；
图5和图6是用于说明根据本发明的第二个优选实施方式的一种半导体封装基板的横截面示意图；
图7和图8是用于说明根据本发明的第三个优选实施方式的一种半导体封装基板的横截面示意图；
图9和图10是用于说明根据本发明的第四个优选实施方式的一种半导体封装基板的横截面示意图。
具体实施方式
以下结合附图的具体实施方式的描述将使本发明的多个目的、特点和优势变得显而易见。在说明书中，在附图中所增加的不同组件的参考数字中，必须指出的是，即使参考的组件在不同的图中显示，相同的参考数字表示相同的组件。此外，还应该知道的是显示每一个组件的尺寸的数字仅仅是为了说明，并不是完全反映所述组件的实际尺寸。
进而，当确定与本发明相关的熟知领域的详细描述可能会掩盖本发明的精神时，该详细描述将被省略。在说明书中，所述术语“第一”、“第二”等等被用于区别一个组件和另一个组件，并且所述组件不被上述术语限制。
本发明使用的术语“组件面”是指通常安装有半导体元件的表面，以及所述术语“焊接面”是指通常安装有用于结合外部组件的焊球的表面。
本发明使用的表达“当向组件面凸状翘曲时”是指基于基板的核心层，基板以垂直于所述组件面和所述焊接面中的所述组件面的方向相对地突起和翘曲的情况。与此类似，本发明使用的表达“当向组件面凹状翘曲时”是指基于基板的核心层，基板以垂直于所述组件面和所述焊接面中的所述焊接面的方向上相对地突起和翘曲的情况。
构成所述基板的数层的热膨胀系数的不同和在封装生产过程中温度的改变导致所述半导体封装基板的翘曲。
因此，在本发明，使所述组件面的厚度和所述焊接面的厚度调整为不同以产生相对于产生翘曲的应力方向彼此相反方向的应力，结果，彼此相反的热应力能被抵消，从而改善所述基板的翘曲。
下面，将参考附图详细描述本发明的优选实施方式。
半导体封装基板
图3和图4是用于说明根据本发明的第一个优选实施方式的一种半导体封装基板的横截面示意图；图5和图6是用于说明根据本发明的第二个优选实施方式的一种半导体封装基板的横截面示意图。
根据本发明的一种优选实施方式的半导体封装基板，该半导体封装基板包括基底基板，所述基底基板具有形成于基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面上的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面包括形成于该焊接面内的电路图形，并且所述焊接面上的电路图形包括与外部组件结合的焊接焊盘；形成于所述组件面的凸点焊盘上的第一表面处理层；以及形成于所述焊接面的焊接焊盘上的第二表面处理层。在本发明，所述第一表面处理层的厚度可以与所述第二表面处理层的厚度不同。
所述基底基板可以是具有用于内层电路的金属层的多层基板。
所述第一表面处理层和所述第二表面处理层的厚度可以相差3-10μm。
优选地，所述第一表面处理层可以包括第一镍镀层和第一金镀层，所述第二表面处理层可以包括第二镍镀层和第二金镀层，所述第一镍镀层的厚度与所述第二镍镀层的厚度不同。
此外，所述半导体封装基板可以进一步包括分别形成于所述基底基板的两个表面上的阻焊层，所述阻焊层具有用于分别曝露所述凸点焊盘和所述焊接层的开口部分。
此后，根据本发明的第一个优选实施方式的半导体封装基板将参考图3和图4进行描述。
参考图3，半导体封装基板100包括基底基板，所述基底基板具有在绝缘层101的一个表面上形成的组件面，所述组件面内形成有包括用于安装半导体的凸点焊盘102a的电路图形；所述基底基板具有在绝缘层101的另一个表面上形成的焊接面，所述焊接面内形成有包括用于与外部组件结合的焊接焊盘102b的电路图形；形成于所述组件面的凸点焊盘102a上的第一表面处理层103a和104a；形成于所述焊接面的焊接焊盘102b上的第二表面处理层103b和104b。在本发明，所述第一表面处理层103a和104a比第二表面处理层103b和104b厚。
优选地，所述第一表面处理层103a和104a与所述第二表面处理层103b和104b之间的差可以为3-10μm，以便所述基底基板的翘曲能被抵消或补偿。
为了便于说明，虽然在所述基底基板的电路图形中只有连接端子部分(connection terminal portion)在图3中被放大显示，但是本领域技术人员能够充分认识到能够提供除了形成于所述组件面上的所述凸点焊盘102a外的其他的电路图形作为连接端子和形成于所述焊接面上的除了所述焊接焊盘102b外的其他的电路图形作为连接端子。
同时，本图只显示了作为所述基底基板的核心的所述绝缘层101，但是所述基底基板可以是必要时具有用于内层电路的金属层的多层基板。
所述绝缘层可以使用传统的树脂绝缘材料。所述树脂绝缘材料可以包括热固化树脂，如环氧树脂，例如，FR-4，双马来酰亚胺改性三嗪树脂(BT)，ABF绝缘膜(Ajinomoto Build up Film)(ABF)或类似的众所周知的传统的树脂基底材料，热塑性材料如聚酰亚胺，或在上述树脂中浸入玻璃纤维或无机填料作为增强体的树脂，例如，可以使用半固化片(prepreg)，此外，如热固化树脂和/或光固化树脂或可以使用类似物，但不限于此。
各种用作电路板领域的电路中的导电金属的金属均不受限制地可以用于所述电路图形，通常地，可以使用铜。
可以使用本领域所周知的方法形成所述表面处理层，没有限制，例如，使用电镀金，沉金电镀，有机焊料防护(OSP)或沉锡电镀，沉银电镀，化学镀镍(electroless nickel)和无电镀镍金沉浸(electroless nickel and immersiongold)(ENIG)，直接沉金电镀(DIG电镀)，热风焊料平整(Hot Air SolderLeveling)(HASL)或类似的方法。
根据本优选实施方式，所述第一表面处理层103a和104a包括第一镍镀层103a和第一金镀层104a，以及第二表面处理层103b和104b包括第二镍镀层103b和第二金镀层104b。在此，所述第一镍镀层103a的厚度可以比所述第二镍镀层103b的厚度厚。
优选地，所述第一镍镀层103a和所述第二镍镀层103b之间的厚度可以相差3-10μm，以便所述基底基板的翘曲能被抵消和补偿。
优选地，所述第一镍镀层103a的厚度范围为6-15μm，以及所述第二镍镀层103b的厚度范围为3-12μm，因此，能抵消和补偿所述基底基板的翘曲。
此外，所述半导体封装基板可以进一步包括分别形成于所述基底基板两个表面的阻焊层(没有标示)。所述阻焊层具有分别曝露所述凸点焊盘102a和所述焊接焊盘102b的开口部分。在本发明中，上面所描述的所述第一表面处理层可以形成于通过开口部分曝露的所述连接端子(也就是所述凸点焊盘102a和所述焊接焊盘102b)上。
所述阻焊层当作保护层来保护最外层电路。所述阻焊层为电绝缘性而形成，且具有用来使所述最外层的连接端子曝露的开口部分。所述阻焊层可以由如本领域所周知的，例如，阻焊油墨，阻焊膜，密封剂或类似物组成，以及根据本发明的目的，可以由绝缘材料如热固化树脂或光敏树脂制成，但并不特别地限定于此。
根据上述描述，所述组件面的第一表面处理层103a和104a可以形成为厚度比所述焊接面的第二表面处理层103b和104b的厚度厚，如图4所示，因此，能够抵消由所述基底基板100a产生的向所述组件面凸起的翘曲，因此阻止了最终的半导体封装基板100的翘曲。
此后，根据本发明的第二个优选实施方式的半导体封装基板将参考图5和图6进行描述，但将省略与第一个优选实施方式重复的说明。
参考图5，半导体封装基板200包括基底基板，所述基底基板具有在绝缘层201的一个表面上形成的组件面和在绝缘层201的另一个表面上形成的焊接面，所述组件面内形成有包括用于安装半导体的凸点焊盘202a的电路图形，所述焊接面内形成有包括用于与外部组件结合的焊接焊盘202b的电路图形；形成于所述组件面的凸点焊盘202a上的第一表面处理层203a和204a；形成于所述焊接面的焊接焊盘202b上的第二表面处理层203b和204b。在此，所述第一表面处理层203a和204a的厚度比第二表面处理层203b和204b的厚度薄。
优选地，所述第一表面处理层203a和204a与所述第二表面处理层203b和204b之间的厚度可以相差3-10μm，以便所述基底基板的翘曲能被抵消或补偿。
虽然为了便于说明，在所述基底基板的电路图形中只有连接端子部分在图5中被放大显示，但是本领域技术人员能够充分认识到，能够提供形成于所述组件面上的除了所述凸点焊盘202a外的其他的电路图形作为连接端子和形成于所述焊接面上的除了所述焊接焊盘202b外的其他的电路图形作为连接端子。
同时，本图只显示了作为所述基底基板的核心的所述绝缘层201，但是所述基底基板可以是必要时具有用于内层电路的金属层的多层基板。
可以使用本领域所周知的方法形成所述表面处理层，没有限制，例如，使用电镀金，沉金电镀，有机焊料防护(OSP)或沉锡电镀，沉银电镀，化学镀镍和无电镀镍金沉浸(ENIG)，直接沉金电镀(DIG电镀)，热风焊料平整(HASL)或类似的方法。
根据本优选实施方式，所述第一表面处理层203a和204a包括第一镍镀层203a和第一金镀层204a，以及第二表面处理层203b和204b包括第二镍镀层203b和第二金镀层204b。在此，所述第一镍镀层203a的厚度可以比所述第二镍镀层203b的厚度薄。
优选地，所述第一镍镀层203a和所述第二镍镀层203b之间的厚度可以相差3-10μm，以便所述基底基板的翘曲能被抵消和补偿。
优选地，所述第一镍镀层203a的厚度范围为3-12μm，以及所述第二镍镀层203b的厚度范围为6-15μm，因此，能抵消和补偿所述基底基板的翘曲。
此外，所述半导体封装基板可以进一步包括分别形成于所述基底基板两个表面的阻焊层(没有标示)。所述阻焊层具有分别暴露所述凸点焊盘202a和所述焊接焊盘202b的开口部分。在本发明中，上面所描述的所述第一表面处理层可以形成于通过开口部分暴露的所述连接端子(也就是所述凸点焊盘202a和所述焊接焊盘202b)上。
根据上述描述，所述组件面的第一表面处理层203a和204a形成为厚度比所述焊接面的第二表面处理层203b和204b的厚度薄，如图6所示，因此，能够抵消由所述基底基板200a产生的向所述组件面凹陷的翘曲，因此阻止了所述最终的半导体封装基板200的翘曲。
半导体封装基板的制备方法
图7和图8是用于说明根据本发明的第三个优选实施方式的半导体封装基板的制备方法的横截面示意图；图9和图10是用于说明根据本发明的第四个优选实施方式的半导体封装基板的制备方法的横截面示意图。
根据本发明的一种优选实施方式的半导体封装基板的制备方法包括：提供基底基板，所述基底基板具有在所述基底基板的一个表面上形成的组件面和在所述基底基板的另一个表面上形成的焊接面，所述组件面内形成有包括用于安装半导体的凸点焊盘的电路图形，所述焊接面内形成有包括用于与外部组件结合的焊接焊盘的电路图形；分别在所述组件面的凸点焊盘上和所述焊接面的焊接焊盘上形成第一表面处理层和第二表面处理层。所述第一表面处理层和第二表面处理层形成为具有不同的厚度。
优选地，所述第一表面处理层和所述第二表面处理层的厚度可以相差3-10μm。
优选地，第一表面处理层和第二表面处理层的形成包括：分别在所述基底基板的所述组件面的凸点焊盘上和所述焊接面的焊接焊盘上形成第一镍镀层和第二镍镀层；以及分别在所述第一镍镀层和所述第二镍镀层上形成第一金镀层和第二金镀层。
所述第一镍镀层和所述第二镍镀层可以形成为具有不同的厚度。
此外，根据本发明一种优选实施方式的所述半导体封装基板的制备方法可以进一步包括在提供所述基底基板之后在所述基底基板的两个表面分别形成阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。
此后，根据本发明的第三个优选实施方式的半导体封装基板的制备方法将参考图7和图8进行描述，然而，将省略与上述描述的半导体封装基板重复的说明。
首先，参考图7，制备基底基板300a，所述基底基板300a具有在绝缘层301的一个表面上形成的组件面和在绝缘层301的另一个表面上形成的焊接面，所述组件面内形成有包括用于安装半导体的凸点焊盘302a的电路图形，所述焊接面内形成有包括用于与外部组件结合的焊接焊盘302b的电路图形。
此外，在本优选实施方式中，如图7中下部分所示，因为所述组件面的基板收缩量与所述焊接面的基板收缩量相比相对小，所述基底基板300a向所述组件面凸状翘曲。
然后，参考图8，为了抵消翘曲产生的应力，形成于所述组件面凸点焊盘302a上的第一表面处理层303a和304a比形成于所述焊接面焊接焊盘302b上的第二表面处理层303b和304b的厚度厚。结果，如图8中下部分所示，在相反方向上产生能够抵消所述基底基板300a产生的翘曲的翘曲，因而，能够阻止最终的半导体封装基板300的翘曲。
根据本优选实施方式，所述第一表面处理层303a和304a以及所述第二表面处理层303b和304b的形成包括：分别在所述基底基板300a上的所述组件面的凸点焊盘302a上和所述焊接面的焊接焊盘302b上形成第一镍镀层303a和第二镍镀层303b；以及分别在所述第一镍镀层303a和所述第二镍镀层303b上形成第一金镀层304a和第二金镀层304b。所述第一镍镀层303a可以形成为具有比所述第二镍镀层303b的厚度厚的厚度。
在此，可以实施分别在所述基底基板300a上的所述组件面的凸点焊盘302a上形成第一镍镀层303a和所述阻焊面的焊接焊盘302b上形成第二镍镀层303b，该实施以在两个表面上形成如本领域所周知的普通抗电镀图形，然后，同时形成所述这两个镍镀层303a和303b的方式进行；或者该实施以交替形成所述这两个镍镀层303a和303b的方式进行，该方式中，必要时，完全遮蔽一个表面而在另一表面上形成镀层，然后，完全遮蔽另一表面上而在一个表面上形成镀层。
与此相似，可以实施分别在所述第一镍镀层303a上形成第一金镀层304a和在所述第二镍镀层303b上形成第二金镀层304b，从而所述两个金镀层304a和304b同时形成或交替形成。
优选地，所述第一镍镀层303a和所述第二镍镀层303b之间的厚度可以相差3-10μm，从而基底基板的翘曲能被抵消和补偿。
优选地，所述第一镍镀层303a的厚度范围为6-15μm，以及所述第二镍镀层303b的厚度范围为3-12μm，因此，能抵消和补偿所述基底基板300a的翘曲。
制备完所述基底基板300a后，尽管没有在图中显示，可以进一步在所述基底基板300a的两个表面上形成阻焊层，所述阻焊层具有分别用来曝露所述凸点焊盘和所述焊接焊盘302b的开口部分。
此外，上述所描述的表面处理层可以在通过开口部分暴露的所述凸点焊盘302a和所述焊接焊盘302b上形成。
此外，可以按本领域所周知的方法形成开口部分，如普通激光直接烧蚀法(LDA)，光刻法，或类似方法，没有具体限制。
如上所述，参考图8，当所述基底基板300a向所述组件面凸状翘曲时，所述组件面的第一表面处理层303a和304a形成为厚度比所述焊接面的第二表面处理层303b和304b的厚度厚。结果，能够抵消向所述组件面凸状的翘曲，因此，阻止了最终的半导体封装基板300的翘曲。
根据本发明的第四个优选实施方式的半导体封装基板的制备方法将参考图9和图10进行描述，然而，将省略与上述描述的半导体封装基板重复的说明。
首先，参考图9，制备基底基板400a，所述基底基板400a具有在绝缘层401的一个表面上形成的组件面和在绝缘层401的另一个表面上形成的焊接面，其中，所述组件面内形成有包括用于安装半导体的凸点焊盘402a的电路图形，所述焊接面内形成有包括用于与外部组件结合的焊接焊盘402b的电路图形。
此外，在本优选实施方式中，如图9中下部分所示，因为所述组件面的基板收缩量与所述焊接面的基板收缩量相比相对大，因此所述基底基板400a向所述组件面凹状翘曲。
然后，参考图10，为了抵消翘曲产生的应力，形成于所述组件面的凸点焊盘402a上的第一表面处理层403a和404a形成为比形成于所述焊接面的焊接焊盘402b上的第二表面处理层403b和404b的厚度小。结果，在相反方向上产生的翘曲能够抵消所述基底基板400a产生的翘曲，以阻止最终的半导体封装基板400的翘曲。
根据本优选实施方式，所述第一表面处理层403a和404a以及所述第二表面处理层403b和404b的形成包括：分别形成所述基底基板400a上的所述组件面的凸点焊盘402a上的第一镍镀层403a和第二镍镀层403b；以及分别形成所述第一镍镀层403a和所述第二镍镀层403b上的第一金镀层404a和第二金镀层404b。所述第一镍镀层403a的厚度可以形成为比所述第二镍镀层403b的厚度小。
在此，可以实施分别在所述基底基板400a的所述组件面的凸点焊盘402a上形成第一镍镀层403a和在所述焊接面的焊接焊盘402b上形成第二镍镀层403b，该实施以在两个表面形成本领域所周知的普通抗电镀图形，随后同时形成所述这两个镍镀层403a和403b的方式进行；或者该实施以交替形成所述这两个镍镀层403a和403b的方式进行，该方式中，完全遮蔽一个表面而在另一表面上形成镀层，然后，完全遮蔽另一表面上而在一个表面上形成镀层。
与此相似，可以实施分别在所述第一镍镀层403a和所述第二镍镀层403b上形成第一金镀层404a和第二金镀层404b，从而所述两个金镀层404a和404b可以同时形成或交替形成。
优选地，所述第一镍镀层403a和所述第二镍镀层403b之间的厚度可以相差3-10μm，从而所述基底基板的翘曲能被抵消和补偿。
优选地，所述第一镍镀层403a的厚度范围为3-12μm，以及所述第二镍镀层403b的厚度范围为6-15μm，因此，能抵消和补偿所述基底基板400a的翘曲。
制备完所述基底基板400a后，尽管没有在图中显示，可以进一步实施分别在所述基底基板400a的两个表面上形成阻焊层的操作，所述阻焊层具有分别用来暴露所述凸点焊盘和所述焊接焊盘402b的开口部分。
在此，上述所描述的表面处理层可以在通过开口部分暴露的所述凸点焊盘402a和所述焊接焊盘402b上形成。
在此，可以按本领域所周知的方法形成开口部分，如普通激光直接烧蚀法(LDA)，光刻法，或类似方法，没有特别限制。
如上所述，参考图10，当所述基底基板400a向所述组件面凹状翘曲时，所述组件面的第一表面处理层403a和404a形成为厚度小于所述焊接面的第二表面处理层403b和404b。结果，能够抵消向所述组件面凹状的翘曲，因此，阻止了最终的半导体封装基板400的翘曲。
如上所述，本发明能被相应地应用到厚度薄的产品和一次冲压模具上，同时，通过过大地改变所述组件面和所述焊接面的表面处理层的厚度且以不对称方式组成它们，使本发明对所述基板的翘曲具有最大的影响。
此外，根据本发明，可以根本上改善平面基板的翘曲、条状基板的翘曲和单元基板的翘曲。
进一步地，根据本发明，在所述表面处理层形成之前，通过以不对称的方式组成所述表面处理层的厚度以便所述基底基板上产生的翘曲能够被抵消，从而能够显著减少所述基板的翘曲量。
更进一步地，本发明不需要额外的工艺来显著减少所述基板的翘曲，即使所述基板变得较薄，因而，本发明能被应用到各种各样的产品上，而不论平面基板、条状基板和单元基板的尺寸。
根据本发明，通过改变表面处理层的厚度能从根本上改善基板的翘曲。
封装生产过程中所述基板温度的降低，导致构成所述基板的数层之间的热膨胀系数的不同。在本发明，凸状翘曲表面的表面处理层的厚度形成为比凹状翘曲表面的表面处理层的厚度厚，以以不对称的方式调整厚度。结果，基底基板上产生的基板收缩量与在所述表面处理层上产生的基板收缩量抵消，因此，显著地减少了所述基板的翘曲量。
此外，本发明不需要额外的工艺来显著减少所述基板的翘曲，即使所述基板变得较薄，因而，本发明能被应用到各种各样的产品上，而不管平面基板、条状基板和单元基板的尺寸。
虽然为了说明目的公开本发明的优选实施方式，但这些优选实施方式是为了专门解释本发明，因此根据本发明的半导体封装基板以及半导体封装基板的制备方法并不限定于此，但是本领域技术人员应当理解，在不偏离随附的权利要求书中公开的本发明的范围和精神的情况下，各种修改、补充和替换都是可能的。
因此，这些修改，补充和替代也应理解为属于本发明的范围。

Claims (20)

1.一种半导体封装基板，该半导体封装基板包括：
基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；
形成于所述组件面的所述凸点焊盘上的第一表面处理层；以及
形成于所述焊接面的所述焊接焊盘上的第二表面处理层，
其中，所述第一表面处理层的厚度与所述第二表面处理层的厚度不同。
2.根据权利要求1所述的半导体封装基板，其中，所述基底基板为具有用于内层电路的金属层的多层基板。
3.根据权利要求1所述的半导体封装基板，其中，所述第一表面处理层的厚度和所述第二表面处理层的厚度相差3-10μm。
4.根据权利要求1所述的半导体封装基板，其中，所述第一表面处理层包括第一镍镀层和第一金镀层，所述第二表面处理层包括第二镍镀层和第二金镀层，所述第一镍镀层的厚度和所述第二镍镀层的厚度不同。
5.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度和所述第二镍镀层的厚度相差3-10μm。
6.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度是3-12μm，所述第二镍镀层的厚度是6-15μm。
7.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度是6-15μm，所述第二镍镀层的厚度是3-12μm。
8.根据权利要求1所述的半导体封装基板，其中，所述半导体封装基板进一步包括分别形成于所述基底基板的两个表面上的阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。
9.一种半导体封装基板的制备方法，所述半导体封装基板的制备方法包括：
提供基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；以及
在所述组件面的所述凸点焊盘上和在所述焊接面的焊接焊盘上分别形成第一表面处理层和第二表面处理层，
其中，所述第一表面处理层和所述第二表面处理层形成为具有不同的厚度。
10.根据权利要求9所述的方法，其中，所述基底基板为具有用于内层电路的金属层的多层基板。
11.根据权利要求9所述的方法，其中，当所提供的基底基板向所述组件面凸状翘曲时，所述第一表面处理层的厚度形成为大于所述第二表面处理层的厚度。
12.根据权利要求9所述的方法，其中，当所提供的基底基板向所述组件面凹状翘曲时，所述第一表面处理层的厚度形成为小于所述第二表面处理层的厚度。
13.根据权利要求9所述的方法，其中，所述第一表面处理层的厚度和所述第二表面处理层的厚度相差3-10μm。
14.根据权利要求9所述的方法，其中，所述第一表面处理层和所述第二表面处理层的形成包括：
在所述基底基板的所述组件面的所述凸点焊盘上和所述焊接面的所述焊接焊盘上分别形成第一镍镀层和第二镍镀层；以及
在所述第一镍镀层和第二镍镀层上分别形成第一金镀层和第二金镀层，
所述第一镍镀层和所述第二镍镀层形成为具有不同的厚度。
15.根据权利要求14所述的方法，其中，所述第一镍镀层的厚度和所述第二镍镀层的厚度相差3-10μm。
16.根据权利要求14所述的方法，其中，当所述基底基板向所述组件面凸状翘曲时，所述第一镍镀层的厚度形成为大于所述第二镍镀层的厚度。
17.根据权利要求16所述的方法，其中，所述第一镍镀层的厚度是6-15μm，所述第二镍镀层的厚度是3-12μm。
18.根据权利要求14所述的方法，其中，当所述基底基板向所述组件面凹状翘曲时，所述第一镍镀层的厚度形成为小于所述第二镍镀层的厚度。
19.根据权利要求18所述的方法，其中，所述第一镍镀层的厚度是3-12μm，所述第二镍镀层的厚度是6-15μm。
20.根据权利要求9所述的方法，其中，该方法进一步包括在提供所述基底基板之后，在所述基底基板的两个表面上分别形成阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。
CN201110192819.9A 2010-07-09 2011-07-07 一种半导体封装基板及其制备方法 Expired - Fee Related CN102315195B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0066534 2010-07-09
KR1020100066534A KR101156896B1 (ko) 2010-07-09 2010-07-09 반도체 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102315195A true CN102315195A (zh) 2012-01-11
CN102315195B CN102315195B (zh) 2014-10-08

Family

ID=45428206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110192819.9A Expired - Fee Related CN102315195B (zh) 2010-07-09 2011-07-07 一种半导体封装基板及其制备方法

Country Status (4)

Country Link
JP (1) JP2012019210A (zh)
KR (1) KR101156896B1 (zh)
CN (1) CN102315195B (zh)
TW (1) TW201220410A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104070A (zh) * 2016-02-19 2017-08-29 三星电子株式会社 支撑基底以及使用支撑基底制造半导体封装件的方法
CN108141955A (zh) * 2015-10-06 2018-06-08 Lg伊诺特有限公司 柔性电路板
CN111712062A (zh) * 2020-06-30 2020-09-25 生益电子股份有限公司 一种芯片与pcb的焊接方法
CN112420624A (zh) * 2019-08-23 2021-02-26 美光科技公司 微电子封装中的翘曲控制以及相关组件和方法
TWI742297B (zh) * 2018-07-05 2021-10-11 同泰電子科技股份有限公司 具有填縫層的電路板結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105916312A (zh) * 2016-05-27 2016-08-31 建业科技电子（惠州）有限公司 一种印刷电路板的蓝胶制作工艺
KR102528357B1 (ko) * 2022-10-17 2023-05-03 주식회사 아젠컴 집적회로 칩 제조를 위한 도금 장치, 집적회로 칩 제조를 위한 도금 방법 및 이를 이용한 집적회로 칩의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501240B (en) * 2000-05-26 2002-09-01 Ngk Spark Plug Co Printed-wiring substrate and method for fabricating the printed-wiring substrate
CN101321813A (zh) * 2005-12-01 2008-12-10 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
CN101652019A (zh) * 2008-08-14 2010-02-17 富葵精密组件(深圳)有限公司 电路板预制品以及电路板组装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370498B2 (ja) * 1995-12-19 2003-01-27 新光電気工業株式会社 半導体装置用基板
JPH10125817A (ja) * 1996-10-15 1998-05-15 Hitachi Cable Ltd ２層配線基板
JP2000124612A (ja) * 1998-01-19 2000-04-28 Toshiba Corp 配線基板とその製造方法、その配線基板を具える電気機器
JP2004327940A (ja) * 2003-04-28 2004-11-18 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004363475A (ja) * 2003-06-06 2004-12-24 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP3816928B2 (ja) * 2004-02-20 2006-08-30 日本特殊陶業株式会社 配線基板の製造方法
JP5266699B2 (ja) * 2007-09-25 2013-08-21 日本電気株式会社 コンタクト支持体及び半導体装置の実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501240B (en) * 2000-05-26 2002-09-01 Ngk Spark Plug Co Printed-wiring substrate and method for fabricating the printed-wiring substrate
CN101321813A (zh) * 2005-12-01 2008-12-10 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
CN101652019A (zh) * 2008-08-14 2010-02-17 富葵精密组件(深圳)有限公司 电路板预制品以及电路板组装方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074075A (zh) * 2015-10-06 2020-12-11 Lg伊诺特有限公司 柔性电路板
US10517172B2 (en) 2015-10-06 2019-12-24 Lg Innotek Co., Ltd. Flexible circuit board
CN108141955B (zh) * 2015-10-06 2020-09-04 Lg伊诺特有限公司 柔性电路板
CN108141955A (zh) * 2015-10-06 2018-06-08 Lg伊诺特有限公司 柔性电路板
US12101879B2 (en) 2015-10-06 2024-09-24 Lg Innotek Co., Ltd. Flexible circuit board
US11202367B2 (en) 2015-10-06 2021-12-14 Lg Innotek Co., Ltd. Flexible circuit board
CN112074075B (zh) * 2015-10-06 2023-06-09 Lg伊诺特有限公司 柔性电路板
US11744014B2 (en) 2015-10-06 2023-08-29 Lg Innotek Co., Ltd. Flexible circuit board
CN107104070B (zh) * 2016-02-19 2020-11-17 三星电子株式会社 支撑基底以及使用支撑基底制造半导体封装件的方法
CN107104070A (zh) * 2016-02-19 2017-08-29 三星电子株式会社 支撑基底以及使用支撑基底制造半导体封装件的方法
TWI742297B (zh) * 2018-07-05 2021-10-11 同泰電子科技股份有限公司 具有填縫層的電路板結構
US11855002B2 (en) 2019-08-23 2023-12-26 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
CN112420624A (zh) * 2019-08-23 2021-02-26 美光科技公司 微电子封装中的翘曲控制以及相关组件和方法
CN111712062A (zh) * 2020-06-30 2020-09-25 生益电子股份有限公司 一种芯片与pcb的焊接方法
CN111712062B (zh) * 2020-06-30 2021-09-28 生益电子股份有限公司 一种芯片与pcb的焊接方法

Also Published As

Publication number Publication date
TW201220410A (en) 2012-05-16
KR20120005855A (ko) 2012-01-17
JP2012019210A (ja) 2012-01-26
CN102315195B (zh) 2014-10-08
KR101156896B1 (ko) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102315195B (zh) 一种半导体封装基板及其制备方法
EP2911484B1 (en) Printed circuit board and method of fabricating the same
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
CN107230666A (zh) 扇出型半导体封装件
US20140041907A1 (en) Core substrate and printed circuit board using the same
CN100521124C (zh) 承载器及其制造方法
KR101089959B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN1980523A (zh) 金属芯子、封装板、及其制造方法
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011009334A (ja) プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
CN101170069A (zh) 高对准度的防焊层开口方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
CN101989593B (zh) 封装基板及其制法及封装结构
US20160360609A1 (en) Circuit substrate and electronic equipment including the same
KR20140020767A (ko) 칩형 전자 부품 및 접속 구조체
US20120160549A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
US10314166B2 (en) Printed wiring board
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
JP5513694B1 (ja) 配線基板およびその製造方法
CN108461405B (zh) 线路载板及其制造方法
CN111048423A (zh) 一种扇出封装结构的制备方法和扇出封装结构
US20210013155A1 (en) Multi-metal package stiffener
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141008

Termination date: 20160707