CN107077400B - 使用感测电路进行奇偶确定的设备及方法 - Google Patents

使用感测电路进行奇偶确定的设备及方法 Download PDF

Info

Publication number
CN107077400B
CN107077400B CN201580030036.7A CN201580030036A CN107077400B CN 107077400 B CN107077400 B CN 107077400B CN 201580030036 A CN201580030036 A CN 201580030036A CN 107077400 B CN107077400 B CN 107077400B
Authority
CN
China
Prior art keywords
data
coupled
stored
sense
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580030036.7A
Other languages
English (en)
Other versions
CN107077400A (zh
Inventor
特洛伊·A·曼宁
理查德·C·墨菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107077400A publication Critical patent/CN107077400A/zh
Application granted granted Critical
Publication of CN107077400B publication Critical patent/CN107077400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明包含与使用感测电路进行奇偶确定有关的设备及方法。一种实例性方法可包含使用感测电路通过在不经由输入/输出线传送来自阵列的数据的情况下确定奇偶值而保护存储于耦合到所述阵列的感测线的相应若干个存储器单元中的若干个数据值，所述奇偶值对应于所述若干个数据值。例如，可通过若干个XOR操作确定所述奇偶值。所述方法可包含将所述奇偶值存储于耦合到所述感测线的另一存储器单元中。

Description

使用感测电路进行奇偶确定的设备及方法
技术领域
本发明一般来说涉及半导体存储器及方法，且更特定来说，涉及与使用感测电路进行奇偶确定(例如，计算)有关的设备及方法。
背景技术
存储器装置通常经提供作为计算机或其它电子系统中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它。非易失性存储器可通过在未被供电时保持所存储数据而提供持久数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)以及其它。
电子系统通常包含可检索及执行指令且将所执行指令的结果存储到适合位置的若干个处理资源(例如，一或多个处理器)。处理器可包括(举例来说)可用于通过对数据(例如，一或多个操作数)执行例如AND、OR、NOT、NAND、NOR及XOR逻辑操作等逻辑操作而执行指令的若干个功能单元，例如算术逻辑单元(ALU)电路、浮动点单元(FPU)电路及/或组合逻辑块(在本文中称为功能单元电路(FUC))。举例来说，FUC可用于对操作数执行算术操作，例如加法、减法、乘法及/或除法。
在提供指令到FUC以用于执行时可涉及电子系统中的若干个组件。所述指令可(例如)由处理资源(例如控制器及/或主机处理器)产生。数据(例如，将对其执行指令的操作数)可存储于可由FUC存取的存储器阵列中。可从存储器阵列检索指令及/或数据并在FUC开始对数据执行指令之前对指令及/或数据进行排序及/或缓冲。此外，由于可通过FUC在一或多个时钟循环中执行不同类型的操作，因此还可对指令及/或数据的中间结果进行排序及/或缓冲。
可经由可包含使用错误校正码(ECC)(例如汉明(Hamming)码或BCH(博斯乔赫里霍克文黑姆(Bose Chaudhuri Hocquenghem))码)的错误检测及/或错误校正的各种数据保护方案保护存储于阵列中的数据。此类码可与其正在保护的数据一起被存储，且可在读取数据时被校验以检测数据是否含有错误(例如，错误位值)。此类码还可用于校正所检测的特定数目个错误。然而，为校验ECC码，必须从阵列读取出受保护数据，且将所述受保护数据提供到ECC引擎(例如，通过经由输入/输出(I/O)线传送数据)。
附图说明
图1是根据本发明的若干个实施例的呈包含存储器装置的计算系统的形式的设备的框图。
图2图解说明根据本发明的若干个实施例的耦合到感测电路的存储器阵列的一部分的示意图。
图3A及3B图解说明根据本发明的若干个实施例的与用于使用感测电路执行操作以确定奇偶值的方法相关联的示意图。
图4图解说明根据本发明的若干个实施例的耦合到感测电路的存储器阵列的一部分的示意图。
图5A图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。
图5B-1及5B-2图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。
图5C-1及5C-2图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。
图6图解说明根据本发明的若干个实施例的感测电路的一部分的示意图。
图7A到7B图解说明根据本发明的若干个实施例的存储器阵列的部分的示意图。
图8A到8B图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。
图9是图解说明根据本发明的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。
图10是图解说明根据本发明的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表。
具体实施方式
本发明包含使用感测电路进行奇偶确定的设备及方法。实例性方法可包含：经由在不经由输入/输出(I/O)线传送来自阵列的数据的情况下确定的奇偶值来保护存储于耦合到所述阵列的感测线的相应若干个存储器单元中的数据值，所述奇偶值对应于所述若干个数据值；及将所述奇偶值存储于耦合到所述感测线的另一存储器单元中。
在本发明的若干个实施例中，可通过在存储器中执行若干个互斥或(XOR)操作(例如，在不经由I/O线(例如通过感测线地址存取)将数据传送出阵列的情况下及/或在不启用列解码线的情况下)确定用于保护存储于阵列中的若干个数据值的奇偶值。如本文中所使用，奇偶值可指指示特定数据(例如，若干个位)是包含偶数个还是奇数个特定数据值(例如，奇数个或偶数个“1”或“0”)的数据值。对应于存储于若干个存储器单元中的特定数据的奇偶值可经校验以确定正受保护的数据是否是错误的(例如，数据是否包含一或多个错误位)。举例来说，可确定对应于若干个受保护数据值的奇偶值，且如果对奇偶值的后续校验指示不同奇偶值，那么受保护数据可能含有错误。在确定受保护数据可能含有错误(例如，受保护数据值中的一者是错误的)后，可即刻采取校正动作(例如，以校正错误数据值)。作为实例，当检测到错误数据值时，可将奇偶值并入到对受保护数据值所执行的若干个XOR操作中以确定针对错误数据值的校正。举例来说，考虑耦合到特定感测线(例如，数字线)且存储受奇偶值保护的数据值的存储器单元群组，所述奇偶值还存储于耦合到所述特定感测线的另一存储器单元中。在确定存储于耦合到特定存取线的群组的存储器单元中的数据值后，可即刻对存储于所述群组的其它存储器单元(例如，存储受奇偶值保护的数据的所有其它存储器单元)中的数据值连同奇偶值执行若干个XOR操作。可将来自若干个XOR操作的结果写入到耦合到特定存取线的存储器单元，使得存储器单元存储正确数据值。
如本文中进一步描述，在若干个实施例中，耦合到存储器单元阵列的感测电路可经操作以并行确定对应于“N”个操作数的奇偶值，所述“N”个操作数各自包括存储于特定数字线的存储器单元中的若干个数据值，其中N表示对应于所述阵列的数字线的数量。
如将在本文中进一步描述，在若干个实施例中，可在不经由输入/输出(I/O)线(例如，与感测线地址存取相关联地经由局部I/O线)传送来自存储器阵列的数据的情况下做出奇偶值计算。例如，感测电路(例如，在图2及4中描述的感测电路)可经操作以在不经由感测线地址存取传送数据的情况下(例如，在不激发列解码信号的情况下)与奇偶值计算相关联地执行若干个逻辑操作(例如，AND、OR、NAND、NOR、NOT)。使用感测电路而非用感测电路外部的处理资源(例如，通过与主机相关联的处理器及/或其它处理电路(例如ALU电路))执行此类逻辑操作可提供例如减少系统电力消耗等益处及其它益处。
在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明方式展示可如何实践本发明的一或多个实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电及/或结构改变。如本文中所使用，特定地关于图式中的参考编号的指定符“N”、“T”、“U”等可指示可包含如此指定的若干个特定特征。如本文中所使用，“若干个”特定事物可指此类事物中的一或多者(例如，若干个存储器阵列可指一或多个存储器阵列)。
本文中的图遵循其中第一个数据单位或前几个数据单位对应于图式的图编号且其余数据单位识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数据单位来识别。举例来说，130可在图1中指代元件“30”，且在图4中可将类似元件指代为430。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件，以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标度打算图解说明本发明的某些实施例且不应视为限制意义。
图1是根据本发明的若干个实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中所使用，存储器装置120、存储器阵列130及/或感测电路150还可被单独地视为“设备”。
系统100包含耦合到包含存储器阵列130的存储器装置120的主机110。主机110可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储器读卡器及各种其它类型的主机。主机110可包含系统母板及/或背板且可包含若干个处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路)。系统100可包含单独集成电路，或主机110与存储器装置120两者可位于同一集成电路上。例如，系统100可为服务器系统及/或高性能计算(HPC)系统及/或其一部分。尽管图1中展示的实例图解说明具有冯·诺依曼(Von Neumann)架构的系统，但本发明的实施例可实施于可不包含通常与冯·诺依曼架构相关联的一或多个组件(例如，CPU、ALU等)的非冯·诺依曼架构(例如，图灵(Turing)机器)中。
为清楚起见，系统100已经简化以集中于与本发明具有特定相关性的特征上。存储器阵列130可为(例如)DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列及/或NOR快闪阵列。阵列130可包括布置成由存取线(其在本文中可称为行线、字线或选择线)耦合的行以及由感测线(其在本文中可称为位线、数字线或数据线)耦合的列的存储器单元。尽管图1中展示单个阵列130，但实施例不限于此。例如，存储器装置120可包含若干个阵列130(例如，若干个DRAM单元库)。与图2及4相关联地描述实例性DRAM阵列。
存储器装置120包含用以锁存经由I/O总线156(例如，数据总线)通过I/O电路144提供的地址信号的地址电路142。行解码器146及列解码器152接收并解码地址信号以存取存储器阵列130。可通过使用感测电路150感测感测线上的电压及/或电流改变而从存储器阵列130读取数据。感测电路150可从存储器阵列130读取并锁存数据页(例如，行)。I/O电路144可用于经由I/O总线156与主机110的双向数据通信。写入电路148用于将数据写入到存储器阵列130。
控制电路140解码通过控制总线154从主机110提供的信号。这些信号可包含用于控制对存储器阵列130执行的操作(包含数据读取、数据写入及数据擦除操作)的芯片启用信号、写入启用信号及地址锁存信号。在各种实施例中，控制电路140负责执行来自主机110的指令。控制电路140可为状态机、排序器或某一其它类型的控制器(例如，裸片上控制器)。
下文与图2到6相关联地进一步描述感测电路150的实例。例如，在若干个实施例中，感测电路150可包括若干个感测放大器(例如，图2中展示的感测放大器206-1、…、206-U或图4中展示的感测放大器406)以及若干个计算组件(例如，图2中展示的计算组件231-1到231-X及图4中展示的计算组件431)。如图4中所图解说明，计算组件可包括可用作数据锁存器且可耦合到用于执行若干个逻辑操作(例如，AND、NOT、NOR、NAND、XOR等)的其它感测电路的交叉耦合晶体管。在若干个实施例中，感测电路(例如，150)可用于根据本文中所描述的实施例在不经由感测线地址存取传送数据的情况下(例如，在不激发列解码信号的情况下)与奇偶计算相关联地执行逻辑操作。如此，逻辑操作可在阵列130内使用感测电路150执行，而非由感测电路外部的处理资源(例如，由与主机110相关联的处理器及/或位于装置120上(例如，位于控制电路140上或其它处)的其它处理电路(例如ALU电路))执行。
图2图解说明根据本发明的若干个实施例的耦合到感测电路的存储器阵列201的一部分的示意图。存储器阵列201的存储器单元203-1到203-T(通常称为存储器单元203)布置成耦合到存取线(例如，字线)204-1、204-2、204-3、204-4及204-5的行及耦合到感测线(例如、数字线)205-1、205-2、205-3、205-4、205-5、…、205-S的列。例如，存取线204-1包含单元203-1、203-2、203-3、203-4、203-5、…、203-T。存储器阵列201不限于特定数目个存取线及/或感测线，且使用术语“行”及“列”不意指特定物理结构以及/或存取线及/或感测线的定向。尽管未绘出，但每一存储器单元列可与对应互补感测线对(例如，图4中描述的互补感测线D 405-1及D_405-2)相关联。
每一存储器单元列可耦合到感测电路(例如，图1中展示的感测电路150)。在此实例中，感测电路包括耦合到相应感测线的若干个感测放大器206-1、206-2、206-3、206-4、206-5、…、206-U。感测放大器206-1到206-U经由晶体管208-1、208-2、208-3、208-4、208-5、…、208-V耦合到输入/输出(I/O)线234(例如，局部I/O线)。在此实例中，感测电路还包括耦合到相应感测线的若干个计算组件231-1、231-2、231-3、231-4、231-5、…、231-X。列解码线210-1到210-W耦合到晶体管208-1、208-2、208-3、208-4、208-5、…、208-V的栅极，且可选择性地被启用以将由相应感测放大器206-1到206-U感测及/或存储于相应计算组件231-1到231-X中的数据传送到次级感测放大器214。
图2指示存储于阵列201的存储器单元203中的实例性数据值。在此实例中，耦合到感测线205-1的单元203-1、203-6及203-11分别存储数据值“1”、“1”及“0”，且也耦合到感测线205-1的单元203-21存储对应于存储于单元203-1、203-6及203-11中的数据值(例如，“1”、“1”及“0”)的奇偶值“0”。如此，存储于单元203-21中的奇偶值保护(例如，保全)存储于单元203-1、203-6及203-11中的对应数据值。耦合到感测线205-2的单元203-2、203-7及203-12分别存储数据值“0”、“0”及“1”，且也耦合到感测线205-2的单元203-22存储对应于存储于单元203-2、203-7及203-12中的数据值(例如，“0”、“0”及“1”)的奇偶值“1”。耦合到感测线205-3的单元203-3、203-8及203-13分别存储数据值“0”、“1”及“0”，且也耦合到感测线205-3的单元203-23存储对应于存储于单元203-3、203-8及203-13中的数据值(例如，“0”、“1”及“0”)的奇偶值“1”。耦合到感测线205-4的单元203-4、203-9及203-14分别存储数据值“1”、“0”及“1”，且也耦合到感测线205-4的单元203-24存储对应于存储于单元203-4、203-9及203-14中的数据值(例如，“1”、“0”及“1”)的奇偶值“0”。耦合到感测线205-5的单元203-5、203-10及203-15分别存储数据值“0”、“0”及“0”，且也耦合到感测线205-5的单元203-25存储对应于存储于单元203-5、203-10及203-15中的数据值(例如，“0”、“0”及“0”)的奇偶值“0”。
在图2中展示的实例中，奇偶值存储于与其所保护的数据耦合到同一感测线的存储器单元中，且对应于相应感测线的奇偶值存储于同一存取线(例如，在此实例中为存取线204-5)的存储器单元中。以此方式，在若干个实施例中，各自存储保护存储于特定感测线的单元中的数据值的奇偶值的单个存储器单元行(例如，行5)可用于保护所存储数据值的整个阵列(或子阵列)。具有耦合到其的存储由奇偶值保护的数据的单元的存取线可在本文中称为“受保护”行。如此，具有耦合到其的不存储将受奇偶值保护的数据值的单元的存取线可称为“不受保护”行。在图2展示的实例中，存取线204-1、204-2及204-3表示受保护行，且存取线204-4及204-5是不受保护行。存取线204-5可称为“奇偶行”，因为耦合到存取线204-5的单元存储对应于相应感测线的受保护数据值的奇偶值。并且，在此实例中，根据本文中描述的实施例，耦合到不受保护存取线204-4的单元可用于存储与确定奇偶值相关联的中间结果。在若干个实施例中，若干个不受保护存取线(例如，204-4及204-5)可为不可寻址的，因为其不可被主机及/或用户存取。例如，在若干个实施例中，含有用于存储与奇偶计算相关联的中间结果的单元的不受保护存取线是不可寻址的。
可通过在不经由I/O线将数据传送出阵列的情况下执行若干个操作而确定对应于存储于相应感测线的存储器单元中的数据值的奇偶值。经执行以确定奇偶值的若干个操作可包含对存储于耦合到特定感测线的存储器单元中的数据值执行互斥或(XOR)操作。作为实例，可通过对存储于存储器单元203-1、203-6及203-11中的数据值(例如，分别是位值“1”、“1”及“0”)执行XOR操作而确定用于存储于那些存储器单元中的数据的奇偶值。例如，可对存储于存储器单元203-1及203-6中的数据值(例如，分别是位值“1”及“1”)执行第一XOR操作。第一XOR操作产生位值“0”(例如，“1”与“1”的XOR操作结果是“0”)。第一XOR操作的结果(例如，位值“0”)可存储于耦合到特定感测线的另一存储器单元(例如，存储器单元203-16)中。可对第一XOR操作的结果(例如，位值“0”)及存储于存储器单元203-11中的数据值(例如，位值“0”)执行第二XOR操作。第二XOR操作(对位值“0”及“0”进行)产生位值“0”(例如，“0”与“0”的XOR操作结果是“0”)。第二XOR操作的结果(例如，位值“0”)表示对应于存储于单元203-1、203-6及203-11中的数据值的奇偶值且可因此存储于存储器单元203-21中。如下文进一步描述，在本发明的若干个实施例中，可在不经由I/O线将数据传送出阵列的情况下(例如，在不经由感测线地址存取来传送数据的情况下)执行XOR操作。在若干个实施例中，对一对数据值执行XOR操作包括对所述对数据值执行NAND操作，对所述对数据值执行OR操作，且然后对NAND结果值及OR结果值执行AND操作。
在若干个实施例中，可同时在逐感测线基础上确定用于存储于阵列(例如，201)中的数据的奇偶值。举例来说，可同时对存储于每一相应感测线205-1到205-S的存储器单元203中的数据值执行XOR操作，从而以同时方式确定对应于相应感测线的奇偶值。在所展示的实例中，分别对应于感测线205-1到205-5的奇偶值存储于单元203-21到203-25中。可以与对应于存储于耦合到感测线205-1的单元203-1、203-6及203-11中的数据值(例如，“1”、“1”及“0”)的奇偶值(例如，“0”)类似的方式(如在上文实例中所描述)确定对应于存储于耦合到相应感测线203-2到203-5的存储器单元中的数据值的奇偶值。如在此实例中所展示，通过对分别存储于存储器单元203-2、203-7及203-12中的数据值(例如，位值“0”、“0”及“1”)执行XOR操作而确定存储于存储器单元203-22中的奇偶值“1”。通过对分别存储于存储器单元203-3、203-8及203-13中的数据值(例如，位值“1”、“0”及“1”)执行XOR操作而确定存储于存储器单元203-23中的奇偶值“0”。通过对分别存储于存储器单元203-4、203-9及203-14中的数据值(例如，位值“1”、“0”及“1”)执行XOR操作而确定存储于存储器单元203-24中的奇偶值“0”。并且，通过对分别存储于存储器单元203-5、203-10及203-15中的数据值(例如，位值“0”、“0”及“0”)执行XOR操作而确定存储于存储器单元203-25中的奇偶值“0”。
在若干个实施例中，对应于存储于特定感测线的存储器单元中的数据的初始奇偶值可响应于数据被写入到存储受初始奇偶值保护的数据值的存储器单元中的一或多者而被更新。举例来说，存储于存储器单元203-21中的奇偶值(例如，“0”)可响应于数据被写入到当前在此实例中存储位值“1”的存储器单元203-6中而被更新。可通过对存储于存储器单元203-6(例如，将被写入的存储器单元))中的数据值(例如，“1”)及存储于存储器单元203-21中的对应初始奇偶值(例如，“0”)执行XOR操作而从初始奇偶值确定移除存储于存储器单元203-6中的数据值，在此实例中，此产生经更新奇偶值“1”(例如，“1”与“0”的XOR操作结果是“1”)。经更新奇偶值(例如，“1”)可存储于(例如，写入到)耦合到对应感测线205-1的额外存储器单元(例如，存储器单元203-16或额外存储器单元(未绘出))中。在此实例中，假设写入到存储器单元203-6的经更新(例如，新)数据值是“0”(例如，当前存储于单元203-6中的“1”被“0”替换)。响应于新数据值写入到单元203-6，对新数据值(例如，“0”)及经更新奇偶值(例如，“1”)执行XOR操作，从而产生新经更新奇偶值“1”。因此，在此实例中，存储于受保护存储器单元中的数据值从位值“1”改变(例如，切换)为位值“0”导致对应于受保护数据的奇偶值从“0”改变为“1”。
可在已经执行计算事务之后将数据写入到阵列的存储器单元。计算事务可包含可改变存储于阵列的存储器单元中的数据的若干个操作及/或计算。在计算事务期间的操作及/或计算的中间结果可临时存储于阵列的存储器单元中(例如，存储于阵列的临时寄存器行的存储器单元中)。由于在计算事务期间执行的操作及/或计算而将写入到存储器单元的写入可被保留直到计算事务结束，从而除了在计算事务之前保存对每一受保护行的奇偶确定之外，还在计算事务之前保存存储于存储器单元中的数据。在所存储中间结果写入到阵列的存储器单元时，对应于所述存储器单元的奇偶值可被更新。
在若干个实施例中，根据本文中描述的实施例确定的奇偶值可用于恢复存储错误数据值(例如，错误位值)的存储器单元的正确数据值。可通过执行若干个XOR操作而确定经恢复数据值。举例来说，当存储器单元经确定为存储错误数据值时(例如，在存储器单元203-6应存储位值“1”但被确定为存储“0”的情况下)，可对存储于与存储错误数据值的存储器单元耦合到同一感测线(例如，205-1)的其它存储器单元(例如，存储器单元203-1及203-11)中的数据值及保护那些数据值的奇偶值(例如，存储于存储器单元203-21中的奇偶值“0”)执行若干个XOR操作。
在此实例中，响应于对单元203-6存储错误数据值的确定，对存储于存储器单元203-1及203-11中的数据值(例如，分别是位值“1”及“0”)执行第一XOR操作。可对第一XOR操作的结果值(例如，“1”)(例如，“1”与“0”的XOR操作结果是“1”)及耦合到同一感测线(例如，205-1)的奇偶值(例如，“0”)执行第二XOR操作。第二XOR操作的结果值是可存储于经确定为存储错误数据值的存储器单元(例如，存储器单元203-6)中的位值“1”。
图3A图解说明根据本发明的若干个实施例的与用于使用感测电路进行奇偶计算的方法相关联的示意图。图3A图解说明根据本文中描述的若干个实施例的在与确定奇偶值相关联的若干个操作阶段371-1到371-7期间存储于耦合到特定感测线305-1的计算组件331-1中的特定数据值。感测线305-1可为阵列(例如图2中展示的阵列201)的若干个感测线中的一者。如此，感测线305-1包含耦合到其的若干个存储器单元303-1、303-6、303-11、303-16及303-21，且所述单元还耦合到相应存取线304-1到304-5。计算组件331-1可为例如下文与图4相关联地描述的计算组件431的计算组件。如此，计算组件331-1可包括按与存储器单元303及/或与对应感测电路(例如，图2中展示的感测放大器206-1、图4中展示的感测放大器406及图3A中未展示的其它感测电路)相同的间距形成的装置(例如，晶体管)。
在此实例中，耦合到存取线304-1到304-3的单元(例如，单元303-1、303-6及303-11)存储将受存储于耦合到存取线304-5的单元(例如，单元303-21)中的奇偶值保护的数据值(例如，分别是“1”、“1”及“0”)。即，存取线304-1到304-3是受保护存取线。因此，在此实例中，存取线304-4及304-5是不受保护存取线(例如，不具有耦合到其的受保护单元的存取线)。在此实例中，存取线304-5是奇偶存取线。图3A中的阵列可为(举例来说)DRAM阵列，且尽管未展示，但感测线305-1可包括相应互补感测线对(例如，图4中展示的互补感测线405-1/405-2)。
根据本文中描述的若干个实施例，可操作耦合到感测线305-1的感测电路以通过执行XOR操作而确定对应于存储于受保护存储器单元(例如，单元303-1、303-6及303-11)中的数据的奇偶值。例如，可通过操作感测电路以执行若干个逻辑操作(例如NAND、AND、OR及/或反转操作)而执行XOR操作。图3A中展示的实例图解说明针对存储于存储器单元303-1、303-6及303-11(例如，耦合到感测线305-1的受保护单元)中的数据的奇偶计算。操作阶段371-1到371-3与执行NAND操作相关联。操作阶段371-4到371-5与执行OR操作相关联。操作阶段371-6与对NAND操作及OR操作的结果值执行AND操作(例如，“对”相应NAND及OR结果值进行“AND操作”)相关联。
操作阶段371-1及371-2与对存储于存储将受奇偶值保护的数据的第一存储器单元(例如，303-1)中的数据值及存储于存储将受奇偶值保护的数据的第二存储器单元(例如，303-6)中的数据值执行AND操作相关联。举例来说，操作阶段371-1包含将存储于单元303-1中的数据值(例如，“1”)加载到对应于感测线305-1的感测电路(例如，计算组件331-1)。将存储于存储器单元303-1中的数据值(例如，“1”)加载到计算组件331-1中可包含经由对应感测放大器(例如，图2中展示的感测放大器206-1)感测存储器单元303-1，且经由若干个控制信号的操作而将所感测数据值传送(例如，复制)到计算组件331-1(如下文与图4到6相关联地进一步描述)。如此，如在图3A中所展示，操作阶段371-1导致计算组件331-1对存储于单元303-1中的数据值(例如，“1”)进行存储。
在操作阶段371-2处，操作感测电路，使得存储于计算组件331-1中的数据值是对存储于单元303-1中的数据值(例如，“1”)及存储于单元303-6中的数据值(例如，“1”)进行AND操作的结果。如下文进一步描述，操作感测电路以执行AND操作可包含计算组件331-1有效地用作零(0)累加器。如此，在此实例中，操作阶段371-2导致“1”存储于计算组件331-1中，因为对存储于单元303-1中的数据值(例如，“1”)与存储于单元303-6中的数据值(例如，“1”)进行AND操作的结果是“1”。
操作阶段371-3包含操作感测电路以使存储于计算组件331-1中的数据值反转(例如，使得计算组件331-1存储对存储于单元303-1及303-6中的数据值进行NAND操作的结果)。由于在操作阶段371-2之后，计算组件331-1存储对存储于单元303-1中的数据值及存储于单元303-6中的数据值进行AND操作的结果，因此在操作阶段371-3期间使存储于计算组件331-1中的数据值反转导致计算组件331-1存储对存储于单元303-1及303-6中的数据值进行NAND操作的结果。如此，在此实例中，使存储于计算组件331-1中的数据值反转导致“0”(例如，对存储于单元303-1中的“1”与存储于单元303-6中的“1”进行NAND操作的结果是“0”)被存储于计算组件331-1中(例如，使所存储“1”反转为“0”)。在下文进一步描述对存储于计算组件中的数据执行反转操作(例如，使“1”反转为“0”或反之亦然)的实例。可操作感测电路以将NAND操作的结果存储到存储器单元303-16(例如，通过将存储于计算组件331-1中的数据值复制到存储器单元303-16)，如在图3A中所展示。
操作阶段371-4及371-5与对存储于存储将受奇偶值保护的数据的第一存储器单元(例如，303-1)中的数据值及存储于存储将受奇偶值保护的数据的第二存储器单元(例如，303-6)中的数据值执行OR操作相关联。举例来说，操作阶段371-4包含将存储于单元303-1中的数据值(例如，“1”)加载到计算组件331-1。将存储于存储器单元303-1中的数据值(例如，“1”)加载到计算组件331-1中可包含经由对应感测放大器(例如，图2中展示的感测放大器206-1)感测存储器单元303-1，且经由若干个控制信号的操作而将所感测数据值传送(例如，复制)到计算组件331-1(如下文与图4到6相关联地进一步描述)。如此，如在图3A中所展示，操作阶段371-4导致计算组件331-1对存储于单元303-1中的数据值(例如，“1”)进行存储。
在操作阶段371-5处，操作感测电路，使得存储于计算组件331-1中的数据值是对存储于单元303-1中的数据值(例如，“1”)及存储于单元303-6中的数据值(例如，“1”)进行OR操作的结果。如下文进一步描述，操作感测电路以执行OR操作可包含计算组件331有效地用作一(1)累加器。如此，在此实例中，操作阶段371-5导致“1”被存储于计算组件331-1中，因为对存储于单元303-1中的数据值(例如，“1”)与存储于单元303-6中的数据值(例如，“1”)进行OR操作的结果是“1”。
操作阶段371-6通过操作感测电路以对来自NAND操作的结果值(例如，“0”)及来自OR操作的结果值(例如，“1”)执行AND操作而基本上组合对存储于单元303-1及303-6中的数据值执行的NAND操作与OR操作的结果。对NAND操作的结果与OR操作的结果进行AND操作的结果值等于对对应结果值执行XOR操作的结果值。如在图3A中所展示，在操作阶段371-6处，来自先前对存储于受保护单元303-1及303-6中的数据值执行的NAND操作的结果值(例如，“0”)存储于不受保护单元303-16中。并且，在操作阶段371-6处，计算组件331-1存储来自先前对存储于单元303-1及303-6中的数据值执行的OR操作的结果值(例如，“0”)。如此，操作耦合到感测线305-1的感测电路以对存储于单元303-16中的数据值与存储于计算组件331-1中的数据值进行AND操作导致计算组件331-1存储“0”(例如，“0”与“0”的AND操作结果是“0”)，其对应于对存储于受保护单元303-1及303-6中的数据值执行XOR操作的结果值(例如，“1”与“1”的XOR操作结果是“0”)。XOR操作的结果值(例如，在此实例中是“0”)是对应于受保护单元的奇偶值。在操作阶段371-7处，操作感测电路，以将存储于计算组件331-1中的数据值(例如，奇偶值“0”)存储于奇偶单元303-21中(例如，将存储于计算组件331-1中的数据值“0”复制到单元303-21，如所展示)。
从第一XOR操作所得的数据值(例如，如上文所描述，由对存储于受保护单元303-1及303-6中的数据值执行XOR产生的“0”)可用于对存储于耦合到特定感测线(例如，感测线305-1)的其它受保护存储器单元(例如，存储器单元303-11)中的数据值执行的后续XOR操作中。举例来说，可操作耦合到感测线305-1的感测电路，以对第一XOR操作的结果值(例如，由对存储于存储器单元303-1及303-6中的数据值执行的XOR操作产生的“0”)及存储于另一存储器单元中的数据值(例如，存储于图3A中展示的单元303-11中的数据值“0”)执行第二(例如，后续)XOR操作。在此实例中，第二XOR操作将导致在操作阶段371-7处将奇偶值“0”存储于奇偶单元303-21中，因为“0”与“0”的XOR操作结果是“0”。如此，保护存储于单元303-1、303-6及303-11中的数据的奇偶值是“0”，其指示受保护数据包含偶数个“1”(例如，在此实例中，存储于相应单元303-1、303-6及303-11中的数据值“1”、“1”及“0”包括两个“1”，此是偶数个“1”)。如果感测线305-1包括耦合到其的额外受保护单元，那么可操作对应感测电路以用与上文所述的类似的方式执行相应若干个额外XOR操作，以便确定对应于受保护数据的奇偶值。
虽然在此实例中在OR操作之前对两个数据值(例如，“1”及“1”)执行NAND操作，且在AND操作期间将NAND操作的结果(例如，“0”)存储于额外存储器单元(例如，存储器单元303-16)中并将OR操作的结果(“1”)存储于计算组件中，但实施例不限于此。在一些实施例中，可在NAND操作之前执行OR操作。在这些实施例中，在执行AND操作时，可将OR操作的结果存储于额外存储器单元中且可将NAND操作的结果存储于计算组件中。
图3B图解说明根据本发明的若干个实施例的与用于使用感测电路进行奇偶计算的方法相关联的示意图。图3B图解说明根据本文中描述的若干个实施例的在与确定奇偶值相关联的若干个操作阶段373-1到373-7期间存储于耦合到特定感测线305-2的计算组件331-2中的特定数据值。感测线305-2可为阵列(例如图2中展示的阵列201)的若干个感测线中的一者。如此，感测线305-2包含耦合到其的若干个存储器单元303-2、303-7、303-12、303-17及303-22，且所述单元还耦合到相应存取线304-1到304-5。计算组件331-2可为例如下文与图4相关联地描述的计算组件431的计算组件。如此，计算组件331-2可包括按与存储器单元303及/或与对应感测电路(例如，图2中展示的感测放大器206-2、图4中展示的感测放大器406及图3B中未展示的其它感测电路)相同的间距形成的装置(例如，晶体管)。
在此实例中，耦合到存取线304-1到304-3的单元(例如，单元303-2、303-7及303-12)存储将受存储于耦合到存取线304-5的单元(例如，单元303-22)中的奇偶值保护的数据值(例如，分别是“0”、“0”及“1”)。即，存取线304-1到304-3是受保护存取线。因此，在此实例中，存取线304-4及304-5是不受保护存取线(例如，不具有耦合到其的受保护单元的存取线)。在此实例中，存取线304-5是奇偶存取线。图3B中的阵列可为(举例来说)DRAM阵列，且尽管未展示，但感测线305-1可包括相应互补感测线对(例如，图4中展示的互补感测线405-1/405-2)。
根据本文中描述的若干个实施例，可操作耦合到感测线305-2的感测电路，以通过执行XOR操作而确定对应于存储于受保护存储器单元(例如，单元303-2、303-7及303-12)中的数据的奇偶值。例如，可通过操作感测电路以执行若干个逻辑操作(例如NAND、AND、OR及/或反转操作)而执行XOR操作。图3B中展示的实例图解说明针对存储于存储器单元303-2、303-7及303-12(例如，耦合到感测线305-1的受保护单元)中的数据的奇偶计算。操作阶段373-1到373-3与执行NAND操作相关联。操作阶段373-4到373-5与执行OR操作相关联。操作阶段373-6与对NAND操作及OR操作的结果值执行AND操作(例如，“对”相应NAND及OR结果值进行“AND操作”)相关联。
操作阶段373-1及373-2与对存储于存储将受奇偶值保护的数据的第一存储器单元(例如，303-2)中的数据值以及存储于存储将受奇偶值保护的数据的第二存储器单元(例如，303-7)中的数据值执行AND操作相关联。举例来说，操作阶段373-1包含将存储于单元303-2中的数据值(例如，“0”)加载到对应于感测线305-2的感测电路(例如，计算组件331-2)。将存储于存储器单元303-2中的数据值(例如，“0”)加载到计算组件331-2中可包含经由对应感测放大器(例如，图2中展示的感测放大器206-2)感测存储器单元303-2，且经由若干个控制信号的操作而将所感测数据值传送(例如，复制)到计算组件331-2(如下文与图4到6相关联地进一步描述)。如此，如在图3B中所展示，操作阶段373-1导致计算组件331-2对存储于单元303-2中的数据值(例如，“0”)进行存储。
在操作阶段373-2处，操作感测电路，使得存储于计算组件331-2中的数据值是对存储于单元303-2中的数据值(例如，“0”)及存储于单元303-7中的数据值(例如，“0”)进行AND操作的结果。如下文进一步描述，操作感测电路以执行AND操作可包含计算组件331-2有效地用作零(0)累加器。如此，在此实例中，操作阶段373-2导致“0”被存储于计算组件331-2中，因为对存储于单元303-2中的数据值(例如，“0”)与存储于单元303-7中的数据值(例如，“0”)进行AND操作的结果是“0”。
操作阶段373-3包含操作感测电路以使存储于计算组件331-2中的数据值反转(例如，使得计算组件331-2存储对存储于单元303-2及303-7中的数据值进行NAND操作的结果)。由于在操作阶段373-2之后，计算组件331-2存储对存储于单元303-2中的数据值及存储于单元303-7中的数据值进行AND操作的结果，因此在操作阶段373-3期间使存储于计算组件331-2中的数据值反转导致计算组件331-2存储对存储于单元303-2及303-7中的数据值进行NAND操作的结果。如此，在此实例中，使存储于计算组件331-2中的数据值反转导致“1”(例如，对存储于单元303-2中的“0”与存储于单元303-7中的“0”进行NAND操作的结果是“1”)被存储于计算组件331-2中(例如，使所存储“0”反转为“1”)。在下文进一步描述对存储于计算组件中的数据执行反转操作(例如，使“0”反转为“1”或反之亦然)的实例。可操作感测电路以将NAND操作的结果存储到存储器单元303-17(例如，通过将存储于计算组件331-2中的数据值复制到存储器单元303-17)，如在图3B中所展示。
操作阶段373-4及373-5与对存储于存储将受奇偶值保护的数据的第一存储器单元(例如，303-2)中的数据值以及存储于存储将受奇偶值保护的数据的第二存储器单元(例如，303-7)中的数据值执行OR操作相关联。举例来说，操作阶段373-4包含将存储于单元303-2中的数据值(例如，“0”)加载到计算组件331-2。将存储于存储器单元303-2中的数据值(例如，“0”)加载到计算组件331-2中可包含经由对应感测放大器(例如，图2中展示的感测放大器206-2)感测存储器单元303-2，且经由若干个控制信号的操作而将所感测数据值传送(例如，复制)到计算组件331-2(如下文与图4到6相关联地进一步描述)。如此，如在图3B中所展示，操作阶段373-4导致计算组件331-2对存储于单元303-2中的数据值(例如，“0”)进行存储。
在操作阶段373-5处，操作感测电路，使得存储于计算组件331-2中的数据值是对存储于单元303-2中的数据值(例如，“0”)及存储于单元303-7中的数据值(例如，“0”)进行OR操作的结果。如下文进一步描述，操作感测电路以执行OR操作可包含计算组件331-2有效地用作一(1)累加器。如此，在此实例中，操作阶段373-5导致“0”被存储于计算组件331-2中，因为对存储于单元303-2中的数据值(例如，“0”)与存储于单元303-7中的数据值(例如，“0”)进行OR操作的结果是“0”。
操作阶段373-6通过操作感测电路以对来自NAND操作的结果值(例如，“1”)及来自OR操作的结果值(例如，“0”)执行AND操作而基本上组合对存储于单元303-2及303-7中的数据值执行的NAND操作与OR操作的结果。对NAND操作的结果与OR操作的结果进行AND操作的结果值等于对对应结果值执行XOR操作的结果值。如在图3B中所展示，在操作阶段373-6处，来自先前对存储于受保护单元303-2及303-7中的数据值执行的NAND操作的结果值(例如，“1”)存储于不受保护单元303-17中。并且，在操作阶段373-6处，计算组件331-2存储来自先前对存储于单元303-2及303-7中的数据值执行的OR操作的结果值(例如，“0”)。如此，操作耦合到感测线305-2的感测电路以对存储于单元303-17中的数据值与存储于计算组件331-2中的数据值进行AND操作导致计算组件331-2存储“0”(例如，“1”与“0”的AND操作结果是“0”)，其对应于对存储于受保护单元303-2及303-7中的数据值执行XOR操作的结果值(例如，“0”与“0”的XOR操作结果是“0”)。XOR操作的结果值(例如，在此实例中是“0”)是对应于受保护单元的奇偶值。在操作阶段373-7处，操作感测电路，以将存储于计算组件331-2中的数据值(例如，奇偶值“0”)存储于奇偶单元303-22中(例如，将存储于计算组件331-2中的数据值“0”复制到单元303-22，如所展示)。
从第一XOR操作所得的数据值(例如，如上文所描述，由对存储于受保护单元303-2及303-7中的数据值执行XOR产生的“0”)可用于对存储于耦合到特定感测线(例如，感测线305-2)的其它受保护存储器单元(例如，存储器单元303-12)中的数据值执行的后续XOR操作中。举例来说，可操作耦合到感测线305-2的感测电路，以对第一XOR操作的结果值(例如，由对存储于存储器单元303-2及303-7中的数据值执行的XOR操作产生的“0”)及存储于另一存储器单元中的数据值(例如，存储于单元303-12中的数据值“1”，如图3B中展示)执行第二(例如，后续)XOR操作。在此实例中，第二XOR操作将导致在操作阶段373-7处将奇偶值“1”存储于奇偶单元303-22中，因为“0”与“1”的XOR操作结果是“1”。如此，保护存储于单元303-2、303-7及303-12中的数据的奇偶值是“0”，其指示受保护数据包含奇数个“1”(例如，在此实例中，存储于相应单元303-2、303-7及303-12中的数据值“0”、“0”及“1”包括一个“1”，此是奇数个“1”)。如果感测线305-2包括耦合到其的额外受保护单元，那么可操作对应感测电路以用与上文所描述的类似的方式执行相应若干个额外XOR操作，以便确定对应于受保护数据的奇偶值。
图4图解说明根据本发明的若干个实施例的耦合到感测电路的存储器阵列430的一部分的示意图。在此实例中，存储器阵列430是1T1C(一个晶体管一个电容器)存储器单元的DRAM阵列，所述存储器单元各自包括存取装置402(例如，晶体管)及存储元件403(例如，电容器)。然而，实施例不限于此实例且其它阵列类型是可能的(例如，具有PCRAM存储器元件的交叉点阵列等)。阵列430的单元布置成由存取线404-0(行0)、404-1(行1)、404-2(行2)、404-3(行3)、…、404-N(行N)耦合的行及由感测线(例如，数字线)405-1(D)及405-2(D_)耦合的列。在此实例中，每一列单元与一对互补感测线405-1(D)及405-2(D_)相关联。
在若干个实施例中，计算组件(例如，431)可包括按与感测放大器(例如，406)的晶体管及/或阵列(例如，430)的存储器单元相同的间距形成的若干个晶体管，所述若干个晶体管可符合特定特征大小(例如，4F2，6F2等)。如下文进一步描述，计算组件431可连同感测放大器406一起操作以在不经由感测线地址存取传送数据的情况下(例如，在不激发列解码信号使得数据经由局部I/O线(例如，I/O线466及/或图2中展示的I/O线234)传送到在阵列及感测电路外部的电路的情况下)执行与计算奇偶值相关联的各种操作。
在于图4中图解说明的实例中，对应于计算组件431的电路包括耦合到感测线D及D_中的每一者的五个晶体管；然而，实施例不限于此实例。晶体管407-1及407-2具有分别耦合到感测线D及D_的第一源极/漏极区域，以及耦合到交叉耦合锁存器(例如，耦合到一对交叉耦合晶体管(例如交叉耦合NMOS晶体管408-1及408-2以及交叉耦合PMOS晶体管409-1及409-2)的栅极)的第二源极/漏极区域。如下文进一步描述，包括晶体管408-1、408-2、409-1及409-2的交叉耦合锁存器可称为次级锁存器，其可用作且在本文中称为累加器(对应于感测放大器406的交叉耦合锁存器可在本文中称为初级锁存器)。
晶体管407-1及407-2可称为通过晶体管，其可经由相应信号411-1(Passd)及411-2(Passdb)经启用以便将相应感测线D及D_上的电压或电流传递到包括晶体管408-1、408-2、409-1及409-2的交叉耦合锁存器的输入(例如，次级锁存器的输入)。在此实例中，晶体管407-1的第二源极/漏极区域耦合到晶体管408-1及409-1的第一源极/漏极区域以及耦合到晶体管408-2及409-2的栅极。类似地，晶体管407-2的第二源极/漏极区域耦合到晶体管408-2及409-2的第一源极/漏极区域以及耦合到晶体管408-1及409-1的栅极。
晶体管408-1及408-2的第二源极/漏极区域共同耦合到负控制信号412-1(Accumb)。晶体管409-1及409-2的第二源极/漏极区域共同耦合到正控制信号412-2(Accum)。经激活Accum信号412-2可为供应电压(例如，Vcc)且经激活Accumb信号可为参考电压(例如，接地)。激活信号412-1及412-2会启用对应于次级锁存器的包括晶体管408-1、408-2、409-1及409-2的交叉耦合锁存器。经启用交叉耦合锁存器操作以放大共同节点417-1与共同节点417-2之间的差分电压，使得节点417-1被驱动到Accum信号电压及Accumb信号电压中的一者(例如，被驱动到Vcc及接地中的一者)，且节点417-2被驱动到Accum信号电压及Accumb信号电压中的另一者。如下文进一步描述，信号412-1及412-2被标记为“Accum”及“Accumb”，因为次级锁存器可在用于执行逻辑操作(例如，AND操作)时用作累加器。在若干个实施例中，累加器包括形成次级锁存器的交叉耦合晶体管408-1、408-2、409-1及409-2以及通过晶体管407-1及407-2。
在此实例中，计算组件431还包含具有耦合到相应数字线D及D_的第一源极/漏极区域的反相晶体管414-1及414-2。晶体管414-1及414-2的第二源极/漏极区域分别耦合到晶体管416-1及416-2的第一源极/漏极区域。晶体管416-1及416-2的第二源极/漏极区域可耦合到接地。晶体管414-1及414-2的栅极耦合到信号413(InvD)。晶体管416-1的栅极耦合到晶体管408-2的栅极、晶体管409-2的栅极及晶体管408-1的第一源极/漏极区域也耦合到的共同节点417-1。以互补方式，晶体管416-2的栅极耦合到晶体管408-1的栅极、晶体管409-1的栅极及晶体管408-2的第一源极/漏极区域也耦合到的共同节点417-2。如此，可通过激活信号InvD而执行反转操作，所述反转操作使存储于次级锁存器中的数据值(例如，存储于计算组件中的数据值)反转且将经反转值驱动到感测线405-1及405-2上。
在若干个实施例中，且如上文与图2及3相关联地指示，计算组件可用于与计算奇偶值相关联地执行(例如)NAND、AND、OR及反转操作。举例来说，可由对应感测放大器406感测存储于特定单元中的数据值。可通过激活Passd(411-1)及Passdb(411-2)信号以及Accumb(412-1)及Accum信号(412-2)而将数据值传送到计算组件431的数据锁存器。为对存储于计算组件中的数据值与存储于耦合到同一感测线的不同特定单元中的数据值进行AND操作，可启用不同特定单元耦合到的存取线。可启用(例如，激发)感测放大器406，此放大感测线405-1及405-2上的差分信号。仅激活Passd(411-1)(例如，同时维持Passdb(411-2)处于经撤销激活状态)导致累加对应于感测线405-1上的电压信号的数据值(例如，Vcc对应于逻辑“1”或接地对应于逻辑“0”)。Accumb及Accum信号在AND操作期间保持激活。
因此，如果存储于不同特定单元中(且由感测放大器406感测)的数据值是逻辑“0”，那么存储于计算组件的次级锁存器中的值被断言为低的(例如，例如0V的接地电压)，使得其存储逻辑“0”。然而，如果存储于不同特定单元中(且由感测放大器406感测)的值不是逻辑“0”，那么计算组件的次级锁存器保留其先前值。因此，计算组件在其先前存储逻辑“1”的情况下将仅存储逻辑“1”，且不同特定单元还存储逻辑“1”。因此，操作计算组件431以执行逻辑AND操作。如上文所述，可激活反转信号413以便使由计算组件431存储的数据值反转，此可用于(举例来说)执行NAND操作中(例如，通过使AND操作的结果反转)。
图5A图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图585-1。时序图585-1图解说明与执行逻辑操作(例如，R输入逻辑操作)的第一操作阶段相关联的信号(例如，电压信号)。例如，图5A中描述的第一操作阶段可为AND、NAND、OR或NOR操作的第一操作阶段。如下文进一步描述，执行图5A中图解说明的操作阶段可涉及消耗显著少于先前处理方法的能量(例如，大约一半)，先前处理方法可涉及提供电压轨之间(例如，供应与接地之间)的全摆动以执行逻辑操作。
在于图5A中图解说明的实例中，对应于互补逻辑值(例如，“1”及“0”)的电压轨是供应电压574(VDD)及接地电压572(Gnd)。在执行逻辑操作之前，可发生平衡使得互补感测线D及D_在平衡电压525(VDD/2)下短接在一起。下文与图6相关联地进一步描述平衡。
在时间t1处，对平衡信号526撤销激活，且然后启用选定存取线(例如，行)(例如，对应于其数据值将被感测且用作第一输入的存储器单元的行)。信号504-0表示施加到选定行(例如，图4中的行404-0)的电压信号。当行信号504-0达到对应于选定单元的存取晶体管(例如，402)的阈值电压(Vt)时，存取晶体管接通且将感测线D耦合到选定存储器单元(例如，如果单元是1T1C DRAM单元那么耦合到电容器403)，此在时间t2与t3之间形成感测线D与D_之间的差分电压信号(例如，如分别由信号505-1及505-2所指示)。信号503表示选定单元的电压。由于能量守恒，形成D与D_之间的差分信号(例如，通过将单元耦合到感测线D)不消耗能量，因为可在耦合到行的多个存储器单元内摊还与激活/撤销激活行信号504相关联的能量。
在时间t3处，启用感测放大器(例如，406)(例如，正控制信号531(例如，图6中展示的PSA 631)变高，且负控制信号528(例如，RNL_628)变低)，此放大D与D_之间的差分信号，从而导致对应于逻辑1的电压(例如，VDD)或对应于逻辑0的电压(例如，接地)处于感测线D上(且另一电压处于互补感测线D_上)，使得所感测数据值存储于感测放大器406的初级锁存器中。在将感测线D(505-1)从平衡电压VDD/2充电到导轨电压VDD时可发生初级能量消耗。
在时间t4处，启用通过晶体管407-1及407-2(例如，在图4中，经由分别施加到控制线411-1及411-2的相应Passd及Passdb控制信号)。控制信号411-1及411-2统称为控制信号511。如本文中所使用，可通过参考信号被施加到的控制线而参考例如Passd及Passdb的各种控制信号。例如，Passd信号可称为控制信号411-1。在时间t5处，经由相应控制线412-1及412-2激活累加器控制信号Accumb及Accum。如下文所描述，累加器控制信号(例如，累加器控制信号512-1及512-2)可保持激活以用于后续操作阶段。如此，在此实例中，激活控制信号512-1及512-2会启用计算组件(例如，431)的次级锁存器。将存储于感测放大器406中的所感测数据值传送(例如，复制)到计算组件431的次级锁存器。
在时间t6处，停用(例如，关断)通过晶体管407-1及407-2；然而，由于累加器控制信号512-1及512-2保持激活，因此将经累加结果存储(例如，锁存)于计算组件431的次级锁存器中。在时间t7处，对行信号504-0撤销激活，且在时间t8处停用阵列感测放大器(例如，对感测放大器控制信号528及531撤销激活)。
在时间t9处，平衡感测线D及D_(例如，激活平衡信号526)，如由感测线电压信号505-1及505-2从其相应轨值移动到平衡电压525(VDD/2)所图解说明。所述平衡由于能量守恒定律而消耗极少能量。如下文与图6相关联地描述，在此实例中，平衡可涉及在是VDD/2的平衡电压下将互补感测线D及D_短接在一起。例如，可在存储器单元感测操作之前发生平衡。
图5B-1及5B-2分别图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图585-2及585-3。时序图585-2及585-3图解说明与执行逻辑操作(例如，R输入逻辑操作)的若干个中间操作阶段相关联的信号(例如，电压信号)。例如，时序图585-2对应于R输入NAND操作或R输入AND操作的若干个中间操作阶段，且时序图585-3对应于R输入NOR操作或R输入OR操作的若干个中间操作阶段。举例来说，执行AND或NAND操作可包含继例如图5A中所描述的初始操作阶段之后执行图5B-1中所展示的操作阶段一或多次。类似地，执行OR或NOR操作可包含继例如图5A中所描述的初始操作阶段之后执行图5B-2中所展示的操作阶段一或多次。
如时序图585-2及585-3中所展示，在时间t1处，停用平衡(例如，对平衡信号526撤销激活)，且然后启用选定行(例如，对应于其数据值将被感测且用作例如第二输入、第三输入等的输入的存储器单元的行)。信号504-1表示施加到选定行(例如，图4中的行404-1)的电压信号。当行信号504-1达到对应于选定单元的存取晶体管(例如，402)的阈值电压(Vt)时，存取晶体管接通且将感测线D耦合到选定存储器单元(例如，如果单元是1T1C DRAM单元那么耦合到电容器403)，此在时间t2与t3之间形成感测线D与D_之间的差分电压信号(例如，如分别由信号505-1及505-2所指示)。信号503表示选定单元的电压。由于能量守恒，形成D与D_之间的差分信号(例如，通过将单元耦合到感测线D)不消耗能量，因为可在耦合到行的多个存储器单元内摊还与激活/撤销激活行信号504相关联的能量。
在时间t3处，启用感测放大器(例如，406)(例如，正控制信号531(例如，图6中展示的PSA 631)变高，且负控制信号528(例如，RNL_628)变低)，此放大D与D_之间的差分信号，从而导致对应于逻辑1的电压(例如，VDD)或对应于逻辑0的电压(例如，接地)处于感测线D上(且另一电压处于互补感测线D_上)，使得所感测数据值存储于感测放大器(例如，感测放大器406)的初级锁存器中。在将感测线D(405-1)从平衡电压VDD/2充电到导轨电压VDD时发生初级能量消耗。
如在时序图585-2及585-3中所展示，在时间t4处(例如，在感测选定单元之后)，取决于特定逻辑操作而仅激活控制信号411-1(Passd)及411-2(Passdb)中的一者(例如，仅启用通过晶体管407-1及407-2中的一者)。举例来说，由于时序图585-2对应于NAND或AND操作的中间阶段，因此在时间t4处激活控制信号411-1，且控制信号411-2保持撤销激活。相反地，由于时序图585-3对应于NOR或OR操作的中间阶段，因此在时间t4处激活控制信号411-2，且控制信号411-1保持撤销激活。从上文回想：累加器控制信号512-1(Accumb)及512-2(Accum)在图5A中所描述的初始操作阶段期间被激活，且其在中间操作阶段期间保持激活。
由于先前启用计算组件，因此仅激活Passd(411-1)导致累加对应于电压信号505-1的数据值。类似地，仅激活Passdb(411-2)导致累加对应于电压信号505-2的数据值。例如，在其中仅激活Passd(411-1)的实例性AND/NAND操作(例如，时序图585-2)中，如果存储于选定存储器单元(例如，在此实例中为行1存储器单元)中的数据值是逻辑0，那么与次级锁存器相关联的经累加值被断言为低，使得次级锁存器存储逻辑0。如果存储于行1存储器单元中的数据值并非逻辑0，那么次级锁存器保留其所存储的行0数据值(例如，逻辑1或逻辑0)。如此，在此AND/NAND操作实例中，次级锁存器用作零(0)累加器。类似地，在其中仅激活Passdb的实例性OR/NOR操作(例如，时序图585-3)中，如果存储于选定存储器单元(例如，在此实例中为行1存储器单元)中的数据值是逻辑1，那么与次级锁存器相关联的经累加值被断言为高，使得次级锁存器存储逻辑1。如果存储于行1存储器单元中的数据值并非逻辑1，那么次级锁存器保留其所存储的行0数据值(例如，逻辑1或逻辑0)。如此，在此OR/NOR操作实例中，次级锁存器正有效地用作一(1)计算组件，因为D_上的电压信号405-2设定计算组件的真实数据值。
在例如图5B-1及5B-2中所展示的中间操作阶段结束时，对Passd信号(例如，用于AND/NAND)或Passdb信号(例如，用于OR/NOR)撤销激活(例如，在时间t5处)，停用选定行(例如，在时间t6处)，停用感测放大器(例如，在时间t7处)，且发生平衡(例如，在时间t8处)。可重复例如图5B-1或图5B-2中所图解说明的中间操作阶段以便累加来自若干个额外行的结果。作为实例，可针对行2存储器单元执行时序图585-2或585-3的序列后续(例如，第二)次，针对行3存储器单元执行后续(例如，第三)次等。例如，针对10输入NOR操作，图5B-2中所展示的中间阶段可发生9次以提供10输入逻辑操作的9个输入，其中在初始操作阶段(例如，如图5A中所描述)期间确定第一十输入。根据本发明的实施例可与计算奇偶值相关联地执行上文所描述的逻辑操作(例如，AND、OR、NAND、NOR)。图5C-1及5C-2分别图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图585-4及585-5。时序图585-4及585-5图解说明与执行逻辑操作(例如，R输入逻辑操作)的最后操作阶段相关联的信号(例如，电压信号)。例如，时序图585-4对应于R输入NAND操作或R输入NOR操作的最后操作阶段，且时序图585-5对应于R输入AND操作或R输入OR操作的最后操作阶段。举例来说，执行NAND操作可包含继与图5B-1相关联地描述的中间操作阶段的若干个迭代之后执行图5C-1中所展示的操作阶段，执行NOR操作可包含继与图5B-2相关联地描述的中间操作阶段的若干个迭代之后执行图5C-1中所展示的操作阶段，执行AND操作可包含继与图5B-1相关联地描述的中间操作阶段的若干个迭代之后执行图5C-2中所展示的操作阶段，且执行OR操作可包含继与图5B-2相关联地描述的中间操作阶段的若干个迭代之后执行图5C-2中所展示的操作阶段。下文所展示的表1指示根据本文中所描述的若干个实施例对应于与执行若干个R输入逻辑操作相关联的操作阶段序列的图。
表1
操作 图5A 图5B-1 图5B-2 图5C-1 图5C-2
AND 第一阶段 R-1个迭代 最后阶段
NAND 第一阶段 R-1个迭代 最后阶段
OR 第一阶段 R-1个迭代 最后阶段
NOR 第一阶段 R-1个迭代 最后阶段
与将R输入逻辑操作的结果存储到阵列(例如，阵列430)的行相关联地描述图5C-1及5C-2的最后操作阶段。然而，在若干个实施例中，可将结果存储到除往回到阵列以外的适合位置(例如，经由I/O线存储到与控制器及/或主机处理器相关联的外部寄存器、存储到不同存储器装置的存储器阵列等)。
如在时序图585-4及585-5中所展示，在时间t1处，停用平衡(例如，对平衡信号526撤销激活)，使得感测线D及D_浮动。在时间t2处，取决于正执行哪一逻辑操作而激活InvD信号513或Passd及Passdb信号511。在此实例中，激活InvD信号513以用于NAND或NOR操作(参见图5C-1)，且激活Passd及Passdb信号511以用于AND或OR操作(参见图5C-2)。
在时间t2处激活InvD信号513(例如，与NAND或NOR操作相关联)会启用晶体管414-1/414-2且在拉低感测线D或感测线D_时导致存储于计算组件(例如，431)的次级锁存器中的数据值的反转。如此，激活信号513会使经累加输出反转。因此，针对NAND操作，如果在先前操作阶段(例如，初始操作阶段及一或多个中间操作阶段)中感测的存储器单元中的任一者存储逻辑0(例如，如果NAND操作的R输入中的任一者是逻辑0)，那么感测线D_将载运对应于逻辑0的电压(例如，接地电压)且感测线D将载运对应于逻辑1的电压(例如，供应电压，例如VDD)。针对此NAND实例，如果在先前操作阶段中感测的所有存储器单元存储逻辑1(例如，NAND操作的所有R输入是逻辑1)，那么感测线D_将载运对应于逻辑1的电压且感测线D将载运对应于逻辑0的电压。在时间t3处，然后启用感测放大器406的初级锁存器(例如，激发感测放大器)，从而将D及D_驱动到适当导轨，且感测线D现在载运相应输入数据值的经NAND操作的结果(如从在先前操作阶段期间感测的存储器单元确定)。如此，如果输入数据值中的任一者是逻辑0，那么感测线D将处于VDD，且如果所有输入数据值是逻辑1，那么感测线D将处于接地。
针对NOR操作，如果在先前操作阶段(例如，初始操作阶段及一或多个中间操作阶段)中感测的存储器单元中的任一者存储逻辑1(例如，如果NOR操作的R输入中的任一者是逻辑1)，那么感测线D_将载运对应于逻辑1的电压(例如，VDD)且感测线D将载运对应于逻辑0的电压(例如，接地)。针对此NOR实例，如果在先前操作阶段中感测的所有存储器单元存储逻辑0(例如，NOR操作的所有R输入是逻辑0)，那么感测线D_将载运对应于逻辑0的电压且感测线D将载运对应于逻辑1的电压。在时间t3处，然后启用感测放大器406的初级锁存器且感测线D现在含有相应输入数据值的经NOR操作的结果(如从在先前操作阶段期间感测的存储器单元确定)。如此，如果输入数据值中的任一者是逻辑1，那么感测线D将处于接地，且如果所有输入数据值是逻辑0，那么感测线D将处于VDD。
参考图5C-2，激活Passd及Passdb信号511(例如，与AND或OR操作相关联)将存储于计算组件431的次级锁存器中的经累加输出传送到感测放大器406的初级锁存器。例如，针对AND操作，如果在先前操作阶段(例如，图5A的第一操作阶段及图5B-1的中间操作阶段的一或多个迭代)中感测的存储器单元中的任一者存储逻辑0(例如，如果AND操作的R输入中的任一者是逻辑0)，那么感测线D_将载运对应于逻辑1的电压(例如，VDD)且感测线D将载运对应于逻辑0的电压(例如，接地)。针对此AND实例，如果在先前操作阶段中感测的所有存储器单元存储逻辑1(例如，AND操作的所有R输入是逻辑1)，那么感测线D_将载运对应于逻辑0的电压且感测线D将载运对应于逻辑1的电压。在时间t3处，然后启用感测放大器206的初级锁存器且感测线D现在载运相应输入数据值的AND操作的结果(如从在先前操作阶段期间感测的存储器单元确定)。如此，如果输入数据值中的任一者是逻辑0，那么感测线D将处于接地，且如果所有输入数据值是逻辑1，那么感测线D将处于VDD。
针对OR操作，如果在先前操作阶段(例如，图5A的第一操作阶段及图5B-2中所展示的中间操作阶段的一或多个迭代)中感测的存储器单元中的任一者存储逻辑1(例如，如果OR操作的R输入中的任一者是逻辑1)，那么感测线D_将载运对应于逻辑0的电压(例如，接地)且感测线D将载运对应于逻辑1的电压(例如，VDD)。针对此OR实例，如果在先前操作阶段中感测的所有存储器单元存储逻辑0(例如，OR操作的所有R输入是逻辑0)，那么感测线D将载运对应于逻辑0的电压且感测线D_将载运对应于逻辑1的电压。在时间t3处，然后启用感测放大器(例如，感测放大器406)的初级锁存器且感测线D现在载运相应输入数据值的OR操作的结果(如从在先前操作阶段期间感测的存储器单元确定)。如此，如果输入数据值中的任一者是逻辑1，那么感测线D将处于VDD，且如果所有输入数据值是逻辑0，那么感测线D将处于接地。
然后可将R输入AND、OR、NAND及NOR操作的结果往回存储到阵列(例如，阵列430)的存储器单元。在图5C-1及5C-2中所展示的实例中，将R输入逻辑操作的结果存储到耦合到行N(例如，图4中的404-N)的存储器单元。将逻辑操作的结果存储到行N存储器单元仅涉及通过启用行N而启用行N存取晶体管402。行N存储器单元的电容器403将被驱动到对应于感测线D上的数据值(例如，逻辑1或逻辑0)的电压，此基本上重写先前存储于行N存储器单元中的任一数据值。应注意，行N存储器单元可为存储用作逻辑操作的输入的数据值的同一存储器单元。例如，可将逻辑操作的结果往回存储到行0存储器单元或行1存储器单元。
时序图585-4及585-5图解说明在时间t3处对正控制信号531及负控制信号528撤销激活(例如，信号531变高且信号528变低)以启用感测放大器406。在时间t4处，对在时间t2处激活的相应信号(例如，513或511)撤销激活。实施例并不限于此实例。例如，在若干个实施例中，可继时间t4之后(例如，在对信号513或信号511撤销激活之后)启用感测放大器406。
如图5C-1及5C-2中所展示，在时间t5处，启用行R(404-R)，此将选定单元的电容器403驱动到对应于存储于计算组件中的逻辑值的电压。在时间t6处，停用行R，在时间t7处，停用感测放大器406(例如，对信号528及531撤销激活)且在时间t8处发生平衡(例如，激活信号526且使互补感测线405-1/405-2上的电压变为平衡电压)。
在若干个实施例中，例如图4中所描述的感测电路(例如，按与存储器单元相同的间距形成的电路)可使得能够并行执行众多逻辑操作。例如，在具有16K列的阵列中，可在不经由I/O线(例如，经由总线)传送来自阵列及感测电路的数据的情况下并行执行16K逻辑操作。如此，在若干个实施例中，可操作感测电路以执行多个(例如，16K)奇偶计算(例如，XOR操作)。
本发明的实施例不限于图4中所图解说明的特定感测电路配置。例如，不同计算组件架构可用于执行根据本文中所描述的若干个实施例的逻辑操作。例如，图7中图解说明替代计算组件架构。尽管在图4中未图解说明，但在若干个实施例中，控制电路(例如，图1中展示的控制电路140)可耦合到阵列430、感测放大器406及/或计算组件431。例如，此控制电路可与阵列及感测电路在同一芯片上及/或在例如外部处理器的外部处理资源上实施，且可控制激活/撤销激活对应于阵列及感测电路的各种信号以便执行如本文中所描述的逻辑操作。
图6图解说明根据本发明的若干个实施例的感测电路的一部分的示意图。在此实例中，感测电路的部分包括感测放大器606。在若干个实施例中，针对阵列(例如，阵列130)中的每一存储器单元列提供一个感测放大器606(例如，“感测放大器(sense amp)”)。例如，感测放大器606可为DRAM阵列的感测放大器。在此实例中，感测放大器606耦合到一对互补感测线605-1(“D”)及605-2(“D_”)。如此，感测放大器606通过感测线D及D_耦合到相应列的所有存储器单元。
感测放大器606包含一对交叉耦合n沟道晶体管(例如，NMOS晶体管)627-1及627-2，其相应源极耦合到负控制信号628(RNL_)且其漏极分别耦合到感测线D及D_。感测放大器606还包含一对交叉耦合p沟道晶体管(例如，PMOS晶体管)629-1及629-2，其相应源极耦合到正控制信号631(PSA)且其漏极分别耦合到感测线D及D_。
感测放大器606包含分别耦合到感测线D及D_的一对隔离晶体管621-1及621-2。隔离晶体管621-1及621-2耦合到控制信号622(ISO)，控制信号622在被激活时启用(例如，接通)晶体管621-1及621-2以将感测放大器606连接到存储器单元列。尽管在图6中未图解说明，但感测放大器606可耦合到第一存储器阵列及第二存储器阵列且可包含耦合到互补控制信号(例如，ISO_)的另一对隔离晶体管，所述互补控制信号在对ISO激活时被撤销激活，使得在感测放大器606耦合到第二阵列时，使感测放大器606与第一阵列隔离，且反之亦然。
感测放大器606还包含经配置以平衡感测线D及D_的电路。在此实例中，平衡电路包括具有耦合到可等于VDD/2的平衡电压625(dvc2)的第一源极/漏极区域的晶体管624，其中VDD是与阵列相关联的供应电压。晶体管624的第二源极/漏极区域耦合到一对晶体管623-1及623-2的共同第一源极/漏极区域。晶体管623-1及623-2的第二源极/漏极区域分别耦合到感测线D及D_。晶体管624、623-1及623-2的栅极耦合到控制信号626(EQ)。如此，激活EQ会启用晶体管624、623-1及623-2，此有效地将感测线D短接到感测线D_，使得感测线D及D_平衡到平衡电压dvc2。
感测放大器606还包含其栅极耦合到信号633(COLDEC)的晶体管632-1及632-2。信号633可称为列解码信号或列选择信号。感测线D及D_响应于激活信号633而连接到相应局部I/O线634-1(IO)及634-2(IO_)(例如，以执行与读取操作相关联的操作，例如感测线存取)。如此，可激活信号633以在I/O线634-1及634-2上将对应于正被存取的存储器单元的状态(例如，逻辑数据值，例如逻辑0或逻辑1)的信号传送出阵列。
在操作中，当感测(例如，读取)存储器单元时，感测线D、D_中的一者上的电压将稍大于感测线D、D_中的另一者上的电压。然后将PSA信号驱动到高且将RNL_信号驱动到低，以启用感测放大器606。具有较低电压的感测线D、D_对PMOS晶体管629-1、629-2中的一者的接通程度将大于对PMOS晶体管629-1、629-2中的另一者的接通程度，借此使将具有较高电压的感测线D、D_驱动为高的程度大于将另一感测线D、D_驱动为高的程度。类似地，具有较高电压的感测线D、D_对NMOS晶体管627-1、627-2中的一者接通程度将大于对NMOS晶体管627-1、627-2中的另一者的接通程度，借此使将具有较低电压的感测线D、D_驱动为低的程度大于将另一感测线D、D_驱动为低的程度。因此，在短延迟之后，具有稍大电压的感测线D、D_被驱动到PSA信号的电压(其可为供应电压VDD)，且另一感测线D、D_被驱动到RNL_信号的电压(其可为参考电位，例如接地电位)。因此，交叉耦合NMOS晶体管627-1、627-2以及PMOS晶体管629-1、629-2用作感测放大器对，其放大感测线D及D_上的差分电压且用于锁存从选定存储器单元感测的数据值。如本文中所使用，感测放大器606的交叉耦合锁存器可称为初级锁存器。相比之下，且如上文结合图4所描述，与计算组件(例如，图4中展示的计算组件431)相关联的交叉耦合锁存器可称为次级锁存器。
图7A是图解说明根据本发明的若干个实施例的感测电路的示意图。存储器单元包括存储元件(例如，电容器)及存取装置(例如，晶体管)。例如，晶体管702-1及电容器703-1构成存储器单元，且晶体管702-2及电容器703-2构成存储器单元等。在此实例中，存储器阵列730是1T1C(一个晶体管一个电容器)存储器单元的DRAM阵列。在若干个实施例中，存储器单元可为破坏性读取存储器单元(例如，读取存储于单元中的数据会毁坏数据使得起初存储于单元中的数据在经读取之后被刷新)。存储器阵列730的单元布置成由字线704-X(行X)、704-Y(行Y)等耦合的行及由互补数据线对DIGIT(n-1)/DIGIT(n-1)_、DIGIT(n)/DIGIT(n)_、DIGIT(n+1)/DIGIT(n+1)_耦合的列。对应于每一对互补数据线的个别数据线还可分别称为数据线705-1(D)及705-2(D_)。尽管在图7A中仅展示三对互补数据线，但本发明的实施例不限于此，且存储器单元阵列可包含额外存储器单元列及/或数据线(例如，4,096、8,192、16,384等)。
存储器单元可耦合到不同数据线及/或字线。举例来说，晶体管702-1的第一源极/漏极区域可耦合到数据线705-1(D)，晶体管702-1的第二源极/漏极区域可耦合到电容器703-1，且晶体管702-1的栅极可耦合到字线704-X。晶体管702-2的第一源极/漏极区域可耦合到数据线705-2(D_)，晶体管702-2的第二源极/漏极区域可耦合到电容器703-2，且晶体管702-2的栅极可耦合到字线704-Y。如图7A中展示的单元板可耦合到电容器703-1及703-2中的每一者。单元板可为可在各种存储器阵列配置中将参考电压(例如，接地)施加到的共同节点。
根据本发明的若干个实施例，存储器阵列730耦合到感测电路750。在此实例中，感测电路750包括对应于相应存储器单元列(例如，耦合到相应互补数据线对)的感测放大器706及计算组件731。感测放大器706可包括可在本文中称为初级锁存器的交叉耦合锁存器。举例来说，可如关于图7B所描述地配置感测放大器706。
在图7A中所图解说明的实例中，对应于计算组件731的电路包括静态锁存器764及除其它之外还实施动态锁存器的额外十个晶体管。计算组件731的动态锁存器及/或静态锁存器可在本文中统称为可用作累加器的次级锁存器。如此，计算组件731可操作为及/或在本文中称为累加器。计算组件731可耦合到如图7A中展示的数据线D 705-1及D_705-2中的每一者。然而，实施例并不限于此实例。举例来说，计算组件731的晶体管可全部是n沟道晶体管(例如，NMOS晶体管)。
在此实例中，数据线D 705-1可耦合到晶体管716-1及739-1的第一源极/漏极区域以及耦合到负载/通过晶体管718-1的第一源极/漏极区域。数据线D_705-2可耦合到晶体管716-2及739-2的第一源极/漏极区域，以及耦合到负载/通过晶体管718-2的第一源极/漏极区域。
负载/通过晶体管718-1及718-2的栅极可共同耦合到LOAD控制信号，或分别耦合到PASSD/PASSDB控制信号，如下文进一步论述。负载/通过晶体管718-1的第二源极/漏极区域可直接耦合到晶体管716-1及739-2的栅极。负载/通过晶体管718-2的第二源极/漏极区域可直接耦合到晶体管716-2及739-1的栅极。
晶体管716-1的第二源极/漏极区域可直接耦合到下拉晶体管714-1的第一源极/漏极区域。晶体管739-1的第二源极/漏极区域可直接耦合到下拉晶体管707-1的第一源极/漏极区域。晶体管716-2的第二源极/漏极区域可直接耦合到下拉晶体管714-2的第一源极/漏极区域。晶体管739-2的第二源极/漏极区域可直接耦合到下拉晶体管707-2的第一源极/漏极区域。下拉晶体管707-1、707-2、714-1及714-2中的每一者的第二源极/漏极区域可共同一起耦合到参考电压791-1(例如，接地(GND))。下拉晶体管707-1的栅极可耦合到AND控制信号线，下拉晶体管714-1的栅极可耦合到ANDinv控制信号线713-1，下拉晶体管714-2的栅极可耦合到ORinv控制信号线713-2，且下拉晶体管707-2的栅极可耦合到OR控制信号线。
晶体管739-1的栅极可称为节点S1，且晶体管739-2的栅极可称为节点S2。图7A中所展示的电路将累加器数据动态地存储于节点S1及S2上。激活LOAD控制信号致使负载/通过晶体管718-1及718-2导通，且借此将互补数据加载到节点S1及S2上。LOAD控制信号可升高到大于VDD的电压以将全VDD电平传递到S1/S2。然而，使LOAD控制信号升高到大于VDD的电压是任选的，且图7A中所展示的电路的功能性不取决于LOAD控制信号升高到大于VDD的电压。
图7A中所展示的计算组件731的配置具有当下拉晶体管707-1、707-2、714-1及714-2在激发感测放大器706之前(例如，在感测放大器706的预种(pre-seeding)期间)导通时平衡感测放大器的功能性的益处。如本文中所使用，激发感测放大器706是指启用感测放大器706以设定初级锁存器及随后停用感测放大器706以保留经设定初级锁存器。在停用平衡(在感测放大器中)之后但在感测放大器激发之前执行逻辑操作可节省电力使用，因为感测放大器的锁存器不必须使用全轨电压(例如，VDD、GND)来“翻转”。
反相晶体管可在执行某些逻辑操作时下拉相应数据线。举例来说，可操作与晶体管714-1(具有耦合到ANDinv控制信号线713-1的栅极)串联的晶体管716-1(具有耦合到动态锁存器的S2的栅极)以下拉数据线705-1(D)，且可操作与晶体管714-2(具有耦合到ANDinv控制信号线713-2的栅极)串联的晶体管716-2(具有耦合到动态锁存器的S1的栅极)以下拉数据线705-2(D_)。
锁存器764可通过耦合到作用中负控制信号线712-1(ACCUMB)及作用中正控制信号线712-2(ACCUM)而以可控制方式启用，而非经配置以通过耦合到接地及VDD而连续地启用。在各种实施例中，负载/通过晶体管708-1及708-2可各自具有耦合到LOAD控制信号或PASSD/PASSDB控制信号中的一者的栅极。
根据一些实施例，负载/通过晶体管718-1及718-2的栅极可共同耦合到LOAD控制信号。在其中负载/通过晶体管718-1及718-2的栅极共同耦合到LOAD控制信号的配置中，晶体管718-1及718-2可为负载晶体管。激活LOAD控制信号致使负载晶体管导通，且借此将互补数据加载到节点S1及S2上。LOAD控制信号可升高到大于VDD的电压以将全VDD电平传递到S1/S2。然而，LOAD控制信号升高到大于VDD的电压是任选的，且图7A中所展示的电路的功能性不取决于LOAD控制信号升高到大于VDD的电压。
根据一些实施例，负载/通过晶体管718-1的栅极可耦合到PASSD控制信号，且负载/通过晶体管718-2的栅极可耦合到PASSDb控制信号。在其中晶体管718-1及718-2的栅极分别耦合到PASSD及PASSDb控制信号中的一者的配置中，晶体管718-1及718-2可为通过晶体管。可以不同于负载晶体管的方式(例如，在不同时间处及/或在不同电压/电流条件下)操作通过晶体管。如此，通过晶体管的配置可不同于负载晶体管的配置。
举例来说，负载晶体管经构造以处置与将数据线耦合到局部动态节点S1及S2相关联的负载。通过晶体管经构造以处置与将数据线耦合到邻近累加器(例如，通过移位电路723，如图7A中所展示)相关联的较重负载。根据一些实施例，负载/通过晶体管718-1及718-2可经配置以适应对应于通过晶体管的较重负载但是作为负载晶体管被耦合及操作。经配置为通过晶体管的负载/通过晶体管718-1及718-2还可用作负载晶体管。然而，经配置为负载晶体管的负载/通过晶体管718-1及718-2可不能够用作通过晶体管。
在若干个实施例中，包含锁存器764的计算组件731可包括按与其耦合到的阵列(例如，图7A中所展示的阵列730)的对应存储器单元的晶体管相同的间距形成的若干个晶体管，所述若干个晶体管可符合特定特征大小(例如，4F2、6F2等)。根据各种实施例，锁存器764包含通过负载/通过晶体管718-1及718-2耦合到一对互补数据线D 705-1及D_705-2的四个晶体管708-1、708-2、709-1及709-2。然而，实施例不限于此配置。锁存器764可为交叉耦合锁存器(例如，例如n沟道晶体管(例如，NMOS晶体管)709-1及709-2的一对晶体管的栅极与例如p沟道晶体管(例如，PMOS晶体管)708-1及708-2的另一对晶体管的栅极交叉耦合)。如下文进一步描述，交叉耦合锁存器764可称为静态锁存器。
相应数据线D及D_上的电压或电流可提供到交叉耦合锁存器764的相应锁存器输入717-1及717-2(例如，次级锁存器的输入)。在此实例中，锁存器输入717-1耦合到晶体管708-1及709-1的第一源极/漏极区域以及耦合到晶体管708-2及709-2的栅极。类似地，锁存器输入717-2可耦合到晶体管708-2及709-2的第一源极/漏极区域以及耦合到晶体管708-1及709-1的栅极。
在此实例中，晶体管709-1及709-2的第二源极/漏极区域共同耦合到负控制信号线712-1(例如，类似于图7B中关于初级锁存器所展示的控制信号RnIF的接地(GND)或ACCUMB控制信号)。晶体管708-1及708-2的第二源极/漏极区域共同耦合到正控制信号线712-2(例如，类似于图7B中关于初级锁存器所展示的控制信号ACT的VDD或ACCUM控制信号)。正控制信号712-2可提供供应电压(例如，VDD)且负控制信号712-1可为参考电压(例如，接地)以启用交叉耦合锁存器764。根据一些实施例，晶体管708-1及708-2的第二源极/漏极区域共同直接耦合到供应电压(例如，VDD)，且晶体管709-1及709-2的第二源极/漏极区域共同直接耦合到参考电压(例如，接地)以便连续地启用锁存器764。
经启用交叉耦合锁存器764操作以放大锁存器输入717-1(例如，第一共同节点)与锁存器输入717-2(例如，第二共同节点)之间的差分电压，使得锁存器输入717-1被驱动到经激活正控制信号电压(例如，VDD)或经激活负控制信号电压(例如，接地)，且锁存器输入717-2被驱动到经激活正控制信号电压(例如，VDD)或经激活负控制信号电压(例如，接地)中的另一者。
如在图7A中所展示，感测放大器706及计算组件731可经由移位电路723耦合到阵列730。在此实例中，移位电路723包括分别耦合到数据线705-1(D)及705-2(D_)的一对隔离装置(例如，隔离晶体管721-1及721-2)。隔离晶体管721-1及721-2耦合到控制信号722(NORM)，控制信号722在被激活时启用(例如，接通)隔离晶体管721-1及721-2以将对应感测放大器706及计算组件731耦合到对应存储器单元列(例如，耦合到对应互补数据线对705-1(D)及705-2(D_))。根据各种实施例，隔离晶体管721-1及721-2的导通可称为移位电路723的“正常”配置。
在图7A中所图解说明的实例中，移位电路723包含耦合到互补控制信号719(SHIFT)的另一(例如，第二)对隔离装置(例如，隔离晶体管721-3及721-4)，互补控制信号719可(举例来说)在对NORM撤销激活时被激活。可操作隔离晶体管721-3及721-4(例如，经由控制信号719)，使得特定感测放大器706及计算组件731耦合到不同互补数据线对(例如，不同于隔离晶体管721-1及721-2将特定感测放大器706及计算组件731耦合到的互补数据线对的一对互补数据线)，或可将特定感测放大器706及计算组件731耦合到另一存储器阵列(且隔离特定感测放大器706及计算组件731与第一存储器阵列)。根据各种实施例，例如，移位电路723可布置为感测放大器706(例如，在其内)的一部分。
尽管图7A中所展示的移位电路723包含用于将特定感测电路750(例如，特定感测放大器706及对应计算组件731)耦合到特定互补数据线对705-1(D)及705-2(D_)(例如，DIGIT(n)及DIGIT(n)_)的隔离晶体管721-1及721-2以及经布置以将特定感测电路750耦合到一个特定方向上的邻近互补数据线对(例如，在图7A中的右边所展示的邻近数据线DIGIT(n+1)及DIGIT(n+1)_)的隔离晶体管721-3及721-4，但本发明的实施例并不限于此。例如，移位电路可包含用于将特定感测电路耦合到特定互补数据线对(例如，DIGIT(n)及DIGIT(n)_)的隔离晶体管721-1及721-2以及经布置以便用于将特定感测电路耦合到另一特定方向上的邻近互补数据线对(例如，在图7A中的左边所展示的邻近数据线DIGIT(n-1)及DIGIT(n-1)_)的隔离晶体管721-3及721-4。
本发明的实施例不限于图7A中所展示的移位电路723的配置。在若干个实施例中，例如，可在不经由I/O线(例如，局部I/O线(IO/IO_))将数据传送出感测电路750的情况下与执行例如加法及减法函数的计算函数相关联地操作例如图7A中所展示的移位电路723(例如，连同感测放大器706及计算组件731一起)。
尽管图7A中未展示，但每一存储器单元列可耦合到列解码线，所述列解码线可经启用以经由局部I/O线将来自对应感测放大器706及/或计算组件731的数据值传送到在阵列外部的控制组件，例如外部处理资源(例如，主机处理器及/或其它功能单元电路)。列解码线可耦合到列解码器(例如，列解码器)。然而，如本文中所描述，在若干个实施例中，不需要经由此类I/O线传送数据以执行根据本发明的实施例的逻辑操作。在若干个实施例中，例如，可在不将数据传送到在阵列外部的控制组件的情况下连同感测放大器706及计算组件731一起操作移位电路723以执行例如加法及减法函数的计算函数。
图7B是图解说明根据本发明的若干个实施例的感测电路的一部分的示意图。根据各种实施例，感测放大器706可包括交叉耦合锁存器。然而，感测放大器706的实施例并不限于交叉耦合锁存器。作为实例，感测放大器706可为电流模式感测放大器及/或单端感测放大器(例如，耦合到一个数据线的感测放大器)。并且，本发明的实施例不限于折叠式数据线架构。
在若干个实施例中，感测放大器(例如，706)可包括按与其耦合到的对应计算组件731及/或阵列(例如，图7A中所展示的阵列730)的存储器单元的晶体管相同的间距形成的若干个晶体管，所述若干个晶体管可符合特定特征大小(例如，4F2、6F2等)。感测放大器706包括锁存器715，锁存器715包含耦合到一对互补数据线D 705-1及D_705-2的四个晶体管。锁存器715可为交叉耦合锁存器(例如，例如n沟道晶体管(例如，NMOS晶体管)727-1及727-2的一对晶体管的栅极与例如p沟道晶体管(例如，PMOS晶体管)729-1及729-2的另一对晶体管的栅极交叉耦合)。如下文进一步描述，包括晶体管727-1、727-2、729-1及729-2的锁存器715可称为初级锁存器。然而，实施例并不限于此实例。
相应数据线D及D_上的电压或电流可提供到交叉耦合锁存器715的相应锁存器输入733-1及733-2(例如，次级锁存器的输入)。在此实例中，锁存器输入733-1耦合到晶体管727-1及729-1的第一源极/漏极区域以及耦合到晶体管727-2及729-2的栅极。类似地，锁存器输入733-2可耦合到晶体管727-2及729-2的第一源极/漏极区域以及耦合到晶体管727-1及729-1的栅极。计算组件733(例如，累加器)可耦合到交叉耦合锁存器715的锁存器输入733-1及733-2，如所展示；然而，实施例不限于图7B中展示的实例。
在此实例中，晶体管727-1及727-2的第二源极/漏极区域共同耦合到作用中负控制信号728(RnIF)。晶体管729-1及729-2的第二源极/漏极区域共同耦合到作用中正控制信号790(ACT)。ACT信号790可为供应电压(例如，VDD)，且RnIF信号可为参考电压(例如，接地)。激活信号728及790会启用交叉耦合锁存器715。
经启用交叉耦合锁存器715操作以放大锁存器输入733-1(例如，第一共同节点)与锁存器输入733-2(例如，第二共同节点)之间的差分电压，使得锁存器输入733-1被驱动到ACT信号电压及RnIF信号电压中的一者(例如，VDD及接地中的一者)，且锁存器输入733-2被驱动到ACT信号电压及RnIF信号电压中的另一者。
感测放大器706还可包含经配置以平衡数据线D与D_(例如，与使感测放大器准备用于感测操作相关联)的电路。在此实例中，平衡电路包括具有第一源极/漏极区域的晶体管724，所述第一源极/漏极区域耦合到晶体管725-1的第一源极/漏极区域及数据线D705-1。晶体管724的第二源极/漏极区域可耦合到晶体管725-2的第一源极/漏极区域及数据线D_705-2。晶体管724的栅极可耦合到晶体管725-1及725-2的栅极。
晶体管725-1及725-2的第二源极/漏极区域耦合到可等于VDD/2的平衡电压738(例如，VDD/2)，其中VDD是与阵列相关联的供应电压。晶体管724、725-1及725-2的栅极可耦合到控制信号725(EQ)。如此，激活EQ会启用晶体管724、725-1及725-2，此有效地将数据线D短接到数据线D_，使得数据线D及D_被平衡到平衡电压VDD/2。根据本发明的各种实施例，可使用感测放大器执行若干个逻辑操作，且将结果存储于计算组件(例如，累加器)中。
可以数种模式(包含其中逻辑操作的结果最初存储于感测放大器706中的第一模式及其中逻辑操作的结果最初存储于计算组件731中的第二模式)操作感测电路750以执行逻辑操作。下文关于图8A及8B描述感测电路750以第一模式的操作，且关于图5A到5C-2描述感测电路750以第二模式的操作。另外关于第一操作模式，可以预感测(例如，在逻辑操作控制信号为作用中之前激发感测放大器)及后感测(例如，在逻辑操作控制信号为作用中之后激发感测放大器)模式两者操作感测电路750，其中逻辑操作的结果最初存储于感测放大器706中。
如下文进一步描述，可连同计算组件731一起操作感测放大器706以使用来自阵列的数据作为输入来执行各种逻辑操作。在若干个实施例中，可在不经由数据线地址存取传送数据的情况下(例如，在不激发列解码信号使得经由局部I/O线将数据传送到在阵列及感测电路外部的电路的情况下)将逻辑操作的结果往回存储到阵列。如此，本发明的若干个实施例可实现使用少于各种先前方法的电力执行逻辑操作及与其相关联的计算函数。另外，由于若干个实施例消除对跨越I/O线传送数据以便执行计算函数(例如，在存储器与离散处理器之间)的需要，因此若干个实施例可实现与先前方法相比较经增加的并行处理能力。
下文描述且在下文的表2中总结关于执行逻辑操作且将结果最初存储于感测放大器706中的图7A的感测电路750的功能性。将特定逻辑操作的结果最初存储于感测放大器706的初级锁存器中可提供与先前方法相比较经改善的多功能性，在先前方法中，结果可最初驻存于计算组件731的次级锁存器(例如，累加器)中，且然后随后传送到例如感测放大器706。
<u>操作</u> <u>累加器</u> <u>感测放大器</u>
AND 未改变 结果
OR 未改变 结果
NOT 未改变 结果
SHIFT 未改变 经移位数据
表2
将特定操作的结果最初存储于感测放大器706中(例如，而不必须执行额外操作以将结果从计算组件731(例如，累加器)移动到感测放大器706)是有利的，因为(例如)可在不执行预充电循环(例如，在互补数据线705-1(D)及/或705-2(D_)上)的情况下将结果写入到(存储器单元阵列的)行中或写回到累加器中。
图8A图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。图8A图解说明与起始对第一操作数及第二操作数的AND逻辑操作相关联的时序图。在此实例中，第一操作数存储于耦合到第一存取线(例如，行X)的存储器单元中，且第二操作数存储于耦合到第二存取线(例如，行Y)的存储器单元中。尽管实例涉及对存储于对应于一个特定列的单元中的数据执行AND，但实施例并不限于此。例如，可对整个行的数据值与不同行的数据值并行进行AND操作。举例来说，如果阵列包括2,048列，那么可并行执行2,048个AND操作。
图8A图解说明与操作感测电路(例如，750)以执行AND逻辑操作相关联的若干个控制信号。“EQ”对应于施加到感测放大器706的平衡信号，“行X”对应于施加到存取线704-X的激活信号，“行Y”对应于施加到存取线704-Y的激活信号，“Act”及“RnIF”对应于施加到感测放大器706的相应作用中正控制信号及负控制信号，“LOAD”对应于负载控制信号(例如，图7A中展示的LOAD/PASSD及LOAD/PASSDb)，且“AND”对应于图7A中展示的AND控制信号。图8A还图解说明展示在针对行X及行Y数据值的各种数据值组合的AND逻辑操作期间的对应于感测放大器706的数字线D及D_上及对应于计算组件731(例如，Accum)的节点S1及S2上的信号(例如，电压信号)的波形图(例如，图式对应于相应数据值组合00、10、01、11)。下文关于与图7A中展示的电路的AND操作相关联的伪码来论述特定时序图波形。
与将存储于耦合到行704-X的单元中的第一数据值加载(例如，复制)到累加器中相关联的伪码的实例可总结如下：
将行X复制到累加器中：
对EQ撤销激活
开启行X
激发感测放大器(在此之后行X数据驻存于感测放大器中)
激活LOAD(感测放大器数据(行X)传送到累加器的节点S1及S2且动态地驻存于那里)
对LOAD撤销激活
关闭行X
预充电
在以上伪码中，“对EQ撤销激活”指示在如图8A中所展示的t1处停用对应于感测放大器706的平衡信号(图8A中所展示的EQ信号)(例如，使得互补数据线(例如，705-1(D)及705-2(D_)不再短接到VDD/2)。在停用平衡之后，启用(例如，例如通过激活信号以选择特定行而选择、开启)选定行(例如，行X)，如由伪码中的“开启行X”所指示及图8A中针对信号行X在t2处所展示。当施加到行X的电压信号达到对应于选定单元的存取晶体管(例如，702-2)的阈值电压(Vt)时，存取晶体管接通且将数据线(例如，705-2(D_))耦合到选定单元(例如，耦合到电容器703-2)，此形成数据线之间的差分电压信号。
在启用行X之后，在以上伪码中，“激发感测放大器”指示启用感测放大器706以设定初级锁存器且随后停用感测放大器706。举例来说，如图8A中在t3处所展示，ACT正控制信号(例如，图7B中所展示的790)变高且RnIF负控制信号(例如，图7B中所展示的728)变低，此放大705-1(D)与D_705-2之间的差分信号，从而导致对应于逻辑1的电压(例如，VDD)或对应于逻辑0的电压(例如，GND)处于数据线705-1(D)上(且对应于另一逻辑状态的电压处于互补数据线705-2(D_)上)。所感测数据值存储于感测放大器706的初级锁存器中。在将数据线(例如，705-1(D)或705-2(D_))从平衡电压VDD/2充电到导轨电压VDD时发生初级能量消耗。
图8A中所图解说明的四组可能感测放大器及累加器信号(例如，行X与行Y数据值的每一组合一组)展示数据线D及D_上的信号行为。行X数据值存储于感测放大器的初级锁存器中。应注意，图7A展示对应于行X的包含存储元件702-2的存储器单元耦合到互补数据线D_，而对应于行Y的包含存储元件702-1的存储器单元耦合到数据线D。然而，如图7A中可见，对应于“0”数据值的存储于存储器单元702-2(对应于行X)中的电荷致使数据线D_(存储器单元702-2耦合到其)上的电压变高且对应于“1”数据值的存储于存储器单元702-2中的电荷致使数据线D_上的电压变低，此与存储于耦合到数据线D的对应于行Y的存储器单元702-1中的数据状态与电荷之间的对应性相反。当将数据值写入到相应存储器单元中时适当地考虑将电荷存储于耦合到不同数据线的存储器单元中的这些差异。
在激发感测放大器之后，在以上伪码中，“激活LOAD”指示：LOAD控制信号变高，如图8A中在t4处所展示，从而致使负载/通过晶体管718-1及718-2导通。以此方式，激活LOAD控制信号会启用计算组件731的累加器中的次级锁存器。存储于感测放大器706中的所感测数据值传送(例如，复制)到次级锁存器。如针对图8A中所图解说明的四组可能感测放大器及累加器信号中的每一者所展示，累加器的次级锁存器的输入处的行为指示次级锁存器加载有行X数据值。如图8A中所展示，累加器的次级锁存器可取决于先前存储于动态锁存器中的数据值而翻转(例如，参见针对行X＝“0”及行Y＝“0”且针对行X＝“1”及行Y＝“0”的累加器信号)，或不翻转(例如，参见针对行X＝“0”及行Y＝“1”且针对行X＝“1”及行Y＝“1”的累加器信号)。
在依据存储于感测放大器中(且存在于数据线705-1(D)及705-2(D_)上)的数据值设定次级锁存器之后，在以上伪码中，“对LOAD撤销激活”指示LOAD控制信号变回为低(如在图8A中在t5处所展示)以致使负载/通过晶体管718-1及718-2停止导通且借此隔离动态锁存器与互补数据线。然而，数据值保持动态地存储于累加器的次级锁存器中。
在将数据值存储于次级锁存器上之后，停用(例如，例如通过对用于特定行的选择信号撤销激活而取消选择、关闭)选定行(例如，行X)，如由“关闭行X”所指示及图8A中在t6处所指示，此可通过存取晶体管关断而完成以将选定单元从对应数据线解耦。一旦关闭选定行且隔离存储器单元与数据线，便可将数据线预充电，如以上伪码中的“预充电”所指示。可通过平衡操作完成数据线的预充电，如图8A中由EQ信号在t7处变高所指示。如图8A中在t7处所图解说明的四组可能感测放大器及累加器信号中的每一者中所展示，平衡操作致使数据线D及D_上的电压各自返回到VDD/2。可(例如)在存储器单元感测操作或逻辑操作(下文所描述)之前发生平衡。
与对第一数据值(现在存储于感测放大器706及计算组件731的次级锁存器中)及第二数据值(存储于耦合到行Y 704-Y的存储器单元702-1中)执行AND或OR操作相关联的后续操作阶段包含执行取决于将执行AND还是OR的特定步骤。下文总结与“对”驻存于累加器中的数据值(例如，存储于耦合到行X 704-X的存储器单元702-2中的第一数据值)及第二数据值(例如，存储于耦合到行Y 704-Y的存储器单元702-1中的数据值)进行“AND操作”及“OR操作”相关联的伪码的实例。与“对”数据值进行“AND操作”相关联的实例性伪码可包含：
对EQ撤销激活
开启行Y
激发感测放大器(在此之后行Y数据驻存于感测放大器中)
关闭行Y
在接下来的操作中，将把逻辑操作的结果置于感测放大器上，此将重写作用中的任一行。
即使在关闭行Y时，感测放大器仍含有行Y数据值。
激活AND
此导致感测放大器被写入为函数(例如，行X与行Y的AND操作)的值
如果累加器含有“0”(即，节点S2上的电压对应于“0”且节点S1上的电压对应于“1”)，那么感测放大器数据被写入为“0”
如果累加器含有“1”(即，节点S2上的电压对应于“1”且节点S1上的电压对应于“0”)，那么感测放大器数据保持未改变(行Y数据)
此操作使累加器中的数据未改变。
对AND撤销激活
预充电
在以上伪码中，“对EQ撤销激活”指示停用对应于感测放大器706的平衡信号(例如，使得互补数据线705-1(D)及705-2(D_)不再短接到VDD/2)，此在图8A中在t8处图解说明。在停用平衡之后，启用选定行(例如，行Y)，如以上伪码中由“开启行Y”所指示及图8A中在t9处所展示。当施加到行Y的电压信号达到对应于选定单元的存取晶体管(例如，702-1)的阈值电压(Vt)时，存取晶体管接通且将数据线(例如，D_705-1)耦合到选定单元(例如，耦合到电容器703-1)，此形成数据线之间的差分电压信号。
在启用行Y之后，在以上伪码中，“激发感测放大器”指示：启用感测放大器706以放大705-1(D)与705-2(D_)之间的差分信号，从而导致对应于逻辑1的电压(例如，VDD)或对应于逻辑0的电压(例如，GND)处于数据线705-1(D)上(且对应于另一逻辑状态的电压处于互补数据线705-2(D_)上)。如图8A中在t10处所展示，ACT正控制信号(例如，图7B中所展示的790)变高且RnIF负控制信号(例如，图7B中展示的728)变低以激发感测放大器。来自存储器单元702-1的所感测数据值存储于感测放大器706的初级锁存器中，如先前所描述。次级锁存器仍对应于来自存储器单元702-2的数据值，因为动态锁存器未改变。
在从耦合到行Y的存储器单元702-1感测到的第二数据值存储于感测放大器706的初级锁存器中之后，在以上伪码中，“关闭行Y”指示：如果不期望将AND逻辑操作的结果往回存储于对应于行Y的存储器单元中，那么可停用选定行(例如，行Y)。然而，图8A展示使行Y启用，使得可将逻辑操作的结果往回存储于对应于行Y的存储器单元中。可通过存取晶体管关断完成隔离对应于行Y的存储器单元以将选定单元702-1从数据线705-1(D)解耦。在选定行Y经配置(例如，以隔离存储器单元或不隔离存储器单元)之后，以上伪码中的“激活AND”指示：AND控制信号变高，如图8A中在t11处所展示，从而致使通过晶体管707-1导通。以此方式，激活AND控制信号致使函数(例如，行X与行Y的AND操作)的值被写入到感测放大器。
在第一数据值(例如，行X)存储于累加器731的动态锁存器中且第二数据值(例如，行Y)存储于感测放大器706中的情况下，如果计算组件731的动态锁存器含有“0”(即，节点S2上的电压对应于“0”且节点S1上的电压对应于“1”)，那么感测放大器数据被写入为“0”(而不管先前存储于感测放大器中的数据值如何)，因为在节点S1上对应于“1”的电压致使晶体管709-1导通，借此经由晶体管709-1、通过晶体管707-1及数据线705-1(D)将感测放大器706耦合到接地。当AND操作的任一数据值是“0”时，结果是“0”。此处，当第二数据值(在动态锁存中)是“0”时，AND操作的结果是“0”而不管第一数据值的状态如何，且因此感测电路的配置致使结果“0”被写入且最初存储于感测放大器706中。此操作使累加器中的数据值(例如，来自行X)未改变。
如果累加器的次级锁存器含有“1”(例如，来自行X)，那么AND操作的结果取决于存储于感测放大器706中的数据值(例如，来自行Y)。如果存储于感测放大器706中的数据值(例如，来自行Y)是“1”，那么AND操作的结果也应是“1”，但如果存储于感测放大器706中的数据值(例如，来自行Y)是“0”，那么AND操作的结果也应是“0”。感测电路750经配置使得：如果累加器的动态锁存器含有“1”(即，节点S2上的电压对应于“1”且节点S1上的电压对应于“0”)，那么晶体管709-1不导通，感测放大器不耦合到接地(如上文所描述)，且先前存储于感测放大器706中的数据值保持未改变(例如，行Y数据值，因此如果行Y数据值是“1”那么AND操作结果是“1”，且如果行Y数据值是“0”，那么AND操作结果是“0”)。此操作使累加器中的数据值(例如，来自行X)未改变。
在AND操作的结果最初存储于感测放大器706中之后，以上伪码中的“对AND撤销激活”指示：AND控制信号变低，如图8A中在t12处所展示，从而致使通过晶体管707-1停止导通以隔离感测放大器706(及数据线705-1(D))与接地。如果先前未进行，那么可关闭行Y(如图8A中在t13处所展示)且可停用感测放大器(如图8A中在t14处通过ACT正控制信号变低且RnIF负控制信号变高所展示)。在隔离数据线的情况下，以上伪码中的“预充电”可通过平衡操作导致数据线的预充电，如先前所描述(例如，图8A中所展示在t14处开始)。
在替代方案中，图8A针对涉及可能操作数组合(例如，行X/行Y数据值00、10、01及11)中的每一者的AND逻辑操作展示耦合到感测放大器(例如，图7A中所展示的706)的数据线(例如，图7A中所展示的705-1(D)及705-2(D_))上的电压信号的行为及计算组件(例如，图7A中所展示的731)的次级锁存器的节点S1及S1上的电压信号的行为。
尽管图8A中所图解说明的时序图及上文所描述的伪码指示在开始将第二操作数(例如，行Y数据值)加载到感测放大器中之后起始AND逻辑操作，但可通过在开始将第二操作数(例如，行Y数据值)加载到感测放大器中之前起始AND逻辑操作而成功地操作图7A中所展示的电路。
图8B图解说明根据本发明的若干个实施例的与使用感测电路执行若干个逻辑操作相关联的时序图。图8B图解说明与在开始将第二操作数(例如，行Y数据值)加载到感测放大器中之后起始OR逻辑操作相关联的时序图。图8B图解说明针对第一操作数数据值与第二操作数数据值的各种组合的感测放大器及累加器信号。下文关于与图7A中所展示的电路的AND逻辑操作相关联的伪码论述特定时序图信号。
后续操作阶段可替代地与对第一数据值(现在存储于感测放大器706及计算组件731的次级锁存器中)及第二数据值(存储于耦合到行Y 704-Y的存储器单元702-1中)执行OR操作相关联。关于图8B未重复先前关于图8A中所展示的时间t1到t7所描述的用于将行X数据加载到感测放大器及累加器中的操作。与“对”数据值进行“OR操作”相关联的实例性伪码可包含：
对EQ撤销激活
开启行Y
激发感测放大器(在此之后行Y数据驻存于感测放大器中)
关闭行Y
当关闭行Y时，感测放大器仍含有行Y数据值。
激活OR
此导致感测放大器被写入为函数(例如，行X与行Y的OR操作)的值，此可如下对先前存储于感测放大器中的来自行Y的数据值重写：
如果累加器含有“0”(即，节点S2上的电压对应于“0”且节点S1上的电压对应于“1”)，那么感测放大器数据保持未改变(行Y数据)
如果累加器含有“1”(即，节点S2上的电压对应于“1”且节点S1上的电压对应于“0”)，那么感测放大器数据被写入为“1”
此操作使累加器中的数据未改变。
对OR撤销激活
预充电
以上伪码中所展示的“对EQ撤销激活”(图8B中在t8处所展示)、“开启行Y”(图8B中在t9处所展示)、“激发感测放大器”(图8B中在t10处所展示)及“关闭行Y”(图8B中在t13处所展示，且此可在起始特定逻辑功能控制信号之前发生)指示与先前关于AND操作伪码所描述相同的功能性。一旦适当地配置选定行Y的配置(例如，如果逻辑操作结果将存储于对应于行Y的存储器单元中，那么启用选定行Y，或如果逻辑操作结果将不存储于对应于行Y的存储器单元中，那么关闭选定行Y以隔离存储器单元)，以上伪码中的“激活OR”便指示：OR控制信号变高(如图8B中在t11处所展示)，此致使通过晶体管707-2导通。以此方式，激活OR控制信号致使函数(例如，行X与行Y的OR操作)的值写入到感测放大器。
在第一数据值(例如，行X)存储于计算组件731的次级锁存器中且第二数据值(例如，行Y)存储于感测放大器706中的情况下，如果累加器的动态锁存器含有“0”(即，节点S2上的电压对应于“0”且节点S1上的电压对应于“1”)，那么OR操作的结果取决于存储于感测放大器706中的数据值(例如，来自行Y)。如果存储于感测放大器706中的数据值(例如，来自行Y)是“1”，那么OR操作的结果应是“1”，但如果存储于感测放大器706中的数据值(例如，来自行Y)是“0”，那么OR操作的结果也应是“0”。感测电路750经配置使得：如果累加器的动态锁存器含有“0”(其中节点S2上的电压对应于“0”)，那么晶体管709-2关断且不导通(且通过晶体管707-1也关断，因为AND控制信号未经断言)，因此感测放大器706不耦合到接地(任一侧)，且先前存储于感测放大器706中的数据值保持未改变(例如，行Y数据值，使得如果行Y数据值是“1”，那么OR操作结果是“1”，且如果行Y数据值是“0”，那么OR操作结果是“0”)。
如果累加器的动态锁存器含有“1”(即，节点S2上的电压对应于“1”且节点S1上的电压对应于“0”)，那么晶体管709-2确实导通(通过晶体管707-2同样导通，因为OR控制信号经断言)，且耦合到数据线705-2(D_)的感测放大器706输入耦合到接地，因为在节点S2上对应于“1”的电压致使晶体管709-2连同通过晶体管707-2(其也导通，因为OR控制信号经断言)导通。以此方式，当累加器的次级锁存器含有“1”时，将“1”作为OR操作的结果最初存储于感测放大器706中而不管先前存储于感测放大器中的数据值如何。此操作使累加器中的数据未改变。在替代方案中，图8B针对涉及可能操作数组合(例如，行X/行Y数据值00、10、01及11)中的每一者的OR逻辑操作展示耦合到感测放大器(例如，图7A中所展示的706)的数据线(例如，图7A中所展示的705-1(D)及705-2(D_))上的电压信号的行为及计算组件731的次级锁存器的节点S1及S2上的电压信号的行为。
在OR操作的结果最初存储于感测放大器706中之后，以上伪码中的“对OR撤销激活”指示：OR控制信号变低(如图8B中在t12处所展示)，从而致使通过晶体管707-2停止导通以隔离感测放大器706(及数据线D 705-2)与接地。如果先前未进行，那么可关闭行Y(如图8B中在t13处所展示)且可停用感测放大器(如图8B中在t14处通过ACT正控制信号变低且RnIF负控制信号变高所展示)。在数据线经隔离的情况下，以上伪码中的“预充电”可通过平衡操作导致数据线的预充电，如先前所描述及8B中在t14处所展示。
图7A中所图解说明的感测电路750可如下提供额外逻辑操作灵活性。通过在上文所描述的AND及OR操作中用ANDinv控制信号的操作替代AND控制信号的操作及/或用ORinv控制信号的操作替代OR控制信号的操作，逻辑操作可从{Row X AND Row Y}改变为{～RowX AND Row Y}(其中“～ROW X”指示与行X数据值的对立面，例如，NOT行X)且可从{Row X ORRow Y}改变为{～Row X OR Row Y}。举例来说，在涉及经反转数据值的AND操作期间，可断言ANDinv控制信号而非AND控制信号，且在涉及经反转数据值的OR操作期间，可断言ORInv控制信号而非OR控制信号。激活ORinv控制信号致使晶体管714-1导通且激活ANDinv控制信号致使晶体管714-2导通。在每一情形中，断言适当的经反转控制信号可使感测放大器翻转且致使最初存储于感测放大器706中的结果为使用经反转行X及真实行Y数据值的AND操作的结果或使用经反转行X及真实行Y数据值的OR操作的结果。一个数据值的真实或互补版本可在累加器中用于(举例来说)通过首先加载将被反转的数据值且其次加载将不被反转的数据值而执行逻辑操作(例如，AND、OR)。
在与上文关于使上文所描述的AND及OR操作的数据值反转所描述的方法类似的方法中，图7A中所展示的感测电路可通过将未经反转数据值置入到累加器的动态锁存器中且使用所述数据来使感测放大器706中的数据值反转而执行NOT(例如，反转)操作。如先前所提及，激活ORinv控制信号致使晶体管714-1导通，且激活ANDinv控制信号致使晶体管714-2导通。ORinv及/或ANDinv控制信号用于实施NOT函数，如下文进一步描述：
将行X复制到累加器中
对EQ撤销激活
开启行X
激发感测放大器(在此之后行X数据驻存于感测放大器中)
激活LOAD(感测放大器数据(行X)传送到累加器的节点S1及S2且动态地驻存于那里)
对LOAD撤销激活
激活ANDinv及ORinv(此将互补数据值置于数据线上)
此导致感测放大器中的数据值经反转(例如，使感测放大器锁存器翻转)
此操作使累加器中的数据未改变
关闭ANDinv及ORinv
关闭行X
预充电
以上伪码中所展示的“对EQ撤销激活”、“开启行X”、“激发感测放大器”、“激活LOAD”及“对LOAD撤销激活”指示与在用于AND操作及OR操作的伪码之前的上文所描述的用于“将行X复制到累加器中”初始操作阶段的伪码中的相同操作相同的功能性。然而，不是在将行X数据加载到感测放大器706中且复制到动态锁存器中之后关闭行X及预充电，而是可将累加器的动态锁存器中的数据值的互补版本置于数据线上且因此通过启用(例如，致使晶体管导通)及停用反相晶体管(例如，ANDinv及ORinv)而传送到感测放大器706。此导致感测放大器706从先前存储于感测放大器中的真实数据值翻转为存储于感测放大器中的互补数据值(例如，经反转数据值)。即，可通过激活及撤销激活ANDinv及ORinv而将累加器中的数据值的真实或互补版本传送到感测放大器。此操作使累加器中的数据未改变。
由于图7A中所展示的感测电路750最初将AND、OR及NOT逻辑操作的结果存储于感测放大器706中(例如，感测放大器节点上)，因此此类逻辑操作结果可容易地且迅速地传达到任一经启用行(在完成逻辑操作之后激活的任一行)及/或传达到计算组件731的次级锁存器中。还可通过在感测放大器706激发之前适当激发AND、OR、ANDinv及/或ORinv控制信号(及具有耦合到特定控制信号的栅极的对应晶体管的操作)而互换感测放大器706以及AND、OR及/或NOT逻辑操作的排序。
当以此方式执行逻辑操作时，感测放大器706可预种有来自累加器的动态锁存器的数据值以减少所利用的总电流，因为在累加器函数复制到感测放大器706时，感测放大器706未处于全轨电压(例如，供应电压或接地/参考电压)。关于经预种感测放大器706的操作序列将数据线中的一者驱迫到参考电压(从而使互补数据线处于VDD/2)或使互补数据线未改变。当感测放大器706激发时，感测放大器706将相应数据线拉到全轨。使用此操作序列将对经启用行中的数据重写。
可通过使用传统DRAM隔离(ISO)方案将两个相邻数据线互补对进行多路复用(“多路复用传输”)而完成SHIFT操作。根据本发明的实施例，移位电路723可用于使存储于耦合到特定互补数据线对的存储器单元中的数据值移位到对应于不同互补数据线对的感测电路750(例如，感测放大器706)(例如，例如对应于左或右邻近互补数据线对的感测放大器706)。如本文中所使用，感测放大器706对应于在隔离晶体管721-1及721-2导通时感测放大器耦合到的互补数据线对。SHIFT操作(向右或向左)不将行X数据值预复制到累加器中。使行X向右移位的操作可总结如下：
对Norm撤销激活且激活Shift
对EQ撤销激活
开启行X
激发感测放大器(在此之后经移位行X数据驻存于感测放大器中)
激活Norm且对Shift撤销激活
关闭行X
预充电
在以上伪码中，“对Norm撤销激活且激活Shift”指示：NORM控制信号变低，从而致使移位电路723的隔离晶体管721-1及721-2不导通(例如，隔离感测放大器与对应互补数据线对)。SHIFT控制信号变高，从而致使隔离晶体管721-3及721-4导通，借此将感测放大器706耦合到左邻近互补数据线对(例如，针对左邻近互补数据线对在非导通隔离晶体管721-1及721-2的存储器阵列侧上)。
在配置移位电路之后，以上伪码中所展示的“对EQ撤销激活”、“开启行X”及“激发感测放大器”指示与在用于AND操作及OR操作的伪码之前的上文所描述的用于“将行X复制到累加器中”初始操作阶段的伪码中的相同操作相同的功能性。在这些操作之后，耦合到左邻近互补数据线对的存储器单元的行X数据值向右移位且存储于感测放大器706中。
在以上伪码中，“激活Norm且对Shift撤销激活”指示：NORM控制信号变高，从而致使移位电路723的隔离晶体管721-1及721-2导通(例如，将感测放大器耦合到对应互补数据线对)，且SHIFT控制信号变低，从而致使隔离晶体管721-3及721-4不导通且隔离感测放大器706与左邻近互补数据线对(例如，针对左邻近互补数据线对在非导通隔离晶体管721-1及721-2的存储器阵列侧上)。由于行X仍在作用中，因此已向右移位的行X数据值通过隔离晶体管721-1及721-2传送到对应互补数据线对的行X。
在行X数据值向右移位到对应互补数据线对之后，停用选定行(例如，行X)，如以上伪码中的“关闭行X”所指示，此可通过存取晶体管关断而完成以将选定单元从对应数据线解耦。一旦关闭选定行且隔离存储器单元与数据线，便可将数据线预充电，如以上伪码中的“预充电”所指示。可通过平衡操作完成数据线的预充电，如上文所描述。
使行X向左移位的操作可总结如下：
激活Norm且对Shift撤销激活
对EQ撤销激活
开启行X
激发感测放大器(在此之后行X数据驻存于感测放大器中)
对Norm撤销激活且激活Shift
将感测放大器数据(向左移位的行X)传送到行X
关闭行X
预充电
在以上伪码中，“激活Norm且对Shift撤销激活”指示：NORM控制信号变高，从而致使移位电路723的隔离晶体管721-1及721-2导通，且SHIFT控制信号变低，从而致使隔离晶体管721-3及721-4不导通。此配置将感测放大器706耦合到对应互补数据线对且隔离感测放大器与右邻近互补数据线对。
在配置移位电路723之后，以上伪码中所展示的“对EQ撤销激活”、“开启行X”及“激发感测放大器”指示与在用于AND操作及OR操作的伪码之前的上文所描述的用于“将行X复制到累加器中”初始操作阶段的伪码中的相同操作相同的功能性。在这些操作之后，将耦合到对应于感测电路750的互补数据线对的存储器单元的行X数据值存储于感测放大器706中。
在以上伪码中，“对Norm撤销激活且激活Shift”指示：NORM控制信号变低，从而致使移位电路723的隔离晶体管721-1及721-2不导通(例如，隔离感测放大器与对应互补数据线对)，且SHIFT控制信号变高，从而致使隔离晶体管721-3及721-4导通，从而将感测放大器耦合到左邻近互补数据线对(例如，针对左邻近互补数据线对在非导通隔离晶体管721-1及721-2的存储器阵列侧上)。由于行X仍在作用中，因此已向左移位的行X数据值传送到左邻近互补数据线对的行X。
在行X数据值向左移位到左邻近互补数据线对之后，停用选定行(例如，行X)，如由“关闭行X”所指示，此可通过存取晶体管关断而完成以将选定单元从对应数据线解耦。一旦关闭选定行且隔离存储器单元与数据线，便可将数据线预充电，如以上伪码中的“预充电”所指示。可通过平衡操作完成数据线的预充电，如上文所描述。
图9是图解说明根据本发明的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。图9展示耦合到一对互补感测线905-1及905-2的感测放大器906，以及经由通过栅极907-1及907-2耦合到感测放大器906的计算组件931。通过栅极907-1及907-2的栅极可由可从逻辑操作选择逻辑913-5输出的逻辑操作选择逻辑信号PASS控制。图9展示标记为“A”的计算组件931及标记为“B”的感测放大器906以指示存储于计算组件931中的数据值是“A”数据值且存储于感测放大器906中的数据值是“B”数据值，如关于图10所图解说明的逻辑表中所展示。
图9中所图解说明的感测电路950包含逻辑操作选择逻辑913-5。在此实例中，逻辑913-5包括由逻辑操作选择逻辑信号PASS*控制的交换栅极942。逻辑操作选择逻辑913-5还包括四个逻辑选择晶体管：逻辑选择晶体管962，其耦合于交换晶体管942的栅极与TF信号控制线之间；逻辑选择晶体管952，其耦合于通过栅极907-1及907-2的栅极与TT信号控制线之间；逻辑选择晶体管954，其耦合于通过栅极907-1及907-2的栅极与FT信号控制线之间；及逻辑选择晶体管964，其耦合于交换晶体管942的栅极与FF信号控制线之间。逻辑选择晶体管962及952的栅极通过隔离晶体管950-1(具有耦合到ISO信号控制线的栅极)耦合到真实感测线(例如，905-1)，且逻辑选择晶体管964及954的栅极通过隔离晶体管950-2(也具有耦合到ISO信号控制线的栅极)耦合到互补感测线(例如，905-2)。
逻辑选择晶体管952及954分别类似于如图7A中所展示的晶体管707-1(耦合到AND信号控制线)及晶体管707-2(耦合到OR信号控制线)而布置。逻辑选择晶体管952及954的操作基于在断言ISO信号时TT及FT选择信号的状态及相应互补感测线上的数据值而是类似的。逻辑选择晶体管962及964还以类似于交换晶体管942的控制连续性的方式操作。即，为开启(OPEN，例如，接通)交换晶体管942，在真实感测线上的数据值为“1”的情况下激活TF控制信号(例如，为高)，或在互补感测线上的数据值为“1”的情况下激活FF控制信号(例如，为高)。如果对应感测线(例如，特定逻辑选择晶体管的栅极耦合到的感测线)上的相应控制信号或数据值并非高的，那么交换晶体管942将不由特定逻辑选择晶体管开启。
PASS*控制信号未必与PASS控制信号互补。例如，可能同时激活PASS及PASS*控制信号两者或对所述两者撤销激活。然而，同时激活PASS及PASS*控制信号两者使互补感测线对短接在一起，此可为待避免的破坏性配置。图10中所图解说明的逻辑表中总结图9中所图解说明的感测电路的逻辑操作结果。
图10是图解说明根据本发明的若干个实施例的可由图9中所展示的感测电路实施的可选择逻辑操作结果的逻辑表。四个逻辑选择控制信号(例如，TF、TT、FT及FF)连同存在于互补感测线上的特定数据值可用于选择多个逻辑操作中的一者来实施涉及存储于感测放大器906及计算组件931中的开始数据值。所述四个控制信号连同存在于互补感测线上的特定数据值控制通过栅极907-1及907-2以及交换晶体管942的连续性，此又在激发之前/之后影响计算组件931及/或感测放大器906中的数据值。选择性地控制交换晶体管942的连续性的能力促进实施涉及反转数据值(例如，反转操作数及/或反转结果)的逻辑操作以及其它。
图10中所图解说明的逻辑表展示1044处的栏A中所展示的存储于计算组件931中的开始数据值及1045处的栏B中所展示的存储于感测放大器906中的开始数据值。图10的逻辑表中的其它3个顶部栏标题(未开启(NOT OPEN)、开启真实(OPEN TRUE)及开启反转(OPENINVERT))是指通过栅极907-1及907-2以及交换晶体管942的连续性，通过栅极907-1及907-2以及交换晶体管942可分别取决于在断言ISO控制信号时四个逻辑选择控制信号(例如，TF、TT、FT及FF)的状态连同存在于互补感测线对905-1及905-2上的特定数据值而经控制为开启或关闭。“未开启”栏对应于通过栅极907-1及907-2以及交换晶体管942两者均处于非导通状况中，“开启真实”对应于通过栅极907-1及907-2处于导通状况中，且“开启反转”对应于交换晶体管942处于导通状况中。图10的逻辑表中未反映对应于通过栅极907-1及907-2以及交换晶体管942两者均处于导通状况中的配置，因为此配置导致感测线短接在一起。
经由对通过栅极907-1及907-2以及交换晶体管942的连续性的选择性控制，图10的逻辑表的上部部分的第一组两行的三个栏中的每一者可与在第一组下面的第二组两行的三个栏中的每一者组合以提供对应于九个不同逻辑操作的3×3＝9个不同结果组合，如由1075处所展示的各种连接路径所指示。图10中所图解说明的逻辑表中总结可由感测电路950实施的九个不同可选择逻辑操作。
图10中所图解说明的逻辑表的下部部分的栏展示包含逻辑选择控制信号的状态的标题1080。举例来说，第一逻辑选择控制信号的状态提供于行1076中，第二逻辑选择控制信号的状态提供于行1077中，第三逻辑选择控制信号的状态提供于行1078中，且第四逻辑选择控制信号的状态提供于行1079中。行1047中总结对应于结果的特定逻辑操作。
如此，图9中所展示的感测电路可用于执行如图10中所展示的各种逻辑操作。举例来说，根据本发明的若干个实施例，可操作感测电路950以执行与将存储器中的数据模式进行比较相关联的各种逻辑操作(例如，AND及OR逻辑操作)。
尽管本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的一或多个实施例的更改或变化。应理解，已以说明性方式而非限定性方式做出以上描述。在审阅以上描述后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一或多个实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的一或多个实施例的范围应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定。
在前述具体实施方式中，出于简化本发明的目的，将一些特征一起集合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如以下权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种用于奇偶确定的方法，其包括：
经由在不经由输入/输出I/O线(234、466、634-1、634-2)传送来自阵列(130；430)的数据的情况下确定的奇偶值来保护存储于耦合到所述阵列的感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的相应若干个存储器单元(203-1到203-25、303-1到303-22)中的若干个数据值，所述奇偶值对应于所述若干个数据值；
将所述奇偶值存储于耦合到所述感测线的另一存储器单元(203-1到203-25、303-1到303-22)中；
响应于经更新数据被写入到所述若干个存储器单元(203-1到203-25、303-1到303-22)中的特定存储器单元而更新所述奇偶值，其中更新所述奇偶值包含：从所述奇偶值确定移除存储于所述特定存储器单元(203-1到203-25、303-1到303-22)中的所述数据值；
其中从所述奇偶值确定移除存储于所述特定存储器单元(203-1到203-25、303-1到303-22)中的所述数据值包括：
感测存储于所述特定存储器单元中的所述数据值；
对存储于所述特定存储器单元中的所述数据值及所述奇偶值执行XOR操作以获得经更新奇偶值；及
将所述经更新奇偶值存储于所述另一存储器单元(203-1到203-25、303-1到303-22)中；及
响应于所述经更新数据被写入到所述特定存储器单元(203-1到203-25、303-1到303-22)，通过以下操作而包含所述经更新数据对所述经更新奇偶值的影响：
对所述经更新数据及所述经更新奇偶值执行XOR操作以获得新更新的奇偶值；及
将所述新更新的奇偶值存储于所述另一存储器单元(203-1到203-25、303-1到303-22)中。
2.根据权利要求1所述的方法，其中保护所述若干个数据值包括：使用感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)对存储于所述相应若干个存储器单元(203-1到203-25、303-1到303-22)中的所述若干个数据值执行互斥或XOR操作以确定所述奇偶值。
3.根据权利要求2所述的方法，其中在不经由I/O线(234、466、634-1、634-2)传送来自所述阵列的数据的情况下执行所述XOR操作包括：在不执行感测线地址存取的情况下执行所述XOR操作。
4.根据权利要求1到3中任一权利要求所述的方法，其进一步包括在计算事务期间延迟向所述相应若干个存储器单元(203-1到203-25、303-1到303-22)写入直到所述计算事务已完成为止。
5.根据权利要求1到3中任一权利要求所述的方法，其进一步包括恢复存储于所述相应若干个存储器单元(203-1到203-25、303-1到303-22)中的特定存储器单元中的被确定为含有错误的数据。
6.根据权利要求5所述的方法，其中恢复存储于所述特定存储器单元(203-1到203-25、303-1到303-22)中的数据进一步包括对所述特定存储单元之外的所述相应若干个存储器单元中存储的数据值及所述奇偶值执行附加的XOR操作。
7.根据权利要求6所述的方法，其中恢复存储于所述特定存储器单元(203-1到203-25、303-1到303-22)中的数据进一步包括将来自所述附加XOR操作的结果值存储于所述特定存储器单元中。
8.根据权利要求5所述的方法，其中恢复存储于所述特定存储器单元(203-1到203-25、303-1到303-22)中的数据进一步包括：在计算事务期间检测所述错误且在重新开始所述计算事务之前恢复所述数据。
9.根据权利要求2所述的方法，其中执行XOR操作包括：
对存储于耦合到所述若干个存储器单元的第一存取线的存储器单元中的数据值及存储于耦合到第二存取线的所述若干个存储器单元中的存储器单元中的数据值执行第一XOR操作；及
对所述第一XOR操作的结果值及存储于耦合到所述若干存储器单元的第三存取线的存储器单元中的数据值执行第二XOR操作。
10.根据权利要求9所述的方法，其包括对来自先前的XOR操作的先前的结果值及存储于耦合到后续存取线的后续存储器中的后续数据值执行后续相应的XOR操作。
11.一种用于奇偶确定的设备，其包括：
存储器单元阵列(130；430)，其包括多个感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)，每一感测线耦合到对应感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)且具有耦合到其的若干个存储器单元(203-1到203-25、303-1到303-22)，其中所述若干个存储器单元中的每一者耦合到相应若干个存取线(204-1到204-5、304-1到304-5、704-Y、704-X)中的一者；且
其中所述感测电路可操作以：
在不经由输入/输出I/O线(234、466、634-1、634-2)传送来自所述阵列的数据的情况下，在逐感测线基础上，对存储于耦合到特定感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的所述若干个存储器单元中的数据值执行若干个互斥或XOR操作，以确定对应于存储于所述相应多个感测线的所述存储器单元中的所述数据的奇偶值；及
将经确定的所述奇偶值存储于耦合到所述相应感测线的额外存储器单元(203-1到203-25、303-1到303-22)中。
12.根据权利要求11所述的设备，其中所述设备包含经配置以将控制信号提供到所述感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)以执行所述若干个XOR操作的控制器(140)。
13.根据权利要求12所述的设备，其中对应于所述相应多个感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的所述感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)各自包括感测放大器(206-1到206-U、406、606、706)及计算组件(231-1到231-X、331-1、331-2、406、431、731)，且其中所述多个感测线各自具有也耦合到所述对应感测放大器且耦合到所述对应计算组件的对应互补感测线。
14.根据权利要求11所述的设备，其中耦合到所述相应感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的所述额外存储器单元(203-1到203-25、303-1到303-22)耦合到同一存取线(204-1到204-5、304-1到304-5、704-Y、704-X)。
15.根据权利要求11到14中任一权利要求所述的设备，其中所述感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)经操作以：
对所述数据值执行第一AND操作；
对所述数据值执行反转操作；
对所述数据值执行OR操作；及
对来自所述第一AND操作的结果及来自所述OR操作的结果执行第二AND操作。
16.一种用于奇偶确定的设备，其包括：
阵列(130；430)，其将数据存储于耦合到感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的若干个存储器单元(203-1到203-25、303-1到303-22)中的每一者中；
感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)，其耦合到所述感测线且可操作以：
在不启用对应于所述感测电路的解码线(210-1到210-W)的情况下，对存储于第一存储器单元中的数据值及存储于所述若干个存储器单元(203-1到203-25、303-1到303-22)中的第二存储器单元中的数据值执行XOR操作，从而产生第一结果值；及
在不启用所述解码线的情况下，对所述第一结果值及存储于所述若干个存储器单元(203-1到203-25、303-1到303-22)中的第三存储器单元中的数据值执行XOR操作，从而产生第二结果值。
17.根据权利要求16所述的设备，其中所述感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)可操作以：在不启用所述解码线(210-1到210-W)的情况下，对来自先前XOR操作的结果值及存储于所述若干个存储器单元(203-1到203-25、303-1到303-22)中的其余存储器单元中的数据值执行若干个后续XOR操作。
18.根据权利要求16所述的设备，其中所述感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)可操作以重复执行XOR操作直到已经对耦合到所述感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的所述若干个存储器单元(203-1到203-25、303-1到303-22)中的每一者执行了相应XOR操作为止；且
其中来自所述XOR操作的XOR输出值是对应于存储于所述若干个存储器单元(203-1到203-25、303-1到303-22)中的所述数据值的奇偶值。
19.根据权利要求16到18中任一权利要求所述的设备，其中所述设备包括经配置以在检测到错误时导致回退到存储于所述若干个存储器单元(203-1到203-25、303-1到303-22)中的所述数据值的先前状态的控制器(140)。
20.一种用于奇偶确定的设备，其包括：
存储器单元阵列(130；430)，其将数据存储于耦合到感测线(205-1到205-S、305-1、305-2、405-1、405-2、605-1、605-2、705-1、705-2)的若干个存储器单元(203-1到203-25、303-1到303-22)中的每一者中；
感测电路(150、206-1到206-U、231-1到231-X、331-1、331-2、406、431、750)，其耦合到所述阵列且可操作以：
在不激活解码信号(633)的情况下对存储于所述若干个存储器单元中的每一者中的所述数据执行XOR操作，其中所述XOR操作包含：
对存储于耦合到所述感测线的第一存储器单元(203-1到203-25、303-1到303-22)及第二存储器单元(203-1到203-25、303-1到303-22)中的数据值执行NAND操作；
对所述数据值执行OR操作；及
对所述NAND操作的结果及所述OR操作的结果执行AND操作；
基于所述AND操作的结果而确定对应于所述数据的奇偶值；及
将经确定的所述奇偶值存储于耦合到所述感测线的额外存储器单元(203-1到203-25、303-1到303-22)中。
CN201580030036.7A 2014-06-05 2015-06-02 使用感测电路进行奇偶确定的设备及方法 Active CN107077400B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462008035P 2014-06-05 2014-06-05
US62/008,035 2014-06-05
US14/713,724 US9704540B2 (en) 2014-06-05 2015-05-15 Apparatuses and methods for parity determination using sensing circuitry
US14/713,724 2015-05-15
PCT/US2015/033651 WO2015187606A2 (en) 2014-06-05 2015-06-02 Apparatuses and methods for parity determination using sensing circuitry

Publications (2)

Publication Number Publication Date
CN107077400A CN107077400A (zh) 2017-08-18
CN107077400B true CN107077400B (zh) 2020-04-07

Family

ID=54767554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580030036.7A Active CN107077400B (zh) 2014-06-05 2015-06-02 使用感测电路进行奇偶确定的设备及方法

Country Status (5)

Country Link
US (3) US9704540B2 (zh)
KR (1) KR101918865B1 (zh)
CN (1) CN107077400B (zh)
TW (1) TWI609369B (zh)
WO (1) WO2015187606A2 (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8971124B1 (en) * 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9704540B2 (en) * 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
WO2016144726A1 (en) 2015-03-12 2016-09-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US10599518B2 (en) 2015-12-31 2020-03-24 Texas Instruments Incorporated Protecting data memory in a signal processing system
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) * 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10490238B2 (en) * 2017-06-29 2019-11-26 SK Hynix Inc. Serializer and memory device including the same
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
JP6890557B2 (ja) * 2018-01-17 2021-06-18 株式会社日立製作所 分析モデル作成システム、プログラミング装置および分析モデル作成方法
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
KR102368962B1 (ko) * 2019-03-22 2022-03-03 국민대학교산학협력단 멤리스터 어레이 회로를 제어하기 위한 게이트 회로를 포함하는 뉴럴 네트워크 시스템
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11270756B2 (en) * 2019-08-28 2022-03-08 Micron Technology, Inc. Row hammer mitigation
US11693657B2 (en) 2019-09-05 2023-07-04 Micron Technology, Inc. Methods for performing fused-multiply-add operations on serially allocated data within a processing-in-memory capable memory device, and related memory devices and systems
US11934824B2 (en) 2019-09-05 2024-03-19 Micron Technology, Inc. Methods for performing processing-in-memory operations, and related memory devices and systems
US11829729B2 (en) 2019-09-05 2023-11-28 Micron Technology, Inc. Spatiotemporal fused-multiply-add, and related systems, methods and devices
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11537861B2 (en) 2020-06-23 2022-12-27 Micron Technology, Inc. Methods of performing processing-in-memory operations, and related devices and systems
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
JP2022051347A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置およびその制御方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710935A (en) * 1986-04-04 1987-12-01 Unisys Corporation Parity detection system for wide bus circuitry
US5671239A (en) * 1993-09-20 1997-09-23 Fujitsu Limited Semiconductor memory of xN type having error correcting circuit by parity
CN101243416A (zh) * 2005-08-08 2008-08-13 罗伯特·博世有限公司 在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法
CN101842844A (zh) * 2007-10-31 2010-09-22 美光科技公司 非易失性多级存储器单元
CN101842845A (zh) * 2007-10-31 2010-09-22 美光科技公司 存储器单元编程
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取

Family Cites Families (274)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
US5276643A (en) 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
DE3886742D1 (de) 1988-08-11 1994-02-10 Siemens Ag Integrierte Halbleiterschaltung mit einem Speicherbereich.
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
JP2664236B2 (ja) * 1989-02-01 1997-10-15 富士通株式会社 半導体記憶装置
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc., Dallas Verteilter Verarbeitungsspeicher
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
JP2663838B2 (ja) 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP2669303B2 (ja) * 1993-08-03 1997-10-27 日本電気株式会社 ビットエラー訂正機能付き半導体メモリ
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH0831168A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体記憶装置
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
US5724366A (en) 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
JP2817836B2 (ja) 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5991785A (en) 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
WO2001057875A1 (fr) 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
WO2001065359A2 (en) 2000-02-29 2001-09-07 Peter Petrov Method and apparatus for building a memory image
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
KR100869870B1 (ko) 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
US7302582B2 (en) 2000-08-21 2007-11-27 United States Postal Service Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
US6304477B1 (en) 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
JP3860436B2 (ja) * 2001-07-09 2006-12-20 富士通株式会社 半導体記憶装置
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
AU2003221680A1 (en) 2002-04-09 2003-10-27 The Research Foundation Of State University Of New York Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US7010741B2 (en) * 2002-10-29 2006-03-07 Mosaid Technologies Method and circuit for error correction in CAM cells
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
KR100546307B1 (ko) 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7454451B2 (en) 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US7447720B2 (en) 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US7574466B2 (en) 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
ATE366985T1 (de) 2003-09-04 2007-08-15 Koninkl Philips Electronics Nv Integrierte schaltung und verfahren zum cache- umabbilden
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
JP4704078B2 (ja) * 2004-12-20 2011-06-15 富士通セミコンダクター株式会社 半導体メモリ
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
US8156299B2 (en) 2007-10-19 2012-04-10 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
JP2009117003A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 不揮発性メモリ装置のデータ読み出し方法
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8555037B2 (en) 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8417921B2 (en) 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8259509B2 (en) 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
KR101596283B1 (ko) 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
US8806300B2 (en) * 2009-05-25 2014-08-12 Hitachi, Ltd. Storage subsystem
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
US9076527B2 (en) 2009-07-16 2015-07-07 Mikamonu Group Ltd. Charge sharing in a TCAM array
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
JP5002632B2 (ja) * 2009-09-25 2012-08-15 株式会社東芝 不揮発性半導体記憶装置
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
WO2011048522A2 (en) 2009-10-21 2011-04-28 Zikbit Ltd. Neighborhood operations for parallel processing
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US8650232B2 (en) 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
WO2011137189A1 (en) 2010-04-27 2011-11-03 Cornell Research Foundation System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
US9165023B2 (en) 2011-01-31 2015-10-20 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
CN103907157B (zh) 2011-10-28 2017-10-17 慧与发展有限责任合伙企业 进行行移位的可移位存储器
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
US9665371B2 (en) 2011-11-30 2017-05-30 Intel Corporation Providing vector horizontal compare functionality within a vector register
WO2013095592A1 (en) 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for vector compute and accumulate
KR20130072869A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
JP2014175033A (ja) * 2013-03-12 2014-09-22 Toshiba Corp 半導体記憶装置
JP2014186777A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体記憶装置
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US10838865B2 (en) 2014-05-08 2020-11-17 Micron Technology, Inc. Stacked memory device system interconnect directory-based cache coherence methodology
WO2015171905A1 (en) 2014-05-08 2015-11-12 Micron Technology, Inc. In-memory lightweight coherency
US9704540B2 (en) * 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9455020B2 (en) * 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710935A (en) * 1986-04-04 1987-12-01 Unisys Corporation Parity detection system for wide bus circuitry
US5671239A (en) * 1993-09-20 1997-09-23 Fujitsu Limited Semiconductor memory of xN type having error correcting circuit by parity
CN101243416A (zh) * 2005-08-08 2008-08-13 罗伯特·博世有限公司 在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法
CN101842844A (zh) * 2007-10-31 2010-09-22 美光科技公司 非易失性多级存储器单元
CN101842845A (zh) * 2007-10-31 2010-09-22 美光科技公司 存储器单元编程
CN101868829A (zh) * 2007-11-21 2010-10-20 美光科技公司 用于m位存储器单元的m+n位编程和m+l位读取

Also Published As

Publication number Publication date
TWI609369B (zh) 2017-12-21
US20150357007A1 (en) 2015-12-10
WO2015187606A3 (en) 2017-05-04
US20190221243A1 (en) 2019-07-18
US10839867B2 (en) 2020-11-17
KR101918865B1 (ko) 2019-02-11
US9704540B2 (en) 2017-07-11
KR20170024605A (ko) 2017-03-07
CN107077400A (zh) 2017-08-18
US10249350B2 (en) 2019-04-02
WO2015187606A2 (en) 2015-12-10
TW201612906A (en) 2016-04-01
US20170301377A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN107077400B (zh) 使用感测电路进行奇偶确定的设备及方法
US11120850B2 (en) Performing logical operations using sensing circuitry
US10734038B2 (en) Apparatuses and methods for performing logical operations using sensing circuitry
US11355178B2 (en) Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US10453499B2 (en) Apparatuses and methods for performing an in-place inversion using sensing circuitry
US10236037B2 (en) Data transfer in sensing components
TWI557740B (zh) 用以比較記憶體中資料圖案之裝置及方法
TWI567734B (zh) 記憶體裝置及用於操作該記憶體裝置之方法
US9898252B2 (en) Multiplication operations in memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant