CN107068197B - 调适存储器系统中的字线脉冲宽度 - Google Patents
调适存储器系统中的字线脉冲宽度 Download PDFInfo
- Publication number
- CN107068197B CN107068197B CN201610962503.6A CN201610962503A CN107068197B CN 107068197 B CN107068197 B CN 107068197B CN 201610962503 A CN201610962503 A CN 201610962503A CN 107068197 B CN107068197 B CN 107068197B
- Authority
- CN
- China
- Prior art keywords
- pulse width
- memory
- pulse
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 56
- 230000015654 memory Effects 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 230000008672 reprogramming Effects 0.000 claims description 18
- 230000001965 increasing effect Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 abstract description 48
- 238000013461 design Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 210000001367 artery Anatomy 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 7
- 210000003462 vein Anatomy 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000003079 width control Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010845 search algorithm Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Abstract
本发明涉及调适存储器系统中的字线脉冲宽度。本发明揭示用于调适存储器系统中使用的字线(WL)脉冲宽度的系统、电路和方法。本发明的一个实施例针对一种包括存储器系统的设备。所述存储器系统包括：存储器，其根据具有相关联WL脉冲宽度的字线(WL)脉冲操作；内建自测(BIST)单元，其与所述存储器介接，所述BIST单元经配置以运行所述存储器的内部功能性的自测，并提供指示所述存储器通过还是未通过所述自测的信号；以及自适应WL控制电路，其与所述BIST单元和所述存储器介接，所述自适应WL控制电路经配置以基于所述BIST单元提供的所述信号而调节所述存储器的所述WL脉冲宽度。
Description
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2008年12月15日、申请号为200880125490.0、发明名称为“调适存储器系统中的字线脉冲宽度”的发明专利申请案。
依据35 U.S.C.§119主张优先权
本专利申请案主张2007年12月17日申请的标题为“用于调适存储器系统中的字线脉冲宽度的设备和方法(APPARATUS AND METHOD FOR ADAPTING WORD LINE PULSE WIDTHSIN MEMORY SYSTEMS)”的第61/014,257号临时申请案的优先权，所述临时申请案转让给本受让人并以引用的方式明确地并入本文中。
技术领域
本发明的实施例涉及存储器系统。更明确地说，本发明的实施例涉及调适存储器系统中使用的字线脉冲宽度。
背景技术
随着CMOS技术持续缩放到较小尺寸，归因于工艺控制限制以及基本物理限制的工艺变化趋于增加。例如内嵌式SRAM等内嵌式存储器由于侵入性设计规则及其与其它数字逻辑相比较小的大小而尤其容易受到较大工艺变化的影响。为了应对工艺变化的此较大增加，存储器电路设计者通常使用过于保守的设计方法以便实现高参数和功能良率。
举例来说，设计者可通过设计特定集成电路(IC)以在较广的工艺变化范围(包含局部(每一IC内)和全局(IC之间)变化两者)内起作用来针对良率折衷性能(例如，速度)和/或功率消耗。这导致所生产的较大百分比的IC可操作(即，增加的良率)，但性能和/或功率消耗的牺牲在未经历完全范围的工艺变化的那些IC中可能较大。归因于工艺变化的统计性质，经历较大性能和/或功率消耗降级的IC的实际数目可能相当高。
图1是说明根据字线(WL)脉冲读取/写入数据的常规存储器系统100的示意图。存储器系统100包含存储器110、内建自测(BIST)电路120，和脉冲宽度设定模块130。BIST 120测试存储器110的内部功能性的全部或一部分。脉冲宽度设定模块130设定WL脉冲宽度以用于存储器110中的读取/写入循环。脉冲宽度设定模块130可从系统控制器等接收指示所需WL脉冲宽度的外部n位代码。
如此项技术中众所周知，WL脉冲宽度确定每一读取或写入操作完成所需的时间长度，其直接影响所述存储器的性能和功率消耗两者。一般来说，增加的WL脉冲宽度确保较准确的读取/写入操作，但操作较缓慢且需要较多功率。相比之下，减小的WL脉冲宽度可能较不准确(尤其在较广的工艺变化范围内)，但可较快地操作且需要较少功率。因此，设定所需WL脉冲宽度经常是存储器性能与良率之间的设计折衷。
当生产实施存储器系统100的一批IC时，用于优化存储器性能并增加良率的常规制造后技术之一是使用后硅(post-silicon)数字调整。通常，用于控制WL脉冲宽度的外部数字代码(WL脉冲宽度代码)经设定以实现针对某一存储器的目标良率。对存储器的较大样本执行测量，且针对不同WL脉冲宽度确定良率。基于目标良率确定最佳WL脉冲宽度，且其对于所有存储器为固定的。
此方法具有若干限制。一个限制是WL脉冲宽度对于基于极端工艺变化的所有IC是固定的。如上文所论述，许多(如果不是大部分)IC不经历此类极端工艺变化。因此，较大性能损失和额外功率消耗可影响大部分所生产的IC。另一限制是需要较大测试时间来测量准确确定针对给定目标良率的最佳WL脉冲宽度的值所需的较大样本大小。
发明内容
本发明的示范性实施例针对用于调适存储器系统中使用的WL脉冲宽度的系统、电路和方法。
本发明的一个实施例针对一种包括存储器系统的设备。所述存储器系统包括：存储器，其根据具有相关联WL脉冲宽度的字线(WL)脉冲操作；内建自测(BIST)单元，其与存储器介接，所述BIST单元经配置以运行所述存储器的内部功能性的自测，并提供指示所述存储器通过还是未通过所述自测的信号；以及自适应WL控制电路，其与所述BIST单元和所述存储器介接，所述自适应WL控制电路经配置以基于所述BIST单元提供的所述信号而调节所述存储器的所述WL脉冲宽度。
本发明的另一实施例针对一种调节存储器系统中的字线(WL)脉冲宽度的方法，所述存储器系统包含根据WL脉冲操作的存储器。所述方法包括：对存储器系统执行自测以测试当前WL脉冲宽度下存储器的内部功能性；以及使用芯片上自适应WL控制电路基于自测的结果调节存储器的WL脉冲宽度。
本发明的另一实施例针对一种用于调节存储器系统中的字线(WL)脉冲宽度的设备，所述存储器系统包含根据WL脉冲操作的存储器。所述设备包括：用于对存储器系统执行自测以测试当前WL脉冲宽度下存储器的内部功能性的装置；以及用于基于自测的结果调节存储器的WL脉冲宽度的芯片上装置。
本发明的另一实施例针对一种计算机可读媒体，其包含可由处理器执行以调节存储器系统中的字线(WL)脉冲宽度的指令集，所述存储器系统包含根据WL脉冲操作的存储器。所述计算机可读媒体包括：第一指令集，其可由处理器执行以对存储器系统执行自测以测试当前WL脉冲宽度下存储器的内部功能性；以及第二指令集，其可由处理器执行以基于自测的结果调节存储器的WL脉冲宽度。
附图说明
呈现附图以辅助描述本发明的实施例，且附图仅为了说明实施例而非对其的限制而提供。
图1是说明根据字线(WL)脉冲读取/写入数据的常规存储器系统的示意图。
图2说明存储器系统。
图3是说明自适应WL控制回路的操作的流程图。
图4说明使用n位计数器的图2的脉冲宽度控制器的实例实施方案。
图5展示无线通信系统中的无线通信装置的设计的框图。
具体实施方式
在针对本发明的特定实施例的以下描述和相关图式中揭示本发明的实施例的各方面。可在不脱离本发明的范围的情况下设计出替代实施例。另外，本发明的众所周知的元件将不详细描述或将省略以免混淆本发明的相关细节。
本文中使用词语“示范性”来表示“充当一实例、例子或说明”。本文描述为“示范性”的任何实施例不必解释为与其它实施例相比为优选或有利的。同样，术语“本发明的实施例”不要求本发明的所有实施例均包含所论述的特征、优点或操作模式。
如背景技术中所论述，优化一批给定集成电路(IC)中的存储器系统的字线(WL)脉冲宽度的常规方法通过折衷个别IC中的性能和/或功率消耗以增加总体良率而虑及较广的工艺变化范围。然而，此方法通常对于IC中的许多(如果不是大部分)存储器系统来说过于保守。为了增加性能和减少功率消耗，同时仍维持且潜在地增加总体良率，本发明的实施例个别地针对每一IC调节WL脉冲宽度。尽管常规方法基于针对IC群组的平均测量值将每一IC中的WL脉冲宽度限制为保守值，但本发明的实施例允许WL脉冲宽度个别地适应每一IC以便鉴于所述IC所经历的实际工艺变化而优化性能和功率消耗。
图2说明根据本发明实施例的存储器系统200。存储器系统200包含存储器210、内建自测(BIST)电路220和脉冲宽度设定模块230，与背景技术中描述的常规存储器100类似。然而，存储器系统200添加了自适应WL脉冲控制模块240、脉冲宽度控制器250、解码器260和代码重编程模块270，其与预先存在的常规存储器系统基础结构(包含存储器210、BIST 220和脉冲宽度设定模块230)介接以形成自适应WL控制回路280，所述自适应WL控制回路280个别地控制一个或一个以上IC中的每一存储器的WL脉冲宽度，如下文将更详细描述。
自适应WL脉冲控制模块240使用一系列控制信号直接与BIST 220、脉冲宽度控制器250和代码重编程模块270介接。如图2中所说明，自适应WL脉冲控制模块240从系统控制器等(未图示)接收load_code信号、启用信号和CLK信号。load_code信号指示将载入初始WL脉冲宽度代码。启用信号指令自适应WL脉冲控制模块240开始最佳WL脉冲宽度确定程序。CLK信号简单地向自适应WL脉冲控制模块240提供系统时钟。
自适应WL脉冲控制模块240将en_bist信号发送到BIST 220，指令BIST 220对存储器210执行自测。en_bist可简单地实施为单一位，其中例如“1”指令BIST 220执行自测且“0”指令BIST 220不执行自测，或通过使用更精细的方案。作为响应，BIST 220将通过(pass)信号和完成(done)信号发送到自适应WL脉冲控制模块240。通过信号指示存储器210是否通过自测(即，存储器210令人满意地操作)或存储器210是否未通过自测(即，存储器210不令人满意地操作)。通过信号可简单地实施为单一位，其中例如“1”指示“通过”且“0”指示“未通过”，或通过使用更精细的方案。完成信号指示BIST 220已完成对存储器210执行自测。完成信号可简单地实施为单一位，其中例如“1”指示自测完成且“0”指示自测未完成，或通过使用更精细的方案。
自适应WL脉冲控制模块240通过发送载入信号和向上/向下信号而与脉冲宽度控制器250通信。载入信号指令脉冲宽度控制器250载入初始WL脉冲宽度代码。初始WL脉冲宽度代码可由例如系统控制器提供到脉冲宽度控制器250。可确定初始WL脉冲宽度代码值。因为初始WL脉冲宽度代码可指示可能不是初始最佳(即，太大或太小)的WL脉冲宽度，所以向上/向下信号指示脉冲宽度控制器250从初始值增加或减小WL脉冲宽度代码。向上/向下信号可简单地实施为单一位，其中例如“1”指令脉冲宽度控制器250增加WL脉冲宽度代码值且“0”指令脉冲宽度控制器250减小WL脉冲宽度代码值，或通过使用更精细的方案。另外，自适应WL脉冲控制模块240还向脉冲宽度控制器250提供时钟clk_cout信号。clk_cout信号可为例如CLK信号的经降频转换版本，以促进脉冲宽度控制器250递增或递减WL脉冲宽度代码。
自适应WL脉冲控制模块240还从脉冲宽度控制器250接收超载信号，其指示WL脉冲宽度代码是否已增加到其最大值或减小到其最小值。超载信号可简单地实施为单一位，其中例如“1”指示已达到最大值或最小值且“0”指示未达到最大值或最小值，或通过使用更精细的方案，例如两位信号，其中“10”指示已达到最大值，“01”指示已达到最小值，且“00”指示未达到最大值或最小值。
当已选择最终代码时，脉冲宽度控制器250将所述最终代码输出到代码重编程模块270，且自适应WL脉冲控制模块240将write_code信号发送到代码重编程模块270，指令代码重编程模块270将经优化最终WL脉冲宽度代码编程到其中所含的存储器中。write_code可简单地实施为单一位，其中例如“1”指令代码重编程模块270对最终代码进行编程且“0”指令代码重编程模块270不对最终代码进行编程，或通过使用更精细的方案。代码重编程模块270允许存储器系统100的动态实时重编程，且允许经优化最终WL脉冲宽度代码的永久存储。在一些应用中，代码重编程模块270中的存储器可为能够无限期地存储经优化最终WL脉冲代码的非易失性存储器。举例来说，代码重编程模块270可以eFUSE存储器或任何其它众所周知的可编程非易失性存储来实施。然而，在其可应用的其它应用中，可使用易失性存储器并且可能需要每当对IC加电时优化WL脉冲代码。
解码器260在WL脉冲宽度确定期间从脉冲宽度控制器250或一旦已最终确定WL脉冲宽度代码则从代码重编程模块270接收WL脉冲宽度代码。因为WL脉冲宽度代码可不必具有与实际WL脉冲宽度的单调关系，所以解码器260用于映射或解码每一WL脉冲宽度代码，使得从脉冲宽度设定模块230输出的WL脉冲宽度相对于预先解码的WL脉冲宽度代码单调地增加/减小。脉冲宽度设定模块230又设定用于从存储器210读取或向存储器210写入的WL脉冲宽度。
所属领域的一般技术人员将了解，解码器260允许自适应WL控制回路280搜索潜在WL脉冲宽度代码以获得经优化代码，而不跟踪已通过在单一增加/减小方向上搜索而搜索到哪些代码。然而，解码器260的使用不希望限制本发明的各种实施例的范围，本发明的各种实施例可替代地使用存储器等来跟踪已测试哪些代码。
图3是说明根据本发明的实施例的自适应WL控制回路的操作的流程图。现将在下文中参看图2和3且参考上文描述的控制信号来描述优化存储器系统200的WL脉冲宽度的操作。
根据本发明的实施例，每一IC独立地设定其自身的WL脉冲宽度。这可例如在初始加电时或每当需要时进行。举例来说，众所周知的寿命相依存储器降级效应(例如，热载流子效应、负偏压温度不稳定性(NBTI)效应等)可减小存储器随时间的性能。因此，可能需要不仅初始地而且在鉴于降级的IC特性优化存储器操作之后调节根据本发明的实施例的存储器的WL脉冲宽度。
一旦系统控制器使用启用信号启用自适应WL控制回路280，其就使用load_code信号指令自适应WL脉冲控制模块240载入初始WL脉冲宽度代码。自适应WL脉冲控制模块240又使用载入信号指令脉冲宽度控制器250载入初始WL脉冲宽度代码。脉冲宽度控制器250将初始WL脉冲宽度代码输出到解码器260，解码器260随后经由脉冲宽度设定模块230将WL脉冲宽度设定为初始值。
一旦设定WL脉冲宽度，自适应WL脉冲控制模块240就使用en_bist信号指令BIST220对存储器210执行自测(框310)。BIST 220执行自测且使用完成信号向自适应WL脉冲控制模块240指示完成。BIST 220还使用通过信号将自测的结果传递到自适应WL脉冲控制模块240(框320)。
如果通过信号指示通过，那么IC至少满足最小设计规格。因此，自适应WL脉冲控制模块240将试图增加此特定IC的性能且减小其功率消耗。为此，自适应WL脉冲控制模块240进入优化模式(框群组330)。在此模式中，自适应WL脉冲控制模块240使用向上/向下信号指令脉冲宽度控制器250减小WL脉冲宽度代码(框332)。减小WL脉冲宽度代码以及相应地减小WL脉冲宽度可允许IC以增加的性能和减小的功率消耗起作用。当前WL脉冲宽度以上文针对初始WL脉冲宽度代码描述的方式依据当前WL脉冲宽度代码被应用于存储器210。
一旦WL脉冲宽度已经更新，自适应WL脉冲控制模块240就使用en_bist信号指令BIST 220对存储器210执行后续自测，以测试存储器210在当前WL脉冲宽度值下是否操作(框334)。与之前一样，BIST 220执行自测且使用完成信号向自适应WL脉冲控制模块240指示完成。BIST 220还使用通过信号将自测的结果传递到自适应WL脉冲控制模块240(框336)。如果存储器210通过此后续自测，那么其即使在由减小的WL脉冲宽度引起的增加的功能要求下仍将操作。自适应WL脉冲控制模块240接着将试图通过以迭代方式重复以上操作(框332到336)直到存储器210未通过后续自测而进一步增加性能和减小功率消耗。
一旦后续自测指示未通过，就已达到存储器210的操作限度。因此，自适应WL脉冲控制模块240使用write_code信号指令代码重编程模块270对导致通过自测的最后WL脉冲宽度代码(即，此模式中的先前WL脉冲宽度代码)进行编程(框338)。如果达到最小WL脉冲宽度代码，那么脉冲宽度控制器250将使用超载信号向自适应WL脉冲控制模块240警告此情况。如果存储器210在最小WL脉冲宽度的情况下仍通过后续自测，那么最小WL脉冲宽度代码将被编程到代码重编程模块270中。
因此，通过进入优化模式，根据本发明实施例的自适应WL控制回路可潜在地增加特定IC的性能并减小其功率消耗。
现返回初始BIST通过/未通过(框320)，如果通过信号指示未通过，那么IC不满足最小设计规格。在常规存储器系统100中，这将意味着此特定IC有缺陷且将必须丢弃。然而，根据本发明实施例，此特定IC仍可进行补救。举例来说，BIST未通过可潜在地通过增加读取容限(即，增加WL脉冲宽度)来减轻。为此，自适应WL脉冲控制模块240进入恢复模式(框群组340)。在此模式中，自适应WL脉冲控制模块240使用向上/向下信号指令脉冲宽度控制器250增加WL脉冲宽度代码(框341)。增加WL脉冲宽度代码以及相应地WL脉冲宽度可允许IC稳定地起作用，即使在减小的性能和较高的功率消耗下。当前WL脉冲宽度以上文针对初始WL脉冲宽度代码描述的方式依据当前WL脉冲宽度代码而应用于存储器210。
一旦WL脉冲宽度已经更新，自适应WL脉冲控制模块240就使用en_bist信号指令BIST 220对存储器210执行后续自测，以测试存储器210在当前WL脉冲宽度值下是否操作(框343)。与之前一样，BIST 220执行自测且使用完成信号向自适应WL脉冲控制模块240指示完成。BIST 220还使用通过信号将自测的结果传递到自适应WL脉冲控制模块240(框345)。如果存储器210未通过此后续自测，那么其即使在由增加的WL脉冲宽度引起的减小的功能要求下仍不操作。只要未达到最大可允许WL脉冲宽度(框347)，自适应WL脉冲控制模块240就接着将试图通过以迭代方式重复以上操作(框341到345)直到存储器210通过后续自测而更进一步减小功能要求。
一旦后续自测指示通过，就已达到存储器210的操作限度。因此，自适应WL脉冲控制模块240使用write_code信号指令代码重编程模块270对导致通过自测的最后WL脉冲宽度代码(即，此模式中的当前WL脉冲宽度代码)进行编程(框350)。如果达到最大WL脉冲宽度代码且存储器210仍未通过后续自测，那么脉冲宽度控制器250将使用超载信号向自适应WL脉冲控制模块240警告此情况(框347)。在此情况下，此特定存储器未能恢复且被认为是不可操作的(框349)。
因此，通过进入恢复模式，根据本发明实施例的存储器系统可通过恢复不满足最小原始设计要求但仍能够在提供某一可接受操作水平的减小的要求下起作用的IC来潜在地增加良率。
一旦最终WL脉冲宽度代码经编程，系统启用信号就可减活且停用自适应WL控制回路280。在此点上，经优化最终WL脉冲宽度代码存储在代码重编程模块270中并传递到解码器260以用于存储器210中。
所属领域的一般技术人员将了解，上文描述的递增搜索算法是出于说明性目的而展示的，且不希望限制根据本发明的各种实施例可实施的搜索算法的范围。举例来说，树搜索算法、随机搜索算法或此项技术中众所周知的其它搜索算法也可根据本发明的各种实施例而使用。
图4说明使用n位计数器的图2的脉冲宽度控制器的实例实施方案。
如图所示，n位计数器410接收载入信号、向上/向下信号和clk_cout信号。如上文参看图2所描述，这些控制信号可从自适应WL脉冲控制模块240输出。n位计数器410还从系统控制器等接收n位初始WL脉冲宽度代码。n位计数器410输出n位当前WL脉冲宽度代码和超载信号。如上文参看图2所描述，超载信号可由自适应WL脉冲控制模块240接收，且n位当前WL脉冲宽度代码可由解码器260和/或代码重编程模块270接收。
N位计数器410包含用于根据上文参看图2和3描述的操作而增加和减小初始WL脉冲宽度代码的电路。当接收到载入信号时，n位计数器410将初始WL脉冲宽度代码值b0到bn载入到一系列位存储装置(例如，触发器)中。当接收到向上/向下信号时，n位计数器410使用计数器电路根据clk_cout信号递增或递减所存储的WL脉冲宽度代码，所述计数器电路是此项技术中众所周知的，且此处将省略对其的进一步描述。
一旦当前WL脉冲宽度代码已经更新，其就作为可用于调节WL脉冲宽度等的当前WL脉冲宽度代码值Q0-Qn输出。计数操作还跟踪从计算中产生的任何溢出位。溢出位使用超载信号输出以指示已达到最大或最小值。如上文所论述，这可用于确定是否已达到最大或最小功能性。
本文描述的技术可用于例如无线通信装置、手持式装置、游戏装置、计算装置、计算机、膝上型计算机、消费型电子装置等各种电子装置。下文描述所述技术针对无线通信装置的示范性用途。
图5展示无线通信系统中的无线通信装置500的设计的框图。无线装置500可为蜂窝式电话、终端、手持机、个人数字助理(PDA)等。无线通信系统可为码分多址(CDMA)系统、全球移动通信系统(GSM)系统等。
无线装置500能够经由接收路径和发射路径提供双向通信。在接收路径上，基站(未图示)发射的信号由天线512接收且提供到接收器(RCVR)514。接收器514调节所接收的信号并将模拟输入信号提供到专用集成电路(ASIC)520。在发射路径上，发射器(TMTR)516接收并调节来自ASIC 520的模拟输出信号，且产生经调制信号，所述经调制信号经由天线512发射到基站。
ASIC 520可包含各种处理、接口以及存储器单元，例如接收ADC(Rx ADC)522、发射DAC(Tx DAC)524、调制解调器处理器526、精简指令集计算(RISC)处理器528、控制器/处理器530、内部存储器532、外部总线接口534、输入/输出(I/O)驱动器536、音频DAC/驱动器538，和视频DAC/驱动器540。Rx ADC 522将来自接收器514的模拟输入信号数字化并将样本提供到调制解调器处理器526。Tx DAC 524将来自调制解调器处理器526的输出码片从数字转换为模拟的，且将模拟输出信号提供到发射器516。调制解调器处理器526执行用于数据发射和接收的处理，例如编码、调制、解调、解码等。RISC处理器528可执行用于无线装置500的各种类型的处理，例如用于视频、图形、较高层应用等的处理。控制器/处理器530可引导ASIC 520内的各种处理和接口单元的操作。内部存储器532存储用于ASIC 520内的各种单元的数据和/或指令。
EBI 534促进ASIC 520与主存储器544之间的数据的转移。I/O驱动器536经由模拟或数字接口驱动I/O装置546。音频DAC/驱动器538驱动音频装置548，所述音频装置548可为扬声器、头戴式送受话器、耳机等。视频DAC/驱动器540驱动显示单元550，所述显示单元550可为液晶显示器(LCD)等。
内部存储器532、主存储器544和/或其它单元可实施本文描述的技术。举例来说，可如图2所示产生存储器的任一者。
鉴于以上内容，将了解，本发明的实施例还可包含执行本文描述的功能、动作序列和/或算法的方法。举例来说，可根据图3中说明的流程图执行调适存储器系统中使用的WL脉冲宽度的方法。
还将了解，根据本发明实施例的方法可在硬件和/或软件中实施。硬件/软件实施方案可包含处理器与制品的组合。举例来说，RISC处理器528可经配置以实施本文描述的用于调适WL脉冲宽度的技术以优化内部存储器532和/或主存储器544的操作。所述制品可进一步包含存储媒体和可执行计算机程序，例如存储在计算机可读媒体上的计算机程序产品。可执行计算机程序可包含指令集以执行所描述的操作或功能。将了解，如本文所使用，指令集可包含一个或一个以上指令。
上文描述的本发明的实施例提供优于常规技术的若干优点。举例来说，本文描述的技术可通过恢复不满足最小原始设计要求但仍能够在提供某一可接受操作水平的减小的要求下起作用的IC来潜在地增加良率。此外，所生产的IC不承担最差情况工艺变化，从而导致WL脉冲宽度减小，其可改进性能和功率消耗特性，以及改进单元稳定性(例如，通过减小单元翻转的概率)。由于不同IC上功率消耗的较紧密分布，因此可存在总IC功率的较好预测。另外，因为所制造的IC的较大部分可具有较低功率消耗，所以可减小所有所制造的IC的平均功率消耗。感测容限也可减小，只要存储器不发生故障(其导致较快的感测容限响应)。感测容限还可视存储器正确操作的需要而针对每一存储器个别地优化。对测试时间的影响也是可以忽略的，因为本文描述的技术使用芯片上BIST来调适WL脉冲宽度，其不需要额外外部测试。
虽然以上揭示内容展示本发明的说明性实施例，但应注意到，可在不脱离如所附权利要求书界定的本发明的范围的情况下在本文中作出各种变化和修改。举例来说，所属领域的一般技术人员将了解，上文描述的递增搜索算法仅是可经实施以找到经优化的WL脉冲宽度代码的许多搜索算法中的一者。还可根据本发明的各种实施例使用树搜索算法、随机搜索算法或此项技术中众所周知的其它搜索算法。根据本文描述的本发明的实施例的方法权利要求项的功能、步骤和/或动作不需要以任何特定次序执行。此外，尽管本发明的元件可以单数形式描述或主张，但预期复数形式，除非明确陈述限于单数形式。
Claims (15)
1.一种包括存储器系统(200)的设备，所述存储器系统(200)包括：
存储器(210)，其根据字线WL脉冲操作，所述WL脉冲具有WL脉冲宽度；
内建自测BIST单元(220)，其与所述存储器(210)连接，所述BIST单元(220)经配置以运行所述存储器(210)的内部功能性的自测，并提供指示所述存储器(210)通过还是未通过所述自测的信号；以及
WL控制回路(280)，其与所述BIST单元(220)和所述存储器(210)连接，所述WL控制回路(280)经配置以：
基于所述BIST单元提供的所述信号而在预定义的最大和最小WL脉冲宽度值之内调节所述存储器(210)的所述WL脉冲宽度，其特征在于：
所述WL控制回路(280)经配置以：
增加所述存储器的所述WL脉冲宽度，
提供超载信号，所述超载信号指示所述存储器(210)的所述WL脉冲宽度已经达到所述预定义的最大脉冲宽度值，及
如果所述存储器(210)仍然未能通过后续的自测，则基于所述超载信号警告所述存储器(210)不可操作。
2.根据权利要求1所述的设备，其中所述WL控制回路(280)经配置以在所述BIST单元(220)提供的所述信号指示所述存储器(210)未通过所述自测的情况下增加所述WL脉冲宽度，且在所述BIST单元(220)提供的所述信号指示所述存储器(210)通过所述自测的情况下减小所述WL脉冲宽度。
3.根据权利要求2所述的设备，其中所述WL控制回路(280)进一步经配置以指示所述BIST单元(220)在所述WL脉冲宽度增加或减小时执行所述存储器的所述内部功能性的后续自测，直到所述自测的结果从通过改变为未通过或从未通过改变为通过为止。
4.根据权利要求3所述的设备，其中所述WL控制回路(280)经配置以将所述存储器(210)的所述WL脉冲宽度设定为紧接在所述自测从通过改变为未通过之前使用的WL脉冲宽度值。
5.根据权利要求3所述的设备，其中所述WL控制回路(280)经配置以将所述存储器的所述WL脉冲宽度设定为当所述自测从未通过改变为通过时使用的WL脉冲宽度值。
6.根据权利要求1所述的设备，其中所述WL控制回路(280)经配置以通过提供基于所述BIST单元(220)提供的所述信号确定的所述WL脉冲宽度的新值而以反馈回路的方式从初始值增加或减小所述WL脉冲宽度。
7.根据权利要求1所述的设备，其中所述WL控制回路(280)包括：
第一控制电路(240)，其与所述BIST单元连接，所述第一控制电路(240)经配置以基于所述BIST单元(220)提供的所述信号确定增加还是减小所述存储器(210)的所述WL脉冲宽度，且提供指示对所述WL脉冲宽度的所确定的调节的第一控制信号；以及
第二控制电路(250)，其与所述第一控制电路(240)连接，所述第二控制电路(250)经配置以基于所述第一控制电路(240)提供的所述第一控制信号来调节所述WL脉冲宽度。
8.根据权利要求7所述的设备，其中所述第一控制电路(240)经配置以确定在所述BIST单元提供的所述信号指示所述存储器未通过所述自测的情况下增加所述WL脉冲宽度，且在所述BIST单元提供的所述信号指示所述存储器通过所述自测的情况下减小所述WL脉冲宽度。
9.根据权利要求7所述的设备，其中所述第二控制电路(250)进一步经配置以将指示所述WL脉冲宽度已达到最大或最小所允许值的所述超载信号提供到所述第一控制电路(240)。
10.根据权利要求9所述的设备，其中所述第二控制电路(250)是计数器，其经配置以根据所述第一控制电路(240)提供的所述第一控制信号来递增或递减WL脉冲宽度值，且经配置以提供经调节的WL脉冲宽度作为经递增/递减值并提供所述超载信号作为所述递增/递减操作的溢出位。
11.根据权利要求7所述的设备，其中所述WL控制回路(280)进一步经配置以用单调增加或减小的方式将经调节的WL脉冲宽度映射到所述存储器的所允许的WL脉冲宽度。
12.根据权利要求7所述的设备，其中所述WL控制回路进一步包含与所述第一控制电路和所述第二控制电路(240,250)连接的重编程模块(270)，所述第二控制电路(250)经配置以将经调节的WL脉冲宽度值提供到所述重编程模块，所述第一控制电路(240)经配置以提供指示所述重编程模块(270)存储所述第二控制电路(250)所提供的经调节的WL脉冲宽度值的写入信号，且所述重编程模块(270)经配置以提供对经调节的WL脉冲宽度值的非易失性存储。
13.根据权利要求7所述的设备，其中所述设备是无线通信装置，所述设备进一步包括系统控制器，所述系统控制器经配置以指示所述存储器系统(200)在所述无线通信装置的初始加电时调整所述WL脉冲宽度或根据给定时间间隔周期性地调整所述WL脉冲宽度。
14.一种在存储器系统(200)内调节字线WL脉冲宽度的方法，所述存储器系统(200)包括：根据WL脉冲操作的存储器(210)、内置自测单元(220)以及芯片上的WL控制回路(280)，所述方法包括：
在所述存储器系统(200)上执行自测以测试所述存储器(210)在当前WL脉冲宽度下的内部功能性；以及
基于使用所述WL控制回路(280)的自测的结果，在预定义的最大和最小WL脉冲宽度值之内调节所述存储器(210)的所述WL脉冲宽度；
其特征在于：
增加所述存储器的所述WL脉冲宽度，
提供超载信号，所述超载信号指示所述存储器(210)的所述WL脉冲宽度已经达到所述预定义的最大WL脉冲宽度值；及
如果所述存储器(210)仍然未能通过使用所述WL控制回路(280)进行的后续自测，则基于所述超载信号警告所述存储器(210)不可操作。
15.一种计算机可读介质，其包括可由处理器执行以调整存储器系统(200)中的字线WL脉冲宽度的指令集，所述存储器系统(200)包括根据WL脉冲操作的存储器(210)，所述计算机可读介质包括执行根据权利要求14所述的方法的指令。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1425707P | 2007-12-17 | 2007-12-17 | |
| US61/014,257 | 2007-12-17 | ||
| US12/328,156 US7882407B2 (en) | 2007-12-17 | 2008-12-04 | Adapting word line pulse widths in memory systems |
| US12/328,156 | 2008-12-04 | ||
| CN2008801254900A CN101925963A (zh) | 2007-12-17 | 2008-12-15 | 调适存储器系统中的字线脉冲宽度 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801254900A Division CN101925963A (zh) | 2007-12-17 | 2008-12-15 | 调适存储器系统中的字线脉冲宽度 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068197A CN107068197A (zh) | 2017-08-18 |
| CN107068197B true CN107068197B (zh) | 2019-03-15 |
Family
ID=40754896
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610962503.6A Active CN107068197B (zh) | 2007-12-17 | 2008-12-15 | 调适存储器系统中的字线脉冲宽度 |
| CN2008801254900A Pending CN101925963A (zh) | 2007-12-17 | 2008-12-15 | 调适存储器系统中的字线脉冲宽度 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801254900A Pending CN101925963A (zh) | 2007-12-17 | 2008-12-15 | 调适存储器系统中的字线脉冲宽度 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US7882407B2 (zh) |
| EP (1) | EP2232502B1 (zh) |
| JP (3) | JP2011507148A (zh) |
| KR (2) | KR20130042652A (zh) |
| CN (2) | CN107068197B (zh) |
| AU (1) | AU2008338531B2 (zh) |
| BR (1) | BRPI0821275B1 (zh) |
| CA (1) | CA2709424C (zh) |
| CR (1) | CR11503A (zh) |
| IL (1) | IL206374A (zh) |
| MX (1) | MX2010006685A (zh) |
| MY (1) | MY152831A (zh) |
| RU (1) | RU2455713C2 (zh) |
| UA (1) | UA98989C2 (zh) |
| WO (1) | WO2009079457A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331511A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその検査手法 |
| CN102812518B (zh) | 2010-01-28 | 2015-10-21 | 惠普发展公司，有限责任合伙企业 | 存储器存取方法和装置 |
| US9146867B2 (en) | 2011-10-31 | 2015-09-29 | Hewlett-Packard Development Company, L.P. | Methods and apparatus to access memory using runtime characteristics |
| US8787099B2 (en) | 2012-06-20 | 2014-07-22 | Lsi Corporation | Adjusting access times to memory cells based on characterized word-line delay and gate delay |
| US8773927B2 (en) | 2012-09-07 | 2014-07-08 | Lsi Corporation | Adjusting bit-line discharge time in memory arrays based on characterized word-line delay and gate delay |
| TWI489245B (zh) * | 2012-12-04 | 2015-06-21 | Univ Nat Cheng Kung | 具有能預測因製程與環境變異所造成時序錯誤的嵌入式脈衝時序電路系統 |
| US9514844B2 (en) * | 2014-08-26 | 2016-12-06 | Globalfoundries Inc. | Fast auto shift of failing memory diagnostics data using pattern detection |
| US9437318B2 (en) | 2014-10-24 | 2016-09-06 | Sandisk Technologies Llc | Adaptive program pulse duration based on temperature |
| US9606742B1 (en) * | 2015-12-14 | 2017-03-28 | Oracle International Corporation | Variable pulse widths for word line activation using power state information |
| US10768230B2 (en) | 2016-05-27 | 2020-09-08 | International Business Machines Corporation | Built-in device testing of integrated circuits |
| US10446198B2 (en) | 2017-10-02 | 2019-10-15 | Micron Technology, Inc. | Multiple concurrent modulation schemes in a memory system |
| US11403241B2 (en) | 2017-10-02 | 2022-08-02 | Micron Technology, Inc. | Communicating data with stacked memory dies |
| US10522218B2 (en) * | 2017-11-15 | 2019-12-31 | Samsung Electronics Co., Ltd. | Methods and apparatuses to reduce power dissipation in a static random access memory (SRAM) device |
| US10783299B1 (en) * | 2018-03-27 | 2020-09-22 | Cadence Design Systems, Inc. | Simulation event reduction and power control during MBIST through clock tree management |
| CN109658964B (zh) * | 2018-11-15 | 2020-08-14 | 长江存储科技有限责任公司 | 闪存器的数据写入方法及装置、存储设备及存储介质 |
| US10930364B2 (en) * | 2018-11-16 | 2021-02-23 | International Business Machines Corporation | Iterative functional test exerciser reload and execution |
| CN111128264B (zh) * | 2019-12-05 | 2021-08-06 | 海光信息技术股份有限公司 | 字线脉冲电路、字线脉冲侦测方法、读方法、芯片及设备 |
| US20230352082A1 (en) * | 2022-04-30 | 2023-11-02 | Ceremorphic, Inc. | Dynamic Adjustment of Word Line Timing in Static Random Access Memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057083A (ja) * | 1999-08-11 | 2001-02-27 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130183A (ja) * | 1993-10-29 | 1995-05-19 | Sony Corp | チューニング回路 |
| JP3591887B2 (ja) * | 1994-09-12 | 2004-11-24 | 富士通株式会社 | 半導体記憶装置 |
| US5796993A (en) * | 1996-10-29 | 1998-08-18 | Maguire; Jeffrey E. | Method and apparatus for semiconductor device optimization using on-chip verification |
| US6161204A (en) * | 1998-02-17 | 2000-12-12 | Micron Technology, Inc. | Method and apparatus for testing SRAM memory cells |
| US6535752B1 (en) * | 1999-04-01 | 2003-03-18 | Ericsson Inc. | Radio receiver with power saving during synchronization retries |
| JP2001101868A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体記憶装置 |
| US6341093B1 (en) | 2000-06-07 | 2002-01-22 | International Business Machines Corporation | SOI array sense and write margin qualification |
| JP2002025292A (ja) | 2000-07-11 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
| JP2003242799A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 半導体集積回路 |
| JP2004178729A (ja) | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 半導体記憶装置 |
| RU2297032C2 (ru) * | 2004-07-14 | 2007-04-10 | Институт Инженерной Физики Российская Федерация (Ииф Рф) | Самокорректирующееся запоминающее устройство |
| JP2006331511A (ja) * | 2005-05-25 | 2006-12-07 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその検査手法 |
| US7355902B2 (en) | 2006-05-11 | 2008-04-08 | International Business Machines Corporation | Methods and apparatus for inline characterization of high speed operating margins of a storage element |
| US7606097B2 (en) * | 2006-12-27 | 2009-10-20 | Micron Technology, Inc. | Array sense amplifiers, memory devices and systems including same, and methods of operation |
| US7760565B2 (en) * | 2007-07-24 | 2010-07-20 | International Business Machines Corporation | Wordline-to-bitline output timing ring oscillator circuit for evaluating storage array performance |
| US7505340B1 (en) | 2007-08-28 | 2009-03-17 | International Business Machines Corporation | Method for implementing SRAM cell write performance evaluation |
-
2008
- 2008-12-04 US US12/328,156 patent/US7882407B2/en active Active
- 2008-12-15 KR KR1020137007908A patent/KR20130042652A/ko not_active Application Discontinuation
- 2008-12-15 AU AU2008338531A patent/AU2008338531B2/en not_active Ceased
- 2008-12-15 BR BRPI0821275-9A patent/BRPI0821275B1/pt active IP Right Grant
- 2008-12-15 RU RU2010129841/08A patent/RU2455713C2/ru active
- 2008-12-15 CN CN201610962503.6A patent/CN107068197B/zh active Active
- 2008-12-15 EP EP08861986.1A patent/EP2232502B1/en not_active Not-in-force
- 2008-12-15 KR KR1020107016074A patent/KR101274626B1/ko active IP Right Grant
- 2008-12-15 CN CN2008801254900A patent/CN101925963A/zh active Pending
- 2008-12-15 MX MX2010006685A patent/MX2010006685A/es active IP Right Grant
- 2008-12-15 UA UAA201008919A patent/UA98989C2/uk unknown
- 2008-12-15 WO PCT/US2008/086834 patent/WO2009079457A1/en active Application Filing
- 2008-12-15 JP JP2010539681A patent/JP2011507148A/ja not_active Withdrawn
- 2008-12-15 CA CA2709424A patent/CA2709424C/en not_active Expired - Fee Related
- 2008-12-15 MY MYPI20102828 patent/MY152831A/en unknown
-
2010
- 2010-06-14 IL IL206374A patent/IL206374A/en not_active IP Right Cessation
- 2010-06-16 CR CR11503A patent/CR11503A/es not_active Application Discontinuation
-
2013
- 2013-02-04 JP JP2013019460A patent/JP5490928B2/ja active Active
-
2014
- 2014-02-26 JP JP2014036002A patent/JP5763233B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057083A (ja) * | 1999-08-11 | 2001-02-27 | Hitachi Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100094585A (ko) | 2010-08-26 |
| US20090158101A1 (en) | 2009-06-18 |
| CR11503A (es) | 2010-08-11 |
| RU2010129841A (ru) | 2012-01-27 |
| BRPI0821275A2 (pt) | 2015-09-15 |
| JP2013137856A (ja) | 2013-07-11 |
| MY152831A (en) | 2014-11-28 |
| CN107068197A (zh) | 2017-08-18 |
| JP5490928B2 (ja) | 2014-05-14 |
| CA2709424C (en) | 2013-12-10 |
| AU2008338531A1 (en) | 2009-06-25 |
| CN101925963A (zh) | 2010-12-22 |
| IL206374A0 (en) | 2010-12-30 |
| EP2232502A1 (en) | 2010-09-29 |
| JP2014139857A (ja) | 2014-07-31 |
| KR101274626B1 (ko) | 2013-06-13 |
| WO2009079457A1 (en) | 2009-06-25 |
| JP2011507148A (ja) | 2011-03-03 |
| US7882407B2 (en) | 2011-02-01 |
| CA2709424A1 (en) | 2009-06-25 |
| IL206374A (en) | 2014-07-31 |
| UA98989C2 (uk) | 2012-07-10 |
| KR20130042652A (ko) | 2013-04-26 |
| MX2010006685A (es) | 2010-11-12 |
| RU2455713C2 (ru) | 2012-07-10 |
| EP2232502B1 (en) | 2016-11-09 |
| JP5763233B2 (ja) | 2015-08-12 |
| AU2008338531B2 (en) | 2012-07-19 |
| BRPI0821275B1 (pt) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107068197B (zh) | 调适存储器系统中的字线脉冲宽度 | |
| CN102117661B (zh) | 用于存储器的可定制纠错的方法和设备 | |
| US8638619B2 (en) | High speed interface for multi-level memory | |
| US7388468B2 (en) | Method and system to backscatter modulate a radio-frequency signal from an RFID tag in accordance with both an oscillation frequency signal and a command signal | |
| US7120550B2 (en) | Radio-frequency identification circuit oscillator calibration | |
| US7253719B2 (en) | Multi-oscillator clock signals | |
| KR100983700B1 (ko) | Ｒｆｉｄ 장치 | |
| CN107504994B (zh) | 接近传感器的校准方法、装置、移动终端及可读存储介质 | |
| US7394324B2 (en) | Method and system to calibrate an oscillator within an RFID circuit utilizing a test signal supplied to the RFID circuit | |
| US9478267B1 (en) | Semiconductor memory apparatus, and impedance calibration circuit and method thereof | |
| US10720197B2 (en) | Memory device for supporting command bus training mode and method of operating the same | |
| CN103828469A (zh) | 用于改进机器到机器通信中的网络接入的系统和方法 | |
| CN108076448A (zh) | 用于通信装置中的自动功率控制（apc）的方法和系统 | |
| US20050225436A1 (en) | Method and system to calibrate an oscillator within an RFID circuit responsive to a received update value | |
| US10866096B2 (en) | Method and apparatus for reducing sensor power dissipation | |
| US9191040B2 (en) | Apparatus and method for radio frequency transmission |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |