CN107004974B - 各向异性导电性膜及连接构造体 - Google Patents

各向异性导电性膜及连接构造体 Download PDF

Info

Publication number
CN107004974B
CN107004974B CN201580066924.4A CN201580066924A CN107004974B CN 107004974 B CN107004974 B CN 107004974B CN 201580066924 A CN201580066924 A CN 201580066924A CN 107004974 B CN107004974 B CN 107004974B
Authority
CN
China
Prior art keywords
anisotropic conductive
conductive film
particle
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580066924.4A
Other languages
English (en)
Other versions
CN107004974A (zh
Inventor
林慎一
齐藤雅男
塚尾怜司
阿久津恭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of CN107004974A publication Critical patent/CN107004974A/zh
Application granted granted Critical
Publication of CN107004974B publication Critical patent/CN107004974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

能够使用于微小间距的FOG连接或COG连接、且能够抑制导电粒子的密度增加所伴随的制造成本上升的各向异性导电性膜，包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子。各向异性导电性膜具有对应于所连接的电子部件的端子的排列而配置的导电粒子配置区域。导电粒子配置区域在各向异性导电性膜的长边方向周期性地形成。另外，各向异性导电膜在相邻的连接用导电粒子配置区域之间，具有未配置导电粒子的缓冲区域。

Description

各向异性导电性膜及连接构造体
技术领域
本发明关于各向异性导电性膜、使用各向异性导电性膜的连接方法、及以各向异性导电性膜连接的连接构造体。
背景技术
各向异性导电性膜在将IC芯片等的电子部件安装于基板时广泛使用。近年来，在便携电话、笔记本电脑等的小型电子设备中布线的高密度化被要求，作为使各向异性导电性膜对应该高密度化的方法，已知在各向异性导电性膜的绝缘粘接剂层以格子状均匀配置导电粒子的技术。
然而，即便均匀配置导电粒子，在使用各向异性导电性膜来各向异性导电性连接上下的端子时，也有位于端子的边缘上的导电粒子因绝缘性粘接剂的熔化向间隔流出而没有被端子夹住，连接电阻出现偏差这一问题。相对于该问题，提案以导电粒子的第1排列方向为各向异性导电性膜的长边方向，使与第1排列方向交叉的第2排列方向相对于与各向异性导电性膜的长边方向正交的方向倾斜5°以上15°以下（专利文献1）。
先前技术文献
专利文献
专利文献1：日本特许4887700号公报。
发明内容
发明要解决的课题
然而，若以各向异性导电性膜连接的电子部件的凸点尺寸进一步减小，则在凸点能够捕获的导电粒子的数也进一步减少，在专利文献1中记载的各向异性导电性膜中存在无法充分得到导通可靠性的情况。特别是，在将液晶画面等的控制用IC连接到玻璃基板上的透明电极的、所谓COG（Chip on Glass）连接中，因为液晶画面的高精细化所伴随的多端子化和IC芯片的小型化而凸点尺寸变小，另外，在进行接合电视机的显示器用的玻璃基板和柔性印刷布线板（FPC：Flexible Printed Circuits）的FOG（Film on Glass）接合的情况下，连接端子也成为微小间距，增加在连接端子能够捕获的导电粒子数量就成为课题。
为了增加在连接端子能够捕获的导电粒子，可考虑进一步提高各向异性导电性膜中的导电粒子的密度。然而，若在各向异性导电性膜中提高导电粒子的密度，则各向异性导电性膜的制造成本会变高。
相对于此，本发明的课题是提供能够使用于微小间距的FOG连接或COG连接，且能够抑制导电粒子的密度增加所伴随的制造成本上升的各向异性导电性膜。
用于解决课题的方案
本发明人发现了（i）作为各向异性导电性膜中的导电粒子的配置区域，在设置导电粒子的排列方式、排列位置或密度不同的多个排列区域的情况下，能够形成与以各向异性导电性膜连接的对象物对应的导电粒子的配置区域，即，使导电粒子的配置区域与以该各向异性导电性膜连接的电子部件的端子的排列区域的外形对应（例如，在以各向异性导电性膜进行COG连接的情况下，在与存在凸点列的IC芯片的周边部对应的区域配置导电粒子，但是在与不存在凸点的中央部对应的区域不配置导电粒子等）；（ii）由此能够减少不参与连接的导电粒子的数量，抑制各向异性导电性膜的制造成本；另外，（iii）在使电子部件的端子的排列区域和各向异性导电性膜中的导电粒子的配置区域对位的情况下，在各向异性导电性膜需要成为对准标记的部分，若通过导电粒子的配置来形成该部分，相对于从前的各向异性导电性膜的制造工序不需要用于对准标记形成的追加工序，想到了本发明。
即，本发明提供包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子的各向异性导电性膜，其中，具有：
配置有多个导电粒子的第1导电粒子配置区域；以及相对于第1导电粒子配置区域而言导电粒子的排列方式、排列位置或密度不同的第2导电粒子配置区域，第1导电粒子配置区域及第2导电粒子排列区域在各向异性导电性膜的长边方向周期性形成。
另外，本发明提供包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子的各向异性导电性膜，其中，
具有与以各向异性导电性膜连接的电子部件的端子的排列区域的外形对应而形成的导电粒子配置区域（以下，也称为连接用导电粒子配置区域），该导电粒子配置区域在各向异性导电性膜的长边方向周期性形成。
进而，本发明提供以上述各向异性导电性膜来各向异性导电性连接第1电子部件与第2电子部件的连接构造体。
发明效果
依据本发明的各向异性导电性膜，通过将连接用导电粒子配置区域对应于端子的排列区域的外形而形成，能够减少不参与连接的导电粒子，因此能够抑制各向异性导电性膜的制造成本。
特别是，在本发明的各向异性导电性膜中，形成成为对准标记的导电粒子配置区域（以下，也称为对位用导电粒子配置区域）的情况下，能够使应该连接用的电子部件的端子的排列区域与各向异性导电性膜的连接用导电粒子配置区域对位，因此能可靠地在端子捕获导电粒子，并确保导通。
进而，成为该对准标记的导电粒子配置区域的形成，能够在从前的各向异性导电性膜的制造工序中不需要追加工序而形成。
附图说明
［图1A］图1A是各向异性导电性膜1A中的导电粒子的配置图。
［图1B］图1B是以各向异性导电性膜1A连接的IC芯片的端子面的俯视图。
［图1C］图1C是通过对IC芯片热压接各向异性导电性膜1A来在IC芯片的端子捕获导电粒子的状态的俯视图。
［图2］图2是各向异性导电性膜1B中的导电粒子的配置图。
［图3］图3是各向异性导电性膜1C中的导电粒子的配置图。
［图4］图4是各向异性导电性膜1D中的导电粒子的配置图。
［图5A］图5A是粒子排列群中的导电粒子的配置图。
［图5B］图5B是粒子排列群中的导电粒子的配置图。
［图5C］图5C是粒子排列群中的导电粒子的配置图。
［图5D］图5D是粒子排列群中的导电粒子的配置图。
［图5E］图5E是粒子排列群中的导电粒子的配置图。
［图6］图6是各向异性导电性膜1E中的导电粒子的配置图。
［图7］图7是各向异性导电性膜1F中的导电粒子的配置图。
［图8A］图8A是形成粒子排列群的导电粒子的配置图。
［图8B］图8B是形成粒子排列群的导电粒子的配置图。
［图8C］图8C是形成粒子排列群的导电粒子的配置图。
［图8D］图8D是形成粒子排列群的导电粒子的配置图。
［图9］图9是形成粒子排列群的导电粒子的配置图。
［图10］图10是形成粒子排列群的导电粒子的配置图。
［图11］图11是各向异性导电性膜1G中的导电粒子的配置图。
［图12］图12是各向异性导电性膜1H中的导电粒子的配置图。
［图13］图13是各向异性导电性膜1I中的导电粒子的配置图。
［图14］图14是各向异性导电性膜1J中的导电粒子的配置图。
具体实施方式
以下，一边参照附图，一边对本发明详细地进行说明。此外，各图中，同一标号表示同一或同等的结构要素。
图1A是使用于COG连接的本发明的一实施例的各向异性导电性膜1A中的导电粒子2的配置图，图1B是以各向异性导电性膜1A连接的IC芯片20的端子面的俯视图，图1C是通过将各向异性导电性膜1A热压接到IC芯片20来使IC芯片20的端子捕获导电粒子的状态的俯视图。
该各向异性导电性膜1A具有绝缘粘接剂层10和配置在绝缘粘接剂层10的导电粒子2。由图1A、图1B及图1C可知，在各向异性导电性膜1A中导电粒子2对应于IC芯片20的端子的排列而配置。
更具体而言，在与IC芯片20的输出侧凸点21对应的部位，3个导电粒子2排成一列而形成粒子排列群3a，粒子排列群3a以交错格子状排列而形成连接用导电粒子配置区域4a。各粒子排列群3a在使各向异性导电性膜1A和IC芯片20叠合的情况下，大概以配置在IC芯片20的各个输出侧凸点21内的方式形成，各粒子排列群3a中的导电粒子2的排列相对于各向异性导电性膜1A的长边方向F1倾斜，提高利用输出侧凸点21的粒子捕获性。
另外，连接用导电粒子配置区域4a的外形与输出侧凸点21的排列区域21a的外形对应。即，两者的外形为大致相同形状，但是连接用导电粒子配置区域4a比输出侧凸点21的排列区域21a稍大地形成，以在使各向异性导电性膜1A和IC芯片20叠合的情况下，连接用导电粒子配置区域4a盖住输出侧凸点21的排列区域21a。因此连接用导电粒子配置区域4a、输出侧凸点21的排列区域21a都沿着各向异性导电性膜1A的长边方向延伸。
在与IC芯片20的输入侧凸点22对应的部位或与侧面（side）凸点23对应的部位，也与对应于上述输出侧凸点21的部位同样，与各个凸点22、23对应地形成有3个导电粒子2排成一列的粒子排列群3b、3c。
而且，与输入侧凸点22对应的粒子排列群3b沿着各向异性导电性膜1A的长边方向F1排成一列，从而形成连接用导电粒子配置区域4b。该连接用导电粒子配置区域4b的外形与输入侧凸点22的排列区域22a的外形对应，以连接用导电粒子配置区域4b盖住输入侧凸点22的排列区域22a的方式形成。
另外，与侧面凸点23对应的粒子排列群3c沿各向异性导电性膜1A的短边方向F2排列而形成连接用导电粒子配置区域4c。连接用导电粒子配置区域4c的外形也与侧面凸点23的排列区域23a的外形对应，以连接用导电粒子配置区域4c盖住侧面凸点23的排列区域23a的方式形成。
这样，在该各向异性导电性膜1A中，形成有导电粒子的排列方式或排列位置不同的导电粒子配置区域（第2导电粒子配置区域）4a、4b、4c，这些导电粒子配置区域4a、4b、4c的外形与IC芯片20的凸点的排列区域21a、22a、23a的外形对应地形成，因此在不参与连接的导电粒子上能够减少数量，由此能够抑制各向异性导电性膜的制造成本。
进而，该各向异性导电性膜1A中，各导电粒子配置区域4a、4b、4c由与各个凸点21、22、23对应地配置的粒子排列群3a、3b、3c形成，因此能够在确保连接的范围内减少被凸点21、22、23捕获的导电粒子的数量。因而，减少各向异性导电性膜1A所需要的合计的导电粒子的数量，由此也能抑制各向异性导电性膜的制造成本。
另外，在确保连接的范围内减少被IC芯片的凸点21、22、23捕获的导电粒子数量，使得能够减少连接时以加压工具施加到IC芯片的按压力。因此，增加以IC芯片相对于连接时的按压力的容许限度规定的凸点的个数密度，由此能够增大每一个IC芯片的凸点的连接总面积。例如，在一般的IC芯片中，每一个IC芯片的凸点的连接总面积为5×106μm2左右，但是能够将它设为1.5～3倍。由此能够谋求IC芯片的进一步的高集成化。
另一方面，在该各向异性导电性膜1A中，在与IC芯片20的对准标记24对应的部位，通过配置在矩形的四角和中央部的导电粒子2来形成对位用导电粒子配置区域（第1导电粒子配置区域）4d。与该对准标记24对应的对位用导电粒子配置区域4d，和与IC芯片20的端子的排列区域21a、22a、23a对应的连接用导电粒子配置区域4a、4b、4c形成在分开的位置，不参与连接，但是能够使用于各向异性导电性膜1A和IC芯片20的对位。此外，也可以在对位用导电粒子配置区域4d内进一步配置导电粒子，使该区域4d内的导电粒子的个数密度比连接用导电粒子配置区域4a、4b、4c更高。
以前，IC芯片20的对准标记24以数十μm～数百μm的大小形成，使用CCD或激光来进行IC芯片和基板的对准，在各向异性导电性膜没有形成与IC芯片20的对准标记24对应的标记。这是因为在以前的各向异性导电性膜中，由于导电粒子以单分散或格子状配置在其整个面，所以无需以凸点尺寸的精度粘合各向异性导电性膜和基板或IC芯片，而使（对准的位置检测所使用的）激光等透射各向异性导电性膜而进行IC芯片和基板的对准。
另一方面，如本实施例的各向异性导电性膜1A那样在能确保连接的范围内减少被凸点21、22、23捕获的导电粒子2的数量的情况下，存在需要以与凸点尺寸对应的精度将各向异性导电性膜1A与凸点粘合，并需要在各向异性导电性膜1A设置对准标记的情况。
另外，作为在各向异性导电性膜1A形成对准标记的方法，还考虑在绝缘粘接剂层配置与IC芯片20的对准标记24对应的大小的部件，但是因为各向异性导电性膜的制造工序上的制约而难以进行。另外，还考虑通过印刷等直接在绝缘粘接剂层进行标记的情况，但是对准标记过小而实际上标记的加工是困难的。
相对于此，若将导电粒子的排列作为对准标记使用，则各向异性导电性膜的制造工序不需要追加新的工序，另外，将制造的各向异性导电性膜使用于各向异性导电性连接的情况下也不会产生特别的限制，而能够对齐各向异性导电性膜中的导电粒子的配置和与IC芯片的凸点对应的基板侧的电极的位置。因此，在本实施例的本发明的各向异性导电性膜1A中，作为对准标记形成对位用导电粒子配置区域4d。另外，这样通过导电粒子2在各向异性导电性膜1A形成对准标记的情况下，各向异性导电性膜1A中，在能确保连接的范围内减少被凸点21、22、23捕获的导电粒子2的数量，因此各向异性导电性膜1A的透射性高。因而，也可以从基板侧透视而进行对准操作。因此，能够提高IC芯片侧的对准标记的设计自由度，将IC芯片侧的对准标记设置在凸点的形成区域附近，能够提高对准精度。
作为对位用导电粒子配置区域4d的大小，无特别限制，但是为了确保检测精度，COG用的本实施例的各向异性导电性膜1A优选为100μm2以上1mm2以下。此外，在FOG及FOB用的各向异性导电性膜中，为确保检测精度而优选为0.01mm2以上9mm2以下。
另一方面，该各向异性导电性膜1A中，在IC芯片20的与输出侧凸点21的排列区域21a对应的导电粒子配置区域4a和与输入侧凸点22的排列区域22a对应的导电粒子配置区域4b之间，形成有未配置导电粒子的中央部区域5。另外，在各向异性导电性膜1A的长边方向F1上，IC芯片20的与凸点的排列区域21a、22a、23a对应的上述导电粒子配置区域4a、4b、4c周期性重复形成，在各向异性导电性膜1A的长边方向F1相邻的导电粒子配置区域4c彼此之间形成有未配置导电粒子的缓冲区域6。
一般，各向异性导电性膜1A以卷状缠绕而保管，在抽出使用时，缓冲区域6是为了在使用各向异性导电性膜1A时，抽出以卷状缠绕的各向异性导电性膜1A、进行切断操作而使用。
缓冲区域6的各向异性导电性膜1A的长边方向F1的长度无特别限制，但是作为一个例子，根据提高各向异性导电性膜1A的抽出或切断等的操作性这一点，优选为0.1mm以上，更优选为0.2mm以上。另一方面，在各向异性导电性膜1A的一个卷体中，根据较多地确保能有助于连接的区域这一点，优选10mm以下，更优选为3mm以下，进一步更优选为1mm以下。
这样，依据该各向异性导电性膜1A，由于导电粒子配置区域4a、4b、4c对应于IC芯片20的凸点的排列区域21a、22a、23a而形成，所以在导电粒子配置区域4a、4b、4c中能够使导电粒子2的密度适宜而提高凸点上的导电粒子2的捕获性，另外，在与没有凸点的区域对应的中央部区域5或缓冲区域6中由于不存在导电粒子，所以能够减少不参与连接的导电粒子。进而，在导电粒子配置区域4a、4b、4c中，形成有导电粒子2对应于各个凸点而排列的粒子排列群3a、3b、3c，因此能提高凸点21、22、23中的粒子捕获性，抑制在相邻的凸点间发生短路。
本发明的各向异性导电性膜能够采取各种方式。例如，如图2所示的各向异性导电性膜1B那样，也可以在其长边方向F1，周期性重复形成与上述各向异性导电性膜1A同样的、与IC芯片20的凸点的排列区域对应的连接用导电粒子配置区域4a、4b、4c，在各向异性导电性膜1B的短边方向F2，以多个列形成相关的连接用导电粒子配置区域4a、4b、4c的重复列。该各向异性导电性膜1B在分切（slit）线7的位置被分切而使用。
另外，能够如图3所示的各向异性导电性膜1C那样，将与输入侧凸点22对应的粒子排列群3b沿各向异性导电性膜1C的短边方向F2延长，各向异性导电性膜1C的分切既可以在分切线7a进行，也可以在以延长的导电粒子的列的量向外侧的分切线7b进行。由此，即便实际的分切加工中分切位置偏离也能使用分切后的各向异性导电性膜。
也可以如图4所示的各向异性导电性膜1D那样，将作为对准标记使用的对位用导电粒子配置区域4d形成在沿着各向异性导电性膜1D的长边方向F1的缘部的位置。作为对准标记使用的对位用导电粒子配置区域4d的形成配置，能够根据形成在IC芯片的对准标记而适当变更。
此外，本发明中，导电粒子配置区域内的导电粒子的配置无特别限制。如前述的各向异性导电性膜1A～1D那样，既可以导电粒子2形成粒子排列群3a、3b、3c，排列粒子排列群3a、3b、3c而形成导电粒子配置区域4a、4b、4c，也可以导电粒子随机集合而形成粒子群，该粒子群排列在导电粒子配置区域内，也可以在导电粒子配置区域内以格子状排列单独的导电粒子，也可以在导电粒子配置区域内导电粒子随机配置。导电粒子配置区域内的导电粒子的配置，根据正确地进行对准这一点，优选以能够识别导电粒子配置区域的轮廓的程度形成导电粒子的集合。
在导电粒子配置区域内导电粒子形成粒子排列群的情况下，能够使在粒子排列群内邻接的导电粒子的间隔小于导电粒子的粒径的1/4，也可以接触。另一方面，邻接的粒子排列群彼此的间隔优选为导电粒子的粒径的0.5倍以上。在此，导电粒子的粒径是形成各向异性导电性膜1A的导电粒子的平均直径。根据防止短路和连接的端子间接合的稳定性这一点，导电粒子的平均直径优选为1～30μm，更优选为1～10μm。
构成粒子排列群的导电粒子的数量可为2个以上，优选为3个以上。另外，各粒子排列群如前述的各向异性导电性膜1A的粒子排列群3a、3b、3c那样，既可为相对于凸点的长边方向倾斜的一列直线状，另外，也可为在一个凸点21（22、23）横断导电粒子2的排列的直线状（图5A），也可为纵断一个凸点21（22、23）的直线状（图5B），也可为相对于一个凸点21（22、23）为多列的直线状的排列（图5C），也可为相对于一个凸点21（22、23）为将导电粒子配置于三角形的顶点的形状（图5D），也可为配置于四边形等的顶点的形状（图5E）。这样使各个粒子排列群的外形为多边形的情况下，该多边形状既可为正三角形、正方形、长方形等，也可为因一个以上的顶点突出等而变形的多边形状或非对称的形状。一般凸点为矩形或圆形，因此与它不具有相似性或近似性的形状一方，即便在各向异性导电性连接的按压时引起不规则的粒子偏离，也能抑制端子上的导电粒子的捕获性的降低。
另外，构成粒子排列群的导电粒子，既可以处于与一个凸点对应的区域内，也可以如图6所示的各向异性导电性膜1E的粒子排列群3a、3b那样，不收容在一个凸点21、22内而以横切该凸点的方式形成。此外，在图6中，点涂满区域，示出由各向异性导电性膜1E连接的IC芯片的凸点21、22或对准标记24。
另外，粒子排列群中的导电粒子的排列方向，既可以如图6所示为各向异性导电性膜1E的长边方向，也可以如图7所示为各向异性导电性膜1F的短边方向F2（即，各凸点21、22的长边方向）。进而，在凸点的长边相对于导电粒子直径充分长的情况下，如图7所示的各向异性导电性膜1F的粒子排列群3a那样，也可以沿各向异性导电性膜的短边方向F2（即，各凸点21、22的长边方向）排列多于3个的导电粒子2。构成粒子排列群的导电粒子的配置，能够根据凸点自身的形状或IC芯片中的凸点的配置状况而适当决定。
另外，关于粒子排列群的排列方式，在凸点的长边相对于导电粒子直径充分长的情况下，如图8A～图8D所示，也可以使构成粒子排列群3的导电粒子2的外接形状为3角形以上的多边形，并沿凸点21的长边方向排列该粒子排列群3。该多边形的形状既可为正多边形，也可以为变形的多边形。
在该情况下，如图8B所示，能够使粒子排列群3的导电粒子2所外接的多边形的各边的朝向为与各向异性导电性膜的长边方向F1或短边方向F2相交的朝向。相对于一般的矩形的凸点21，通过这样决定导电粒子2所外接的多边形的各边的朝向，能够增大各向异性导电性膜的相对于对准偏离的容许量。
如图8C所示，也可以排列由以横跨凸点21的方式分离的一对粒子排列群构成的导电粒子单元（导电粒子4个）3n、和在凸点21上导电粒子接近的粒子排列群（导电粒子4个）3m。也可以混合粒子排列群3的外接形状的凸点21的短边方向的长度（各向异性导电性膜的长边方向F1的长度）长于凸点短边方向的长度的粒子排列群3n和同等以下的粒子排列群3m。此外，在同图的方式中，凸点短边方向的长度较短的矩形的粒子排列群3m的凸点长边方向的外切线L m和由凸点短边方向的长度较长的矩形的一对粒子排列群构成的单元3n的凸点长边方向的内切线Ln重叠。由此，即便在各向异性导电性连接时各向异性导电性膜的长边方向F1上发生位置偏离，在凸点21也能捕获一定数量的导电粒子2。
如图8D所示，也可以使粒子排列群3的凸点短边方向的长度大于凸点21的短边方向的长度。如图8C及图8D所示，若作为粒子排列群3，存在其凸点短边方向的长度大于凸点21的短边方向的长度的粒子排列群，则即便因膜的挠曲等而粒子排列群3相对于凸点21的位置从所期望的位置偏离，导电粒子2也容易被凸点21捕获。
为了提高导电粒子2的捕获性，如图9所示，优选重复构成粒子排列群3p的导电粒子的、对沿各向异性导电性膜的长边方向F1延伸的边的投影宽度L1、和相对于该粒子排列群3p在各向异性导电性膜的短边方向F2邻接的粒子排列群3q的同样的投影宽度L2。
另外，如图9所示，在构成粒子排列群3的导电粒子2的外接形状为3角形的情况下，优选使该3角形的顶点向各向异性导电性膜的长边侧或短边侧突出。通过使3角形的顶点向各向异性导电性膜的长边侧突出，若各向异性导电性膜的短边方向F2的3角形的长度L3长于各向异性导电性膜的长边方向F1的三角形的长度L4，则三角形的边3x相对于凸点21的边缘21x以锐角相交，因此特别是在微小间距的情况下提高导电粒子的捕获性。
另外，粒子排列群3内的导电粒子2的排列，在各粒子排列群3中既可以相同也可以不同。在不同的情况下，能够规则地变更。例如，如图10所示，构成粒子排列群3的导电粒子2为同一个数，外接形状相同，但是也可以混合外接形状的朝向不同的粒子排列群。作为粒子排列群3，也可以使构成它的导电粒子数量不同的粒子排列群规则地重复排列。
图11所示的各向异性导电性膜1G在跨过多个凸点21的粒子排列群3a中使导电粒子2相对于各向异性导电性膜的长边方向F1倾斜排列。根据提高凸点中的粒子捕获性这一点，粒子排列群中的导电粒子的排列优选相对于各向异性导电性膜1G的长边方向倾斜。
另外，在图11所示的各向异性导电性膜1G中，以粒子排列群3a沿各向异性导电性膜的长边方向F1排列而形成的导电粒子配置区域4a覆盖IC芯片的输出侧凸点的形成区域的方式形成，该导电粒子配置区域4a的外形的端部与半导体芯片的对准标记24对应。因此，在该各向异性导电性膜1G中，不形成和与IC芯片的凸点对应的导电粒子的排列分开的、与IC芯片的对准标记24对应的导电粒子的排列。
如图12所示的各向异性导电性膜1H那样，也可以使跨过多个凸点21、22的粒子排列群3a、3b的导电粒子2沿各向异性导电性膜1H的长边方向F1排列。通过将该粒子排列群3a、3b沿各向异性导电性膜1H的短边方向F2排列，形成导电粒子配置区域4a、4b。
此外，在任一种方式中，都优选以由一个凸点捕获的导电粒子的数量为3个以上的方式配置导电粒子，更优选为10个以上。
另外，在以横切一个凸点的方式形成粒子排列群的情况下，粒子排列群中的邻接的导电粒子的间隔小于导电粒子的粒径的1/4时，根据减少各向异性导电性连接后的短路的发生这一点，粒子排列群的、各向异性导电性膜的长边方向的长度（凸点的短边方向的长度），优选为小于凸点间间距的0.8倍，更优选为小于0.5倍。
另一方面，将各向异性导电性膜使用于FOG连接的情况下，使得配置多个导电粒子的第1导电粒子配置区域、及相对于第1导电粒子配置区域而言导电粒子的排列方式、排列位置或密度不同的第2导电粒子配置区域，沿各向异性导电性膜的长边方向周期性形成。即，沿各向异性导电性膜的长边方向F1周期性地形成对位用导电粒子配置区域、和对应于基板的端子排列区域的外形而形成的连接用导电粒子配置区域。例如，如图13所示的各向异性导电性膜1I那样，作为对应于基板的各端子的粒子排列群，导电粒子2形成沿各向异性导电性膜1I的短边方向F2排列的粒子排列群3e，沿各向异性导电性膜1I的长边方向F1排列该粒子排列群3e而形成连接用导电粒子配置区域4e，并沿各向异性导电性膜1I的长边方向F1周期性地形成该连接用导电粒子配置区域4e。该连接用导电粒子配置区域4e的外形与基板中的端子的排列区域的外形对应。另外，作为与基板的对准标记24对应的各向异性导电性膜1I的对准标记，使对位用导电粒子配置区域4d沿各向异性导电性膜1I的长边方向周期性地形成。
如图14所示的各向异性导电性膜1J那样，关于导电粒子2，也可以将沿各向异性导电性膜1H的长边方向F1排列的粒子排列群3e，沿各向异性导电性膜1J的短边方向F2排列而形成导电粒子配置区域4e，并沿各向异性导电性膜1H的长边方向F1周期性地形成该导电粒子配置区域4e。该导电粒子配置区域4e的外形也与基板中的端子的排列区域的外形对应。
在这些各向异性导电性膜1I、1J，形成有用于与形成在玻璃基板或柔性印刷布线板的对准标记24进行对位的导电粒子配置区域4d，但是，在将各向异性导电性膜1I、1J和玻璃基板或柔性印刷布线板对位而叠合的情况下，也可以通过以使导电粒子配置区域4e的端部与对准标记24重叠的方式形成，从而省略对位用导电粒子配置区域4d的形成，将导电粒子配置区域4e的端部作为各向异性导电性膜侧的对准标记使用。
另外，存在在电子部件的凸点排列内，设置有不参与电子部件彼此的连接但是能够根据压痕检查到各向异性导电性连接时的热压接条件的伪凸点的情况，另外，存在与微小间距的凸点排列一起设置有比较大尺寸的输入输出用的凸点的情况。因此，也可以在各向异性导电性膜设置与伪凸点或比较大尺寸的凸点对应的导电粒子配置区域，以此代替对准标记。
如上述那样构成粒子排列群的导电粒子能够采取各种配置，在能确保连接在范围内减少各凸点捕获的导电粒子数量的情况下，优选还根据各向异性导电性连接时的各向异性导电性膜的构成绝缘粘接剂层的树脂的流动、膜、基板或IC芯片的挠曲等，对各凸点适当地配置导电粒子。
本发明中导电粒子配置区域中的导电粒子2的密度无特别限制，能够依据对象物而适当设定，但是能够优选为10个/mm2以上，更优选为1000个/mm2以上，进一步优选为1000个/mm2以上，特别为2000个/mm2以上。另一方面，上限根据连接对象物的条件而变更，因此没有特别限定，但是例如在粒子排列群中连结导电粒子而配置的情况下，或者对应于对准标记或伪凸点等而将导电粒子高密度配置的情况下等，导电粒子2的密度能够为250000个/mm2以下。通常，优选为100000个/mm2以下，更优选为50000个/mm2以下。该粒子密度可根据导电粒子2的粒径和排列方式而适当调整。
本发明中，对于导电粒子2自身的结构或绝缘粘接剂层10的层结构或构成树脂，能够采取各种方式。
即，作为导电粒子2，能从公知的各向异性导电性膜所使用的导电粒子中适当选择而使用。能举出例如镍、钴、银、铜、金、钯等的金属粒子、金属包覆树脂粒子等。也可以一并使用两种以上。
作为绝缘粘接剂层10，能够适当采用在公知的各向异性导电性膜所使用的绝缘性树脂层。能够使用例如包含丙烯酸酯化合物和光自由基聚合引发剂的光自由基聚合型树脂层；包含丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合型树脂层；包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合型树脂层；包含环氧化合物和热阴离子聚合引发剂的热阴离子聚合型树脂层等。这些树脂层能够根据需要分别聚合。另外，也可以由多个树脂层形成绝缘粘接剂层10。
也可以根据需要对绝缘粘接剂层10加入石英微粒、氧化铝、氢氧化铝等的绝缘性填充物。绝缘性填充物的配合量相对于形成绝缘粘接剂层的树脂100质量份优选为3～40质量份。由此，各向异性导电性连接时即便绝缘粘接剂层10熔化也能抑制导电粒子2因熔化的树脂无用地移动。
作为绝缘粘接剂层整体的最低熔化粘度，优选为100～10000Pa·s，更优选为500～5000 Pa·s，特别优选为1000～3000 Pa·s。如果为该范围，能够在绝缘粘接剂层10精密地配置导电粒子，且能够防止因为各向异性导电性连接时的压入而树脂流动给导电粒子的捕获性带来障碍的情况。最低熔化粘度的测定能够使用流变仪（TA社制ARES），在升温速度5℃/min、测定温度范围50～200℃、振动频率1H z的条件下求出。
作为以上述配置在绝缘粘接剂层10固定导电粒子2的方法，以机械加工或激光加工、光刻等公知的方法制作具有与导电粒子2的配置对应的凹部的模，向该模中加入导电粒子，其上填充绝缘粘接剂层形成用组合物，并固化，从模取出即可。根据这样的模，也可以用刚性更低的材质制作模。
另外，为了将导电粒子2以上述配置置于绝缘粘接剂层10，也可为在绝缘粘接剂层形成组合物层上，设置贯通孔以既定配置形成的部件，从其上供给导电粒子2，使之通过贯通孔等的方法。
在使用本发明的各向异性导电性膜，来各向异性导电性连接FPC、刚性基板、陶瓷基板、塑料基板、玻璃基板等的第1电子部件的连接端子和IC芯片、IC模块、FPC等的第2电子部件的连接端子的情况下，例如，对齐各向异性导电性膜1A的长边方向F1和第1电子部件或第2电子部件的连接端子的短边方向，进而通过使用CCD等的图像检测等来对齐两者的对准标记，并进行加热加压。另外，也可以利用光固化来进行连接。另外，也可以堆积IC芯片或IC模块而各向异性导电性连接第2电子部件彼此。这样得到的连接构造体也是本发明的一部分。
本发明还包含这样各向异性导电性连接的第1电子部件和第2电子部件的连接构造体。
实施例
以下，基于实施例，对本发明具体地进行说明。
实施例1～4、比较例1
（1）FOG连接用的各向异性导电性膜的制造
调制包含苯氧基树脂（热塑性树脂）（新日铁（鐵）住金（株），YP－50）60份、环氧树脂（热固化性树脂）（三菱化学（株）、jER828）40份、阳离子类固化剂（三新化学工业（株）、SI－60L）2份的绝缘性树脂的混合溶液，将它涂敷在膜厚度50μm的PET膜上，用80℃的烤箱干燥5分钟，在PET膜上形成厚度20μm的粘着层。
另一方面，对应于FOG连接的基板的电极端子的配置，制作凸部周期性具有既定配置密度的排列图案的模具（实施例1～4）或凸部以既定配置密度随机配置的模具（比较例1），在熔化公知的透明性树脂的颗粒（pellet）的状态下流入该模具，冷却并固化，从而形成凹部为格子状的图案的树脂模。向该树脂模的凹部填充导电粒子（积水化学工业（株）、AUL704粒径4μm），其上覆盖上述绝缘性树脂的粘着层，并通过紫外线固化来固化该绝缘性树脂所包含的固化性树脂。然后，从模剥离绝缘性树脂，制造表1所示的实施例及比较例的各向异性导电性膜。
在此，FOG连接的柔性印刷基板中，电极的端子宽度20μm、端子长度1mm、端子间间隔20μm、相当于IC芯片的凸点密度的端子的密度为每1mm2是25根。
玻璃基板使用ITO全面玻璃。
另外，实施例1中，在该电极端子内以每1个电极端子（20μm×1mm）收容10个导电粒子的方式配置，以在电极端子间不存在导电粒子的方式周期性地形成粒子排列群。
实施例2中，每1个电极端子（20μm×1mm）配置14个导电粒子，以在电极端子间不存在导电粒子的方式周期性地形成粒子排列群。在该情况下，各电极端子中使得导电粒子沿该端子宽度方向伸出1个导电粒子直径的量。
实施例3中，以使导电粒子以粒子间间距4μm的4方格子沿端子短边方向排列2列、沿端子长边方向排列40～42列的粒子排列群配置在电极端子上的方式周期性地形成粒子排列群。由此，处于与25根电极端子对应的导电粒子配置区域（包含端子间区域）（1mm2）的导电粒子的总计成为2080个。
实施例4中，相对于各电极端子形成与实施例3大致同样的4方格子的粒子排列群、即沿端子短边方向排列4列、沿端子长边方向排列20～24列的粒子排列群。在该情况下，粒子排列群的端子短边方向的长度超过端子宽度（端子的短边方向的长度）。由此，处于与25根电极端子对应的导电粒子配置区域（包含端子间）（1mm2）的导电粒子的总计成为2130个。
比较例1中，以使导电粒子个数密度成为5000个/mm2的方式随机配置导电粒子。
（2）导通评价
对于实施例1～4及比较例1的各向异性导电性膜的（a）初始导通电阻、（b）导通可靠性、（c）短路发生率，分别如下地评价。将结果示于表1中。
（a）初始导通电阻
将实施例1～4及比较例1的各向异性导电性膜夹入上述柔性印刷基板与玻璃基板之间，加热加压（180℃、5MPa、5秒）而得到各评价用连接物，并测定该评价用连接物的导通电阻。
在该情况下，柔性印刷基板、各向异性导电性膜及玻璃基板的对位是一边使用实体显微镜一边以手动操作进行的。
（b）导通可靠性
将（a）初始导通电阻的评价用连接物置于温度85℃、湿度85%RH的恒温槽500小时，与（a）同样地测定该导通电阻。此外，若该导通电阻为5Ω以上，则根据连接的电子部件的实用的导通稳定性这一点并不优选。
（c）短路发生率
作为短路发生率的评价用IC准备以下的IC（7.5μm间隔的梳齿TEG（测试器件群：test element group））。
外径1.5×13mm
厚度 0.5mm
凸点规格 金镀层、高度15μm、尺寸25×140μm、凸点间间距7.5μm。
将各实施例及比较例的各向异性导电性膜夹入短路发生率的评价用IC和与该评价用IC对应的图案的玻璃基板之间，以与（a）同样的连接条件进行加热加压而得到连接物，并求出该连接物的短路发生率。短路发生率以“短路的发生数量/7.5μm间隔总数”算出。若短路发生率为50ppm以上，则根据制造实用上的连接构造体这一点并不优选。
[表1]
比较例1 实施例1 实施例2 实施例3 实施例4
粒子高密度区域 随机 周期性 周期性 周期性 周期性
导电粒子个数密度（个数/mm<sup>2</sup>） 5000 250 350 2080 2130
初始导通电阻 2Ω以下 ← ← ← ←
导通可靠性 10Ω以下 ← ← ← ←
短路发生率 小于500ppm ← ← ← ←
根据表1，实施例1～4的各向异性导电性膜与比较例1相比，导电粒子配置区域中的导电粒子的个数密度低，但是具有与比较例1同样的导通特性，能够廉价制造理想的导通特性的各向异性导电性膜。此外，即便在实施例3中沿膜的长边方向有意识地偏离8μm、在实施例4中沿膜的长边方向有意识地偏离16μm左右而进行粘合、同样地进行连接，也能得到大致同样的结果。
实施例1～4中，向绝缘性树脂100份追加石英填充物（石英微粒、AEROSIL RY200、日本AEROSIL（株））20份，同样地制造各向异性导电性膜，进行导通评价的结果均良好。
实施例5～9、比较例2
（1）COG连接用的各向异性导电性膜的制造
与实施例1同样地，使用苯氧基树脂（热塑性树脂）（新日铁住金（株），YP－50）60份、环氧树脂（热固化性树脂）（三菱化学（株）、jER828）40份、阳离子类固化剂（三新化学工业（株）、SI－60L）2份，在PET膜上形成厚度20μm的粘着层。
另一方面，对应于COG连接的IC芯片的凸点配置，制作凸部周期性地具有既定配置密度的排列图案的模具（实施例5～9）或凸部为4方格子（格子间距8μm）的模具（比较例2），在熔化公知的透明性树脂的颗粒的状态下流入该模具，冷却并固化，从而形成凹部为格子状图案的树脂模。向该树脂模的凹部填充导电粒子（积水化学工业（株）、AUL704、粒径4μm），其上覆盖上述绝缘性树脂的粘着层，并通过紫外线固化来使该绝缘性树脂所包含的固化性树脂固化。然后，从模剥离绝缘性树脂，制造表2所示的实施例及比较例的各向异性导电性膜。
在此，关于COG连接的IC芯片和玻璃基板，它们的端子图案对应，尺寸如以下所示。
IC芯片
外形0.7×20mm
厚度0.2mm
凸点规格 金镀层、高度12μm、尺寸15×100μm、凸点间间隔13μm、凸点个数1300个（在IC芯片的长边的对置的边分别650个）。
实施例5～9中，仅在与IC芯片的凸点对应的区域，以表2所示的导电粒子的配置图案形成粒子排列群，将该粒子排列群沿凸点的短边方向排列，从而在与IC芯片的凸点形成区域对应的区域，形成由表2所示的粒子排列群构成的导电粒子配置区域。比较例2中，将导电粒子以粒子间间距4μm的4方向格子排列配置在IC芯片的凸点形成面的整个面。另外，实施例5～9中，作为对准标记与100μm×l00μm的外形匹配，以4方格子且一边12个、12列（总计144个）形成导电粒子配置区域。
此外，表2中的导电粒子个数为存在于IC芯片的凸点形成区域（（14μm＋13μm）×100μm×650×2＝3.64mm2）的导电粒子数量。
玻璃基板
玻璃材质　CORNING社制
外径 　30×50mm
厚度　 0.5mm
电极 　ITO布线
（2）导通评价
对于实施例5～9及比较例2的各向异性导电性膜的（a）初始导通电阻、（b）导通可靠性、（c）短路发生率分别如下评价。将结果示于表2中。
（a）初始导通电阻
将实施例5～9及比较例2的各向异性导电性膜夹入上述IC芯片和与它对应的玻璃基板之间，加热加压（180℃、80MPa、5秒）而得到各评价用连接物，并测定了该评价用连接物的导通电阻。
在该情况下，关于玻璃基板及各向异性导电性膜的对位，首先，在玻璃基板设置与IC芯片的对准标记对应的标记（100μm×l00μm）。接着，一边用实体显微镜确认设置在该玻璃基板的标记，一边以手动操作进行玻璃基板与各向异性导电性膜的对位，并临时粘贴。该临时粘贴按照60℃、2Mpa、1秒进行。然后，使临时粘贴在玻璃基板的各向异性导电性膜与IC芯片对位并加热加压而连接IC芯片。该IC芯片的连接使用了倒装式接合FC1000（东丽工程（株））。
（b）导通可靠性
与实施例1同样地测定短路导通可靠性。若该导通电阻为5Ω以上，则根据连接的电子部件的实用的导通稳定性这一点并不优选。
（c）短路发生率
与实施例1同样地评价短路发生率。若短路发生率为50ppm以上，则根据制造实用上的连接构造体这一点并不优选。
［表2］
Figure 310589DEST_PATH_IMAGE001
根据表2，实施例5～9的各向异性导电性膜与比较例2相比，处于IC芯片的凸点形成区域（包含凸点间间隔）的导电粒子的个数少，但具有与比较例2同样的导通特性，能够廉价制造理想导通特性的各向异性导电性膜。
实施例10～14
实施例5～9中，对绝缘性树脂100份追加石英填充物（石英微粒、AEROSIL RY200、日本AEROSIL（株））20份，与实施例5～9同样地制造各向异性导电性膜，并进行了导通评价。其结果均良好。
实施例15～19
实施例5～9中，除了省略对准标记的形成以外，与实施例5～9同样地制造各向异性导电性膜，并评价了导通评价。其结果，虽然与实施例5～9相比在对准上花费时间，但是导通评价为良好。
实施例20～24
实施例5～9中，在评价初始导通电阻时，对各向异性导电性膜的导电粒子配置区域和IC芯片的凸点形成区域稍偏离而叠合后的部件进行加热加压，从而得到评价用连接物。由该评价用连接物的导通电阻的评价能够确认如下情况。即，可知在实施例20（实施例5的导电粒子配置）中，导电粒子群沿矩形的凸点的宽度方向偏离1个粒径的量也能连接。
可知在实施例21（实施例6的导电粒子配置）中，导电粒子群的中心从凸点宽度的中心沿凸点宽度方向偏离凸点宽度的30%（4.5μm）也能连接。
可知在实施例22（实施例7的导电粒子配置）中，如果以矩形配置的导电粒子群的长边的任意一边收容到凸点宽度，即便导电粒子群沿凸点宽度方向偏离2个导电粒子直径的量也能连接。
可知在实施例23（实施例8的导电粒子配置）中，即便以矩形配置的导电粒子群的中心相对于凸点宽度的中心沿凸点宽度方向偏离3个导电粒子直径的量也能连接。
可知在实施例24（实施例9的导电粒子配置）中，即便以矩形配置的导电粒子群的中心相对于凸点宽度的中心沿凸点宽度方向偏离3个导电粒子直径的量也能连接。此外，比实施例8更多按压的导电粒子的状态良好。
实施例25～29
实施例15中，将与1个凸点对应的导电粒子的配置设为图8A～图8D及图10所示的粒子排列群3的排列，并与实施例15同样地进行导通评价。在该情况下，凸点的大小与实施例15同样为15μm×100μm，凸点间间隔为13μm，每1个凸点的导电粒子的捕获数，在图8A的方式中为12个、图8B的方式中为16个、图8C的方式中为12个、图8D的方式中为15个、图10的方式中为16个。在这些任意一个中都能得到良好的连接状态。
标号说明
1A、1B、1C、1D、1E、1F、1G、1H、1I、1J各向异性导电性膜；2导电粒子；3、3a、3b、3c、3e、3m、3p、3q粒子排列群；4a、4b、4c、4e连接用导电粒子配置区域；4d对位用导电粒子配置区域；5未配置导电粒子的中央部区域；6未配置导电粒子的缓冲区域；7、7a、7b分切线；10绝缘粘接剂层；20IC芯片；21输出侧凸点；21a输出侧凸点的排列区域；22输入侧凸点；22a输入侧凸点的排列区域；23侧面凸点；23a侧面凸点的排列区域；24对准标记；30基板的电极端子；31基板的对准标记；F1各向异性导电性膜的长边方向；F2各向异性导电性膜的短边方向。

Claims (15)

1.一种各向异性导电性膜，包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子，其中，
具有对应于以各向异性导电性膜连接的电子部件的端子的排列区域的外形而形成的导电粒子配置区域、即连接用导电粒子配置区域，以及成为用于各向异性导电性连接的端子与各向异性导电性膜的对位的对准标记的导电粒子配置区域、即对位用导电粒子配置区域，
连接用导电粒子配置区域周期性地形成在各向异性导电性膜的长边方向，且
对位用导电粒子配置区域与连接用导电粒子配置区域重复地形成。
2.一种各向异性导电性膜，包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子，其中，
具有对应于以各向异性导电性膜连接的电子部件的端子的排列区域的外形而形成的导电粒子配置区域、即连接用导电粒子配置区域，连接用导电粒子配置区域周期性地形成在各向异性导电性膜的长边方向，且在相邻的连接用导电粒子配置区域之间具有未配置导电粒子的缓冲区域。
3.如权利要求2所述的各向异性导电性膜，其中，具有成为用于各向异性导电性连接的端子与各向异性导电性膜的对位的对准标记的导电粒子配置区域、即对位用导电粒子配置区域。
4.如权利要求3所述的各向异性导电性膜，其中，对位用导电粒子配置区域与连接用导电粒子配置区域分开形成。
5.如权利要求3所述的各向异性导电性膜，其中，对位用导电粒子配置区域与连接用导电粒子配置区域重复地形成。
6.如权利要求1或2所述的各向异性导电性膜，其中，在连接用导电粒子配置区域排列有由多个导电粒子形成的粒子排列群。
7.如权利要求1或2所述的各向异性导电性膜，其中，在连接用导电粒子配置区域中，以各向异性导电性膜连接的电子部件的每一个凸点配置有3个以上的导电粒子。
8.如权利要求1或2所述的各向异性导电性膜，其中，多个连接用导电粒子配置区域分别沿各向异性导电性膜的长边方向周期性地形成。
9.如权利要求1或2所述的各向异性导电性膜，其中，连接用导电粒子配置区域沿着各向异性导电性膜的长边方向并列地形成。
10.一种各向异性导电性膜，包含绝缘粘接剂层和配置在该绝缘粘接剂层的导电粒子，其中，具有：
配置多个导电粒子的第1导电粒子配置区域；以及相对于第1导电粒子配置区域而言导电粒子的排列方式、排列位置或密度不同的第2导电粒子配置区域；
第1导电粒子配置区域及第2导电粒子配置区域配置在单一的绝缘粘接剂层上且在各向异性导电性膜的长边方向周期性地形成。
11.如权利要求10所述的各向异性导电性膜，其中，在各向异性导电性膜的长边方向上相邻的第2导电粒子配置区域之间，具有未配置导电粒子的缓冲区域。
12.如权利要求10或11所述的各向异性导电性膜，其中，第1导电粒子配置区域为对位用导电粒子配置区域。
13.如权利要求10或11所述的各向异性导电性膜，其中，第2导电粒子配置区域为连接用导电粒子配置区域。
14.一种连接构造体，以权利要求1～13的任一项所述的各向异性导电性膜来各向异性导电性连接第1电子部件与第2电子部件。
15.一种连接构造体的制造方法，以权利要求1～13的任一项所述的各向异性导电性膜来各向异性导电性连接第1电子部件与第2电子部件。
CN201580066924.4A 2014-12-22 2015-12-22 各向异性导电性膜及连接构造体 Active CN107004974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014259509 2014-12-22
JP2014-259509 2014-12-22
PCT/JP2015/085744 WO2016104463A1 (ja) 2014-12-22 2015-12-22 異方導電性フィルム及び接続構造体

Publications (2)

Publication Number Publication Date
CN107004974A CN107004974A (zh) 2017-08-01
CN107004974B true CN107004974B (zh) 2020-09-01

Family

ID=56150481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580066924.4A Active CN107004974B (zh) 2014-12-22 2015-12-22 各向异性导电性膜及连接构造体

Country Status (6)

Country Link
US (1) US9991614B2 (zh)
JP (3) JP6759578B2 (zh)
KR (1) KR101929697B1 (zh)
CN (1) CN107004974B (zh)
TW (1) TWI686014B (zh)
WO (1) WO2016104463A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102535557B1 (ko) * 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
JP7274815B2 (ja) * 2016-12-01 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
TWI763750B (zh) * 2016-12-01 2022-05-11 日商迪睿合股份有限公司 異向性導電膜
CN107452438B (zh) 2017-07-27 2019-10-11 京东方科技集团股份有限公司 一种各向异性导电胶带及胶带卷、绑定结构及显示装置
US20210249793A1 (en) * 2018-06-06 2021-08-12 Dexerials Corporation Connection body, method for manufacturing connection body, and connection method
JP7321792B2 (ja) * 2019-06-26 2023-08-07 株式会社ジャパンディスプレイ 異方性導電膜及び表示装置
KR20210018700A (ko) 2019-08-09 2021-02-18 삼성디스플레이 주식회사 접착 부재 및 이를 포함한 표시장치
CN111303795A (zh) * 2020-02-14 2020-06-19 维沃移动通信有限公司 一种异方性导电胶膜及其制备方法和显示装置
KR20210122359A (ko) 2020-03-30 2021-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20210138332A (ko) * 2020-05-12 2021-11-19 안성룡 전도체 본딩 방법
WO2022202987A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 フィラー配列フィルム
WO2022202988A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 フィラー配列フィルム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189691A (zh) * 1997-01-20 1998-08-05 夏普公司 半导体装置及其制造方法和其测试方法
CN101512840A (zh) * 2006-08-29 2009-08-19 日立化成工业株式会社 各向异性导电带及其制造方法以及使用其的连接结构体和电路部件的连接方法
CN101556838A (zh) * 2008-04-09 2009-10-14 北京京东方光电科技有限公司 各向异性导电膜
CN101681855A (zh) * 2007-05-24 2010-03-24 索尼化学&信息部件株式会社 电气装置、连接方法及粘接膜
JP2011192651A (ja) * 2011-04-28 2011-09-29 Sony Chemical & Information Device Corp 異方性導電フィルム、接続方法及び接続構造体
CN103748537A (zh) * 2012-01-24 2014-04-23 迪睿合电子材料有限公司 透明导电性元件、输入装置、电子设备及透明导电性元件制作用母盘
CN106797081A (zh) * 2014-10-28 2017-05-31 迪睿合株式会社 各向异性导电膜及连接结构体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660979B2 (ja) * 1985-08-30 1994-08-10 松下電器産業株式会社 電気的接続方法
JPH09320345A (ja) * 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
JP3506003B2 (ja) * 1998-05-19 2004-03-15 ソニーケミカル株式会社 異方性導電接着材
JP2002094222A (ja) 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 電子部品接合用シート、電子部品実装方法、及び電子部品実装装置
JP2004071857A (ja) 2002-08-07 2004-03-04 Sharp Corp 基板接続部の構造、並びに該構造を有する電子部品及び液晶表示装置
JP3994335B2 (ja) 2002-10-04 2007-10-17 日立化成工業株式会社 接続部材の製造方法
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP2007115560A (ja) 2005-10-21 2007-05-10 Sumitomo Bakelite Co Ltd 異方導電フィルム及びその製造方法
KR100803433B1 (ko) * 2006-01-23 2008-02-13 엘에스전선 주식회사 접속 신뢰성이 개선된 이방성 도전 필름 및 이를 이용한회로 접속 구조체
KR100997000B1 (ko) * 2006-08-29 2010-11-25 히다치 가세고교 가부시끼가이샤 이방 도전 테이프 및 그의 제조 방법, 및 그것을 이용한 접속 구조체 및 회로 부재의 접속 방법
JP5543267B2 (ja) 2010-05-07 2014-07-09 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法、並びに実装体及びその製造方法
KR102089738B1 (ko) * 2012-08-01 2020-03-17 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름의 제조 방법, 이방성 도전 필름, 및 접속 구조체
TWI743560B (zh) * 2012-08-01 2021-10-21 日商迪睿合股份有限公司 異向性導電膜、連接結構體、及連接結構體之製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189691A (zh) * 1997-01-20 1998-08-05 夏普公司 半导体装置及其制造方法和其测试方法
CN101512840A (zh) * 2006-08-29 2009-08-19 日立化成工业株式会社 各向异性导电带及其制造方法以及使用其的连接结构体和电路部件的连接方法
CN101681855A (zh) * 2007-05-24 2010-03-24 索尼化学&信息部件株式会社 电气装置、连接方法及粘接膜
CN101556838A (zh) * 2008-04-09 2009-10-14 北京京东方光电科技有限公司 各向异性导电膜
JP2011192651A (ja) * 2011-04-28 2011-09-29 Sony Chemical & Information Device Corp 異方性導電フィルム、接続方法及び接続構造体
CN103748537A (zh) * 2012-01-24 2014-04-23 迪睿合电子材料有限公司 透明导电性元件、输入装置、电子设备及透明导电性元件制作用母盘
CN106797081A (zh) * 2014-10-28 2017-05-31 迪睿合株式会社 各向异性导电膜及连接结构体

Also Published As

Publication number Publication date
JP2023001341A (ja) 2023-01-04
JP2020177916A (ja) 2020-10-29
CN107004974A (zh) 2017-08-01
JP2016119306A (ja) 2016-06-30
US20170352967A1 (en) 2017-12-07
JP6759578B2 (ja) 2020-09-23
WO2016104463A1 (ja) 2016-06-30
TWI686014B (zh) 2020-02-21
KR101929697B1 (ko) 2018-12-14
KR20170076783A (ko) 2017-07-04
US9991614B2 (en) 2018-06-05
TW201635648A (zh) 2016-10-01
JP7176550B2 (ja) 2022-11-22

Similar Documents

Publication Publication Date Title
CN107004974B (zh) 各向异性导电性膜及连接构造体
JP7004058B2 (ja) 異方導電性フィルム及び接続構造体
JP6932110B2 (ja) 異方導電性フィルム及び接続構造体
CN110499119B (zh) 各向异性导电性膜及连接构造体
TWI699788B (zh) 異向導電性膜及連接構造體
KR20170113039A (ko) 전자 부품, 접속체, 전자 부품의 설계 방법
TWI671954B (zh) 異向導電性膜及連接結構體
CN113056844B (zh) 各向异性导电膜、连接构造体、连接构造体的制造方法
TWI834084B (zh) 異向導電性膜及其製造方法、以及使用有異向導電性膜之連接構造體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1238796

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant