JP7004058B2 - 異方導電性フィルム及び接続構造体 - Google Patents

異方導電性フィルム及び接続構造体 Download PDF

Info

Publication number
JP7004058B2
JP7004058B2 JP2020219026A JP2020219026A JP7004058B2 JP 7004058 B2 JP7004058 B2 JP 7004058B2 JP 2020219026 A JP2020219026 A JP 2020219026A JP 2020219026 A JP2020219026 A JP 2020219026A JP 7004058 B2 JP7004058 B2 JP 7004058B2
Authority
JP
Japan
Prior art keywords
conductive film
anisotropic conductive
arrangement
film
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020219026A
Other languages
English (en)
Other versions
JP2021061249A5 (ja
JP2021061249A (ja
Inventor
慎一 林
雅男 斉藤
恭志 阿久津
怜司 塚尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Publication of JP2021061249A publication Critical patent/JP2021061249A/ja
Publication of JP2021061249A5 publication Critical patent/JP2021061249A5/ja
Priority to JP2021215464A priority Critical patent/JP7397357B2/ja
Application granted granted Critical
Publication of JP7004058B2 publication Critical patent/JP7004058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/001—Conductive additives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/204—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive coating being discontinuous
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2471/00—Presence of polyether
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Combinations Of Printed Boards (AREA)
  • Conductive Materials (AREA)

Description

本発明は、異方導電性フィルム及び異方導電性フィルムで接続された接続構造体に関する。
異方導電性フィルムは、ＩＣチップ等の電子部品を基板に実装する際に広く使用されている。近年では、携帯電話、ノートパソコン等の小型電子機器において配線の高密度化が求められており、この高密度化に異方導電性フィルムを対応させる手法として、異方導電性フィルムの絶縁接着剤層に導電粒子を格子状に均等配置する技術が知られている。
しかしながら、導電粒子を均等配置しても接続抵抗がばらつくという問題が生じる。これは、異方導電性接続前に端子の縁辺上に位置した導電粒子が絶縁性接着剤の溶融によりスペースに流れ出て、上下の端子で挟まれにくいためである。この問題に対しては、導電粒子の第１の配列方向を異方導電性フィルムの長手方向とし、第１の配列方向に交差する第２の配列方向を、異方導電性フィルムの長手方向に直交する方向に対して５°以上１５°以下で傾斜させることが提案されている（特許文献１）。
特許４８８７７００号公報
しかしながら、異方導電性フィルムで接続する電子部品の端子サイズがさらに小さくなると、端子で捕捉できる導電粒子の数もさらに少なくなり、特許文献１に記載の異方導電性フィルムでは導通信頼性を十分に得られない場合があった。特に、液晶画面等の制御用ＩＣをガラス基板上の透明電極に接続する、所謂ＣＯＧ（Chip on Glass）接続では、液晶画面の高精細化に伴う多端子化とＩＣチップの小型化により端子サイズが小さくなり、また、テレビのディスプレイ用のガラス基板とフレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuits）とを接続するＦＯＧ（Film on Glass）接続を行う場合でも端子がファインピッチとなり、端子で捕捉できる導電粒子数を増加させて接続信頼性を高めることが課題となっていた。
これに対し、端子で捕捉される導電粒子数を増加させる手法としては、異方導電性フィルムにおける導電粒子の密度を高めることが考えられる。しかしながら、異方導電性フィルムにおいて導電粒子の密度を高めると、異方導電性フィルムの製造コストが高くなるという問題が生じる。
また、端子で捕捉される導電粒子を過度に増加させると、ファインピッチ化によって端子個数そのものが増加していくのに伴い、異方導電性接続時に端子の押し込みに要する押圧力が高くなりすぎ、従来の接続装置では良好な異方導電性接続が困難になる。そのため、押圧力の増加に対応にするための装置の導入や改良のためにコストがかかるという問題が生じる。
そこで、本発明は、ファインピッチのＦＯＧ接続やＣＯＧ接続においても、異方導電性フィルムを用いて安定した接続信頼性を得、かつ導電粒子の密度増加に伴う異方導電性フィルムの製造コストの上昇を抑制し、また、従来の設備で異方導電性接続を可能とすることを課題とする。
本発明者は、導電粒子が所定の粒子ピッチで配列した配列軸が異方導電性フィルムの長手方向に連続的に配列している異方導電性フィルムを使用し、その異方導電性フィルムのフィルム幅方向に電子部品の端子の長手方向を合わせた場合に、各端子に３個以上４０個以下の導電粒子が位置するように、導電粒子の配列軸における粒子ピッチと、その配列軸の軸ピッチと、配列軸がフィルム幅方向となす角度（以下、配列軸の傾斜角という）を端子の外形に応じて定めると、十分な導通信頼性を確保しつつ接続に寄与しない導電粒子を低減できること、また、所定の面積の領域に所定の個数の導電粒子を存在させ、その領域の導電粒子の配列軸を異方導電性フィルムの幅方向に傾斜させ、かつその領域を異方性導電フィルムの長手方向に繰り返し存在させた場合にも十分な導通信頼性を確保しつつ接続に寄与しない導電粒子を低減できること、を見出し、本発明を想到した。
即ち、絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、
所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムの略フィルム幅方向に延び、該配列軸が異方導電性フィルムの長手方向に所定の軸ピッチで連続的に配列しており、異方導電性フィルムで接続する電子部品の端子配列領域と異方導電性フィルムとを、各端子の長手方向とフィルム幅方向が合うように重ねた場合に、各端子上に３個以上４０個以下の導電粒子が存在するように、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸の傾斜角が端子の外形に応じて定められている異方導電性フィルムを提供する。
また、本発明を別の表現に置き換えると絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、
任意に選択した、長さがフィルムの長手方向の５～４００μｍ、幅がフィルム幅の領域において、導電粒子が３～３２００個存在し、該領域において所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムのフィルム幅方向と斜交し、該配列軸が異方導電性フィルムの長手方向に並列している異方性導電フィルムを提供する。
さらに本発明は、上述の異方導電性フィルムで第１電子部品と第２電子部品が異方導電性接続されている接続構造体を提供する。
本発明の異方導電性フィルムによれば、該異方導電性フィルムで接続する電子部品の端子の長手方向を該フィルム幅方向に合わせた場合に、各端子に３個以上の導電粒子が存在するので、異方導電性フィルムを用いた接続構造体に十分な導通信頼性を付与することができる。この場合、異方導電性フィルムのフィルム幅方向と端子の長手方向を合わせる以外、異方導電性フィルムと端子との位置合わせは不要である。
また、各端子に存在する導電粒子の数は４０個以下であるので接続に寄与しない導電粒子が過度に増加せず、導電粒子の密度増加に伴う異方導電性フィルムの製造コストの上昇を抑制することができ、また端子に捕捉される導電粒子数を適切に調整できることから、新たな接続設備の導入も省略することができる。
さらに、本発明の異方導電性フィルムによれば、導電粒子の配列軸における粒子ピッチ、その配列軸の軸ピッチ、及び配列軸の傾斜角が、該異方導電性フィルムで接続する電子部品の端子の外形に応じて規定されているので、端子あたりの導電粒子の個数を正確に制御することができる。
本発明の異方導電性フィルムを別の観点からみると、任意に選択した、長さがフィルムの長手方向５～４００μｍ、幅がフィルム幅の領域において導電粒子が３～３２００個存在し、該領域において所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムのフィルム幅方向と斜交し、該配列軸が異方導電性フィルムの長手方向に並列しているため、接続に寄与しない導電粒子の個数が過度に増加せず、導電粒子の密度増加に伴う異方導電性フィルムの製造コストの上昇を抑制することができる。
図１は、異方導電性フィルム１Ａにおける導電粒子の配置図である。 図２Ａは、図１の導電粒子の配置において軸ピッチが最小の場合の拡大図である。 図２Ｂは、図１の導電粒子の配置において軸ピッチが最大の場合の拡大図である。 図３Ａは、図２Ａに示した導電粒子の配置図の変形例である。 図３Ｂは、図２Ｂに示した導電粒子の配置図の変形例である。 図４は、異方導電性フィルム１Ｂにおける導電粒子の配置図である。 図５は、異方導電性フィルム１Ｃにおける導電粒子の配置図である。 図６は、異方導電性フィルム１Ｄにおける導電粒子の配置図である。 図７は、実施例１、２の異方導電性フィルムにおける導電粒子の配置図である。 図８は、実施例３、７の異方導電性フィルムにおける導電粒子の配置図である。 図９は、実施例４、８の異方導電性フィルムにおける導電粒子の配置図である。 図１０は、実施例５、９の異方導電性フィルムにおける導電粒子の配置図である。 図１１は、実施例６、１０の異方導電性フィルムにおける導電粒子の配置図である。 図１２は、比較例２の異方導電性フィルムにおける導電粒子の配置図である。
以下、図面を参照しつつ本発明を詳細に説明する。なお、各図中、同一符号は同一又は同等の構成要素を表している。
図１は、本発明の一実施例の異方導電性フィルム１Ａにおける導電粒子２の配置図であり、図２Ａは、図１の配置図の出力側端子に対応する導電粒子の配列領域の拡大図であって、軸ピッチが最小の場合の図であり、図２Ｂは同様の拡大図であって、軸ピッチが最大の場合の図である。
この異方導電性フィルム１Ａは、絶縁接着剤層１０と、絶縁接着剤層１０に配置された導電粒子２を有する。導電粒子２は、所定の粒子ピッチＰ1で、略異方導電性フィルム１Ａのフィルム幅方向に延びているが、フィルム幅方向に対して若干傾いた配列軸Ａ1を形成しており、この配列軸Ａ1が異方導電性フィルム１Ａの長手方向に所定の軸ピッチＰ2で連続的に形成されている。
図１において、極細の矩形の輪郭線は、この異方導電性フィルム１Ａで接続するＩＣチップ等の電子部品２０の端子面を表し、ドットで塗りつぶした矩形領域は電子部品２０の出力側端子２１と入力側端子２４を表している。出力側端子２１と入力側端子２４は、それぞれ所定の端子幅と端子長を有し、所定の端子ピッチで端子幅方向に配列している。したがって、電子部品２０の端子２１、２４の長手方向を異方導電性フィルム１Ａのフィルム幅方向に合わせると、端子２１、２４は異方導電性フィルム１Ａのフィルム長手方向に配列していることになる。
この異方導電性フィルム１Ａは、１つの端子に３個以上の導電粒子２が存在し得る配列軸Ａ1を有し、各端子２１、２４がそのような配列軸の３本以上で横切られるように、配列軸Ａ１の粒子ピッチＰ1、軸ピッチＰ2、配列軸Ａ1の傾斜角θが、該端子２１、２４の外形に応じて定められており、それにより各端子２１、２４上に３個以上４０個以下の導電粒子２が存在している。
より具体的には、図２Ａ、図２Ｂに示したように、導電粒子２の配列軸Ａ1を、矩形の出力側端子２１の対角の隅角部にある導電粒子２ａ、２ｂと、中央部の導電粒子２ｃを通る直線とする場合、端子２１の端子長をＬ1、端子幅をＬ2、端子における対角線の長さをＬ3、端子間距離をＬ4、１ピッチ（端子幅Ｌ2＋端子間距離Ｌ4）と端子長Ｌ1の矩形における対角線の長さをＬ５とし、導電粒子２の粒子径をＤとしたときに、配列軸Ａ1が異方導電性フィルムのフィルム幅方向となす角度θを次式のように求めることができる。
図２Ａの場合 Tanθ＝(Ｌ2－Ｄ)／(Ｌ1－Ｄ)≒Ｌ2／Ｌ1 式(1)
図２Ｂの場合 Tanθ＝(Ｌ2＋Ｌ4－Ｄ)／(Ｌ1－Ｄ)≒（Ｌ2＋Ｌ4）／Ｌ1 式(2)
ここで、導電粒子の粒径Ｄに対して端子長Ｌ1や端子幅Ｌ2が十分に大きい場合、
（Ｌ2／Ｌ1）≦Tanθ≦（Ｌ2＋Ｌ4）／Ｌ1
で近似できる。
また、端子２１上の配列軸Ａ1に存在しうる導電粒子の最大数をｎ個とすると、配列軸Ａ1における粒子ピッチＰ1の範囲は次式から求められる。
図２Ａの場合 粒子ピッチＰ1＝(Ｌ3－Ｄ)/（ｎ－1）≒Ｌ3 /2
図２Ｂの場合 粒子ピッチＰ1＝（Ｌ5－Ｄ）/（ｎ－1）≒Ｌ5 /2
図２Ａに示したようにｎ＝3で、導電粒子の粒子径Ｄに対して端子の対角線の長さＬ3が十分に大きい場合、Ｐ1≒Ｌ3 /2 と近似でき、
図２Ｂに示したように、 Ｐ1≒Ｌ5 /2
で近似できる。
配列軸Ａ1の軸ピッチＰ2の範囲は次式から求められる。
図２Ａの場合 軸ピッチＰ2＝（Ｌ2－Ｄ）/ 2
図２Ｂの場合 軸ピッチＰ2＝｛（Ｌ2+Ｌ4）－Ｄ｝/ 2
なお、上述の図２Ａおよび図２Ｂに示した粒子配置では導電粒子２ａ、２ｂが端子２１の端部２２ａ、２２ｂに存在する。この場合、異方性接続時に導電粒子２ａ、２ｂが端子２１の端部２２ａ、２２ｂから樹脂流動などによりわずかでもずれると導電粒子の捕捉数が減少する。そこで、設計上余裕を持たせるため、図３Ａ及び図３Ｂに示すように、導電粒子２を端子２１の端部２２ａ、２２ｂより内側に配置してもよい。具体的には、導電粒子の配列の最小の繰り返し単位である単位形状（単位格子）が、端子２１の外周部から導電粒子径Ｄの１～３倍分の長さだけ導電粒子２を端子２１の内側に配置されればよい。この単位形状がフィルムの長手方向に繰り返されることにより、フィルムの幅方向と端子の短手方向を合わせるだけで導電粒子の捕捉数が安定することになる。
また図２Ａ～図３Ｂには示していないが、フィルムの幅方向と端子の長手方向を合わせるだけで捕捉数を安定させるため、フィルムの幅方向にも配列の単位形状を繰り返すことができる。これは端子の長手方向の長さがフィルム幅よりも短い場合（例えばＣＯＧ接続）に有効となる。一方、端子の長手方向の長さがフィルム幅よりも十分に長い場合（例えばＦＯＧ接続）においては、配列の単位形状（単位格子）がフィルム幅方向に繰り返されている必要はない。この場合には異方性接続時にツールで押圧される部分が全て接続に寄与することになる。
図３Ａ及び図３Ｂに示した導電粒子２の配置の場合、配列軸Ａ1が異方導電性フィルムのフィルム幅方向となす角度θ1、粒子ピッチＰ1、軸ピッチＰ2は、それぞれ上述の図２Ａ、図２Ｂに示した粒子配置におけるこれらの算出式において、Ｌ1、Ｌ2、Ｌ3又はＬ5から（０．５×Ｄ）～（３×Ｄ）を減じた近似式により求めることができる。
本発明において、導通信頼性の点から、各端子に捕捉される導電粒子数ｎを３個以上にする。また、導通信頼性をより安定させるためには、この導電粒子数ｎを好ましくは５個以上、より好ましくは６個以上、更により好ましくは１０個以上にする。また、導電粒子の個数密度を過度に上げない点からｎを４０個以下とする。また、同様の理由で３５個以下が好ましく、３０個以下がより好ましく、２０個以下が更に好ましい。したがって、１ピッチ（Ｌ２＋Ｌ４）内に存在する粒子数（すなわちＬ１×（Ｌ２＋Ｌ４）の領域内における個数）の上限値はＬ2とＬ4の比率（所謂ラインアンドスペース（Ｌ/Ｓ））で定まり、４０×｛（Ｌ２＋Ｌ４）／Ｌ２｝個以下となる。従って、個数密度の上限は、４０×｛（Ｌ２＋Ｌ４）／Ｌ２｝個を、Ｌ１×（Ｌ２＋Ｌ４）の面積で除した値から求めることができる。
一般に、ＣＯＧ接続において、接続するＩＣチップの外形寸法は変わらないとしても、端子の面積が小さくなったり、Ｌ／Ｓが小さくなったりすることがあるが、本発明によれば、そのような場合にも出力側端子２１の外形に応じて配列軸Ａ1の傾斜角θ、粒子ピッチＰ1、及び軸ピッチＰ2を定め、配列軸Ａ1をフィルムの長手方向に連続的に形成し、任意の出力側端子２１の１個あたりに３個以上４０個以下、好ましくは５個以上３５個以下、より好ましくは１０個以上３０個以下の導電粒子を配置する。したがって、この異方導電性フィルム１Ａを用いて異方導電性接続した場合に、確実に端子に導電粒子２を捕捉させ、良好な導通特性を得ることができる。また、過度に導電粒子の個数密度を上げることが防止され、導電粒子の個数密度の増加に伴い異方導電性フィルムの製造コストが上昇することを抑制できる。同時に、押圧力を適正な範囲に抑制することもできる。
なお、出力側端子１個あたり３個以上４０個以下で導電粒子を配置するための配列軸Ａ1の傾斜角θ、粒子ピッチＰ1及び軸ピッチＰ2は、図２Ａ、図２Ｂ、図３Ａ、図３Ｂに示した導電粒子２の配置に限られない。例えば、0 ≦Tanθ≦｛（Ｌ2＋Ｌ4）／Ｌ1｝ が満たされる範囲で配列軸Ａ1の傾斜角θを定めても良い。ただし、異方導電性接続後に、端子に捕捉される導電粒子の個数のバラツキを低減させる点から、角度θは0°より大きくすることが好ましい。
また、電子部品２０の出力側端子２１に対して入力側端子２４の端子幅が大きい場合、入力側端子２４の接続に使用する導電粒子２の配列軸Ａ2がフィルム幅方向となす角度、粒子ピッチ、及び軸ピッチは、出力側端子２１の接続に使用される導電粒子２の配列軸Ａ1と同様にすることができる。言い換えると、異方導電性フィルムで接続する電子部品が、端子サイズやＬ／Ｓの異なる複数の端子配列領域を有する場合、本発明では、端子幅又は端子面積が最小の端子配列の各端子に３個以上４０個以下、好ましくは５個以上３５個以下、より好ましくは１０個以上３０個以下の導電粒子２が捕捉されるようにする。電子部品に異なる大きさの端子配列があっても、小さいサイズの端子に合わせて一面に導電粒子を配置することにより、電子部品に対応させた異方性導電フィルムの品種を少なくすることができるので、異方導電性フィルムの製造コストを抑制することができる。
本発明において、導電粒子の配置領域３ａ、３ｂにおける導電粒子２の密度は、導通信頼性の確保と、接続装置に必要とされる押圧力の負担増の抑制のため、好ましくは７．５～８００００個／ｍｍ2、より好ましくは２５～７００００個／ｍｍ2、さらに好ましくは１００～６００００個／ｍｍ2である。この粒子密度は、導電粒子２の粒子径と端子幅、端子長、配列態様によって適宜調整される。
また、本発明においては導電粒子が存在する位置も適宜設定できる。例えばＣＯＧ接続の場合は、フィルム幅方向の両端部分が接続に使用される領域であるため、その部分を十分にカバーできるように導電粒子の配置領域３ａ、３ｂを設定すればよい。即ち、図１に
示した異方導電性フィルム１Ａでは矩形状の長辺側端部近傍に端子列がある一般的なＣＯＧに用いられるＩＣチップを想定した電子部品２０の、出力側端子２１に対応した導電粒子の配列領域３ａと入力側端子２４に対応した導電粒子の配列領域３ｂが、導電粒子が配置されていないバッファー領域４を挟んで異方導電性フィルム１Ａの長手方向に連続的に形成されている。このように電子部品の端子配列に応じて導電粒子の配列領域を複数列設けることによっても、接続に寄与しない導電粒子を低減し、異方導電性フィルムの製造コストを抑えることができる。なお、バッファー領域４には、導電粒子が全く存在しない領域だけでなく、異方性接続に支障がきたされない限りで導電粒子が所定の規則的な配列には配置されていない領域を含めることができる。このような領域の存在を許容することで、導電粒子の配置不良を若干含んだものであっても異方導電性フィルムの製品として提供することが可能となり、製品の歩留まりを向上させ、コストを削減することができる。
本発明の異方導電性フィルムにおいて、配列軸Ａ1は、フィルム幅方向に対して傾斜していてもよく、平行でもよいが、傾斜させると各端子における導電粒子の捕捉性が高まる点で好ましい。また、外形が異なる端子に対応するために、端子の外形に応じて傾斜角が異なる複数種の配列軸Ａ1、Ａ2が存在してもよい。
一方、この異方導電性フィルム１Ａでは、電子部品２０のアライメントマークの外形に対応した導電粒子配列領域５が、異方導電性フィルム１Ａの長手方向に周期的に形成されている。
一般に、アライメントマークは、接合する電子部品の端子同士の位置合わせのために電子部品に形成される。一方、異方導電性フィルムに導電粒子が均等に配置されている場合、電子部品の端子と異方導電性フィルムの導電粒子の形成領域を位置合わせする必要はないため、異方導電性フィルムにアライメントマークは設けられない。
これに対し、この異方導電性フィルム１Ａでは、出力側端子２１の配列に対応した導電粒子の配列領域３ａと、入力側端子２４の配列に対応した導電粒子の配列領域３ｂが別個に形成されている。そのため、異方導電性フィルム１Ａを貼り合わせる電子部品に設けられたアライメントマークに対応した導電粒子配列領域５を異方導電性フィルム１Ａに設けることが好ましい。導電粒子配列領域５と電子部品のアライメントマークを合わせることにより、電子部品２０の出力側端子２１の配列領域に異方導電性フィルム１Ａの導電粒子の配列領域３ａを合わせ、電子部品の入力側端子２４の配列領域に異方導電性フィルム１Ａの導電粒子の配列領域３ｂを合わせる作業が容易になる。
なお、電子部品のアライメントマークに対応したマーク用部材を異方導電性フィルム１Ａの絶縁接着剤層１０に配置することも考えられるが、異方導電性フィルムの製造工程上の制約から難しい。また、絶縁接着剤層１０に直接的にスタンプや切り込みを入れるなどしてマーキングすることも考えられるが、アライメントマークが小さすぎて実際上のマーキングの加工が困難である。
これに対し、上述の導電粒子配列領域５のように導電粒子の配列をアライメントマークとして使用すると、異方導電性フィルムの製造工程に新たな工程を追加することが不要であり、また、異方導電性フィルムを異方導電性接続に使用する場合に格別の制限も生じず、導電粒子の配列領域３ａ、３ａと電子部品の出力側端子２１の配列、入力側端子２４の配列を位置合わせすることが可能となる。
また、この異方導電性フィルム１Ａでは端子２１、２４に捕捉される導電粒子２の数を接続が確保される限りで低減させ、且つ配列させているので、異方導電性フィルム１Ａの透過性が高い。したがって、透明基板側から透視してアライメント作業を行うことを問題なく行うことができる。このため、ＩＣチップ側のアライメントマークの設計自由度を高くすることができ、ＩＣチップ側のアライメントマークを端子の形成領域の近傍に設け、アライメント精度を向上させることが可能となる。もしくは、高精度のＣＣＤを使用するなどして、導電粒子の配列と透明基板の電極およびＩＣチップの端子とを直接アライメントすることもできる。
また、ＩＣチップ側のアライメントマークが矩形状で端子と相似性があるなどした場合やアライメントマークに対応した導電粒子配列領域を設ける場合において、導電粒子の配列がＩＣチップ側のアライメントマークと略一致することで、より高い精度でＩＣチップのアライメントを行えるようになることが期待される。例えば、アライメントのためにＣＣＤやレーザーを透明基板側から用いる際に、焦点を導電粒子の配列（即ち異方導電性フィルム１Ａの内部）に合わせることで、ＩＣチップ側のアライメントマークと透明基板の間にベンチマークが設けられることになる。このベンチマークを用いれば、より高精度にＩＣチップ側のアライメントマークの検出を行うことが期待できる。
本発明の異方導電性フィルムは種々の態様をとることができる。例えば、図４に示した異方導電性フィルム１Ｂは、図１に示した異方導電性フィルム１Ａにおいて、電子部品のアライメントマークに対応した導電粒子配列領域５を、異方導電性フィルム１Ａの長手方向に周期的に形成したものである。これにより、電子部品のアライメントマークと導電粒子配列領域５との位置合わせのために、異方導電性フィルムをフィルム長手方向にずらす長さを節減することができる。
図５に示した異方導電性フィルム１Ｃは、図１に示した異方導電性フィルム１Ａにおいてバッファー領域４を無くし、電子部品の出力側端子２１に対応する導電粒子の配列領域と、電子部品の入力側端子２４に対応する導電粒子の配列領域とを連続させたものである。これにより、出力側端子２１や入力側端子２４と別にサイド端子２５を有する電子部品も接続可能となる。ＦＯＧ接続する場合のように、電子部品の全面に複数の端子（列）が設けられている場合の接続にも使用できる。
なお、図５に示したように、導電粒子をフィルム一面に存在している場合、導電粒子の配置は、上述したように端子幅又は端子面積が最小の端子配列の端子に合わせて設計することが好ましい。
これに対し、異なるレイアウトの端子配列に対応させる領域ごとに導電粒子の配置を異ならせてもよいが、導電粒子の配列を設計する工数と導電粒子削減によるコストメリットを勘案した場合に、電子部品の端子レイアウトごとに配列を設計することが得策ではない。異なる端子レイアウトの電子部品を一つの異方導電性フィルムで賄うことで、異方導電性フィルムの品種の数を抑制し、コストメリットを引き出すことができる。上述のように導電粒子径Ｄの１～３倍分の長さだけ端子配置の設計に余裕を持たせる場合にも、このような経済的な効果を期待することができる。
また、図１、図４、図５に示した異方性導電フィルムでは、導電粒子の配列軸Ａ１が異方性導電フィルムの長手方向に所定のピッチで連続的に形成されていることにより、この異方性導電フィルムにおける導電粒子の配列は、異方性導電フィルムの長手方向に格子軸を有するものとなっているが、本発明の異方導電性フィルムにおいて、導電粒子の配列はこれに限られない。例えば、図６に示す異方導電性フィルム１Ｄのように、配列軸Ａ1がそれぞれ異方導電性フィルムの長手方向に所定の傾斜角φで連続的に所定のピッチで形成されていてもよい。こうして形成される導電粒子の格子状の配列は、３方向の格子軸がそれぞれ異方性導電フィルムの長手方向及びフィルム幅方向と斜交することになる。これにより、異方性接続時に対向する端子の縁部で一列に挟持された導電粒子が、まとめて端子から外れ、導通が安定しないという問題をなくすことができる。
また、図６に示したように、電子部品を連続的に接続する場合において、フィルムを所定長さに裁断する場合の、フィルム長手方向の裁断箇所に粒子を配置していなくてもよい。尚、この粒子を配置していない領域のフィルム長手方向の長さは、一例として０．２～６ｍｍである。接続を連続的に行う場合の、裁断の目印としてもよい。
本発明においては、導電粒子の配列を複数種の導電粒子の配列軸から形成してもよい。一つの配列軸における導電粒子の粒子ピッチが一定でなくてもよく、例えば、広狭のピッチが繰り返されても良い。軸ピッチについても、広狭のピッチが繰り返されても良い。
本発明を別の表現に言い換えると、導電粒子の配列軸は端子の長手方向に３本以上斜交して存在することができる。本発明の異方導電性フィルムで接続する端子の幅もしくは端子の幅と端子間スペースの合計（端子ピッチ）の距離の、最小は一例として端子幅５μｍであり、最大は端子ピッチ４００μｍである。端子の幅もしくは端子ピッチの方向は、一般的な異方導電性フィルムではフィルムの長手方向である。そのため、任意選択したフィルムの長手方向の長さ５～４００μｍ、幅がフィルム幅の領域Ｒに導電粒子の配列軸が３本以上斜交することになる。このときの粒子個数は、最大でフィルム長手方向５μｍの領域で３２００個（（４００μｍ／５μｍ）×４０個＝３２００個）、最小でフィルム長手方向４００μｍの領域で３個好ましくは６個である。従って、フィルムの長手方向に５～４００μｍとフィルム幅を積算した面積において３～３２００個、好ましくは６～３２００個の導電粒子が、フィルムの長手方向に斜交した配列軸として並列している異方性導電フィルムということになる。この領域Ｒはフィルムの長手方向に任意に選択できる。
異方性接続を安定的に行うためには、上述のフィルム長手方向の５～４００μｍの領域が連続で５００セットの長さ、つまり最小５μｍの領域が２５００μｍの異方性接続に使用する長さ分だけ同様に存在していることが実用上好ましい。異方性接続をより経済的に行うためには、５０００セットの長さが連続していることがより好ましく、１００００セットの長さが連続していることが更により好ましい。つまり１セットを最小の５μｍを包含する最大４００μｍで換算すれば、異方性接続をより経済的に行うためには、２０ｃｍ以上連続していることが好ましく、２ｍ以上連続していることがより好ましく、４ｍ以上連続していることが更により好ましい。
本発明において、導電粒子２自体の構成や絶縁接着剤層１０の層構成又は構成樹脂については種々の態様をとることができる。
即ち、導電粒子２としては、公知の異方導電性フィルムに用いられているものの中から適宜選択して使用することができる。例えば、ニッケル、コバルト、銀、銅、金、パラジウムやハンダなどの金属粒子、金属被覆樹脂粒子などが挙げられる。２種以上を併用することもできる。導電粒子の平均粒子径は特に限定されないが、１～１００μｍが好ましい。また導電粒子径は、端子の幅に対して５０％以下であることが好ましく、３０％以下であることがより好ましい。導電粒子径のバラツキは、ＣＶ値が２５％以下になることが好ましい。
絶縁接着剤層１０としては、公知の異方導電性フィルムで使用される絶縁性樹脂層を適宜採用することができる。例えば、アクリレート化合物と光ラジカル重合開始剤とを含む光ラジカル重合型樹脂層、アクリレート化合物と熱ラジカル重合開始剤とを含む熱ラジカル重合型樹脂層、エポキシ化合物と熱カチオン重合開始剤とを含む熱カチオン重合型樹脂層、エポキシ化合物と熱アニオン重合開始剤とを含む熱アニオン重合型樹脂層等を使用することができる。これらの樹脂層は、必要に応じて、それぞれ重合したものとすることができる。また、絶縁接着剤層１０を、複数の樹脂層から形成してもよい。
絶縁接着剤層１０には、必要に応じてシリカ微粒子、アルミナ、水酸化アルミ等の絶縁性フィラーを加えても良い。絶縁性フィラーの大きさは１０～２０００ｎｍが好ましく、配合量は、絶縁接着剤層を形成する樹脂１００質量部に対して１～６０質量部とすることが好ましい。これにより、異方導電性接続時に絶縁接着剤層１０が溶融しても、溶融した樹脂で導電粒子２が不用に移動することを抑制することができる。
絶縁性着剤層１０の最低溶融粘度は、単層であれ積層体であれ、全体の最低溶融粘度において１０～１００００Ｐａ・ｓであることが好ましい。この範囲であれば導電粒子を任意の位置に精密に固定することができ、且つ異方性接続においても支障を来たすことはない。接続方法や接続される電子部品の多様化にも対応することができる。なお、最低溶融粘度は、一例として回転式レオメータ（ＴＡ ｉｎｓｔｒｕｍｅｎｔ社製）を用い、昇温速度が１０℃／分、測定圧力が５ｇで一定に保持し、直径８ｍｍの測定プレートを使用して求めることができる。
異方性導電フィルムのフィルム長は実用上、５ｍ以上が好ましく、１０ｍ以上がより好ましく、３０ｍ以上が更により好ましい。また、上限は特にないが、従来の接続装置に過度な改造を施さないほうが異方性接続のコスト抑制になるため、好ましくは５０００ｍ以下、より好ましくは１０００ｍ以下、更により好ましくは５００ｍ以下である。尚、フィルム幅は特に制限はないが、一般的な電子部品の端子列領域だけでなく狭額縁化した端子列領域に対応させるために０．３ｍｍ以上が好ましく、実用上は０．５ｍｍ以上が更に好ましく、製造安定性の観点からは０．６ｍｍ以上が更により好ましい。上限は特にないが、一般的に５ｍｍ以下である。ＩＣをスタックするなどの用途においては、ウェーハーより広いことが求められる場合があるため、３０ｃｍ程度でもよい。
異方導電性フィルムは、上述のように長尺に形成するために繋ぎテープで繋いでも良く、また、巻き芯に巻かれた巻装体であってもよい。
絶縁接着剤層１０に導電粒子２を上述の配置で固定する方法としては、導電粒子２の配置に対応した凹みを有する型を機械加工やレーザー加工、フォトリソグラフィなど公知の方法で作製し、その型に導電粒子を入れ、その上に絶縁接着剤層形成用組成物を充填し、硬化させ、型から取り出せばよい。このような型から、更に剛性の低い材質で型を作成しても良い。
また、絶縁接着剤層１０に導電粒子２を上述の配置におくために、絶縁接着剤層形成組成物層の上に、貫通孔が所定の配置で形成されている部材を設け、その上から導電粒子２を供給し、貫通孔を通過させるなどの方法でもよい。
また、導電粒子の大きさ程度の突起が配列したシート体を作成し、突起の天面に微粘着層を形成し、これに導電粒子を付着させ、絶縁性接着剤層に転写してもよい。このように、本発明の異方性導電フィルムの製法については、特に限定されるものではない。
本発明の異方導電性フィルムを用いて、フレキシブル基板、ガラス基板などの透明基板やリジッド基板、セラミック基板などの非透明基板からなる第１電子部品の端子と、ＦＰＣ、ＩＣチップ、ＩＣモジュールなどの第２電子部品の端子を異方導電性接続する場合、例えば、異方導電性フィルム１Ａの長手方向と、第１電子部品又は第２電子部品の端子の短手方向を合わせ、さらに双方のアライメントマークを合わせ、加熱加圧する。また、ＩＣチップやＩＣモジュールをスタックして第２電子部品のみを異方性接続する態様も本発明では包含する。尚、本発明の異方導電性フィルムを用いて接続する電子部品はこれらに限定されるものではない。
本発明は、こうして異方導電性接続した第１電子部品と第２電子部品の接続構造体も包含する。
以下、実施例に基づき、本発明を具体的に説明する。
実施例１～１１、比較例１、２
（１）ＣＯＧ接続用の異方導電性フィルムの製造
実施例１～１１、比較例１、２に関し、表１に示す組成の樹脂組成物をそれぞれ調製し、それを、フィルム厚さ５０μｍのＰＥＴフィルム上に塗布し、８０℃のオーブンにて５分間乾燥させ、ＰＥＴフィルム上にそれぞれ以下に示す厚みで形成した。
Figure 0007004058000001
一方、ＣＯＧ接続する基板の電極端子の配置に対応させて、凸部が所定の配置密度の配列パターンを周期的に有する金型（実施例１～１１）又は凸部が所定の配置密度でランダムな配置の金型（比較例１）又は電極端子内の位置にのみ導電粒子の配列パターンを有する金型（比較例２、バンプ形成領域内の導電粒子密度１８００個／ｍｍ2（バンプ１個当り導電粒子５個、バンプ幅１５μｍ及びバンプ間距離１３μｍで計２８μｍにバンプ長１００μｍを積算し、２８００μｍ２。これにバンプ個数１３００個を積算した面積がバンプ形成領域となる。（導電粒子５（個/バンプ）×バンプ個数１３００）／（２８００μｍ２×１３００）＝１８００個／ｍｍ２））を作成し、公知の透明性樹脂のペレットを溶融させた状態で該金型に流し込み、冷やして固めることで、凹部が格子状のパターンの樹脂型を形成した。この樹脂型の凹部に導電粒子（積水化学工業(株)、ＡＵＬ７０４、粒径４μｍ）を充填し、その上に上述の第２絶縁性樹脂層を被せ、６０℃、０．５ＭＰａで押圧することで貼着させた。そして、型から絶縁性樹脂を剥離し、第２絶縁性樹脂層の導電粒子が存在する側の界面に、第１絶縁性樹脂層を６０℃、０．５ＭＰａで積層することで、表２～４に示す実施例及び比較例の異方導電性フィルムを製造した。
なお、ＣＯＧ接続するＩＣチップとガラス基板はそれらの端子パターンが対応しており、いずれの実施例及び比較例においてもフィルム面の全面に導電粒子配列領域を形成した。また、実施例１、２および比較例１、２でＣＯＧ接続するチップのサイズの詳細は以下に示す通りであり、他の実施例でＣＯＧ接続するチップは、バンプのサイズを表２、表３に示したように変えたものである。尚、バンプ幅およびバンプ間スペースの変更に伴い、バンプ個数は適宜調整している。また、これらの実施例を示す図７～図１１では、本発明における異方性接続の効果を理解しやすくするために、図中左上のバンプの角部に導電粒子が配置されるようにした。そのため、フィルムのガラス基板への仮貼りやＩＣの搭載作業では若干の手間がかけられている。
また、ＩＣチップにおいて、バンプ列はＩＣチップの対向する長辺側の辺に沿う対向する領域に形成されている。バンプ列間の距離は、バンプ長が１００μｍのものは１．５ｍｍ、バンプ長が５０μｍのものは１．６ｍｍである。
ＩＣチップ
外形 １．８×２０ｍｍ、厚さ０．５ｍｍ
厚み ０．２ｍｍ
バンプ仕様 金メッキ、高さ１２μｍ、サイズ１５×１００μｍ、バンプ間距離１３μｍ、バンプ個数 １３００個（外形の長辺側に６５０個ずつが配列）
アライメントマーク １００μｍ×１００μｍ
ガラス基板
ガラス材質 コーニング社製
外形 ３０×５０ｍｍ
厚み ０．５ｍｍ
電極 ＩＴＯ配線
（２）評価
各実施例及び比較例の異方導電性フィルムを、表２～表４に示したバンプサイズのＩＣチップとそれに対応するガラス基板との間に挟み、加熱加圧（１８０℃、８０ＭＰａ、５秒）して評価用接続物を得、その評価用接続物について以下の試験を行った。
この場合、ガラス基板及び異方導電性フィルムの位置合わせは、アライメトマークに対応した導電粒子形成領域（１００μｍ×１００μｍ）を有する異方導電性フィルム（単位面積当たりの導電粒子個数密度には影響しない程度の個数）では、まず導電粒子形成領域を実体顕微鏡で確認しながら、ガラス基板と異方導電性フィルムとの位置合わせを手作業で行い、ガラス基板に仮貼りした。この後６０℃、２Ｍｐａ、１秒で仮圧着を行った。そして、ガラス基板に仮圧着した異方導電性フィルムとＩＣチップとを位置合わせし加熱加圧してＩＣチップを接続し、評価用接続物を得た。ここで、ＩＣチップの接続にはフリップチップボンダーＦＣ１０００（東レエンジニアリング(株)）を用いた。
一方、アライメントマークに対応した導電粒子形成領域の無い異方導電性フィルムを用いてＩＣチップとガラスを接続する場合には、ガラス基板の端子に相当する位置に表に記載した図のように導電粒子が配置されるよう異方導電性フィルムとの位置合わせする以外は、アライメントマークに対応した導電粒子形成領域を有する異方導電性フィルムと同様にしてガラス基板とＩＣチップとの評価用接続物を得た。この方法では、ガラス基板への仮貼りに要する時間がやや長くなった。
ガラス基板への異方導電性フィルムの貼り合わせにおいて、図に記載したものと略一致するものをフィルムアライメントが０％とし、接続するＩＣの端子幅の５０％を意図的にフィルムの長手方向（端子の幅方向）にずらしたものを５０％とした。
それぞれについて、（ａ）接続前の端子上の粒子数、（ｂ）初期導通特性、（ｃ）導通信頼性、（ｄ）ショート発生率を以下に示すように評価した。
（ａ）接続前の端子上の粒子数
評価用接続前の端子200個をガラス面側から観察することにより、端子１個あたりに載っている捕捉可能な導電粒子数を調べ、次の基準で評価した。
Ａ：１０個以上
Ｂ：５個以上１０個未満
Ｃ：３個以上５個未満
Ｄ：３個未満
（ｂ）初期導通特性
評価用接続物の導通抵抗を測定し、次の基準で評価した。
ＯＫ：２Ω未満
ＮＧ：２Ω以上
（ｃ）導通信頼性
評価用接続物を温度85℃、湿度85％ＲＨの恒温槽に５００時間おき、導通抵抗を測定し、次の基準で評価した。
ＯＫ：８Ω未満
ＮＧ：８Ω以上
（ｄ）ショート発生率
ショート発生率の評価用ＩＣとして次のＩＣ（７．５μｍスペースの櫛歯ＴＥＧ(test element group)）を用意した。
外径 １．５×１３ｍｍ
厚み ０．５ｍｍ
バンプ仕様 金メッキ、高さ１５μｍ、サイズ２５×１４０μｍ、バンプ間距離７．５μｍ
各実施例及び比較例の異方導電性フィルムを、ショート発生率の評価用ＩＣと、該評価用ＩＣに対応したパターンのガラス基板との間に挟み、評価用接続物の作製と同様の接続条件で加熱加圧して接続物を得、その接続物のショート発生率を求めた。ショート発生率は、「ショートの発生数／７．５μｍスペース総数」で算出される。
ショート発生率は２００ｐｐｍ以上であると実用上の接続構造体を製造する点から好ましくない。そこで、算出されたショート発生率を次の基準で評価した。
ＯＫ：２００ｐｐｍ未満
ＮＧ：２００ｐｐｍ以上
Figure 0007004058000002
Figure 0007004058000003
Figure 0007004058000004
表２～４から、バンプ1個あたりに導電粒子が4～5個存在するように導電粒子を配置した実施例１～１１の異方導電性フィルムは、導電粒子の粒子個数密度が数千個/ｍｍ2と低いにもかかわらず、フィルムのアライメントズレが無い場合は勿論、50％以上であっても導通特性が良好である。
また、実施例３及び実施例８では導電粒子がバンプの角部以外にも配置される場合の例として、図８のバンプ長手方向における傾斜角度及びバンプ幅方向の粒子ピッチを調整している。具体的には、図中左上のバンプの角部にある導電粒子と、そのすぐ右下にある導電粒子とは、バンプ幅方向に粒子径の1.4倍だけ導電粒子の配置がずれている。実施例３及び実施例８が他の実施例と遜色のない結果であることから、フィルムの長手方向にフィルムがずれても捕捉数が安定することが分かる。
これに対し、比較例１ではアライメントずれの有無にかかわらず導通特性が良好であるが、粒子個数密度が高いためにショート発生率が劣り、異方導電性フィルムの製造コストも高くなる。
比較例２では端子に対して平行な配列になっているため、アライメントにずれがない場合には比較的低い粒子個数密度で良好な導通特性が得られるが、アライメントずれがあると極端に導通特性が劣ることがわかる。
また、比較例２に対して、フィルム長手方向のアライメントズレは０％として、フィルムの短手方向（端子の長手方向）に端子長の５０％をずらすようにフィルムを貼り合わせた以外は同様にして評価を行った。その結果、フィルム長手方向のアライメントズレは０％でも、接続不良となった。
次に実施例１～１１において、上記と同様にフィルム長手方向のアライメントズレは０％として、フィルムの短手方向（端子の長手方向）に端子長の５０％をずらすようにフィルムを貼り合わせた以外は同様にして評価を行った。最低限の導通性能は得られた。更にフィルムの長手方向（端子の短手方向）に５０％ずらすようにしても、最低限の導通性能は得られた。
アライメントマークに対応した導電粒子形成領域を有する異方導電性フィルム（実施例２～６）とアライメントマークに対応した導電粒子形成領域の無い異方導電性フィルム（実施例７～１１）を比較すると、アライメントマークの有無によらず、同等の異方性接続性能が得られている。即ち、ガラス基板に異方性導電フィルムを仮貼りする時間がやや長くなる以外には、ほぼ変わらない結果を得られた。なお、本実施例ではフィルムのガラス基板への仮貼りを手作業により行ったが、生産ラインでの異方性接続は機械的な操作により仮貼りが行われるので、アライメントマークの有無は、生産ラインでは特に問題にならないと考えられる。
実施例１～１１の配列パターンにおいて、ＩＣチップのバンプ列間距離の９０％がバッファー領域となるように金型を形成する以外は同様にして、実施例１２～２２の異方導電性フィルムを得た。フィルムの幅方向に０％、５０％ずらした評価を行ったが、実施例１～１１と略同等の結果が得られた。
１Ａ、１Ｂ、１Ｃ、１Ｄ 異方導電性フィルム
２、２ａ、２ｂ、２ｃ 導電粒子
３ａ、３ｂ 導電粒子の配列領域
４ バッファー領域
５ アライメントマークに対応した導電粒子配列領域
１０ 絶縁接着剤層
２０ ＩＣチップ、電子部品
２１ 出力側端子、バンプ
２２ａ、２２ｂ 出力側端子の角隅部、端部
２４ 入力側端子、バンプ
２５ サイド端子
Ａ1、Ａ2 配列軸
Ｄ 粒子径
Ｌ1 端子長
Ｌ2 端子幅
Ｌ3 端子における対角線の長さ
Ｌ4 端子間距離
Ｌ5 １ピッチと端子長Ｌ1の矩形における対角線の長さ
Ｐ1 粒子ピッチ
Ｐ2 軸ピッチ
θ 配列軸のフィルム幅方向に対する角度（傾斜角）

Claims (19)

  1. 絶縁接着剤層に導電粒子を配置することを含む、異方導電性フィルムの製造方法であって、
    該異方導電性フィルムにおいては、所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムの略フィルム幅方向に延び、該配列軸が異方導電性フィルムの長手方向に所定の軸ピッチで連続的に配列しており、異方導電性フィルムで接続する電子部品の端子配列領域と異方導電性フィルムとを、各端子の長手方向とフィルム幅方向が合うように重ねた場合に、各端子上に３個以上４０個以下の導電粒子が存在し且つ各端子を３本以上の配列軸が横切るように、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸がフィルム幅方向となす角度（以下、配列軸の傾斜角という）が端子の外形に応じて定められていることを特徴とする異方導電性フィルムの製造方法。
  2. 絶縁接着剤層に導電粒子を配置することを含む、異方導電性フィルムの製造方法であって、
    該異方導電性フィルムにおいては、任意に選択した、長さがフィルムの長手方向の５～４００μｍ、幅がフィルム幅の領域において、導電粒子が３～３２００個存在し、該領域において所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムのフィルム幅方向と斜交し、該配列軸が異方導電性フィルムの長手方向に並列しており、導電粒子の配列軸は、異方導電性フィルムで接続する電子部品の一つの端子に３本以上横切るように配置されていることを特徴とする異方導電性フィルムの製造方法。
  3. 異方導電性フィルムで接続する電子部品が、配列ピッチの異なる複数の端子配列領域を有する場合に、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸の傾斜角が、前記複数の端子配列領域に含まれる端子のうち幅もしくは面積が最小の端子の外形に応じて定められている請求項１又は２記載の異方導電性フィルムの製造方法。
  4. 導電粒子配列領域が、異方導電性フィルムで接続する電子部品の端子配列領域の外形に対応して異方導電性フィルムの長手方向に複数列形成されている請求項１～３のいずれかに記載の異方導電性フィルムの製造方法。
  5. 電子部品のアライメントマークの外形に対応した導電粒子配列領域が、異方導電性フィルムの長手方向に周期的に形成されている請求項１～４のいずれかに記載の異方導電性フィルムの製造方法。
  6. 導電粒子の配列軸として、異方導電性フィルムのフィルム幅方向に対する傾斜角が異なる複数種の配列軸が存在する請求項１～５のいずれかに記載の異方導電性フィルムの製造方法。
  7. 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含み、対向する電子部品の端子間を異方性導電接続するための異方導電性フィルムであって、
    所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムの略フィルム幅方向に延び、該配列軸が異方導電性フィルムの長手方向に所定の軸ピッチで連続的に配列しており、異方導電性フィルムで接続する電子部品の端子配列領域と異方導電性フィルムとを、各端子の長手方向とフィルム幅方向が合うように重ねた場合に、各端子上に３個以上４０個以下の導電粒子が存在し且つ各端子を３本以上の配列軸が横切るように、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸がフィルム幅方向となす角度（以下、配列軸の傾斜角という）が端子の外形に応じて定められている異方導電性フィルム。
  8. 異方導電性フィルムで接続する電子部品が、配列ピッチの異なる複数の端子配列領域を有する場合に、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸の傾斜角が、前記複数の端子配列領域に含まれる端子のうち幅もしくは面積が最小の端子の外形に応じて定められている請求項７記載の異方導電性フィルム。
  9. 導電粒子配列領域が、異方導電性フィルムで接続する電子部品の端子配列領域の外形に対応して異方導電性フィルムの長手方向に複数列形成されている請求項７又は８記載の異方導電性フィルム。
  10. 電子部品のアライメントマークの外形に対応した導電粒子配列領域が、異方導電性フィルムの長手方向に周期的に形成されている請求項７～９のいずれかに記載の異方導電性フィルム。
  11. 導電粒子の配列軸として、異方導電性フィルムのフィルム幅方向に対する傾斜角が異なる複数種の配列軸が存在する請求項７～１０のいずれかに記載の異方導電性フィルム。
  12. 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含み、対向する電子部品の端子間を異方性導電接続するための異方導電性フィルムであって、
    任意に選択した、長さがフィルムの長手方向の５～４００μｍ、幅がフィルム幅の領域において、導電粒子が３～３２００個存在し、該領域において所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムのフィルム幅方向と斜交し、該配列軸が異方導電性フィルムの長手方向に並列しており、導電粒子の配列軸は、異方導電性フィルムで接続する電子部品の一つの端子に３本以上横切るように配置されている異方導電性フィルム。
  13. 絶縁接着剤層に導電粒子を配置することを含む、異方導電性フィルムの設計方法であって、
    該異方導電性フィルムにおいては、所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムの略フィルム幅方向に延び、該配列軸が異方導電性フィルムの長手方向に所定の軸ピッチで連続的に配列しており、異方導電性フィルムで接続する電子部品の端子配列領域と異方導電性フィルムとを、各端子の長手方向とフィルム幅方向が合うように重ねた場合に、各端子上に３個以上４０個以下の導電粒子が存在し且つ各端子を３本以上の配列軸が横切るように、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸がフィルム幅方向となす角度（以下、配列軸の傾斜角という）を端子の外形に応じて定めることを特徴とする異方導電性フィルムの設計方法。
  14. 絶縁接着剤層に導電粒子を配置することを含む、異方導電性フィルムの設計方法であって、
    該異方導電性フィルムにおいては、任意に選択した、長さがフィルムの長手方向の５～４００μｍ、幅がフィルム幅の領域において、導電粒子が３～３２００個存在し、該領域において所定の粒子ピッチの導電粒子の配列軸が、異方導電性フィルムのフィルム幅方向と斜交し、該配列軸が異方導電性フィルムの長手方向に並列するように、導電粒子の配列軸を、異方導電性フィルムで接続する電子部品の一つの端子に３本以上横切るように配置することを特徴とする異方導電性フィルムの設計方法。
  15. 異方導電性フィルムで接続する電子部品が、配列ピッチの異なる複数の端子配列領域を有する場合に、配列軸における粒子ピッチ、配列軸の軸ピッチ、及び配列軸の傾斜角が、前記複数の端子配列領域に含まれる端子のうち幅もしくは面積が最小の端子の外形に応じて定める、請求項１３又は１４記載の異方導電性フィルムの設計方法。
  16. 導電粒子配列領域を、異方導電性フィルムで接続する電子部品の端子配列領域の外形に対応して異方導電性フィルムの長手方向に複数列形成する、請求項１３～１５のいずれかに記載の異方導電性フィルムの設計方法。
  17. 電子部品のアライメントマークの外形に対応した導電粒子配列領域を、異方導電性フィルムの長手方向に周期的に形成する請求項１３～１６のいずれかに記載の異方導電性フィルムの設計方法。
  18. 導電粒子の配列軸として、異方導電性フィルムのフィルム幅方向に対する傾斜角が異なる複数種の配列軸を存在させる請求項１３～１７のいずれかに記載の異方導電性フィルムの設計方法。
  19. 異方導電性フィルムで第１電子部品と第２電子部品が異方導電性接続されている接続構造体の設計方法であって、異方導電性フィルムとして、請求項７～１２のいずれかに記載の異方導電性フィルムを使用する、接続構造体の設計方法。
JP2020219026A 2015-05-27 2020-12-28 異方導電性フィルム及び接続構造体 Active JP7004058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021215464A JP7397357B2 (ja) 2015-05-27 2021-12-29 異方導電性フィルムの製造方法及び異方導電性フィルム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015120626 2015-05-27
JP2015120626 2015-05-27
JP2015108787 2015-05-28
JP2015108787 2015-05-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016106291A Division JP6859609B2 (ja) 2015-05-27 2016-05-27 異方導電性フィルム及び接続構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021215464A Division JP7397357B2 (ja) 2015-05-27 2021-12-29 異方導電性フィルムの製造方法及び異方導電性フィルム

Publications (3)

Publication Number Publication Date
JP2021061249A JP2021061249A (ja) 2021-04-15
JP2021061249A5 JP2021061249A5 (ja) 2021-05-27
JP7004058B2 true JP7004058B2 (ja) 2022-01-21

Family

ID=57393495

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016106291A Active JP6859609B2 (ja) 2015-05-27 2016-05-27 異方導電性フィルム及び接続構造体
JP2020219026A Active JP7004058B2 (ja) 2015-05-27 2020-12-28 異方導電性フィルム及び接続構造体
JP2021215464A Active JP7397357B2 (ja) 2015-05-27 2021-12-29 異方導電性フィルムの製造方法及び異方導電性フィルム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016106291A Active JP6859609B2 (ja) 2015-05-27 2016-05-27 異方導電性フィルム及び接続構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021215464A Active JP7397357B2 (ja) 2015-05-27 2021-12-29 異方導電性フィルムの製造方法及び異方導電性フィルム

Country Status (7)

Country Link
US (1) US10388624B2 (ja)
JP (3) JP6859609B2 (ja)
KR (1) KR101999913B1 (ja)
CN (1) CN107960139B (ja)
HK (1) HK1250424A1 (ja)
TW (1) TWI691977B (ja)
WO (1) WO2016190424A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022046718A (ja) * 2015-05-27 2022-03-23 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274810B2 (ja) * 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
JP7095227B2 (ja) * 2016-05-05 2022-07-05 デクセリアルズ株式会社 異方性導電フィルム
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
KR102621211B1 (ko) * 2016-05-05 2024-01-04 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
KR102519126B1 (ko) * 2018-03-30 2023-04-06 삼성디스플레이 주식회사 표시 장치
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
JP7237790B2 (ja) * 2019-03-04 2023-03-13 株式会社東芝 半導体装置
KR20210018700A (ko) 2019-08-09 2021-02-18 삼성디스플레이 주식회사 접착 부재 및 이를 포함한 표시장치
TW202130748A (zh) * 2019-10-15 2021-08-16 國立大學法人京都大學 導電膜、分散體及其等之製造方法、以及含導電膜之裝置
JP2022038109A (ja) * 2020-08-26 2022-03-10 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2023117329A (ja) * 2022-02-10 2023-08-23 デクセリアルズ株式会社 導電フィルムの設計方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208931A (ja) 2002-10-04 2003-07-25 Hitachi Chem Co Ltd 接続部材
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
WO2013089199A1 (ja) 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
JP2014075317A (ja) 2012-10-05 2014-04-24 Sumitomo Bakelite Co Ltd 導電接続シート、半導体装置および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE794600A (fr) 1972-01-28 1973-05-16 Usel Hubert Cartouche sans etui pour mise a feu electrique
JPH0582199A (ja) * 1991-05-28 1993-04-02 Minato Electron Kk 異方導電性コネクタを有するコネクタ配置構造および異方導電性コネクタ
JPH09320345A (ja) * 1996-05-31 1997-12-12 Whitaker Corp:The 異方導電性フィルム
JPH1021741A (ja) * 1996-07-03 1998-01-23 Asahi Chem Ind Co Ltd 異方導電性組成物及びフィルム
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP5196703B2 (ja) * 2004-01-15 2013-05-15 デクセリアルズ株式会社 接着フィルム
JP5082199B2 (ja) 2005-03-31 2012-11-28 凸版印刷株式会社 インクジェット塗工機のインクジェット吐出データ多階調化方法
JP4880533B2 (ja) * 2007-07-03 2012-02-22 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電膜及びその製造方法、並びに接合体
JP5499448B2 (ja) * 2008-07-16 2014-05-21 デクセリアルズ株式会社 異方性導電接着剤
JP2010199087A (ja) * 2010-05-11 2010-09-09 Sony Chemical & Information Device Corp 異方性導電膜及びその製造方法、並びに、接合体及びその製造方法
US20120295098A1 (en) * 2011-05-19 2012-11-22 Trillion Science, Inc. Fixed-array anisotropic conductive film using surface modified conductive particles
JP2013105636A (ja) * 2011-11-14 2013-05-30 Dexerials Corp 異方性導電フィルム、接続方法、及び接合体
JP6209313B2 (ja) * 2012-02-20 2017-10-04 デクセリアルズ株式会社 異方性導電フィルム、接続構造体、接続構造体の製造方法及び接続方法
CN107960139B (zh) 2015-05-27 2019-11-08 迪睿合株式会社 各向异性导电膜和连接结构体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208931A (ja) 2002-10-04 2003-07-25 Hitachi Chem Co Ltd 接続部材
JP4887700B2 (ja) 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
WO2013089199A1 (ja) 2011-12-16 2013-06-20 旭化成イーマテリアルズ株式会社 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置
JP2014075317A (ja) 2012-10-05 2014-04-24 Sumitomo Bakelite Co Ltd 導電接続シート、半導体装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022046718A (ja) * 2015-05-27 2022-03-23 デクセリアルズ株式会社 異方導電性フィルム及び接続構造体
JP7397357B2 (ja) 2015-05-27 2023-12-13 デクセリアルズ株式会社 異方導電性フィルムの製造方法及び異方導電性フィルム

Also Published As

Publication number Publication date
JP2016225295A (ja) 2016-12-28
CN107960139B (zh) 2019-11-08
JP2022046718A (ja) 2022-03-23
US10388624B2 (en) 2019-08-20
TW201717216A (zh) 2017-05-16
JP7397357B2 (ja) 2023-12-13
US20180277505A1 (en) 2018-09-27
JP2021061249A (ja) 2021-04-15
CN107960139A (zh) 2018-04-24
KR101999913B1 (ko) 2019-07-12
KR20170135919A (ko) 2017-12-08
WO2016190424A1 (ja) 2016-12-01
TWI691977B (zh) 2020-04-21
HK1250424A1 (zh) 2018-12-14
JP6859609B2 (ja) 2021-04-14

Similar Documents

Publication Publication Date Title
JP7004058B2 (ja) 異方導電性フィルム及び接続構造体
JP7176550B2 (ja) 異方導電性フィルム及び接続構造体
JP6932110B2 (ja) 異方導電性フィルム及び接続構造体
JP6690184B2 (ja) 異方導電性フィルム及び接続構造体
WO2016190432A1 (ja) 異方導電性フィルム及び接続構造体
TWI752515B (zh) 異向導電性膜及其製造方法、以及使用有異向導電性膜之連接構造體及其製造方法
TWI671954B (zh) 異向導電性膜及連接結構體
TWI834084B (zh) 異向導電性膜及其製造方法、以及使用有異向導電性膜之連接構造體及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210331

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211213

R150 Certificate of patent or registration of utility model

Ref document number: 7004058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150