CN106935588A - 半导体存储器装置 - Google Patents

半导体存储器装置 Download PDF

Info

Publication number
CN106935588A
CN106935588A CN201611235726.9A CN201611235726A CN106935588A CN 106935588 A CN106935588 A CN 106935588A CN 201611235726 A CN201611235726 A CN 201611235726A CN 106935588 A CN106935588 A CN 106935588A
Authority
CN
China
Prior art keywords
column structure
film
semiconductor memory
memory system
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611235726.9A
Other languages
English (en)
Other versions
CN106935588B (zh
Inventor
山田有纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106935588A publication Critical patent/CN106935588A/zh
Application granted granted Critical
Publication of CN106935588B publication Critical patent/CN106935588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

根据一个实施例，一种半导体存储器装置包含：堆叠本体，其包含沿着第一方向堆叠且彼此隔开的多个电极膜；多个柱状结构，其在所述第一方向上延伸、刺穿所述堆叠本体且包含半导体层；电荷存储膜，其提供于所述柱状结构中的一者与所述电极膜之间；以及绝缘膜，其分隔安置在所述堆叠本体的上部部分中的所述电极膜中的一者，且不分隔安置在所述堆叠本体的下部部分中的所述电极膜中的另一者。安置在所述绝缘膜的一侧上的所述柱状结构之间的最短距离短于以在所述柱状结构之间插置有所述绝缘膜的方式安置的柱状结构之间的最短距离。

Description

半导体存储器装置
相关申请案的交叉参考
本申请案以2015年12月30日申请的美国临时专利申请案62/272,733以及2016年7月1日申请的美国非临时专利申请案15/200,254为基础且主张其优先权益；所述美国临时专利申请案和美国非临时专利申请案的全部内容以引入的方式并入本文中。
技术领域
实施例涉及半导体存储器装置。
背景技术
已提出包含堆叠本体和刺穿此堆叠本体的柱状结构的堆叠型半导体存储器装置，所述堆叠本体包含交替地堆叠的导电膜和绝缘膜。在所述堆叠型半导体存储器装置中，在所述柱状结构与所述导电膜之间的每一交叉部分处提供一存储器单元。在所述堆叠型半导体存储器装置中，需要高速操作。
发明内容
根据一个实施例的一种半导体存储器装置包含堆叠本体、多个柱状结构、电荷存储膜和绝缘膜。所述堆叠本体包含沿着第一方向堆叠且彼此隔开的多个电极膜。所述多个柱状结构在所述第一方向上延伸，刺穿所述堆叠本体，且其包含半导体层。在所述柱状结构中的一者与所述电极膜之间提供电荷存储膜。绝缘膜分隔安置在所述堆叠本体的上部部分中的电极膜中的一者，且不分隔安置在所述堆叠本体的下部部分中的电极膜中的另一者。安置在所述绝缘膜的一侧上的柱状结构之间的最短距离短于以在柱状结构之间插置绝缘膜的方式安置的柱状结构之间的最短距离。
根据所述实施例，可提供能够高速操作的半导体存储器装置。
附图说明
图1是说明根据一实施例的半导体存储器装置的透视图；
图2是说明根据实施例的半导体存储器装置的一部分的截面图；
图3是说明根据实施例的半导体存储器装置的一部分的截面图；
图4是沿着图2中所展示的线E1-E2的示意性截面图；
图5是沿着图2中所展示的线F1-F2的示意性截面图；
图6A到图6B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图7A到图7B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图8A到图8B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图9A到图9B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图10A到图10B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图11A到图11B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图12A到图12B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图13A到图13B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图14A到图14B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图15A到图15B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图16A到图16B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图17A到图17B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图18A到图18B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图19A到图19B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图20A到图20B是说明用于制造根据实施例的半导体存储器装置的方法的截面图；
图21A到图21B是说明所述半导体存储器装置的特征的曲线图。
图22A到图22B是说明所述半导体存储器装置的特征的曲线图。
图23是说明所述半导体存储器装置的特征的曲线图。
具体实施方式
现将参考各图描述实施例。
图1是说明根据实施例的半导体存储器装置的透视图。
如图1中所展示，在根据实施例的半导体存储器装置1中，提供硅衬底10。为方便在说明书中描述，下文采用XYZ正交坐标系。平行于硅衬底10的上部表面且彼此正交的两个方向定义为“X方向”和“Y方向”，且垂直于硅衬底10的上部表面的方向定义为“Z方向”。
在硅衬底10上提供绝缘膜11。在绝缘膜11上提供堆叠本体13。在堆叠本体13中，源极侧选择栅电极SGS、多个绝缘膜12、多根字线WL和漏极侧选择栅电极SGD沿着Z方向堆叠。绝缘膜12和字线WL交替地堆叠。在堆叠本体13中，提供单个或多个漏极侧选择栅电极SGD。漏极侧选择栅电极SGD中的每一者在X方向上被分隔，且在所述漏极侧选择栅电极之间提供绝缘膜37。绝缘膜37在Y方向上延伸。
图2是说明根据实施例的半导体存储器装置的一部分的截面图。
图2展示图1的PA截面部分。如图2中所展示，在所述部分PA中，堆叠本体13中提供多个柱状结构SP。柱状结构SP中的每一者在Z方向上延伸，且包含作为半导体层的硅层。如从Z方向观看，所述多个柱状结构SP的中心安置在晶格La的晶格点Lp处。晶格La经配置形成在U方向上延伸且等间隔布置的多条虚直线LU以及在W方向上延伸且等间隔布置的多条虚直线LW。U方向相对于X方向和Y方向倾斜；W方向也相对于X方向和Y方向倾斜；且U方向与W方向穿过彼此。U方向与W方向所形成的角度可为任意的，且可能是90度或可能不是90度。然而，在晶格点Lp中，在位于堆叠本体13在X方向上的中心平面S中的晶格点Lp处没有安置柱状结构SP。中心平面S为YZ平面。出于此原因，沿着中心平面S中的Y方向布置其处未安置柱状结构SP的晶格点Lp。
沿着X方向布置在一行中的多个柱状结构SP被称为柱状结构组SPG1(第一排柱状结构)。沿着X方向布置在一行中的多个柱状结构SP(与柱状结构组SPG1不同的组)被称为柱状结构组SPG2(第二排柱状结构)。
图3是说明根据实施例的半导体存储器装置的一部分的截面图。
图3展示图2的一部分。如图3中所展示，在柱状结构组SPG1中，依序沿着X方向布置柱状结构SP1(第一柱状结构)到柱状结构SP4(第四柱状结构)。
柱状结构SP1的中心P1与柱状结构SP2的中心P2之间的距离被定义为中心间距离L1。柱状结构SP2的中心P2与柱状结构SP3的中心P3之间的距离被定义为中心间距离L2。柱状结构SP3的中心P3与柱状结构SP4的中心P4之间的距离被定义为中心间距离L3。中心间距离L1短于中心间距离L2。中心间距离L3短于中心间距离L2。在柱状结构组SPG1中，并不在包含中心平面S的中心部分处提供柱状结构SP。
举例来说，在柱状结构组SPG2中，依序沿着X方向布置柱状结构SP5(第五柱状结构)到柱状结构SP8(第八柱状结构)。
柱状结构组SPG1中在X方向上的柱状结构SP的位置与柱状结构组SPG2中在X方向上的柱状结构SP的位置不同。举例来说，X方向上的柱状结构SP1的位置与X方向上的柱状结构SP5的位置不同。因此，柱状结构组SPG1中在X方向上的柱状结构SP的中心P的位置与柱状结构组SPG2中在X方向上的柱状结构SP的中心P的位置不同。
X方向上的柱状结构SP5的位置位于X方向上的柱状结构SP1的位置与X方向上的柱状结构SP2的位置之间。X方向上的柱状结构SP6的位置位于X方向上的柱状结构SP2的位置与X方向上的柱状结构SP3的位置之间。X方向上的柱状结构SP7的位置位于X方向上的柱状结构SP2的位置与X方向上的柱状结构SP3的位置之间。X方向上的柱状结构SP8的位置位于X方向上的柱状结构SP3的位置与X方向上的柱状结构SP4的位置之间。
X方向上柱状结构SP1的中心P1与柱状结构SP5的中心P5之间的中心间距离L4短于中心P5与柱状结构SP6的中心P6之间的中心间距离L5以及中心P6与柱状结构SP7的中心P7之间的中心间距离L6。
X方向上的中心P5的位置根据X方向上的中心间距离L4相较于X方向上的中心P1的位置而移位。
X方向上的中心间距离L1、L3、L5和L6大体上彼此相等。中心间距离L2大约是中心间距离L1的两倍，且中心间距离L4大约是中心间距离L1的二分之一。
从绝缘膜37处观看，柱状结构SP安置在X方向上的两侧。则，柱状结构SP之间的最短距离d1短于经安置具有绝缘膜37插置其间的柱状结构SP之间的最短距离d2。
图4是沿着图2中所展示的线E1-E2的示意性截面图。
图5是沿着图2中所展示的线F1-F2的示意性截面图。
如图4和图5中所展示，在硅衬底10上提供多个绝缘部件63。绝缘部件63中的每一者沿着YZ平面从硅衬底10铺展到漏极侧选择栅电极SGD。在彼此邻近的两个绝缘部件63之间，提供所述多个柱状结构SP。
所述多个柱状结构SP中的每一者在Z方向上从漏极侧选择栅电极SGD刺入到硅衬底10的内部。如上文所描述，在柱状结构SP中提供作为半导体层的硅层。硅层的形状可为其内部填充有硅的圆柱形状，或可为中心轴在Z方向上延伸的圆管形状。当所述硅层的形状为圆管形时，可在柱状结构SP中提供由例如氧化硅制成的绝缘芯部件。
在柱状结构SP的一侧表面上提供隧道绝缘膜31。在隧道绝缘膜31的一侧表面上提供电荷存储膜32。在电荷存储膜32与堆叠本体13之间提供阻断绝缘膜33。由隧道绝缘膜31、电荷存储膜32和阻断绝缘膜33形成的堆叠膜被称为存储器膜30。
阻断绝缘膜33是即使在施加处于半导体存储器装置1的驱动电压的范围内的电压时也基本上不允许电流流通的膜。电荷存储膜32是能够存储电荷的膜。隧道绝缘膜31是通常为绝缘但在施加处于半导体存储器装置1的驱动电压的范围内的预定电压时允许隧道电流流通的膜。在柱状结构SP与字线WL之间的交叉部分处，由柱状结构SP、存储器膜30和字线WL形成存储器单元。
在柱状结构SP上提供在Z方向上延伸的接点21，且在接点21上提供在X方向上延伸且在Y方向上隔开的多个位线BL。柱状结构SP经由接点21连接到位线BL。
在漏极侧选择栅电极SGD和绝缘部件63上提供绝缘膜38。在硅衬底10上提供在Z方向上刺穿绝缘膜38和绝缘部件63的接点18。接点18连接到硅衬底10。在接点18上提供在Y方向上延伸的源极线SL，且所述源极线SL连接到接点18。
硅衬底10由例如含有硅(Si)的半导体材料形成。将杂质引入到硅衬底10的上层部分中，以使得所述上层部分导电。绝缘膜11和绝缘膜12由例如氧化硅(SiO2)的绝缘材料形成。接点18、接点21、字线WL、源极线SL和位线BL由例如钨(W)或多晶硅的导电材料形成。阻断绝缘膜33由例如氧化硅、金属氧化物或其类似者形成。电荷存储膜32由例如氮化硅(Si3N4)的绝缘材料形成。应注意，电荷存储膜32可由例如多晶硅的导电材料形成。在这种情况下，电荷存储膜32充当浮动栅电极。隧道绝缘膜31由例如氧化硅形成。柱状结构SP由例如含有硅的半导体材料形成。
将描述一种用于制造根据实施例的半导体存储器装置的方法。
图6A到图20B是说明用于制造根据实施例的半导体存储器装置的方法的截面图。应注意，图6A是沿着图2中的线F1-F2的截面图，且图6B是沿着图2中的线E1-E2的截面图。图7A到图20B中同样如此安排。
如图6A和图6B中所展示，由例如SiO2制成的绝缘膜11形成于硅衬底10上。此外，绝缘膜12与牺牲膜70交替地堆叠以形成堆叠本体13。绝缘膜12由例如氧化硅形成。牺牲膜70由例如氮化硅的材料形成，通过所述材料获得在绝缘膜12与牺牲膜70之间的蚀刻选择性。
接下来，例如，非晶硅经沉积以在堆叠本体13上形成硬掩模49。氧化硅通过例如CVD方法使用TEOS(正硅酸乙酯：Si(OC2H5)4)作为原料以在硬掩模49上形成绝缘膜50(TEOS膜50)而沉积。含碳膜51通过例如涂覆方法而形成于绝缘膜50上。SOG(旋涂式玻璃)膜52形成于含碳膜51上。抗蚀膜53形成于SOG膜52上。
接下来，使用多极光源将抗蚀膜53曝露。此时，例如通过将曝露掩模(未展示)的开口安置在光强度因绕射波的干扰而具有局部最大值的位置处，可执行具有高准确度的曝露。确切地说，如图2中所展示，曝露掩模的开口与晶格La的晶格点Lp对齐，所述晶格La经配置形成在U方向上延伸且等间隔布置的多条虚直线LU以及在W方向上延伸且等间隔布置的多条虚直线LW。接下来，将抗蚀膜53显影。由此，在抗蚀膜53中形成开口，所述开口位于每一者以晶格点Lp为中心的区域中。以此方式，将抗蚀膜53图案化，且形成存储器孔MH和假孔DMY。应注意，存储器孔MH以交错方式布置，且假孔DMY沿着Y方向呈一行布置。
接下来，如图7A和图7B中所展示，使用抗蚀膜53作为掩模执行蚀刻。由此，将含碳膜51和TEOS膜50图案化。
接下来，如图8A和图8B中所展示，通过使用含碳膜51和TEOS膜50作为掩模执行蚀刻来将硬掩模49图案化。以此方式，在堆叠本体13上形成由硬掩模49形成的第一掩模图案。
如图9A和图9B中所展示，抗蚀膜54形成于整个表面上，且嵌入TEOS膜50和硬掩模49中的经蚀刻的部分中。
接下来，如图10A和图10B中所展示，将抗蚀膜54回蚀以曝露TEOS膜50的上部部分。接下来，通过在整个表面上形成SOG膜55且将上部表面平坦化来覆盖TEOS膜50和抗蚀膜54。接下来，抗蚀膜56形成于SOG膜55上。接下来，将抗蚀膜56曝露和显影，且将抗蚀膜56图案化以便盖住假孔DMY但不盖住存储器孔MH。
接下来，如图11A和图11B中所展示，通过使用抗蚀膜56作为掩模执行RIE(反应性离子蚀刻)，将SOG膜55从形成有存储器孔MH的区域中去除，且去除TEOS膜50中从硬掩模49的上部表面突起的部分。由此，曝露嵌在存储器孔MH中的抗蚀膜54。
接下来，如图12A和图12B中所展示，通过灰化或其类似者将抗蚀膜54从存储器孔MH内去除。
接下来，如图13A和图13B中所展示，使用湿式制程或例如RIE的干式制程来去除SOG膜55和TEOS膜50。以此方式，形成由抗蚀膜54形成的第二掩模图案。
接下来，如图14A和图14B中所展示，将抗蚀膜54降到大约中部处。通过利用RIE或其类似者处理此状态中的堆叠本体13，将存储器孔MH经由图15A和图15B中所展示的处理中间状态处理到如图16A和图16B中所展示的最终深度，且因此开出堆叠本体13中的存储器孔MH。
接下来，如图17A和图17B中所展示，将抗蚀膜57完全嵌入。此时，抗蚀膜57也嵌入存储器孔MH中。
接下来，如图18A和图18B中所展示，执行对抗蚀膜57的回蚀以从存储器孔MH中的上部部分去除抗蚀膜57，且将存储器孔MH之外的区域中的抗蚀膜57去除。然而，在存储器孔MH中，抗蚀膜57留在除所述上部部分之外的一部分中。
接下来，如图19A和图19B中所展示，通过例如干式蚀刻来去除硬掩模49。
接下来，如图20A和图20B中所展示，将抗蚀膜57去除。由此，有可能仅在堆叠本体13中形成存储器孔而不形成假孔DMY。以此方式，当E1-E2横截面与F1-F2横截面之间的开口的规律性不同时可通过连续工艺在所要位置开出存储器孔MH图案。
在此之后的过程与一般三维堆叠存储器的制造过程相同，且因此将极为简要地予以描述。应注意，下文所描述的制造过程要素未必限制所述专利的制造方法，且在开出存储器孔之后的各种制造方法均适用。
也就是说，如图4和图5中所展示，通过将阻断绝缘膜33、电荷存储膜32和隧道绝缘膜31依序沉积在存储器孔MH的内表面上而形成存储器膜30。接下来，在存储器膜30的表面上形成硅覆盖层，且从存储器孔MH的底部表面去除所述硅覆盖层和存储器膜30以曝露硅衬底10。接下来，沉积本体硅。由所述硅覆盖层和所述本体硅形成柱状结构SP。所述柱状结构SP的下部末端连接到硅衬底10。
接下来，去除堆叠本体13中的最上部阶段处的绝缘膜12中包含中心平面S的部分，以形成在Y方向上延伸的沟槽。接着，绝缘膜37嵌入此沟槽中。由此，最上部阶段处的牺牲膜70在中心平面S中的每一者处被分隔。
接下来，在堆叠本体13中，在设置有源极孔SH的区域中形成缝隙。所述缝隙中包含在Y方向上延伸的线形部分。使所述缝隙到达硅衬底10。由此，堆叠本体13被所述缝隙分隔。
接下来，通过贯穿所述缝隙执行湿式蚀刻而去除牺牲膜70。接着，通过将例如钨的导电材料沉积贯穿所述缝隙，使所述导电材料嵌入在去除牺牲膜70之后的空隙中。接下来，通过执行蚀刻去除沉积在所述缝隙中的导电材料。由此，在去除牺牲膜70之后的空隙中的每一者中形成电极膜。此时，在堆叠本体13中的上部阶段部分中的电极膜充当漏极侧选择栅电极SGD，在下部阶段部分中的电极膜充当源极侧选择栅电极SGS，且除那些电极膜之外的电极膜充当字线WL。应注意，漏极侧选择栅电极SGD和源极侧选择栅电极SGS可各自通过将多个阶段的电极膜连接到彼此而形成。
接下来，将绝缘部件63嵌入所述缝隙中。接下来，在绝缘部件63中形成接点18。使接点18的下部末端到达硅衬底10。接下来，在绝缘膜38上形成绝缘膜39。接下来，在Y方向上延伸的源极线SL形成于绝缘膜39中且连接到接点18的上部末端。此外，接点21经形成以便刺穿绝缘膜39和绝缘膜38，且连接到柱状结构SP的上部末端。接下来，在X方向上延伸的位线BL形成于绝缘膜39上且连接到接点21。
由此，形成半导体存储器装置1。
接下来，将描述所述实施例的操作优点。
如图2中所展示，在半导体存储器装置1中，提供手指区72。手指区72是由所述字线WL和所述多个柱状结构SP形成的在两个绝缘部件63之间提供的区域。如图3中所展示，两个柱状结构SP的中心P之间在X方向上的距离被定义为中心间距离LX。中心间距离LX等于距离L1和L3。两个柱状结构SP的中心P之间在Y方向上的距离被定义为中心间距离LY。在一个手指区72中，字线WL的电阻被定义为电阻RWL。在一个手指区72中，所述字线WL与在Z方向上与所述字线WL垂直分离的其它字线WL中的每一者之间的电容被定义为电容CWL。所述字线WL与接点18之间的电容被定义为电容CWLLI。此外，所述字线WL与所述柱状结构SP之间的电容被定义为电容CWS。电容CWL、电容CWLLI和电容CWS的总电容被定义为电容C。在一个手指区72中，字线WL的时间常量被定义为时间常量t。
图21A到图23是说明所述半导体存储器装置的特征的曲线图。
图21A是所述字线WL的电阻RWL与所述柱状结构SP之间的中心间距离LY之间的关系的模拟结果的实例。图21A的横轴是中心间距离LY。在图21A中，展示两个案例，“案例1”和“案例2”。在“案例1”中，柱状结构组SPG1中的柱状结构SP的数目为四，且所述柱状结构SP并非在X方向上的中心部分处予以提供。“案例1”对应于所述实施例的一个实例。在“案例2”中，柱状结构组SPG1中的柱状结构SP的数目为五，且所述柱状结构SP是在X方向上在中心部分处予以提供。然而，案例2的这种结构并未包含在所述实施例中，且未在图式中展示。
图21B为电容CWL与所述柱状结构SP之间的中心间距离LY之间的关系的模拟结果的实例。图21B的横轴是中心间距离LY。图21B的纵轴是电容CWL。
图22A是所述字线WL与所述柱状结构SP之间的电容CWS与所述柱状结构SP之间的中心间距离LY之间的关系的模拟结果的实例。图22A的横轴是中心间距离LY。图22A的纵轴是电容CWS。
图22B为电容C与所述柱状结构SP之间的中心间距离LY之间的关系的模拟结果的实例。图22B的横轴是中心间距离LY。图22B的纵轴是电容C。
图23为时间常量τ与所述柱状结构SP之间的中心间距离LY之间的关系的模拟结果的实例。图23的横轴是中心间距离LY。图23的纵轴是字线WL的时间常量τ。
如图21A中所展示，在“案例1”和“案例2”中，当中心间距离LY较大时，电阻RWL变得较小。此中原因在于，由于所述柱状结构SP的直径的值在模拟中为固定值，因此在手指区72中由所述导电字线WL占据的体积在中心间距离LY较大时变得较大。“案例2”的电阻RWL2变得比“案例1”的电阻RWL1大。此中原因在于，在“案例2”中，由于是在手指区72的X方向上的中心部分处提供所述柱状结构SP，因此手指区72中的导电性字线WL的体积降低了对应于所述柱状结构SP的体积的量。
如图21B中所展示，在“案例1”和“案例2”中，当中心间距离LY较大时，电容CWL变得较大。此中原因在于，当中心间距离LY较大时，在手指区72的XY平面中的字线WL的有效面积在模拟中在以上描述的条件(所述柱状结构SP的直径是常量)下增大，且由所述字线WL形成的平行平板电容器的面积增大。“案例2”的字线WL的电容CWL2变得比“案例1”的字线WL的电容CWL1小。此中原因在于，在“案例2”中，是在手指区72的X方向上的中心部分处提供所述柱状结构SP，且因此由所述字线WL和在Z方向上与所述字线WL隔开的字线WL形成的平行平板电容器的面积变得较小，减小了对应于XY平面中的柱状结构SP的截面积。
如图22A中所展示，“案例2”的电容CWS2变得比“案例1”的电容CWS1大。此中原因在于，在“案例2”中，在手指区72的X方向上的中心部分处的柱状结构SP(其另外形成于柱状结构组SPG1中)与所述字线WL之间产生了电容。
如图22B中所展示，“案例1”的电容C(其为电容CWL和电容CWS、CWLLI的总电容)小于“案例2”的总电容电容C。
时间常量τ、电容C和电阻R当中的关系通过以下数学公式1展示。
τ＝C×R(1)
“案例1”的电阻RWL小于“案例2”的电阻RWL。“案例1”的总电容电容C小于“案例2”的总电容电容C。因此，如图23中所展示，“案例1”的时间常量τ1变得比“案例2”的时间常量τ2小。由此，在实施例中，由于由时间常量造成的延迟量较小，因此有可能以高速操作存储器单元。
因此，有可能提供一种能够以高速操作存储器单元的半导体存储器装置以及用于制造所述半导体存储器装置的方法。
应注意，虽然上文所描述的实施例中已展示所述制造方法(其中在绝缘膜12和牺牲膜70交替地堆叠以形成堆叠本体13之后，用电极膜替换牺牲膜70)，但所述制造方法不限于此。举例来说，绝缘膜12和电极膜可在一开始便交替地堆叠以形成所述堆叠本体，且存储器孔及类似者可形成于所述堆叠本体中。在这种情况下，在所述堆叠本体中形成存储器孔过程中的蚀刻的困难度可能会增大，但过程的总数目可降低。
根据以上所解释的实施例，可提供一种能够高速操作的半导体存储器装置以及用于制造所述半导体存储器装置的方法。
虽然已描述某些实施例，但这些实施例仅作为实例而呈现，且其并不意欲限制本发明的范围。实际上，本文中所描述的新颖实施例可以多种其它形式体现；此外，可在不脱离本发明的精神的情况下对本文中所描述的实施例的形式进行各种省略、替代和改变。所附权利要求书和其等效物意欲涵盖可能属于本发明的范围和精神之内的形式或修改。

Claims (14)

1.一种半导体存储器装置，其包括：
堆叠本体，其包含沿着第一方向堆叠且彼此隔开的多个电极膜；
多个柱状结构，其在所述第一方向上延伸、刺穿所述堆叠本体且包含半导体层；
电荷存储膜，其提供于所述柱状结构中的一者与所述电极膜之间；以及
绝缘膜，其分隔安置在所述堆叠本体的上部部分中的所述电极膜中的一者，且不分隔安置在所述堆叠本体的下部部分中的所述电极膜中的另一者，
安置在所述绝缘膜的一侧上的所述柱状结构之间的最短距离短于以在所述柱状结构之间插置有所述绝缘膜的方式安置的所述柱状结构之间的最短距离。
2.根据权利要求1所述的半导体存储器装置，其中
所述绝缘膜在与所述第一方向交叉的第二方向上延伸。
3.根据权利要求2所述的半导体存储器装置，其进一步包括在第三方向上安置于所述堆叠本体的两侧上的绝缘部件，所述第三方向与所述第一方向和所述第二方向交叉。
4.根据权利要求3所述的半导体存储器装置，其进一步包括：
半导体衬底，所述堆叠本体安置于其上；以及
导电部件，其提供于所述绝缘部件中且在所述第一方向上延伸，所述导电部件的下部末端连接到所述半导体衬底。
5.根据权利要求2所述的半导体存储器装置，其中
所述多个柱状结构沿着在所述第二方向上延伸的多个行布置。
6.根据权利要求5所述的半导体存储器装置，其中
所述柱状结构沿着所述第二方向在所述行中的每一者中周期性地布置。
7.根据权利要求6所述的半导体存储器装置，其中
所述柱状结构在所述第二方向上的位置在彼此邻近的所述行中彼此移位。
8.根据权利要求1所述的半导体存储器装置，其中
安置在所述堆叠本体的所述上部部分中的所述电极膜中的所述一者比安置在所述堆叠本体的所述下部部分中的所述电极膜中的所述另一者厚。
9.根据权利要求1所述的半导体存储器装置，其中
所述电荷存储膜是绝缘的。
10.根据权利要求1所述的半导体存储器装置，其中
所述电荷存储膜是导电的。
11.根据权利要求1所述的半导体存储器装置，其进一步包括：
隧道绝缘膜，其安置在所述柱状结构与所述电荷存储膜之间；以及
阻断绝缘膜，其安置在所述电荷存储膜与所述电极膜之间。
12.根据权利要求1所述的半导体存储器装置，其中
在所述电极膜中的安置有所述柱状结构的区域中，不使所述柱状结构直接处于所述堆叠本体的所述绝缘膜下方。
13.根据权利要求2所述的半导体存储器装置，其中
如从所述第一方向观看，所述多个柱状结构并非安置在第一晶格点处，而是安置在除所述第一晶格点以外的第二晶格点处，在晶格的晶格点当中，所述第一晶格点位于所述绝缘膜中且沿着所述第二方向布置在一行中，
所述晶格经配置以形成多条第一虚直线和多条第二虚直线，
所述多条第一虚直线在与所述第一方向交叉的第四方向上延伸，且等间隔布置，
所述多条第二虚直线在与所述第四方向交叉的第五方向上延伸，且等间隔布置。
14.一种半导体存储器装置，其包括：
多个电极膜，其沿着第一方向堆叠且彼此隔开；
多个柱状结构，其在所述第一方向上延伸且刺穿所述多个电极膜；以及
电荷存储膜，其提供于所述柱状结构与所述电极膜之间，
如从晶格的晶格点当中的所述第一方向观看，所述多个柱状结构未安置在以周期性地存在的特定一行布置的晶格点处，而是安置在除了以所述特定一行布置的所述晶格点以外的晶格点处，
所述晶格是由多条在第二方向上延伸且等间隔布置的虚直线以及多条在与所述第二方向交叉的第三方向上延伸且等间隔布置的虚直线配置而成。
CN201611235726.9A 2015-12-30 2016-12-28 半导体存储器装置 Active CN106935588B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272733P 2015-12-30 2015-12-30
US62/272,733 2015-12-30
US15/200,254 US9780105B2 (en) 2015-12-30 2016-07-01 Semiconductor memory device including a plurality of columnar structures and a plurality of electrode films
US15/200,254 2016-07-01

Publications (2)

Publication Number Publication Date
CN106935588A true CN106935588A (zh) 2017-07-07
CN106935588B CN106935588B (zh) 2020-12-11

Family

ID=59226835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611235726.9A Active CN106935588B (zh) 2015-12-30 2016-12-28 半导体存储器装置

Country Status (3)

Country Link
US (1) US9780105B2 (zh)
CN (1) CN106935588B (zh)
TW (1) TWI625841B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875298A (zh) * 2018-09-04 2020-03-10 东芝存储器株式会社 半导体装置
CN112542461A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 半导体存储器装置
CN113169041A (zh) * 2018-12-07 2021-07-23 日升存储公司 形成多层垂直nor型存储器串阵列的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012553A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 半導体記憶装置
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9972640B1 (en) * 2016-11-17 2018-05-15 Sandisk Technologies Llc Three-dimensional memory device with self-aligned drain side select gate electrodes and method of making thereof
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
JP2019161010A (ja) 2018-03-13 2019-09-19 東芝メモリ株式会社 半導体装置
US10504918B2 (en) 2018-03-16 2019-12-10 Toshiba Memory Corporation Memory device
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
WO2022108848A1 (en) 2020-11-17 2022-05-27 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120299086A1 (en) * 2011-05-24 2012-11-29 Samsung Electronics Co., Ltd. Semiconductor memory devices
US20140217493A1 (en) * 2007-12-11 2014-08-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20150001460A1 (en) * 2013-06-27 2015-01-01 Taekyung Kim Semiconductor device
CN105027285A (zh) * 2013-01-24 2015-11-04 美光科技公司 三维存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP2010161132A (ja) 2009-01-07 2010-07-22 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2010219409A (ja) 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP4969707B2 (ja) 2010-07-08 2012-07-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
DE102011084603A1 (de) * 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
JP2013004778A (ja) 2011-06-17 2013-01-07 Toshiba Corp 半導体記憶装置
US8987805B2 (en) 2012-08-27 2015-03-24 Samsung Electronics Co., Ltd. Vertical type semiconductor devices including oxidation target layers
KR102002802B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
US20160268299A1 (en) * 2015-03-13 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217493A1 (en) * 2007-12-11 2014-08-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and method of manufacturing the same
US20120299086A1 (en) * 2011-05-24 2012-11-29 Samsung Electronics Co., Ltd. Semiconductor memory devices
CN105027285A (zh) * 2013-01-24 2015-11-04 美光科技公司 三维存储器
US20150001460A1 (en) * 2013-06-27 2015-01-01 Taekyung Kim Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875298A (zh) * 2018-09-04 2020-03-10 东芝存储器株式会社 半导体装置
CN110875298B (zh) * 2018-09-04 2024-01-09 铠侠股份有限公司 半导体装置
CN113169041A (zh) * 2018-12-07 2021-07-23 日升存储公司 形成多层垂直nor型存储器串阵列的方法
CN113169041B (zh) * 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
CN112542461A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 半导体存储器装置
CN112542461B (zh) * 2019-09-20 2024-01-19 铠侠股份有限公司 半导体存储器装置

Also Published As

Publication number Publication date
US9780105B2 (en) 2017-10-03
CN106935588B (zh) 2020-12-11
TWI625841B (zh) 2018-06-01
TW201735327A (zh) 2017-10-01
US20170194341A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
CN106935588A (zh) 半导体存储器装置
US9960173B2 (en) Semiconductor memory device
US8791464B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
KR102108879B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US10096613B2 (en) Semiconductor device and method for manufacturing same
US9646989B1 (en) Three-dimensional memory device
TWI604563B (zh) 半導體裝置及其製造方法
US20110031550A1 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US9929041B1 (en) Semiconductor device and method for manufacturing same
US20160056210A1 (en) Word line connection for memory device and method of making thereof
KR20120089127A (ko) 수직 구조의 비휘발성 메모리 소자
JP2020043119A (ja) 半導体装置
CN108389865B (zh) 具有倾斜栅电极的三维半导体存储器件
CN112349728A (zh) 半导体存储器装置
JP2010027870A (ja) 半導体記憶装置及びその製造方法
JP2012119478A (ja) 半導体記憶装置及びその製造方法
US10622303B2 (en) Semiconductor device having a stacked body including a first stacked portion and a second stacked portion
JP7123585B2 (ja) 半導体記憶装置
CN111048520B (zh) 半导体装置和制造半导体装置的方法
TW201703233A (zh) 半導體記憶裝置及其製造方法
JP2011014666A (ja) 半導体装置及びその製造方法
US20140027835A1 (en) Semiconductor device and method for manufacturing the same
CN111354739A (zh) 一种三维有结半导体存储器件及其制造方法
US9761605B1 (en) Semiconductor memory device
US9660076B2 (en) Semiconductor memory device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220129

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right